JP2007201698A - High frequency power amplifier - Google Patents
High frequency power amplifier Download PDFInfo
- Publication number
- JP2007201698A JP2007201698A JP2006016419A JP2006016419A JP2007201698A JP 2007201698 A JP2007201698 A JP 2007201698A JP 2006016419 A JP2006016419 A JP 2006016419A JP 2006016419 A JP2006016419 A JP 2006016419A JP 2007201698 A JP2007201698 A JP 2007201698A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- fet
- frequency power
- power amplifier
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
本発明は、高周波信号を増幅して出力する高周波電力増幅器さらには出力レベルを指示する信号に応じて増幅素子の動作電圧(電源電圧)を変化させて出力電力を制御する高周波電力増幅器に適用して有効な技術に関し、例えば携帯電話機に使用される高周波電力増幅器に利用して有効な技術に関する。 The present invention is applied to a high-frequency power amplifier that amplifies and outputs a high-frequency signal, and further to a high-frequency power amplifier that controls output power by changing an operating voltage (power supply voltage) of an amplifying element in accordance with a signal indicating an output level. For example, the present invention relates to a technique effective for use in a high-frequency power amplifier used in a mobile phone.
一般に、携帯電話機等の無線通信装置(移動体通信装置)における送信側出力部には、変調後の送信信号を増幅する高周波電力増幅回路(パワーアンプ)が設けられている。従来の無線通信装置においては、基地局から供給される送信要求レベルに応じて高周波電力増幅回路の出力電力増幅率を制御するため、APC(Automatic Power Control)回路と呼ばれる回路から出力される制御電圧に応じて、高周波電力増幅素子の制御端子に印加されるバイアス電圧を生成し、ゲインを制御する構成が採用されている。 In general, a transmission-side output unit in a wireless communication device (mobile communication device) such as a mobile phone is provided with a high-frequency power amplification circuit (power amplifier) that amplifies a modulated transmission signal. In the conventional wireless communication apparatus, a control voltage output from a circuit called an APC (Automatic Power Control) circuit is used to control the output power amplification factor of the high-frequency power amplifier circuit according to the transmission request level supplied from the base station. Accordingly, a configuration is adopted in which a bias voltage applied to the control terminal of the high-frequency power amplifying element is generated and the gain is controlled.
APC回路は、高周波電力増幅回路の出力電力を検波回路等で検出した信号とベースバンド回路等からの出力レベル指示信号とに基づいて、通話に必要な出力電力となるように増幅素子のバイアスを制御するための信号を生成する。このような制御方式の無線通信装置は、例えば特許文献1に開示されている。なお、増幅素子のバイアスとは、増幅素子がFET(電界効果型トランジスタ)の場合にはゲートバイアスを、増幅素子がバイポーラ・トランジスタの場合にはベースバイアスをさす。
The APC circuit biases the amplifying element so as to obtain the output power necessary for the call based on the signal detected by the detection circuit or the like and the output level instruction signal from the baseband circuit or the like. Generate a signal to control. A wireless communication device of such a control method is disclosed in
一方、出力レベルを指示する信号に基づいて、該信号に比例して出力レベルが変化するように増幅素子の動作電圧(電源電圧)を制御することによって増幅素子をリニア動作させ、高周波電力増幅回路の出力のリニアリティを保証するようにした方式が提案されている(例えば、特許文献2参照)。
GSM(Global System for Mobile Communication)等の通信方式の規格においては、高周波電力増幅回路の起動信号が立ち上がる前の状態において、入力端子に所定のレベルの高周波信号を入れたときに、出力端子に漏れる信号が所定のレベル以下であることが規定されている。かかる規格はフォワードアイソレーションと呼ばれる。 In a communication system standard such as GSM (Global System for Mobile Communication), when a high-frequency signal of a predetermined level is input to the input terminal before the start-up signal of the high-frequency power amplifier circuit rises, it leaks to the output terminal It is defined that the signal is below a predetermined level. Such a standard is called forward isolation.
本出願人が先に提案した特許文献2で使用されている高周波電力増幅回路は、増幅段を3個従属接続した3段構成の増幅回路であった。本発明者らは、システムの小型、消費電力化のため、動作電圧制御方式の高周波電力増幅回路において、増幅段を2個従属接続した2段構成の回路を開発することを考え、フォワードアイソレーションについて検討を行なった。
The high frequency power amplifier circuit used in
その結果、動作電圧制御方式であって3段構成の高周波電力増幅回路では、フォワードアイソレーションの規格を満たすが、回路の構成を変えずに単に増幅段を2段に変えたのではフォワードアイソレーションの規格を満たせないことが明らかになった。なお、バイアス制御方式の高周波電力増幅回路では、3段構成を2段構成に変えたとしてもフォワードアイソレーションの規格を満たす。このことから、動作電圧制御方式の高周波電力増幅回路で3段構成を2段構成に変えると、フォワードアイソレーションの規格を満たさなくなる理由は、以下のように増幅用素子が等価的に容量として見えてしまうことによるものと考えられる。 As a result, a high-frequency power amplifier circuit having a three-stage operation voltage control system satisfies the forward isolation standard, but if the amplifier stage is simply changed to two stages without changing the circuit configuration, forward isolation is achieved. It became clear that this standard could not be met. The bias control type high frequency power amplifier circuit satisfies the forward isolation standard even if the three-stage configuration is changed to the two-stage configuration. For this reason, when the three-stage configuration is changed to the two-stage configuration in the high-frequency power amplifier circuit of the operating voltage control system, the reason why the forward isolation standard is not satisfied is as follows. This is thought to be due to
図9(A)はゲートバイアス制御方式の高周波電力増幅回路の1つの増幅段の概念図、図9(B)はその具体的な回路構成例を示す。また、図10(A)は動作電圧制御方式の高周波電力増幅回路の1つの増幅段の概念図、図10(B)はその具体的な回路構成例を示す。図9(B),図10(B)において、Qaは増幅用のFET、Qbはバイアス電流Ibiasを電圧に変換してQaにゲートバイアスを与えるバイアス用FETである。なお、図9(B),図10(B)には、起動信号が立ち上がる前の状態(Tx-off時あるいはスタンバイ状態と称する)における電源端子の電圧とバイアス電圧の状態が示されている。 FIG. 9A is a conceptual diagram of one amplification stage of a gate bias control type high frequency power amplifier circuit, and FIG. 9B shows a specific circuit configuration example thereof. FIG. 10A is a conceptual diagram of one amplification stage of an operating voltage control type high frequency power amplifier circuit, and FIG. 10B shows a specific circuit configuration example. In FIGS. 9B and 10B, Qa is an amplifying FET, and Qb is a biasing FET that converts a bias current Ibias into a voltage and applies a gate bias to Qa. 9B and 10B show the states of the power supply terminal voltage and the bias voltage in a state before the start-up signal rises (referred to as Tx-off or standby state).
図9(B)のゲートバイアス制御方式の高周波電力増幅回路では、Tx-off時にゲートバイアス電圧Vbiasは0Vに、また増幅用のFET Qaのドレイン端子にバッテリからの電源電圧Vddが印加されている。そのため、Qaのドレイン領域とウェル領域との間のPN接合に逆バイアス状態になって空乏層が生じ、ゲート・ドレイン間の寄生容量はほとんど見えない。 In the high-frequency power amplifier circuit of the gate bias control system in FIG. 9B, the gate bias voltage Vbias is 0 V at the time of Tx-off, and the power supply voltage Vdd from the battery is applied to the drain terminal of the amplifying FET Qa. . For this reason, a depletion layer is generated in the reverse bias state at the PN junction between the drain region and the well region of Qa, and the parasitic capacitance between the gate and the drain is hardly visible.
これに対し、図10(B)の動作電圧制御方式の高周波電力増幅回路では、Tx-off時にゲートバイアス電圧Vbiasは0Vに、また増幅用のFET Qaのドレイン端子に動作電圧Vddとして0Vが印加される。その結果、Qaのドレイン領域とウェル領域が同電位となってPN接合にほとんど空乏層が生じないため、ゲート・ドレイン間の寄生容量Cstが入力端子から見えてしまい、ゲートに入力された高周波信号の一部が出力側へ漏れてしまうこととなる。 On the other hand, in the operating voltage control type high frequency power amplifier circuit of FIG. 10B, the gate bias voltage Vbias is 0 V at the time of Tx-off, and 0 V is applied as the operating voltage Vdd to the drain terminal of the amplifying FET Qa. Is done. As a result, the drain region and the well region of Qa are at the same potential, and almost no depletion layer is formed in the PN junction, and thus the parasitic capacitance Cst between the gate and the drain can be seen from the input terminal, and the high-frequency signal input to the gate Will leak to the output side.
なお、3段構成の高周波電力増幅回路ではゲート・ドレイン間の寄生容量が3個直列に接続された状態になるため、3個の直列容量で信号が減衰されフォワードアイソレーションの規格を満たしていた。しかるに、2段構成の高周波電力増幅回路ではゲート・ドレイン間の寄生容量が2個直列に接続された状態になるため、信号の減衰量が減ってフォワードアイソレーションの規格を満たすことができなくなったと考えられる。 In the three-stage high-frequency power amplifier circuit, three parasitic capacitances between the gate and the drain are connected in series, so that the signal is attenuated by the three series capacitances to satisfy the forward isolation standard. . However, in a two-stage high-frequency power amplifier circuit, two parasitic capacitances between the gate and the drain are connected in series, so that the amount of signal attenuation is reduced and forward isolation standards cannot be satisfied. Conceivable.
さらに、GSM方式の無線通信システムでは、送信に際しては図6に示すように、まずベースバンドICから変調およびアップコンバート機能を有する高周波ICに対して送信動作の開始を指令するコマンド"Word3"が供給される(タイミングt1)。すると、高周波ICは、送信用発振器(TxVCO)をプリチャージさせ、TxVCOの発振動作が安定するのを待ち、さらに時間的余裕を持たせるためのタイミングオフセットの時間Toffを経過した時点(t4)で、高周波電力増幅器に対する起動信号Vtxonを立ち上げる。 Furthermore, in the GSM wireless communication system, as shown in FIG. 6, first, a command “Word3” for instructing the start of transmission operation is supplied from the baseband IC to the high-frequency IC having the modulation and up-conversion functions. (Timing t1). Then, the high frequency IC precharges the transmission oscillator (TxVCO), waits for the oscillation operation of the TxVCO to stabilize, and at the time (t4) when the timing offset time Toff has passed to allow more time. The start signal Vtxon for the high frequency power amplifier is raised.
そして、その後、所定の遅延時間Td以上遅れたタイミングt5で、出力制御電圧Vrampの立上げが開始される。動作電圧VddはVrampに基づいて生成されるため、Vrampの立上げよりもさらに若干遅れる(タイミングt6)。なお、送信が終了すると、VrampとVddが立ち下がり、その後ベースバンドICから高周波ICに対して例えば 内部のリセットを指令する"Word4"なるコマンドが供給される。すると、高周波IC内部のレジスタなどの回路がリセット状態にされ、高周波ICと高周波電力増幅器はアイドルモード(コマンド待ちのスリープ状態)に入る(タイミングt8)。 Thereafter, the output control voltage Vramp starts to rise at a timing t5 delayed by a predetermined delay time Td or more. Since the operating voltage Vdd is generated based on Vramp, it is slightly delayed from the rise of Vramp (timing t6). When transmission is completed, Vramp and Vdd fall, and then a command “Word4” for instructing an internal reset, for example, is supplied from the baseband IC to the high frequency IC. Then, a circuit such as a register in the high frequency IC is reset, and the high frequency IC and the high frequency power amplifier enter an idle mode (sleep state waiting for a command) (timing t8).
上記のように、起動信号Vtxonが立ち上がってスタンバイ(Tx-on)の状態になったとしても、直ちに増幅用のFET Qaのドレイン端子に印加される動作電圧Vddが立ち上がるのではなく若干の遅れがある。そのため、図10(B)の回路においては、立上り後しばらくはQaのドレイン電圧は低く、空乏層が広がったままであるため、ゲート・ドレイン間の寄生容量を介して入力端子の高周波信号が出力端子側へ漏れてしまい、充分なフォワードアイソレーションが得られないおそれがある。 As described above, even if the activation signal Vtxon rises and enters a standby (Tx-on) state, the operating voltage Vdd applied to the drain terminal of the amplifying FET Qa does not rise immediately but has a slight delay. is there. Therefore, in the circuit of FIG. 10B, since the drain voltage of Qa is low for a while after the rise and the depletion layer remains widened, the high-frequency signal at the input terminal is output via the parasitic capacitance between the gate and the drain. May leak to the side and sufficient forward isolation may not be obtained.
この発明の目的は、高周波電力増幅素子の制御端子に印加されるバイアス電圧を一定にして、出力レベルを指示する信号に応じて動作電圧(電源電圧)を変化させて出力電力を制御する高周波電力増幅器(パワーモジュール)において、スタンバイ状態におけるフォワードアイソレーションを向上させることができる出力電力制御技術を提供することにある。 An object of the present invention is to provide a high-frequency power for controlling the output power by changing the operating voltage (power supply voltage) in accordance with a signal indicating the output level while keeping the bias voltage applied to the control terminal of the high-frequency power amplifying element constant. An object of the present invention is to provide an output power control technique capable of improving forward isolation in a standby state in an amplifier (power module).
この発明の他の目的は、高周波電力増幅素子の制御端子に印加されるバイアス電圧を一定にして、出力レベルを指示する信号に応じて動作電圧(電源電圧)を変化させて出力電力を制御する高周波電力増幅器(パワーモジュール)において、起動直後におけるフォワードアイソレーションを向上させることができる出力電力制御技術を提供することにある。 Another object of the present invention is to control the output power by changing the operating voltage (power supply voltage) according to the signal indicating the output level while keeping the bias voltage applied to the control terminal of the high frequency power amplifier element constant. An object of the present invention is to provide an output power control technique capable of improving forward isolation immediately after startup in a high-frequency power amplifier (power module).
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。 Outlines of representative ones of the inventions disclosed in the present application will be described as follows.
すなわち、出力レベルを指示する信号(Vramp)に応じて増幅用FETの動作電圧を変化させて出力電力を制御する動作電圧制御回路を備えた2段構成の高周波電力増幅器において、起動信号が立ち上がる前は1段目または2段目の増幅用FETのゲート端子に所定のバイアスを与えておく。また、望ましくは、起動信号の立上げ後出力レベルを指示する信号が所定のレベルになるまでの期間においても、1段目または2段目の増幅用FETのゲート端子に所定のバイアスを与えるようにする。さらに、出力レベルを指示する信号が所定のレベルになった後は、1段目と2段目の増幅用FETが飽和領域で動作するようなゲート電圧を与えるようにバイアスの切り替えを行なうようにする。 That is, before the start-up signal rises in a two-stage high-frequency power amplifier having an operating voltage control circuit that controls the output power by changing the operating voltage of the amplifying FET in accordance with a signal (Vramp) indicating the output level. Applies a predetermined bias to the gate terminal of the first or second stage amplification FET. Desirably, a predetermined bias is applied to the gate terminal of the first-stage or second-stage amplifying FET even during a period until the signal indicating the output level after the start-up signal rises to a predetermined level. To. Further, after the signal indicating the output level reaches a predetermined level, the bias is switched so as to give a gate voltage at which the first and second stage amplification FETs operate in the saturation region. To do.
上記した手段によれば、起動信号が立ち上げられる前および立上げ後出力レベルを指示する信号が所定のレベルになるまで、増幅用FETのゲート端子に所定のバイアスを与えるため、増幅用FETの寄生容量が見えないようにすることができる。そのため、入力端子に入った高周波信号を後段に伝達させないようにすることができ、それによって、フォワードアイソレーションを向上させることができるようになる。なお、増幅用FETのゲート端子に所定のバイアスを与えることで、増幅用FETの寄生容量が見えなくなる理由は、ゲート電極の下の基板表面に反転層が形成されるためであると考えられる。 According to the above-described means, a predetermined bias is applied to the gate terminal of the amplifying FET before the start signal is raised and until the signal indicating the output level reaches a predetermined level. The parasitic capacitance can be hidden. For this reason, it is possible to prevent the high-frequency signal that has entered the input terminal from being transmitted to the subsequent stage, thereby improving forward isolation. Note that the reason why the parasitic capacitance of the amplifying FET becomes invisible by applying a predetermined bias to the gate terminal of the amplifying FET is considered to be that an inversion layer is formed on the substrate surface under the gate electrode.
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。 The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
すなわち、本発明に従うと、高周波電力増幅素子の制御端子に印加されるバイアス電圧を一定にして、出力レベルを指示する信号に応じて動作電圧(電源電圧)を変化させて出力電力を制御する高周波電力増幅器(パワーモジュール)において、スタンバイ状態におけるフォワードアイソレーションを向上させることができる。また、起動直後におけるフォワードアイソレーションを向上させることができるという効果がある。 That is, according to the present invention, the bias voltage applied to the control terminal of the high-frequency power amplifying element is made constant, and the output voltage is controlled by changing the operating voltage (power supply voltage) according to the signal indicating the output level. In the power amplifier (power module), forward isolation in the standby state can be improved. In addition, there is an effect that forward isolation immediately after startup can be improved.
以下、本発明の好適な実施例を図面に基づいて説明する。 Preferred embodiments of the present invention will be described below with reference to the drawings.
図1は、高周波電力増幅回路とその動作電圧を生成して出力電力を制御する動作電圧制御回路とからなる本発明の高周波電力増幅器(パワーモジュール)の一実施例を示したものである。 FIG. 1 shows an embodiment of a high-frequency power amplifier (power module) according to the present invention comprising a high-frequency power amplifier circuit and an operating voltage control circuit that generates an operating voltage and controls output power.
この実施例の高周波電力増幅器の高周波電力増幅回路210は、各々FETやバイポーラ・トランジスタのような増幅素子Qa1,Qa2を含む2個の増幅段211,212が従属接続すなわち前段のFET Qa1のドレイン端子に次段のFET Qa2のゲート端子がインピーダンス整合回路IM1を介して接続され、Qa1で増幅された信号をQa2でさらに増幅するように構成されている。また、各増幅段211,212の増幅素子Qa1,Qa2の制御端子(ゲート端子もしくはベース端子)には、バイアス用トランジスタQb1,Qb2の制御端子がそれぞれ抵抗Rb1,Rb2を介して接続されている。
In the high-frequency
バイアス用トランジスタQb1,Qb2はゲートとドレインもしくはベースとコレクタが結合されたいわゆるダイオード接続とされ、電流源CS1,CS2より流されるバイアス電流Ibias1,Ibias2を電圧に変換して、増幅素子Qa1,Qa2の制御端子に印加する。これにより、増幅素子Qa1,Qa2には、バイアス電流Ibias1,Ibias2とQa1,Qa2に流れる電流との比がQb1,Qb2とQa1,Qa2のサイズ比と一致するような電流が流れるようにされる。IM0は入力端子Pinと1段目の増幅素子Qa1の制御端子との間に設けられた入力インピーダンス整合回路、IM2は2段目の増幅素子Qa2のドレイン端子と出力端子Poutの間に設けられた出力インピーダンス整合回路、L1,L2はインダクタンス素子である。 The bias transistors Qb1 and Qb2 have a so-called diode connection in which a gate and a drain or a base and a collector are coupled. The bias currents Ibias1 and Ibias2 supplied from the current sources CS1 and CS2 are converted into voltages, and the amplifying elements Qa1 and Qa2 Apply to control terminal. As a result, the amplifier elements Qa1 and Qa2 are supplied with currents such that the ratio between the bias currents Ibias1 and Ibias2 and the currents flowing through Qa1 and Qa2 matches the size ratio of Qb1 and Qb2 and Qa1 and Qa2. IM0 is an input impedance matching circuit provided between the input terminal Pin and the control terminal of the first stage amplifying element Qa1, and IM2 is provided between the drain terminal of the second stage amplifying element Qa2 and the output terminal Pout. Output impedance matching circuits L1 and L2 are inductance elements.
動作電圧制御回路220は、バッテリなどからの電源電圧Vddを受ける電源電圧端子と高周波電力増幅回路210の電源電圧端子との間に接続されたPチャネルMOSトランジスタMp1と、図示しないベースバンド回路から供給される出力レベルを指定する出力レベル指定信号に応じた制御電圧Vrampが反転入力端子に印加され出力端子が上記トランジスタMp1のベース端子に接続されたオペアンプ(差動増幅回路)AMPを有する。
The operating
また、動作電圧制御回路220は、上記トランジスタMp1のドレイン端子とオペアンプAMP1の内部ノードとの間に接続された直列形態の抵抗R0および容量C0からなる位相補償回路と、上記トランジスタMp1のドレイン端子とオペアンプAMPの非反転入力端子との間に接続された抵抗R1およびオペアンプAMPの非反転入力端子と接地点の間に接続された抵抗R2を有する。さらに、動作電圧制御回路220は、外部からの定電圧Vregを電流に変換し、変換した電流Ioffを上記抵抗R2に流すことによって、オペアンプAMPにフィードバックされる電圧にオフセットを与える電圧−電流変換回路VICを有する。
The operating
上記トランジスタMp1のドレイン電圧は、オペアンプAMPの作用により出力制御電圧Vrampを抵抗R1とR2の抵抗の比に応じて分圧したような電圧にされる。具体的には、Vramp・(R1+R2)/R2+R1・Ioffで表わされるような電圧にされる。従って、抵抗R1とR2の抵抗値を適当に設定することにより、図2に示すような制御電圧Vrampに比例した電圧VLDOを発生させて高周波電力増幅回路210の電源電圧端子に印加することができる。PチャネルMOSトランジスタMp1の代わりに、PNPバイポーラ・トランジスタを使用するようにしても良い。
上記のように構成された本実施例の高周波電力増幅器200は、出力制御電圧Vrampに比例した電圧VLDOを発生させて高周波電力増幅回路210の電源電圧端子に印加することができるため、高周波電力増幅回路210の出力電圧Voutを、制御電圧Vrampに応じてリニアに制御することができる。しかも、バッテリなどから供給される電源電圧Vddが変化しても、トランジスタMp1のドレイン電圧すなわち高周波電力増幅回路210に供給される動作電圧VLDOはほぼ一定に保たれる。
The drain voltage of the transistor Mp1 is set to a voltage obtained by dividing the output control voltage Vramp according to the resistance ratio of the resistors R1 and R2 by the operation of the operational amplifier AMP. Specifically, the voltage is expressed as Vramp · (R1 + R2) / R2 + R1 · Ioff. Accordingly, by appropriately setting the resistance values of the resistors R1 and R2, a voltage VLDO proportional to the control voltage Vramp as shown in FIG. 2 can be generated and applied to the power supply voltage terminal of the high frequency
The high-
携帯電話機では、一般にリチウムイオン電池を電源として使用しているが、リチウムイオン電池は、充電直後は4.7Vのような比較的高い電圧値であるがその後徐々にレベルが下がり、必要最小限のパワーが得られるレベルまで消耗した場合には2.9Vのようなかなり低い電圧値まで下がってしまう。したがって、電源電圧Vddがリチウムイオン電池等からのバッテリ電圧であるような場合、上記実施例の高周波電力増幅回路を適用することにより、電源電圧Vddが大きく変化しても電源電圧依存性のない動作電圧VLDOを高周波電力増幅回路210に与えることができる。これによって、電源電圧Vddが変化しても、高周波電力増幅回路210の出力電圧Voutを制御電圧Vrampに応じてリニアに制御することができるようになる。なお、電源電圧Vddはバッテリからの直接の電圧に限らず、DC−DCコンバータなどで降圧あるいは昇圧した電圧であってもよい。
In mobile phones, a lithium ion battery is generally used as a power source. However, a lithium ion battery has a relatively high voltage value such as 4.7 V immediately after charging, but after that, the level gradually decreases to the minimum necessary level. When the power is consumed to a level where it can be obtained, the voltage drops to a very low voltage value such as 2.9V. Therefore, when the power supply voltage Vdd is a battery voltage from a lithium ion battery or the like, an operation that does not depend on the power supply voltage even if the power supply voltage Vdd changes greatly by applying the high frequency power amplifier circuit of the above embodiment. The voltage VLDO can be applied to the high frequency
さらに、この実施例の高周波電力増幅器には、上記増幅用FET Qaのゲート端子とバイアス用FET Qbのゲート端子との間に設けられ、Qbで変換された電圧の代わりに外部からの定電圧VregをQaのゲート端子に印加させる切替えスイッチSW1が設けられている。さらに、出力制御電圧Vrampと所定の基準電圧Vrefとを比較する比較回路CMPと、該比較回路CMPの出力と外部からの起動信号Vtxonとを入力とするNANDゲートG1が設けられ、このNANDゲートG1の出力によって上記切替えスイッチSW1が切替え制御されるように構成されている。これにより、切替えスイッチSW1は、起動信号Vtxonがハイレベルとされ、かつ制御電圧Vrampが基準電圧Vrefよりも高くなると、バイアス用FET Qbで変換された電圧をQaのゲート端子に印加させ、それまでは外部からの定電圧VregをQaのゲート端子に印加させる。 Further, the high-frequency power amplifier of this embodiment is provided between the gate terminal of the amplifying FET Qa and the gate terminal of the biasing FET Qb, and uses a constant voltage Vreg from the outside instead of the voltage converted by Qb. Is provided to the gate terminal of Qa. Further, a comparison circuit CMP that compares the output control voltage Vramp with a predetermined reference voltage Vref, and a NAND gate G1 that receives the output of the comparison circuit CMP and an external start signal Vtxon are provided. The NAND gate G1 The changeover switch SW1 is controlled to be switched by the output of. As a result, when the start signal Vtxon is set to the high level and the control voltage Vramp is higher than the reference voltage Vref, the changeover switch SW1 applies the voltage converted by the bias FET Qb to the gate terminal of Qa. Applies an external constant voltage Vreg to the gate terminal of Qa.
なお、図1からは明らかでないが、起動信号Vtxonは高周波電力増幅器内の各部に供給され、全体を活性化させる信号とされる。特に制限されるものでないが、本実施例では、定電圧Vregは2.0Vのような値に設定され、基準電圧Vrefは0.16Vのような値に設定されている。以下、これらの値の根拠について説明する。 Although not obvious from FIG. 1, the activation signal Vtxon is supplied to each part in the high-frequency power amplifier and is used as a signal for activating the whole. Although not particularly limited, in this embodiment, the constant voltage Vreg is set to a value such as 2.0V, and the reference voltage Vref is set to a value such as 0.16V. Hereinafter, the basis of these values will be described.
高周波電力増幅回路が2つの増幅用FETを有する2段構成の高周波電力増幅器において、動作電圧Vddを0Vにした状態で、入力端子Pinに、824MHzで+8dBmの信号と915MHzで+8dBmの信号を入力し増幅用FETのゲート電圧を0Vから3.5Vまで振ったときに、出力端子に漏れる信号のレベルを測定した結果を、図3〜図5に示す。 In a two-stage high-frequency power amplifier in which the high-frequency power amplifier circuit has two amplification FETs, a +8 dBm signal at 824 MHz and a +8 dBm signal at 915 MHz are input to the input terminal Pin with the operating voltage Vdd being 0 V. The results of measuring the level of the signal leaking to the output terminal when the gate voltage of the amplification FET is swung from 0V to 3.5V are shown in FIGS.
図3〜図5のうち、図3は2段目の増幅用FET Qa2のゲート電圧を0Vに固定して1段目の増幅用FET Qa1のゲート電圧のみを変化させたときのもの、図4は1段目の増幅用FET Qa1のゲート電圧を0Vに固定して2段目の増幅用FET Qa2のゲート電圧のみを変化させたときのものである。また、図5は1段目と2段目の増幅用FET Qa1,Qa2の両ゲート電圧を変化させたときのものである。 3 to 5, FIG. 3 shows the case where the gate voltage of the second stage amplifying FET Qa2 is fixed at 0 V and only the gate voltage of the first stage amplifying FET Qa1 is changed. Is the one when the gate voltage of the first stage amplifying FET Qa1 is fixed at 0V and only the gate voltage of the second stage amplifying FET Qa2 is changed. FIG. 5 shows the case where both gate voltages of the first and second stage amplification FETs Qa1 and Qa2 are changed.
図3〜図5より、図3,図4,図5の順すなわちQa1のゲート電圧のみを変化、Qa2のゲート電圧のみを変化、Qa1,Qa2の両ゲート電圧を変化の順に、フォワードアイソレーションが向上することが分かる。ただし、GSMの規格では、Vtxonが0.5V以下の場合に、出力端子に漏れる信号のレベルが−25dBm以下であることが規定されている。図3〜図5を参照すると、いずれの場合にも、ゲート電圧を1.5V以上とすれば規格を満たせることが分かる。
3 to 5, forward isolation is performed in the order of FIGS. 3, 4, and 5, that is, only the gate voltage of
そこで、前記実施例では、起動前にゲート電圧を切り替える増幅用FETを1段目のみとし、印加する定電圧Vregとしてマージンを持たせて2.0Vとした。図3〜図5より、起動前にゲート電圧を切り替える増幅用FETを2段目のみあるいは両方としても良く、それによってより高いフォワードアイソレーションが得られることが分かる。ただし、そのようにすると回路が複雑となるので、実施例のように1段目とするのが望ましい。また、2段目の増幅用FET Qa2のゲート電圧は、出力制御電圧Vrampに応じて変化させた方が、所望の出力特性が得られ易い。 Therefore, in the above-described embodiment, the amplification FET for switching the gate voltage before startup is only in the first stage, and the constant voltage Vreg to be applied is set to 2.0 V with a margin. 3 to 5, it can be seen that the amplifying FET for switching the gate voltage before the start-up may be only the second stage or both, thereby obtaining higher forward isolation. However, since this makes the circuit complicated, it is desirable to use the first stage as in the embodiment. Further, it is easier to obtain desired output characteristics when the gate voltage of the second-stage amplification FET Qa2 is changed according to the output control voltage Vramp.
そこで、本実施例の高周波電力増幅器においては、2段目のバイアス用FET Qb2に電流を流す電流源CS2は、出力制御電圧Vrampに比例した電流を流すように構成した。一方、1段目の増幅用FET Qa1のゲート電圧は、Qa1を飽和領域で動作させることができる範囲でできるだけ低い電圧に固定しておいた方が、出力特性を損なうことなく電力効率を浴することができる。そのため、1段目のバイアス用FET Qb1に電流を流す電流源CS1は、起動信号Vtxonに応じて所定の電流(1mA)をオン、オフするだけの構成とした。 Therefore, in the high-frequency power amplifier according to the present embodiment, the current source CS2 that supplies a current to the second-stage biasing FET Qb2 is configured to supply a current proportional to the output control voltage Vramp. On the other hand, the gate voltage of the amplification FET Qa1 at the first stage is set to a voltage as low as possible within a range where the Qa1 can be operated in the saturation region, so that the power efficiency is bathed without impairing the output characteristics. be able to. Therefore, the current source CS1 that supplies current to the first-stage bias FET Qb1 is configured to simply turn on and off a predetermined current (1 mA) in accordance with the activation signal Vtxon.
以上の説明で明らかになったのは、起動信号Vtxonに応じて1段目の増幅用FET Qa1のゲート電圧を切り替えるように構成した理由であり、これだけであれば、前記実施例のようにNANDゲートG1を設ける必要はなく、起動信号Vtxonで直接スイッチSW1を切り替えてやればよい。次に、比較回路CMPとNANDゲートG1を設けている理由を説明する。 What has been clarified in the above description is the reason why the gate voltage of the first-stage amplification FET Qa1 is switched in response to the activation signal Vtxon. There is no need to provide the gate G1, and the switch SW1 may be directly switched by the activation signal Vtxon. Next, the reason why the comparison circuit CMP and the NAND gate G1 are provided will be described.
動作電圧制御方式の高周波電力増幅器においては、前述したように、外部からの出力制御電圧Vrampに比例した動作電圧Vddを生成するように、動作電圧制御回路220が構成される。このような制御を行なう場合、製造ばらつき等によってベースバンド回路がVddとして0Vを指示する信号RAMPを出力したにもかかわらず、出力制御電圧Vrampが0Vにならない場合ある。その場合、0V以上の動作電圧Vddが生成されて高周波電力増幅回路210に供給されて出力が出てしまうおそれがある。
In the operating voltage control type high frequency power amplifier, as described above, the operating
これを回避するため、この実施例では、出力制御電圧Vrampにオフセットを持たせ、図2に示すように、出力制御電圧Vrampが0.16V以上になった場合に、Vrampに比例した動作電圧Vddを生成するように、動作電圧制御回路220を構成した。一方、出力制御電圧Vrampは、図6に示すように、起動信号Vtxonに対して必ずある遅延時間Td以上遅れたタイミングt5で立上げが開始される。そして、起動信号Vtxonの立上がりと同時にスイッチSW1を切り替えてしまうと、電流源CS1からの電流を電圧に変換するバイアス用FET Qb1のゲート電圧(1.05V)が増幅用FET Qa1のゲートに印加される。
In order to avoid this, in this embodiment, the output control voltage Vramp is offset, and as shown in FIG. 2, when the output control voltage Vramp is 0.16 V or more, the operation voltage Vdd proportional to Vramp is obtained. The operating
ところが、GSMの規格では、Vtxonが1.5Vのようなハイレベルの場合においては、出力端子に漏れる信号のレベルが−20dBm以下であることが規定されている。そのため、上記のように起動信号Vtxonの立上がりと同時にスイッチSW1を切り替えてしまうと、出力端子に漏れる信号のレベルが−25〜−26dBmとなってマージンが少なくなることが分かった。 However, the GSM standard stipulates that the level of a signal leaking to the output terminal is −20 dBm or less when Vtxon is at a high level such as 1.5V. Therefore, it has been found that if the switch SW1 is switched simultaneously with the rise of the start signal Vtxon as described above, the level of the signal leaking to the output terminal becomes −25 to −26 dBm and the margin is reduced.
そこで、実施例では、比較回路CMPとNANDゲートG1を設けて、起動信号Vtxonが立ち上がっても出力制御電圧Vrampが0.16V以上になるまではスイッチSW1を切り替えず、Vrampが0.16V以上になった後に、スイッチSW1を切り替えるようにした。なお、起動後のFET Qa1のゲート電圧は1.05Vである。 Therefore, in the embodiment, the comparison circuit CMP and the NAND gate G1 are provided, and the switch SW1 is not switched until the output control voltage Vramp becomes 0.16V or higher even when the start signal Vtxon rises, and Vramp becomes 0.16V or higher. After that, the switch SW1 is switched. Note that the gate voltage of the FET Qa1 after startup is 1.05V.
これにより、起動信号Vtxonが立ち上がっても出力制御電圧Vrampが0.16V以上になるまでは起動後のFET Qa1のゲート電圧である1.05Vよりも高い2Vの電圧がQa1のゲートに印加される。ここで、図3〜図5を参照すると、Qa1のゲート電圧が高いほどフォワードアイソレーションは良好となる。そのため、実施例の高周波電力増幅器においては、起動信号Vtxonが立ち上がった後、制御電圧Vrampの立上げにより動作電圧Vddが上昇する前に、フォワードアイソレーションが劣化するのを回避することができる。 As a result, even if the activation signal Vtxon rises, a voltage of 2V higher than the gate voltage of the FET Qa1 after the activation of 1.05V is applied to the gate of the Qa1 until the output control voltage Vramp becomes 0.16V or more. . Here, referring to FIGS. 3 to 5, the higher the gate voltage of Qa1, the better the forward isolation. Therefore, in the high-frequency power amplifier according to the embodiment, it is possible to prevent the forward isolation from deteriorating after the activation signal Vtxon rises and before the operating voltage Vdd rises due to the rise of the control voltage Vramp.
図7には、本実施例を適用した高周波電力増幅器と、本実施例を適用しないで単に増幅段を2段構成にした高周波電力増幅器において、制御電圧Vrampの変化に対する出力電力Poutの変化をシミュレーションによって求めた結果を示す。図7において、実線Aは本実施例を適用した高周波電力増幅器に関するもの、破線Bは本実施例を適用しない高周波電力増幅器に関するものである。実線Aと破線Bを比較すると、実線Aつまり本実施例を適用した高周波電力増幅器の方が、Vrampの0.1V以下の領域における出力電力Poutのレベルが低く、フォワードアイソレーションが高いことが分かる。 FIG. 7 shows a simulation of the change in the output power Pout with respect to the change in the control voltage Vramp in the high-frequency power amplifier to which the present embodiment is applied and the high-frequency power amplifier in which the present embodiment is not applied and simply has a two-stage amplification stage. The result obtained by is shown. In FIG. 7, a solid line A relates to a high frequency power amplifier to which the present embodiment is applied, and a broken line B relates to a high frequency power amplifier to which the present embodiment is not applied. Comparing the solid line A and the broken line B, it can be seen that the solid line A, that is, the high-frequency power amplifier to which this embodiment is applied, has a lower level of output power Pout in a region where Vramp is 0.1 V or less and a higher forward isolation. .
図8は、本発明を適用した高周波電力増幅器の第2の実施例を示す。 FIG. 8 shows a second embodiment of the high-frequency power amplifier to which the present invention is applied.
この実施例は、1段目のバイアス用FET Qb1にバイアス電流を与える電流源CS1と並列に電流源CS0とオン/オフ・スイッチSW0とを設けるとともに、NANDゲートG1の出力でスイッチSW0を制御し、起動信号VtxonでQb1と増幅用FET Qa1のゲート端子間の切替えスイッチSW1を制御するようにしたものである。電流源CS0は電流源CS1とほぼ同じ例えば1mAのような電流値とされる。 In this embodiment, a current source CS0 and an on / off switch SW0 are provided in parallel with a current source CS1 for applying a bias current to the first-stage bias FET Qb1, and the switch SW0 is controlled by an output of the NAND gate G1. The switch SW1 between the gate terminals of Qb1 and the amplifying FET Qa1 is controlled by the start signal Vtxon. The current source CS0 has substantially the same current value as the current source CS1, for example, 1 mA.
この実施例では、起動信号Vtxonが立ち上がるまでは切替えスイッチSW1が定電圧Vreg側に接続されており、2Vの電圧がQa1のゲートに印加される。起動信号Vtxonが立ち上がると、切替えスイッチSW1がバイアス用FET Qb1側に接続される。このとき、スイッチSW0はオン状態にあり、電流源CS0とCS1の両方の電流(2mA)がバイアス用FET Qb1に流され、バイアス用FET Qb1は通常動作時よりも高いバイアスが与えられ、アイソレーションが高い状態にされる。 In this embodiment, the changeover switch SW1 is connected to the constant voltage Vreg side until the activation signal Vtxon rises, and a voltage of 2V is applied to the gate of Qa1. When the start signal Vtxon rises, the changeover switch SW1 is connected to the bias FET Qb1 side. At this time, the switch SW0 is in an ON state, and both currents (2 mA) of the current sources CS0 and CS1 are supplied to the bias FET Qb1, and the bias FET Qb1 is given a higher bias than that in the normal operation, and is isolated. Is made high.
その後、出力制御電圧Vrampが0.16V以上になると、NANDゲートG1の出力が変化してスイッチSW0がオフされ、Qb1に流される電流が電流源CS1の電流(1mA)のみとされ、FET Qa1のゲート電圧が1.05VのようなQa1を飽和領域で動作させる電位にされる。なお、図8の電流源CS0とオン/オフ・スイッチSW0の構成は、実施例を概念的に示したものであり、電流源CS0をNANDゲートG1の出力で直接オン・オフさせたり、電流源CS1の電流を2段階に切り替えられるように電流源CS1を構成してNANDゲートG1の出力で電流を切り替えるようにしてもよい。 Thereafter, when the output control voltage Vramp becomes 0.16 V or more, the output of the NAND gate G1 changes, the switch SW0 is turned off, and the current flowing through Qb1 is only the current (1 mA) of the current source CS1, and the FET Qa1 Qa1 having a gate voltage of 1.05 V is set to a potential for operating in the saturation region. The configuration of the current source CS0 and the on / off switch SW0 in FIG. 8 is conceptually shown in the embodiment. The current source CS0 can be directly turned on / off by the output of the NAND gate G1, or the current source The current source CS1 may be configured so that the current of CS1 can be switched in two stages, and the current may be switched by the output of the NAND gate G1.
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例では、増幅用FET Qa1,Qa2とゲート共通接続されたバイアス用FET Qb1,Qb2を設けてQa1,Qa2にバイアスを与えるようにしているが、所定のバイアス電圧を抵抗分割で分圧してQa1,Qa2にバイアスを与えるようにした高周波電力増幅器であっても良い。 The invention made by the present inventor has been specifically described based on the embodiments. However, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Nor. For example, in the above embodiment, the bias FETs Qb1 and Qb2 connected in common to the amplifying FETs Qa1 and Qa2 are provided to bias the Qa1 and Qa2, but a predetermined bias voltage is divided by resistance division. It may be a high frequency power amplifier that applies a bias to Qa1 and Qa2.
また、実施例では、増幅素子Qa1,Qa2としてFETが使用されているが、このFETは、通常のMOSFETのほか、半導体チップ上で横方向に電極を拡散させた比較的高いソース・ドレイン間耐圧(約20V)を有するLDMOS(Laterally Diffused MOSFET)やGaAsMESFETであっても良い。 In the embodiment, FETs are used as the amplifying elements Qa1 and Qa2. However, in addition to normal MOSFETs, these FETs have a relatively high source-drain breakdown voltage obtained by diffusing electrodes laterally on a semiconductor chip. LDMOS (Laterally Diffused MOSFET) or GaAs MESFET having (about 20 V) may be used.
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるGSM系の無線通信システムを構成するパワーモジュールに適用した場合を説明したが、本発明はそれに限定されるものでない。例えば、CDMA方式の携帯電話機などに用いられるパワーモジュールにも利用することができる。 In the above description, the case where the invention made mainly by the inventor is applied to the power module constituting the GSM wireless communication system, which is the field of use behind it, has been described. However, the present invention is not limited thereto. Not. For example, the present invention can also be used for a power module used in a CDMA mobile phone.
Qa1,Qa2 増幅用FET
Qb1,Qb2 バイアス用FET
Mp1 電源制御用トランジスタ
200 高周波電力増幅器(RFパワーモジュール)
210 高周波電力増幅回路
220 動作電圧制御回路
221 電源変換回路
Qa1, Qa2 FET for amplification
Qb1, Qb2 Bias FET
Mp1 Power
210 High frequency
Claims (5)
起動信号が立ち上がるまで前記第1または第2の増幅用FETのゲート端子に、高周波信号の増幅動作時にゲート端子に印加される電圧と異なる第1電位の電圧を与えるバイアス切替え手段が設けられていることを特徴とする高周波電力増幅器。 A first amplifying FET in which a high-frequency signal from the input terminal is input to the gate terminal, and a second amplifying FET in which a signal output from the drain terminal of the first amplifying FET is input to the gate terminal And an operating voltage control circuit that controls the output power by changing the operating voltage applied to the drain terminals of the first and second amplifying FETs in accordance with a signal indicating the output level. Because
Bias switching means is provided for applying a voltage having a first potential different from the voltage applied to the gate terminal to the gate terminal of the first or second amplification FET until the start signal rises. A high frequency power amplifier characterized by that.
前記第1および第2の増幅用FETはそれぞれゲートとドレインが結合され、それぞれ前記第1の電流源および第2の電流源からの電流を電圧に変換し、変換した電圧を前記第1および第2の増幅用FETのゲート端子にバイアス電圧として印加するようにされ、前記第1の電流源または第2の電流源は前記起動信号が立ち上がった後、前記出力レベルを指示する信号が立ち上がるまでは、高周波信号の増幅動作時に流す電流よりも大きい電流を流すように構成されている請求項4に記載の高周波電力増幅器。
A first bias FET having a gate terminal connected to the first amplifying FET; a second bias FET having a gate terminal connected to the second amplifying FET; A first current source for flowing current to the bias FET; and a second current source for flowing current to the second bias FET;
Each of the first and second amplifying FETs has a gate and a drain coupled to each other, and converts currents from the first current source and the second current source into voltages, respectively, and converts the converted voltages into the first and second current FETs. The first current source or the second current source is applied as a bias voltage to the gate terminal of the second amplification FET until the signal indicating the output level rises after the start signal rises. The high-frequency power amplifier according to claim 4, configured to flow a current larger than a current that flows during a high-frequency signal amplification operation.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006016419A JP2007201698A (en) | 2006-01-25 | 2006-01-25 | High frequency power amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006016419A JP2007201698A (en) | 2006-01-25 | 2006-01-25 | High frequency power amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007201698A true JP2007201698A (en) | 2007-08-09 |
Family
ID=38455843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006016419A Withdrawn JP2007201698A (en) | 2006-01-25 | 2006-01-25 | High frequency power amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007201698A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9077287B2 (en) | 2011-10-24 | 2015-07-07 | Electronics And Telecommunications Research Institute | Sound detecting circuit and amplifier circuit thereof |
US9564875B2 (en) | 2014-07-18 | 2017-02-07 | Seiko Epson Corporation | Circuit device, electronic apparatus, and moving object |
JP2020107921A (en) * | 2018-12-25 | 2020-07-09 | パナソニック株式会社 | High-frequency power amplifier |
-
2006
- 2006-01-25 JP JP2006016419A patent/JP2007201698A/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9077287B2 (en) | 2011-10-24 | 2015-07-07 | Electronics And Telecommunications Research Institute | Sound detecting circuit and amplifier circuit thereof |
US9564875B2 (en) | 2014-07-18 | 2017-02-07 | Seiko Epson Corporation | Circuit device, electronic apparatus, and moving object |
JP2020107921A (en) * | 2018-12-25 | 2020-07-09 | パナソニック株式会社 | High-frequency power amplifier |
JP7325956B2 (en) | 2018-12-25 | 2023-08-15 | ヌヴォトンテクノロジージャパン株式会社 | RF power amplifier |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4488309B2 (en) | Electronic components for high frequency power amplification | |
JP4683468B2 (en) | High frequency power amplifier circuit | |
US7049892B2 (en) | High frequency power amplifier circuit device | |
US7193471B2 (en) | High frequency power amplifier circuit and radio communication system | |
JP3942007B2 (en) | High frequency power amplifier circuit | |
JP4330549B2 (en) | High frequency power amplifier | |
TWI424303B (en) | Circuit and method for generating a reference voltage and portable transceiver having a circuit for the same | |
JP4694772B2 (en) | Power amplifier bias control circuit | |
JP2006270670A (en) | High frequency power amplifier circuit and electronic component for high frequency power amplification | |
JP2007019784A (en) | High frequency power amplifier and operation voltage control circuit | |
JP2007201698A (en) | High frequency power amplifier | |
US10608592B2 (en) | Linear amplifier having higher efficiency for envelope tracking modulator | |
JP2005020383A (en) | High frequency power amplifier circuit and radio communication system | |
US7667532B1 (en) | Bias control system for a power amplifier | |
US7822404B2 (en) | Driving voltage control module | |
US6809593B1 (en) | Power amplifier device and method thereof | |
JP2005217557A (en) | High-frequency power amplifier circuit | |
US20050083135A1 (en) | Integrated circuit | |
JP2007005995A (en) | Bias circuit and high-frequency power amplification circuit | |
JP2007515116A (en) | Power amplification module and time division multiple access radio | |
JP2005217558A (en) | High frequency power amplifier circuit | |
JP2009044281A (en) | Fet amplifier circuit | |
KR20050120077A (en) | Power amplifier having optimized power added efficiency(pae) | |
TW557627B (en) | High-frequency power amplifier circuit | |
JP2006262518A (en) | High frequency power amplifier module and wireless communication apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090407 |