JP2007201152A - Method for manufacturing light emitting element - Google Patents
Method for manufacturing light emitting element Download PDFInfo
- Publication number
- JP2007201152A JP2007201152A JP2006017687A JP2006017687A JP2007201152A JP 2007201152 A JP2007201152 A JP 2007201152A JP 2006017687 A JP2006017687 A JP 2006017687A JP 2006017687 A JP2006017687 A JP 2006017687A JP 2007201152 A JP2007201152 A JP 2007201152A
- Authority
- JP
- Japan
- Prior art keywords
- growth temperature
- barrier layer
- layer
- layer growth
- well layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
Abstract
Description
本発明は、Ｉｎの組成比率が互いに異なるウェル層及びバリア層を活性層として有する発光素子の製造方法に関する。 The present invention relates to a method for manufacturing a light emitting device having a well layer and a barrier layer having different In composition ratios as active layers.
従来、ＬＥＤやＬＤ（Laser-diode）などの発光素子として、ウェル層及びバリア層によって構成される量子井戸（ＭＱＷ； Multi Quantum Well）構造を有する発光素子が知られている。一般に、発光特性を有する活性層を構成するウェル層及びバリア層は、例えば、ＩｎＧａＮなどのように、Ｉｎを含む組成を有している。 2. Description of the Related Art Conventionally, light-emitting elements having a quantum well (MQW) structure composed of a well layer and a barrier layer are known as light-emitting elements such as LEDs and LDs (Laser-diodes). In general, the well layer and the barrier layer constituting the active layer having the light emitting characteristics have a composition containing In, such as InGaN.
ここで、活性層に含まれるＩｎの組成比は、活性層の成長温度に大きく依存しており、活性層の成長温度が高温となるに従って、Ｉｎの組成比が低くなってしまう。従って、活性層の成長温度の高温化には限界があった。一般的には、活性層の成長温度は、約７００〜８００℃の範囲内に保たれていた。 Here, the composition ratio of In contained in the active layer greatly depends on the growth temperature of the active layer, and the composition ratio of In decreases as the growth temperature of the active layer becomes higher. Therefore, there is a limit to increasing the growth temperature of the active layer. In general, the growth temperature of the active layer was kept in the range of about 700 to 800 ° C.
また、活性層の構造としては、バリア層にＩｎが含まれないＩｎＧａＮ／ＧａＮ構造やバリア層にＩｎが含まれるＩｎＧａＮ／ＩｎＧａＮ構造が挙げられる。ここで、活性層内部の量子効率は、ＩｎＧａＮ／ＧａＮ構造よりもＩｎＧａＮ／ＩｎＧａＮ構造の方が高いため、発光素子の高輝度化を図るためには、活性層の構造がＩｎＧａＮ／ＩｎＧａＮ構造である方が好ましい。 Examples of the structure of the active layer include an InGaN / GaN structure in which In is not included in the barrier layer and an InGaN / InGaN structure in which In is included in the barrier layer. Here, since the quantum efficiency inside the active layer is higher in the InGaN / InGaN structure than in the InGaN / GaN structure, the structure of the active layer is the InGaN / InGaN structure in order to increase the luminance of the light emitting device. Is preferred.
なお、ＭＱＷ構造を有する発光素子の製造方法として、基板ヒータと基板との距離を変更することによって、結晶の成長温度の切り替えに必要な時間を短縮する方法が提案されている（特許文献１）。この方法によれば、結晶成長の中断に伴って各層の界面に結晶の欠陥が生じることを抑制することができ、発光素子の生産性や量産性の向上を図ることができる。 As a method for manufacturing a light emitting element having an MQW structure, a method has been proposed in which the time required for switching the crystal growth temperature is shortened by changing the distance between the substrate heater and the substrate (Patent Document 1). . According to this method, it is possible to suppress the occurrence of crystal defects at the interface of each layer due to the interruption of crystal growth, and the productivity and mass productivity of the light emitting element can be improved.
一般に、活性層の成長温度は約７００〜８００℃程度であり、バリア層の成長温度の低さに起因して、Ｐ型クラッド層とバリア層との間に六角錘状の穴であるＶディフェクトが形成される場合があった。また、Ｖディフェクトの形成によって、リーク電流が増大して、ＬＥＤの輝度が低下してしまう。 In general, the growth temperature of the active layer is about 700 to 800 ° C., and due to the low growth temperature of the barrier layer, a V defect that is a hexagonal pyramid hole between the P-type cladding layer and the barrier layer. May be formed. In addition, the formation of the V defect increases the leakage current and decreases the luminance of the LED.
また、結晶の成長温度の切り替えに必要な時間を短縮しても、結晶成長の中断に伴って結晶の欠陥が生じることは抑制できるが、Ｖディフェクトの形成を効果的に抑制することができなかった。 Even if the time required for switching the crystal growth temperature is shortened, it is possible to suppress the occurrence of crystal defects due to the interruption of crystal growth, but it is not possible to effectively suppress the formation of V defects. It was.
そこで、本発明は、上述した課題を解決するためになされたものであり、Ｖディフェクトの形成を効果的に抑制するとともに、発光素子の輝度の向上を図ることが可能な発光素子の製造方法を提供することを目的とする。 Accordingly, the present invention has been made to solve the above-described problems, and provides a method for manufacturing a light-emitting element capable of effectively suppressing the formation of V-defects and improving the luminance of the light-emitting element. The purpose is to provide.
本発明の第１の特徴は、Ｉｎの組成比率が互いに異なるウェル層及びバリア層を活性層として有する発光素子の製造方法が、約７００〜８００℃のウェル層成長温度で、所定のウェル層成長時間に亘って前記ウェル層の結晶を成長させるステップと、約９００〜１０００℃のバリア層成長温度で、所定のバリア層成長時間に亘って前記バリア層の結晶を成長させるステップと、前記ウェル層成長温度から前記バリア層成長温度に達するまでの間、又は、前記バリア層成長温度から前記ウェル層成長温度に達するまでの間において、結晶を成長させるステップとを含み、前記ウェル層成長温度と前記バリア層成長温度との温度差は、約５０〜２００℃の範囲内であることを要旨とする。 A first feature of the present invention is that a method for manufacturing a light emitting device having a well layer and a barrier layer having different In composition ratios as active layers has a predetermined well layer growth at a well layer growth temperature of about 700 to 800 ° C. Growing a crystal of the well layer over time; growing a crystal of the barrier layer over a predetermined barrier layer growth time at a barrier layer growth temperature of about 900-1000 ° C .; and Growing a crystal between the growth temperature and the barrier layer growth temperature, or between the barrier layer growth temperature and the well layer growth temperature, and the well layer growth temperature and the The gist is that the temperature difference from the barrier layer growth temperature is in the range of about 50 to 200 ° C.
かかる特徴によれば、Ｉｎの組成比率がウェル層よりも低いバリア層について、バリア層成長温度を約９００〜１０００℃の範囲内とすることにより、バリア層の成長温度の高温化が図られ、Ｖディフェクトの形成を効果的に抑制するができる。また、Ｖディフェクトの形成を効果的に抑制することによって、発光素子の輝度の向上を図ることができる。 According to such a feature, for the barrier layer having a lower In composition ratio than the well layer, the barrier layer growth temperature is set in the range of about 900 to 1000 ° C., whereby the growth temperature of the barrier layer is increased. The formation of V defects can be effectively suppressed. Further, the luminance of the light emitting element can be improved by effectively suppressing the formation of the V defect.
また、ウェル層成長温度からバリア層成長温度に達するまでの間、又は、バリア層成長温度からウェル層成長温度に達するまでの間において結晶を成長させることにより、ウェル層とバリア層との界面に、Ｉｎの組成比率が段階的に異なる中間領域が形成される。この中間領域が、ウェル層の格子定数とバリア層の格子定数との違いを吸収することにより、ピエゾ効果の発生を抑制することができる。 Further, by growing a crystal during the period from the well layer growth temperature to the barrier layer growth temperature or from the barrier layer growth temperature to the well layer growth temperature, the interface between the well layer and the barrier layer is obtained. Intermediate regions having different In composition ratios are formed in stages. The intermediate region absorbs the difference between the lattice constant of the well layer and the lattice constant of the barrier layer, thereby suppressing the occurrence of the piezo effect.
さらに、ウェル層成長温度とバリア層成長温度との温度差を約５０〜２００℃の範囲内とすることにより、上述した中間領域の厚みを適正に保つことができ、所望のＭＱＷ構造を形成することができる。 Furthermore, by setting the temperature difference between the well layer growth temperature and the barrier layer growth temperature within a range of about 50 to 200 ° C., the thickness of the intermediate region described above can be maintained appropriately, and a desired MQW structure is formed. be able to.
本発明の第１の特徴において、前記ウェル層成長温度から前記バリア層成長温度に達するまでの時間、及び、前記バリア層成長温度から前記ウェル層成長温度に達するまでの時間は、前記所定のウェル層成長時間の約１〜３倍であることが好ましい。 In the first feature of the present invention, the time from the well layer growth temperature to the barrier layer growth temperature and the time from the barrier layer growth temperature to the well layer growth temperature are determined by the predetermined well. It is preferably about 1 to 3 times the layer growth time.
本発明によれば、Ｖディフェクトの形成を効果的に抑制するとともに、発光素子の輝度の向上を図ることが可能な発光素子の製造方法を提供することができる。 According to the present invention, it is possible to provide a method for manufacturing a light-emitting element capable of effectively suppressing the formation of V-defects and improving the luminance of the light-emitting element.
（半導体発光素子の構成）
以下において、本発明の一実施形態に係る半導体発光素子の構成について、図面を参照しながら説明する。図１は、本発明の一実施形態に係る半導体発光素子の構成を示す断面図である。なお、半導体発光素子とは、発光ダイオードや半導体レーザーを含む概念である。
(Configuration of semiconductor light emitting device)
Hereinafter, a configuration of a semiconductor light emitting device according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a cross-sectional view showing a configuration of a semiconductor light emitting device according to an embodiment of the present invention. The semiconductor light emitting element is a concept including a light emitting diode and a semiconductor laser.
図１に示すように、半導体発光素子は、サファイア基板１０と、ｎ型クラッド層２０と、ＭＱＷ活性層３０と、ｐ型クラッド層４０と、ｐ型コンタクト層５０とを有しており、各層が順に積層された構造を有する。また、ｎ型クラッド層２０の表面には、ｎ電極６０が設けられており、ｐ型コンタクト層５０の表面には、ｐ電極７０が設けられている。 As shown in FIG. 1, the semiconductor light emitting device includes a sapphire substrate 10, an n-type cladding layer 20, an MQW active layer 30, a p-type cladding layer 40, and a p-type contact layer 50. Are stacked in order. An n-electrode 60 is provided on the surface of the n-type cladding layer 20, and a p-electrode 70 is provided on the surface of the p-type contact layer 50.
ｎ型クラッド層２０は、ＭＱＷ活性層３０よりもバンドキャップエネルギーが大きい材料（例えば、ＧａＮ）によって構成される層であり、ＭＱＷ活性層３０にキャリアを閉じ込める機能を有する。 The n-type cladding layer 20 is a layer made of a material (for example, GaN) having a larger band cap energy than the MQW active layer 30 and has a function of confining carriers in the MQW active layer 30.
ＭＱＷ活性層３０は、ウェル層３０ａとバリア層３０ｂとが交互に積層された構造を有する。 The MQW active layer 30 has a structure in which well layers 30a and barrier layers 30b are alternately stacked.
ウェル層３０ａは、バリア層３０ｂよりもＩｎの組成比率が大きい薄膜層（例えば、ＩｎＧａＮ）である。一方、バリア層３０ｂは、ウェル層３０ａよりもＩｎの組成比率が小さい薄膜層（例えば、ＩｎＧａＮ）である。また、ウェル層３０ａ及びバリア層３０ｂは、多重量子井戸構造（ＭＱＷ構造）を形成する。 The well layer 30a is a thin film layer (for example, InGaN) having a larger In composition ratio than the barrier layer 30b. On the other hand, the barrier layer 30b is a thin film layer (for example, InGaN) having a smaller In composition ratio than the well layer 30a. The well layer 30a and the barrier layer 30b form a multiple quantum well structure (MQW structure).
ｐ型クラッド層４０は、ＭＱＷ活性層３０よりもバンドキャップエネルギーが大きい材料（例えば、ＧａＮ）によって構成される層であり、ＭＱＷ活性層３０にキャリアを閉じ込める機能を有する。 The p-type cladding layer 40 is a layer made of a material (for example, GaN) having a higher band cap energy than the MQW active layer 30 and has a function of confining carriers in the MQW active layer 30.
ｐ型コンタクト層５０は、Ｍｇなどの不純物を含む層であり、ショットキーバリアが生じることを防止する機能を有する。 The p-type contact layer 50 is a layer containing impurities such as Mg, and has a function of preventing the occurrence of a Schottky barrier.
以下において、上述したＭＱＷ活性層３０の詳細について、図面を参照しながら説明する。図２は、本発明の一実施形態に係るＭＱＷ活性層３０の構成を示す断面図である。 Hereinafter, the details of the MQW active layer 30 described above will be described with reference to the drawings. FIG. 2 is a cross-sectional view showing the configuration of the MQW active layer 30 according to an embodiment of the present invention.
図２に示すように、ウェル層３０ａとバリア層３０ｂとの界面の近傍には、Ｉｎの組成比率が徐々に変化した中間領域３０ｃが形成される。具体的には、中間領域３０ｃでは、ウェル層３０ａからバリア層３０ｂに向けて、Ｉｎの組成比率が徐々に小さくなっている。 As shown in FIG. 2, an intermediate region 30c in which the In composition ratio is gradually changed is formed in the vicinity of the interface between the well layer 30a and the barrier layer 30b. Specifically, in the intermediate region 30c, the In composition ratio gradually decreases from the well layer 30a to the barrier layer 30b.
これは、後述するように、中間領域３０ｃは、ＭＱＷ活性層３０を形成する際に、Ｉｎを含む一定量の原料ガスをガス室内に供給しながら、基板温度を変化させることによって形成される。 As will be described later, the intermediate region 30c is formed by changing the substrate temperature while supplying a constant amount of source gas containing In into the gas chamber when the MQW active layer 30 is formed.
（半導体発光素子の製造方法）
以下において、本発明の一実施形態に係る半導体発光素子の製造方法について、図面を参照しながら説明する。図３は、本発明の一実施形態に係る半導体発光素子の製造方法を示すフロー図である。
(Manufacturing method of semiconductor light emitting device)
Hereinafter, a method for manufacturing a semiconductor light emitting device according to an embodiment of the present invention will be described with reference to the drawings. FIG. 3 is a flowchart showing a method for manufacturing a semiconductor light emitting device according to an embodiment of the present invention.
図３に示すように、ステップ１０において、サファイア基板１０を準備する。 As shown in FIG. 3, in step 10, a sapphire substrate 10 is prepared.
ステップ２０において、トリエチルガリウム（ＴＥＧ）又はトリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）などを含む原料ガスをガス室内に供給するとともに、個体結晶を気相成長させて、ｎ型クラッド層２０を形成する。なお、個体結晶を気相成長させる方法としては、有機金属気相成長（ＭＯＣＶＤ；Metal Organic Chemical Vapour Deposition）法などが挙げられる。 In step 20, an n-type cladding layer 20 is formed by supplying a source gas containing triethylgallium (TEG), trimethylgallium (TMG), trimethylaluminum (TMA), or the like into the gas chamber and vapor-growing a solid crystal. To do. In addition, as a method of vapor-depositing a solid crystal, a metal organic chemical vapor deposition (MOCVD) method or the like can be given.
ステップ３０において、トリエチルガリウム（ＴＥＧ）及びトリメチルインジウム（ＴＭＩ）を含む原料ガスをガス室内に供給するとともに、個体結晶を気相成長させて、ＭＱＷ活性層３０を形成する。このとき、原料ガスの流量は一定のままで、基板温度を変化させることによって、ウェル層３０ａ及びバリア層３０ｂによって構成される量子井戸構造を形成する。 In step 30, a source gas containing triethylgallium (TEG) and trimethylindium (TMI) is supplied into the gas chamber, and a solid crystal is grown in a vapor phase to form the MQW active layer 30. At this time, the quantum well structure constituted by the well layer 30a and the barrier layer 30b is formed by changing the substrate temperature while the flow rate of the source gas remains constant.
例えば、トリエチルガリウム（ＴＥＧ）の流量は、約１．９ｅ-5〜５．０ｅ-5ｍｏｌ／ｍｉｎ（２０℃の条件下で７０〜２００ｓｃｃｍ）であり、トリメチルインジウム（ＴＭＩ）の流量は、約８．８ｅ -5 〜６．８ｅ-6ｍｏｌ／ｍｉｎ（３５℃の条件下で５０〜６００ｓｃｃｍ）である。 For example, the flow rate of triethylgallium (TEG) is about 1.9e −5 to 5.0e −5 mol / min (70 to 200 sccm at 20 ° C.), and the flow rate of trimethylindium (TMI) is about 8.8e -5 to 6.8e -6 mol / min (50 to 600 sccm at 35 ° C).
また、ウェル層３０ａを形成する際の成長温度（Ｔｗ）は約７００〜８００℃であり、バリア層３０ｂを形成する際の成長温度（Ｔｂ）は約９００〜１０００℃である。なお、成長温度（Ｔｗ）と成長温度（Ｔｂ）との温度差は約５０〜２００℃である。 The growth temperature (Tw) for forming the well layer 30a is about 700 to 800 ° C., and the growth temperature (Tb) for forming the barrier layer 30b is about 900 to 1000 ° C. The temperature difference between the growth temperature (Tw) and the growth temperature (Tb) is about 50 to 200 ° C.
さらに、ウェル層３０ａを形成する際の成長時間（Ｌｗ）は約５０ｓｅｃであり、成長温度（Ｔｗ）から成長温度（Ｔｂ）に達するまでの時間（以下、昇温時間）又は成長温度（Ｔｂ）から成長温度（Ｔｗ）に達するまでの時間（以下、降温時間）は約５０〜１５０ｓｅｃである。 Further, the growth time (Lw) when forming the well layer 30a is about 50 sec, and the time from the growth temperature (Tw) to the growth temperature (Tb) (hereinafter referred to as the temperature rising time) or the growth temperature (Tb). The time required to reach the growth temperature (Tw) from this time (hereinafter referred to as temperature drop time) is about 50 to 150 sec.
ステップ４０において、トリエチルガリウム（ＴＥＧ）又はトリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）などを含む原料ガスをガス室内に供給するとともに、個体結晶を気相成長させて、ｐ型クラッド層４０を形成する。 In step 40, a source gas containing triethylgallium (TEG), trimethylgallium (TMG), trimethylaluminum (TMA), or the like is supplied into the gas chamber, and a solid crystal is vapor-phase grown to form the p-type cladding layer 40. To do.
ステップ５０において、Ｍｇなどの不純物を含む原料ガスをガス室内に供給するとともに、個体結晶を気相成長させて、ｐ型コンタクト層５０を形成する。 In step 50, a source gas containing impurities such as Mg is supplied into the gas chamber, and solid crystals are grown in a vapor phase to form the p-type contact layer 50.
ステップ６０において、ｎ型クラッド層２０の表面にｎ電極６０を蒸着させるとともに、ｐ型コンタクト層５０の表面にｐ電極７０を蒸着させる。例えば、ｎ電極６０及びｐ電極７０は、真空蒸着法などによってｎ型クラッド層２０及びｐ型コンタクト層５０の表面に蒸着される。 In step 60, the n-electrode 60 is deposited on the surface of the n-type cladding layer 20 and the p-electrode 70 is deposited on the surface of the p-type contact layer 50. For example, the n electrode 60 and the p electrode 70 are deposited on the surfaces of the n-type cladding layer 20 and the p-type contact layer 50 by a vacuum deposition method or the like.
以下において、上述したステップ３０（ＭＱＷ活性層成長処理）の詳細について、図面を参照しながら説明する。図４（ａ）は、ＭＱＷ活性層成長処理における基板温度を示す図であり、図４（ｂ）は、トリエチルガリウム（ＴＥＧ）とトリメチルインジウム（ＴＭＩ）との比率を示す図であり、図４（ｃ）は、トリメチルインジウム（ＴＭＩ）の流量を示す図である。 Details of step 30 (MQW active layer growth process) described above will be described below with reference to the drawings. 4A is a diagram showing the substrate temperature in the MQW active layer growth process, and FIG. 4B is a diagram showing the ratio of triethylgallium (TEG) to trimethylindium (TMI). (C) is a figure which shows the flow volume of trimethylindium (TMI).
図４（ａ）に示すように、ｎ型クラッド層２０を形成した後、ウェル層３０ａを形成する際の成長温度（Ｔｗ）となるまで基板温度を下げる。その後、基板温度を所定時間に亘って維持することによってウェル層３０ａを形成し、バリア層３０ｂを形成する際の成長温度（Ｔｂ）となるまで基板温度を上げる。さらに、基板温度を所定時間に亘って維持することによってウェル層３０ａを形成する。 As shown in FIG. 4A, after forming the n-type cladding layer 20, the substrate temperature is lowered until the growth temperature (Tw) for forming the well layer 30a is reached. Thereafter, the well temperature 30a is formed by maintaining the substrate temperature for a predetermined time, and the substrate temperature is increased until the growth temperature (Tb) for forming the barrier layer 30b is reached. Further, the well layer 30a is formed by maintaining the substrate temperature for a predetermined time.
なお、上述したように、成長温度（Ｔｗ）は約７００〜８００℃であり、成長温度（Ｔｂ）は約９００〜１０００℃である。また、成長温度（Ｔｗ）と成長温度（Ｔｂ）との温度差は約５０〜２００℃である。 As described above, the growth temperature (Tw) is about 700 to 800 ° C., and the growth temperature (Tb) is about 900 to 1000 ° C. The temperature difference between the growth temperature (Tw) and the growth temperature (Tb) is about 50 to 200 ° C.
（作用及び効果）
本発明の一実施形態に係る半導体発光素子の製造方法によれば、Ｉｎの組成比率がウェル層３０ａよりも低いバリア層３０ｂの成長温度（Ｔｂ）を約９００〜１０００℃の範囲内とすることにより、バリア層３０ｂの成長温度（Ｔｂ）の高温化が図られ、Ｖディフェクトの形成を効果的に抑制するができる。また、Ｖディフェクトの形成を効果的に抑制することによって、半導体発光素子の輝度の向上を図ることができる。
(Action and effect)
According to the method for manufacturing a semiconductor light emitting device according to one embodiment of the present invention, the growth temperature (Tb) of the barrier layer 30b having the In composition ratio lower than that of the well layer 30a is in the range of about 900 to 1000 ° C. As a result, the growth temperature (Tb) of the barrier layer 30b is increased, and the formation of V defects can be effectively suppressed. Further, the luminance of the semiconductor light emitting element can be improved by effectively suppressing the formation of the V defect.
また、ウェル層３０ａの成長温度（Ｔｗ）からバリア層３０ｂの成長温度（Ｔｂ）となるまでの間、又は、バリア層３０ｂの成長温度（Ｔｂ）からウェル層３０ａの成長温度（Ｔｗ）となるまでの間において結晶を成長させることにより、ウェル層３０ａとバリア層３０ｂとの界面に、Ｉｎの組成比率が段階的に異なる中間領域３０ｃが形成される。この中間領域３０ｃが、ウェル層３０ａの格子定数とバリア層３０ｂの格子定数との違いを吸収することにより、ピエゾ効果の発生を抑制することができる。 Also, from the growth temperature (Tw) of the well layer 30a to the growth temperature (Tb) of the barrier layer 30b, or from the growth temperature (Tb) of the barrier layer 30b to the growth temperature (Tw) of the well layer 30a. By growing the crystal in the meantime, an intermediate region 30c having different In compositional ratios is formed at the interface between the well layer 30a and the barrier layer 30b. The intermediate region 30c absorbs the difference between the lattice constant of the well layer 30a and the barrier constant of the barrier layer 30b, thereby suppressing the occurrence of the piezo effect.
さらに、ウェル層３０ａの成長温度（Ｔｗ）とバリア層３０ｂの成長温度（Ｔｂ）との温度差を約５０〜２００℃の範囲内とすることにより、上述した中間領域３０ｃの厚みを適正に保つことができ、所望のＭＱＷ構造を形成することができる。 Further, by setting the temperature difference between the growth temperature (Tw) of the well layer 30a and the growth temperature (Tb) of the barrier layer 30b within a range of about 50 to 200 ° C., the thickness of the intermediate region 30c described above is maintained appropriately. And a desired MQW structure can be formed.
同様に、ウェル層３０ａの成長温度（Ｔｗ）からバリア層３０ｂの成長温度（Ｔｂ）となるまでの時間（昇温時間）及びバリア層３０ｂの成長温度（Ｔｂ）からウェル層３０ａの成長温度（Ｔｗ）となるまでの時間（降温時間）が、ウェル層３０ａの成長時間（Ｌｗ）の約１〜３倍であることにより、上述した中間領域３０ｃの厚みを適正に保つことができ、所望のＭＱＷ構造を形成することができる。 Similarly, the time from the growth temperature (Tw) of the well layer 30a to the growth temperature (Tb) of the barrier layer 30b (temperature rise time) and the growth temperature (Tb) of the barrier layer 30b to the growth temperature of the well layer 30a ( Tw) is about 1 to 3 times as long as the growth time (Lw) of the well layer 30a, so that the thickness of the intermediate region 30c described above can be maintained appropriately, An MQW structure can be formed.
（変更例）
上述した実施形態では、ウェル層３０ａの結晶を成長させる際にガス室内に供給される原料ガスの組成は一定であったが、これに限定されるものではなく、ガス室内に供給される原料ガスの組成が、ウェル層３０ａの結晶を成長させる際とバリア層３０ｂの結晶を成長させる際とで異なっていてもよい。
(Example of change)
In the above-described embodiment, the composition of the source gas supplied into the gas chamber when growing the crystal of the well layer 30a is constant, but the present invention is not limited to this, and the source gas supplied into the gas chamber is not limited thereto. The composition may differ between when the crystal of the well layer 30a is grown and when the crystal of the barrier layer 30b is grown.
（実施例）
以下において、本発明と比較例との比較結果について、図面を参照しながら説明する。具体的には、バリア層３０ｂの成長温度（Ｔｂ）が、それぞれ、７７０℃、８７０℃及び９７０℃であるという条件下でＭＱＷ活性層３０の結晶を成長させて、Ｖディフェクトの形成状況について確認した。
(Example)
Hereinafter, a comparison result between the present invention and the comparative example will be described with reference to the drawings. Specifically, the crystal of the MQW active layer 30 is grown under the conditions that the growth temperature (Tb) of the barrier layer 30b is 770 ° C., 870 ° C. and 970 ° C., respectively, and the formation state of the V defect is confirmed. did.
図５（ａ）は、バリア層３０ｂの成長温度（Ｔｂ）が７７０℃であるという条件下でＭＱＷ活性層３０の結晶を成長させた場合におけるバリア層３０ｂの表面（ｐ型クラッド層４０側の表面）を示す図である。図５（ａ）に示すように、バリア層３０ｂの表面には、複数のＶディフェクト８０が形成されたことが確認された。 FIG. 5A shows the surface of the barrier layer 30b (on the p-type cladding layer 40 side) when the crystal of the MQW active layer 30 is grown under the condition that the growth temperature (Tb) of the barrier layer 30b is 770 ° C. FIG. As shown in FIG. 5A, it was confirmed that a plurality of V defects 80 were formed on the surface of the barrier layer 30b.
図５（ｂ）は、バリア層３０ｂの成長温度（Ｔｂ）が８７０℃であるという条件下でＭＱＷ活性層３０の結晶を成長させた場合におけるバリア層３０ｂの表面（ｐ型クラッド層４０側の表面）を示す図である。図５（ｂ）に示すように、バリア層３０ｂの成長温度（Ｔｂ）が７７０℃である場合よりもＶディフェクト８０の数が減ったものの、バリア層３０ｂの表面には、未だＶディフェクト８０が形成されたことが確認された。 FIG. 5B shows the surface of the barrier layer 30b (on the p-type cladding layer 40 side) when the crystal of the MQW active layer 30 is grown under the condition that the growth temperature (Tb) of the barrier layer 30b is 870 ° C. FIG. As shown in FIG. 5B, although the number of V defects 80 is smaller than that in the case where the growth temperature (Tb) of the barrier layer 30b is 770 ° C., the V defect 80 is still on the surface of the barrier layer 30b. It was confirmed that it was formed.
図５（ｃ）は、バリア層３０ｂの成長温度（Ｔｂ）が９７０℃であるという条件下でＭＱＷ活性層３０の結晶を成長させた場合におけるバリア層３０ｂの表面（ｐ型クラッド層４０側の表面）を示す図である。図５（ｃ）に示すように、バリア層３０ｂの表面には、Ｖディフェクト８０が形成されなかったことが確認された。 FIG. 5C shows the surface of the barrier layer 30b (on the p-type cladding layer 40 side) when a crystal of the MQW active layer 30 is grown under the condition that the growth temperature (Tb) of the barrier layer 30b is 970 ° C. FIG. As shown in FIG. 5C, it was confirmed that the V defect 80 was not formed on the surface of the barrier layer 30b.
上述したように、バリア層３０ｂの成長温度（Ｔｂ）の高温化を図ることによって、Ｖディフェクト８０の形成が効果的に抑制されることが確認できた。 As described above, it was confirmed that the formation of the V defect 80 was effectively suppressed by increasing the growth temperature (Tb) of the barrier layer 30b.
１０・・・サファイア基板、２０・・・ｎ型クラッド層、３０・・・ＭＱＷ活性層、３０ａ・・・ウェル層、３０ｂ・・・バリア層、３０ｃ・・・中間領域、４０・・・ｐ型クラッド層、５０・・・ｐ型コンタクト層、６０・・・ｎ電極、７０・・・ｐ電極 10 ... sapphire substrate, 20 ... n-type cladding layer, 30 ... MQW active layer, 30a ... well layer, 30b ... barrier layer, 30c ... intermediate region, 40 ... p Type cladding layer, 50... P type contact layer, 60... N electrode, 70... P electrode
Claims (2)
約７００〜８００℃のウェル層成長温度で、所定のウェル層成長時間に亘って前記ウェル層の結晶を成長させるステップと、
約９００〜１０００℃のバリア層成長温度で、所定のバリア層成長時間に亘って前記バリア層の結晶を成長させるステップと、
前記ウェル層成長温度から前記バリア層成長温度に達するまでの間、又は、前記バリア層成長温度から前記ウェル層成長温度に達するまでの間において、結晶を成長させるステップとを含み、
前記ウェル層成長温度と前記バリア層成長温度との温度差は、約５０〜２００℃の範囲内であることを特徴とする発光素子の製造方法。 A method of manufacturing a light-emitting element having a well layer and a barrier layer having different In composition ratios as active layers,
Growing a crystal of the well layer at a well layer growth temperature of about 700-800 ° C. for a predetermined well layer growth time;
Growing a crystal of the barrier layer at a barrier layer growth temperature of about 900-1000 ° C. for a predetermined barrier layer growth time;
Growing a crystal from the well layer growth temperature to the barrier layer growth temperature or from the barrier layer growth temperature to the well layer growth temperature.
The method of manufacturing a light emitting device, wherein a temperature difference between the well layer growth temperature and the barrier layer growth temperature is in a range of about 50 to 200 ° C.
The time from the well layer growth temperature to the barrier layer growth temperature and the time from the barrier layer growth temperature to the well layer growth temperature are about 1 to 3 times the predetermined well layer growth time. The method for manufacturing a light emitting device according to claim 1, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006017687A JP2007201152A (en) | 2006-01-26 | 2006-01-26 | Method for manufacturing light emitting element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006017687A JP2007201152A (en) | 2006-01-26 | 2006-01-26 | Method for manufacturing light emitting element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007201152A true JP2007201152A (en) | 2007-08-09 |
| JP2007201152A5 JP2007201152A5 (en) | 2009-03-05 |
Family
ID=38455434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006017687A Pending JP2007201152A (en) | 2006-01-26 | 2006-01-26 | Method for manufacturing light emitting element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007201152A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021027193A (en) * | 2019-08-06 | 2021-02-22 | 日機装株式会社 | Manufacturing method of nitride semiconductor light-emitting device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005129923A (en) * | 2003-10-02 | 2005-05-19 | Showa Denko Kk | Nitride semiconductor, light emitting element using it, light emitting diode, laser element, lamp, and manufacturing method for those |
| JP2005268743A (en) * | 2004-02-17 | 2005-09-29 | Sumitomo Electric Ind Ltd | Semiconductor device having quantum well structure, and forming method of semiconductor device |
-
2006
- 2006-01-26 JP JP2006017687A patent/JP2007201152A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005129923A (en) * | 2003-10-02 | 2005-05-19 | Showa Denko Kk | Nitride semiconductor, light emitting element using it, light emitting diode, laser element, lamp, and manufacturing method for those |
| JP2005268743A (en) * | 2004-02-17 | 2005-09-29 | Sumitomo Electric Ind Ltd | Semiconductor device having quantum well structure, and forming method of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021027193A (en) * | 2019-08-06 | 2021-02-22 | 日機装株式会社 | Manufacturing method of nitride semiconductor light-emitting device |
| JP7137539B2 (en) | 2019-08-06 | 2022-09-14 | 日機装株式会社 | Manufacturing method of nitride semiconductor light emitting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4539752B2 (en) | Method for forming quantum well structure and method for manufacturing semiconductor light emitting device | |
| CN105322059B (en) | Ultraviolet light emitting diode and manufacturing method thereof | |
| KR101646064B1 (en) | Method of manufacture for nitride semiconductor light emitting element, wafer, and nitride semiconductor light emitting element | |
| TWI381547B (en) | Light emitting device of iii-nitride based semiconductor and manufacturing method thereof | |
| JP2014127708A (en) | Semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element | |
| JP2006114886A (en) | N-type group iii nitride semiconductor lamination structure | |
| JP2008218746A (en) | Group iii nitride-system semiconductor light-emitting device | |
| US8728237B2 (en) | Crystal growth method for nitride semiconductor having a multiquantum well structure | |
| JP2007134507A (en) | Semiconductor light emitting element and manufacturing method thereof | |
| JP2007227671A (en) | Light emitting element | |
| JP6227134B2 (en) | Nitride semiconductor light emitting device | |
| JP5533791B2 (en) | Group III nitride semiconductor light emitting device manufacturing method | |
| WO2014061692A1 (en) | Nitride semiconductor light emitting element | |
| US20150263232A1 (en) | Optical semiconductor element | |
| JP2008103665A (en) | Nitride semiconductor device and its manufacturing method | |
| JP2006210692A (en) | Group iii nitride compound semiconductor light emitting device | |
| JP2012204540A (en) | Semiconductor device and method of manufacturing the same | |
| JP2011049452A (en) | Method of manufacturing nitride semiconductor light emitting element | |
| JP2005085932A (en) | Light-emitting diode and its manufacturing method | |
| JP2007266401A (en) | Nitride semiconductor light-emitting device and manufacturing method therefor | |
| TWI545798B (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
| JP2015115343A (en) | Method of manufacturing nitride semiconductor element | |
| JP2006344930A (en) | Manufacturing method of group iii nitride semiconductor device | |
| JP2007201152A (en) | Method for manufacturing light emitting element | |
| JP2008227103A (en) | GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090119 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111021 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120207 |