JP2007194383A - 光学部材およびバックライト - Google Patents

光学部材およびバックライト Download PDF

Info

Publication number
JP2007194383A
JP2007194383A JP2006010693A JP2006010693A JP2007194383A JP 2007194383 A JP2007194383 A JP 2007194383A JP 2006010693 A JP2006010693 A JP 2006010693A JP 2006010693 A JP2006010693 A JP 2006010693A JP 2007194383 A JP2007194383 A JP 2007194383A
Authority
JP
Japan
Prior art keywords
substrate
light emitting
emitting element
semiconductor light
optical member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006010693A
Other languages
English (en)
Inventor
Hiroshi Koyama
洋 小山
Naoya Isada
尚哉 諫田
Kimihiko Sudo
公彦 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Lighting Ltd
Original Assignee
Hitachi Lighting Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Lighting Ltd filed Critical Hitachi Lighting Ltd
Priority to JP2006010693A priority Critical patent/JP2007194383A/ja
Publication of JP2007194383A publication Critical patent/JP2007194383A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Planar Illumination Modules (AREA)
  • Led Device Packages (AREA)
  • Light Guides In General And Applications Therefor (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】ＬＥＤ素子のダイボンドにおいて、Ａｇペーストの塗布量が少ない場合には、ＬＥＤチップとサブマウント基板間に隙間が生じ易く、又、チップが傾いたり、膜厚が不均一となることによる放熱特性の低下が懸念される。一方、ダイボンド剤の塗布量が多すぎると、隣接するＬＥＤチップや配線パターンに接触する恐れがある
【解決手段】サブマウント上のダイボンド領域内の周辺部に、滑らかな外周形状を有する柱状バンプを形成し、ダイボンド時の導電性接着剤の厚さや濡れ広がりを制御する。
【選択図】図６

Description

本発明は、半導体発光素子を搭載するサブマウントに関するものである。更に、本発明の別な観点は、バックライトに関するものである。前記サブマウントを有用に用いることが出来る。又、本バックライトはＬＣＤ（Liquid Crystal Display）用に供して極めて有用である。
近年、高輝度、高発光効率、長寿命を特徴とする高性能の発光ダイオード（以下、ＬＥＤ（Light Emitting Diode）と略記する）が実用化され、各種ディスプレイや交通信号機、液晶ディスプレイのバックライト、プリンタヘッド、照明などに利用され始めている。
光源モジュールの小型化、高密度化への傾向が見られる中、高輝度化による消費電力の増加とも相まって、ＬＥＤチップから発生する熱は増大する傾向にある。
通常、ＬＥＤに流す電流を増加すると、一定の電流値までは、比較的リニアに発光輝度が上昇するが、ＬＥＤの温度上昇に反比例して発光効率は低下する。又、温度上昇に伴い発光素子から放出される光のスペクトルがシフトするなど動作特性が不安定となる。場合によっては、熱応力により発光装置の部分的破壊が生じることもある。従って、ＬＥＤを安定に駆動させるためには、駆動時の温度上昇を抑制することが重要であり、ＬＥＤで発生した熱を効率よく放熱する構造が望まれる。半導体レーザダイオードの実装では、放熱特性やハンドリングの観点から、搭載基板に直接チップを搭載するのではなく、サブマウントを介在させるのが一般的となっている。サブマウントは、半導体発光素子から基板への放熱断面積を広げる役割があり、ＬＥＤから発せられた熱が効率よく搭載基板に伝達される。
ＬＥＤとサブマウントの接続には、Ａｕ電極同士を超音波や熱圧着によって接続する方法のほか、ＡｕＳｎ等のはんだを用い熱圧着やリフローによって接続する方法がある。超音波接続や熱圧着接続の場合には、素子一つ一つに対して、超音波や圧力の印加に時間を要し、スループット増加の妨げとなっている。又、はんだリフローの場合には、チップの一括搭載が可能であるが、200℃以上の高温状態での接続となる。
これに対し、Ａｇペーストを用いる場合には、ＬＥＤチップを搭載したモジュールを150℃程度の温度で一括加熱することが可能となる。
ＬＥＤの放熱の観点から考えると、従来からダイボンドに用いられているＡｇペーストでは、はんだ等の金属材料に比べ熱伝導率が一桁から二桁小さく、数W/mKであった。一般にＡｇペーストなどの導電性ペーストは、その母材に樹脂が配合されており、これらの樹脂の熱伝導性が金属より低いのが要因である。はんだ材料の鉛フリー化のため、はんだ代替材料の開発が進められ、導電性接着剤の一種であるAgペーストも性能が向上している。銀フィラーの充填率を90%程度まで高め、熱伝導率を30W/mK程度まで改善したＡｇペースト剤が製造されるようになり、ＬＥＤチップダイボンドへの適用の可能性が出てきた。Ａｇペーストの供給には、ディスペンスや印刷技術が利用される。パッケージの小型化、高密度化のため、ペースト供給量を制御し、ペースト剤の広がりすぎによる電極間ショートや、濡れ不足を防がなければならない。こうした問題に対し、いくつかのアイディアが提案されている。
特開平９−２２３８４６号公報（特許文献１）には、ＬＥＤを導電性材料によってフリップチップ接続する際、アノード、カソード両電極間がショートするのを防ぐため、サブマウント上面に、ウェットエッチングやドライエッチングによって凹状の溝を形成する方法が示される。又、特開２００２−２９９７４７号公報（特許文献２）の実施例には、次の事実が示される。即ち、サブマウントとマザーボードのＡｕ電極同士を超音波接続後、その隙間に熱伝導性ペーストを注入する際、ペーストが広がることが好ましくない領域がある場合には、基板上に予め凸部枠などの堤防を設け、その中にペーストを流し込む方法である。
特開２００５−１８３８９９には、発光素子の外側よりも内側に位置する導体層の上面に、半球状の凸部が複数設けられた例、或いは長方形の凸部が発光素子の外周に対して平行になるように設けられた例が提示されている（特許文献３）。
特開平９−２２３８４６号公報（図２） 特開２００２−２９９７４７号公報（段落＜００８３＞） 特開２００５−１８３８９９号公報（請求項１、段落＜００３６＞）
はんだ代替のダイボンド剤として、Ａｇペーストが検討されている。ところが、Ａｇペーストの塗布量が少ない場合には、ＬＥＤチップとサブマウント基板間に隙間が生じたり、チップが傾いたりする。又、膜厚が不均一となることで、放熱特性の低下が懸念される。一方、ダイボンド剤の塗布量が多すぎると、隣接するＬＥＤチップや配線パターンに接触する恐れがある。
ＬＥＤ実装の高密度化と高放熱性への要求を満足するため、均等な膜厚を保ちつつ、電極間ショートのないダイボンド方式の開発が求められる。
現状用いられるＬＥＤチップは、大きくとも１ｍｍ角程度である。この面積に対応したＡｇペースト量を印刷又はディスペンスにより供給する場合、円状あるいは楕円状に一点ないし数点載せることになる。この上に、チップボンダを用いてＬＥＤチップを搭載すると、Ａｇペーストは押しつぶされ、余分なＡｇペーストはチップの外周からはみ出す。ここで、チップの四隅にもＡｇペーストを十分に行き渡らせるには、Ａｇペーストの量を多くするか、チップをスクラブさせるなどの方法が必要となる。
本願発明においては、ＬＥＤチップを搭載するサブマウント側の構造を工夫することにより問題を解決する。
第１の方法としては、サブマウントの電極上に高さ数〜数十μｍの周囲がなめらかな曲線を有する凸状バンプ、例えば円柱状バンプを形成する。これらのバンプをＬＥＤ搭載位置のやや内側に直線状ではなく千鳥配置することで、Ａｇペーストが四辺からはみ出すのを抑えつつ、四隅方向へ移動し膜厚が均等となりより好ましい。又、周囲がなめらかな曲線を有する凸状のバンプを用いることで、バンプの裏側にもＡｇペーストが回り込みやすくなる。このバンプの代表的な例は、例えば円柱或いは楕円柱のバンプである。それに加えて、一定の高さのバンプをＬＥＤチップ下に配置することで、サブマウント上の電極とＬＥＤ裏面との隙間がバンプの高さによって決定される。Ａｇペーストの供給量を適正化することで、ボイドの発生も抑制し、膜厚の均一性と放熱性の向上を両立させることが出来る。
第２の方法は、サブマウント上にＬＥＤチップを取り囲むように高さ数十μｍの細長い枠状のバンプを配置する方法である。細長いバンプは、ＬＥＤチップを完全に取り囲むのではなく、ＬＥＤの四隅に近い位置には隙間を設ける。更に、四隅に近づくにつれ枠体の幅を狭くする。こうすることで、チップ搭載時に押し広げられたＡｇペーストは、バンプで堰き止められ、チップ四隅へ追いやられる。Ａｇペーストの広がり過ぎを防止しつつ、ＬＥＤチップの四隅までＡｇペーストを十分に行き渡らせることが可能となる。
次に、本願の係るバックライトに関する諸形態は次の通りである。バックライトの構成は大きくは二つの方法がある。尚、本発明に係る光学部材以外の基本構成はこれまでのもので十分であるので、その詳細説明は省略する。
第１の形態は、ＬＣＤパネルの側面から入射する形態である。即ち、バックライト用基板と、当該バックライト用基板上に配置された複数の光学部材と、前記複数の光学部材を覆って設けられた透光性部材と、前記透光性部材に光学的に接続され、光をＬＣＤパネルの側面に供給するための導光板とを備えたバックライトである。
第２の形態は、ＬＣＤパネルの背面から入射する形態である。即ち、バックライト用基板と、当該バックライト用基板上に配置された複数の光学部材と、前記複数の光学部材を覆って設けられた透光性部材と、前記透光性部材上に設けら、拡散光をＬＣＤパネルの背面に供給するための拡散体とを備えたバックライトである。そして、いずれの形態においても、光学部材としてこれまで説明して来たいずれかの光学部材を採用する。
本発明は、ＬＥＤ下面の導電性接着剤の厚さを均等に保ちつつ、導電性接着剤が広がり過ぎることによる配線間の電気的ショートを防止することが出来る。
本願発明の実施の諸形態を説明するに先立って、発明の諸形態について、公知の技術との比較を含めて説明を加える。
本発明の代表的な形態は、前述したように、基板側電極を有する基板と、当該基板上に導電性接着剤を用いて接合された半導体発光素子とを、少なくとも備え、前記基板上における前記半導体発光素子に対するダイボンド領域の周辺部に、滑らかな外周形状を有する複数の柱状バンプを有し、且つ前記ダイボンド領域の中央部には前記柱状バンプを有しない光学部材である。多くの場合、半導体発光素子は四辺形である。そして、この場合、前記複数の柱状バンプが、前記四辺形の各辺に対応して、千鳥配列に設けるのが好ましい。ところで、前記特開２００５−１８３８９９号公報（特許文献３）では、発光素子の外側よりも内側に位置する導体層の上面に、半球状の凸部が複数設けられた例が提示されている。これに対して、本願の例では、ダイボンド領域の周辺部に滑らかな外周形状を有する複数の柱状バンプを有し、且つ前記ダイボンド領域の中央部には前記柱状バンプを有しない形態を採用する。一方、上記特許文献３の例では、半球状の凸部が発光素子の領域に均一に配置されている。本例のごとくダイボンド領域の中央部に凸部が存在しない形態は、固化前の導電性接着剤が均一な膜厚で且つ四隅にも行き渡らせるに極めて好ましい。
本例の別な形態は、基板側電極を有する基板と、当該基板上に導電性接着剤を用いて接合された半導体発光素子とを、少なくとも備え、前記半導体発光素子の角部に対応する領域に間隙を有し、且つ当該角部に向かって幅が狭くなした枠状のバンプを有する光学部材である。多くの場合、前記半導体発光素子は四辺形であり、且つ当該四辺形の各辺に対応して、前記枠状のバンプが配置される。
ことろで、前記特開２００５−１８３８９９号公報（特許文献３）では、長方形の凸部が発光素子の外周に対して平行になるように設けられた例が提示されている。しかし、本発明の例では、半導体発光素子の角部に向かって幅が狭くなした枠状のバンプを用いるのである。即ち、固化前の導電性接着剤が、バンプに沿って四隅の方向に容易に移動し、余分な導電性接着剤がバンプの隙間から外部に押し出されるのである。
前述した代表的な形態を踏まえて、本願発明に係る光学部材は、次のように述べることが出来る。即ち、基板側電極を有する基板と、当該基板上に導電性接着剤を用いて接合された半導体発光素子とを、少なくとも備え、基板上における半導体発光素子に対するダイボンド領域の周辺部に、半導体発光素子の角部以外のダイボンド領域での導電性接着剤の広がりを抑制しつつ且つ前記半導体発光素子の角部での前記導電性接着剤の広がりを促す機能を有するバンプを有し、且つ前記ダイボンド領域の中央部には前記柱状バンプを有しない光学部材である。
次に、本発明に係るサブマウントの構造と製造方法について、具体的に説明する。
＜実施例１＞
図１は、本例の模式的な断面図である。円柱バンプ付のサブマウント基板１上にＬＥＤチップ５が、導電性接着剤７を用いてダイボンドされている。ＬＥＤチップの基板にはＡｌ２Ｏ３やＳｉＣやＳｉが用いられるが、本実施例では、コストと量産性の観点からＳｉ基板を使用する。サブマウント基板１にシリコン基板を用いた場合、この上面に絶縁層を予め形成する。基板１が絶縁性基板の場合は、この絶縁層を設ける必要はない。基板１上に、Ｃｕ製の配線２が形成され、この配線２上には円柱状のバンプ３が形成されている。そして、その上に、Ａｇペースト７を供給し、ＬＥＤチップ５を搭載する。ＬＥＤ素子の上下電極はＡｕワイヤによって外部回路と接続される。外部回路への一方の接続部には、Ｃｕ層１１が配置され、この上部に上部電極用導体（Ａｕ電極）１２が形成されている。ＬＥＤチップの上部電極部と前記上部電極用導体１２とはＡｕワイヤ６−１で結線されている。ＬＥＤチップの他方の電極は配線２の一方の端部に導体層４として形成され、この導体層４にＡｕワイヤ６−２によって外部に導出される。尚、図１では外部回路は省略されている。
図２はサブマウントの上面図である。Ｓｉ基板１上にＣｕ配線２があり、その上にＣｕ製の円柱状バンプ３を配置する。これらの円柱バンプをＬＥＤチップが搭載される位置に千鳥配列とすることで、余分なＡｇペーストは四隅からはみ出す。
図３はＬＥＤ素子５をダイボンドした上面図である。図１と同一符号は図１と同様の部材を表す。基板１上に配線２が形成され、ＬＥＤチップ５の周縁部に対応する箇所に円柱状のバンプ３が配置されている。更に、配線２の端部にＬＣＤの下部電極４が配置されている。図３において、符号７はＡｇペーストが良好に広げられた状態を示している。
図７は、本発明の係るバンプを用いない場合の、導電性接着剤の広がりの例を示す比較例の断面図である。図面での各部位は図１と同一の符号を用いた。導電性接着剤７が周囲に拡大し、例えば、発光素子５の上部電極を外部回路に接続するに用いる導体層（Ｃｕ層）１１に接触する事態も発生する。この場合、発光素子の両電極が接続される事態となる。又、発光素子（５）下部の導電性接着剤７の厚さが均一でなくなる恐れも大きい。
次に、円柱状バンプ付サブマウントの製造プロセスを、図１より図３を参酌しつつ、説明する。先ず、シリコン基板１表面に絶縁膜１３を形成する。この絶縁膜の製造方法は、酸素又は水蒸気雰囲気中で1000℃程度の高温に放置することで熱酸化膜を形成する方法や、有機樹脂を塗布する方法がある。次に、電気配線用のＣｕめっきを実施するために、給電膜を前記絶縁膜上に形成する。給電膜の製造方法には、蒸着法、スパッタ法、ＣＶＤ法、無電解めっき法などを用いることができる。本実施例における給電膜としては、スパッタ膜によるＣｕ/Ｃｒの二層膜を用いた。ここでのＣｒの機能は、絶縁膜とＣｕ配線膜間の密着性を確保することにある。Ｃｒに代えてＴｉやＷなどを用いることもある。
一方、Ｃｕのスパッタ膜厚は、後に実施する電解Ｃｕめっき時に、膜厚分布が生じない最小限の膜厚が好ましく、めっき前処理として行う酸洗などでの膜減り量も考慮したうえで膜厚を決定する。銅の膜厚を必要以上に厚くした場合、例えば、１μｍを超える膜厚の場合には、スパッタ時間が長くなり生産効率が低下する。それに加え、後に実施する給電膜のエッチング除去工程の長時間化が避けられず、その結果として再配線層のサイドエッチングが大きくなる。
次に通常のホトリソグラフィ技術を用いて、配線と逆パターンのめっき用レジストを形成する。電解銅めっきには硫酸・硫酸銅めっき液を用い、界面活性剤による洗浄、水洗、希硫酸による洗浄、水洗を行った後、配線用の電解銅めっき膜を形成する。
配線層のめっきに用いたレジストを剥離後、再びホトリソ技術により円柱状バンプパターンおよびワイヤボンディング電極パターンのめっきレジストを形成する。バンプの高さは放熱時の熱抵抗とめっき時間などを考慮し、本実施例では１０μｍ〜２０μｍの高さとする。上記配線用銅めっき工程と同様に、バンプおよび電極用の銅めっき、金めっきを行う。
めっきレジストを剥離の後、予め成膜したＣｕ/Ｃｒ給電膜をウェットエッチングにより除去する。Ｃｕのエッチングには、塩化鉄、アルカリ系エッチング液等の種類があるが、本実施例では硫酸/過硫酸アンモンを主成分とするエッチング液を用いる。実用的には１０秒以上のエッチング時間で制御することが望ましいが、長時間のエッチング、例えば５分間を超えてエッチングする場合には、サイドエッチングが大きくなるとともにタクトが長くなるという問題が生じる。そのため、エッチング液およびエッチング条件は、適宜実験により求めるのが良い。
引き続いて行う給電膜Ｃｒ部分のエッチングには、過マンガン酸カリウムとメタケイ酸を主成分とするエッチング液を用いる。還元処理のため、塩酸ヒロドキシルアミンに数分間浸す。
最後にバックグラインドおよびダイシングを行いサブマウント個片に分割する。ＬＥＤの搭載では、Ａｇペーストをディスペンサや印刷技術によって供給する。ダイボンド後のＡｇペーストの膜厚を均等にする。このため、一点ではなく複数点に塗布した上にチップを載せる方が好ましいが、本実施例のようなバンプを形成することによって、一点塗布の場合にも容易に均等な膜厚を得ることができる。
又、１ｍｍを越えるサイズのＬＥＤを搭載する場合には、Ａｇペースト中の溶剤に起因するボイドの発生を軽減するため、Ａｇペーストの加熱硬化時には急激に高温まで加熱することなく、１分間に10℃程度の上昇率で緩やかに昇温するのが望ましい。
＜実施例２＞
図４は、枠型バンプを用いた例を示す模式的な断面図である。ＬＥＤ素子５の搭載部周辺に、細長いバンプ８を形成したサブマウントに、ＬＥＤチップ５をダイボンドした例である。
実施例１と同様に表面に絶縁膜１３を有するＳｉ基板１上には、Ｃｕ製の配線２が形成され、ＬＥＤチップ５搭載部の周辺に枠状のバンプ８が形成される。この枠状のバンプ８の平面形状は図５を持って後述する。ＬＥＤチップ５とＣｕ配線２の間にはＡｇペースト７が充填される。ＬＥＤからはみ出したＡｇペーストは枠状のバンプ８に堰き止められ、ＬＥＤチップの側面に這い上がる。この時、Ａｇペーストの這い上がりが多過ぎ、ＬＥＤの発光層まで到達すると、点灯不良の原因となるので、Ａｇペーストの供給量にも注意が必要である。図４、図５において、同じ部位はこれまでの図と同一の符号を用いた。
図５は枠状バンプ付サブマウントの模式的な上面図である。Ｓｉ基板１上にＣｕ配線２を形成し、その周囲に枠状のバンプ８を形成する。ＬＥＤの四隅に対応する位置は開放状態とし、又、四隅に近づくにつれバンプの幅を狭くする。前述したように、本例においては、枠型バンプが、四隅に近づくにつれバンプの幅が狭くなる形状を用いることが肝要である。本構成を採用することで、初めてＡｇペーストの広がり過ぎを防止しつつ、ＬＥＤチップの四隅までＡｇペーストを十分に行き渡らせることが可能となる。図６は、図５の状態に、ＬＥＤ素子５を搭載した上面図である。Ａｇペースト７はバンプに沿って四隅の方向へ移動し、余分なＡｇペーストはバンプの隙間から外側へ押し出される。このようなサブマウントを実施例１と同様なプロセスで製造することが出来る。
＜実施例３＞
本発明に係るサブマウントは、例えば液晶ディスプレイ（ＬＣＤ）のバックライトなどに利用され、極めて有用である。この適用形態を説明する。図８、図９は、ＬＣＤディスプレイの二つの例を示す図である。図８は導光板を用いてＬＥＤ画面の側面から光を導入する方式を例示する平面図、図９はＬＥＤ画面の背面から光を照射する方式に関する側面図である。
図８に例示する側面入射の例を説明する。バックライト用基板２１上に、これまで説明してきた半導体発光素子が搭載されたサブマウント２２が、複数個配置されている。バックライト用基板がメタルベース基板２１を用いた場合、その上面に絶縁膜３３が形成される。これらのサブマウウント２２の詳細な構成は、これまでの実施例で述べてきた形態を用いて十分である。符号２６がＬＥＤチップである。この例は各ＬＥＤが直列に接続された例である。その接続は、前記バックライト用基板２１に絶縁層２７を、各ＬＥＤ間に形成する。この絶縁層２７の上部に配線層２が形成され、各ＬＥＤよりの外部引出し線が接続される。この配線層２上は保護絶縁膜２８が形成されている。その他ＬＥＤ部の細部の詳細説明は、これまでの実施例の構成と同様につき省略する。これらの各ＬＥＤ部には透光性の封止樹脂２３で覆われている。こうして準備されたバックライト用基板２１には、透明キャップ２４で覆われ、導光板２５に接続される。こうして、各ＬＥＤからの光は、導光板２５に導入され、ＬＣＤパネル３１のバックライトに供される。尚、こうした液晶ディスプレイの基本構成は、ＬＥＤ部の構成以外は、従来のものと同様である。
次に、図９の背面入射の例を説明する。ＬＥＤ用サブマウント２２は、バックライトの背面パネル３０に配置される。ＬＥＤ用サブマウント２２に係わる部位は、これまでの説明してきたものと基本的に同様である。同じ部位は同じ符号で示した。バックライトの上面は拡散板３２などで光が拡散される。こうした各種の拡散板が知られている。拡散板３２の表面には、これまでも用いられている、明るさの向上の為の更なるフィルムを用いても良いことはいうまでもない。バックライトの後面或いは側壁は高反射率になされている。ＬＣＤパネル３１は、拡散板３２を介してバックライトの前に配置される。尚、本例も、こうした液晶ディスプレイの基本構成は、ＬＥＤ部の構成以外は、従来のものと同様である。従って、その詳細の説明は省略する。
図１は、円柱バンプ付サブマウントへＬＥＤを搭載した断面図である。 図２は、円柱バンプ付サブマウントの平面図である。 図３は、円柱バンプ付サブマウントへＬＥＤ素子を搭載した平面図である。 図４は、枠状バンプ付サブマウントへＬＥＤ素子を搭載した断面図である。 烏ｚ５は、枠状バンプ付サブマウントの平面図である。 図６は、枠状バンプ付サブマウントへＬＥＤ素子を搭載した平面図である。 図７は、本発明を用いない場合、光学部材の断面図である。 図８は、バックライトの例の上面図である。 図９は、バックライトの別な例の断面図である。
符号の説明
１：基板、２：配線、３：バンプ、４：Ａｕ電極、５：ＬＥＤチップ（素子）、６、６−１、６−２：金ワイヤ、７：導電性接着剤、８：枠状バンプ、１１：導体層、１２Ａｕ層、１３：絶縁層、２１：バックライト用基板、２２：ＬＥＤ用サブマウント、２３：透光性封止樹脂、２４：透明キャップ、２５：導光板、２６：ＬＥＤチップ、２７：絶縁層、２８：保護絶縁層、３１：ＬＣＤパネル、３２：拡散体、３３：絶縁膜。

Claims (8)

  1. 基板側電極を有する基板と、当該基板上に導電性接着剤を用いて接合された半導体発光素子とを、少なくとも備え、
    前記基板上における前記半導体発光素子に対するダイボンド領域内の周辺部に、滑らかな外周形状を有する複数の柱状バンプを有し、且つ
    前記ダイボンド領域の中央部には前記柱状バンプを有しないことを特徴とする光学部材。
  2. 前記半導体発光素子が、四辺形であることを特徴とする請求項１に記載の光学部材。
  3. 前記半導体発光素子が、四辺形であり、
    前記複数の柱状バンプが、前記四辺形の各辺に対応して、千鳥配列に設けられたことを特徴とする請求項１に記載の光学部材。
  4. 基板側電極を有する基板と、当該基板上に導電性接着剤を用いて接合された半導体発光素子とを、少なくとも備え、
    前記半導体発光素子の角部に対応する領域に間隙を有し、且つ当該角部に向かって幅が狭くなした枠状のバンプを有することを特徴とする光学部材。
  5. 前記半導体発光素子が、四辺形であり、且つ当該四辺形の各辺に対応して、前記枠状のバンプが配置されたことを特徴とする請求項４に記載の光学部材。
  6. 基板側電極を有する基板と、当該基板上に導電性接着剤を用いて接合された半導体発光素子とを、少なくとも備え、
    前記基板上における前記半導体発光素子に対するダイボンド領域内の周辺部に、前記半導体発光素子の角部以外の前記ダイボンド領域での前記導電性接着剤の広がりを抑制しつつ且つ前記半導体発光素子の角部での前記導電性接着剤の広がりを促す機能を有するバンプを有し、 且つ
    前記ダイボンド領域の中央部には前記柱状バンプを有しないことを特徴とする光学部材。
  7. バックライト用基板と、当該バックライト用基板上に配置された複数の光学部材と、前記複数の光学部材を覆って設けられた透光性部材と、前記透光性部材に光学的に接続され、光をＬＣＤパネルの側面に供給するための導光板とを備え、
    前記光学部材が、請求項１から請求項６のいずれかに記載の光学部材であることを特徴とするバックライト。
  8. バックライト用基板と、当該バックライト用基板上に配置された複数の光学部材と、前記複数の光学部材を覆って設けられた透光性部材と、前記透光性部材上に設けられ、拡散光をＬＣＤパネルの背面に供給するための拡散体とを備え、
    前記光学部材が、請求項１から請求項６のいずれかに記載の光学部材であることを特徴とするバックライト。
JP2006010693A 2006-01-19 2006-01-19 光学部材およびバックライト Pending JP2007194383A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006010693A JP2007194383A (ja) 2006-01-19 2006-01-19 光学部材およびバックライト

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006010693A JP2007194383A (ja) 2006-01-19 2006-01-19 光学部材およびバックライト

Publications (1)

Publication Number Publication Date
JP2007194383A true JP2007194383A (ja) 2007-08-02

Family

ID=38449843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006010693A Pending JP2007194383A (ja) 2006-01-19 2006-01-19 光学部材およびバックライト

Country Status (1)

Country Link
JP (1) JP2007194383A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088190A (ja) * 2007-09-28 2009-04-23 Panasonic Corp 実装基板およびｌｅｄモジュール
EP2293324A1 (en) * 2008-06-25 2011-03-09 Panasonic Corporation Packaging structure and method for manufacturing packaging structure
JP2012108494A (ja) * 2010-10-25 2012-06-07 Semiconductor Energy Lab Co Ltd 表示装置
JP2014517542A (ja) * 2011-06-16 2014-07-17 オスラム ゲーエムベーハー 照明デバイスの製造方法および照明デバイス
EP2639823A3 (en) * 2012-03-14 2017-01-18 Honeywell International Inc. Controlled area solder bonding for dies
JP2020107874A (ja) * 2018-12-25 2020-07-09 日亜化学工業株式会社 光源装置の製造方法および光源装置
JP2021048218A (ja) * 2019-09-18 2021-03-25 日亜化学工業株式会社 発光モジュールの製造方法
FR3109466A1 (fr) * 2020-04-16 2021-10-22 Stmicroelectronics (Grenoble 2) Sas Dispositif de support d’une puce électronique et procédé de fabrication correspondant
US11677062B2 (en) 2018-12-25 2023-06-13 Nichia Corporation Method of manufacturing light source device having a bonding layer with bumps and a bonding member
US12046705B2 (en) 2018-12-25 2024-07-23 Nichia Corporation Method of manufacturing light source device having a bonding layer with bumps and a bonding member

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088190A (ja) * 2007-09-28 2009-04-23 Panasonic Corp 実装基板およびｌｅｄモジュール
EP2293324A1 (en) * 2008-06-25 2011-03-09 Panasonic Corporation Packaging structure and method for manufacturing packaging structure
EP2293324A4 (en) * 2008-06-25 2014-09-10 Panasonic Corp PACKAGING STRUCTURE AND METHOD FOR MANUFACTURING PACKAGING STRUCTURE
US9246073B2 (en) 2008-06-25 2016-01-26 Panasonic Intellectual Property Management Co., Ltd. Mounting structure, and method of manufacturing mounting structure
JP2016157134A (ja) * 2010-10-25 2016-09-01 株式会社半導体エネルギー研究所 表示装置
JP2012108494A (ja) * 2010-10-25 2012-06-07 Semiconductor Energy Lab Co Ltd 表示装置
JP2015038626A (ja) * 2010-10-25 2015-02-26 株式会社半導体エネルギー研究所 表示装置
US9488344B2 (en) 2011-06-16 2016-11-08 Osram Gmbh Method for producing a lighting device and lighting device
JP2014517542A (ja) * 2011-06-16 2014-07-17 オスラム ゲーエムベーハー 照明デバイスの製造方法および照明デバイス
EP2639823A3 (en) * 2012-03-14 2017-01-18 Honeywell International Inc. Controlled area solder bonding for dies
JP2020107874A (ja) * 2018-12-25 2020-07-09 日亜化学工業株式会社 光源装置の製造方法および光源装置
US11677062B2 (en) 2018-12-25 2023-06-13 Nichia Corporation Method of manufacturing light source device having a bonding layer with bumps and a bonding member
JP7366337B2 (ja) 2018-12-25 2023-10-23 日亜化学工業株式会社 光源装置の製造方法および光源装置
US12046705B2 (en) 2018-12-25 2024-07-23 Nichia Corporation Method of manufacturing light source device having a bonding layer with bumps and a bonding member
JP2021048218A (ja) * 2019-09-18 2021-03-25 日亜化学工業株式会社 発光モジュールの製造方法
JP7339518B2 (ja) 2019-09-18 2023-09-06 日亜化学工業株式会社 発光モジュールの製造方法
FR3109466A1 (fr) * 2020-04-16 2021-10-22 Stmicroelectronics (Grenoble 2) Sas Dispositif de support d’une puce électronique et procédé de fabrication correspondant
US11916353B2 (en) 2020-04-16 2024-02-27 Stmicroelectronics (Grenoble 2) Sas Electronic chip support device and corresponding manufacturing method

Similar Documents

Publication Publication Date Title
JP7277557B2 (ja) 発光装置
JP4686643B2 (ja) 半導体発光素子搭載用基板、バックライトシャーシ、表示装置、及び、テレビ受信装置
JP4044078B2 (ja) 高出力発光ダイオードパッケージ及び製造方法
JP2007194383A (ja) 光学部材およびバックライト
WO2008047933A1 (en) Package assembly for upper/lower electrode light-emitting diodes and light-emitting device manufacturing method using same
US20150280093A1 (en) Light emitting device, method for manufacturing same, and body having light emitting device mounted thereon
US9117689B2 (en) Light emitting device and manufacturing method thereof
US10937937B2 (en) Optical semiconductor element
JP2011101054A (ja) 半導体発光素子搭載用基板、バックライトシャーシ、表示装置、及び、テレビ受信装置
JP5134108B2 (ja) 半導体素子の放熱体の製造方法
JP4759357B2 (ja) Ｌｅｄ光源モジュール
US11791439B2 (en) Magnetic light-emitting structure
JP5656247B2 (ja) 半導体発光装置及び半導体発光装置の組み込み構造
US11398589B2 (en) Light emitting device package and light source device
KR101051690B1 (ko) 광 패키지 및 그 제조 방법
JP2023010799A (ja) 発光モジュール及び発光モジュールの製造方法
KR100531801B1 (ko) 발광 다이오드 조명장치 및 그 제조 방법
JP5880025B2 (ja) 発光装置
KR101129002B1 (ko) 광 패키지 및 그 제조 방법
US20080090334A1 (en) Method for Manufacturing Semiconductor Device
JP7185157B2 (ja) 発光モジュール及び発光モジュールの製造方法
KR101146659B1 (ko) 광 패키지 및 그 제조 방법
JP2012209389A (ja) 発光素子搭載用配線基板、発光装置、および発光素子搭載用配線基板の製造方法
JP2023000816A (ja) 発光装置、車両用灯具、および、発光装置の製造方法
JP2013120874A (ja) 発光装置