JP2007192826A - 自由落下検出器装置及び自由落下検出方法 - Google Patents

Abstract

【課題】従来の欠点を解決可能な自由落下検出器装置等を提供する
【解決手段】自由落下検出器装置は、慣性センサ（８）と、慣性センサ（８）に結合された検出回路（２１）と、読出信号を慣性センサ（８）へ供給する信号源（２０）とを有する。装置は、検出回路（２１）へ選択的に接続され、慣性センサ（８）へ供給される読出信号に応答して検出回路（２１）によって発生したフィードバック信号（Ｖ_ＦＢＸ）を蓄える蓄積素子（３０）と、蓄積素子（３０）へ結合され、検出回路（２１）が慣性センサ（８）へ供給されるフィードバック信号（Ｖ_ＦＢＸ）に応答して少なくとも１つの検出信号（Ｖ_ＸＯ）を発生させるように、慣性センサ（８）へフィードバック信号（Ｖ_ＦＢＸ）を供給するフィードバック回路（３２ａ、３２ｂ、２４、３６）とを更に有する。
【選択図】図４

Description

本発明は、自由落下検出器装置及び自由落下検出方法に関する。

知られるように、マイクロマシン又はＭＥＭＳ（Ｍｉｃｒｏ−Ｅｌｅｃｔｒｏ−Ｍｅｃｈａｎｉｃａｌ−Ｓｙｓｔｅｍｓ）慣性センサの使用は、例えば、携帯電話、ラップトップ及びパームトップ、カムコーダ、デジタルカメラ等の、幅広い持ち運び可能な電子装置において、様々な理由で、ますます一般的となりつつある。これらの装置では、特に、慣性センサは、しばしば有利に、自由落下検出器を作るために利用される。自由落下検出器は、壊れやすい部品を安全な状態に至らせることによって、衝撃から引き起こされるダメージの防止、又は少なくとも低減を可能にする。ますます著しい小型化のおかげで、例えば、先に挙げられた装置の多数は、極めて高い機械的精度を要求し、且つ非常にデリケートな部品を有するハードディスクを備える。ディスクの表面及び読出／書込ヘッドは、使用において、実際に接触し、落下によって引き起こされる衝撃の結果として深刻なダメージを負うことがある。多数の場合における自由落下検出器は、読出／書込ヘッドが、やがてディスクの表面から移動して、電子装置がその落下を終える前に安全な場所で停止することを可能にする。衝撃の際に、起こり得る深刻なダメージの可能性は相当に低減される。

明らかに、自由落下検出器の有効性は、落下状態を検出する際の精度及び速さに依存する。

これに関しては、自由落下検出器で用いられる形式の慣性センサは、それらが組み込まれた装置の加速度及び減速度のみならず、１又はそれ以上の検出軸に対する重力場の作用の強さも検出することができることが思い出されるべきである。装置が安定状態にある場合に、重力場の作用の強さは、明らかに、検出軸の方向が垂直（即ち、重力の加速度に平行）に近づけば近づくほどに、ますます大きくなる。代わりに、重力場の作用の強さは、検出軸が水平であるならば、実質的に零である。しかし、慣性センサを組み込む装置が自由落下状態にある場合には、検出される加速度は、検出軸の方向とは無関係に実質的に零である。

結果として、既知の自由落下検出器は、通常は、如何なる方向に向けられたとしても加速度を感知するように、３つの独立した軸を有するマイクロマシン慣性センサを使用し、自由落下を検出するために用いられる基準は、検出された加速度の値が、方向とは無関係な閾値よりも低いことである。

更に詳細には、第１の既知の形式の自由落下検出器において、３つの方向軸に従う加速度成分に対応する３つの加速度信号は、連続して数値信号に変換されて、演算処理ユニットへ供給される。ここで、数値信号は、二乗されて、足し合わされる。次に、演算処理ユニットは、自由落下検出器（ひいては、その自由落下検出器を組み込む装置）が課される全加速度値を表す合計の平方根を抽出し、零に近い閾値とその全加速度とを比較する。全加速度の絶対値が閾値よりも低いならば、自由落下状態が知らされる。このような形式の自由落下検出器は、全加速度の大きさの正確な値が決定されるので非常に正確であるが、多数の計算（二乗、合計、平方根の抽出、比較）が必要とされる限りにおいては遅い。更に、計算リソースは、加速度が連続的に監視されなければならないので、目に見えて不当に用いられる。結果として、処理ユニットが自由落下検出器を組み込む装置を共有する場合に、演算の不一致又は減速が生じうる。不一致及び減速を防ぐために、独立した演算処理ユニットを設けることが必要とされるが、これは、空間の著しい浪費を伴う。

自由落下検出器の第２の既知の形式では、この自由落下検出器は、また、３つの独立した軸を有する慣性マイクロマシンセンサに基づいており、検出軸の夫々に従う信号加速度は、数値信号に変換されて、零に近い閾値と直接的且つ別個に比較される。自由落下状態は、３つの検出軸に関する数値信号が、全て閾値よりも低い場合に検出される。

この場合に、計算速度は好ましいが（閾値との比較の３度の演算しか必要としない。）、正確さは犠牲にされる。実際に、全加速度の絶対値は計算されず、別個の比較は、全加速度が検出軸の一つに実質的に平行である場合にのみ信頼できる。そうでない場合に、閾値よりも明らかに大きい絶対値を有する全加速度（自由落下状態に反する表示）は、閾値自体よりもはるかに低い、検出軸に従う成分を有しうる。従って、自由落下検出器は、仮の自由落下状態を知らせることによって応答する（偽陽性）。極めて多数の偽陽性を防ぐために、極めて低い閾値が用いられ、しかし、そうすることによって、感度は下がる。如何なる場合にも、閾値は空間において異方性である。

本発明は、自由落下検出器装置及び自由落下検出方法を提供することを目的とする。当該自由落下検出器装置及び自由落下検出方法は、前出の従来の欠点が解決されることを可能にする。

本発明に従って、自由落下検出器装置及び自由落下検出方法は、夫々、請求項１及び１２で定められるように提供される。

本発明により、従来の欠点を解決可能な自由落下検出器装置及び自由落下検出方法を提供することが可能となる。

本発明のより良い理解のために、以下、その幾つかの実施例について、限定されない例の一例として添付の図面を参照して説明する。

図１は、持ち運び可能な電子装置、具体的にはパームトップ・コンピュータ１を表す。しかし、以降表される例は、本発明が、例えば、ラップトップ、携帯電話、デジタルカメラ及びカムコーダなどの、いずれかの形式の持ち運び可能な電子装置で使用可能であることから、パームトップ・コンピュータに限定されると考えられるべきではない。

パームトップ１は、制御ユニット２と、大容量記憶装置として用いられるハードディスクドライブ３と、作業メモリ装置４と、自由落下検出器５と、ディスプレイ７とを有し、ＨＤＤ３、作業メモリ装置４、検出器５及びディスプレイ７は、全て、制御ユニット２へ接続されている。

具体的には、自由落下検出器５は、自由落下信号ＦＦを発生させる。この信号は、パームトップ１が落下する場合に、（自由落下を表す）値へと（他の動作を表す）第１の値から切り替わる。自由落下信号ＦＦの切替に応答して、制御ユニット２は、コンピュータ１の壊れやすい素子の動作を即座に一時中断して、これらの素子を安全な状態にする。例えば、ハードディスクドライブ３の読出・書込動作は中断され、読出・書込ヘッド（図示せず。）は、それ自体既知の方法で、安全な位置で停止される。制御ユニット２は、例えば、高い優先レベルを伴う中断により、第１の値から第２の値への自由落下信号ＦＦの切替に可能な限り最短時間で応答するよう構成される。

図２を参照すると、自由落下検出器５は、慣性センサ８と、マルチプレクサ９と、慣性センサ８へ結合された読出インターフェース１０と、演算処理段１１とを有する。

慣性センサ８は、第１の検出軸Ｘと、第２の検出軸Ｙと、第３の検出軸Ｚとを有する差動容量性ＭＥＭＳ形式の線形加速度計である。第１、第２、及び第３の検出軸Ｘ、Ｙ、Ｚは、相互に直交し、独立している。

慣性センサ８は、固定部へ容量的に結合された弾性可動部を有するマイクロマシン構造体を有する。図２で、慣性センサ８は、第１のキャパシタの組８ａと、第２のキャパシタの組８ｂと、第３のキャパシタの組８ｃとによって概略的に表される。これらのキャパシタの組は、夫々、第１、第２、及び第３の検出軸Ｘ、Ｙ、Ｚに従って慣性センサ８に作用する力及び加速度に応答する可変な容量を有する。更に正確には、慣性センサ８は、第１、第２、及び第３の検出軸Ｘ、Ｙ、Ｚに従って固定部に対する可変部の変位を引き起こし、ひいては、対応するキャパシタの組８ａ、８ｂ、８ｃの容量変化を発生させるストレスに応答する。第１、第２及び第３のキャパシタの組８ａ、８ｂ、８ｃの容量変化は、更に、差動形式から成る。実際には、第１、第２及び第３のキャパシタの組８ａ、８ｂ、８ｃの容量は、負荷がない場合には、停止時に同じ容量Ｃ_Ｓを有し、慣性センサ８が第１、第２及び第３の検出軸Ｘ、Ｙ、Ｚに従って夫々読み込まれる場合には、等しい振幅及び逆符号の容量変化ΔＣ_Ｓを示す。更に、夫々のキャパシタの組８ａ、８ｂ、８ｃは、慣性センサ８の駆動端子８ｄへ共通接続された一つの端子を有する。

読出インターフェース１０によって供給される読出電圧Ｖ_ＲＤ及びフィードバック電圧Ｖ_ＦＢに応答して、慣性センサ８は、第１、第２及び第３のキャパシタの組８ａ、８ｂ、８ｃの容量変化ΔＣ_Ｓによって夫々決定される第１の未加工の加速信号Ｓ_Ｘと、第２の未加工の加速信号Ｓ_Ｙと、第３の未加工の加速信号Ｓ_Ｚとを供給する。ここで示される実施例では、第１、第２及び第３の未加工の加速信号Ｓ_Ｘ、Ｓ_Ｙ、Ｓ_Ｚは、電荷パケットの形である。これらは、マルチプレクサ９を介して連続して周期的に読出インターフェース１０の夫々の入力へ第１、第２及び第３のキャパシタの組８ａ、８ｂ、８ｃから独立に伝送される。

読出インターフェース１０は、第１、第２及び第３の未加工の加速信号Ｓ_Ｘ、Ｓ_Ｙ、Ｓ_Ｚを、夫々、第１の検出信号Ｓ_Ｘ０、第２の検出信号Ｓ_Ｙ０、及び第３の検出信号Ｓ_Ｚ０に変換する。以下で更に詳細に説明されるように、第１、第２、及び第３の検出信号Ｓ_Ｘ０、Ｓ_Ｙ０、Ｓ_Ｚ０は、第１、第２、及び第３の検出軸Ｘ、Ｙ、Ｚに従って、夫々、慣性センサ８によって検出された第１、第２及び第３の加速度成分の大きさの二乗に比例する。

演算処理段１１は、アナログ−デジタル変換器、即ち、Ａ／Ｄ変換器１３と、加算器レジスタ１５と、閾値レジスタ１６と、比較器１８とを有する。

Ａ／Ｄ変換器１３は、シグマ−デルタ形式の変換器であって、読出インターフェース１０から第１、第２、及び第３の検出信号Ｓ_Ｘ０、Ｓ_Ｙ０、Ｓ_Ｚ０を連続して受信し、それらを順番に第１、第２、及び第３の二次加速度値Ａ_Ｘ ^２、Ａ_Ｙ ^２、Ａ_Ｚ ^２に変換する（留意すべきは、Ａ／Ｄ変換器１３は、単にアナログ−デジタル変換、ひいては、デジタルワードへの変換を実行しているに過ぎず、一方、累乗することは必要とされない。実際には、第１、第２及び第３の検出信号Ｓ_Ｘ０、Ｓ_Ｙ０、Ｓ_Ｚ０は、本質的に、夫々の加速度成分の二乗に比例する。）。加算器レジスタ１５は、慣性センサ８に作用する全加速度Ａ_Ｔの大きさの二乗に相当する全加速度の二次の値Ａ_Ｔ ^２を計算するよう、第１、第２、及び第３の二次加速度値Ａ_Ｘ ^２、Ａ_Ｙ ^２、Ａ_Ｚ ^２を一時的に保存して、足し合わせる。

比較器１８は、総体的な二次値Ａ_Ｔ ^２と、閾値レジスタ１６に保存されていた閾値二次値Ａ_ＴＨ ^２とをその入力部で受け取って、自由落下信号ＦＦを発生させる。更に正確には、自由落下信号ＦＦは、総体的な二次値Ａ_Ｔ ^２が閾値二次値Ａ_ＴＨ ^２よりも大きい場合に第１の値（自由落下以外の動作）を有し、他の場合には第２の値（自由落下）を有する。

図３を参照すると、読出インターフェース１０は、信号源２０と、電荷−電圧変換器２１と、ホールド段２２と、バッファ段２４と、位相発生器回路２５とを有する。位相発生器回路２５は、複数のクロック信号Ｓ_１〜Ｓ_６を供給する。具体的には、図３で、マルチプレクサ９は、第１のキャパシタの組８ａへインターフェース１０を接続する。便宜上、第２及び第３のキャパシタの組８ｂ、８ｃは、図３に表されない。しかし、連続的な読出ステップで、第２及び第３のキャパシタの組８ｂ、８ｃは、連続して読出インターフェース１０へ接続され、第１のキャパシタの組８ａに関して図３で表されるものと同一の構成で配置される。

信号源２０は、慣性センサ８の駆動入力部８ｄへ接続され、所定の読出時点でステップ読出電圧Ｖ_ＲＤを供給するように第１のクロック信号Ｓ_１によって駆動される。

電荷−電圧変換器２１は、第１の入力と第１の出力２７ａの間に接続された積分キャパシタ２８ａと、第２の入力と第２の出力２７ｂとの間に接続された第２の積分キャパシタ２８ｂとを有する全差動スイッチキャパシタ電荷増幅器２７を有する。電荷増幅器２７の入力は、マルチプレクサ９を介して第１、第２、及び第３のキャパシタの組８ａ、８ｂ、８ｃへ周期的に接続される（図３の場合に、電荷増幅器２７の入力は、第１のキャパシタの組８ａの夫々の端子へ接続されている。）。電荷増幅器２７の第１及び第２の出力２７ａ、２７ｂは、夫々、第１の出力スイッチ２９ａ及び第２の出力スイッチ２９ｂの夫々を介して読出インターフェース１０の第１の出力端子１０ａ及び第２の出力端子１０ｂへ選択的に接続されうる。第１及び第２のスイッチ２９ａ、２９ｂは、第２のクロック信号Ｓ_２によって同時に駆動される。

ホールド段２２は、ホールドキャパシタ３０を有する。ホールドキャパシタ３０の第１の端子は、第１のホールドスイッチ３１ａを介して電荷増幅器２７の第１の出力２７ａへ、及び第１のフィードバックスイッチ３２ａを介してバッファ段２４へ選択的に接続されうる。ホールドキャパシタ３０の第２の端子は、第２のホールドスイッチ３１ｂを介して電荷増幅器２７の第の出力２７ｂへ、及び第２のフィードバックスイッチ３２ｂを介して接地ライン３３へ選択的に接続されうる。更に、ホールドスイッチ３１ａ、３１ｂは、第３のクロック信号Ｓ_３によって駆動され、フィードバックスイッチ３２ａ、３２ｂは、第４のクロック信号Ｓ_４によって駆動される。

接地ライン３３には接地電圧Ｖ_ＧＮＤが存在する。

ここで記載される実施例では、バッファ段２４は、第１のフィードバックスイッチ３２ａを介してホールドキャパシタ３０の第１の端子へ接続された入力と、第３のフィードバックスイッチ３６を介して慣性センサ８の駆動端子８ｄへ接続された出力とを有する電圧フォロア３５を有する。第３のフィードバックスイッチ３６は、第５のクロック信号Ｓ_５によって駆動される。

センサ８の読出は、検出軸Ｘ、Ｙ、Ｚの夫々に対して２回の反復を考える。以降、簡単のために、第１の検出軸Ｘの読出しか記載されない。これは、他の検出軸の読出が実質的に同一であることに因る。

最初に、リセットステップが既知の方法で実行される（図示せず。）。このステップでは、所定の電圧レベルが、電荷増幅器２７の入力及び出力２７ａ、２７ｂに印加される。更に、ホールドキャパシタ３０は、完全に放電されている。

次に（図３）、信号源２０は、第１のクロック信号Ｓ_１により与えられた命令で読出電圧Ｖ_ＲＤを供給する。読出電圧Ｖ_ＲＤは、所定の振幅のステップ電圧である。更に、ホールドスイッチ３１ａ、３１ｂは、閉じられた状態にあり、一方、フィードバックスイッチ３２ａ、３２ｂは、開いた状態にある。結果として、ホールドキャパシタ３０は、電荷増幅器２７の第１の出力２７ａと第２の出力２７ｂとの間に接続され、バッファ段２４とは切り離される。

読出電圧Ｖ_ＲＤに応答して、センサ８の第１のキャパシタの組８ａは、電荷増幅器２７へ（から）差動電荷Ｑ_ＡＸ、Ｑ_ＢＸを供給（吸収）する。電荷増幅器２７は、それらの差動電荷をフィードバック電圧Ｖ_ＦＢＸに変換する。知られるように、ステップ電圧によって駆動される差動容量性慣性センサへ結合される電荷増幅器は、電圧ステップの振幅及び慣性センサの容量変化の両方に比例する電圧を出力部で供給する。更に、容量変化は、センサの検出軸に従う加速度に、実質的に線形な方法で相互に関連付けられる。結果として、慣性センサ８の第１のキャパシタの組８ａに関連する容量変化をΔＣ_ＳＸで、及び第１の比例定数をＫ_１で示すと、フィードバック電圧Ｖ_ＦＢＸは、
Ｖ_ＦＢＸ＝Ｋ_１＊Ｖ_ＲＤ＊ΔＣ_ＳＸ （１）
によって与えられる。

更に、
ΔＣ_ＳＸ＝Ｋ_２＊Ａ_Ｘ （２）
である。なお、Ｋ_２は第２の比例定数であり、Ａ_Ｘは第１の検出軸Ｘに従う加速度成分である。

フィードバック電圧Ｖ_ＦＢＸは、ホールドキャパシタ３０に保存される。ホールドキャパシタ３０は、電荷増幅器２７の第１の出力２７ａと第２の出力２７ｂとの間に接続されている。このステップで、出力スイッチ２９ａ、２９ｂは、開いた状態にあり、従って、電荷増幅器２７は、演算処理段１１から切り離されている。

第２の反復は、最初のリセットステップ（図示せず。）を考える。このステップでは、慣性センサ８の駆動端子８ｄは、接地電圧Ｖ_ＧＮＤへ接続されて、信号２０から切り離されている。

次に、図４で、ホールドスイッチ３１ａ、３１ｂが開かれた後に、フィードバックスイッチ３２ａ、３２ｂ、３６は、慣性センサ８の駆動端子８ｄへホールドキャパシタ３０を接続するために閉じられる。更に、出力スイッチ２９ａ、２９ｂは、演算処理段１１へ、具体的には、Ａ／Ｄ変換器１３へ電荷増幅器２７の出力２７ａ、２７ｂを接続するように閉じられた状態である。

このようにして、ホールドキャパシタ３０に蓄えられるフィードバック電圧Ｖ_ＦＢＸは、慣性センサ８の駆動端子８ｄへ印加される。慣性センサ８は、実際には、振幅Ｖ_ＦＢＸのステップ電圧を受ける。実際には、その場合に、フィードバックスイッチ３２ａ、３２ｂ、３６及びバッファ段２４は、電荷増幅器２７がそれに応じて検出電圧Ｖ_ＸＯ発生させるように、慣性センサ８へフィードバック信号Ｖ_ＦＢＸを供給するフィードバック回路スイッチを形成する。

更に正確には、フィードバック電圧Ｖ_ＦＢＸに応答して、センサ８の第１のキャパシタの組８ａは、電荷増幅器２７へ（から）差動電荷Ｑ_ＡＸ’、Ｑ_ＢＸ’を供給（吸収）する。電荷増幅器２７は、差動電荷Ｑ_ＡＸ’、Ｑ_ＢＸ’を検出電圧Ｖ_ＸＯに変換する。また、この場合にも、電荷増幅器２７によって供給される検出電圧Ｖ_ＸＯは、駆動端子８ｄへ供給される電圧ステップの振幅（即ち、フィードバック電圧Ｖ_ＦＢＸ）と、第１のキャパシタの組８ａの容量変化ΔＣ_ＳＸとに比例する。結果として、式（１）に基づいて、
Ｖ_ＸＯ＝Ｋ_１＊ΔＣ_ＳＸ＝Ｋ_１ ^２＊Ｖ_ＲＤ＊ΔＣ_ＳＸ ^２ （３）
が得られる。

更に、第１のキャパシタの組８ａの容量変化ΔＣ_ＳＸは、第１の検出軸Ｘに従う加速度成分Ａ_Ｘに比例する。式（２）に基づいて、
Ｖ_ＸＯ＝Ｋ_１ ^２＊Ｖ_ＲＤ＊（Ｋ_２＊Ａ_Ｘ）^２＝Ｋ_３＊Ａ_Ｘ ^２ （４）
が得られる。なお、Ｋ_３は、第３の比例定数である。実際には、その場合に、第２の反復の終了時の検出電圧Ｖ_ＸＯは、第１の検出軸Ｘに従う加速度成分Ａ_Ｘの絶対値の二乗に比例する。

第１の検出信号Ｓ_ＸＯは、上述されたように発生する検出電圧Ｖ_ＸＯと一致する。同じように、連続した読出周期で、読出インターフェース１０は、第２及び第３の検出信号Ｓ_ＹＯ、Ｓ_ＺＯを決定する。これらの信号は、第２の検出軸Ｙに従う加速度成分Ａ_Ｙの絶対値及び第３の検出軸Ｚに従う加速度成分Ａ_Ｚの絶対値の二乗に夫々比例する検出電圧Ｖ_ＹＯ、Ｖ_ＺＯと一致する。

図５ａ〜５ｃは、信号源２０を更に詳細に示す。信号源２０は、ここで記載される実施例では、供給電圧Ｖ_ＤＤを供給する供給ライン３８と、第１の読出スイッチ４０ａ及び第２の読出スイッチ４０ｂとを有する。第１の読出スイッチ４０ａは、接地ライン３３へ、及び駆動端子８ｄへ接続されており、第６のクロック信号Ｓ_６によって駆動される。第２の読出スイッチ４０ｂは、供給ライン３８と慣性センサ８の駆動端子８ｄとの間に接続されており、第１のクロック信号Ｓ_１によって駆動される。実際には、第１の読出反復及び第２の読出反復のリセットを行うリセットステップの間に、第１の読出スイッチ４０ａは、接地ライン３３へ駆動端子８ｄを接続するために閉じられ、一方、第２の読出スイッチ４０ｂ及びフィードバックスイッチ３６は開かれている（図５ａ）。

第１の反復の間、リセットステップが終了すると、第１及び第２の読出スイッチ４０ａ、４０ｂは、供給ライン３８へ慣性センサ８の駆動端子８ｄを接続するよう切り替わる（図５ｂ）。このようにして、駆動端子８ｄでの電圧は、所定の振幅のステップパターンを有する（読出電圧Ｖ_ＲＤのステップの振幅はＶ_ＤＤに等しい。）。

第２の反復のリセットステップの終了時に、代わりに、第１の読出スイッチ４０ａ及びフィードバックスイッチ３６は切り替わり、一方、第２の読出スイッチ４０ｂは開かれたままである（図５ｃ）。従って、信号源２０は、駆動端子８ｄから切り離される。駆動端子８ｄは、ホールドキャパシタ３０（ここでは図示せず。）からフィードバック電圧Ｖ_ＦＢＸを受け取る。

記載される自由落下検出器及び検出方法は、それらが、限られたリソース使用にも関わらず、高速且つ正確な方法で全加速度Ａ_Ｔの大きさの厳密な二乗値の計算を可能にする点で、特に有利である。一乗ではなく二乗された大きさの値で比較することは、明らかに正確さを制限しない。他方で、慣性センサが容量変化と本質的に相関性を有する電圧によって駆動されるところの第２の読出反復を考えることは、煩わしい累乗演算を行うための如何なる必要性も伴わずに、検出軸Ｘ、Ｙ、Ｚに従う加速度成分Ａ_Ｘ、Ａ_Ｙ、Ａ_Ｚの即座に利用可能な絶対値の二乗を有することを可能にする。従って、自由落下状態の信号伝達は、正確さを犠牲にすることなく、同時に偽陽性の問題を防ぎながら、極めてタイムリーな方法で達成されうる。

図６は、本発明の第２の実施例を示す。図６において、既に表されたものと同じ部分については同じ参照番号によって示される。この場合に、自由落下検出器１００は、慣性センサ８と、読出インターフェース１０と、完全アナログ演算処理段１１１とを有する。更に詳細には、演算処理段１１１は、デマルチプレクサ１１２と、第１のメモリキャパシタ１１５ａと、第２のメモリキャパシタ１１５ｂと、第３のメモリキャパシタ１１５ｃと、比較器１２０と、基準閾値信号Ｓ_ＴＨＲを供給する基準ライン１２５とを有する。第１、第２、及び第３のメモリキャパシタ１１５ａ、１１５ｂ、１１５ｃは、第１、第２及び第３の検出信号Ｓ_ＸＯ、Ｓ_ＹＯ、Ｓ_ＺＯを夫々の受信するために、デマルチプレクサ１１２によって読出インターフェース１０の出力１０ａ、１０ｂへ選択的且つ連続的に接続されうる。第１、第２及び第３の検出信号Ｓ_ＸＯ、Ｓ_ＹＯ、Ｓ_ＺＯは、特に図２及び４を参照して先に表された例と同じく、第１、第２、及び第３の検出軸Ｘ、Ｙ、Ｚに夫々従って慣性センサ８によって検出される加速度成分の絶対値の二乗に比例する。更に、第１、第２、及び第３のメモリキャパシタ１１５ａ、１１５ｂ、１１５ｃは、同時に駆動されるように、比較スイッチ１２８によって接地ライン３３と比較端子１２７との間に直列に接続されうる。

比較器１２０は、比較端子１２７へ接続された非反転入力と、閾値信号Ｓ_ＴＨＲを受信するために基準ライン１２５へ接続された反転入力とを有する。更に、比較器１２０は、その出力で自由落下信号ＦＦを供給する。

第１、第２、及び第３の検出信号Ｓ_ＸＯ、Ｓ_ＹＯ、Ｓ_ＺＯが第１、第２、及び第３のメモリキャパシタ１１５ａ、１１５ｂ、１１５ｃに連続して保存されると、最初は開いている比較スイッチ１２８は閉じられる。その場合に、比較端子１２７には、第１、第２、及び第３の検出信号Ｓ_ＸＯ、Ｓ_ＹＯ、Ｓ_ＺＯの合計に等しい更なる信号Ｓ_Ｔが存在する。更なる信号Ｓ_Ｔは、更に、第１、第２、及び第３の検出信号Ｓ_ＸＯ、Ｓ_ＹＯ、Ｓ_ＺＯが、第１、第２、及び第３の検出軸Ｘ、Ｙ、Ｚに夫々従って慣性センサ８によって検出された加速度成分の絶対値の二乗に比例するので、自由落下検出器１００の検出された全加速度の大きさの二乗と相関性がある。

自由落下検出器１００は、検出軸に従う加速度成分に対応するアナログ電気信号を、それらを数値信号に変換することなく直接的に足し合わせる。従って、自由落下検出器１００の応答は、特に高速であり、更に、その構造は極めてコンパクトである。

図７及び８は、本発明の第３の実施例を示し、これらの図において、既に説明された部分は、先と同じく、同じ参照番号によって示される。

この場合に、自由落下検出器２００は、慣性センサ２０８と、マルチプレクサ２０９と、読出インターフェース２１０と、演算処理段１１とを有する。

慣性センサ２０８は、先と同じく、相互に直交し且つ独立した第１、第２、及び第３の検出軸Ｘ、Ｙ、Ｚを備える容量性ＭＥＭＳ形式の線形加速度計である。図７において、慣性センサ２０８は、第１、第２、及び第３の検出軸Ｘ、Ｙ、Ｚに夫々従って慣性センサ２０８に作用する力及び加速度に応答する可変容量を有する第１、第２、及び第３のキャパシタの組２０８ａ、２０８ｂ、２０８ｃによって概略的に表される。

この場合に、夫々のキャパシタの組２０８ａ、２０８ｂ、２０８ｃは、慣性センサ２０８の検出端子２０８ｄへ共通接続された端子と、マルチプレクサ２０９を介して読出インターフェース２１０の駆動出力２１０ａ、２１０ｂへ選択的且つ連続的に接続されうる２つの駆動端子とを有する。検出端子２０８ｄは、代わりに、読出インターフェース２１０の入力へ接続される。慣性センサ２０８は、差動駆動及びシングルエンド読出を有するよう構成される。

読出インターフェース２１０は、信号源２２０と、電荷−電圧変換器２２１と、ホールド段２２２と、バッファ段２２４と、駆動段２２６と、位相発生器回路２２５とを有する。

信号源２２０は、既知の形式の信号源であって、等しい振幅且つ逆符号の第１の差動駆動ステップ電圧Ｖ_ＲＤ１及び第２の差動駆動ステップ電圧Ｖ_ＲＤ２を供給するために構成される。差動駆動電圧Ｖ_ＲＤ１、Ｖ_ＲＤ２は、読出インターフェース１０の第１の駆動出力２１０ａ及び第２の駆動出力２１０ｂで供給される。これらの駆動出力へ、信号源２０は、駆動スイッチ２１５ａ、２１５ｂを介して選択的に接続される。更に、信号源２０は、駆動スイッチ２１５ａ、２１５ｂと同様に、第１のクロック信号Ｓ_１によって駆動される。

電荷−電圧変換器２２１は、スイッチキャパシタ電荷増幅器２２７を有する。電荷増幅器２２７は、慣性センサ２０８の検出端子２０８ｄへ接続された入力を有する。電荷−電圧変換器２２１の出力は、ホールド段２２２へ接続されており、第２のクロック信号Ｓ_２によって駆動される出力スイッチ２２９によって演算処理段１１へ選択的に接続されうる。

ホールド段２２２は、（第３のクロック信号Ｓ_３によって駆動される）ホールドスイッチ２３１及び（第４のクロック信号Ｓ_４によって駆動される）フィードバックスイッチ２３３の夫々によって電荷増幅器２７の出力へ及びバッファ段２２４へ選択的に接続されうるホールドキャパシタ２３０を有する。

駆動段２２６は、バッファ段２２４の出力へ接続された第１の入力２２６ａと、接地ライン３３へ接続された第２の入力２２６ｂと、読み出しインターフェース２１０の第１の出力２１０ａへ及び第２の出力２１０ｂへ夫々選択された第１の出力２２６ｃ及び第２の出力２２６ｄとを有する。駆動段２２６は、第１の入力２２６ａが第１の出力２１０ａへ接続され、第２の入力２２６ｂが第２の出力２１０ｂへ接続されるところの第１の構成（図７）と、第１の入力２２６ａが第２の出力２１０ｂへ接続され、第２の入力２２６ｂが第１の出力２１０ａへ接続されるところの第２の構成（図８）とを有する。更に、駆動段２２６は、第１の構成と第２の構成との間で切り替わるために、第７のクロック信号Ｓ_７によって駆動される。

慣性センサ２０８の読出は、夫々の検出軸Ｘ、Ｙ、Ｚに対して２回の反復を考える（図７及び８は、第１の検出軸Ｘの読出にのみ注意を向ける。）。

第１の反復で（図７）、読出インターフェース２１０は、第１の差動駆動電圧Ｖ_ＲＤ１及び第２の差動駆動電圧Ｖ_ＲＤ２を慣性センサ２０８へ供給する。これに応じて、電荷増幅器２２７は、フィードバック電圧Ｖ_ＦＢＸ’を発生させる。フィードバック電圧Ｖ_ＦＢＸ’は、ホールドキャパシタ２３０に蓄えられる。フィードバック電圧Ｖ_ＦＢＸ’は、第１の差動駆動ステップ電圧Ｖ_ＲＤ１及び第２の差動駆動ステップ電圧Ｖ_ＲＤ２の振幅と、慣性センサ２０８の第１のキャパシタの組２０８ａの容量変化ΔＣ_ＳＸとに比例する。

第２の反復で、ホールドキャパシタ２３０は、電荷増幅器２２７から切り離され、フィードバックスイッチ２３２及びバッファ段２２４を介して駆動段２２６の第１の入力２２６ａへ接続される。

駆動段２２６の第１の入力２２６ａでの電圧がフィードバック電圧Ｖ_ＦＢＸ’の値で安定した後、駆動段２２６は、第１の構成から第２の構成へと切り替わる。駆動段２２６の切替は、読出インターフェース２１０の出力２１０ａ、２１０ｂで、フィードバック電圧Ｖ_ＦＢＸ’に等しい振幅を有するが、符号が逆である第１の電圧ステップ及び第２の電圧ステップを引き起こす。実際には、その場合に、フィードバックスイッチ２３２、バッファ段２２４、及び駆動段２２６は、慣性センサ２０８へフィードバック信号Ｖ_ＦＢＸ’を供給するフィードバック回路スイッチを形成する。

式（１）〜（４）を参照して先に与えられた理由のために、電荷増幅器２２７は、それに応じて、慣性センサ２０８の第１のキャパシタの組２０８ａの容量変化ΔＣ_ＳＸの二乗、ひいては、第１の検出軸Ｘに従う加速度成分ＡＸの絶対値の二乗に比例する出力電圧Ｖ_ＸＯを発生させる。

最後に、変形及び変更は、添付の特許請求の範囲で定められる本発明の適用範囲を逸脱することなく、本明細書で説明された装置及び方法に対してなされ得ることは明白である。

自由落下検出器装置を組み込む携帯可能な電子装置の簡単なブロック図である。 本発明の第１の実施例に従う自由落下検出器装置のブロック図である。 第１の動作構成において、図２の自由落下検出器装置の一部の簡単な電気回路図である。 第２の動作構成において、図２の自由落下検出器装置の一部の簡単な電気回路図である。 ａ〜ｃは、夫々の動作構成において、図３及び４の詳細に関する電気回路図である。 本発明の第２の実施例に従う自由落下検出器装置の簡単な電気回路図である。 第１の動作構成において、本発明の第３の実施例に従う自由落下検出器装置の簡単な電気回路図である。 第２の動作構成において、本発明の第３の実施例に従う自由落下検出器装置の簡単な電気回路図である。

符号の説明

１ コンピュータ
２ 制御ユニット
３ ハードディスクドライブ
４ メモリ
５ 自由落下検出器
７ ディスプレイ
８，２０８ 慣性センサ
９，２０９ マルチプレクサ
１０ 読出インターフェース
１１ 演算処理段
１３ アナログ−デジタル変換器
１５ 加算器
１６ 閾値レジスタ
１８ 比較器
２０，２２０ 信号源
２１，２２１ 電荷−電圧変換器
２２，２２２ ホールド段
２４，２２４ バッファ段
２５，２２５ 位相発生器
２２６ 駆動段
２７，２２７ 電荷増幅器
１１２ デマルチプレクサ
ＦＦ 自由落下信号

Claims (18)

1. 慣性センサ（８；２０８）と、
   該慣性センサ（８；２０８）へ結合された検出回路（２１；２２１）と、
   前記慣性センサ（８；２０８）へ読出信号（Ｖ_ＲＤ；Ｖ_ＲＤ１；Ｖ_ＲＤ２）を供給する信号源（２０；２２０）とを有する自由落下検出器装置であって、
   前記検出回路（２１；２２１）へ選択的に接続され、前記慣性センサ（８；２０８）へ供給された前記読出信号（Ｖ_ＲＤ；Ｖ_ＲＤ１；Ｖ_ＲＤ２）に応答して前記検出回路（２１；２２１）によって発生したフィードバック信号（Ｖ_ＦＢＸ；Ｖ_ＦＢＸ’）を記憶する記憶素子（３０；２３０）と、
   前記検出回路（２１；２２１）が前記慣性センサ（８；２０８）へ供給された前記フィードバック信号（Ｖ_ＦＢＸ；Ｖ_ＦＢＸ’）に応答して少なくとも１つの検出信号（Ｖ_ＸＯ）を発生させるように、前記記憶素子（３０；２３０）へ結合され、前記慣性センサ（８；２０８）へ前記フィードバック信号（Ｖ_ＦＢＸ；Ｖ_ＦＢＸ’）を供給するフィードバック回路（３２ａ，３２ｂ，２４，３６；２３２，２２４，２２６）と、を有することを特徴とする装置。
2. 前記慣性センサ（８；２０８）は、第１、第２、及び第３の独立した検出軸（Ｘ，Ｙ，Ｚ）に従って夫々方向付けられた負荷に応答する第１、第２、及び第３の検出素子（８ａ，８ｂ，８ｃ；２０８ａ，２０８ｂ，２０８ｃ）を有し、
   前記検出回路（２１；２２１）は、第１、第２、及び第３の検出軸（Ｘ，Ｙ，Ｚ）に従って夫々方向付けられた負荷に夫々相互に関連付けられた第１、第２、及び第３の検出信号（Ｖ_ＸＯ，Ｖ_ＹＯ，Ｖ_ＺＯ，Ｓ_ＸＯ，Ｓ_ＹＯ，Ｓ_ＺＯ）を発生させるために、前記第１、第２、及び第３の検出素子（８ａ，８ｂ，８ｃ；２０８ａ，２０８ｂ，２０８ｃ）へ選択的に接続される、請求項１記載の装置。
3. 前記第１、第２、及び第３の検出信号（Ｓ_ＸＯ，Ｓ_ＹＯ，Ｓ_ＺＯ）を加算するための加算器回路（１５；１１５ａ，１１５ｂ，１１５ｃ，１２７，１２８）を有する、請求項２記載の装置。
4. 前記加算器回路（１５；１１５ａ，１１５ｂ，１１５ｃ，１２７，１２８）へ結合され、該加算器回路（１５；１１５ａ，１１５ｂ，１１５ｃ，１２７，１２８）によって発生した加算信号（Ａ_Ｔ ^２；Ｓ_Ｔ）を基準信号（Ａ_ＴＨ ^２；Ｓ_ＴＨＲ）と比較する比較器（１８；１２０）を有する、請求項３記載の装置。
5. 第１の動作構成にある前記検出回路（２１；２２１）及び第２の動作構成にある前記慣性センサ（８；２０８）へ前記記憶素子（３０；２３０）を接続するように制御される少なくとも１つの保持選択接続素子（３１ａ，３１ｂ；２３１）並びに少なくとも１つのフィードバック選択接続素子（３２ａ，３２ｂ；２３２）を有する、請求項１乃至４のうちいずれか一項記載の装置。
6. 前記記憶素子（３０；２３０）は少なくとも１つのキャパシタを有する、請求項１乃至５のうちいずれか一項記載の装置。
7. 前記検出回路（２１；２２１）は電荷−電圧変換器を有する、請求項１乃至６のうちいずれか一項記載の装置。
8. 前記電荷−電圧変換器（２１；２２１）は電荷積分器（２７；２２７）を有する、請求項７記載の装置。
9. 前記電荷積分器（２７；２２７）はスイッチキャパシタ形式で作られる、請求項８記載の装置。
10. 前記電荷積分器（２７）は全差動である、請求項８又は９記載の装置。
11. 前記読出信号（Ｖ_ＲＤ；Ｖ_ＲＤ１；Ｖ_ＲＤ２）はステップ電圧を有する、請求項１乃至１０のうちいずれか一項記載の装置。
12. 慣性センサ（８；２０８）へ読出信号（Ｖ_ＲＤ；Ｖ_ＲＤ１；Ｖ_ＲＤ２）を供給するステップを有する自由落下検出方法であって、
    前記読出信号（Ｖ_ＲＤ；Ｖ_ＲＤ１；Ｖ_ＲＤ２）に応答して前記慣性センサ（８；２０８）によって発生するフィードバック信号（Ｖ_ＦＢＸ；Ｖ_ＦＢＸ’）を記憶するステップと、
    前記慣性センサ（８；２０８）へ前記フィードバック信号（Ｖ_ＦＢＸ；Ｖ_ＦＢＸ’）を供給するステップと、
    前記フィードバック信号（Ｖ_ＦＢＸ；Ｖ_ＦＢＸ’）に応答して前記慣性センサ（８；２０８）によって少なくとも１つの検出信号（Ｖ_ＸＯ）を発生させるステップとを有する方法。
13. 第１、第２、及び第３の検出軸（Ｘ，Ｙ，Ｚ）に従って夫々方向付けられた負荷に夫々相互に関連付けられた第１、第２、及び第３の検出信号（Ｖ_ＸＯ，Ｖ_ＹＯ，Ｖ_ＺＯ，Ｓ_ＸＯ，Ｓ_ＹＯ，Ｓ_ＺＯ）を発生させるステップを有する、請求項１２記載の方法。
14. 前記第１、第２、及び第３の検出信号（Ｓ_ＸＯ，Ｓ_ＹＯ，Ｓ_ＺＯ）を加算するステップを有する、請求項１３記載の方法。
15. 前記第１、第２、及び第３の検出信号（Ｓ_ＸＯ，Ｓ_ＹＯ，Ｓ_ＺＯ）の合計（Ａ_Ｔ ^２；Ｓ_Ｔ）を基準値（Ａ_ＴＨ ^２；Ｓ_ＴＨＲ）と比較するステップを有する、請求項１４記載の方法。
16. 前記記憶ステップは、前記慣性センサ（８；２０８）の少なくとも１つの出力へ記憶素子（３０；２３０）を結合するステップを有する、請求項１２乃至１５のうちいずれか一項記載の方法。
17. 前記フィードバック信号（Ｖ_ＦＢＸ；Ｖ_ＦＢＸ’）を供給するステップは、前記慣性センサ（８；２０８）の少なくとも１つの駆動端子（８ｄ；２１０ａ，２１０ｂ）へ前記記憶素子を結合するステップを有する、請求項１６記載の方法。
18. 前記読出信号（Ｖ_ＲＤ；Ｖ_ＲＤ１；Ｖ_ＲＤ２）はステップ電圧を有する、請求項１２乃至１７のうちいずれか一項記載の方法。

Images