JP2007188953A - 多結晶シリコン層の製造方法 - Google Patents

多結晶シリコン層の製造方法 Download PDF

Info

Publication number
JP2007188953A
JP2007188953A JP2006003777A JP2006003777A JP2007188953A JP 2007188953 A JP2007188953 A JP 2007188953A JP 2006003777 A JP2006003777 A JP 2006003777A JP 2006003777 A JP2006003777 A JP 2006003777A JP 2007188953 A JP2007188953 A JP 2007188953A
Authority
JP
Japan
Prior art keywords
amorphous silicon
layer
silicon oxide
substrate
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006003777A
Other languages
English (en)
Inventor
Kensaku Yano
健作 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Matsushita Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co Ltd filed Critical Toshiba Matsushita Display Technology Co Ltd
Priority to JP2006003777A priority Critical patent/JP2007188953A/ja
Publication of JP2007188953A publication Critical patent/JP2007188953A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】移動度を大きくできる多結晶シリコン層の製造方法を提供する。
【解決手段】アモルファスシリコン層上にアモルファス酸化シリコン層が積層された被処理基板を形成する。アモルファス酸化シリコン層を真空雰囲気中で脱水素処理して水素分子を遊離させる。アモルファス酸化シリコン層の脱水素処理の際に表面が酸化されず自然酸化膜が形成されない。アモルファス酸化シリコン層をフッ酸洗浄して表面の自然酸化膜を除去する必要がない。表面に自然酸化膜が存在しない状態でアモルファス酸化シリコン層をエキシマレーザアニールできる。薄膜トランジスタの活性層として使用可能な移動度が大きなポリシリコン層となる。
【選択図】図1

Description

本発明は、レーザアニールを用いた多結晶シリコン層の製造方法に関する。
近年、アクティブマトリクス型の液晶表示装置では、大きなガラス基板上に半導体活性層を均一性良く比較的低温で形成できることから、この液晶表示装置にマトリクス状に設けられている表示画素のスイッチング素子として、非晶質シリコンを半導体活性層とした薄膜トランジスタ(TFT)が用いられている。また、これら表示画素のみならず、この液晶表示装置の周辺に設けられる駆動用回路素子にも、これら表示画素を設けたガラス基板上に形成した薄膜トランジスタが用いられている。
ところが、これら駆動用回路素子の薄膜トランジスタとしては、非晶質シリコンを半導体活性層とした薄膜トランジスタよりも電界効果移動度が大きい多結晶シリコンを半導体活性層とした薄膜トランジスタが用いられている。そして、この薄膜トランジスタの半導体活性層として用いられる多結晶シリコンは、ガラス基板上に積層された薄膜の非晶質シリコンに向けてXeClエキシマレーザビームなどのエネルギビームが照射されてエキシマレーザアニール(Excimer Laser Anneal:ELA)されて融解して再結晶化されて形成されている。
ここで、このエキシマレーザビームの照射は、薄膜トランジスタの動作の不安定要因となる雰囲気中からの不純物の混入を防止する目的から真空雰囲気あるいは窒素などの不活性ガス雰囲気中でされる。さらに、大気中のように酸素を含む雰囲気中でエネルギビームを照射して非晶質シリコンから多結晶シリコンを形成した場合には、この多結晶シリコンの表面に凹凸が形成され、この多結晶シリコンの表面荒れが大きくなる。そして、この多結晶シリコンの表面に形成された突状の部分では、電界集中が生じやすく、この多結晶シリコン上に積層されるゲート絶縁層の被覆率が低下して耐圧劣化を引き起こすなどの問題が生じ得ることから、薄膜トランジスタの信頼性および歩留まりに関わってしまう。
そして、この多結晶シリコンの表面荒れを防止する目的から、真空雰囲気あるいは窒素などの不活性ガス雰囲気中でエキシマレーザビームを照射させている。すなわち、このエキシマレーザビームを真空雰囲気あるいは窒素などの不活性ガス雰囲気中で照射させると、多結晶シリコン中への不純物の混入が防止され、多結晶シリコンの表面を平滑にできる。ところが、これら真空雰囲気あるいは窒素などの不活性ガス雰囲気中でエキシマレーザビームを照射させる場合には、大気中でエキシマレーザビームを照射させる場合に比べ、高いエネルギ密度のエキシマレーザビームを照射しなければ、多結晶シリコン中の結晶粒径が成長しない。そして、この多結晶シリコン中の結晶粒径が小さいままでは移動度の大きな高性能な薄膜トランジスタを形成することが容易ではない。
そこで、この種の多結晶シリコンのアニール方法としては、ガラス基板上に積層させる被処理膜を2層構造とし、このガラス基板上に積層させた非晶質シリコン上に、酸素を含むように亜酸化窒素とシランガスとの混合ガスから形成した非晶質酸化シリコンを積層させている。さらに、この非晶質酸化シリコンを脱水素処理して、この非晶質酸化シリコン中の水素分子を遊離させてから、この非晶質酸化シリコンに向けて真空雰囲気あるいは窒素などの不活性ガス雰囲気中でエキシマレーザビームを照射してレーザアニールして多結晶シリコンにする構成が知られている(例えば、特許文献1参照。)。
特開2003−17505号公報
しかしながら、上述した多結晶シリコンのアニール方法では、非晶質酸化シリコンを脱水素処理して、この非晶質酸化シリコン中の水素分子を遊離させる際に、この非晶質酸化シリコンの表面に自然酸化膜が形成されてしまう。このため、この自然酸化膜が表面に形成された状態で非晶質酸化シリコンにエキシマレーザビームを照射してレーザアニールした場合には、この非晶質酸化シリコンのレーザアニールによって形成される多結晶シリコン中の結晶粒径が成長せず、移動度が多い多結晶シリコンにすることが容易でないという問題を有している。
本発明は、このような点に鑑みなされたもので、移動度を大きくできる多結晶シリコン層の製造方法を提供することを目的とする。
本発明は、絶縁基板上に非晶質シリコン層を形成し、前記絶縁基板上に形成した前記非晶質シリコン層上に非晶質酸化シリコン層を形成し、前記絶縁基板上の前記非晶質シリコン層上に形成した前記非晶質酸化シリコン層中の水素分子を真空雰囲気で遊離させ、この水素分子が遊離された非晶質酸化シリコン層および前記非晶質シリコン層のそれぞれをレーザアニールして結晶化させて多結晶シリコン層にするものである。
そして、絶縁基板上に非晶質シリコン層を形成してから、この非晶質シリコン層上に非晶質酸化シリコン層を形成する。次いで、真空雰囲気で非晶質酸化シリコン層中の水素分子を遊離させてから、これら非晶質酸化シリコン層および非晶質シリコン層のそれぞれをレーザアニールして結晶化させて多結晶シリコン層にする。
また、絶縁基板上に非晶質シリコン層を形成し、前記絶縁基板上に形成した前記非晶質シリコン層中の水素分子を遊離させ、この水素分子が遊離された前記非晶質シリコン層の表面に形成されている酸化膜を除去し、表面の酸化膜が除去された前記非晶質シリコン層上に非晶質酸化シリコン層を形成し、前記絶縁基板上の前記非晶質シリコン層および前記非晶質酸化シリコン層のそれぞれをレーザアニールして結晶化させて多結晶シリコン層にするものである。
そして、絶縁基板上に非晶質シリコン層を形成してから、この非晶質シリコン層中の水素分子を遊離させる。次いで、この非晶質シリコン層の表面に形成されている酸化膜を除去してから、この非晶質シリコン層上に非晶質酸化シリコン層を形成する。この後、これら非晶質酸化シリコン層および非晶質シリコン層のそれぞれをレーザアニールして結晶化させて多結晶シリコン層にする。
本発明によれば、絶縁基板上の非晶質シリコン層上に形成された非晶質酸化シリコン層中の水素分子を真空雰囲気で遊離させることにより、この非晶質酸化シリコン層の表面に酸化層を形成することなく、この非晶質シリコン膜中の水素分子を遊離できる。また、絶縁基板上に形成した非晶質シリコン層の表面に形成される酸化膜を除去してから、この非晶質シリコン層上に非晶質酸化シリコン層を形成するので、この非晶質シリコン層の表面に酸化層が形成されていない状態で、この非晶質シリコン層上に非晶質酸化シリコン層を形成できる。したがって、これら非晶質シリコン層および非晶質酸化シリコン層それぞれの表面に酸化層が形成されていない状態で、これら非晶質酸化シリコン層および非晶質シリコン層のそれぞれをレーザアニールして結晶化させて多結晶シリコン層にできるので、移動度の大きな多結晶シリコン層を容易に形成できる。
以下、本発明の多結晶シリコン層を備えた液晶表示装置の第1の実施の形態の構成を図1ないし図6を参照して説明する。
図6において、1は液晶表示装置としての液晶パネルである。この液晶パネル1は、液晶ディスプレイ(LCD)であって、矩形平板状のアレイ基板2を備えている。このアレイ基板2は、略透明な透光性を有する透光性基板としての絶縁基板であるガラス基板3を有している。このガラス基板3の表面上には、このガラス基板3の幅方向に沿って等間隔に平行に離間された図示しない複数の走査線と、このガラス基板3の縦方向に沿って等間隔に平行に離間された複数の信号線とが直交して配線されて格子状に設けられている。
さらに、これら走査線および信号線にて仕切られて囲まれた各領域のそれぞれに画素4が設けられている。これら画素4は、ガラス基板3上の図示しない画像表示領域にマトリクス状に形成されている。さらに、これら画素4のそれぞれには、スイッチング素子としての薄膜トランジスタ(TFT)5と、画素電極6と、蓄積容量としての画素補助容量である図示しない補助容量とのそれぞれが設けられている。ここで、これら各画素電極6は、同一画素4内の薄膜トランジスタ5に電気的に接続されてこの薄膜トランジスタ5にて制御される。
また、ガラス基板3の表面全面には、アンダーコート層7が成膜されている。このアンダーコート層7は、ガラス基板3上に積層されて成膜された第1のコート層である窒化シリコン層8と、この窒化シリコン層8上に積層された第2のコート層としての酸化シリコン層9とを備えている。具体的に、窒化シリコン膜8は、窒化シリコン(SiN)にて構成されており、酸化シリコン膜9は、酸化シリコン(SiO)にて構成されている。
さらに、アンダーコート層7の酸化シリコン膜9上には、多結晶シリコン層としてのポリシリコン(p−Si)層10にて構成された半導体層である島状の活性層11が設けられている。この活性層11は、例えば48nmほどの厚さ寸法を有している。そして、この活性層11の幅方向の中央部にチャネル領域12が設けられ、このチャネル領域12を挟んだ両側にソース領域13およびドレイン領域14が設けられている。さらに、この活性層11を含むアンダーコート層7上にゲート絶縁膜15が成膜され、この活性層11のチャネル領域12に対向するゲート絶縁膜15上にゲート電極16が積層されている。このゲート電極16は、走査線に一体的に接続されている。そして、このゲート電極16、ゲート絶縁膜15および活性層11によって薄膜トランジスタ5が構成されている。
また、ゲート絶縁膜15上には、保護層としての層間絶縁膜17が積層され、この層間絶縁膜17にてゲート絶縁膜15上のゲート電極16が覆われている。この層間絶縁膜17およびゲート絶縁膜15には、これら層間絶縁膜17およびゲート絶縁膜15を貫通し、活性層11のソース領域13およびドレイン領域14に連通した第1のコンタクトホール18,19が設けられている。そして、活性層11のソース領域13に貫通した第1のコンタクトホール18を覆う層間絶縁膜17上にソース電極21が積層され、このソース電極21が活性層11のソース領域13に電気的に接続されている。さらに、この活性層11のドレイン領域14に貫通した第1のコンタクトホール19を覆う層間絶縁膜17上にドレイン電極22が積層され、このドレイン電極22が活性層11のドレイン領域14に電気的に接続されている。
また、これら層間絶縁膜17上に保護層としてのパッシベーション膜23が積層され、このパッシベーション膜23にて層間絶縁膜17上のソース電極21およびドレイン電極22のそれぞれが覆われている。そして、このパッシベーション膜23には、このパッシベーション膜23を貫通してドレイン電極22に連通した第2のコンタクトホール24が設けられている。そして、この第2のコンタクトホール24を覆うパッシベーション膜23上に画素電極6が積層され、この画素電極6が第2のコンタクトホール24を介してドレイン電極22に電気的に接続されている。さらに、パッシベーション膜23上に、配向処理されたポリイミドにて構成された配向膜25が積層され、この配向膜25にてパッシベーション膜23上の画素電極6が覆われている。
さらに、この配向膜25に対向して対向基板31が配設されている。この対向基板31は、略透明な透光性を有する絶縁基板としてのガラス基板32を備えている。このガラス基板32の配向膜25に対向した側の全面に着色層としてのカラーフィルタ層33が積層され、このカラーフィルタ層33上にコモン電極である共通電極としての対向電極34が積層されている。さらに、この対向電極34上には、配向処理されたポリイミドにて構成された配向膜35が積層されている。そして、これらアレイ基板2の配向膜25と対向基板31の配向膜35との間の間隙である液晶封止領域36に、液晶組成物37が注入されて光変調層としての液晶層38が設けられて液晶パネル1が構成される。
次に、上記第1の実施の形態のポリシリコン層10を備えた液晶パネル1を製造する製造装置について説明する。
図1において、41は成膜装置としてのCVD(Chemical Vapor Deposition:化学蒸着)装置である。そして、このCVD装置41は、いわゆる枚葉式であるとともにマルチチャンバ型であって、平面視六角形状で中空な本体部としての搬送室42を備えている。そして、この搬送室42の一側面には、この搬送室42内にガラス基板3を搬出または搬入させる平面視正方形状で中空な搬出入室43が設けられている。さらに、この搬出入室43が設けられている一側面に隣接した搬送室42の一側面には、この搬送室42から搬送されたガラス基板3を成膜温度保持用の平面視矩形状で中空な成膜加熱室44が設けられている。この成膜加熱室44は、例えば350℃の温度に内部が保持されており、この成膜加熱室44へと搬送されるガラス基板3の基板温度を、例えば350℃の成膜温度まで加熱させる。
さらに、この成膜加熱室44に隣接した搬送室42の一側面には、成膜加熱室44にて成膜温度まで加熱されたガラス基板3が搬送される平面視矩形状で中空な成膜室45が設けられている。この成膜室45は、搬出入室43が設けられている側とは反対側に位置する搬送室42の一側面に設けられている。そして、この成膜室45は、搬送されたガラス基板3上に窒化シリコン層8および酸化シリコン層9を積層させてアンダーコート層7を形成させる。さらに、この成膜室45は、アンダーコート層7上に、非晶質半導体層としての非晶質シリコン層であるアモルファスシリコン層(a−Si)27を、例えば45nmの厚さほど積層させる。次いで、この成膜室45は、アモルファスシリコン層27上に、亜酸化窒素ガス(NO)とシランガス(SiH)とのガス流量比を1.5とした条件で、非晶質酸化半導体層としての非晶質酸化シリコン層であるアモルファス酸化シリコン層28を、例えば3nmの厚さほどアモルファスシリコン層27に連続して積層させて被処理基板29とする。
また、搬送室42の成膜室45に対向した一側面には、平面視矩形状で中空な加熱室としての水素処理室である脱水素加熱用の脱水素室46が設けられている。この脱水素室46は、例えば500℃の温度に内部が保持されている。そして、この脱水素室46には、成膜室45にてアモルファス酸化シリコン層28まで積層された被処理基板29が搬送室42を介して搬送される。さらに、この脱水素室46は、例えば1×10−3Pa以下の真空度の真空雰囲気に内部が保持されており、この真空雰囲気下に被処理基板29を、例えば約5分間ほど設置させて、この被処理基板29のアモルファス酸化シリコン層28を脱水素処理して、このアモルファス酸化シリコン層28中の水素分子を遊離させる。このとき、この脱水素室46でのアモルファス酸化シリコン層28の脱水素処理では、このアモルファス酸化シリコン層28の表面に自然酸化膜Aが成長しない。
さらに、搬送室42の成膜加熱室44に対向した一側面には、脱水素室46にて脱水素処理された被処理基板29が搬送される平面視矩形状で中空な冷却室47が設けられている。この冷却室47内には、例えば100Paの圧力でアルゴンガス(Ar)が充填されており、この冷却室47内へと搬送された被処理基板29を所定温度まで冷却させる。
一方、図4において、51はエキシマレーザアニール装置としてのELA(Excimer Laser Anneal)装置で、このELA装置51は、レーザアニール法にてアモルファスシリコン層27およびアモルファス酸化シリコン層28を結晶化させてポリシリコン層10にするものであって、内部が中空な処理チャンバであるELAチャンバ52を備えている。このELAチャンバ52内は、不活性ガスである窒素が充填されて窒素雰囲気に保持されている。また、このELAチャンバ52内には、CVD装置41にてアンダーコート層7、アモルファスシリコン層27およびアモルファス酸化シリコン層28のそれぞれが積層され、このアモルファス酸化シリコン層28の表面が水洗いされた後の被処理基板29が搬入される。
また、このELAチャンバ52内の上側には、このELAチャンバ52内に設置される被処理基板29のアモルファス酸化シリコン層28の表面に向けてXeClエキシマレーザビームEを照射させるレーザ照射手段としてのレーザ照射部53が設置されている。したがって、このELAチャンバ52内のレーザ照射部53の下方に、このレーザ照射部53にアモルファス酸化シリコン層28の表面を対向させた状態で被処理基板29が搬入されて設置される。
したがって、このELA装置51は、被処理基板29のアモルファス酸化シリコン層28の表面に自然酸化膜Aが存在しない状態で、このELA装置51のELAチャンバ52内へと搬送された被処理基板29のアモルファス酸化シリコン層28の表面に向けて、このELAチャンバ52内のレーザ照射部53からエキシマレーザビームEを照射させて、このエキシマレーザビームEの照射にてアモルファスシリコン層27およびアモルファス酸化シリコン層28のそれぞれをエキシマレーザアニールして再結晶化させてポリシリコン層10にする。
次に、上記第1の実施の形態の多結晶シリコン層の製造方法について説明する。
まず、第1の工程として、図1に示すCVD装置41の搬出入室43からガラス基板3を搬入して、このガラス基板3をCVD装置41の搬送室42を介して成膜加熱室44へと搬送させる。このとき、この成膜加熱室44内へと搬送されたガラス基板3は、この成膜加熱室44内にて、例えば350℃の成膜温度まで加熱される。
次いで、この成膜加熱室44内からガラス基板3が搬送室42を介して成膜室45へと搬送される。そして、この成膜室45内にて、図2に示すように、ガラス基板3上に窒化シリコン膜8が積層されてから、この窒化シリコン膜8上に酸化シリコン膜9が積層されてアンダーコート層7が形成される。
さらに、この成膜室45内にて、アンダーコート層7上に、例えば45nmほどの厚さのアモルファスシリコン層27が形成されてから、このアモルファスシリコン層27の形成に連続して、このアモルファスシリコン層27上に、亜酸化窒素ガスとシランガスとのガス流量比を1.5とした条件で、例えば3nmほどの厚さのアモルファス酸化シリコン層28が積層されて被処理基板29とされる。
この後、この成膜室45から被処理基板29が搬送室42を介して脱水素室46へと搬送される。そして、この脱水素室46内にて、例えば1×10−3Pa以下の真空度の真空雰囲気下に約5分間ほど被処理基板29が設置されて、この被処理基板29のアモルファス酸化シリコン層28が脱水素処理され、このアモルファス酸化シリコン層28中の水素分子が遊離される。このとき、この脱水素室46でのアモルファス酸化シリコン層28の脱水素処理では、このアモルファス酸化シリコン層28の表面が酸化されずに自然酸化膜Aが成長しない。
さらに、この成膜室45から被処理基板29が搬送室42を介して冷却室47へと搬送される。そして、この冷却室47内にて、例えば100Paの圧力のアルゴンガスにて被処理基板29が所定温度まで冷却される。ここで、この冷却室47内での被処理基板29の冷却のときも、この被処理基板29のアモルファス酸化シリコン層28の表面が酸化されないので、このアモルファス酸化シリコン層28の表面に自然酸化膜Aが成長しない。
この後、第2の工程として、この冷却室47から被処理基板29が搬送室42を介して搬出入室43へと搬送されてCVD装置41から取り出された後、図3に示すように、この被処理基板29を水平に左回転Lさせながら、この被処理基板29のアモルファス酸化シリコン層28の表面に向けて吹付ノズル48から純水Wを吹き付けて、このアモルファス酸化シリコン層28の表面を前洗浄として水洗される。
さらに、第3の工程として、図4に示すように、この被処理基板29がELA装置51のELAチャンバ52内へと搬送されて、このELAチャンバ52内の所定位置に設置される。
この状態で、このELAチャンバ52内の被処理基板29のアモルファス酸化シリコン層28の表面に向けて、ELA装置51のレーザ照射部53からエキシマレーザビームEが照射させて、図5に示すように、このエキシマレーザビームEの照射にて被処理基板29上のアモルファスシリコン層27およびアモルファス酸化シリコン層28のそれぞれがエキシマレーザアニールにて再結晶化されてポリシリコン層10にされる。
ここで、このポリシリコン層10の特性を調べたところ、このポリシリコン層10の表面には、目視にて視認できる程度のむらが存在しなかった。すなわち、前洗浄としてフッ酸水溶液Fにて被処理基板29を洗浄せずに、この被処理基板29を水洗したことによって、この被処理基板29のアモルファス酸化シリコン層28の膜厚損傷が生じなかったことによる。また、このポリシリコン層10の表面には、例えば5nm以上7nm以下の比較的低い高さの突起が形成されているにすぎなかった。さらに、このポリシリコン層10の粒径としては、例えば0.5μm以上1.0μm以下の比較的大きな大粒径に成長していた。
ここで、図15ないし図21に示す一比較例として、図15に示すように、ガラス基板3上にアンダーコート層7と、例えば45nmの厚さのアモルファスシリコン層27と、例えば5nmの厚さのアモルファス酸化シリコン層28とが順次積層された被処理基板29を、図示しない加熱装置であるオーブンとしての脱水素装置内に入れて、この被処理基板29を窒素雰囲気の大気中で500℃の温度で1時間ほど加熱して、この被処理基板29のアモルファス酸化シリコン層28中の水素分子を脱離させる脱水素工程をする。
このとき、この脱水素工程では、被処理基板29を脱水素処理する際の温度が比較的高く、この被処理基板29を脱水素処理する際の雰囲気が大気中であることから、図16に示すように、この被処理基板29のアモルファス酸化シリコン層28の表面が酸化し、このアモルファス酸化シリコン層28の表面に自然酸化膜Aが形成されてしまう。そして、この自然酸化膜Aが表面に存在する状態で、このアモルファス酸化シリコン層28の表面にエキシマレーザビームEを照射してエキシマレーザアニールした場合には、粒径が0.1μm以下の密集した結晶状態のポリシリコン層10となる。
したがって、このポリシリコン層10を活性層11とした薄膜トランジスタ5の場合には、この薄膜トランジスタ5の移動度が小さくなりすぎるので、このポリシリコン層10を薄膜トランジスタ5の活性層11として使用できない状態となってしまう。すなわち、薄膜トランジスタ5として必要な移動度を有するようにするためには、この薄膜トランジスタ5の活性層11となるポリシリコン層10の粒径として0.3μm以上の粒径が必要である。
このため、図17に示すように、被処理基板29のアモルファス酸化シリコン層28の表面をフッ酸水溶液Fで洗浄して、このアモルファス酸化シリコン層28の表面に存在する自然酸化膜Aを除去してから、図18に示すように、このアモルファス酸化シリコン層28をエキシマレーザアニールする必要がある。そして、この被処理基板29のフッ酸水溶液Fによる洗浄としては、この被処理基板29を水平に左回転させながら、この被処理基板29の表面の中心に1質量%濃度のフッ酸水溶液Fを吹付ノズル49から滴下して洗浄して、この被処理基板29のアモルファス酸化シリコン層28の表面に形成されている自然酸化膜Aを除去するスピン洗浄が一般的である。そして、このスピン洗浄にて表面の自然酸化膜Aを除去してから、被処理基板29のアモルファス酸化シリコン層28をエキシマレーザアニールして、図19に示すように、ポリシリコン層10にさせている。
ここで、この一比較例にて製造されたポリシリコン層10の特性を調べたところ、図20に示すように、このポリシリコン層10の表面に放射状の渦巻きむらが目視にて視認できた。この放射状の渦巻きむらは、被処理基板29のスピン洗浄時のフッ酸水溶液Fの流れが右回転となることから、このフッ酸水溶液Fの流れの影響を受けたものと考えられる。さらに、この放射状の渦巻きむらをより詳しく調べるために、この被処理基板29上のポリシリコン層10の図20に示すO点、A点およびB点での粒径および突起の高さを、図示しない走査型電気顕微鏡および原子間力顕微鏡にてそれぞれ測定した。
この結果、図21に示すように、ポリシリコン層10の粒径は、被処理基板29の中心部で約0.8μmほどあったが、この被処理基板29の周縁に近づくに連れて徐々に小さくなり、B点で約0.4μmほどとなっていた。一方、突起の高さは、O点で約6nmほどであったものが、B点で約10nmほどと、粒径とは逆に高くなっていた。したがって、この突起の高さむらが、放射状の渦巻きむらに目視にて視認できることが分かった。ところが、この突起の高さとしては、一般的な10μm以上15μm以下の値から比べ約30%ほど低いことから、この一比較例に示す方法の有用性を示している。
そして、上記一比較例にてポリシリコン層10の表面に形成される放射状の渦巻きむらによって、被処理基板29の中心部に形成されている自然酸化膜Aのみならず、アモルファス酸化シリコン層28そのものも周縁部から除去されてしまう。そして、これら自然酸化膜Aやアモルファス酸化シリコン層28の除去の不均一性から、ポリシリコン層10の表面にむらが形成されてしまう原因となっている。すなわち、このアモルファス酸化シリコン層28そのものも、このアモルファス酸化シリコン層28の組成によってはフッ酸水溶液Fによる洗浄の際に、自然酸化膜Aとともに除去されてしまう。
したがって、このアモルファス酸化シリコン層28の表面に形成される自然酸化膜Aのみを均一性良く除去することが容易でないことから、この自然酸化膜Aの除去としてフッ酸水溶液Fによる洗浄を用いている限り、このアモルファス酸化シリコン層28のエキシマレーザアニールにて形成されるポリシリコン層10の表面に形成されるむらを解消することが容易でない。
そこで、上述した第1の実施の形態のように、CVD装置41の成膜室45にてガラス基板3上にアンダーコート層7、例えば45nmほどの厚さのアモルファスシリコン層27、および例えば3nmほどの厚さのアモルファス酸化シリコン層28を順次積層させて被処理基板29を形成してから、このCVD装置41の脱水素室46にて被処理基板29のアモルファス酸化シリコン層28を真空雰囲気中で脱水素処理して、このアモルファス酸化シリコン層28中の水素分子を遊離させる構成とした。
この結果、この脱水素室46での被処理基板29のアモルファス酸化シリコン層28の脱水素処理の際に、このアモルファス酸化シリコン層28の表面が酸化されず、このアモルファス酸化シリコン層28の表面に自然酸化膜Aが形成されない。したがって、この被処理基板29のアモルファス酸化シリコン層28をフッ酸水溶液Fにて洗浄して、このアモルファス酸化シリコン層28の表面に形成される自然酸化膜Aを除去する必要がなくなる。
このため、この被処理基板29のアモルファス酸化シリコン層28を水洗してからELA装置51にて窒素雰囲気中でエキシマレーザアニールしてポリシリコン層10にすることによって、このアモルファス酸化シリコン層28の表面に自然酸化膜Aが存在しない状態で、このアモルファス酸化シリコン層28をエキシマレーザアニールできる。この結果、このポリシリコン層10の粒径を薄膜トランジスタ5の活性層11として使用可能な粒径である0.3μm以上、具体的には0.5μm以上1.0μm以下の比較的大きな大粒径にできる。したがって、薄膜トランジスタ5の活性層11として使用可能な移動度が大きなポリシリコン層10となる。
さらに、被処理基板29のアモルファス酸化シリコン層28をエキシマレーザアニールする前の前洗浄としてフッ酸水溶液Fによる洗浄せず、この被処理基板29を水洗したことにより、この被処理基板29のアモルファス酸化シリコン層28そのものがフッ酸水溶液Fによる洗浄の際に除去されることがない。よって、この被処理基板29のアモルファス酸化シリコン層28をエキシマレーザアニールする前の段階での膜減りがないので、このアモルファス酸化シリコン層28の成膜時の厚さを薄くできる。
同時に、この被処理基板29のアモルファス酸化シリコン層28の膜厚損傷が生じないことによって、このアモルファス酸化シリコン層28をエキシマレーザアニールして形成されたポリシリコン層10の表面に、例えば5nm以上7nm以下の比較的低い高さの突起が形成されるにすぎず、このポリシリコン層10の表面に目視にて視認できる程度のむらが形成されない。
この結果、表面に形成される突起の高さが低く、粒径が大きく、かつ粒径が揃ったポリシリコン層10の製造が可能となる。したがって、移動度が大きく、表面の突起の形成に起因した薄膜トランジスタ5のゲート絶縁膜15の耐圧劣化を少なくできるから、歩留まりの良い薄膜トランジスタ5の製造が可能となる。
なお、上記第1の実施の形態では、CVD装置41から被処理基板29を取り出して水洗してからELA装置51のELAチャンバ52内へと搬送して、この被処理基板29のアモルファス酸化シリコン層28をエキシマレーザアニールしたが、図7に示す第2の実施の形態のように、CVD装置41の搬送室42の搬出入室43に対向した一側面にELA装置51のELAチャンバ52を一体的に連結させて、このCVD装置41から被処理基板29を取り出すことなく、この被処理基板29のアモルファス酸化シリコン膜28をエキシマレーザアニールすることもできる。
この場合、このCVD装置41のELAチャンバ52内は、真空雰囲気に保持されている。また、このELAチャンバ52内には、脱水素室にてアモルファス酸化シリコン層28中の水素分子を真空雰囲気中で遊離させた被処理基板29がCVD装置41外へと取り出されずに直ちに搬送室42を介して搬送される。そして、このELAチャンバ52の上側面には、このELAチャンバ52の上方に設置されたレーザ照射部53から照射されるエキシマレーザビームEをELAチャンバ52内へと透過させる略透明な入射窓ガラスであるアニーラウインドウ61が設けられている。このアニーラウインドウ61は、被処理基板29のガラス基板3より大きな平面視矩形状に形成されている。
また、このELAチャンバ52内には、このELAチャンバ52内へと搬送された被処理基板29が設置される図示しないステージが揺動機構を介して揺動可能に取り付けられている。このステージは、被処理基板29が水平に設置され、この被処理基板29を水平に揺動できるように設けられている。したがって、ELAチャンバ52内では、CVD装置41の脱水素室46にてアモルファス酸化シリコン層28中の水素分子が遊離された被処理基板29が搬送されてステージ上に設置される。さらに、このELAチャンバ52内では、ステージを揺動させながら、このステージ上の被処理基板29のアモルファス酸化シリコン層28に向けてレーザ照射部53からアニーラウインドウ61を介して照射させて、このアモルファス酸化シリコン層28とともにアモルファスシリコン層27をエキシマレーザアニールしてポリシリコン層10にさせる。
そして、このELAチャンバ52内にてエキシマレーザアニールされた被処理基板29は、搬送室42を介して冷却室47へと搬送される。そして、この冷却室47内にて、被処理基板29がアルゴンガスによって冷却されてから、搬送室42を介して搬出入室43へと搬送されてCVD装置41外へと取り出される。
この結果、このポリシリコン層10の特性を調べたところ、上記第1の実施の形態と同様に、表面に形成される突起の高さが低く、粒径が大きく、かつ粒径が揃ったポリシリコン層10であった。
また、CVD装置41の脱水素室46にてアモルファス酸化シリコン層28中の水素分子を遊離させた被処理基板29をCVD装置41外へと取り出さずに直ちにELAチャンバ52へと搬送して、このELAチャンバ52内にて被処理基板29のアモルファス酸化シリコン層28を真空雰囲気中で脱水素に連続して連続してエキシマレーザアニールする構成とした。この結果、この被処理基板29のアモルファス酸化シリコン層28の表面に自然酸化膜Aが存在しない状態で、このアモルファス酸化シリコン層28をエキシマレーザアニールできるので、上記第1の実施の形態と同様の作用効果を奏することができる。
さらに、被処理基板29のアモルファス酸化シリコン層28をエキシマレーザアニールしてポリシリコン層10にしてから、この被処理基板29を冷却室47へと搬送して冷却する構成とした。この結果、エキシマレーザアニール前の被処理基板29を冷却室47にて冷却する際の、この被処理基板29のアモルファス酸化シリコン層28の表面への自然酸化膜Aの形成の可能性を極力排除できる。
また、図8ないし図14に示す第3の実施の形態のように、図8に示すCVD装置41の成膜室45内で、図9に示すように、ガラス基板3上にアンダーコート層7と、例えば45nmの厚さのアモルファスシリコン層27とを順次形成して被処理基板29とし、この被処理基板29を冷却室47にて冷却した後にCVD装置41から取り出すこともできる。この場合、このCVD装置41から取り出された被処理基板29は、第2の工程として、図示しない脱水素装置内へと搬送されて窒素雰囲気の大気中で500℃の温度で1時間ほど加熱されて、この被処理基板29のアモルファスシリコン層27中の水素分子が脱離され、このアモルファスシリコン層27のエキシマレーザアニール時の突沸、いわゆるアブレーションを抑制させる。このとき、この脱水素装置内での被処理基板29のアモルファスシリコン層27中の水素分子の脱離の際に、図10に示すように、このアモルファスシリコン層27の表面に自然酸化膜Aが形成されてしまう。
この後、この脱水素装置から被処理基板29を取り出してから、図11に示すように、この被処理基板29のアモルファスシリコン層27の表面に向けて吹付ノズル49から1質量%濃度のフッ酸水溶液Fを吹き付けて、このアモルファスシリコン層27の表面に形成されている自然酸化膜Aを除去する。このとき、アモルファス酸化シリコン層28の表面に形成されている自然酸化膜Aをフッ酸水溶液Fでの洗浄にて除去する場合に比べ、このアモルファスシリコン層27の表面に形成されている自然酸化膜Aをむらなく均一に除去できる。
さらに、第3の工程として、被処理基板29を再度CVD装置41へと搬送して導入して、このCVD装置41の成膜室45内へと搬送される被処理基板29の温度を室温程度として、この被処理基板29のアモルファスシリコン層27の加熱による自然酸化膜Aの成長を抑制した状態で、図12に示すように、この成膜室45内にて被処理基板29のアモルファスシリコン層27上に、亜酸化窒素ガスとシランガスとのガス流量比を1.5とした条件で、例えば3nmほどの厚さのアモルファス酸化シリコン層28を積層させる。
次いで、このCVD装置41から被処理基板29を取り出してから、この被処理基板29のアモルファス酸化シリコン層28の表面を水洗した後に、図13に示すように、この被処理基板29をELA装置51のELAチャンバ52内へと搬送して導入して、このELAチャンバ52内を窒素雰囲気にした状態で、この被処理基板29のアモルファス酸化シリコン層28およびアモルファスシリコン層27のそれぞれをエキシマレーザアニールして、図14に示すように、ポリシリコン層10にさせる。
このとき、この被処理基板29のアニール前のアモルファス酸化シリコン層28は、脱水素処理されていないので、このアモルファス酸化シリコン層28中の水素分子のアブレーションが生じ得ると考えられるが、このアモルファス酸化シリコン層28の膜厚が3nmほどと比較的薄く、このアモルファス酸化シリコン層28をアモルファスシリコン層27上に積層させたことによって、このアモルファス酸化シリコン層28中の水素分子のアブレーションが生じるおそれは低い。
この結果、この被処理基板29上に形成されたポリシリコン層10の特性を調べたところ、この被処理基板29のアモルファス酸化シリコン層28の膜厚が損傷無く保持されるので、上記第1の実施の形態と同様に、表面に形成される突起の高さが低く、粒径が大きく、かつ粒径が揃ったポリシリコン層10であった。そして、この被処理基板29のアモルファスシリコン層27およびアモルファス酸化シリコン層28それぞれの表面に自然酸化膜Aが存在しない状態で、これらアモルファスシリコン層27およびアモルファス酸化シリコン層28をそれぞれエキシマレーザアニールできるので、上記第1の実施の形態と同様の作用効果を奏することができる。
なお、上記各実施の形態では、液晶パネル1の薄膜トランジスタ5の活性層11に用いるポリシリコン層10の製造方法について説明したが、液晶パネル1以外のプラズマ表示装置や有機エレクトロルミネッセンス表示装置などの種々の画像表示装置のスイッチング素子の活性層、その他の半導体素子の活性層に用いるポリシリコン層10の製造方法としても対応させて用いることができる。
本発明の第1の実施の形態の多結晶シリコン層の製造方法に用いられるCVD装置を示す説明構成図である。 同上CVD装置にて絶縁基板上に非晶質シリコン層および非晶質酸化シリコン層を形成した状態を示す説明図である。 同上非晶質酸化シリコン層を水洗する状態を示す説明図である。 同上非晶質酸化シリコン層をレーザアニールする状態を示す説明図である。 同上非晶質酸化シリコン層が結晶化した状態を示す説明図である。 同上ポリシリコン層を有する液晶表示装置を示す説明断面図である。 本発明の第2の実施の形態の多結晶シリコン層の製造方法に用いられるCVD装置を示す説明構成図である。 本発明の第3の実施の形態の多結晶シリコン層の製造方法に用いられるCVD装置を示す説明構成図である。 同上CVD装置にて絶縁基板上に非晶質シリコン層を形成した状態を示す説明図である。 同上非晶質シリコン層を脱水素処理した状態を示す説明図である。 同上非晶質シリコン層をフッ酸にて洗浄する状態を示す説明図である。 同上非晶質シリコン層上に非晶質酸化シリコン層を形成した状態を示す説明図である。 同上非晶質酸化シリコン層をレーザアニールする状態を示す説明図である。 同上非晶質酸化シリコン層が結晶化した状態を示す説明図である。 一比較例の絶縁基板上に非晶質シリコン層および非晶質酸化シリコン層を形成した状態を示す説明図である。 同上非晶質酸化シリコン層を脱水素処理した状態を示す説明図である。 同上非晶質酸化シリコン層をフッ酸にて洗浄する状態を示す説明図である。 同上非晶質酸化シリコン層をレーザアニールする状態を示す説明図である。 同上非晶質酸化シリコン層が結晶化した状態を示す説明図である。 同上ポリシリコン層の表面のむらを示す説明図である。 同上ポリシリコン層の位置と粒径および突起の高さとの関係を示すグラフである。
符号の説明
3 絶縁基板としてのガラス基板
10 多結晶シリコン層としてのポリシリコン層
27 非晶質シリコン層としてのアモルファスシリコン層
28 非晶質酸化シリコン層としてのアモルファス酸化シリコン層
A 酸化膜としての自然酸化膜

Claims (5)

  1. 絶縁基板上に非晶質シリコン層を形成し、
    前記絶縁基板上に形成した前記非晶質シリコン層上に非晶質酸化シリコン層を形成し、
    前記絶縁基板上の前記非晶質シリコン層上に形成した前記非晶質酸化シリコン層中の水素分子を真空雰囲気で遊離させ、
    この水素分子が遊離された非晶質酸化シリコン層および前記非晶質シリコン層のそれぞれをレーザアニールして結晶化させて多結晶シリコン層にする
    ことを特徴とする多結晶シリコン層の製造方法。
  2. 真空雰囲気で水素分子を遊離させた非晶質酸化シリコン層の表面を水洗してから、この非晶質酸化シリコン層および非晶質シリコン層のそれぞれをレーザアニールする
    ことを特徴とする請求項1記載の多結晶シリコン層の製造方法。
  3. 真空雰囲気での非晶質酸化シリコン層中の水素分子の遊離に連続して前記非晶質酸化シリコン層および非晶質シリコン層のそれぞれを真空雰囲気でレーザアニールする
    ことを特徴とする請求項1記載の多結晶シリコンの製造方法。
  4. 絶縁基板上に非晶質シリコン層を形成し、
    前記絶縁基板上に形成した前記非晶質シリコン層中の水素分子を遊離させ、
    この水素分子が遊離された前記非晶質シリコン層の表面に形成されている酸化膜を除去し、
    表面の酸化膜が除去された前記非晶質シリコン層上に非晶質酸化シリコン層を形成し、
    前記絶縁基板上の前記非晶質シリコン層および前記非晶質酸化シリコン層のそれぞれをレーザアニールして結晶化させて多結晶シリコン層にする
    ことを特徴とする多結晶シリコン層の製造方法。
  5. 非晶質酸化シリコン層の表面を水洗してから、この非晶質酸化シリコン層および非晶質シリコン層のそれぞれをレーザアニールする
    ことを特徴とする請求項4記載の多結晶シリコン層の製造方法。
JP2006003777A 2006-01-11 2006-01-11 多結晶シリコン層の製造方法 Pending JP2007188953A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006003777A JP2007188953A (ja) 2006-01-11 2006-01-11 多結晶シリコン層の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006003777A JP2007188953A (ja) 2006-01-11 2006-01-11 多結晶シリコン層の製造方法

Publications (1)

Publication Number Publication Date
JP2007188953A true JP2007188953A (ja) 2007-07-26

Family

ID=38343925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006003777A Pending JP2007188953A (ja) 2006-01-11 2006-01-11 多結晶シリコン層の製造方法

Country Status (1)

Country Link
JP (1) JP2007188953A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035389A (ja) * 2009-07-10 2011-02-17 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
CN103681244A (zh) * 2013-12-25 2014-03-26 深圳市华星光电技术有限公司 低温多晶硅薄膜的预清洗方法及其制备方法、制作***
JP2018148194A (ja) * 2017-03-03 2018-09-20 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 雰囲気が制御された移送モジュール及び処理システム

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035389A (ja) * 2009-07-10 2011-02-17 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8900916B2 (en) 2009-07-10 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including oxide semiconductor film
TWI609429B (zh) * 2009-07-10 2017-12-21 半導體能源研究所股份有限公司 用以製造半導體裝置的方法
US11152493B2 (en) 2009-07-10 2021-10-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11855194B2 (en) 2009-07-10 2023-12-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN103681244A (zh) * 2013-12-25 2014-03-26 深圳市华星光电技术有限公司 低温多晶硅薄膜的预清洗方法及其制备方法、制作***
WO2015096113A1 (zh) * 2013-12-25 2015-07-02 深圳市华星光电技术有限公司 低温多晶硅薄膜的预清洗方法及其制备方法、制作***
GB2535369A (en) * 2013-12-25 2016-08-17 Shenzhen China Star Optoelect Low temperature polycrystalline silicon thin film precleaning method and preparation method, and system for making low temperature polycrystalline silicon
CN103681244B (zh) * 2013-12-25 2016-09-14 深圳市华星光电技术有限公司 低温多晶硅薄膜的制备方法及其制作***
GB2535369B (en) * 2013-12-25 2018-12-05 Shenzhen China Star Optoelect Pre-cleaning method and preparation method of low-temperature polysilicon thin film, liquid crystal display device, and manufacturing system thereof
JP2018148194A (ja) * 2017-03-03 2018-09-20 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 雰囲気が制御された移送モジュール及び処理システム
JP7158133B2 (ja) 2017-03-03 2022-10-21 アプライド マテリアルズ インコーポレイテッド 雰囲気が制御された移送モジュール及び処理システム

Similar Documents

Publication Publication Date Title
US7691692B2 (en) Substrate processing apparatus and a manufacturing method of a thin film semiconductor device
KR100881992B1 (ko) 반도체장치 제조방법
US7476901B2 (en) Poly-silicon thin film transistor array substrate and method for fabricating the same
KR100965259B1 (ko) 유기전계발광표시장치 및 그의 제조방법
WO2012127769A1 (ja) 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板
JP3927634B2 (ja) レーザーアニール方法及び薄膜トランジスタの作製方法
JP2007220918A (ja) レーザアニール方法、薄膜半導体装置及びその製造方法、並びに表示装置及びその製造方法
JPH06124890A (ja) 薄膜状半導体装置の作製方法。
US20060240647A1 (en) Film control method and device thereof
JP2007188953A (ja) 多結晶シリコン層の製造方法
JP2005064453A (ja) 薄膜トランジスタ及びその製造方法
JP2001085701A (ja) 多層構造を有する素子、その素子の製造装置、及びその素子の製造方法
JP4001906B2 (ja) 半導体装置の作製方法
JP2010034463A (ja) レーザアニール装置
JP2000068518A (ja) 薄膜トランジスタの製造方法
JP2006332589A (ja) 膜制御方法およびその装置
KR100611751B1 (ko) 박막트랜지스터의 제조 방법
JP3999923B2 (ja) 半導体装置およびその製造方法
JP3972991B2 (ja) 薄膜集積回路の作製方法
JPH06124889A (ja) 薄膜状半導体装置の作製方法
JP2009147232A (ja) 半導体装置の製造方法及び半導体製造装置
JPH11312809A (ja) トップゲート型薄膜トランジスタ、及びその製造方法
JP2008153387A (ja) 表示装置とその製造方法
JP3560929B2 (ja) 半導体装置の作製方法
JP3691505B2 (ja) 薄膜集積回路の作製方法及びアクティブマトリクス型液晶表示装置の作製方法