JP2007174148A

JP2007174148A - 増幅装置

Info

Publication number: JP2007174148A
Application number: JP2005367433A
Authority: JP
Inventors: Yoichi Okubo; 陽一大久保; Yasuhiro Takeda; 康弘武田; Masaru Adachi; 勝安達; Shu Tanaka; 周田中
Original assignee: Hitachi Kokusai Electric Inc
Current assignee: Hitachi Kokusai Electric Inc
Priority date: 2005-12-21
Filing date: 2005-12-21
Publication date: 2007-07-05

Abstract

【課題】ＬＩＮＣ増幅装置の合成損失を削減する。
【解決手段】合成器１４を構成する伝送線路２４、３４の長さをλ／４に限定せず、合成点１６から伝送線路２４、３４を見たインピーダンスＺ23、Ｚ33がより大きくなるような長さに設定する。具体的には、増幅素子２１の負荷インピーダンスＺ22は、整合回路２３で整合させ、伝送線路２４は位相角が大きくなった時負荷変調により効率が向上するような役目をする。また増幅素子２１の出力インピーダンスＺ23は、整合回路２３によりＺ22とは異なるインピーダンスに変換され、伝送線路２４より更に大きなインピーダンスに変換する。共役整合させないことで合成損失を低減できる。
【選択図】図２

Description

本発明は、増幅装置に係り、特に合成損失が少ない信号合成器を用いた増幅装置に関する。

従来、ＣＤＭＡ信号やマルチキャリア信号のような無線周波信号を電力増幅する場合、共通増幅器に歪補償手段を付加し、共通増幅器の動作範囲を飽和領域付近まで広げることで低消費電力化を図っていた。歪補償手段として、フィードフォワード歪補償やプリディストーション歪補償などがあるが、歪補償だけでは低消費電力化に限界が近づいている。そのため近年、高効率増幅器の一種であるＬＩＮＣ方式（Linear Amplification With Nonlinear Component）が注目されている（例えば特許文献１、非特許文献１〜３参照）。

図１は基本的なＬＩＮＣ増幅器の構成図に示す。
入力端子１０から入った入力信号は、処理部１１で処理部１１の２つの出力信号が同振幅で２つのベクトル合成波が入力信号の振幅、位相になるように処理される。そして、その２つの出力信号を飽和形の増幅器１２，１３で増幅し、合成器１４’でベクトル和されて出力端子１５から出力される。増幅器は飽和形なので高効率にできる手法である。

基本的なＬＩＮＣ増幅器では、合成器１４’にハイブリッドや３ｄＢカプラなどを使用しており、合成時に３ｄＢの損失が発生する。つまり、効率の良い飽和形増幅器を使用しても半分がロスになるので、効率は飽和形の概ね半分になってしまう。

そこで、増幅器１２，１３の出力をアイソレーションせずに結合する、Chireix合成器が知られる（例えば非特許文献３〜４参照）。単にλ／４線路を介して結合すると、合成位相が同相以外のときに増幅器１２、１３の負荷インピーダンスは、それぞれ大きさが等しく極性が反対のリアクタンス成分を持つので、Chireix合成器ではそれを補償するシャントリアクタンスを備えている。

特表２００２−５１０９２７号公報 Kaunisto Risto, "A vector-locked loop forpower amplifier linearization", Microwave Symposium Digest, IEEE MTT-SInternational,（米国）, ２００４年６月, Vol.2, p.673- 676 F. H. Raab, P. Asbeck, S. Cripps, P. B. Kenington,Z. B. Popovic, N.Pothecary, J. F. Sevic, and N. O.Sokal, "Power amplifiers and transmitters for RF and microwave", IEEE Transactions on Microwave Theoryand Techniques, （米国）, ２００２年３月, Vol. 50, No.3, p. 814-826 F. H. Raab, "Efficiency of outphasing RFpower-amplifier systems", IEEE Transactions on Communications, １９８５年１０月, Vol. COM-33, No. 10, p. 1094-1099 Ilkka Hakala1, Leila Gharavi, Risto Kaunisto,"Chireix Power Combining with Saturated Class-B Power Amplifiers", ［online］、２００４年、 12th GAAS Symposium - Amsterdam、［２００５年１１月１８日検索］、インターネット＜ＵＲＬ： http://amsacta.cib.unibo.it/archive/00001005/01/GA042058.PDF＞ Boumaiza, S., Jing Li, F.M. Ghannouchi, "Implementation of Adaptive Digital/RF Predistorter Using Diredt LUTSynthesis", IEEE MTT-S,（米国）, ２００４年, Vol. 2, p.681-684 W. Gerhard, R. Knochel, "Digital ComponentSeparator for W-CDMA-LINCTransmitters implemented on an FPGA", Advances in Radio Science,（ドイツ）, Copernicus GmbH,２００５年, Vol. 3, p. 239-246 Jaehyok Yi, Youngoo Yang, Bumman Kim, " Effectof efficiency optimization on linearity of LINC amplifiers with CDMA signal",IEEE MTT-S International Microwave Symposium Digest,（米国）, ２００１年, Vol. 2, p. 1359-1362

従来のＬＩＮＣ増幅器では、合成器１５に３ｄＢカプラなどを使用した場合、平均して３ｄＢの損失が発生していた。
また、Chireix合成器を用いた場合、完全なアイソレーションは実現不可能であるとしても、出力や効率が負荷インピーダンスに依存する高出力、高周波の増幅器を用いて、最良の性能（最大出力、効率、利得、歪などの総合評価）が得られるものになっていなかった。
本発明は、上述した背景からなされたものであり、改良された合成器を用いて性能を向上させた増幅装置を提供することを目的とする。

ＬＩＮＣ方式の増幅器において、振幅及び位相が変化する入力信号を振幅の略等しい２つの信号に分解する処理部と、分解された信号をそれぞれ増幅する第１及び第２の増幅器と、前記第１及び、第２の増幅器の出力をλ／４を除く任意の長さ伝送線路で互いに接続して合成する合成器と、を備える増幅装置。

振幅及び位相が変化する入力信号を振幅の略等しい２つの信号に分解する処理部と、分解された信号をそれぞれ増幅する第１及び第２の増幅器と、前記第１及び、第２の増幅器の出力をλ／４を除く任意の長さ伝送線路をそれぞれ介して合成点で互いに接続する合成器と、を備えるＬＩＮＣ方式の増幅装置であって、
それぞれの前記伝送線路は、合成点に接続される負荷抵抗の略２倍に等しい特性インピーダンスを有し、
第１及び第２の増幅器は、増幅器が備える増幅素子の特定の（条件下での）負荷インピーダンスを前記特性インピーダンスにほぼ等しいインピーダンスに変換する出力整合回路をそれぞれ備え、位相角が大きくなるに従い前期伝送路により効率の良い負荷インピーダンスに変換できることを特徴とする前記の増幅装置。

それぞれの前記伝送線路の長さは、長さがλ／４の時よりも合成損失が小さくなるようにまた効率向上する様に設定されていることを特徴とする、前記の増幅装置。

前記分解された信号の位相差が大きいときに、前記分解された信号の振幅を第１及び第２の増幅器に入力される前に小さくすることを特徴とする、前記の増幅装置。

前記処理部の前段に、第１及び第２の増幅器で発生する非線形歪を補償するプリディストータを備えたことを特徴とする、前記の増幅装置。

本発明にかかる信号合成器及び増幅装置によれば、合成器の損失を減らす事と負荷変調により増幅装置の性能を向上させることができる。

以下、本発明の実施の形態について、複数の実施例を通じて説明する。尚、以下で説明する機能実現手段は、当該機能を実現できればどのような回路又は装置であっても構わず、機能実現手段を複数の回路によって実現してもよく、複数の機能実現手段を単一の回路で実現してもよい。また各実施例は、明細書中で引用された公知文献の記載と組み合わせることを妨げない。

図２は、実施例１の増幅装置の構成図である。図１と同じ構成は、同一符号としている。
処理部１１は、入力端子１０からの入力信号を、同振幅でベクトル和が入力と相似となるような２つの信号Ｓ１及びＳ２に分解し、増幅器２０及び３０にそれぞれ出力する。信号Ｓ１及びＳ２は例えば、増幅素子２１、３１が飽和あるいはその付近で動作するような一定の振幅を有する。
増幅器２０は、入力整合回路２２、増幅素子２１、出力整合回路２３から構成される。
入力整合回路２２は、信号Ｓ１を増幅素子２１の入力インピーダンスに整合して出力する。
増幅素子２１は、ＡＢ，Ｂ、あるいはＣ級にバイアスされ、入力整合回路２２から入力された信号Ｓ１を増幅する。
出力整合回路２３は、増幅素子２１と合成器１４を、インピーダンス変換を伴って結合する。出力整合回路２３は通常、増幅素子２１の比較的低いインピーダンスを、比較的高いインピーダンスに変換する。

同様に増幅器３０は、入力整合回路３２、増幅素子３１、出力整合回路３３から構成される。増幅器２０と３０は同一構成である。分解された他方の信号Ｓ２も、Ｓ１と同様に入力整合回路３２を通りＡＢ，Ｂ、あるいはＣ級級にバイアスされた増幅素子３１で増幅され、出力整合回路３３で整合し合成器１４に入力される。

合成器１４は、伝送線路２４及び３４と合成点１６から構成される。
伝送線路２４は、増幅器２０と合成点１６との間を接続する伝送線路である。
伝送線路３４は、増幅器３０と合成点１６との間を接続する伝送線路である。伝送線路２４及び３４は、後述するように最適化された線路長をそれぞれ有する。
合成点１６は、伝送線路２４と、伝送線路３４と、出力１５への配線とを結合する点である。
増幅された信号Ｓ１，Ｓ２は、それぞれ伝送線路２４，３４を通り合成されて出力端子１５から出力される。

本実施例では、合成損失を抑えるため、合成点１６を介して互いの増幅器に影響することがないように、合成点１６からみたインピーダンスＺ₂₃、Ｚ₃₃を大きくする。
そのため、増幅素子２１の出力インピーダンスＺ₂₁を、出力整合回路２３と任意の長さＬの伝送線路２４により、大きなインピーダンスＺ₂₃に変換する。増幅素子２１の負荷インピーダンスＺ₂₂は出力が出るように出力整合回路２３で整合させるが、出力インピーダンスＺ₂₁と共役にならず、共役のＺ₂₁とは離れたインピーダンスにする。

なお、増幅素子２１の出力インピーダンスＺ₂₁とは、出力側から増幅素子２１を見たインピーダンスであり、負荷インピーダンスＺ₂₂は、増幅素子２１から出力側を見たインピーダンスでる。一般に、増幅素子の最大出力あるいは最大効率が得られるときのＺ₂₂は、Ｚ₂₁の共役とは必ずしも一致しないことが、ロードプル測定により知られている。

本実施例では、負荷インピーダンスＺ₂₂は出力整合回路２３で整合し、整合された負荷インピーダンスＺ₂₄と同じ特性インピーダンスの伝送線路２４で合成点まで伝送するので、Ｚ₂₂の整合は出力整合回路２４３のみで決めることができる。一方、合成点１６から見たインピーダンスＺ₂₃は、出力インピーダンスＺ₂₁を整合回路２３でインピーダンス変換し、更に伝送線路２４でＺ₂₄を中心に回転させるので、伝送線路２４の線路長をＺ₂₃が最も高くなるような長さに設定することができる。Ｚ₂₄は例えば、出力端子１５に接続される負荷抵抗Ｒ_Lの約２倍あるいはそれより若干大きく設定する。線路長は例えば、Ｚ₂₃が負荷抵抗Ｒ_Lの約３倍以上になるように設定する。
増幅器３０側も同様に設計する。
従って増幅された信号Ｓ１はインピーダンスの低い出力端子１５側にほぼ全て伝送し、増幅器３０側には漏れない構造となり、損失がない。

Ｚ₂₂はＺ₂₁の共役と離れているので多少増幅素子の能力より劣る可能性はあるが、ＡＢ，ＢあるいはＣクラスでは最大出力あるいは最大効率が得られる負荷インピーダンスと出力インピーダンスＺ₂₁が共役関係にないので、Ｚ₂₂とＺ₂₁の共役との距離は増幅素子や性能により決めることになる。
また増幅素子によりインピーダンスの距離（Ｚ₂₂と、Ｚ₂₁の共役との距離）を十分に離せない場合、増幅素子２１に漏れこみ動作が異常になる場合があるが、その場合増幅器の動作をＡＢ級にして漏れ分を増幅素子のバイアス電流で変動を抑える。この場合でもＡＢ級の飽和形はＣ級より劣るにしてもまだ十分に高い。

増幅素子３１系も同様に行う。
以上説明した動作において、信号Ｓ１とＳ２が同一レベルであっても位相が大幅に異なるときは、各増幅素子２１，３１の負荷は負荷変動を起こし、増幅素子から見た負荷インピーダンスに依存する最大出力も変動するが、効率を上げるように伝送線路２４，２５の長さを調整する。しかし、そのときの合成ベクトルは小さいので最大出力が低下しても問題はない。
従って互いの信号が漏れないようなＺ₂₃とＺ₃₃しながら位相角が動いた時のＺ₂₂とＺ₃₂を効率の上がるようにする。
伝送線路２４及び３４の電気長Ｌは、増幅素子や出力整合回路により異なるので一律に規定できず、ここでは任意としているが、λ／４に限定した場合よりも合成損失が改善される事と効率が上がるような長さであることが望ましい。ただしλ／４の時に最良点になる場合はこの限りではない。
増幅器２０及び３０は、低レベルの信号を増幅するプリアンプを入力側に備えても良い。
処理部１１は、アナログＲＦ信号を入力して信号Ｓ１，Ｓ２に分離するものに限らず、デジタル信号からＳ１，Ｓ２を生成したり、ＩＦを使用して更に周波数変換をしてもよく、増幅器前段部については特に限定しない。

本実施例２は、処理部１１が、入力レベルが小さいときに信号Ｓ１、Ｓ２の振幅を小さくする点で、実施例１と異なる。
図３は、本実施例の処理部１１における入力信号の信号Ｓ１、Ｓ２への分解を示す図である。
Ｓ₀は処理部１１への入力信号であり、Ｓ１、Ｓ２は非特許文献１〜４のような従来のＬＩＮＣ増幅器で分解される信号であり、θはＳ１とＳ２の位相差である。Ｓ11とＳ22は、本実施例の処理部１１が生成する信号であり、βはＳ11とＳ22の位相差である。
従来は、増幅器を一定の飽和状態で使用するために、Ｓ１とＳ２のレベルを一定としていた。しかし出力レベルを小さくする場合感度が高くなったり、またθを180度にしても理論上は出力は零になるが現実的には零にならない。従ってＳ1とＳ2を小さくして合成ベクトルを小さく出来るようにするものである。

本実施例の処理部１１は基本的には、入力信号を、入力信号に対し振幅がＡで位相がβ／２及び−β／２シフトした２つの信号Ｓ11とＳ22に分解する。振幅Ａは、入力信号が小さいときに、それに応じて小さくしても良い。また振幅Ａは０にはならない。

このように信号Ｓ11とＳ22の振幅Ａを変化させ、それにあわせて位相角も変えることにより、信号Ｓ11とＳ22間の位相差βはθに比べ小さくなり、合成が行いやすくなる。

図４は、本実施例３の増幅装置の構成図である。本実施例は、実施例１及び２に更にプリディスト−ション歪補償方式を組み合わせたものである。
入力端子６から入った信号（アナログア、デジタルは問わない）は、プリディスト−タ１で予歪を付加し、実施例１又は２の増幅装置と同様の増幅部２（処理部１１はプリディスト−タ１側に入れても良い）で増幅され、結合器４を経て、出力端子１５の負荷に供給される。

結合器４は、出力の一部を帰還信号用に取り出して、適応制御部５に出力する。
適応制御部５は、帰還信号を入力信号と比較して誤差を検出したり、帰還信号に含まれる歪信号を検出したりして、その誤差分（歪分）を小さくするように、プリディスト−タ１の歪補償の態様を更新する。プリディスト−ション歪補償方式は種々あり（例えば非特許文献５参照）、ここでは方式に特にこだわらない。

本実施例において、処理部１１は、非特許文献６〜７のように信号を生成してもよい。
本実施例によれば、ＬＩＮＫ増幅器において小規模のハードウェアで振幅の制御を適切に行うことができる。また、負荷変調を積極的に利用することで効率を良くすることができ、また増幅器間の干渉が無いので通常のバックオフにおける効率や歪を改善することができる。

従来のＬＩＮＣ増幅器の構成図実施例１の増幅装置の構成図実施例２の処理部１１における入力信号の信号Ｓ１、Ｓ２への分解を示す図実施例３の増幅装置の構成図

符号の説明

１、１００プリディスト−ション部
２増幅部
４結合器
５適応制御部（Adaptive Controller）
１０入力端子（Input Terminal）
１１処理部
１２、１３、２０、３０増幅器
１４合成器
１５出力端子
２１、３１増幅素子
２２、３２入力整合回路
２３、３３出力整合回路
２４、３４伝送線路

Claims

ＬＩＮＣ方式の増幅器において、振幅及び位相が変化する入力信号を振幅の略等しい２つの信号に分解する処理部と、分解された信号をそれぞれ増幅する第１及び第２の増幅器と、前記第１及び、第２の増幅器の出力をλ／４を除く任意の長さ伝送線路で互いに接続して合成する合成器と、を備える増幅装置。
前記分解された信号の位相差が大きいときに、前記分解された信号の振幅を第１及び第２の増幅器に入力される前に小さくすることを特徴とする、請求項１記載の増幅装置。
前記処理部の前段に、第１及び第２の増幅器で発生する非線形歪を補償するプリディストータを備えたことを特徴とする、請求項１又は２記載の増幅装置。