JP2007172250A - 画像メモリ管理装置、画像メモリ管理方法、およびそのプログラム - Google Patents
画像メモリ管理装置、画像メモリ管理方法、およびそのプログラム Download PDFInfo
- Publication number
- JP2007172250A JP2007172250A JP2005368298A JP2005368298A JP2007172250A JP 2007172250 A JP2007172250 A JP 2007172250A JP 2005368298 A JP2005368298 A JP 2005368298A JP 2005368298 A JP2005368298 A JP 2005368298A JP 2007172250 A JP2007172250 A JP 2007172250A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- image
- address
- logical
- physical address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Memory System (AREA)
Abstract
【解決手段】
本発明は、リアルタイムで画像処理を行う装置において、フレーム毎に順次切換入力を行う画像処理で、論理メモリ番号から物理メモリ番号へ変換を行うテーブルと各物理メモリ番号の参照数を保持するテーブルと未使用物理メモリ番号の保持リスト等を設け、動的に物理メモリの割当を行う画像処理装置に関する。
【選択図】図1
Description
岡田他、「オプティカルフローと距離情報に基づく動物体の追跡」信学論(D−2)、Vol.J80−D−2、No.6、p1530、1997年6月
(1)アドレス変換手段が、論理メモリのアドレスと物理メモリのアドレスとを対応付け、かつその変換が有効か否かを示す情報として有効ビットを付与したアドレス変換テーブルを定義し、抽出手段が、物理メモリのアドレスを参照している論理メモリの数を保持する参照テーブルから未使用の物理メモリのアドレス抽出して未使用リストを作り、メモリ割付手段が、未使用リストから読み出した画像メモリを画像入力メモリとして割り付ける構成をとることにより、次々に入力されるフレーム画像に対し、画像メモリを動的に割り付けることが可能となり、画像処理の高速化が実現される。
(2)プログラムが指定するある論理アドレスへの新規の画像メモリ割り付けにおいて、未使用リストから、例えば、FIFO(先入れ先出し)のルールにしたがって古いフレーム画像が蓄えられた画像メモリの順番に物理アドレスを読み出して、当該論理アドレスに対応した物理アドレスを置き換える構成とすることによって次々に入力されるフレーム画像に対し、動的に画像メモリを割り付けることが可能となり、画像処理の高速化を図ることができる。
(3)アドレス変換テーブルにおいて、ある論理アドレスの情報を別の論理アドレスに複写する構成とすることにより、画像メモリに蓄えられた画像データを保存しておきたいときに、随時複写することが可能となり、従来、問題とされていた大きな画像データのコピーを行う必要がなく、画像処理の高速化に寄与する。画像をコピーする必要がなくなる結果、処理性能が向上する。ハイビジョン画像のように巨大な画像で、1 画面のコピーに全体50%のメモリ帯域を使用する場合、約2倍の性能向上が見込まれる。
(1)画像メモリの解放:画像処理用メモリ2(論理アドレス2)で使用していた物理アドレス2は使用しなくなるので、アドレス変換テーブル101の論理アドレス2のエントリは変換が無効である状態に更新する。そして、参照数テーブル103の物理アドレス2の参照数を1減分する。この場合、参照数は0となり、物理アドレス2は未使用状態となるので、未使用リスト102に空きメモリとして物理アドレス2を登録する。
(2)アドレス変換テーブル101内の該当エントリ内容の移動:画像処理用メモリ2(論理アドレス2)には、画像処理用メモリ1(論理アドレス1)で使用していた物理アドレスを移動する。まず、アドレス変換テーブル101の論理アドレス2のエントリには、物理アドレス1をコピーし、その変換が有効である状態に更新する。そして、アドレス変換テーブル101の論理アドレス1のエントリには、変換が無効である状態に更新する。画像処理用メモリ1(論理アドレス1)には画像入力用メモリ(論理アドレス0)で使用していた物理アドレスを移動するので、同様に、アドレス変換テーブル101の論理アドレス1のエントリには、物理アドレス0をコピーし、その変換が有効である状態に更新する。そして、アドレス変換テーブル101の論理アドレス0のエントリは、変換が無効である状態に更新する。
(3)新規物理メモリの割り付け:画像入力用メモリ(論理アドレス0)には、未使用リスト102から物理アドレス3を読み出す。物理アドレス3は、未使用リスト102から削除される。そして、アドレス変換テーブル101の論理アドレス0のエントリには、未使用リスト102から読み出した物理アドレス3を書き込み、その変換が有効である状態に更新する。さらに、参照数テーブル103の物理アドレス3の参照数を1にする。
(付記1) カメラで撮影したフレーム画像が逐次取り込まれる複数の画像メモリを管理する画像メモリ管理装置であって、
プログラムが指定する論理メモリの論理アドレスを前記画像メモリの物理アドレスに変換し、前記物理アドレスに当該変換の有効性を示す有効ビットを付与したアドレス変換テーブルを定義するアドレス変換手段と、
前記物理アドレスを参照している論理メモリの数が保持された参照数テーブルをもとに空となった物理アドレスを未使用リストとして抽出する空メモリ抽出手段と、
前記フレーム画像を入力する際に、前記未使用リストから読み出した物理アドレスの画像メモリを画像入力用のメモリとして割り付けるメモリ割付手段と、
を有することを特徴とする画像メモリ管理装置。
(付記2) 前記メモリ割付手段は、ある論理アドレスに対して新規に画像メモリを割り付ける場合、前記未使用リストから一つの物理アドレスを読み出し、読み出した当該物理アドレスによって前記論理アドレスに対応する物理アドレスを更新し、かつ有効ビットを使用状態に更新することを特徴とする付記1に記載の画像メモリ管理装置。
(付記3) 前記メモリ割付手段は、ある論理アドレスに対する物理メモリを解放する場合、当該論理アドレスに対する物理アドレスの変換を無効とする状態に更新し、前記参照テーブルにおいて、当該物理アドレスを参照している論理メモリ数を減分し、前記論理メモリ数が0である時には、前記未使用リストに当該物理アドレスを追加することを特徴とする付記1に記載の画像メモリ管理装置。
(付記4) 前記メモリ割付手段は、ある論理アドレスの情報を別の論理アドレスへ移動する場合、移動元において物理アドレスへの変換が無効である状態に有効ビットを更新し、移動先において移動元の物理アドレスを複写し、当該変換が有効である状態に有効ビットを更新することを特徴とする付記1に記載の画像メモリ管理装置。
(付記5) 前記メモリ割付手段は、ある論理アドレスの情報を別の論理アドレスへ複写する場合、前記アドレス変換テーブルの複写先の前記論理アドレスにおいて、複写元の物理アドレスを複写し、同時に当該変換変換が有効である状態に更新することを特徴とする付記1に記載の画像メモリ管理装置。
(付記6) 前記フレーム画像のメモリバッファとしてN個のバッファを使用する場合、前記メモリ割付手段は、フレーム更新時に、N−1番目の画像演算処理用の画像メモリを解放し、N−2番目の画像演算処理用の画像メモリにN−3番目の画像メモリの情報を移動し、続いてN−3番目の画像演算処理用の画像メモリにN−4番目の画像メモリの情報を移動した後に、入力用メモリとして新規画像メモリを割り付けることを特徴とする付記1乃至5のいずれかに記載の画像メモリ管理装置。
(付記7) カメラで撮影したフレーム画像が逐次取り込まれる複数の画像メモリを管理する画像メモリ管理方法であって、
プログラムが指定する論理メモリの論理アドレスを前記画像メモリの物理アドレスに変換し、前記物理アドレスに当該変換の有効性を示す有効ビットを付与したアドレス変換テーブルを定義するアドレス変換ステップと、
前記物理アドレスを参照している論理メモリの数が保持された参照数テーブルをもとに空となった物理アドレスを未使用リストとして抽出する空メモリ抽出ステップと、
前記フレーム画像を入力する際に、前記未使用リストから読み出した物理アドレスの画像メモリを画像入力用のメモリとして割り付けるメモリ割付ステップと、
を有することを特徴とする画像メモリ管理方法。
(付記8) カメラで撮影したフレーム画像が逐次取り込まれる複数の画像メモリを管理する画像メモリ管理プログラムであって、
コンピュータに、
プログラムが指定する論理メモリの論理アドレスを前記画像メモリの物理アドレスに変換し、前記物理アドレスに当該変換の有効性を示す有効ビットを付与したアドレス変換テーブルを定義するアドレス変換ステップと、
前記物理アドレスを参照している論理メモリの数が保持された参照数テーブルをもとに空となった物理アドレスを未使用リストとして抽出する空メモリ抽出ステップと、
前記フレーム画像を入力する際に、前記未使用リストから読み出した物理アドレスの画像メモリを画像入力用のメモリとして割り付けるメモリ割付ステップと、
を実行させる画像メモリ管理プログラム。
1 画像メモリ管理装置
2 画像演算処理部
3 画像メモリ
4 入力インタフェース
5 メモリインタフェース
6 カメラ
7 メモリバス
11 アドレス変換手段
12 データ取得手段
13 空メモリ抽出手段
14 メモリ割付手段
100 記憶部
101 アドレス変換テーブル
102 未使用リスト
103 参照数テーブル
Claims (5)
- カメラで撮影したフレーム画像が逐次取り込まれる複数の画像メモリを管理する画像メモリ管理装置であって、
プログラムが指定する論理メモリの論理アドレスを前記画像メモリの物理アドレスに変換し、前記物理アドレスに当該変換の有効性を示す有効ビットを付与したアドレス変換テーブルを定義するアドレス変換手段と、
前記物理アドレスを参照している論理メモリの数が保持された参照数テーブルをもとに空となった物理アドレスを未使用リストとして抽出する空メモリ抽出手段と、
前記フレーム画像を入力する際に、前記未使用リストから読み出した物理アドレスの画像メモリを画像入力用のメモリとして割り付けるメモリ割付手段と、
を有することを特徴とする画像メモリ管理装置。 - 前記メモリ割付手段は、ある論理アドレスに対して新規に画像メモリを割り付ける場合、前記未使用リストから一つの物理アドレスを読み出し、読み出した当該物理アドレスによって前記論理アドレスに対応する物理アドレスを更新し、かつ有効ビットを使用状態に更新することを特徴とする請求項1に記載の画像メモリ管理装置。
- 前記メモリ割付手段は、ある論理アドレスの情報を別の論理アドレスへ複写する場合、前記アドレス変換テーブルの複写先の前記論理アドレスにおいて、複写元の物理アドレスを複写し、同時に当該変換が有効である状態に更新することを特徴とする請求項1に記載の画像メモリ管理装置。
- カメラで撮影したフレーム画像が逐次取り込まれる複数の画像メモリを管理する画像メモリ管理方法であって、
プログラムが指定する論理メモリの論理アドレスを前記画像メモリの物理アドレスに変換し、前記物理アドレスに当該変換の有効性を示す有効ビットを付与したアドレス変換テーブルを定義するアドレス変換ステップと、
前記物理アドレスを参照している論理メモリの数が保持された参照数テーブルをもとに空となった物理アドレスを未使用リストとして抽出する空メモリ抽出ステップと、
前記フレーム画像を入力する際に、前記未使用リストから読み出した物理アドレスの画像メモリを画像入力用のメモリとして割り付けるメモリ割付ステップと、
を有することを特徴とする画像メモリ管理方法。 - カメラで撮影したフレーム画像が逐次取り込まれる複数の画像メモリを管理する画像メモリ管理プログラムであって、
コンピュータに、
プログラムが指定する論理メモリの論理アドレスを前記画像メモリの物理アドレスに変換し、前記物理アドレスに当該変換の有効性を示す有効ビットを付与したアドレス変換テーブルを定義するアドレス変換ステップと、
前記物理アドレスを参照している論理メモリの数が保持された参照数テーブルをもとに空となった物理アドレスを未使用リストとして抽出する空メモリ抽出ステップと、
前記フレーム画像を入力する際に、前記未使用リストから読み出した物理アドレスの画像メモリを画像入力用のメモリとして割り付けるメモリ割付ステップと、
を実行させる画像メモリ管理プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005368298A JP4972928B2 (ja) | 2005-12-21 | 2005-12-21 | 画像メモリ管理装置、画像メモリ管理方法、およびそのプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005368298A JP4972928B2 (ja) | 2005-12-21 | 2005-12-21 | 画像メモリ管理装置、画像メモリ管理方法、およびそのプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007172250A true JP2007172250A (ja) | 2007-07-05 |
JP4972928B2 JP4972928B2 (ja) | 2012-07-11 |
Family
ID=38298739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005368298A Expired - Fee Related JP4972928B2 (ja) | 2005-12-21 | 2005-12-21 | 画像メモリ管理装置、画像メモリ管理方法、およびそのプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4972928B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009093242A (ja) * | 2007-10-04 | 2009-04-30 | Nec Infrontia Corp | 情報処理装置、フラッシュメモリ管理方法、フラッシュメモリ管理プログラムおよびプログラム記録媒体 |
JP2012208721A (ja) * | 2011-03-29 | 2012-10-25 | Fujitsu Ltd | 画像処理装置、画像処理システム、及びバンク管理方法 |
JP2020167492A (ja) * | 2019-03-29 | 2020-10-08 | 株式会社デンソーテン | バッファ管理装置 |
WO2022131017A1 (ja) * | 2020-12-17 | 2022-06-23 | ソニーセミコンダクタソリューションズ株式会社 | 画像処理装置、及び画像処理方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01125640A (ja) * | 1987-11-11 | 1989-05-18 | Hitachi Ltd | アドレス変換方式 |
JPH02219142A (ja) * | 1989-02-20 | 1990-08-31 | Victor Co Of Japan Ltd | メモリ管理システム |
JPH03127143A (ja) * | 1989-10-12 | 1991-05-30 | Sanyo Electric Co Ltd | 画像処理装置 |
JP2002175208A (ja) * | 2000-12-07 | 2002-06-21 | Toshiba Corp | デジタル映像・音声データの配信システム、ビデオサーバ及びバッファの制御方法 |
-
2005
- 2005-12-21 JP JP2005368298A patent/JP4972928B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01125640A (ja) * | 1987-11-11 | 1989-05-18 | Hitachi Ltd | アドレス変換方式 |
JPH02219142A (ja) * | 1989-02-20 | 1990-08-31 | Victor Co Of Japan Ltd | メモリ管理システム |
JPH03127143A (ja) * | 1989-10-12 | 1991-05-30 | Sanyo Electric Co Ltd | 画像処理装置 |
JP2002175208A (ja) * | 2000-12-07 | 2002-06-21 | Toshiba Corp | デジタル映像・音声データの配信システム、ビデオサーバ及びバッファの制御方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009093242A (ja) * | 2007-10-04 | 2009-04-30 | Nec Infrontia Corp | 情報処理装置、フラッシュメモリ管理方法、フラッシュメモリ管理プログラムおよびプログラム記録媒体 |
JP4710056B2 (ja) * | 2007-10-04 | 2011-06-29 | Necインフロンティア株式会社 | 情報処理装置、フラッシュメモリ管理方法およびフラッシュメモリ管理プログラム |
JP2012208721A (ja) * | 2011-03-29 | 2012-10-25 | Fujitsu Ltd | 画像処理装置、画像処理システム、及びバンク管理方法 |
JP2020167492A (ja) * | 2019-03-29 | 2020-10-08 | 株式会社デンソーテン | バッファ管理装置 |
WO2022131017A1 (ja) * | 2020-12-17 | 2022-06-23 | ソニーセミコンダクタソリューションズ株式会社 | 画像処理装置、及び画像処理方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4972928B2 (ja) | 2012-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI531974B (zh) | 管理巢狀執行串流的方法和系統 | |
US7519781B1 (en) | Physically-based page characterization data | |
CN110659219B (zh) | 虚拟内存管理 | |
US8533432B2 (en) | Cache and/or socket sensitive multi-processor cores breadth-first traversal | |
US20130036295A1 (en) | Gpu assisted garbage collection | |
US20190146817A1 (en) | Binding constants at runtime for improved resource utilization | |
US9053037B2 (en) | Allocating cache for use as a dedicated local storage | |
US9086920B2 (en) | Device for managing data buffers in a memory space divided into a plurality of memory elements | |
TWI488118B (zh) | 處理系統中動態產生任務的傳訊、排序和執行 | |
TW201413456A (zh) | 處理巢狀串流事件的方法和系統 | |
US20130166814A1 (en) | Computer readable recording medium having stored therein information processing program, information processing apparatus and information processing method | |
KR102594657B1 (ko) | 비순차적 리소스 할당을 구현하는 방법 및 장치 | |
JP2008234490A (ja) | 情報処理装置および情報処理方法 | |
KR20080021623A (ko) | 메모리 페이지 관리 | |
US6831652B1 (en) | Method and system for storing graphics data | |
JP4972928B2 (ja) | 画像メモリ管理装置、画像メモリ管理方法、およびそのプログラム | |
US7454580B2 (en) | Data processing system, processor and method of data processing that reduce store queue entry utilization for synchronizing operations | |
WO2018189511A1 (en) | Cache-based communication between execution threads of a data processing system | |
JP6974510B2 (ja) | データを処理するための方法、装置、デバイス及び媒体 | |
US10121220B2 (en) | System and method for creating aliased mappings to minimize impact of cache invalidation | |
JP2008234491A (ja) | 情報処理装置および情報処理方法 | |
US20120310998A1 (en) | Efficient remembered set for region-based garbage collectors | |
US7610458B2 (en) | Data processing system, processor and method of data processing that support memory access according to diverse memory models | |
US8838915B2 (en) | Cache collaboration in tiled processor systems | |
CN116820579A (zh) | 访存指令的调度方法、装置、电子设备和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120326 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |