JP2007165425A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007165425A
JP2007165425A JP2005357171A JP2005357171A JP2007165425A JP 2007165425 A JP2007165425 A JP 2007165425A JP 2005357171 A JP2005357171 A JP 2005357171A JP 2005357171 A JP2005357171 A JP 2005357171A JP 2007165425 A JP2007165425 A JP 2007165425A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
die pad
resin sheet
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005357171A
Other languages
English (en)
Other versions
JP4422094B2 (ja
Inventor
Hiroyuki Ozaki
弘幸 尾崎
Hisashi Kawato
寿 川藤
Shinya Nakagawa
信也 中川
Kenichi Hayashi
建一 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005357171A priority Critical patent/JP4422094B2/ja
Priority to US11/599,258 priority patent/US7808085B2/en
Priority to KR1020060119782A priority patent/KR100850147B1/ko
Priority to CN2010102844393A priority patent/CN101980357B/zh
Priority to CNA2006101640903A priority patent/CN1983574A/zh
Publication of JP2007165425A publication Critical patent/JP2007165425A/ja
Application granted granted Critical
Publication of JP4422094B2 publication Critical patent/JP4422094B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

【課題】大電流を扱い、フレームのダイパッド裏面に配置された樹脂シートを有する半導体装置において、高い絶縁性を確保しながら、パワーチップで発生した熱を効率よく外部に放熱することができる半導体装置を提供する。
【解決手段】パワーチップ５と、ＩＣチップ７と、パワーチップ５を表面に搭載するダイパッド１ａ及びＩＣチップ７の搭載部を備えた曲げフレーム１と、ダイパッド１ａの裏面に一方の面が密着するように設けられた樹脂シート３と、パワーチップ５、ＩＣチップ７、ダイパッド１ａ及び樹脂シート３を樹脂シート３の他方の面が露出するようにモールドしたモールド樹脂２とを備え、モールド樹脂２の樹脂シート３の露出面と反対側の面に、モールド樹脂２の樹脂注入口と垂直で、かつ、上記絶縁シートと平行な方向に延在する溝１０を有するものとする。
【選択図】図７

Description

この発明は、ダイパッドを有するフレームと、ダイパッドを有するフレームに搭載されたＩＣチップと、ダイパッドを有するフレームに搭載されたパワーチップと、ダイパッド裏面に配置された絶縁性を確保するための樹脂シートと、全体を封止するモールド樹脂とを有する半導体装置に関するものである。
半導体装置は、パワーチップ及びＩＣチップをフレーム上にダイボンドして、パワーチップ及びＩＣチップとフレームとをワイヤボンドした後、全体を樹脂モールドする工程等を経ることによって形成される。
ワイヤボンドは、以下のとおり行う。
パワーチップとフレームとはアルミワイヤを用いたワイヤボンディングで接続する。同様に、ＩＣチップとフレームとは、金線ワイヤを用いたワイヤボンディングで接続する。半導体装置は大電流を扱うためパワーチップから熱が発生するため、高放熱性を必要とし同時に高絶縁性を満足しなければならない。
例えば、特許文献１に記載されているように、高絶縁性を確保するために、絶縁層の厚さを一定厚さ以上とし、かつ、その絶縁層を形成する樹脂の熱伝導性が、モールド樹脂の熱伝導率より高い樹脂からなる第１面と第２面を有する樹脂シートを、ダイパッド裏面に配置し、全体をモールド樹脂で封止している。
ダイパッドと、ダイパッド裏面に配置された樹脂シートの密着性が確保されない場合、高放熱性と高絶縁性は実現しない。そこで、従来技術では、トランスファーモールド成形の樹脂モールドの工程で、樹脂封止用金型に配置された固定ピンによる加圧により、ダイパッドを樹脂シートに向かって押さえるプロセスによって、ダイパッドと樹脂シートの密着性の確保を実現している。
特開２００５−１２３４９５号公報（第５頁−第７頁、図３−図６）
大電流を扱う半導体装置においては、従来のような固定ピンを用いて、ダイパッドを樹脂シートに向かって押さえるプロセスでは、固定ピンを加圧する装置が大型化するという問題がある。
また、ダイパッドの厚さが厚くなり剛性が大きくなるため、固定ピンによってダイパッドを絶縁シート密着させるようにするためには固定ピンを加圧する大型の装置が必要になるという問題があった。
この発明は上記のような問題を解決するものであり、大電流を扱い、フレームのダイパッド裏面に配置された樹脂シートを有する半導体装置において、高い絶縁性を確保しながら、パワーチップで発生した熱を効率よく外部に放熱することができる半導体装置を提供することを目的としている。
本発明に係る半導体装置は、半導体チップと、上記半導体チップを表面に搭載するダイパッドと、上記ダイパッドの裏面に一方の面が密着するように設けられた絶縁性の樹脂シートと、上記半導体チップ、上記ダイパッド及び上記樹脂シートを上記樹脂シートの他方の面が露出するように樹脂を樹脂注入口から注入してモールドしたモールド樹脂とを備え、
上記モールド樹脂の上記樹脂シートの露出面と反対側の面に、上記樹脂注入口と垂直で、かつ、上記絶縁シートと平行な方向に延在する溝を有するものである。
本発明に係る半導体装置によれば、樹脂を注入する時に、樹脂が、ダイパッド全体を加圧するので、ダイパッドと樹脂シートの高密着性及び高絶縁性を確保することができ、また、半導体製造装置の低コスト化が可能となる。
実施の形態１．
図１及び図７は、本発明に係る半導体装置の実施の形態１を示す斜視図であり、図２は、図１のＩ−Ｉ断面図、図３は、図１の下面図、図４、図５及び図６は、本実施の形態１の半導体装置の製造工程を示す断面図である。
図１に示したように、半導体装置１００は、樹脂モールド型パッケージ構造からなり、複数の金属製の曲げフレーム１が両側に設けられたモールド樹脂２を含む。モールド樹脂２は、好適にはエポキシ樹脂からなる。
図２に示したように、半導体装置１００は、曲げフレーム１を含む。曲げフレーム１には、ロジックチップのようなＩＣチップ７が載置されている。また、曲げフレーム１は、ダイパッド部１ａと段差部１ｂとを含み、ダイパッド部１ａの上に、ＩＧＢＴやＦＷＤｉｏｄｅのようなパワーチップ５が搭載されている。
パワーチップ５及びＩＣチップ７と曲げフレーム１との間は、例えば、金やアルミニウムからなるボンディングワイヤ６、８で接続され、ＩＣチップ７により、パワーチップ５の動作が制御される。パワーチップ５やＩＣチップ７は、半導体装置１００の機能に応じて複数個設ける。
モールド樹脂２は、例えば、銅からなる金属箔４が裏面に取り付けられた絶縁性の樹脂シート３を含み、曲げフレーム１の複数の端子１ｃが並ぶ方向に延在する溝１０を備え、図３に示したように、金属箔４がモールド樹脂２の裏面から露出している。溝１０の延在する方向は、後述のように、トランスファーモールド成形時におけるモールド樹脂２の樹脂注入口と垂直な方向とする。
樹脂シート３には、好適にはフィラーを含むエポキシ樹脂を用いる。フィラーは、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、Ｓｉ３Ｎ４、及びＢＮから選択される一つ又は複数からなるものとする。樹脂シート３の熱伝導率は、モールド樹脂２の熱伝導率より大きくなっている。なお、図７に示したように、金属箔４を用いず、樹脂シート３のみを用いても構わない。
曲げフレーム１は、ダイパッド１ａの裏面が樹脂シート３の上面に直接接するように、モールド樹脂２で埋められて固定されている。このように、半導体装置１００では、ダイパッド１ａの裏面と樹脂シート３の上面との間に、モールド樹脂２等が挟まることなく、ダイパッド１ａと樹脂シート３とが直接接しているため、ダイパッド１ａから樹脂シート３への熱伝導性が良くなる。このため、ダイパッド１ａの上面に取り付けられたパワーチップ５の放熱特性を向上させることができる。
次に、図４及び図５を参照しながら、以下に半導体装置１００の製造方法について説明する。
工程１：図４（ａ）に示したように、例えば、銅からなる曲げフレーム１を準備する。続いて、曲げフレーム１上の一方にＩＣチップ７を、曲げフレーム１のダイパッド１ａの上にパワーチップ５を、それぞれ、はんだや銀ペースト等を用いて固定する。
工程２：図４（ｂ）に示したように、アルミニウムのボンディングワイヤ６を用いて、パワーチップ５同士、パワーチップ５と曲げフレーム１、曲げフレーム１同士を接続する（アルミワイヤボンド工程）。なお、ボンディングワイヤ６には、アルミニウムを主成分とする合金や他の金属を用いても構わない。
工程３：図４（ｃ）に示したように、金のボンディングワイヤ７を用いて、ＩＣチップ７とフレーム１を接続する（金ワイヤボンド工程）。なお、ボンディングワイヤ７には、金を主成分とする合金や他の金属を用いても構わない。
図４の説明では、ＩＣチップ７とパワーチップ５とは、フレーム１を介して接続したが、ＩＣチップ７とパワーチップ５とを直接接続してもよい。更に、ボンディングワイヤ６、８に代えて金属板を用いて接続しても良い。
工程４：図４（ｄ）に示したように、樹脂封止用金型２０を準備する。樹脂封止用金型２０は、上部金型２１と下部金型２２に分かれるようになっている。上部金型２１には、溝１０（図１及び図２参照）を成形するために用いる凸部２３が樹脂注入口１２（図５（ｆ）参照）と垂直な方向（紙面と垂直な方向）に延在するように設けられている。
続いて、裏面に金属箔４を取り付けた絶縁性の樹脂シート３を準備し、樹脂封止用金型２０の内部の所定の位置に配置する。この場合、樹脂シート３に含まれる金属箔４の裏面が下部金型２２の内部底面に接するように、樹脂シート３が配置される。
工程５：図５（ｅ）に示したように、パワーチップ５等を実装した曲げフレーム１を、樹脂封止用金型２０中の所定の位置に配置する。この場合、曲げフレーム１のダイパッド１ａの裏面が樹脂シート３の上面に接するように、曲げフレーム１を配置する。
なお、工程５では、下部金型２２上にまず樹脂シート３を配置し、続いて樹脂シート３上にパワーチップ５等を実装した曲げフレーム１を配置する場合について説明したが、予め、樹脂シート３の上にパワーチップ５等を実装した曲げフレーム１を仮固着し、その後、樹脂シート３を下部金型２２上に配置してもよい。
工程６：図５（ｆ）に示したように、下部金型２２に上部金型２１を取り付けて固定する。この場合、溝１０を成形する凸部２３はワイヤやパワーチップ５ＩＣチップ７を踏みつけないように配置される。
続いて、トランスファモールド成形法により、例えば、エポキシ樹脂からなるモールド樹脂２を、樹脂封止用金型２０に設けられた樹脂注入口１２から、樹脂封止用金型２０内に充填する。
図６（ａ）に示したように、樹脂注入口１２から注入されたモールド樹脂２は、図中矢印の向きに流れるため、金型内を樹脂注入口１２に近い側から順次充填していく。
さらに、樹脂封止用金型２０内への樹脂充填が進むと、図６（ｂ）に示したように、モールド樹脂は金型内の樹脂注入口１２と垂直な方向に延在する凸部２３によって、その流れの向きが変わる。図中矢印で示すとおり、図中下向きの流れ、すなわち、ダイパッド１ａを樹脂シート３に押し付けようとする向きの流れとなる。この結果、ダイパッド１ａは樹脂シート３に選択的に加圧されるため、ダイパッド１ａと樹脂シート３との良好な密着を確実に確保することができる。
一方、上部金型２１に凸部２３が無い場合、モールド樹脂の流れは、注入口から平行に流れるので、ダイパッド１ａを樹脂シート３に選択的に、確実に押し付けるようなモールド樹脂の流れは得られず、その結果、ダイパッド１ａと樹脂シート３との密着が不十分になる可能性がある。
それに対して、本実施の形態１によれば、前述の通り、ダイパッド１ａを樹脂シート３に選択的に、確実に押し付けることができるので、仮に、金型内に樹脂シート３、曲げフレーム１を設置した時にダイパッド１ａと樹脂シート３の間に、寸法公差の関係等により多少の隙間があった場合でも、確実にダイパッド１ａと樹脂シート３との間は密着されるという効果がある。
工程７：図５（ｇ）に示したように、全体を樹脂封止用金型２０から取り出した後、モールド樹脂２を完全硬化させるためのポストキュア、タイバーなどのフレーム余分部の切断等を行なう。更に、曲げフレーム（外部端子）１の成形を行なうことにより、図１に示すような半導体装置１００が完成する。
パワーチップ、ＩＣチップは、単数でも複数でもよく、アルミワイヤや金線ワイヤは、材料を特定するものではなく、例えば、アルミニウムや金を主成分とする合金や、銅等のアルミニウムや金以外の金属からなるワイヤでも良い。
実施の形態２．
図８は、本発明に係る半導体装置の実施の形態２を示す平面図である。本実施の形態２の半導体装置においては、溝１０の位置が、モールド樹脂２の上方において樹脂シート３の面投影領域と重なり溝１０が配置されたモールド樹脂２面の中央よりも、樹脂注入口１２に近い位置に配置されている。
本実施の形態２によれば、トランスファーモールド成形時において、モールド樹脂２がダイパッドを樹脂シート３に押し付ける加圧力が有効に働くので、より確実にダイパッドと樹脂シート３との間は密着されるという効果がある。
実施の形態３．
図９は、本発明に係る半導体装置の実施の形態３を示す断面図である。本実施の形態３における半導体装置では、溝１０が、モールド樹脂２の開口部の幅が溝１０の底部の幅より大きなテーパー形状であり、その角度は、曲げフレーム１と垂直な方向に対して１５°〜４５°傾いた角度であることが望ましい。
本実施の形態３によれば、トランスファーモールド成形時において、モールド樹脂２がダイパッドを樹脂シート３に押し付ける加圧力が広い範囲にわたって有効に働くので、より確実にダイパッドと樹脂シート３との間は密着されるという効果がある。
実施の形態４．
図１０は、本発明に係る半導体装置の実施の形態４を示す断面図である。本実施の形態４における半導体装置では、溝１０の底部がＲ形状になっている。
本実施の形態４によれば、トランスファーモールド成形時に使用する金型の溝形成のための凸部がモールド樹脂２の流動によって摩耗するのを低減し、金型部品の寿命が長くなり、製造装置を安価にすることができる。
実施の形態５．
図１１は、本発明に係る半導体装置の実施の形態５を示す断面図である。本実施の形態５における半導体装置では、溝１０の底部に、溝１０の幅より小さい直径の固定ピンを挿入した固定ピン穴跡１１を一箇所もしくは複数有する。
本実施の形態５によれば、トランスファーモールド成形時に固定ピンを用いることにより、より確実にダイパッドと樹脂シート３との間は密着されるという効果がある。
本発明に係る半導体装置の実施の形態１を示す斜視図である。 図１のＩ−Ｉ断面図である。 図１の下面図である。 本実施の形態１の半導体装置の製造工程を示す断面図である。 本実施の形態１の半導体装置の製造工程を示す断面図である。 本実施の形態１の半導体装置の製造工程を示す断面図である。 本発明に係る半導体装置の実施の形態１を示す断面図である。 本発明に係る半導体装置の実施の形態２を示す平面図である。 本発明に係る半導体装置の実施の形態３を示す断面図である。 本発明に係る半導体装置の実施の形態４を示す断面図である。 本発明に係る半導体装置の実施の形態５を示す断面図である。
符号の説明
１ 曲げフレーム、１ａ ダイパッド、１ｂ 段差部、１ｃ 端子、
２ モールド樹脂、３ 樹脂シート、４ 金属箔、５ パワーチップ、
６ アルミワイヤ、７ ＩＣチップ、８ 金線ワイヤ、１０ 溝、１１ 固定ピン穴跡、１２ 樹脂注入口、２０ 金型、２１ 上金型、２２ 下金型、２３ 凸部、
２４ 固定ピン、１００ 半導体装置。

Claims (5)

  1. 半導体チップと、上記半導体チップを表面に搭載するダイパッドと、上記ダイパッドの裏面に一方の面が密着するように設けられた絶縁性の樹脂シートと、上記半導体チップ、上記ダイパッド及び上記樹脂シートを上記樹脂シートの他方の面が露出するように樹脂を樹脂注入口から注入してモールドしたモールド樹脂とを備え、
    上記モールド樹脂の上記樹脂シートの露出面と反対側の面に、上記樹脂注入口と垂直で、かつ、上記絶縁シートと平行な方向に延在する溝を有することを特徴とする半導体装置。
  2. 上記溝の配置箇所は、上記樹脂シートの面投影領域と重なり上記溝が配置された上記モールド樹脂面の中央よりも、上記樹脂注入口に近い位置であることを特徴とする請求項１記載の半導体装置。
  3. 上記溝は、上記溝の開口幅が上記溝の底部の幅より大きなテーパ形状に形成されていることを特徴とする請求項１記載の半導体装置。
  4. 上記溝の底部がＲ形状であることを請求項１記載の特徴とする半導体装置。
  5. 上記溝の底部に、上記溝の幅より小さな径の固定ピンを挿入した跡である固定ピン穴跡を有することを特徴とする請求項１記載の半導体装置。
JP2005357171A 2005-12-12 2005-12-12 半導体装置 Active JP4422094B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005357171A JP4422094B2 (ja) 2005-12-12 2005-12-12 半導体装置
US11/599,258 US7808085B2 (en) 2005-12-12 2006-11-15 Semiconductor device and mold for resin-molding semiconductor device
KR1020060119782A KR100850147B1 (ko) 2005-12-12 2006-11-30 반도체 장치 및 반도체 장치의 수지 밀봉용 금형
CN2010102844393A CN101980357B (zh) 2005-12-12 2006-12-07 半导体器件的制造方法以及半导体器件的树脂密封用模具
CNA2006101640903A CN1983574A (zh) 2005-12-12 2006-12-07 半导体器件以及半导体器件的树脂密封用模具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005357171A JP4422094B2 (ja) 2005-12-12 2005-12-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2007165425A true JP2007165425A (ja) 2007-06-28
JP4422094B2 JP4422094B2 (ja) 2010-02-24

Family

ID=38138485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005357171A Active JP4422094B2 (ja) 2005-12-12 2005-12-12 半導体装置

Country Status (4)

Country Link
US (1) US7808085B2 (ja)
JP (1) JP4422094B2 (ja)
KR (1) KR100850147B1 (ja)
CN (2) CN101980357B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129584A (ja) * 2009-12-15 2011-06-30 Renesas Electronics Corp 半導体装置及び通信方法
KR20150072939A (ko) * 2013-12-20 2015-06-30 삼성전기주식회사 전력 반도체 패키지 및 그 제조 방법
CN104795337A (zh) * 2014-01-17 2015-07-22 三菱电机株式会社 电力用半导体装置及其制造方法
US9947613B2 (en) 2014-11-07 2018-04-17 Mitsubishi Electric Corporation Power semiconductor device and method for manufacturing the same
JP2020053611A (ja) * 2018-09-28 2020-04-02 三菱電機株式会社 半導体モジュール、および、半導体モジュールの製造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7880317B2 (en) * 2005-11-22 2011-02-01 Sony Corporation Semiconductor device and method of manufacturing semiconductor device
US7808088B2 (en) * 2006-06-07 2010-10-05 Texas Instruments Incorporated Semiconductor device with improved high current performance
DE112006004098B4 (de) * 2006-11-06 2013-01-31 Infineon Technologies Ag Halbleiter-Baugruppe mit einer Lead-Frame-Anordnung mit mindestens zwei Halbleiterchips und Verfahren zu deren Herstellung
KR101391924B1 (ko) * 2007-01-05 2014-05-07 페어차일드코리아반도체 주식회사 반도체 패키지
US7875962B2 (en) * 2007-10-15 2011-01-25 Power Integrations, Inc. Package for a power semiconductor device
JP5272768B2 (ja) * 2009-02-05 2013-08-28 三菱電機株式会社 電力用半導体装置とその製造方法
JP5672242B2 (ja) * 2009-12-24 2015-02-18 株式会社村田製作所 電子部品の製造方法
US8178961B2 (en) * 2010-04-27 2012-05-15 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and package process
JP5876669B2 (ja) * 2010-08-09 2016-03-02 ルネサスエレクトロニクス株式会社 半導体装置
JP2012119488A (ja) * 2010-11-30 2012-06-21 Sanken Electric Co Ltd 半導体装置の製造方法及び半導体装置
JP5796956B2 (ja) * 2010-12-24 2015-10-21 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
CN102683299B (zh) * 2011-01-07 2015-01-07 新电元工业株式会社 树脂密封型半导体装置及树脂密封用模具
JP2013093504A (ja) * 2011-10-27 2013-05-16 Toshiba Corp 半導体装置の製造方法および冶具
US8598694B2 (en) * 2011-11-22 2013-12-03 Infineon Technologies Ag Chip-package having a cavity and a manufacturing method thereof
JP2013239659A (ja) * 2012-05-17 2013-11-28 Sumitomo Electric Ind Ltd 半導体デバイス
ITTO20120854A1 (it) * 2012-09-28 2014-03-29 Stmicroelectronics Malta Ltd Contenitore a montaggio superficiale perfezionato per un dispositivo integrato a semiconduttori, relativo assemblaggio e procedimento di fabbricazione
JP2015065339A (ja) * 2013-09-25 2015-04-09 三菱電機株式会社 半導体装置
US10170409B2 (en) * 2013-12-23 2019-01-01 Intel Corporation Package on package architecture and method for making
US9716072B2 (en) * 2014-05-12 2017-07-25 Mitsubishi Electric Corporation Power semiconductor device and method of manufacturing the same
KR20160138299A (ko) * 2014-05-14 2016-12-02 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법
US9269647B2 (en) * 2014-05-29 2016-02-23 Samsung Electronics Co., Ltd. Semiconductor package having heat dissipating member
US10262912B2 (en) * 2015-04-15 2019-04-16 Mitsubishi Electric Corporation Semiconductor device
US20200031661A1 (en) * 2018-07-24 2020-01-30 Invensense, Inc. Liquid proof pressure sensor
JP7340706B2 (ja) 2020-01-30 2023-09-07 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト アクセス可能な金属クリップ付きパワー半導体モジュール
KR20210148743A (ko) * 2020-06-01 2021-12-08 삼성전자주식회사 반도체 패키지
US20240145325A1 (en) * 2022-10-31 2024-05-02 Infineon Technologies Austria Ag Semiconductor Package with Molded Heat Dissipation Plate

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204064A (ja) 1995-01-25 1996-08-09 Hitachi Ltd 半導体装置
JPH09199645A (ja) * 1996-01-17 1997-07-31 Mitsubishi Electric Corp 半導体装置および半導体モジュール
US6734571B2 (en) * 2001-01-23 2004-05-11 Micron Technology, Inc. Semiconductor assembly encapsulation mold
JP2002329815A (ja) 2001-05-01 2002-11-15 Sony Corp 半導体装置と、その製造方法、及びその製造装置
JP2004146706A (ja) 2002-10-28 2004-05-20 Sony Corp 半導体装置
JP2005109100A (ja) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3854957B2 (ja) * 2003-10-20 2006-12-06 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP4146785B2 (ja) 2003-11-19 2008-09-10 三菱電機株式会社 電力用半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129584A (ja) * 2009-12-15 2011-06-30 Renesas Electronics Corp 半導体装置及び通信方法
KR20150072939A (ko) * 2013-12-20 2015-06-30 삼성전기주식회사 전력 반도체 패키지 및 그 제조 방법
KR101983164B1 (ko) * 2013-12-20 2019-08-28 삼성전기주식회사 전력 반도체 패키지 및 그 제조 방법
CN104795337A (zh) * 2014-01-17 2015-07-22 三菱电机株式会社 电力用半导体装置及其制造方法
JP2015135907A (ja) * 2014-01-17 2015-07-27 三菱電機株式会社 電力用半導体装置及びその製造方法
US9947613B2 (en) 2014-11-07 2018-04-17 Mitsubishi Electric Corporation Power semiconductor device and method for manufacturing the same
JP2020053611A (ja) * 2018-09-28 2020-04-02 三菱電機株式会社 半導体モジュール、および、半導体モジュールの製造方法

Also Published As

Publication number Publication date
JP4422094B2 (ja) 2010-02-24
CN1983574A (zh) 2007-06-20
CN101980357A (zh) 2011-02-23
KR20070062413A (ko) 2007-06-15
KR100850147B1 (ko) 2008-08-04
US7808085B2 (en) 2010-10-05
US20070132112A1 (en) 2007-06-14
CN101980357B (zh) 2013-05-01

Similar Documents

Publication Publication Date Title
JP4422094B2 (ja) 半導体装置
US7781262B2 (en) Method for producing semiconductor device and semiconductor device
US7495323B2 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
US7671453B2 (en) Semiconductor device and method for producing the same
US7714455B2 (en) Semiconductor packages and methods of fabricating the same
JP6266168B2 (ja) 半導体装置
KR101561934B1 (ko) 반도체 패키지 및 그의 제조방법
CN104025287A (zh) 半导体装置
US6893898B2 (en) Semiconductor device and a method of manufacturing the same
US8253247B2 (en) Semiconductor device and method for manufacturing the same
JP2002329815A (ja) 半導体装置と、その製造方法、及びその製造装置
JP4614107B2 (ja) 半導体装置
JP4732138B2 (ja) 半導体装置及びその製造方法
JP2006210941A (ja) 半導体装置
JP5095957B2 (ja) 回路装置の製造方法
JP2008034728A (ja) 回路装置およびその製造方法
JP2005311214A (ja) 半導体装置およびその製造方法
JP4840305B2 (ja) 半導体装置の製造方法
JP2008502158A (ja) 平面性と放熱性の良好な高出力マルチチップモジュールパッケージ
JPH11330116A (ja) 半導体装置の製造方法、それに使用されるリードフレーム及び成型用金型
JP4760543B2 (ja) モールドパッケージおよびその製造方法
JP2009194275A (ja) 実装用組立構造および樹脂封止型半導体装置
JP2008004971A (ja) 半導体装置およびその製造方法
JP2004158594A (ja) 樹脂封止金型およびそれを用いた半導体装置の製造方法
JP2013073982A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4422094

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250