JP2007163892A - Defect correction apparatus and defect correction method - Google Patents
Defect correction apparatus and defect correction method Download PDFInfo
- Publication number
- JP2007163892A JP2007163892A JP2005360812A JP2005360812A JP2007163892A JP 2007163892 A JP2007163892 A JP 2007163892A JP 2005360812 A JP2005360812 A JP 2005360812A JP 2005360812 A JP2005360812 A JP 2005360812A JP 2007163892 A JP2007163892 A JP 2007163892A
- Authority
- JP
- Japan
- Prior art keywords
- defect
- correction
- defect correction
- correction method
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、本発明は、多数の配線部繰り返し形成された基板上の欠陥を修正する欠陥修正装置、及び欠陥修正方法に関する。 The present invention relates to a defect correction apparatus and a defect correction method for correcting defects on a substrate on which a large number of wiring portions are repeatedly formed.
従来、有機EL(Electro Luminescence)ディスプレイや液晶ディスプレイなどのディスプレイ装置、所謂FPD(Flat Panel Display)の製造において、FPDが大型化するにつれ、その駆動用の配線基板となる所謂TFT(Thin Film Transistor)基板に生じる欠陥箇所が増加し、歩留まりが低下するため、欠陥箇所を修正する欠陥修正工程が必須となっている。
欠陥を修正する手法としては、例えばレーザ光照射(レーザリペア)による短絡箇所の切断や、レーザCVD(Chemical Vapor Deposition;化学気相成長)法による断線箇所の結線などが挙げられる。欠陥修正を行う装置の一例として、所用の加工形状に整合したビーム形状で均等なエネルギーのレーザ光を対象物に照射して所定箇所を正確に、かつ能率よく加工し、修正を行うレーザ加工装置がある(例えば、特許文献1参照)。
As a technique for correcting the defect, for example, cutting of a short-circuited portion by laser light irradiation (laser repair), connection of a broken portion by a laser CVD (Chemical Vapor Deposition) method, or the like can be given. As an example of a device that performs defect correction, a laser processing device that corrects and efficiently processes a predetermined location by irradiating a target with laser light of equal energy in a beam shape that matches a desired processing shape, and performs correction (For example, refer to Patent Document 1).
ところで、特許文献1に記載のように、単純に欠陥画像(被検査画像)と基準パターンとの差画像を欠陥範囲として修正を行った場合、その欠陥の種類を把握していないと修正に失敗しやすい。
By the way, as described in
例えば、ディスプレイ用のTFT基板などの場合には、各画素に対応する配線部内に、信号配線や走査配線のみならず複数の電位供給配線が存在するため、画素内の配線密度の増大化や画素構造の複雑化が著しい。
同一の配線に接して生じている欠陥や、配線部内で略同位置に生じている欠陥等の修正においても、周囲に位置している部材の種類や有無に応じてそれぞれ異なる欠陥修正手法を選定することが必要となる。例えば、レーザ光照射による短絡箇所の切断を検討する場合、熱拡散によって周囲の薄膜トランジスタ(TFT)等に変質が生じることを回避する必要がある。
特に、有機ELディスプレイのように配線部(画素)を構成する配線の種類や配置が複雑な場合とか、配線の両端に電源が接続されている電位供給配線などの両側駆動の配線が他の片側駆動配線と混在して配線部を構成している場合などには、欠陥に対する修正手法の選択肢が極端に増大し、これに伴って適切な修正手法を選びとることも困難となる。
For example, in the case of a TFT substrate for display or the like, since there are a plurality of potential supply wirings as well as signal wirings and scanning wirings in the wiring portion corresponding to each pixel, the wiring density in the pixel is increased and the pixel The complexity of the structure is remarkable.
Select different defect correction methods depending on the type and presence of surrounding members, even when correcting defects that are in contact with the same wiring, or defects that occur at approximately the same position in the wiring section. It is necessary to do. For example, when considering the cutting of a short-circuited part by laser light irradiation, it is necessary to avoid deterioration of the surrounding thin film transistor (TFT) or the like due to thermal diffusion.
In particular, when the type and arrangement of the wiring constituting the wiring portion (pixel) is complicated as in an organic EL display, the wiring on both sides such as the potential supply wiring connected to the power supply at both ends of the wiring is on the other side. In the case where the wiring part is configured in a mixed manner with the drive wiring, the choices of correction methods for defects are extremely increased, and accordingly, it is difficult to select an appropriate correction method.
このようにディスプレイのパネル製造においては、欠陥の発生態様とこれに対する修正手法(修正手順)の選択肢が増加し、1つの欠陥の修正のために何回ものレーザ光照射を行う必要が生じてレーザ光の照射条件決定までに要する時間が長くなる。 As described above, in the display panel manufacturing, there are more choices of defect generation modes and correction methods (correction procedures) therefor, and it becomes necessary to irradiate laser light several times to correct one defect. The time required to determine the light irradiation conditions becomes longer.
パネル製造ラインの欠陥修正工程では、作業者がその場で欠陥を確認して、欠陥修正法を決定し、レーザリペア等の欠陥修正作業を行うため、タクトタイムがかかりすぎ、欠陥修正工程の作業速度がライン全体の量産速度に追いついていない問題がある。 In the defect correction process on the panel manufacturing line, the operator confirms the defect on the spot, decides the defect correction method, and performs the defect correction work such as laser repair. There is a problem that the speed has not kept up with the mass production speed of the entire line.
そのため、多くのパネル製造工場では、複数台の欠陥修正装置(レーザリペア機)を購入し、各欠陥修正装置を担当する作業者を増員することで、このような問題を回避している。 For this reason, many panel manufacturing factories avoid such problems by purchasing a plurality of defect repair devices (laser repair machines) and increasing the number of workers in charge of each defect repair device.
しかしながら、このような回避方法を用いた場合、欠陥修正装置や作業者数の著しい増加により、装置コストや作業者の工数費が膨らみ、利益が著しく低下するという深刻な問題が発生してしまう。 However, when such an avoidance method is used, a serious problem arises in that the apparatus cost and the man-hour cost of the workers increase due to a significant increase in the number of defect correcting devices and workers, and the profit is significantly reduced.
本発明は斯かる点に鑑みてなされたものであり、欠陥修正工程の作業効率の向上、並びにタクトタイムの短縮を目的とする。 The present invention has been made in view of such points, and aims to improve the work efficiency of the defect correction process and shorten the tact time.
上記課題を解決するため、本発明の欠陥修正装置は、複数の配線部が繰り返し形成された基板を撮影した欠陥画像と欠陥の無い参照画像とを照合して検出された欠陥を修正する欠陥修正装置であって、過去に実施された欠陥修正手法を含む複数の欠陥修正手法が蓄積されたデータベースから、前記欠陥が検出された箇所に対応して優先度の高い欠陥修正手法を読み出し、その読み出された欠陥修正手法に基づいて前記欠陥の修正を行う修正方法生成手段を備えることを特徴とする。
この欠陥修正装置においては、予め配線部を複数の領域に区分し欠陥が検出された領域及びその特徴に応じて、欠陥発生態様を分類する。
In order to solve the above problems, the defect correction apparatus of the present invention corrects a defect detected by comparing a defect image obtained by photographing a substrate on which a plurality of wiring portions are repeatedly formed with a reference image having no defect. The apparatus reads out a high-priority defect correction method corresponding to a location where the defect is detected from a database in which a plurality of defect correction methods including a defect correction method performed in the past are accumulated. A correction method generating means for correcting the defect based on the issued defect correction technique is provided.
In this defect correction apparatus, the wiring portion is divided into a plurality of regions in advance, and the defect occurrence mode is classified according to the region where the defect is detected and its feature.
上記構成によれば、欠陥が検出された箇所に対応して過去に実施した欠陥修正手法や登録された欠陥修正手法を優先的に呼び出すことができるので、複雑な修正が必要であっても、欠陥修正手法が容易に決定され、欠陥修正装置を操作する作業者の作業効率が向上する。 According to the above configuration, since it is possible to preferentially call a defect correction method or a registered defect correction method performed in the past corresponding to a location where a defect is detected, even if complicated correction is necessary, The defect correction technique is easily determined, and the work efficiency of the operator who operates the defect correction apparatus is improved.
本発明の欠陥修正方法は、複数の配線部が繰り返し形成された基板を撮影した欠陥画像と欠陥の無い参照画像とを照合して検出された欠陥を修正する欠陥修正装置を用いた欠陥修正方法であって、前記欠陥の前記基板上での位置情報、及び前記欠陥が前記配線部を構成する複数の領域のいずれに属するかを示す領域情報を抽出する過程と、前記欠陥の特徴情報を抽出する過程と、過去に実施された欠陥修正手法を含む種々の欠陥修正手法が蓄積されたデータベースから、前記欠陥の位置情報、領域情報及び特徴情報に対応して優先度の高い欠陥修正手法を読み出す過程と、読み出された前記欠陥修正手法に基づいて欠陥の修正を行う過程とを有することを特徴とする。
この欠陥修正方法においては、予め複数の領域に区分された配線部上で欠陥が検出された領域及びその特徴に応じて、欠陥発生態様を分類する。
The defect correction method of the present invention is a defect correction method using a defect correction apparatus that corrects a defect detected by comparing a defect image obtained by photographing a substrate on which a plurality of wiring portions are repeatedly formed with a reference image having no defect. A process of extracting positional information of the defect on the substrate and area information indicating which of the plurality of areas constituting the wiring portion the defect belongs to, and extracting feature information of the defect A defect correction method having a high priority corresponding to the position information, area information, and feature information of the defect is read out from a database in which various defect correction methods including a process of performing and a defect correction method performed in the past are accumulated. And a step of correcting a defect based on the read defect correction method.
In this defect correction method, the defect occurrence mode is classified according to the area where the defect is detected on the wiring section previously divided into a plurality of areas and the characteristics thereof.
上記構成によれば、欠陥が検出された箇所に対応して過去に実施した欠陥修正手法や登録された欠陥修正手法を優先的に呼び出すことができるので、複雑な修正が必要であっても、欠陥修正手法が容易に決定される。 According to the above configuration, since it is possible to preferentially call a defect correction method or a registered defect correction method performed in the past corresponding to a location where a defect is detected, even if complicated correction is necessary, Defect repair techniques are easily determined.
本発明の欠陥修正装置によれば、欠陥修正工程の作業効率の向上、及びタクトタイムの短縮が可能である。したがって、欠陥修正装置の購入及び作業者数の増加の必要なくなるので、装置コストや作業者の工数費を抑制できる。 According to the defect correction apparatus of the present invention, the work efficiency of the defect correction process can be improved and the tact time can be shortened. Therefore, since it is not necessary to purchase a defect correction device and increase the number of workers, the device cost and the man-hour cost of the worker can be suppressed.
本発明の欠陥修正方法によれば、欠陥修正工程の作業効率の向上、及びタクトタイムの短縮が可能である。 According to the defect correction method of the present invention, the work efficiency of the defect correction process can be improved and the tact time can be shortened.
以下、本発明の実施の形態例について、添付図面を参照しながら説明する。
本実施形態では、目的とする配線基板がディスプレイ装置を構成する場合について、つまり配線基板を構成する多数の配線部をディスプレイ装置の画素に対応して2次元マトリクス状に多数形成する場合について、説明を行う。
Embodiments of the present invention will be described below with reference to the accompanying drawings.
In the present embodiment, a case where a target wiring substrate constitutes a display device, that is, a case where a large number of wiring portions constituting the wiring substrate are formed in a two-dimensional matrix corresponding to the pixels of the display device will be described. I do.
図1に、一実施形態に係る配線基板の製造工程のフローチャートを示す。
本実施形態においては、まず、基板上に、走査配線と、層間絶縁膜と、信号配線及び電位供給配線とを、目的とする配線部の主要構成として積層形成することによって、配線部形成工程を行う(ステップS1,S2,S3)。
FIG. 1 shows a flowchart of a manufacturing process of a wiring board according to an embodiment.
In the present embodiment, first, the wiring portion forming step is performed by laminating the scanning wiring, the interlayer insulating film, the signal wiring and the potential supply wiring as the main components of the target wiring portion on the substrate. (Steps S1, S2, S3)
続いて、図2の模式図に示すように、最終的な配線基板1を構成する共通の基板3に対し、多数の配線部2を光学的に観察して欠陥配線部2aを検出する光学検査工程を行う(ステップS4)。欠陥配線部2aの基板3における欠陥位置情報が欠陥修正装置のコンピュータ等の制御部に送られる。この光学検査工程においては、欠陥配線部2aに対する撮像によって、欠陥配線部2aの存在のみならず、欠陥(パターン欠陥、異物など)及びその位置をはじめとする所謂パターン欠陥分類情報のほか、欠陥のサイズや種類(材料な状態など)等の特徴をも特定する。
Subsequently, as shown in the schematic diagram of FIG. 2, an optical inspection for detecting a defective wiring portion 2a by optically observing a large number of
欠陥修正工程では、欠陥修正装置が上記欠陥位置情報を読み込むことにより、欠陥修正装置のステージが欠陥位置に移動し、観察系で欠陥を確認し、レーザ照射により欠陥を修正することができる。 In the defect correction step, the defect correction apparatus reads the defect position information, so that the stage of the defect correction apparatus moves to the defect position, the defect is confirmed by the observation system, and the defect can be corrected by laser irradiation.
後述するように、予めデータベースに蓄積された、過去に実施された欠陥修正手法を含む欠陥修正手法(リペアレシピ)を、光学検査工程で検出された欠陥と、目的とする所定の配線部を構成する複数の領域との位置関係に対応して選択的に読み出して(ステップS5)、選択された適切な欠陥修正手法によって、欠陥配線部を修正する欠陥修正工程を行い(ステップS6)、所望の配線基板を製造する。 As will be described later, a defect correction method (repair recipe) including a defect correction method implemented in the past and stored in advance in a database is configured with defects detected in the optical inspection process and a predetermined predetermined wiring unit. Selectively read out in correspondence with the positional relationship with a plurality of areas to be performed (step S5), and a defect correcting process for correcting the defective wiring portion by the selected appropriate defect correcting technique is performed (step S6), A wiring board is manufactured.
本発明では、過去の欠陥修正手法(欠陥修正手順)のデータファイルを呼び出せることで修正工程を大幅に効率化できる。さらに、欠陥位置、サイズ、種類を検出して、適切な修正データが選択されることで欠陥の修正工程の自動化が可能となるものである。 In the present invention, since the data file of the past defect correction method (defect correction procedure) can be called up, the correction process can be made much more efficient. Furthermore, the defect correction process can be automated by detecting the defect position, size, and type and selecting appropriate correction data.
本実施形態において検査対象とする所定の配線部2(単位画素)の概略構成を、図3Aに示す。
この配線部2は、基板3上に走査配線(破線図示)4が設けられ、この走査配線4上に、層間絶縁膜5を介して、信号配線6,電流供給配線7,グラウンド電極8が、走査配線4とは直交する方向に主として延在して配置されている。
信号配線6は、グラウンド電極8からに連結されたキャパシタ(容量素子)12に対し、第1TFT素子7のゲートを介して対向する構成とされ、更にキャパシタ12は、電流供給配線7がソースとなる第2のTFT素子10のゲートとして設けられている。電流供給配線7に対して第2のTFT素子10を介して対抗する配線は、発光部となる有機EL素子(図示せず)のアノード電極11に連結されている。
FIG. 3A shows a schematic configuration of a predetermined wiring section 2 (unit pixel) to be inspected in the present embodiment.
In the
The
この配線部2における動作は、走査配線4をa1、信号配線6をb1、電位供給配線7をb2、グラウンド配線8をb3、第1及び第2のTFT素子9及び10をTr1及びTr2、アノード電極11を有する発光部をEL、キャパシタ12をcとすると、図3Bに示す等価回路図に沿ってなされる。
すなわち、電位供給配線b2には常時電流が供給されており、走査配線a1に走査パルスが印加されかつ信号配線b1に所要の信号が供給されると、第1のTFT素子Tr1がオン状態になり、キャパシタcに所要の信号が書き込まれる。この書き込まれた信号に基づいて第2のTFT素子Tr2がオン状態になり、信号量に応じた電流が電位供給配線b2を通して発光部ELに供給され、発光部ELにおける発光表示がなされる。
In the operation of the
That is, a current is always supplied to the potential supply wiring b2, and when a scanning pulse is applied to the scanning wiring a1 and a required signal is supplied to the signal wiring b1, the first TFT element Tr1 is turned on. A required signal is written to the capacitor c. Based on the written signal, the second TFT element Tr2 is turned on, and a current corresponding to the signal amount is supplied to the light emitting unit EL through the potential supply wiring b2, and light emission display is performed in the light emitting unit EL.
図4は、図3に示した配線部2(単位画素)を基板上に複数形成した例を示したものである。
本実施形態に係る配線基板の製造方法においては、この配線部を構成する有限数の領域(本例では4つ)のうちのどの領域で欠陥が生じているかに応じて、つまり光学検査工程で検出された欠陥の位置に応じて、前述した欠陥修正工程でデータベースから読み出す欠陥配線部2の修正手法(リペアレシピ)を大別する。
なお以降の説明において、配線部(単位画素)上の欠陥が存在する領域を特に欠陥領域ともいう。
FIG. 4 shows an example in which a plurality of wiring portions 2 (unit pixels) shown in FIG. 3 are formed on a substrate.
In the method of manufacturing the wiring board according to the present embodiment, depending on which region of the finite number of regions (four in this example) constituting the wiring portion has a defect, that is, in the optical inspection process. Depending on the position of the detected defect, the correction method (repair recipe) of the
In the following description, a region where a defect exists on the wiring portion (unit pixel) is also referred to as a defective region.
図5に欠陥配線部2aの一例の構成を示すように、単位画素を以下の4つの領域に分割する。
第1領域14:配線部分(走査線あり)
第2領域15:配線部分(走査線なし)
第3領域16:TFT素子部(走査線あり)
第4領域17:キャパシタ及びTFT素子部(走査線なし)
As illustrated in FIG. 5 as an example of the configuration of the defective wiring portion 2a, the unit pixel is divided into the following four regions.
1st area | region 14: Wiring part (with scanning line)
Second region 15: wiring portion (no scanning line)
Third region 16: TFT element portion (with scanning line)
Fourth region 17: capacitor and TFT element portion (no scanning line)
第1領域14及び第2領域15には熱拡散によって変質する部材が存在しないことから、例えば異物などによる短絡箇所にレーザ光を直接照射して完全修正を行うことが可能な領域である。但し、第1領域14は直下に走査配線4が存在するため、その直上ではレーザ光照射時に注意を要する領域であり、第2領域15は下層に走査配線が存在しないため、例えばより高いエネルギーでレーザ光の照射を行うことが可能な領域となる。
これに対し、第3領域16及び第4領域17は、TFT素子ややキャパシタなどの部材が存在する領域であり、これらに新たな欠陥や変質が生じたりすると、完全修復が難しい領域である。更に、第3領域16では下層に走査配線が存在するため、この第3領域16は、可能な限り直接的な修正加工を避け、やむを得ない場合にも低いエネルギーでレーザ光照射を行うなどの配慮が必要となる、更に難しい領域となる。
このように、それぞれの領域によって適宜適切な修正手法を用いてレーザリペアを行う必要がある。
Since the
On the other hand, the
As described above, it is necessary to perform laser repair using an appropriate correction method appropriately for each region.
本実施形態に係る欠陥修正工程においては、少なくとも光学検査工程に先立って、前述した本来の等価回路に基づいて欠陥の無い配線部2を有限数の領域に分類することによって、欠陥配線部2aに対しても光学検査工程において、図5に示すように、第1領域14〜第4領域17の中のどの領域に欠陥20が生じているかを判定することが可能となる。
なお、このように配線部2を有限数の領域に分類することは、予めデータベースに欠陥修正手法を蓄積(記録)する最初の段階で、つまり配線部形成工程に先立って行うことが、生産における垂直立ち上げ(迅速な量産化)などを可能とする上で、より好ましいと考えられる。
In the defect correction process according to the present embodiment, prior to at least the optical inspection process, the defect wiring part 2a is classified into a finite number of areas by classifying the
The classification of the
次に、配線部2を第1領域14〜第4領域17に分類した後、画像座標系と、正確な欠陥修正手法を自動選択するのに必要となる欠陥サイズや欠陥種類の情報とを基に、図6に示すように、A1,B1,C1・・・と更に細分化する。
Next, after classifying the
本実施形態に係る配線基板の製造工程では、光学検査工程において欠陥の有無のみならずその位置やサイズ及び種類を特定するものであるが、結果の位置を特定する具体的な手段としては、図7に示すように、単位画素に対応する配線部の一角を座標原点(0,0)とし、(X,Y)の位置にある欠陥20aの座標系情報を(x1,y1)として特定する手法が挙げられる。また、欠陥のサイズや種類を特定する具体的な手法としては、欠陥部における反射率や明暗等の物理的特性の、所定の構成における場合との差を検出する手法が挙げられる。 In the manufacturing process of the wiring board according to the present embodiment, not only the presence or absence of defects but also the position, size and type are specified in the optical inspection process. As a specific means for specifying the position of the result, FIG. As shown in FIG. 7, a method of specifying a corner of the wiring portion corresponding to the unit pixel as the coordinate origin (0, 0) and the coordinate system information of the defect 20a at the position (X, Y) as (x1, y1). Is mentioned. Moreover, as a specific method for specifying the size and type of the defect, there is a method for detecting a difference in physical characteristics such as reflectance and brightness at a defective portion from that in a predetermined configuration.
また、前述した第1領域14〜第2領域17について領域毎の欠陥情報を検出し、当該検出した欠陥を識別するためには、欠陥画像からどの領域(領域)に欠陥があるか、すなわち欠陥領域を認識する必要がある。
そのため、予め図8のように一画素分の領域登録情報を用意し、各領域の画像を個別に作成する。そして、欠陥画像21の各領域とのパターンマッチング(照合)を行い、欠陥20bの位置を算出する。その際、登録領域情報とパターンマッチングを行う欠陥画像21の領域は、例えば図8の例の第1領域14のように、欠陥が無い箇所でかつ完全に一致する領域とする。欠陥画像21における欠陥の存在する領域(第4領域17)を、マッチングされた領域(第1領域14)との相対位置から算出することにより、欠陥20bによるパターンマッチングの誤差や欠陥20bのある領域に位置ずれや欠損等がある場合でも、正しい欠陥領域の取得が可能となる。
なお、領域取得の精度を上げる手法として、欠陥画像21と近接する配線部を撮像した画像(もしくは隣接する配線部の画像)を用いて先の登録領域情報の領域毎にパターンマッチングを行うことも挙げられる。
Further, in order to detect defect information for each of the
Therefore, area registration information for one pixel is prepared in advance as shown in FIG. 8, and an image of each area is created individually. And pattern matching (collation) with each area | region of the defect image 21 is performed, and the position of the defect 20b is calculated. At this time, the area of the defect image 21 to be subjected to pattern matching with the registration area information is an area that does not have a defect and completely coincides with, for example, the
As a technique for improving the accuracy of area acquisition, pattern matching may be performed for each area of the previous registration area information using an image obtained by imaging a wiring part adjacent to the defect image 21 (or an image of an adjacent wiring part). Can be mentioned.
また、図9に示すように、欠陥20cが登録領域情報の複数、例えば2つの近接領域に跨って存在する場合、欠陥20cの中心部が含まれる第4領域17を主領域(メイン領域)、それ以外の中心部は含まれないが欠陥20cが存在する第2領域を副領域(サブ領域)と定義する。このように主領域とそれ以外の副領域を定義することで欠陥20cの種類やリペア方法をより詳細なものとして定義できる。
Further, as shown in FIG. 9, when the defect 20c exists across a plurality of registered area information, for example, two adjacent areas, the
さらに、副領域は同一画素(同一配線部)内に存在するものの他に、近接画素に跨って存在する場合がある。その場合、図10Aに示すように近接画素(近接配線部)、及び基準画素(基準配線部)からなる補足領域情報を定義する。このとき、近接画素において、基準画素と同様に、基準画素の第1領域14〜第4領域17に対応する第5領域24〜第8領域27を区分する。
図10Bは、欠陥画像28内に2つの画素に跨って存在する欠陥20dが検出された例を示したものである。この例では、欠陥20dの中心部が含まれる図右側の基準画素(基準配線部)に主領域(第2領域15)、及びそれ以外の欠陥20dが含まれる図左側の近接画素(近接配線部)に副領域(第8領域27)を定義している。
Furthermore, the sub-region may exist over adjacent pixels in addition to those existing in the same pixel (same wiring portion). In that case, as shown in FIG. 10A, supplementary region information including a neighboring pixel (proximity wiring portion) and a reference pixel (reference wiring portion) is defined. At this time, in the adjacent pixels, similarly to the reference pixel, the
FIG. 10B shows an example in which a defect 20d existing across two pixels in the defect image 28 is detected. In this example, the reference pixel (reference wiring portion) on the right side of the drawing including the center portion of the defect 20d is the main region (second region 15), and the neighboring pixel (proximity wiring portion) on the left side of the drawing including the other defects 20d. ) Defines a sub-region (eighth region 27).
図11は、欠陥修正手法を示す欠陥修正情報(以下「リペアレシピ情報」ともいう。)の説明に供する図である。
本発明に係る欠陥修正情報(リペアレシピ情報)は、欠陥を模した欠陥オブジェクトと、配線部上における欠陥オブジェクトの位置及びその特徴に応じて修正処置が施される部分を示したリペアオブジェクトとを含むデータファイルである。例えば欠陥オブジェクトは、属する領域、規模、形状、当該欠陥オブジェクトが位置する回路等を示す。またリペアオブジェクトは、その欠陥に対応するレーザ照射の位置、出力等を示す。
FIG. 11 is a diagram for explaining defect correction information (hereinafter also referred to as “repair recipe information”) indicating a defect correction method.
The defect correction information (repair recipe information) according to the present invention includes a defect object that imitates a defect, and a repair object that indicates a portion to be corrected according to the position and characteristics of the defect object on the wiring portion. It is a data file that contains. For example, the defect object indicates a region to which the defect object belongs, a scale, a shape, a circuit where the defect object is located, and the like. The repair object indicates the position, output, etc. of the laser irradiation corresponding to the defect.
欠陥修正情報が蓄積されるデータベースの仕様及び欠陥修正手法の表示方法は、欠陥領域と欠陥の位置、大きさ等により欠陥修正手法の内容が異なってくるため、その条件毎に欠陥修正情報を登録する手法をとる。 The specifications of the database that stores defect correction information and the display method of the defect correction method differ depending on the defect area and the position and size of the defect, so the defect correction information is registered for each condition. Take a technique.
具体的には、図11に示すように、過去の例から欠陥修正情報の「レシピ名(もしくはレシピ番号)」、欠陥の領域を示す「領域番号」、副領域があれば「副領域番号」、配線基板1上の基準画素の位置を示す「基準画素番号」、その基準画素の上下、左右の近接画素の有無とその位置を示す「近接画素番号」、並びにレシピ登録される欠陥や欠陥修正手法を表すリペアオブジェクトの「オブジェクト数」をレシピヘッダ情報としてまず登録する。
なお、「欠陥情報」は、外部のADC(欠陥自動分類装置)による分類結果等の欠陥情報である。
Specifically, as shown in FIG. 11, “recipe name (or recipe number)” of defect correction information from the past example, “area number” indicating a defect area, and “sub area number” if there is a sub area. , “Reference pixel number” indicating the position of the reference pixel on the
The “defect information” is defect information such as a classification result by an external ADC (automatic defect classification apparatus).
次に、ヘッダ情報に登録されたオブジェクト数だけ欠陥オブジェクト(もしくはリペアオブジェクト)をオブジェクト情報として登録する。オブジェクト情報はレシピヘッダとの照合のための「レシピ名(もしくはレシピ番号)」、配線部内のオブジェクトの位置を示す「座標」、「オブジェクトの形状」、「角度」、「位置補正情報」が基本情報として登録される。これらの登録は欠陥オブジェクト及びリペアオブジェクトの双方について行われる。
なお補正情報は、実際の欠陥画像の欠陥位置との比較による位置補正のための情報であり、後に詳述する。
なお角度とは、XYステージ上における欠陥の正規の位置からの回転角度である。
Next, defect objects (or repair objects) are registered as object information by the number of objects registered in the header information. Object information is based on “recipe name (or recipe number)” for matching with the recipe header, “coordinates” indicating the position of the object in the wiring section, “object shape”, “angle”, and “position correction information” Registered as information. These registrations are performed for both the defect object and the repair object.
The correction information is information for position correction by comparison with a defect position of an actual defect image, and will be described in detail later.
The angle is a rotation angle from the normal position of the defect on the XY stage.
図11の例においては、欠陥オブジェクト32、それに対するリペアオブジェクト33a,33bをそれぞれ登録する。欠陥オブジェクト32は第2領域15と第4領域17に架かるので、領域番号として第2領域が、副領域として第4領域の情報が登録される。
In the example of FIG. 11, a
またオブジェクト情報においては、基準画素に予め原点(図7参照)を設けておき、その原点からの相対座標と角度でオブジェクト位置情報を登録する。データベースからリペアレシピ情報を読み込み、欠陥画像に重ね合わせて欠陥修正情報を表示装置に表示することより、作業者(オペレータ)が視認可能となり欠陥修正手法の内容を確認できる。 In the object information, the origin (see FIG. 7) is provided in advance in the reference pixel, and the object position information is registered with the relative coordinates and angle from the origin. By reading repair recipe information from the database and overlaying the defect image on the defect image and displaying the defect correction information on the display device, the operator (operator) can visually recognize the contents of the defect correction technique.
また欠陥の特徴を示すデータをヘッダ情報もしくは欠陥オブジェクト情報の欠陥情報に、ADC(欠陥自動分類装置)での分類結果等を保持しておくことで、欠陥の特徴から自動リペアレシピ検出も行うことが可能となる。 In addition, automatic repair recipe detection can be performed from defect characteristics by holding the classification result of ADC (defect automatic classification device) in the defect information of the defect information of the header information or defect object information. Is possible.
データベースに登録された欠陥修正情報を実際の欠陥画像に自動的に反映させる具体的な方法として、以下のようなものが挙げられる。 As a specific method for automatically reflecting the defect correction information registered in the database in the actual defect image, the following can be cited.
第1に、欠陥画像の欠陥位置の領域を検出し、その欠陥領域をヘッダ情報に有する欠陥修正情報を欠陥修正処理の候補とする方法である。 A first method is to detect a defect position area of a defect image and use defect correction information having the defect area in header information as a candidate for defect correction processing.
第2に、上記第1の方法に加えて、更に副領域が一致するヘッダ情報を有する欠陥修正情報を候補とする方法である。これは、欠陥が複数の領域に架かる場合に適用される。 Second, in addition to the first method, defect correction information having header information with a matching sub-area is used as a candidate. This is applied when a defect extends over a plurality of regions.
第3に、上記第1の方法に加えて、欠陥修正情報に登録されている欠陥位置情報(座標系)と欠陥の位置が一致する欠陥修正情報を候補とする方法である。 Third, in addition to the first method, the defect correction information in which the defect position information (coordinate system) registered in the defect correction information matches the position of the defect is used as a candidate.
第4に、上記第1の方法に加えて、欠陥修正情報に登録されているADC等の欠陥分類情報など欠陥の特徴が一致する欠陥修正情報を候補とする方法である。 Fourth, in addition to the first method, the defect correction information having the same defect characteristics such as the defect classification information such as ADC registered in the defect correction information is used as a candidate.
これらの諸条件を、基板3の特性を考慮して組み合わせ優先順位付けを行い、欠陥修正情報すなわち欠陥修正手法候補を選出する。選出された欠陥修正情報はリペアオブジェクトのみ欠陥画像に重ね合わせ表示する。 These various conditions are combined and prioritized in consideration of the characteristics of the substrate 3, and defect correction information, that is, defect correction technique candidates are selected. For the selected defect correction information, only the repair object is displayed superimposed on the defect image.
次に、データベースに登録された欠陥修正情報を実際の欠陥画像に自動的に反映させた例を、図12を参照して説明する。
図12下に示す欠陥画像34の欠陥20fは第2領域15(主領域)と第4領域17(主領域)に分類される。この欠陥位置により、つまり欠陥と有限数領域との位置関係により、図12上に示す修正手法(欠陥修正情報)1〜3に示すような第2領域15又は第4領域17も含む領域において生じうる欠陥位置に応じた修正手法1〜3の中から、欠陥サイズや欠陥種類について問題ないことを確認して最適な修正手法2のパターンが選択され、読み出される。
Next, an example in which the defect correction information registered in the database is automatically reflected in an actual defect image will be described with reference to FIG.
The defect 20f of the defect image 34 shown in the lower part of FIG. 12 is classified into a second area 15 (main area) and a fourth area 17 (main area). Due to this defect position, that is, due to the positional relationship between the defect and a finite number of areas, it occurs in the area including the
すなわちここで、修正手法1の欠陥オブジェクト32aは、欠陥画像34の欠陥20fと画素座標系が異なっており、グラウンド電極8と信号配線6が短絡している欠陥である。また、修正手法3の欠陥オブジェクト32cは、画素座標系は略一致するものの欠陥サイズが大きく、電流供給配線7a,グラウンド電極8,信号配線6が短絡しているため、やはり異なる。したがって、最適な欠陥修正手法は、欠陥オブジェクト32bの画素座標系の一致及び欠陥サイズの一致による、修正手法2と判断される。
That is, here, the
そして、選出された修正手法2(欠陥修正情報)は、リペアオブジェクト33d,33eのみ欠陥画像34に重ね合わせ表示する(図12下参照)。このとき、表示されている欠陥画像34の範囲外のリペアオブジェクト33eは表示されないが、出力欠陥修正情報としては保持されている。 Then, in the selected correction method 2 (defect correction information), only the repair objects 33d and 33e are displayed superimposed on the defect image 34 (see the lower part of FIG. 12). At this time, the repair object 33e outside the range of the displayed defect image 34 is not displayed, but is retained as output defect correction information.
本例において、修正手法2は、信号配線6の上下部のリペアオブジェクト33d,33eをレーザ照射により切断し、完全修正を行うものとなる。信号配線6を一部、リペアオブジェクト33d,33e間で切断しても、図3Bの等価回路に示すように、信号配線6(b1)と第1のTFT素子9(Tr1)の接続が維持されるため、最終的に得るディスプレイ装置全体の非点灯や所謂滅線の発生を回避することができる。
In this example, the
なお、修正手法1のリペアオブジェクト33cは、欠陥32aによるグラウンド電極8と信号配線6の短絡部分を切断する処理を示す。また修正手法3のリペアオブジェクト33f,33gは、それぞれ欠陥32cによる電流供給配線7a,グラウンド電極8,信号配線6の短絡部分を切断する処理を示す。
The
本実施形態に係る欠陥修正方法によれば、このような配線などに関する情報をも、分類された有限数の領域と欠陥に対応づけて(紐つけて)記録したデータベースを構築することにより、位置関係に対応して選択される欠陥修正手法の読み込みによって欠陥修正工程を自動化することができ、人為的に区別を行う煩雑さを回避することが可能となる。 According to the defect correction method according to the present embodiment, a position is created by constructing a database in which information related to such wiring and the like is recorded in association with (related to) a finite number of classified areas and defects. A defect correction process can be automated by reading a defect correction method selected in accordance with the relationship, and it is possible to avoid the complexity of making a distinction artificially.
なお、データベースからの修正手順読み出しの際に、修正手法1〜3の中に該当する欠陥修正手法がない場合は、最も優先度の高い、例えば使用頻度の高い修正手法あるいは修正難易度が低い修正手法などが自動的に選択される。
また、対象となる欠陥に対して、適した加工設定ファイル(リペアレシピ情報)が無い場合は、オペレータがマニュアルでレーザ加工条件を設定することが可能であり、更にデータベースにその設定ファイルを追加することもできる。
When there is no applicable defect correction method among the
In addition, when there is no suitable processing setting file (repair recipe information) for the target defect, the operator can set the laser processing conditions manually, and further add the setting file to the database. You can also.
また、欠陥が複数の配線部に跨って存在する場合(図10A,B参照)には、欠陥の基準画素に係る主領域及び近接画素に係る副領域と、データベースに蓄積されている欠陥修正手法に紐つけられた主領域及び副領域とが一致する欠陥修正手法を、データベースから優先的に読み出すようにする。 In addition, when a defect exists across a plurality of wiring portions (see FIGS. 10A and 10B), a main area related to the reference pixel of the defect, a sub-area related to the adjacent pixel, and a defect correction method stored in the database The defect correction technique in which the main area and the sub-area associated with each other coincide with each other is preferentially read from the database.
ここで、図13〜図15を参照して、欠陥オブジェクト及びリペアオブジェクトの補正処理について説明する。
例えば図13に示すように、欠陥画像35の実際の欠陥20gと欠陥修正情報の欠陥情報では、欠陥の位置や面積等のずれがある場合があるため、欠陥の種類のみの情報では他の欠陥の欠陥修正情報が欠陥修正候補として選出されてしまう可能性がある。つまり、実際の欠陥20gに対して適切な欠陥修理が実施されず、誤った箇所にレーザを照射する可能性もある。そのため個々のレシピオブジェクトに補正情報を持たせるようにしている。
具体的には、欠陥オブジェクトは欠陥の大きさの最大、最小値及び位置ずれの誤差範囲を、リペアオブジェクトは欠陥への追従情報を持つことにより、欠陥の位置ずれに対応した欠陥修正情報を自動生成する。
Here, the defect object and repair object correction processing will be described with reference to FIGS.
For example, as shown in FIG. 13, the
Specifically, the defect object has the maximum and minimum values of the defect size and the error range of misalignment, and the repair object has defect tracking information so that defect correction information corresponding to the defect misalignment is automatically Generate.
図14は各オブジェクト補正についての説明図であり、Aは欠陥オブジェクトに対するオブジェクト補正情報、Bはリペアオブジェクトに対するオブジェクト補正情報を示すものである。
本実施形態において、欠陥オブジェクト32dは、欠陥最小幅36、欠陥最小高さ37、欠陥位置必須範囲38、欠陥位置誤差範囲39の補正情報を有する。この欠陥位置必須範囲38とは、この範囲内に上記欠陥最小幅36及び欠陥最小高さ37を満たした欠陥が存在する。また、欠陥位置誤差範囲39は、欠陥32dが欠陥位置誤差範囲39を満たしている限りは許容範囲とみなす誤差範囲を示すものである(図14A参照)。またリペア補正範囲40は、欠陥に対してリペアオブジェクトが追従可能な範囲、つまり補正可能な欠陥の位置情報の範囲を指定するものである(図14B参照)。
このとき、リペアオブジェクトをどの欠陥に結び付けて補正するかを指定する。指定がなければ欠陥修正箇所、すなわちリペアオブジェクトを固定とする。
FIG. 14 is an explanatory diagram for each object correction. A indicates object correction information for a defective object, and B indicates object correction information for a repair object.
In the present embodiment, the
At this time, it is specified which defect the repair object is to be linked to be corrected. If there is no designation, the defect correction portion, that is, the repair object is fixed.
オブジェクト補正後の修正手法を欠陥画像35に重ねて表示した例を、図15に示す。
本実施形態では、図13のリペアオブジェクト33jが補正されて欠陥20gの位置ずれに対応した位置に配置されたリペアオブジェクト33kとなり、グラウンド電極8と信号配線6の短絡部分をレーザにより切断し、完全修復することができる。
FIG. 15 shows an example in which the correction method after the object correction is displayed superimposed on the defect image 35.
In the present embodiment, the repair object 33j in FIG. 13 is corrected to become a
実際の欠陥画像では欠陥修正対象箇所は1箇所とは限らない。そこで複数の欠陥修正情報を組み合わせて最適とされる欠陥修正情報を自動生成する。
図16に、2つの修正手法を組み合わせた例を示す。欠陥画像41に2つの欠陥20h,20iが存在し、欠陥20hは第2領域15(主領域)及び第4領域17(副領域)に跨っており、欠陥20iは第3領域16(主領域)に属している(図16下参照)。欠陥20h対しては信号配線6を上下部で切断するリペアオブジェクト33d,33eを有する修正手法2が適用され、欠陥20iに対しては第1のTFT素子9及び第2のTFT素子10間を切断するリペアオブジェクト33mを有する修正手法4が適用される(図16上参照)。
これら2つの修正手法を合体して欠陥画像41に重ね合わせたものが図16下に示すものである。なお欠陥画像41の各欠陥における主領域はそれぞれの欠陥情報として有し、欠陥20h,20i毎に切り替えて個々の欠陥の欠陥修正情報とすることも可能とする(図16下参照)。つまり、2つ欠陥情報を合体して1つの欠陥修正情報を合体してもよいし、あるいは個々の欠陥毎に欠陥修正情報を持つようにしてもよい。
In an actual defect image, a defect correction target location is not necessarily one location. Accordingly, defect correction information that is optimized is automatically generated by combining a plurality of defect correction information.
FIG. 16 shows an example in which two correction methods are combined. There are two
A combination of these two correction methods and superimposed on the defect image 41 is shown in the lower part of FIG. The main area of each defect in the defect image 41 is stored as defect information, and can be switched to each
次に、上述した欠陥修正方法を実行する欠陥検査装置について説明する。 Next, a defect inspection apparatus that executes the above-described defect correction method will be described.
図17に、液晶ディスプレイ等のTFT基板上の欠陥を修正するための欠陥修正装置の一例の構成図を示す。
本実施形態に係る欠陥修正装置1は所謂レーザリペア装置であるが、CVD法などの配線修正手法を行える構成とすることも可能であり、本例に限られるものではない。
FIG. 17 shows a configuration diagram of an example of a defect correcting apparatus for correcting defects on a TFT substrate such as a liquid crystal display.
The
欠陥修正装置1は、予め欠陥検査装置200によって行われた欠陥検査の結果として、TFT基板106上の欠陥の位置情報を、欠陥修正装置100内にある全体制御部(以下、「制御部」という。)102にて受け取っておく。この制御部102はパーソナルコンピュータ等のコンピュータ(演算処理装置)であり、画像解析及び修正方法生成部101とともに修正方法生成手段を構成する。
As a result of the defect inspection performed in advance by the
まず、制御部102ではステージ制御部107にコマンドを送り、TFT基板106が搭載されたXYステージ105を動かし、欠陥検査装置100で検出された欠陥箇所が対物レンズ108の真下になるようにする。次にフォーカスステージ110を動かして対物レンズ108とTFT基板106の間隔を調整し、撮像装置117で光学レンズ114gを透過した光の合焦点画像が撮像できるようにする。なお、ここではハーフミラー15a,15b、光学レンズ114a、及びランプ109による落射照明により、適切な明るさを持つ画像が得られるようにしている。撮像された欠陥画像は、欠陥画像メモリ118に一旦保存される。
First, the
次に、制御部102はステージ制御部107にコマンドを送ってXYステージ105を動かし、欠陥箇所の隣接画素もしくは当該欠陥箇所から繰り返しとなるパターン数個分、即ち全く同じ画素パターンとなる位置まで移動した位置が対物レンズ108の真下になるようにして、欠陥の無い参照画像を撮像し、参照画像メモリ119に保存する。ここでいう画素は、図1に示した配線部2に相当するものである。
Next, the
欠陥抽出部120では欠陥画像メモリ118に保存された欠陥画像と、参照画像メモリ119に保存された参照画像とを位置合わせした後に差画像を生成することで、欠陥部位の画像を抽出し、抽出した欠陥部位の画像を詳細位置情報抽出部121及び特徴抽出部122に出力する。
The
詳細位置情報抽出部121は、抽出された欠陥のTFT基板106上における正確な位置をXYステージ105の現在位置及び欠陥画像から算出し、その情報を領域判定部124と修正方法生成部126に送る。
The detailed position
領域判定部124は、欠陥の正確な位置と正規画素パターンメモリ22に保存されている正規画素パターン情報を基に、欠陥が正規画素パターンのどの領域に属するかを示す領域情報を出力する。正規画素パターンメモリ123はメモリの一例であり、また正規画素パターンは欠陥の無い単位画素もしくは配線部(図3参照)であって、正規画素パターンメモリ123は正規画素の配線パターンを複数の領域に区分して記憶している。
この領域判定部124は、詳細位置情報抽出部121及び正規画素パターンメモリ123とともに欠陥情報抽出部を構成する。
The
The
また、特徴抽出部21は欠陥抽出部120で抽出された欠陥の色、大きさ、形状等の特徴情報を数値化して出力する。
Also, the feature extraction unit 21 digitizes the feature information such as the color, size, and shape of the defect extracted by the
修正方法生成部126は、詳細位置情報121、領域判定部124及び特徴抽出部122から得られる詳細位置情報、特徴情報、領域情報から、修正機構部104をどのように動作させるかを規定するための適切な欠陥修正情報(リペアレシピ情報)を修正手法データベース125から読み出す。
より具体的には、検出された欠陥の領域情報と欠陥手法に紐つけられた領域情報が一致する欠陥手法の中から、さらに詳細位置情報、特徴情報などに基づいてより優先度の高い欠陥手法を選択して、修正手法データベース125から読み出す(例えば、図12参照)。
制御部102は状況に応じて、位置や特徴等の欠陥情報に基づき欠陥修正情報のリペアオブジェクトの一部を補正することもある(図13〜15参照)。また、一つの欠陥修正情報には複数の修正手法が含まれることもある(図16参照)。
The correction
More specifically, a defect method with higher priority based on detailed position information, feature information, etc., from among defect methods in which the region information of the detected defect matches the region information associated with the defect method. Is read out from the correction technique database 125 (see, for example, FIG. 12).
The
制御部102は修正方法生成部126によって生成された欠陥修正情報による修正手法を、欠陥画像と重ね合わせてディスプレイ(表示装置)127に表示する。
The
オペレータはディスプレイ127を見て問題があると判断すれば、例えばキーボート等の入力装置25により別の修正手法を選択することもできるし、修正手法(欠陥修正情報)の一部又は全部を変更することもできる。更に修正方法生成部126にて修正手法データベース125から複数の欠陥修正手法が読み出された場合、その複数の欠陥修正手法をディスプレイ127に表示してオペレータに選択を促し、入力装置128から指定された欠陥修正手法を選択して、欠陥修正を行う。
If the operator looks at the
制御部102は、入力装置128からのコマンド(指令)を受けて欠陥修正手法の選択や変更の履歴を、修正手法データベース125に記録する。修正手法データベース125に蓄積された修正手法は、次回以降の欠陥修正に利用される。
The
最終的に欠陥修正手法が決定されれば、その欠陥修正手法に従って制御部102は、修正機構部制御部116にコマンドを送り、修正機構部104内の各ユニットを動作させ、欠陥の修正を行う。
修正機構部4は、レーザ光源113から照射されたレーザビームを光学レンズ114b,114cにて補正した後に、可変スリット112を通過させ、更に数枚の光学レンズ114d,114e,114fを透過させることにより、照射サイズ、角度を変更できるようにしてある。
If the defect correction method is finally determined, the
The
なお、修正方法生成部126によって生成された欠陥修正手法の中の最も優先度の高い修正方法を常に選択することで、オペレータなしに完全自動で欠陥修正することも可能である。
It should be noted that by always selecting the correction method with the highest priority among the defect correction methods generated by the correction
以上、本発明に係る欠陥修正方法を実行する欠陥修正装置の実施形態を、TFT基板等の欠陥を修正する場合について説明したように、欠陥が検出された箇所に対応して過去に実施した欠陥修正手法や登録された欠陥修正手法を修正手法データベースから優先的に呼び出すことができるので、複雑な修正が必要な場合でも、適切な欠陥修正手法が容易かつ精度良く決定され、欠陥修正装置を操作するオペレータの作業効率が大幅に向上するとともに、タクトタイムの短縮が可能になる。 As described above, the embodiment of the defect correcting apparatus for executing the defect correcting method according to the present invention has been described in the case of correcting a defect such as a TFT substrate. Since correction methods and registered defect correction methods can be preferentially called from the correction method database, even when complex corrections are required, appropriate defect correction methods can be determined easily and accurately, and the defect correction device can be operated. As a result, the working efficiency of the operator is greatly improved and the tact time can be shortened.
また、欠陥修正手法を欠陥画像と重ね合わせて表示できるようにしたので、オペレータが表示された内容を視認でき、呼び出された欠陥修正手法が適切かどうかを簡単に判別できる。 In addition, since the defect correction method can be displayed superimposed on the defect image, the operator can visually check the displayed contents, and can easily determine whether the called defect correction method is appropriate.
また、欠陥位置が正規の画素パターンのいずれの領域であるか領域判別を行うことにより、画素の回路構成を考慮した適切な欠陥修正手法が選出される。 Further, by determining which region of the regular pixel pattern the defect position is, an appropriate defect correction method considering the pixel circuit configuration is selected.
また、実際に使われた回数の多い欠陥修正手法を優先的に選出することで、適切な欠陥修正手法が選出されやすくなり、最終的に欠陥修正工程の自動化が可能となる。 In addition, by preferentially selecting defect correction methods that have been used frequently, it becomes easier to select an appropriate defect correction method, and finally the defect correction process can be automated.
また、例えば同一の配線に接して生じている欠陥や、配線部内で略同位置に生じている欠陥の修正においても、周囲に位置している部材の種類や有無に応じて異なる修正手順を選定することが、オペレータ(作業者)への負担を軽減しながら、つまり作業効率の向上とともに可能となる。これは特に、本実施形態におけるよりも複雑な配線パターンを有する場合の欠陥配線部についても、前述したように等価回路に基づいて有限数の領域への分類を施して修正を行うようにすることによって、より顕著に改善がなされると考えられる。 Also, for example, in the correction of defects that are in contact with the same wiring, or defects that are generated at approximately the same position in the wiring section, different correction procedures are selected depending on the type and presence / absence of the members located in the vicinity. This makes it possible to reduce the burden on the operator (operator), that is, improve work efficiency. In particular, the defective wiring portion having a more complicated wiring pattern than in the present embodiment is also corrected by classifying it into a finite number of regions based on the equivalent circuit as described above. Therefore, it is considered that the improvement is made more significantly.
なお、以上の説明で挙げた使用材料及びその量、処理時間及び寸法などの数値的条件は好適例に過ぎず、説明に用いた各図における寸法形状及び配置関係も概略的なものである。すなわち、本発明は、この実施の形態に限られるものではない。 In addition, the numerical conditions such as the materials used, the amount thereof, the processing time, and the dimensions mentioned in the above description are only suitable examples, and the dimensional shapes and arrangement relationships in the drawings used for the description are also schematic. That is, the present invention is not limited to this embodiment.
例えば、有限数の領域の数は、分類することによって欠陥のパターンを適切に把握することが可能となる特定の複数であれば良く、本例におけるように、単に複数本の配線のみが設けられただけの領域と、配線とTFT素子や層間絶縁膜を隔てて存在する他の配線との(各々の形状のみならず)配置関係を考慮する必要のある領域とに分類する場合をはじめとして、目的に応じた領域分類が可能であるなど、本発明は種々の変形及び変更をなされうる。 For example, the number of the finite number of regions may be a specific plurality that can properly grasp the defect pattern by classification, and only a plurality of wirings are provided as in this example. In the case of classifying it into a region where it is necessary to consider the layout relationship (not only the shape of each) but also the wiring and other wiring existing across the TFT element and the interlayer insulating film, The present invention can be variously modified and changed, such as being able to classify regions according to purposes.
さらに、上述した実施形態では、フラットパネルディスプレイのガラス基板上に形成されたデザインパターンの欠陥修正を行なう場合について説明したが、修正対象はこの例に限定されるものではなく、例えば半導体ウェハ、フォトマスク、磁気ディスク等、修正対象基板上に所定パターンが形成されたものに適用できる。 Further, in the above-described embodiment, the case of correcting the defect of the design pattern formed on the glass substrate of the flat panel display has been described. However, the correction target is not limited to this example, for example, a semiconductor wafer, a photo The present invention can be applied to a mask, a magnetic disk or the like in which a predetermined pattern is formed on a correction target substrate.
1…配線基板、2…配線部(単位画素)、2a…欠陥配線部、3…基板、14…第1領域、15…第2領域、16…第3領域、17…第4領域、20a,20b,20c,20d,20f,20g,20h,20i…欠陥、21,22,28,34,35,41…欠陥画像、24…第5領域、25…第6領域、26…第7領域、27…第8領域、32,32a,32b,32c,32d,32e…欠陥オブジェクト、33a,33b,33c,33d,33e,33f,33g,33h,33i,33j,33k,33m…リペアオブジェクト、36…欠陥最小幅、37…欠陥最小高さ、38…欠陥位置必須範囲、39…欠陥位置誤差範囲、40…リペア補正範囲、100…欠陥修正装置、102…全体制御部、104…修正機構部、105…XYステージ、106…TFT基板、107…ステージ制御部、113…レーザ光源、116…修正機構制御部、117…撮像装置、120…欠陥抽出部、121…詳細位置情報抽出部、122…特徴抽出部、123…正規画素パターンメモリ、124…領域判定部、125…修正手法データベース、126…修正方法生成部、127…ディスプレイ、128…入力装置
DESCRIPTION OF
Claims (20)
過去に実施された欠陥修正手法を含む複数の欠陥修正手法が蓄積されたデータベースから、前記欠陥が検出された箇所に対応して優先度の高い欠陥修正手法を読み出し、その読み出された欠陥修正手法に基づいて前記欠陥の修正を行う修正方法生成手段を備える
ことを特徴とする欠陥修正装置。 A defect correction apparatus for correcting a defect detected by comparing a defect image obtained by photographing a substrate on which a plurality of wiring portions are repeatedly formed and a reference image having no defect,
A defect correction method having a high priority is read out from a database in which a plurality of defect correction methods including a defect correction method performed in the past are accumulated, and the defect correction method having a high priority corresponding to the location where the defect is detected is read out. A defect correction apparatus comprising: a correction method generation unit that corrects the defect based on a technique.
前記欠陥の前記基板上での位置情報、及び前記欠陥が前記配線部を構成する複数の領域のいずれに属するかを示す領域情報を抽出する欠陥情報抽出部と、
前記欠陥の特徴情報を抽出する特徴抽出部と、
前記欠陥の位置情報、領域情報及び特徴情報に対応して優先度の高い欠陥修正手法を前記データベースから読み出す修正方法生成部と、
該修正方法生成部にて読み出された前記欠陥修正手法に従い修正機構部に前記欠陥の修正を行わせる制御部とを有する
ことを特徴とする請求項1に記載の欠陥修正装置。 The correction method generation means includes:
A defect information extraction unit that extracts position information of the defect on the substrate and region information indicating which of the plurality of regions constituting the wiring unit the defect belongs to;
A feature extraction unit for extracting feature information of the defect;
A correction method generation unit that reads out a defect correction method having a high priority corresponding to the position information, area information, and feature information of the defect from the database;
The defect correction apparatus according to claim 1, further comprising: a control unit that causes a correction mechanism unit to correct the defect according to the defect correction method read by the correction method generation unit.
前記欠陥の前記基板上での位置を算出する詳細位置情報抽出部と、
欠陥の無い配線部の配線パターンを複数の領域に区分して記憶するメモリと、
該メモリに記憶された配線部の領域毎に前記欠陥画像と照合し、前記欠陥が前記メモリに記憶された配線パターンのいずれの領域に属するかを判定する領域判定部とを有する
ことを特徴とする請求項2に記載の欠陥修正装置。 The defect information extraction unit
A detailed position information extraction unit for calculating the position of the defect on the substrate;
A memory for storing a wiring pattern of a wiring part having no defect in a plurality of areas;
A region determination unit that compares the defect image for each region of the wiring unit stored in the memory and determines which region of the wiring pattern stored in the memory the defect belongs to; The defect correction apparatus according to claim 2.
ことを特徴とする請求項3に記載の欠陥修正装置。 The area determination unit is a defect-free wiring stored in the memory, using an image obtained by imaging a defect-free portion in the wiring part of the defect image or a wiring part adjacent to the wiring part on the defect image. Collation for each area of the copy is performed.
The defect correction apparatus according to claim 3.
ことを特徴とする請求項2に記載の欠陥修正装置。 The said control part displays the said defect correction technique on a display apparatus, and changes the said displayed defect correction technique to the other defect correction technique by the instruction | command from an input device. Defect correction equipment.
ことを特徴とする請求項2に記載の欠陥修正装置。 When a plurality of defect correction methods are read from the database by the correction method generation unit, the control unit displays the plurality of defect correction methods on a display device, and designates a defect correction method designated from an input device. The defect correction apparatus according to claim 2, wherein the defect correction apparatus is selected.
ことを特徴とする請求項2に記載の欠陥修正装置。 The defect according to claim 2, wherein the priority is determined by at least one of the characteristics of the detected defect, the number of times the defect has been performed in the past, the correction difficulty level of the defect, or a combination thereof. Correction device.
ことを特徴とする請求項2に記載の欠陥修正装置。 The defect correction apparatus according to claim 2, wherein the control unit changes a part or all of the read defect correction technique based on an instruction from an input device.
ことを特徴とする請求項2に記載の欠陥修正装置。 The defect correction apparatus according to claim 2, wherein the control unit corrects a part or all of a correction portion in the read defect correction method based on at least the position and characteristics of the defect.
ことを特徴とする請求項2に記載の欠陥修正装置。 The controller, after reading the defect correction method for the defect from the database, changing from the read defect correction method to another defect correction method, or selecting from a plurality of read defect correction methods, Alternatively, when a part or all of the read defect correction method is changed, each content is stored in the database in association with a location where the defect is detected. Correction device.
欠陥を模した欠陥オブジェクトと、該欠陥オブジェクトの配線部上における位置及び特徴に応じて修正処置が施される部分を示したリペアオブジェクトとを含むデータファイルである
ことを特徴とする請求項2に記載の欠陥修正装置。 The defect correction technique read from the database is:
The data file includes a defect object that imitates a defect, and a repair object that indicates a portion on which correction processing is performed according to the position and characteristics of the defect object on the wiring portion. Defect correcting apparatus as described.
ことを特徴とする請求項11に記載の欠陥修正装置。 The defect correction apparatus according to claim 11, wherein the control unit displays a repair object of a data file of the defect correction technique on a display device so as to overlap the defect image.
ことを特徴とする請求項11に記載の欠陥修正装置。 The defect correction apparatus according to claim 11, wherein the control unit changes a position of a part or all of a repair object of a data file of the defect correction method based on an instruction from an input device.
ことを特徴とする請求項11に記載の欠陥修正装置。 The defect correction apparatus according to claim 11, wherein the control unit corrects a position of a part or all of a repair object of a data file of the defect correction method based on at least the position and characteristics of the defect. .
ことを特徴とする請求項2に記載の欠陥修正装置。 The correction method generation unit preferentially reads out from the database a defect correction method in which a region where the detected defect exists and a region associated with the defect correction method stored in the database match. The defect correction apparatus according to claim 2.
前記欠陥の主領域及び副領域と、前記データベースに蓄積されている欠陥修正手法に紐つけられた主領域及び副領域とが一致する欠陥修正手法を、前記データベースから優先的に読み出す
ことを特徴とする請求項15に記載の欠陥修正装置。 When the detected defect exists across a plurality of regions in the wiring part, the region information of the defect consists of information on the main region including the center of the defect and other sub regions,
A defect correction method in which a main region and a sub region of the defect coincide with a main region and a sub region associated with the defect correction method stored in the database is preferentially read from the database. The defect correction apparatus according to claim 15.
前記欠陥の基準配線部に係る主領域及び前記副配線部に係る副領域と、前記データベースに蓄積されている欠陥修正手法に紐つけられた主領域及び副領域とが一致する欠陥修正手法を、前記データベースから優先的に読み出す
ことを特徴とする請求項15に記載の欠陥修正装置。 When the detected defect exists across a plurality of wiring parts, the defect area information includes supplementary area information including a reference wiring part including the center part of the defect and other sub-wiring parts,
A defect correction technique in which the main area and the sub area related to the defect correction technique stored in the database match the main area and the sub area related to the sub-wiring part, and the main area related to the reference wiring part of the defect, The defect correction apparatus according to claim 15, wherein the defect correction apparatus reads the data preferentially from the database.
ことを特徴とする請求項2に記載の欠陥修正装置。 3. The defect according to claim 2, wherein when there are a plurality of detected defects, the defect correction technique is read out from the database for each defect, and each defect correction technique is displayed on a display device simultaneously or individually. Correction device.
前記欠陥の前記基板上での位置情報、及び前記欠陥が前記配線部を構成する複数の領域のいずれに属するかを示す領域情報を抽出する過程と、
前記欠陥の特徴情報を抽出する過程と、
過去に実施された欠陥修正手法を含む種々の欠陥修正手法が蓄積されたデータベースから、前記欠陥の位置情報、領域情報及び特徴情報に対応して優先度の高い欠陥修正手法を読み出す過程と、
読み出された前記欠陥修正手法に基づいて欠陥の修正を行う過程とを有する
ことを特徴とする欠陥修正方法。 A defect correction method using a defect correction apparatus for correcting a defect detected by comparing a defect image obtained by photographing a substrate on which a plurality of wiring portions are repeatedly formed and a reference image without a defect,
A process of extracting position information on the substrate of the defect and region information indicating which of the plurality of regions constituting the wiring part the defect belongs to;
A process of extracting feature information of the defect;
A process of reading out a defect correction method having a high priority corresponding to the position information, area information and feature information of the defect from a database in which various defect correction methods including a defect correction method performed in the past are accumulated,
A defect correcting method comprising: correcting a defect based on the read defect correcting method.
ことを特徴とする請求項2に記載の欠陥修正装置。 After reading the defect correction method for the defect from the database, changing from the read defect correction method to another defect correction method, or selecting from a plurality of read defect correction methods, or a read defect The defect correction apparatus according to claim 2, wherein when a part or all of the correction method is changed, each content is stored in the database in association with a location where the defect is detected.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005360812A JP4956984B2 (en) | 2005-12-14 | 2005-12-14 | Defect correction apparatus and defect correction method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005360812A JP4956984B2 (en) | 2005-12-14 | 2005-12-14 | Defect correction apparatus and defect correction method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007163892A true JP2007163892A (en) | 2007-06-28 |
JP4956984B2 JP4956984B2 (en) | 2012-06-20 |
Family
ID=38246834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005360812A Expired - Fee Related JP4956984B2 (en) | 2005-12-14 | 2005-12-14 | Defect correction apparatus and defect correction method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4956984B2 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009251200A (en) * | 2008-04-04 | 2009-10-29 | Sony Corp | Defect repair system, server, defect repair device for use in the defect repair system, defect repair program, information recording medium, and defect repair device |
JP2010286786A (en) * | 2009-06-15 | 2010-12-24 | Sharp Corp | Device and method for defect correction |
US8112883B2 (en) | 2007-06-15 | 2012-02-14 | Hitachi Displays, Ltd. | Method and apparatus for manufacturing electronic circuit board |
CN101788762B (en) * | 2009-01-22 | 2012-11-28 | 索尼公司 | Pattern correction method, exposure mask, semiconductor device and manufacturing method of semiconductor device |
CN101893794B (en) * | 2009-05-20 | 2013-11-13 | 索尼公司 | Defect correction device and defect correction method |
JP2018022490A (en) * | 2016-08-01 | 2018-02-08 | 三星電子株式会社Samsung Electronics Co.,Ltd. | Method for processing event signal and event-based sensor implementing the same |
CN111522156A (en) * | 2020-04-22 | 2020-08-11 | Tcl华星光电技术有限公司 | Method and device for detecting substrate defects |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04212432A (en) * | 1990-08-23 | 1992-08-04 | Sharp Corp | Wiring pattern inspection equipment |
JPH0513256B2 (en) * | 1983-04-15 | 1993-02-22 | Hitachi Ltd | |
JP2000206480A (en) * | 1999-01-14 | 2000-07-28 | Advanced Display Inc | Repair support apparatus for liquid crystal display device and method therefor |
JP2005021916A (en) * | 2003-06-30 | 2005-01-27 | Olympus Corp | Microscope device with function of correcting defect |
JP2005221974A (en) * | 2004-02-09 | 2005-08-18 | Laserfront Technologies Inc | Correction device for defect and method therefor |
JP2008529067A (en) * | 2005-01-21 | 2008-07-31 | フォトン・ダイナミクス・インコーポレーテッド | Automatic defect repair system |
JP4736717B2 (en) * | 2005-10-28 | 2011-07-27 | ソニー株式会社 | Wiring board manufacturing method and display device manufacturing method |
-
2005
- 2005-12-14 JP JP2005360812A patent/JP4956984B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0513256B2 (en) * | 1983-04-15 | 1993-02-22 | Hitachi Ltd | |
JPH04212432A (en) * | 1990-08-23 | 1992-08-04 | Sharp Corp | Wiring pattern inspection equipment |
JP2000206480A (en) * | 1999-01-14 | 2000-07-28 | Advanced Display Inc | Repair support apparatus for liquid crystal display device and method therefor |
JP2005021916A (en) * | 2003-06-30 | 2005-01-27 | Olympus Corp | Microscope device with function of correcting defect |
JP2005221974A (en) * | 2004-02-09 | 2005-08-18 | Laserfront Technologies Inc | Correction device for defect and method therefor |
JP2008529067A (en) * | 2005-01-21 | 2008-07-31 | フォトン・ダイナミクス・インコーポレーテッド | Automatic defect repair system |
JP4736717B2 (en) * | 2005-10-28 | 2011-07-27 | ソニー株式会社 | Wiring board manufacturing method and display device manufacturing method |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8112883B2 (en) | 2007-06-15 | 2012-02-14 | Hitachi Displays, Ltd. | Method and apparatus for manufacturing electronic circuit board |
JP2009251200A (en) * | 2008-04-04 | 2009-10-29 | Sony Corp | Defect repair system, server, defect repair device for use in the defect repair system, defect repair program, information recording medium, and defect repair device |
CN101788762B (en) * | 2009-01-22 | 2012-11-28 | 索尼公司 | Pattern correction method, exposure mask, semiconductor device and manufacturing method of semiconductor device |
CN101893794B (en) * | 2009-05-20 | 2013-11-13 | 索尼公司 | Defect correction device and defect correction method |
JP2010286786A (en) * | 2009-06-15 | 2010-12-24 | Sharp Corp | Device and method for defect correction |
JP2018022490A (en) * | 2016-08-01 | 2018-02-08 | 三星電子株式会社Samsung Electronics Co.,Ltd. | Method for processing event signal and event-based sensor implementing the same |
JP7046522B2 (en) | 2016-08-01 | 2022-04-04 | 三星電子株式会社 | Event signal processing method and event-based sensor that carries out the method |
CN111522156A (en) * | 2020-04-22 | 2020-08-11 | Tcl华星光电技术有限公司 | Method and device for detecting substrate defects |
CN111522156B (en) * | 2020-04-22 | 2023-05-02 | Tcl华星光电技术有限公司 | Method and device for detecting substrate defects |
Also Published As
Publication number | Publication date |
---|---|
JP4956984B2 (en) | 2012-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4940941B2 (en) | Defect correction apparatus and defect correction method | |
JP5353179B2 (en) | Defect correction apparatus and defect correction method | |
JP5114943B2 (en) | Defect correction apparatus and defect correction method | |
JP4956984B2 (en) | Defect correction apparatus and defect correction method | |
US7761182B2 (en) | Automatic defect repair system | |
JP5110894B2 (en) | Defect correction apparatus, wiring board manufacturing method, display device manufacturing method | |
US8262427B2 (en) | Defect correcting apparatus and defect correcting method | |
JP5193112B2 (en) | Inspection condition data generation method and inspection system for semiconductor wafer appearance inspection apparatus | |
JP2009115566A (en) | Apparatus for determining detect position of panel | |
JP4940679B2 (en) | Defect correction technique display method and defect correction apparatus | |
JP2008068284A (en) | Apparatus and method for correcting defect, and method for manufacturing pattern substrate | |
JP4736717B2 (en) | Wiring board manufacturing method and display device manufacturing method | |
JP4076343B2 (en) | Positioning method and positioning apparatus for dot mark forming position of semiconductor wafer | |
JP3696426B2 (en) | Pattern defect repair device | |
CN114096368A (en) | Laser repair method and laser repair device | |
JP2011085821A (en) | Device and method for defect correction | |
JP5640328B2 (en) | Defect correction apparatus and defect correction method | |
JP4640757B2 (en) | Defect correcting apparatus and correcting method | |
JP2007057505A (en) | Method and device for inspecting printed board, and manufacturing method of printed board | |
JP2011085820A (en) | Device and method for defect correction | |
JP2006234554A (en) | Method and device for inspecting pattern | |
JP2008279471A (en) | Laser beam machining apparatus, laser beam machining method, tft (thin film transistor) substrate and defect correction method of tft substrate | |
JP5196723B2 (en) | Defect correction apparatus and defect correction method | |
JP2008058352A (en) | Repair apparatus | |
CN113966527B (en) | Laser repairing method and laser repairing device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120305 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4956984 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |