JP2007159006A - Fm送信回路 - Google Patents
Fm送信回路 Download PDFInfo
- Publication number
- JP2007159006A JP2007159006A JP2005354733A JP2005354733A JP2007159006A JP 2007159006 A JP2007159006 A JP 2007159006A JP 2005354733 A JP2005354733 A JP 2005354733A JP 2005354733 A JP2005354733 A JP 2005354733A JP 2007159006 A JP2007159006 A JP 2007159006A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- amplifier
- variable gain
- modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Transmitters (AREA)
Abstract
【課題】広い周波数帯域で良好な変調信号を生成する。
【解決手段】FM送信回路において、可変利得増幅器110は、入力信号を増幅し、その振幅を調節する。周波数変調器100は、可変利得増幅器110の出力信号を変調信号とし、この変調信号にもとづいて周波数変調された被変調信号S4を生成する。制御部120は、可変利得増幅器110の利得を、周波数変調器100により生成される被変調信号S4の周波数に対応して設定する。制御部120は、周波数変調器100の変調感度の周波数依存性を補正するように可変利得増幅器110の利得を設定する。
【選択図】図1
【解決手段】FM送信回路において、可変利得増幅器110は、入力信号を増幅し、その振幅を調節する。周波数変調器100は、可変利得増幅器110の出力信号を変調信号とし、この変調信号にもとづいて周波数変調された被変調信号S4を生成する。制御部120は、可変利得増幅器110の利得を、周波数変調器100により生成される被変調信号S4の周波数に対応して設定する。制御部120は、周波数変調器100の変調感度の周波数依存性を補正するように可変利得増幅器110の利得を設定する。
【選択図】図1
Description
本発明は、PLL(Phase Locked Loop)を利用した直接変調型の周波数変調器に関する。
FM放送や、車載用オーディオにおいて、送信すべきオーディオ信号(変調信号)にもとづいて、周波数変調された被変調信号を生成する周波数変調器が用いられている。たとえば、特許文献1には、電圧制御発振器(以下、VCOという)、分周器、位相比較器、ループフィルタを用いてPLLを構成し、VCOの入力信号に変調信号であるオーディオ信号を重畳する直接変調型の周波数変調器が開示されている。
特開平9−69729号公報
直接変調型の周波数変調器に使用されるVCOの入出力特性、すなわち、入力電圧と発振周波数の関係は、リニアではない場合が多く、変調感度特性は、周波数に応じて変化する。その結果、周波数変調器に入力される変調信号の振幅が一定の場合、被変調信号の周波数の変化に応じて変調度が変わり、歪みが発生する場合がある。
本発明はこうした課題に鑑みてなされたものであり、その目的は、広い周波数帯域で良好な変調信号を生成可能なFM送信回路の提供にある。
本発明のある態様のFM送信回路は、入力信号を増幅し、その振幅を調節する可変利得増幅器と、可変利得増幅器の出力信号を変調信号とし、この変調信号にもとづいて周波数変調された被変調信号を生成する直接型の周波数変調器と、可変利得増幅器の利得を、周波数変調器により生成される被変調信号の周波数に対応して設定する利得制御部と、を備える。
ここで、「増幅」とは、利得が1以下の場合も含み、「増幅器」には、減衰器も含まれる。この態様によると、周波数に応じて、入力信号の振幅を調節することができるため、広い周波数帯域で良好な被変調波を生成することができる。
利得制御部は、周波数変調器の変調感度の周波数依存性を補正するように可変利得増幅器の利得を設定してもよい。周波数変調器の変調感度の周波数依存性が大きい場合、この周波数依存性をキャンセルするように、変調信号である入力信号の振幅を調節することによって、広い周波数帯域で良好な変調波を生成することができる。
利得制御部は、被変調信号の周波数と、可変利得増幅器の利得の関係を示すテーブルを保持するメモリを含んでもよい。ROM(Real Only Memory)やレジスタなどのメモリに利得と周波数の関係をテーブルとして記録しておくことにより、正確な利得設定を実現することができる。
周波数変調器は、電圧制御発振器と、電圧制御発振器の出力信号を分周する分周器と、分周器の出力信号を、基準クロック信号と比較し、位相差に応じた電圧を出力する位相比較器と、位相比較器の出力電圧の高周波成分を除去するフィルタと、フィルタの出力信号に、可変利得増幅器の出力信号を重畳する合成回路と、を含んでもよい。
合成回路は、非反転入力端子にフィルタの出力信号が入力された演算増幅器と、一端が演算増幅器の反転入力端子に接続され、他端に入力信号が入力された第1抵抗と、演算増幅器の出力端子と反転入力端子間の帰還経路に設けられた第2抵抗と、を含んでもよい。入力信号は、ステレオコンポジット信号であってもよい。
FM送信回路は、1つの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。FM送信回路を1つのLSIとして集積化することにより、回路面積を削減することができる。
上述のFM送信回路は、オーディオ信号をステレオコンポジット信号に変換し、可変利得増幅器に出力するステレオ変調部と、周波数変調器により生成された被変調信号を増幅する電力増幅器と、をさらに備え、半導体基板上に一体集積化されてもよい。周辺回路を一体に構成することにより、配線やピンを削減できるとともに、ノイズなどの混入を防止することができ、音質を改善することができる。
なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
本発明によれば、広い周波数帯域で良好な被変調信号を生成することができる。
図1は、本発明の実施の形態に係るFM送信機200の構成を示すブロック図である。このFM送信機200は、オーディオ信号をステレオコンポジット信号に変換し、周波数変調を行い、増幅してアンテナから送信する。このようなFM送信機200は、車載用オーディオにおいて、ケーブルを介さずに信号を送信する際に使用したり、あるいは携帯端末に内蔵され、据え置き型のオーディオ機器に対してオーディオ信号を送信する用途に用いることができる。
FM送信機200は、プリエンファシスフィルタ201L、201R、ステレオ変調器202、可変利得増幅器110、周波数変調器100、電力増幅器204、制御部120を備える。このFM送信機200は、各ブロックがひとつのLSIに集積化されてもよいし、別々のICに分割して構成されてもよい。なお、図1のFM送信機200は主要なブロックのみを簡略化して示すものであり、その他のフィルタなどの回路ブロックは省略している。
オーディオ信号源210は、CDプレイヤやMDプレイヤ、メモリオーディオ、ハードディスクオーディオなどであって、オーディオ信号S1を生成し、FM送信機200へと出力する。プリエンファシスフィルタ201L、201Rは、ステレオのLチャンネルと、Rチャンネルに対応したオーディオ信号S1L、S1Rそれぞれの周波数補正を行い、ステレオ変調器202に出力する。ステレオ変調器202は、プリエンファシスフィルタ201L、201Lから出力されるオーディオ信号S1L’、S1R’をステレオコンポジット信号S2に変換する。ステレオコンポジット信号S2は、可変利得増幅器110へと入力される。
可変利得増幅器110は、入力されたステレオコンポジット信号S2を増幅し、その振幅を調節する。可変利得増幅器110の利得は、外部から制御可能となっている。可変利得増幅器110から出力されるステレオコンポジット信号S3は、周波数変調器100に入力される。
周波数変調器100は、可変利得増幅器110の出力信号であるステレオコンポジット信号S3を変調信号とし、この変調信号にもとづいて周波数変調された被変調信号S4を生成する。被変調信号S4の周波数は、このFM送信機200が搭載される機器を制御するDSP(Digital Signal Processor)など(図示せず)によって制御される。
周波数変調器100により生成された被変調信号S4は、電力増幅器204によって増幅され、アンテナ220から送信される。電力増幅器204は、可変利得増幅器110と同様に利得が制御可能となっている。
制御部120には、図示しないDSPなどから、周波数変調器100から出力される被変調信号S4の周波数を示す制御信号S5が入力されている。制御部120は、可変利得増幅器110および電力増幅器204の利得を、制御信号S5に応じて設定する。制御部120は、可変利得増幅器110および電力増幅器204に対して、それぞれ利得制御信号S6、S7を出力する。可変利得増幅器110、電力増幅器204の利得は、利得制御信号S6、S7に応じて設定される。利得の設定方法については後述する。
図2は、周波数変調器100の好ましい構成例を示す回路図である。周波数変調器100は、VCO、分周器、位相比較器、ループフィルタを用いてPLLを構成し、VCOの入力信号にオーディオ信号を重畳する直接変調型の周波数変調器である。周波数変調器100は、入力端子102に変調信号として入力された入力信号S3にもとづいて周波数変調し、出力端子104から被変調信号S4を出力する。基準クロック端子106には、基準クロック信号CKrefが入力される。本実施の形態において、入力信号S3は、所定の直流バイアスが与えられており、たとえば、電源電位と接地電位の中点(Vcc/2)にバイアスされている。
周波数変調器100は、VCO12、分周器14、位相比較器16、ループフィルタ18、合成回路20、を含み、1つの半導体基板上に一体集積化される。
合成回路20は、演算増幅器10、第1抵抗R1、第2抵抗R2を含む。演算増幅器10は、反転入力端子に第1抵抗R1を介して入力信号S3が入力される。この演算増幅器10には、たとえば、入力および出力電圧範囲が広いレールトゥレール演算増幅器を用いる。演算増幅器10の回路構成は特に限定されるものではなく、入力段に差動増幅回路を備えるものであればよい。
第2抵抗R2は、演算増幅器10の出力端子と反転入力端子間の帰還経路に設けられる。VCO12には、演算増幅器10の出力電圧(以下、制御電圧Vcntという)が入力される。VCO12は、制御電圧Vcntに応じた周波数frfを有する出力信号S4を生成する。この出力信号S4は、出力端子104から外部へと出力されるとともに、分周器14へと入力される。合成回路20は、図2に示す構成とすることが望ましいが、演算増幅器を用いずに、抵抗およびカップリングキャパシタを利用した従来の構成としてもよい。
分周器14は、VCO12の出力信号(すなわち被変調信号S4)を、1/nに分周し、帰還信号Sfbを出力する。位相比較器16には、分周器14から出力される周波数がfrf/nの帰還信号Sfbを、基準クロック端子106に入力される基準クロック信号CKrefと比較し、2つの信号の位相差に応じた電圧(以下、位相差電圧Vpcという)を出力する。位相比較器16には、どの構成のものを用いてもよく、たとえば、帰還信号Sfbと、基準クロック信号CKrefの位相差に応じて、チャージ信号またはディスチャージ信号を出力する位相比較回路と、チャージ信号またはディスチャージ信号に応じて、キャパシタを充放電するチャージポンプ回路によって構成することができる。
ループフィルタ18は、位相比較器16の出力信号である位相差電圧Vpc1の高周波成分を除去する。ループフィルタ18から出力される位相差電圧Vpc2は、演算増幅器10の非反転入力端子へと入力される。本実施の形態において、ループフィルタ18は、第1キャパシタC1、第2キャパシタC2、第3抵抗R3を含むパッシブフィルタにて構成している。第1キャパシタC1は、位相比較器16の出力端子と接地間に設けられる。第2キャパシタC2および第3抵抗R3は直列に接続され、第1キャパシタC1と並列の経路に設けられている。もっとも、ループフィルタ18の構成は実施の形態に限定されるものではなく、所望のカットオフ周波数が得られればいかなる構成であってもよく、また場合によっては、アクティブフィルタで構成してもよい。
以上のように構成された周波数変調器100の動作について説明する。
入力端子102に入力される入力信号S3と、ループフィルタ18から出力される位相差電圧Vpc2と、制御電圧Vcntの間には、以下の関係式(1)が成り立つ。
Vcnt=(1+R2/R1)×Vpc2−R2/R1×S3 …式(1)
入力端子102に入力される入力信号S3と、ループフィルタ18から出力される位相差電圧Vpc2と、制御電圧Vcntの間には、以下の関係式(1)が成り立つ。
Vcnt=(1+R2/R1)×Vpc2−R2/R1×S3 …式(1)
すなわち、演算増幅器10、第1抵抗R1、第2抵抗R2は、入力端子102に入力される入力信号S3に対しては、反転アンプとして機能する。この反転アンプの利得G1は、第1抵抗R1、第2抵抗R2の抵抗値で決定され、G1=R2/R1で与えられる。本実施の形態において、R1:R2=10:1程度に設定するものとする。このときの利得Ginvは、−20dB程度となる。
また、演算増幅器10、第1抵抗R1、第2抵抗R2は、ループフィルタ18から出力される位相差電圧Vpc2に対しては、非反転アンプとして機能する。この非反転アンプの利得G2は、第1抵抗R1、第2抵抗R2の抵抗値を用いて、(1+R2/R1)で与えられる。
演算増幅器10、第1抵抗R1、第2抵抗R2によって、入力信号S3とループフィルタ18の出力信号である位相差電圧Vpc2が重畳され、制御電圧Vcntが生成される。VCO12は、制御電圧Vcntに応じた周波数で発振することから、周波数変調器100は、入力信号S3に応じて周波数変調された出力信号S4を生成することができる。
この態様によれば、演算増幅器10の入力インピーダンスが高いため、ループフィルタ18のインピーダンスが、入力端子102側の回路に及ぼす影響を低減することができる。その結果、入力信号S3からは、ループフィルタ18が見えないため、ループフィルタ18により、入力信号S3の高域が減衰するのを防止し、信号の歪みを抑えることができる。
また、従来のように抵抗およびキャパシタを用いてカップリングする場合、ループフィルタ18から出力される信号が、入力信号S3側にリークする場合があったが、本実施の形態に係る周波数変調器100においては、演算増幅器10の入力インピーダンスが高いため、この問題も解消することができる。
さらに、従来技術において、カップリングキャパシタを用いる場合、このキャパシタが他の回路素子とともにハイパスフィルタを構成するため、その容量値を非常に大きくする必要があり、IC化できず、外付け部品として設ける必要があった。これに対して、本実施の形態に係る周波数変調器100では、カップリングキャパシタを用いなくても、入力信号S3をPLLのVCO12の入力に重畳することができるため、外付け部品を減らすことができる。また、カップリングキャパシタを外部に設ける場合、2つの端子を設ける必要があったが、これらの端子も削減し、チップ面積を低減することができる。
第1抵抗R1、第2抵抗R2の少なくとも一方を、可変抵抗として構成してもよい。この場合、VCO12の特性などに応じて、ループゲインや入力信号の振幅を調節することができる。
演算増幅器10にレールトゥレールアンプを用いた場合、VCO12の入力信号である制御電圧Vcntの電圧範囲を広く設定することができるため、周波数変調器100から出力される被変調信号の周波数帯を広くとることができる。
図3は、図2に示すVCO12を用いた周波数変調器100の変調感度特性の一例を示す図である。図3は、横軸が被変調信号の周波数(変調周波数)を、縦軸が変調感度を示す。図3に示す特性および数値は一例であって、実際の特性は周波数変調器100の構成などに応じて変わるものである。図3に示すように、周波数変調器100の変調感度は、変調周波数frfに応じて変化する。
図4は、制御部120により設定される可変利得増幅器110の利得gと、変調周波数frfの関係を示す図である。図4は、横軸が被変調信号の周波数frfを、縦軸が可変利得増幅器110の利得gを示す。図4に示すように、制御部120は、周波数変調器100の変調感度の周波数依存性を補正するように、可変利得増幅器110の利得を設定する。すなわち、周波数変調器100の変調感度が高い周波数においては、可変利得増幅器110の利得gを低下させ、逆に周波数変調器100の変調感度が低い周波数においては、可変利得増幅器110の利得を増加させる。
たとえば、あらかじめ周波数変調器100の変調感度の周波数依存性を測定しておき、測定した依存性にもとづいて、図4に示す利得と周波数の関係を決定する。制御部120は、利得と周波数の関係を示すテーブルを保持するメモリ122を含んでもよい。
このように、可変利得増幅器110の利得を、周波数変調器100の変調周波数に応じて変化させることによって、周波数によらずに、変調度を一定に保つことができ、幅広い周波数帯域で、良好な変調信号を生成することができる。
制御部120は、さらに電力増幅器204の利得を、変調周波数に応じて変化させる。図5は、FM送信機200の出力電力と周波数の関係を示す図である。図5の実線は、電力増幅器204の利得を固定した場合の関係を示している。一般に、電力増幅器の利得は、周波数依存性を有しており、また、アンテナの放射特性や、各回路間に設けられるフィルタ(図示せず)によって、出力電力は、周波数依存性を有する。その結果、周波数によっては、十分に高い電力を送信できない場合がある。FM送信機200から送信が許容される電力の上限は、電波法によって規定されているため、電力増幅器204の利得を増加することもできない。
そこで、本実施の形態に係るFM送信機200において、制御部120は、電力増幅器204から出力される高周波信号の電力が一定となるように、被変調信号の周波数に対応して電力増幅器204の利得を設定する。図5の破線は、電力増幅器204の利得制御を行った場合の出力電力と周波数の関係を示す。あらかじめ、FM送信機200の出力電力と周波数の関係を測定しておき、測定結果にもとづいて電力増幅器204の利得と周波数の関係を示すテーブルを設定し、メモリ122に保持してもよい。
電力増幅器204の利得制御を行うことによって、被変調信号の周波数が変わっても、FM送信機200の送信電力を一定に保つことができる。
実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
実施の形態では、周波数変調器100の前段に、可変利得増幅器110を設ける構成としたが、周波数変調器100を図2の構成とした場合、第1抵抗R1または第2抵抗R2の少なくとも一方を可変抵抗として、周波数変調器100と可変利得増幅器110を一体に構成してもよい。この場合、回路面積を削減することができる。
100 周波数変調器、 10 演算増幅器、 12 VCO、 14 分周器、 16 位相比較器、 18 ループフィルタ、 20 合成回路、 R1 第1抵抗、 R2 第2抵抗、 102 入力端子、 104 出力端子、 106 基準クロック端子、 C1 第1キャパシタ、 C2 第2キャパシタ、 R3 第3抵抗、 110 可変利得増幅器、 120 制御部、 202 ステレオ変調器、 204 電力増幅器、 200 FM送信機。
Claims (8)
- 入力信号を増幅し、その振幅を調節する可変利得増幅器と、
前記可変利得増幅器の出力信号を変調信号とし、この変調信号にもとづいて周波数変調された被変調信号を生成する直接型の周波数変調器と、
前記可変利得増幅器の利得を、前記周波数変調器により生成される被変調信号の周波数に対応して設定する利得制御部と、
を備えることを特徴とするFM送信回路。 - 前記利得制御部は、前記周波数変調器の変調感度の周波数依存性を補正するように前記可変利得増幅器の利得を設定することを特徴とする請求項1に記載のFM送信回路。
- 前記利得制御部は、前記被変調信号の周波数と、前記可変利得増幅器の利得の関係を示すテーブルを保持するメモリを含むことを特徴とする請求項1または2に記載のFM送信回路。
- 前記周波数変調器は、
電圧制御発振器と、
前記電圧制御発振器の出力信号を分周する分周器と、
前記分周器の出力信号を、基準クロック信号と比較し、位相差に応じた電圧を出力する位相比較器と、
前記位相比較器の出力電圧の高周波成分を除去するフィルタと、
前記フィルタの出力信号に、前記可変利得増幅器の出力信号を重畳する合成回路と、
を含むことを特徴とする請求項1から3のいずれかに記載のFM送信回路。 - 前記合成回路は、
非反転入力端子に前記フィルタの出力信号が入力された演算増幅器と、
一端が前記演算増幅器の反転入力端子に接続され、他端に前記入力信号が入力された第1抵抗と、
前記演算増幅器の出力端子と反転入力端子間の帰還経路に設けられた第2抵抗と、
を含むことを特徴とする請求項4に記載のFM送信回路。 - 前記入力信号は、ステレオコンポジット信号であることを特徴とする請求項1から5のいずれかに記載のFM送信回路。
- 1つの半導体基板上に一体集積化されたことを特徴とする請求項1から6のいずれかに記載のFM送信回路。
- オーディオ信号をステレオコンポジット信号に変換し、前記可変利得増幅器に出力するステレオ変調部と、
前記周波数変調器により生成された被変調信号を増幅する電力増幅器と、
をさらに備え、前記半導体基板上に一体集積化されたことを特徴とする請求項7に記載のFM送信回路。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005354733A JP2007159006A (ja) | 2005-12-08 | 2005-12-08 | Fm送信回路 |
PCT/JP2006/324292 WO2007066672A1 (ja) | 2005-12-06 | 2006-12-05 | 周波数変調器およびこれを用いたfm送信回路 |
CN2010101098992A CN101877588B (zh) | 2005-12-06 | 2006-12-05 | 调频器以及使用该调频器的调频发送电路 |
US12/096,528 US7936228B2 (en) | 2005-12-06 | 2006-12-05 | Frequency modulator and FM transmission circuit using the same |
KR1020077025745A KR20080071484A (ko) | 2005-12-06 | 2006-12-05 | 주파수 변조기 및 이를 이용한 fm 송신 회로 |
TW095145440A TW200733569A (en) | 2005-12-06 | 2006-12-06 | Frequency modulator and fm transmission circuit using the same |
US13/072,959 US20110170698A1 (en) | 2005-12-06 | 2011-03-28 | Frequency modulator and fm transmission circuit using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005354733A JP2007159006A (ja) | 2005-12-08 | 2005-12-08 | Fm送信回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007159006A true JP2007159006A (ja) | 2007-06-21 |
Family
ID=38242742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005354733A Pending JP2007159006A (ja) | 2005-12-06 | 2005-12-08 | Fm送信回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007159006A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011223380A (ja) * | 2010-04-12 | 2011-11-04 | Hitachi Kokusai Electric Inc | 送信機 |
-
2005
- 2005-12-08 JP JP2005354733A patent/JP2007159006A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011223380A (ja) * | 2010-04-12 | 2011-11-04 | Hitachi Kokusai Electric Inc | 送信機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7936228B2 (en) | Frequency modulator and FM transmission circuit using the same | |
US8384485B2 (en) | Reducing spurs in injection-locked oscillators | |
US9525390B2 (en) | Switching circuit | |
JP2006196963A (ja) | 周波数逓倍器 | |
US8228132B2 (en) | Voltage-controlled oscillator robust against power noise and communication apparatus using the same | |
JP2007158857A (ja) | Fm送信回路 | |
EP1187326A2 (en) | Filter apparatus | |
TWI710210B (zh) | 偏壓裝置 | |
US7609123B2 (en) | Direct modulation type voltage-controlled oscillator using MOS varicap | |
JP2007159006A (ja) | Fm送信回路 | |
KR20020073264A (ko) | 필터 회로, 반도체 장치, 필터 시스템 및 신호 주파수제어 방법 | |
US20070237333A1 (en) | FM transmitter using switched capacitor filter | |
KR100467002B1 (ko) | 액티브필터회로 | |
US20070195961A1 (en) | FM transmitter | |
JP2007166326A (ja) | 周波数変調器およびこれを用いたfm送信回路 | |
JP4699402B2 (ja) | 発振器及び周波数シンセサイザ | |
JP2007274626A (ja) | 自動調整回路 | |
JP2008219860A (ja) | Fm送信機およびこれを用いた電子機器 | |
JP2005260787A (ja) | 移相器 | |
CN104270121B (zh) | 自适应控制的频率源装置 | |
US7667553B2 (en) | Frequency modulator using PLL | |
JP3957311B2 (ja) | Fm送信機 | |
JP2007116247A (ja) | 直交信号発生回路並びにそれを備えた受信チューナおよび通信機器 | |
JP3957313B2 (ja) | Fm送信機 | |
JP3399572B2 (ja) | Iq復調器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
A02 | Decision of refusal |
Effective date: 20090203 Free format text: JAPANESE INTERMEDIATE CODE: A02 |