JP2007158702A - 光センサ回路 - Google Patents

Abstract

【課題】ＣＭＯＳインバータで光電流を増幅する光センサ回路でＣＭＯＳインバータの入出力特性曲線の線形領域を有効に使用し、線形領域のダイナミックレンジを広く利用できる光センサ回路を提供する。
【解決手段】光センサ回路１０は、アノード１１ａとカソード１１ｂの間に並列に接続されるコンデンサＣを含み、入射光Ｌ１を電流信号に変換するフォトダイオードＰＤと、フォトダイオードＰＤの一方の端子電極に入力側が接続されるＣＭＯＳインバータＩＰと、ＣＭＯＳインバータの入力端と出力端との接続または遮断を選択し、かつ遮断時にＣＭＯＳインバータの入力側電位での容量結合による変化方向を反対にするＭＯＳ型スイッチングトランジスタ（１２，２１）と、ＣＭＯＳインバータの出力側に接続される画素選択用トランジスタ１３を備える。
【選択図】図２

Description

本発明は光センサ回路に関し、特に、光信号を電気信号に変換する光電変換素子からの光電流をＣＭＯＳインバータで増幅することにより微弱光を高感度で検出するのに好適な光センサ回路に関する。

従来、微弱な光信号を高い感度で電気信号に変換して検出する光センサ回路として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）インバータを利用して光電変換素子であるフォトダイオードから出力される光電流を増幅するように構成された光センサ回路が知られている（特許文献１）。増幅手段としてＣＭＯＳインバータを使用するのは、回路構成が簡単であり、イメージセンサチップとして集積回路を作製することが容易であるという理由に基づいている。このＣＭＯＳインバータは、ＰチャンネルとＮチャンネルのエンハンスメント形ＭＯＳトランジスタを用いた一種のプッシュ・プル回路で構成されている。

図７と図８に上記ＣＭＯＳインバータの回路構成を示す。図７はイメージセンサの１つ画素すなわち１つの光センサ回路の要部の電気回路を示す。１つの光センサ回路１０１は、フォトダイオードＰＤと、フォトダイオードＰＤのアノードとカソードの間に並列に接続された寄生容量であるコンデンサＣとを有する。フォトダイオードＰＤのカソードとアースとの間には電源１０２（Ｖｄｄ）が接続される。フォトダイオードＰＤのアノード側には前述のエンハンスメント形ＭＯＳトランジスタ１０３が接続される。フォトダイオードＰＤのアノードは、エンハンスメント形ＭＯＳトランジスタ１０３の２つのゲートに接続され、センサ信号をエンハンスメント形ＭＯＳトランジスタ１０３に入力する。２つのゲートに接続される端子１０３ａはエンハンスメント形ＭＯＳトランジスタ１０３の入力端子である。またエンハンスメント形ＭＯＳトランジスタ１０３の端子１０３ｂはセンサ信号を出力する出力端子である。エンハンスメント形ＭＯＳトランジスタ１０３の入力端子１０３ａと出力端子１０３ｂのそれぞれに、並列な接続関係で、ＭＯＳ型スイッチングトランジスタ１０４のドレインとソースが接続されている。また、エンハンスメント形ＭＯＳトランジスタ１０３の図７中の上端子には電圧ＶＤＤ（＝５Ｖ）が印加され、下端子はグランドに接続されている。

図７に示したエンハンスメント形ＭＯＳトランジスタ１０３をＣＭＯＳインバータＩＡとして表現すると、その電気回路は図８のごとくなる。図８において、図７で説明した要素と同一の要素には同一の符号を付している。図８に示した回路構成において、ＭＯＳ型スイッチングトランジスタ１０４は、ＣＭＯＳインバータＩＡにおける入力端子と出力端子を接続または遮断する。ＭＯＳ型スイッチングトランジスタ１０４がオン（ゲート電圧がＬｏレベル）のときＣＭＯＳインバータＩＡの入力端子と出力端子は接続（短絡）され、ＭＯＳ型スイッチングトランジスタ１０４がオフ（ゲート電圧がＨｉレベル）のときＣＭＯＳインバータＩＡの入力端子と出力端子は遮断される。ＭＯＳ型スイッチングトランジスタ１０４のゲート電圧をＬｏレベルにしてＣＭＯＳインバータＩＡの入力端子と出力端子を短絡させることにより、ＣＭＯＳインバータＩＡおよびフォトダイオードＰＤの動作点（バイアス点）を設定する。ＣＭＯＳインバータＩＡの動作点（バイアス点）は、ＣＭＯＳインバータＩＡの入出力特性曲線と、入力電圧（Ｖｉｎ）＝出力電圧（Ｖｏｕｔ）の関係を満たす直線との交点として設定される（特許文献１の図４参照）。ＣＭＯＳインバータＩＡの動作点は、その入出力特性曲線の中央の直線的な線形領域のほぼ中央付近に設定される。線形領域のほぼ中央付近はもっとも増幅率（ゲイン）が大きな箇所である。上記のごとくＭＯＳ型スイッチングトランジスタ１０４がオン（接続）からオフ（遮断）に切り換わると、フォトダイオードＰＤの出力端子での電圧変化を高い増幅率で増幅し、その出力端子に読み出すことができ、微弱光を高感度で検出することが可能となる。

上記のごとき回路構成を有する光センサ回路１０１を多数用意してマトリックス状に配列することにより、画像を撮像する２次元のイメージセンサを作ることができる。

このような光センサ回路１０１は、少ない光量であっても高感度に検出することができるという特性を有しており、夜間などの暗所での撮影への応用が検討されている。
特開平１１−２２０６５７号公報

上記の特許文献１に開示されたイメージセンサの各光センサ回路１０１では、ＭＯＳ型スイッチングトランジスタ１０４はＰＭＯＳ型の構造である。このため、ＭＯＳ型スイッチングトランジスタ１０４をオフしてフォトダイオードＰＤのコンデンサＣに光電荷を蓄積させる時、当該オフ動作に基づく容量結合によってＣＭＯＳインバータＩＡの動作点の位置が入力端側電位に関して高電位側に移動してしまうという現象が起きる。換言すれば、ＭＯＳ型スイッチングトランジスタ１０４のオフ動作（遮断時）によってＣＭＯＳインバータＩＡの入力端の電位が容量結合によって上昇する。さらにフォトダイオードＰＤのアノード側の電位も光入射によって上昇する（蓄積時）。この結果、この蓄積時に、ＣＭＯＳインバータＩＡの動作点は、入力端側電位の観点で、ますます高電位側に推移する。この状態を図９に示す。図９のグラフで、横軸は入力電圧（Ｖｉｎ）を示し、縦軸は出力電圧（Ｖｏｕｔ）を意味する。ＣＭＯＳインバータＩＡの動作点（バイアス点）は、ＣＭＯＳインバータＩＡの入出力特性曲線Ｃ１と、入力電圧（Ｖｉｎ）＝出力電圧（Ｖｏｕｔ）の関係を満たす直線Ｃ２との交点Ｐ１として設定されている。図９において、矢印ＡＲ１は上記の「遮断時」における電位の上昇を示し、矢印ＡＲ２は上記の「蓄積時」における電位の上昇を示している。

以上のように、フォトダイオードＰＤでの光電荷の蓄積は、ＭＯＳ型スイッチングトランジスタ１０４のオフ動作後の入力端側電位が上昇した状態で開始されることになる。その結果、ＣＭＯＳインバータＩＡの入出力特性曲線Ｃ１の線形領域をほとんど使用することができなくなり、線形領域のダイナミックレンジが極端に低下してしまうという問題ががあった。

本発明の目的は、上記の課題に鑑み、ＣＭＯＳインバータで光電流を増幅する光センサ回路において、ＣＭＯＳインバータの入出力特性曲線の線形領域を有効に使用し、線形領域のダイナミックレンジを広く利用できる光センサ回路を提供することにある。

本発明に係る光センサ回路は、上記目的を達成するために、次のように構成される。

第１の光センサ回路（請求項１に対応）は、２つの電極（アノード、カソード）の間に並列に接続される静電容量素子を含み、入射光を電流信号に変換する光電変換素子（フォトダイオード）と、光電変換素子の一方の電極に入力側が接続されるＣＭＯＳインバータと、ＣＭＯＳインバータの入力端と出力端との接続または遮断を選択し、かつ遮断時にＣＭＯＳインバータの入力側電位での容量結合による変化方向を反対にするＭＯＳ型スイッチングトランジスタと、ＣＭＯＳインバータの出力側に接続される画素選択用トランジスタを備えるように構成される。

上記の光センサ回路では、入射された光信号を電流信号に変換する光電変換素子の出力信号を増幅するＣＭＯＳインバータ入力端と出力端との接続または遮断を選択するＭＯＳ型スイッチングトランジスタを遮断時にＣＭＯＳインバータの入力側電位での容量結合による変化方向を反対にする特性を有するものにしたので、増幅時にＣＭＯＳインバータの入出力特性曲線の線形領域を有効に活用でき、線形領域のダイナミックレンジを広く利用することが可能となる。

第２の光センサ回路（請求項２に対応）は、上記の構成において、好ましくは、ＣＭＯＳインバータの入力側が接続される光電変換素子の電極はアノードであり、ＭＯＳ型スイッチングトランジスタはＮＭＯＳ型スイッチングトランジスタであることで特徴づけられる。

第３の光センサ回路（請求項３に対応）は、上記の構成において、好ましくは、ＣＭＯＳインバータの入力側が接続される光電変換素子の電極はカソードであり、ＭＯＳ型スイッチングトランジスタはＰＭＯＳ型スイッチングトランジスタであることで特徴づけられる。

本発明によれば、光センサ回路における光電変換素子での光電荷の蓄積が、ＣＭＯＳインバータの入力端と出力端を接続または遮断するＭＯＳ型スイッチングトランジスタの遮断動作後におけるＣＭＯＳインバータの入力側電位での容量結合による変化方向を反対にしたため、電荷蓄積時に動作点が最適に設定され、ＣＭＯＳインバータの入出力特性曲線の線形領域を有効に使用することができ、線形領域のダイナミックレンジが有効に活用して応答領域を広げることができる。

以下に、本発明の好適な実施形態（実施例）を添付図面に基づいて説明する。

図１と図２を参照して本発明に係る光センサ回路の第１の実施形態を説明する。図１は第１実施形態による１つの光センサ回路（画素）を示す電気回路を示し、図２は当該光センサ回路に含まれるＣＭＯＳインバータの動作点（バイアス点）の変化状態のグラフを示す。図１に示した電気回路は基本的に図８で説明した電気回路と同じであり、図２に示したグラフは図９で説明したグラフと同じである。図１と図２において、図８と図９で説明した要素と同じ要素には同一の符号を付している。

図１において、１つの光センサ回路１０は、フォトダイオードＰＤと、フォトダイオードＰＤのアノード１１ａとカソード１１ｂの間に並列に接続された、寄生の静電容量であるコンデンサＣとを有する。フォトダイオードＰＤは、受光面に入射される光Ｌ１を電流信号に変換する。この電流信号は、フォトダイオードＰＤの出力側がオープン状態にあるときにはコンデンサＣに蓄積される。

フォトダイオードＰＤのカソード１１ｂには電圧Ｖｄｄが印加されている。フォトダイオードＰＤのアノード１１ａにはＣＭＯＳインバータＩＡの入力端子が接続されている。ＣＭＯＳインバータＩＡは、ＰチャンネルとＮチャンネルのエンハンスメント形ＭＯＳトランジスタを用いた一種のプッシュ・プル回路である。ＣＭＯＳインバータＩＡの入力端子と出力端子のそれぞれに、並列な接続関係で、ＭＯＳ型スイッチングトランジスタ１２のドレインとソースが接続されている。

ＭＯＳ型スイッチングトランジスタ１２は、ＣＭＯＳインバータＩＡにおける入力端子と出力端子を接続または遮断する。ＭＯＳ型スイッチングトランジスタ１２がオン（ゲート電圧が高レベルＨｉ）のときＣＭＯＳインバータＩＡの入力端子と出力端子は接続（短絡）され、ＭＯＳ型スイッチングトランジスタ１２がオフ（ゲート電圧が低レベルＬｏ）のときＣＭＯＳインバータＩＡの入力端子と出力端子は遮断される。ＭＯＳ型スイッチングトランジスタ１２のゲート電圧を低レベル（Ｌｏ）から高レベル（Ｈｉ）に切り換えてＣＭＯＳインバータＩＡの入力端子と出力端子を短絡させることにより、ＣＭＯＳインバータＩＡおよびフォトダイオードＰＤの動作点（バイアス点）を設定する。ＣＭＯＳインバータＩＡの動作点（バイアス点）は、図２に示すごとく、ＣＭＯＳインバータＩＡの入出力特性曲線Ｃ１と、入力電圧（Ｖｉｎ）＝出力電圧（Ｖｏｕｔ）の関係を満たす直線Ｃ２との交点Ｐ１として設定される。

ＣＭＯＳインバータＩＡの動作点は、入出力特性曲線Ｃ１の中央の直線的な線形領域のほぼ中央付近に設定される。線形領域のほぼ中央付近はもっとも増幅率（ゲイン）が大きな箇所である。上記のごとくＭＯＳ型スイッチングトランジスタ１２がオフ（遮断）からオン（接続）に切り換わると、フォトダイオードＰＤの出力端子での電圧変化を高い増幅率で増幅し、その出力端子に読み出すことができ、微弱光を高感度で検出することが可能となる。

上記のＭＯＳ型スイッチングトランジスタ１２はＮＭＯＳ型スイッチングトランジスタである。

さらにＣＭＯＳインバータＩＡの出力端子には画素選択用のＭＯＳ型トランジスタ１３が接続されている。ＭＯＳ型トランジスタ１３から出力端子が引き出される。

上記の光センサ回路１０の構成によれば次の作用が生じる。ＣＭＯＳインバータＩＡにおける入力端子と出力端子を接続または遮断するスイッチ手段としてＮＭＯＳ型スイッチングトランジスタ１２を用いる。従って、フォトダイオードＰＤのコンデンサＣに光電荷を蓄積させるため、ＮＭＯＳ型スイッチングトランジスタ１２をオフしてＭＯＳインバータＩＡを遮断する時、ＣＭＯＳインバータＩＡの入力側電位での容量結合による変化方向が反対になり、ＣＭＯＳインバータＩＡの動作点の位置が入力端側電位に関して低電位側に移動させることができる。この状態を図２の矢印ＡＲ１１（遮断時）で示す。さらに、その後、フォトダイオードＰＤが光電変換作用を生じアノード１１ａ側の電位が光Ｌ１の入射によって上昇する（蓄積時）と、ＣＭＯＳインバータＩＡの動作点は入力端側電位の観点で反対に高電位側に推移する。この状態は、図２の矢印ＡＲ１２（蓄積時）で示される。

以上のように、本実施形態の光センサ回路１０によれば、フォトダイオードＰＤでの光電荷の蓄積は、ＮＭＯＳ型スイッチングトランジスタ１２のオフ動作後の入力端側電位が低下した状態で開始されることになる。その結果、ＣＭＯＳインバータＩＡの入出力特性曲線Ｃ１の線形領域を有効に使用することができ、線形領域のダイナミックレンジが有効に活用して応答領域を広げることができる。

次に、図３と図４を参照して本発明に係る光センサ回路の第２の実施形態を説明する。図３は図１と同様な図であり、図４は図２と同様な図である。図３と図４において、図１と図２で説明した要素と同じ要素には同一の符号を付している。

１つの光センサ回路２０は、フォトダイオードＰＤと、フォトダイオードＰＤのアノード１１ａとカソード１１ｂの間に並列に接続されたコンデンサＣとを有する。フォトダイオードＰＤのアノード１１ａはアースに接続されている。他方、フォトダイオードＰＤのカソード１１ｂにはＣＭＯＳインバータＩＡの入力端子が接続されている。ＣＭＯＳインバータＩＡの入力端子と出力端子のそれぞれに、並列な接続関係で、ＰＭＯＳ型スイッチングトランジスタ２１のドレインとソースが接続されている。

ＰＭＯＳ型スイッチングトランジスタ２１は、ＣＭＯＳインバータＩＡにおける入力端子と出力端子を接続または遮断する。ＰＭＯＳ型スイッチングトランジスタ２１がオン（ゲート電圧がＬｏレベル）のときＣＭＯＳインバータＩＡの入力端子と出力端子は接続（短絡）され、ＰＭＯＳ型スイッチングトランジスタ２１がオフ（ゲート電圧がＨｉレベル）のときＣＭＯＳインバータＩＡの入力端子と出力端子は遮断される。ＰＭＯＳ型スイッチングトランジスタ２１の機能は、第１実施形態のＮＭＯＳ型スイッチングトランジスタ１２の機能を同じである。その他の回路構成は、第１実施形態の光センサ回路１０と同じである。

上記の光センサ回路２０の構成によれば次の作用が生じる。ＣＭＯＳインバータＩＡにおける入力端子と出力端子を接続または遮断するスイッチ手段としてＰＭＯＳ型スイッチングトランジスタ２１を用いる。従ってフォトダイオードＰＤのコンデンサＣに光電荷を蓄積させるため、ＰＭＯＳ型スイッチングトランジスタ２１をオフしてＭＯＳインバータＩＡを遮断する時、ＣＭＯＳインバータＩＡの入力側電位での容量結合による変化方向が反対になり、ＣＭＯＳインバータＩＡの動作点の位置を入力端側電位に関して高電位側に移動させることができる。この状態を図４の矢印ＡＲ２１（遮断時）で示す。さらに、その後、フォトダイオードＰＤが光電変換作用を生じカソード１１ｂ側の電位が光Ｌ１の入射によって降下する（蓄積時）と、ＣＭＯＳインバータＩＡの動作点は入力端側電位の観点で反対に低電位側に推移する。この状態は、図４の矢印ＡＲ２２（蓄積時）で示される。

以上のように、本実施形態の光センサ回路２０によれば、フォトダイオードＰＤでの光電荷の蓄積（電位の降下）は、ＰＭＯＳ型スイッチングトランジスタ２１のオフ動作後の入力端側電位が上昇した状態で開始されることになる。その結果、ＣＭＯＳインバータＩＡの入出力特性曲線Ｃ１の線形領域を有効に使用することができ、線形領域のダイナミックレンジが有効に活用して応答領域を広げることができる。

図５は本発明の光センサ回路の第３実施形態を示し、この光センサ回路３０は上記第１実施形態の変形例である。光センサ回路３０の特徴的構成は、ＮＭＯＳ型スイッチングトランジスタ１２を用いる代わりに、Ｐ／Ｎ−ＭＯＳ型スイッチングトランジスタ３１を用いて、ＣＭＯＳインバータＩＡにおける入力端子と出力端子を接続または遮断する点である。その他の回路構成は第１実施形態と同じである。この実施形態の構成によれば、上記の作用効果に加えて、スイッチング時の変化をなくすことができる。

図６は本発明の光センサ回路の第４実施形態を示し、この光センサ回路４０は上記第２実施形態の変形例である。光センサ回路４０の特徴的構成は、ＰＭＯＳ型スイッチングトランジスタ２１を用いる代わりに、Ｐ／Ｎ−ＭＯＳ型スイッチングトランジスタ４１を用いて、ＣＭＯＳインバータＩＡにおける入力端子と出力端子を接続または遮断する点である。その他の回路構成は第２実施形態と同じである。この実施形態の構成によれば、上記の作用効果に加えて、スイッチング時の変化をなくすことができる。

上記のごとき回路構成を有する各実施形態の光センサ回路を多数用意してマトリックス状に配列することにより、２次元の画像を撮像するイメージセンサを作ることができる。

また前述した各実施形態の光センサ回路において「蓄積時」の蓄積時間を変化させることにより、光センサ回路の検出感度を任意に調整することができる。

以上の実施形態で説明された構成、形状、大きさおよび配置関係については本発明が理解・実施できる程度に概略的に示したものにすぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。

本発明は、微弱光を高感度で検出することができかつ線形領域のダイナミックレンジを広く活用できるイメージセンサの光センサ回路として利用される。

本発明に係る光センサ回路の第１の実施形態を示す電気回路図である。 第１実施形態に係る光センサ回路の動作特性を示すグラフである。 本発明に係る光センサ回路の第２の実施形態を示す電気回路図である。 第２実施形態に係る光センサ回路の動作特性を示すグラフである。 本発明に係る光センサ回路の第３の実施形態を示す電気回路図である。 本発明に係る光センサ回路の第４の実施形態を示す電気回路図である。 従来の光センサ回路の具体的回路構成を示す電気回路図である。 従来の光センサ回路をＣＭＯＳインバータの表現で示す回路図である。 従来の光センサ回路の動作特性を示すグラフである。

符号の説明

１０ 光センサ回路
１２ ＮＭＯＳ型スイッチングトランジスタ
１３ 画素選択用ＭＯＳ型トランジスタ
２０ 光センサ回路
２１ ＰＭＯＳ型スイッチングトランジスタ
３０ 光センサ回路
４０ 光センサ回路
ＰＤ フォトダイオード
ＩＡ ＣＭＯＳインバータ

Claims (3)

1. ２つの電極の間に並列に接続される静電容量素子を含み、入射光を電流信号に変換する光電変換素子と、
   前記光電変換素子の一方の前記電極に入力側が接続されるＣＭＯＳインバータと、
   前記ＣＭＯＳインバータの入力端と出力端の接続または遮断を選択し、かつ遮断時に前記ＣＭＯＳインバータの入力側電位での容量結合による変化方向を反対にするＭＯＳ型スイッチングトランジスタと、
   前記ＣＭＯＳインバータの出力側に接続される画素選択用トランジスタと、
   を備えることを特徴とする光センサ回路。
2. 前記ＣＭＯＳインバータの前記入力側が接続される前記光電変換素子の前記電極はアノードであり、前記ＭＯＳ型スイッチングトランジスタはＮＭＯＳ型スイッチングトランジスタであることを特徴とする請求項１記載の光センサ回路。
3. 前記ＣＭＯＳインバータの前記入力側が接続される前記光電変換素子の前記電極はカソードであり、前記ＭＯＳ型スイッチングトランジスタはＰＭＯＳ型スイッチングトランジスタであることを特徴とする請求項１記載の光センサ回路。

Images