JP2007158257A - Semiconductor device and manufacturing method therefor - Google Patents
Semiconductor device and manufacturing method therefor Download PDFInfo
- Publication number
- JP2007158257A JP2007158257A JP2005355240A JP2005355240A JP2007158257A JP 2007158257 A JP2007158257 A JP 2007158257A JP 2005355240 A JP2005355240 A JP 2005355240A JP 2005355240 A JP2005355240 A JP 2005355240A JP 2007158257 A JP2007158257 A JP 2007158257A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- wiring pattern
- reference wiring
- semiconductor device
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
本発明は、半導体装置及びその製造方法に関し、特に、半導体製造工程におけるマスクの位置ずれの検出に用いて好適な半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly to a semiconductor device suitable for use in detection of a mask misalignment in a semiconductor manufacturing process and a method for manufacturing the same.
半導体装置の微細化に伴って、各層ごとのマスクの位置合わせは高い精度が要求されてきており、マスクの位置ずれを正確に測定することは、半導体装置の製造にとって重要な技術である。 With the miniaturization of semiconductor devices, high accuracy is required for mask alignment for each layer, and accurate measurement of mask misalignment is an important technique for manufacturing semiconductor devices.
そこで、マスクの位置ずれを検出する方法としてTEG(test element group)を用いた電気的検査が行なわれている。 Therefore, an electrical inspection using a TEG (test element group) is performed as a method for detecting the displacement of the mask.
この方法の一例について、図3を参照して説明する。この方法は、半導体基板上に堆積した絶縁膜に一対のコンタクトホール101を形成し、その上層に一対のコンタクトホール101が完全に覆われるように基準配線パターン102を形成し、このコンタクトホール101に接続されるTEGの電気的特性を検出することによって、位置ずれがあるか否かを判別するものである。
An example of this method will be described with reference to FIG. In this method, a pair of
しかし、上述の方法では、基準配線パターンがコンタクトホールを完全に覆う状態で形成されるために、基準配線パターンの位置ずれが微小な場合には、コンタクトホールと基準配線パターンとの接続状態が変化せず、TEGの電気的特性の変化を検出できなかった。 However, in the above method, since the reference wiring pattern is formed so as to completely cover the contact hole, when the positional deviation of the reference wiring pattern is very small, the connection state between the contact hole and the reference wiring pattern changes. No change in the electrical characteristics of the TEG could be detected.
上述の方法には、基準配線パターンの位置ずれが微小な場合であっても、位置ずれをTEGの電気的特性の変化として検出可能なように改良が加えられた。特許文献1はこの改良された方法を開示している。
The above-described method has been improved so that the positional deviation can be detected as a change in the electrical characteristics of the TEG even when the positional deviation of the reference wiring pattern is very small.
この改良された方法について図4を用いて説明する。この方法においては、所定の回路パターン104の周囲に、マスクの位置ずれを測定するための複数の対のコンタクトホール101a〜101hを開口する。そして、各対のコンタクトホール101a〜101hの上部に、コンタクトホール101a〜101hの径よりも小さい幅の基準配線パターン102a〜102hを、コンタクトホール101a〜101hの中心に対して回路パターン104側にずらして配設する。その後、予め記憶されたコンタクトホール101a〜101hと基準配線パターン102a〜102hとの位置ずれに対応したコンタクトホール101a〜101hに接続されるTEGの電気的的特性と、TEGの実際の電気的特性とを比較し、比較結果を参照してコンタクトホール101a〜101hと基準配線パターン102a〜102hとの実際の位置ずれを検出する。
This improved method will be described with reference to FIG. In this method, a plurality of pairs of
この方法においては、基準配線パターンの幅がコンタクトホールの径よりも小さく、基準配線パターンの長さ方向の中心線がコンタクトホールの中心に対してずれるように基準配線パターンが配設されるため、位置ずれが微小な場合であっても基準配線パターンとコンタクトホールとが断線状態となる。したがって、微小な位置ずれに対してもTEGの電気的導通からマスクの位置ずれを検出することが可能となる。
しかしながら、特許文献1に開示された方法では、異なる2方向の位置ずれを検出するために、一対のコンタクトホール及び一つの基準配線パターンを備えるTEGが二つ設けられていた。したがって、回路パターンに対するTEGの面積が大きく、この大きなTEGの面積が半導体装置を微細化する上で妨げとなっていた。
However, in the method disclosed in
以下に、(発明を実施するための最良の形態)で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、(特許請求の範囲)の記載と(発明を実施するための最良の形態)との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、(特許請求の範囲)に記載されている発明の技術的範囲の解釈に用いてはならない。 Hereinafter, means for solving the problem will be described using the numbers used in (Best Mode for Carrying Out the Invention). These numbers are added to clarify the correspondence between the description of (Claims) and (Best Mode for Carrying Out the Invention). However, these numbers should not be used to interpret the technical scope of the invention described in (Claims).
本発明による半導体装置は、半導体基板上に設けられた回路パターン(4)と、前記回路パターンの周囲に配置されたコンタクトホール対(1)と、前記コンタクトホール対が設けられた絶縁膜の上層に前記コンタクトホール対と接続するように設けられた基準配線パターン(2)とを具備している。ここで、前記基準配線パターンは、第1方向に延びる第1部分(2a)と、前記第1部分に接続し、前記第1方向と異なる第2方向に延びる第2部分(2b)とを備えている。 A semiconductor device according to the present invention includes a circuit pattern (4) provided on a semiconductor substrate, a contact hole pair (1) disposed around the circuit pattern, and an upper layer of an insulating film provided with the contact hole pair. And a reference wiring pattern (2) provided so as to be connected to the contact hole pair. The reference wiring pattern includes a first portion (2a) extending in a first direction and a second portion (2b) connected to the first portion and extending in a second direction different from the first direction. ing.
基準配線パターンが、第1方向に延びる第1部分と、第1部分に接続し、第1方向と異なる第2方向に延びる第2部分とを備えているため、一対のコンタクトホール及び一つの基準配線パターンを備える単一のTEGによりマスクの異なる2方向の位置ずれを適切に検出することが可能となる。 Since the reference wiring pattern includes a first portion extending in the first direction and a second portion connected to the first portion and extending in a second direction different from the first direction, a pair of contact holes and one reference A single TEG provided with a wiring pattern can appropriately detect misalignment in two directions of different masks.
本発明による半導体装置及びその製造方法においては、単一のTEGによりマスクの異なる2方向の位置ずれが適切に検出されるため、TEGの面積が縮小され、その結果、半導体装置が微細化される。 In the semiconductor device and the method of manufacturing the same according to the present invention, since the positional deviation in two different directions of the mask is appropriately detected by a single TEG, the area of the TEG is reduced, and as a result, the semiconductor device is miniaturized. .
添付図面を参照して、本発明による半導体装置及びその製造方法を実施するための最良の形態を以下に説明する。 The best mode for carrying out a semiconductor device and a manufacturing method thereof according to the present invention will be described below with reference to the accompanying drawings.
図1及び図2は、本発明の実施形態に係る半導体装置を模式的に示す平面図である。図1はコンタクトホール対1と基準配線パターン2とに位置ずれがない場合を示し、図2はコンタクトホール対1と基準配線パターン2とに位置ずれがある場合を示す。
1 and 2 are plan views schematically showing a semiconductor device according to an embodiment of the present invention. FIG. 1 shows a case where there is no displacement between the
チップ5は、回路パターン4と、複数のチェックトランジスタ3とを備えている。回路パターン4は、チップ5の中央部分に配置され、チェックトランジスタ3は、回路パターン4の周囲に配置されている。
The chip 5 includes a circuit pattern 4 and a plurality of
チップ外周枠の第1辺5aに垂直なY方向と、チップ外周枠の第1辺5aと隣り合うチップ外周枠の第2辺5bに垂直なX方向とが定義される。
A Y direction perpendicular to the
ここで、チェックトランジスタ3を矩形形状のチップ5の四隅に配置することは、マスクの位置ずれを検出するために好適である。
Here, it is preferable to dispose the
チェックトランジスタ3は、マスクの位置ずれを検出するためのTEG(test elemennt group)11〜14を備えている。
The
TEG11〜14は、第1コンタクトホール1aと第2コンタクトホール1bとを有するコンタクトホール対1と、コンタクトホール対1の上部に設けられたL字形状の基準配線パターン2とを備えている。
The TEGs 11 to 14 include a
典型的には、コンタクトホール対1が半導体基板上の絶縁膜に形成され、その上層にコンタクトホール対1と接続するように基準配線パターン2が形成される。
Typically, the
基準配線パターン2は、第1方向に延びる第1部分2aと、第1部分2aに接続し、第1方向と異なる第2方向に延びる第2部分2bとを備えている。第1部分2aは第1コンタクトホール1aに対応して配設され、第2部分2bは第2コンタクトホール1bに対応して配設されている。
The
第1方向及び第2方向が互いに垂直であれば、TEG11〜14により多用な方向の位置ずれを効率良く検出することができる。
If the first direction and the second direction are perpendicular to each other, misalignment in various directions can be efficiently detected by the
本実施形態においては、第1方向とY方向が垂直であり、第2方向とX方向が垂直である。また、基準配線パターン2は、第1部分中心線2cが第1コンタクトホールの中心1cに対してY方向に沿って回路パターン4側にずれるように、第2部分中心線2dが第2コンタクトホールの中心1dに対してX方向に沿って回路パターン4側にずれるように配置されている。このような配置は、マスクのX方向及びY方向の位置ずれを検出するために好適である。
In the present embodiment, the first direction and the Y direction are perpendicular, and the second direction and the X direction are perpendicular. In addition, the
さらに、第1部分2aの幅W1が第1コンタクトホール1aの直径D1より小さく、第2部分2bの幅W2が第2コンタクトホール1bの直径D2より小さいことは、微小な位置ずれを検出することを容易にする。特に、幅W1を直径D1の半分とし、幅W2を直径D2の半分とし、第1コンタクトホール1aの半分が第1部分2aと重なるようにし、第2コンタクトホール1bの半分が第2部分2bと重なるようにすることは重要である。
Furthermore, the fact that the width W1 of the
なお、コンタクトホール対1の中心に対する基準配線パターン2の中心線のずれ量と、コンタクトホール対1の直径と基準配線パターン2の幅との比率は、検出しようとするマスクの位置ずれ量に応じて任意に設定することができる。
Note that the amount of deviation of the center line of the
本実施形態に係る半導体装置の位置ずれ検出方法について以下に説明する。 A method for detecting misalignment of a semiconductor device according to this embodiment will be described below.
リソグラフィー工程におけるコンタクトホール対1に対する基準配線パターン2のずれが、X、Y方向へ0、X方向へ0、±0.01μm、±0.02μm…、Y方向へ0、±0.01μm、±0.02μm…の場合の、TEG11〜14の電気的特性を理論値で計算するか、又は、測定によって予め求める。
The deviation of the
そして、コンタクトホール対1及び基準配線パターン2を備えるTEG11〜14を形成した後、TEG11〜14の電気的特性を測定して得られる実測値と、予め求めておいた値とを比較することにより、マスクの位置ずれ量を検出する。
Then, after forming the
例えば、図2に示すようにコンタクトホール対1と基準配線パターン2のマスクがY方向にずれた場合には、TEG11及びTEG14においては、第2コンタクトホール1bと基準配線パターン2とは接続状態にあるが、第1コンタクトホール1aと基準配線パターン2とが断線状態になる。このとき、TEG11及びTEG14の電気的特性が変化し、したがって、コンタクトホール対1と基準配線パターン2のマスクの位置ずれを検出することができる。
For example, as shown in FIG. 2, when the masks of the
本実施形態に係る半導体装置及びその製造方法は、X、Y方向の位置ずれのみならず、回転θによるずれや、ショットの伸縮、ウェハの伸縮に対しても適用することができる。この場合も、位置ずれに対するTEGの電気的特性を理論値で計算するか、又は、測定によって求め、求めた値と実デバイス上での電気的特性の値とを比較することによってPR工程における位置ずれ量を検出することができる。 The semiconductor device and the manufacturing method thereof according to the present embodiment can be applied not only to misalignment in the X and Y directions, but also to misalignment due to rotation θ, shot expansion / contraction, and wafer expansion / contraction. Also in this case, the electrical characteristics of the TEG with respect to the positional deviation are calculated by theoretical values, or obtained by measurement, and the position in the PR process is compared by comparing the obtained value with the value of the electrical characteristics on the actual device. The amount of deviation can be detected.
1…コンタクトホール対
1a…第1コンタクトホール
1b…第2コンタクトホール
1c…第1コンタクトホールの中心
1d…第2コンタクトホールの中心
2…基準配線パターン
2a…第1部分
2b…第2部分
2c…第1部分中心線
2d…第2部分中心線
3…チェックトランジスタ
4…回路パターン
5…チップ
5a…チップ外周枠の第1辺
5b…チップ外周枠の第2辺
11〜14…TEG
101、101a〜101h…コンタクトホール
102、102a〜102h…基準配線パターン
104…回路パターン
X…X方向を示す矢印
Y…Y方向を示す矢印
DESCRIPTION OF
101, 101a to 101h ... contact holes 102, 102a to 102h ...
Claims (5)
前記回路パターンの周囲に配置され、第1コンタクトホールと第2コンタクトホールとを有するコンタクトホール対と、
前記コンタクトホール対が設けられた絶縁膜の上層に前記コンタクトホール対と接続するように設けられた基準配線パターンと
を具備し、
前記基準配線パターンは、第1方向に延びる第1部分と、前記第1部分に接続し、前記第1方向と異なる第2方向に延びる第2部分とを備える
半導体装置。 A circuit pattern provided on a semiconductor substrate;
A contact hole pair disposed around the circuit pattern and having a first contact hole and a second contact hole;
A reference wiring pattern provided on the upper layer of the insulating film provided with the contact hole pair so as to be connected to the contact hole pair;
The reference wiring pattern includes a first portion extending in a first direction and a second portion connected to the first portion and extending in a second direction different from the first direction.
前記第2方向は、前記第1辺と隣り合う前記外周枠の第2辺に平行であり、
前記基準配線パターンは、前記第1部分の前記第1方向に延びる中心線が前記第1コンタクトホールの中心に対して前記第1方向に垂直な方向に沿って前記回路パターン側にずれるように、且つ、前記第2部分の前記第2方向に延びる中心線が前記第2コンタクトホールの中心に対して前記第2方向に垂直な方向に沿って前記回路パターン側にずれるように配置される
請求項1の半導体装置。 The first direction is parallel to the first side of the outer peripheral frame of the rectangular chip having the circuit pattern,
The second direction is parallel to a second side of the outer peripheral frame adjacent to the first side,
The reference wiring pattern has a center line extending in the first direction of the first portion shifted toward the circuit pattern along a direction perpendicular to the first direction with respect to the center of the first contact hole. The center line extending in the second direction of the second portion is disposed so as to be shifted to the circuit pattern side along a direction perpendicular to the second direction with respect to the center of the second contact hole. 1. A semiconductor device.
前記第2部分の第2幅は前記第2コンタクトホールの第2直径より小さい
請求項1又は2の半導体装置。 A first width of the first portion is smaller than a first diameter of the first contact hole;
The semiconductor device according to claim 1, wherein a second width of the second portion is smaller than a second diameter of the second contact hole.
前記第1幅は前記第1直径の半分であり、
前記第2幅は前記第2直径の半分である
請求項3の半導体装置。 The first part and the second part are arranged to form an L shape,
The first width is half of the first diameter;
The semiconductor device according to claim 3, wherein the second width is half of the second diameter.
第1方向に延びる第1部分と、前記第1部分に接続し、前記第1方向と異なる第2方向に延びる第2部分とを備える基準配線パターンを、前記コンタクトホール対の上に設ける基準配線パターン配設ステップと、
前記コンタクトホール対と、前記基準配線パターンとを備えるTEG(test element group)の電気的特性を測定する測定ステップと、
前記コンタクトホール対と前記基準配線パターンとの位置ずれと、前記電気的特性とを対応づけるデータを参照し、前記測定ステップにおいて測定した前記電気的特性に対応する前記位置ずれを検出する位置ずれ検出ステップと
を含む
半導体装置の製造方法。 A contact hole opening step of opening a contact hole pair having a first contact hole and a second contact hole so that the contact hole pair is arranged around a predetermined circuit pattern;
A reference wiring provided on the contact hole pair with a reference wiring pattern including a first part extending in a first direction and a second part connected to the first part and extending in a second direction different from the first direction A pattern placement step;
A measurement step of measuring electrical characteristics of a TEG (test element group) comprising the contact hole pair and the reference wiring pattern;
Position shift detection for detecting the position shift corresponding to the electrical characteristics measured in the measurement step with reference to data associating the position shift between the contact hole pair and the reference wiring pattern and the electrical characteristics. A method of manufacturing a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005355240A JP4845005B2 (en) | 2005-12-08 | 2005-12-08 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005355240A JP4845005B2 (en) | 2005-12-08 | 2005-12-08 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007158257A true JP2007158257A (en) | 2007-06-21 |
JP4845005B2 JP4845005B2 (en) | 2011-12-28 |
Family
ID=38242158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005355240A Expired - Fee Related JP4845005B2 (en) | 2005-12-08 | 2005-12-08 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4845005B2 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62190750A (en) * | 1986-02-17 | 1987-08-20 | Nec Corp | Semiconductor device |
JP2964948B2 (en) * | 1995-05-24 | 1999-10-18 | 日本電気株式会社 | Semiconductor device and manufacturing method thereof. |
JP2001176782A (en) * | 1999-12-17 | 2001-06-29 | Nec Corp | Semiconductor device and manufacturing method therefor |
JP2005294382A (en) * | 2004-03-31 | 2005-10-20 | Toshiba Corp | Semiconductor wafer and manufacturing method thereof |
JP2007067327A (en) * | 2005-09-02 | 2007-03-15 | Fujitsu Ltd | Manufacturing method of semiconductor device, wafer, and reticle |
-
2005
- 2005-12-08 JP JP2005355240A patent/JP4845005B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62190750A (en) * | 1986-02-17 | 1987-08-20 | Nec Corp | Semiconductor device |
JP2964948B2 (en) * | 1995-05-24 | 1999-10-18 | 日本電気株式会社 | Semiconductor device and manufacturing method thereof. |
JP2001176782A (en) * | 1999-12-17 | 2001-06-29 | Nec Corp | Semiconductor device and manufacturing method therefor |
JP2005294382A (en) * | 2004-03-31 | 2005-10-20 | Toshiba Corp | Semiconductor wafer and manufacturing method thereof |
JP2007067327A (en) * | 2005-09-02 | 2007-03-15 | Fujitsu Ltd | Manufacturing method of semiconductor device, wafer, and reticle |
Also Published As
Publication number | Publication date |
---|---|
JP4845005B2 (en) | 2011-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20070037522A (en) | Overlay key, method of forming the overlay key and method of measuring overlay accuracy using the overlay key | |
US11043460B2 (en) | Measurement method of overlay mark structure | |
US20070202664A1 (en) | Chip ID applying method suitable for use in semiconductor integrated circuit | |
KR100381881B1 (en) | Alignment mark set and method of measuring alignment accuracy | |
EP2168156B1 (en) | Integrated circuits on a wafer and methods for manufacturing integrated circuits | |
EP2168155B1 (en) | Integrated circuits on a wafer and methods for manufacturing integrated circuits | |
JP2006049565A (en) | Semiconductor device, manufacturing method thereof and semiconductor substrate | |
JP2001092109A (en) | Photomask, semiconductor device and exposing method using photomask | |
US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
JP4845005B2 (en) | Semiconductor device and manufacturing method thereof | |
WO2006098023A1 (en) | Semiconductor device and method for manufacturing same | |
JP3327279B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2007194357A (en) | Registration mark and manufacturing method thereof | |
KR20060110940A (en) | Overlay mark of a semiconductor device and mehtod of manufacturing the same | |
JP2010114130A (en) | Semiconductor device and method of manufacturing the same | |
JP2007335459A (en) | Semiconductor wafer, semiconductor device, and process for fabricating the same | |
US20160126194A1 (en) | Measurement mark structure and manufacturing method thereof | |
JP2007184345A (en) | Semiconductor device, manufacturing method therefor, and alignment inspection mark | |
JP2012088614A (en) | Method for manufacturing semiconductor device and reticle | |
JP2002158159A (en) | Method for fabricating semiconductor device and reticle and semiconductor wafer | |
JP2010021414A (en) | Semiconductor device, and manufacturing method and discrimination method thereof | |
JP4146827B2 (en) | Reference value setting method, pattern determination method, alignment inspection apparatus, semiconductor device manufacturing system, semiconductor manufacturing factory, and semiconductor device manufacturing method | |
JPS6329541A (en) | Manufacture of semiconductor device | |
JP2006295034A (en) | Semiconductor device and manufacturing method thereof | |
KR20070071657A (en) | Method for forming overlay vernier of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080919 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110715 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111005 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111005 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |