JP2007157776A - 半導体記録素子 - Google Patents
半導体記録素子 Download PDFInfo
- Publication number
- JP2007157776A JP2007157776A JP2005346934A JP2005346934A JP2007157776A JP 2007157776 A JP2007157776 A JP 2007157776A JP 2005346934 A JP2005346934 A JP 2005346934A JP 2005346934 A JP2005346934 A JP 2005346934A JP 2007157776 A JP2007157776 A JP 2007157776A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- information recording
- melting point
- high melting
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
【課題】微細化に適し、低消費電力かつ動作速度の高速化が可能で、高い書き込み耐久性を有し、実質的に半導体記憶素子間のばらつきが無い半導体記録素子の提供。
【解決手段】トランジスタと、前記トランジスタ上に設けられた発熱部と、前記発熱部上に設けられた情報記録用薄膜と、を備え、前記情報記録用薄膜は、加熱により相変化して情報を記録する情報記録相と、前記情報記録相より高融点の材料で構成された高融点相と、を備えていることを特徴とする半導体記録素子。
【選択図】 図１
【解決手段】トランジスタと、前記トランジスタ上に設けられた発熱部と、前記発熱部上に設けられた情報記録用薄膜と、を備え、前記情報記録用薄膜は、加熱により相変化して情報を記録する情報記録相と、前記情報記録相より高融点の材料で構成された高融点相と、を備えていることを特徴とする半導体記録素子。
【選択図】 図１
Description
本発明は、結晶相と非結晶相との間で起こる可逆的な相変化を利用して、電気的作用により情報を記録および消去する半導体記録素子に関する。
現在、情報の記憶の保持に電源を必要とするＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）などの揮発性メモリの代わりに、情報を記録する情報記録用薄膜に相変化材料を使用するＰＲＡＭ(Phase-Change Random Access Memory)などの半導体記録素子が知られている（例えば、特許文献１）。ＰＲＡＭは、ＯＵＭ（Ovonic Unified Memory）とも呼ばれており、相変化材料としてカルコゲナイド合金を用いることが知られている（例えば、特許文献２）。カルコゲナイド合金は、電流の印加等によりその融点以上に加熱、溶融、急冷することにより非結晶化、または結晶化温度以上に加熱して徐冷することにより非晶質を結晶化させ、結晶状態と非結晶状態の２つの状態の一方に維持され、後に、加熱、冷却によって再び状態が変化する特性を備えている。近年ではこのような半導体記録素子の低消費電力化、微細化、動作速度の高速化、書き換え耐久性の向上が望まれている。
しかしながら、ＰＲＡＭやＯＵＭを用いた半導体記録素子では、相変化材料の結晶部を非結晶化する際、その原理から一端融点以上に上昇させなければならないため、非常に大きな電流を必要としてしまい、半導体記憶素子の低消費電力化を測ることが困難であった。また、半導体記録素子を微細化する場合には、前述した相変化材料部の抵抗ばらつきが大きくなり、半導体記録装置全体として機能しなくなるという問題も生じていた。加えて、半導体記憶素子の動作速度に関しても、情報の書き込み時は急冷過程であるために高速化の可能性を備えていたが、情報の消去時は徐冷プロセスとなるため、書き込み時と比べて、大幅に遅い動作速度となると言う原理的な欠点があった。さらに、書き換え耐久性に関しては、初期状態のＯＮ／ＯＦＦ比を上げればより向上するのではないかとの期待があったが、結晶とアモルファスと言う構造的な変化を伴うため、疑問視されている面があった。
以上の問題点を解決するために様々な技術が開示されている。例えば、スイッチング電流必要量が低減され、記憶データの熱安定性が増大したメモリ材料を提供するにあたり、活性な相変化性メモリ材料と不活性な誘電材料との混合物から成る複合メモリ材料が開示されている（例えば、特許文献３）。また、融点が低く、酸化の影響を受けにくく、さらに結晶化の速度が速い相変化型情報記録媒体が開示されている（例えば、特許文献４）。また、相変化光記録媒体において記録・消去時の記録膜の流動・偏析を防止するために、記録膜中に、相変化成分よりも高融点成分を析出させた情報記録用薄膜が開示されている（例えば、特許文献５）。
特開２００４−３４９７０９号公報
特表平１１−５１０３１７号公報
特表２００１−５０２８４８号公報
特開２００５−５９２５８号公報
特開平８−１２７１７６号公報
しかしながら、特許文献３に記載の発明は、多くの誘電材料が有効である旨である記載はされているものの相変化材料の組織構造に関しては、何ら記載されておらず、また、微細化時の問題点については何ら示唆されていない。また、特許文献４に記載の発明は、相変化型情報記録媒体を利用する不揮発性メモリの低消費電力化を可能にするものの、データの書き換え耐久性に関する問題については、何ら記載されておらず、示唆もされていない。また、特許文献５に記載の発明は、光記録媒体において良好な記録・再生特性を保持しながら多数回の書き換えまたは超解像読み出しを可能にできるものの、半導体記録素子の微細化時の問題点、半導体記憶素子の動作速度の向上等に関する問題は改善されておらず、示唆もされていない。
そこで、本発明は、微細化に適し、低消費電力および動作速度の高速化が可能で、高い書き込み耐久性を有し、実質的に半導体記憶素子間のばらつきが無い半導体記録素子を提供することを目的とする。
本発明に関わる半導体記録素子は、トランジスタと、前記トランジスタ上に設けられた発熱部と、前記発熱部上に設けられた情報記録用薄膜と、を備え、前記情報記録用薄膜は、加熱により相変化して情報を記録する情報記録相と、前記情報記録相より高融点の材料で構成された高融点相と、を備えていることを特徴とする。
微細化に適し、低消費電力かつ動作速度の高速化が可能で、高い書き込み耐久性を有し、実質的に半導体記憶素子間のばらつきが無い半導体記録素子を提供できる。
以下、図面を参照して、本発明の実施形態について説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号が付してある。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
図１または図２に本発明に関わる半導体記録素子に用いられる情報記録用薄膜の断面図を示す。
本発明に関わる半導体記録素子に用いられる情報記録用薄膜１は、図１または図２に示すように、情報記録相２と、高融点相３とを備えている。
情報記録相２は、加熱により結晶質と非晶質間を可逆的に相変化する材料で構成され、相変化により情報を記録または消去する情報記録部としての機能を備えている。
高融点相３は、情報記録相２を構成する材料より、高融点の材料で構成されており、情報記録相２の結晶粒が加熱により相変化する際、情報記録相２中において結晶粒同士が結合し、粗大化を防止するピンニング効果を発生させる機能を備えている。
このように、本発明に関わる半導体記録素子に用いられる情報記録用薄膜１は、加熱により相変化して情報を記録する情報記録相２と、情報記録相２より高融点の材料で構成された高融点相３とを備えているため、情報記録相２の占める体積が、高融点相３が配置される分だけ少なくなるため、情報記録相２として全体的に加熱により相変化する体積が少なくなり、相変化のための必要な熱容量も少なくなり、潜熱が下がる分、低消費電力化が可能となる。これは、後述する電気抵抗率比、熱伝導率比、および高融点相と情報記録相との配合比を適切にコントロールすることにより更に効果が高まる。
高融点相３は、図１または図２に示すように、情報記録相２間の結晶粒界４に配置されていることが好ましい。
このように、高融点相３が、情報記録相２間の結晶粒界４に配置されているため、情報記録相２を加熱により相変化させる際、ピンニング効果により情報記録相２の結晶粒同士が粗大化することを防止し、情報記録用薄膜１のオーバーライト特性（以下、ＯＷ特性という）が向上すると共に、高い書き込み耐久性を備えることができる。また、情報記録相２の情報の記録を高速で行うことが可能であると共に、消去動作がしやすくなるため高速消去が可能となる。さらに、高融点相３と情報記録相２の物性値を選択できるようにすることにより、デバイス設計の自由度を広げられる。すなわち、結晶状態とアモルファス状態との間の電気抵抗率差を大きくとることができ、素子のＯＮ／ＯＦＦ比を多くとることができる。
情報記録相２を構成する材料としては、(Ge,Sn)(Sb,Bi)Te系、(Ge,Sn)-In-(Sb,Bi）Te系、InSbTe系、(Ag,Ge)InSbTe系、(Ga,In)(Sb,Te)系を用いることが好ましい。
(Ge,Sn)(Sb,Bi)Te系は、GeSbTe系化合物のGeをSnで置換したGeSnSbTe化合物、GeSbTe系化合物のSbをBiで置換したGeSbTeBi化合物、または両者のGeSnSbTeBi化合物を示している。GeSbTe系化合物にはGeTe-Sb2Te3との疑二元系が好適で、Ge1Sb4Te7、Ge1Sb2Te4、Ge2Sb2Te5、Ge35Sb12Te53、Ge45Sb4Te50などが挙げられる。ここで、本明細書でGeSbTe系化合物等と示した材料は、Ge、Sb、Teから構成される金属間化合物と合金の両者の意味で用いている。すなわち、GeとSbとTeなどとの組成比が、整数比、または一定の規則に従うことを意味しない無い。このような意味の場合、合金と呼ぶのが一般的であるが、我々が検討を加えた材料系は化合物組成に近いものが多かったため、GeSbTe系化合物等と示した。これは以下で述べる高融点材料に関しても同様である。
また、GeSbTe系化合物のGeをSnで完全置換したGeSnTe化合物、SbをBiで完全置換したGeBiTe化合物などの細かな化合物組成は異なるものも同様な化合物組成とする。GeBiTe化合物の場合には、GeTe-Bi2Te3との疑二元系が好適である。組成の選択は、結晶温度、融点、電気抵抗率、熱伝導率の特性と半導体素子の設計により選択される。電気抵抗率や熱伝導率の特性に関しては、室温の値のみならず、その温度依存性が重要である。本発明の記録材料においては添加する材料により結晶温度、電気抵抗率、熱伝導率などの特性を可変することができる。
(Ge,Sn)-In-(Sb,Bi）Te系は、GeSbTe系化合物のGeをSnで置換したGeSnSbTe化合物、GeSbTe系化合物のSbをBiで置換したGeSbTeBi化合物、または両者のGeSnSbTeBi化合物に更にInを添加した化合物を示している。
InSbTe系は、InSb-InTe、およびSb2Te3- In2Te3との疑二元系、加えて、In-Sb-Te系が好適で、InSbTe3、In6Sb5Te、In7SbTe6、In7Sb3Te15などの化合物が挙げられる。
(Ag,Ge)InSbTe系は、SbTeの共晶組成へAgやIn、またはGeやIn、もしくはAg、Ge、Inを数原子%添加した系である。
(Ga,In)(Sb,Te)系は、GaSb、またはInTeをベースとした化合物が好適であり、GaSbの共晶組成にIn、またはTeを、またはInSbからSbリッチの組成にGa、またはTeを添加した系を示している。またこれらにAg、Geなどを数原子%添加しても良い。
高融点相３を構成する材料は、Te、Sb、Ge、Sn、Bi、Ag、In、Cr、Znからなる群から選ばれる少なくとも一つの元素より構成される少なくとも一つの単体またはその化合物で構成されていることが好ましい。
ここでいうその化合物とは、Te化合物、Sb化合物、Ge化合物、Sn化合物、Bi化合物、Ag化合物、In化合物、Cr化合物、Zn化合物、酸化物、窒化物、炭化物、ホウ化合物の中からなる群から選ばれる少なくとも一つの化合物より構成されている。
Te、Sb、Ge、Sn、Bi、Ag、In、Cr、Znからなる群から選ばれる少なくとも一つの元素より構成される少なくとも一つの単体またはその化合物とは、例えば、AgSn、AgTe、AlTe、CrTe、GaTe、ZnTe、AlSb、TeO2、AlN、BN、CrN、GaN、GaInN、GeN、InN、NbN、TiN、TiAlN、GeCrN、WC、NbCなどが挙げられる。更に詳しくは、AgとAl、Ca、Ce、Cu、Dy、Er、Eu、Gd、Ho、La、Mg、Nd、Pm、Pr、S、Sb、Sc、Se、Sm、Sn、Sr、Tb、Te、Y、Yb、Zn、Zrとの化合物、BiとCa、Ce、Dy、Er、Gd、Ho、Ir、La、Lu、Mg、Nd、Pr、Pt、Rh、S、Se、Sm、Sr、Tb、Tm、Y、Yb、Zrとの化合物、GeとCa、Ce、Co、Cr、Dy、Er、Eu、Fe、Gd、 Hf、Ho、La、Lu、Mg、Mn、Mo、Nb、Nd、Ni、Pd、Pr、Pt、Rh、Ru、S、Sc、Se、Sm、Sr、Tb、Te、Th、Ti、Tm、V、Y、Yb、Zrとの化合物、InとCa、Ce、Dy、Er、Eu、Gd、Ho、Ir、La、Lu、Nd、Ni、Pd、Pm、Pr、Pt、S、Sc、Se、Sm、Sr、Tb、Th、Tm、Y、Ybとの化合物、SbとAl、Ca、Ce、Co、Cr、Dy、Er、Fe、Ga、Gd、Ho、Ir、La、Lu、Mg、Mn、Nb、Nd、Ni、Pd、Pr、Pt、Rh、Sm、Sr、Tb、Ti、Tm、Y、Yb、Zrとの化合物、SnとCa、Ce、Co、Cr、Dy、Er、Eu、Gd、Hf、La、Mg、Mo、Nb、Nd、Pr、Pd、Sr、Tb、Te、Th、Ti、Y、Yb、Zrの化合物、TeとAl、Ce、Co、Cr、Cu、Dy、Er、Fe、Ga、Gd、La、Mo、Nd、Ni、Pt、Ti、W、Y、Zn、Zrとの化合物などが挙げられる。
また、Ge化合物およびTe化合物としては、GeTeも含まれることも特徴の一つである。上記のようにいわゆる希土類、またはランタノイド、遷移金属などとの化合物が好適であり、これらの元素のみを高融点相として用いることもできる。
図３は、本発明に関わる半導体記録素子１０の構成の一例を示す断面図である。半導体記録素子１０は、基板１１上に設けられたＭＯＳトランジスタ１２と、ＭＯＳトランジスタ１２を含む基板１１上に設けられた層間絶縁膜１３と、層間絶縁膜１３を貫通してＭＯＳトランジスタ１２上に設けられた導電性プラグ１４と、導電性プラグ１４上に連結して設けられたビアホール１５と、ビアホール１５の内面に設けられたスペーサ１６と、スペーサ１６の内部に充填された発熱物質を備えた発熱部１７と、発熱部１７上に設けられた情報記録用薄膜１８とを備えている。さらに、情報記録用薄膜１８上には、金属配線１９が配置されている。導電性プラグ１４は、W、ポリシリコンなどで構成されている。また、発熱部１７の発熱物質としては、例えば、TiAlN、グラファイト、結晶性の低い炭素材料、カーボンナノチューブと呼ばれる炭素系材料等が用いられる。なお、本発明に関わる半導体記録素子の構成はこれに限定されることはなく、前述した情報記録用薄膜を備えることができるすべての半導体記録素子に対して適用することができる。
情報記録相の平均粒径をｄ、情報記録用薄膜の素子サイズをｗとするとき、ｄ及びｗは、ｄ≦ｗの関係式を満たす構成を備えていることが好ましい。ここでいう素子サイズとは、例えば、図３に示すような半導体記録素子１０の情報記録用薄膜１８のｘ、ｙ、ｚそれぞれの方向のサイズを示す。
情報記録相の平均粒径ｄと、情報記録用薄膜の素子サイズｗとが等しい場合には、高融点相が層間絶縁層との界面に配置される場合に相当する。この場合には、情報記録相を実質的に微細化することもできる。また、この場合は一つの結晶粒の内部で相変化が起こり、高融点相は、情報記録相の周りに配置され、結晶化速度を向上するためやアモルファス状態の安定化などに寄与する。その場合には高融点相は、情報記録相の結晶粒界に配置され、ピンニング効果のために物質の流動を抑える働きをし、一方でこれらの高融点相は、結晶化時の結晶核になるので、消去速度を速める効果も有する。また、高融点相が情報記録相の周りに配置されるため、実質的に溶融、固化をする部分の体積は小さくなり、特に、潜熱が下がる分が大きく寄与するため相変化部を溶融するための電力が小さくなる。情報記録相の平均粒径ｄが情報記録用薄膜の素子サイズｗより小さい場合は、上記の効果に加え、情報記録用薄膜の相変化部を溶融する体積が小さくなるので、相変化部を溶融するための電力を小さくすることができる。なお、平均粒径ｄが、素子サイズｗを超える場合には、偏析等により、ＯＷ特性が劣化してしまうため好ましくない。
ｄ及びｗは、ｄ≦ｗ／１０の関係式を満たす構成を備えていることがより好ましい。これにより、相変化部を溶融する体積がさらに小さくなるので、相変化部を溶融するための電力をより小さくすることができる。
高融点相の平均粒径をｓ、情報記録相の平均粒径をｄとするとき、ｓ及びｄは、ｓ≦ｄ／２の関係式を満たす構成を備えていることが好ましい。ｓがｄ／２を超える場合は、情報記録用薄膜内において情報記録相の領域のばらつきが大きくなるため、書き込みエラー等が発生しやすく好ましくない。
ｓ及びｄは、ｓ≦ｄ／１０の関係式を満たす構成を備えていることがより好ましい。このように、高融点相の平均粒径ｓが情報記録相の平均粒径ｄの１／１０以下とすることで、より均一に情報記録相を情報記録用薄膜内に分散させることができるため、より高い書込み耐久性を備えることが可能となる。
情報記録用薄膜内の高融点相の体積百分率は、０．０１〜３０．０ｖｏｌ％の範囲内であることが好ましい。高融点相の体積百分率は、情報記録用薄膜と高融点相の合計の体積に対する高融点相の体積百分率で定義される。
情報記録用薄膜内の高融点相の体積百分率が、０．０１ｖｏｌ％未満の場合には、高融点相としての効果が期待できず、３０．０ｖｏｌ％を超える場合には、情報記録用薄膜内において情報記録相の領域のばらつきが大きくなるため、書き込みエラー等が発生しやすく好ましくない。
情報記録用薄膜内の高融点相の体積百分率は、０．１〜１０．０ｖｏｌ％の範囲内であることがより好ましい。これにより情報記録相の体積減少に伴う低消費電力と、高融点相の配置に伴うＯＷ特性向上の効果の両方が十分に発揮され、書き込みエラー等の発生が大幅に低減された情報記録用薄膜を得ることができる。
高融点相と情報記録相とを構成する材料の融点の差が１００℃以上であることが好ましい。高融点相と情報記録相との融点の差が１００℃未満だと、情報を記録または消去させるために情報記録相に熱をかける際、情報記録相と共に、高融点相も相変化してしまう恐れがあり、高融点相におけるピンニング効果を得ることができず、好ましくない。
高融点相と情報記録相とを構成する材料の融点の差が２００℃以上であることがより好ましい。高融点相と情報記録相との融点の差が２００℃以上あると、情報記録相のみを確実に相変化させることができ、信頼性が向上する。
高融点相の電気抵抗率をρＨ、情報記録相が結晶状態である場合の電気抵抗率をρＩとするとき、ρＨ／ρＩで定義される高融点相と情報記録相の電気抵抗率比（ρＨ／ρＩ）は、１０以上であることが好ましい。このように、高融点相と情報記録相との電気抵抗率比を、１０以上とすることで、高融点相には、電気が流れにくくなるため、より高い低消費電力化を図ることができる。
前記高融点相の熱伝導率をкＨ、前記情報記録相が結晶状態である場合の熱伝導率をкＩとするとき、кＨ／кＩで定義される高融点相と情報記録相の熱伝導率比（кＨ／кＩ）が０．９以下であることが好ましい。このように、高融点相と情報記録相の熱伝導率比を、０．９以下とすることで、情報記録相により大きい熱が伝導されるようになるため、動作速度の高速化が可能となる。
なお、上述した平均粒径ｄの評価方法は特に限定されないが、ここでは、湿式又はＦＩＢなどの乾式のいずれかの方法でエッチングを行い、粒界をエンハンスさせて、高分解能ＳＥＭなどを用いて観察を行い、画像解析により粒径を算出している。粒径の算出は、円形の場合はその直径を、楕円形の場合は、その長軸をそれぞれ粒径とした。
以下に本実施形態に関わる実施例を説明するが、本発明の主旨を超えない限り、本発明は以下に掲載される実施例に限定されるものでない。
（実施例１）
図３に示す半導体記録素子を作製して実験を行った。この際、情報記録用薄膜は、情報記録相として疑二元系のGe-Sb-Teを、高融点相としてCr-Te、Zn-Te、GeN、In-Te、AlTe、AlSbそれぞれを用い、高融点相の体積百分率を、0.1、0.5、1.0、5.0、10.0vol.%と可変させて、それぞれ情報記録用薄膜を形成した。この際、Ge-Sb-Te としてGe1Sb4Te7、Ge1Sb2Te4、Ge2Sb2Te5、Ge35Sb12Te53、Ge45Sb4Te50の各組成を有する材料を選択して、それぞれにCr-Te として、Cr1-xTe(x=0〜0.1)、および、Zn-Te、GeN、In-Te、AlTe、AlSbをそれぞれ分散させて情報記録用薄膜を形成した。このとき、情報記録相として用いたGe-Sb-Teと例えば高融点相として用いたCr-Teとの融点差は、約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。また、情報記録相として用いたGe-Sb-Teと例えば高融点相として用いたZnTeとの融点差は、約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。情報記録相として用いたGe-Sb-Teと例えば高融点相として用いたGe-Nとの融点差は、同様に約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。
図３に示す半導体記録素子を作製して実験を行った。この際、情報記録用薄膜は、情報記録相として疑二元系のGe-Sb-Teを、高融点相としてCr-Te、Zn-Te、GeN、In-Te、AlTe、AlSbそれぞれを用い、高融点相の体積百分率を、0.1、0.5、1.0、5.0、10.0vol.%と可変させて、それぞれ情報記録用薄膜を形成した。この際、Ge-Sb-Te としてGe1Sb4Te7、Ge1Sb2Te4、Ge2Sb2Te5、Ge35Sb12Te53、Ge45Sb4Te50の各組成を有する材料を選択して、それぞれにCr-Te として、Cr1-xTe(x=0〜0.1)、および、Zn-Te、GeN、In-Te、AlTe、AlSbをそれぞれ分散させて情報記録用薄膜を形成した。このとき、情報記録相として用いたGe-Sb-Teと例えば高融点相として用いたCr-Teとの融点差は、約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。また、情報記録相として用いたGe-Sb-Teと例えば高融点相として用いたZnTeとの融点差は、約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。情報記録相として用いたGe-Sb-Teと例えば高融点相として用いたGe-Nとの融点差は、同様に約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。
なお、ここで言うGe-Sb-TeとCr-Te等の電気抵抗率比の評価はGe-Sb-TeとCr-Te等の各薄膜をそれぞれ別途作製し、Van der Pauw法を用いて室温において測定を行った。また、Ge-Sb-TeとCr-Te等の熱伝導率比の評価はGe-Sb-TeとCr-Te等の各薄膜をそれぞれ別途作製し、ピコ秒サーモリフレクタンス法により、室温において測定を行った。
図1は、本実施例で作製した半導体記録素子の情報記録用薄膜の結晶状態とアモルファス状態間を相変化させている部分（図３：２０）近傍の断面組織観察結果の概念図である。図１に示すように情報記録相２の結晶粒界４に高融点相３が配置された構成となっていることが確認された。
図１の観察は、TEM(Transmission Electron Microscope)、またはHRTEM(High Resolution Transmission Electron Microscope)にて行い、元素または化合物の同定は、EDX(エネルギー分散型Ｘ線分析)、SIMS(Secondary Ion Mass Spectroscopy)、TOF-SIMS (Time Of Flight-Secondary Ion Mass Spectroscopy)、電子線回折による結晶構造の同定、XPS(X-ray Photoelectron Spectroscopy=ESCA)による元素間の結合状態の同定などの結果を総合して判定した。素子の電気抵抗変化は、各素子を分離して測定できる回路構成とし、SET(結晶)、RESET(アモルファス)それぞれの状態の各素子の電気抵抗、パルス印加時間を測定した。SETパルスでは情報蓄積、または記録素子を担う半導体素子中の相変化材料層が結晶化温度以上、融点以下の温度に過熱され、かつ徐冷され、結晶状態が形成される。一方、RESETパルスでは情報蓄積、または記録素子を担う半導体素子中の相変化材料層が融点以上の温度に過熱され、かつその状態から急冷され、前記相変化材料層の一部がアモルファス状態になる。結晶状態は、電気抵抗が低く、アモルファス状態では電気抵抗が高い。書き換え耐久性は、このSETパルス-RESETパルスを繰り返し印加し、各素子の電気抵抗を随時モニターした。測定は、それぞれ室温において実施された。各セル間の抵抗のばらつきは全ビット測定して、その分布を評価した。その結果、作製したすべての半導体記録素子において、RESETパルスは、後述する比較例６より3割低下し、SETパルスのパルス印加時間は比較例６より2割短くすることができた。また、書き換え耐久性は、1010回以上書き換えてもエラービットが発生しなかった。
（実施例２）
高融点相の体積百分率を、20.0、30.0vol.%と可変させて、情報記録用薄膜を形成した以外は、実施例１と同様な材料および条件にて図３に示す半導体記録素子１０を作製した。このとき、情報記録相として用いたGe-Sb-Teと高融点相として用いたCr-Te等との融点差は、約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
高融点相の体積百分率を、20.0、30.0vol.%と可変させて、情報記録用薄膜を形成した以外は、実施例１と同様な材料および条件にて図３に示す半導体記録素子１０を作製した。このとき、情報記録相として用いたGe-Sb-Teと高融点相として用いたCr-Te等との融点差は、約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
また、実施例１と同様に、情報記録用薄膜の結晶状態とアモルファス状態間を相変化させている部分（図３：２０）近傍の断面組織観察を行ったところ、実施例１と同様に情報記録相の結晶粒界に高融点相が配置された構成が形成されていることが確認された。また、実施例１と同様に、SET(結晶)、RESET(アモルファス)それぞれの状態の各素子の電気抵抗、パルス印加時間、及び、書き換え耐久性を評価したところ、作製したすべての半導体記録素子においてRESETパルスは、比較例６より3割低下し、SETパルスのパルス印加時間は比較例６より2割短くすることができたものの、書き換え耐久性は、1010回書き換えた時点でエラービットが数回発生してしまった。
（比較例１）
高融点相の体積百分率を、35vol/%で情報記録用薄膜を形成した以外は、実施例１と同様な材料および条件にて図３に示す半導体記録素子１０を作製した。このとき、情報記録相として用いたGe-Sb-Teと高融点相として用いたCr-Te等との融点差は、約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
高融点相の体積百分率を、35vol/%で情報記録用薄膜を形成した以外は、実施例１と同様な材料および条件にて図３に示す半導体記録素子１０を作製した。このとき、情報記録相として用いたGe-Sb-Teと高融点相として用いたCr-Te等との融点差は、約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
また、実施例１と同様に、情報記録用薄膜の結晶状態とアモルファス状態間を相変化させている部分（図３：２０）近傍の断面組織観察を行ったところ、実施例１と同様に情報記録相の結晶粒界に高融点相が配置された構成が形成されていることが確認された。また、実施例１と同様に、SET(結晶)、RESET(アモルファス)それぞれの状態の各素子の電気抵抗、パルス印加時間、及び、書き換え耐久性を評価したところ、作製した半導体記録素子におけるRESETパルスは、比較例６より3割低下し、SETパルスのパルス印加時間は比較例６より2割短くすることができたものの、書き換え耐久性は、1000回程度書き換えた時点でエラービットが数回発生してしまった。
（実施例３）
実施例１と同様に、図３に示す半導体記録素子１０を作製して実験を行った。この際、情報記録相として疑二元系のGe-Sb-Te-Biに、高融点相としてCr-Te、Zn-Te、GeN、In-Te、AlTe、AlSbをそれぞれ分散させた構成とした。この際、Ge-Sb-Te-Bi としてGe35Sb12Te53、Ge45Sb4Te50の組成を有する材料それぞれにBi/Sbを10〜90 %の範囲で添加した材料を用い、例えばZnTe等の体積百分率を、0.1、0.5、1.0、5.0、10.0vol.%と可変させて、それぞれ情報記録用薄膜を形成した。情報記録相として用いたGe-Sb-Te-Biと例えば高融点相として用いたCr-Teとの融点差は、約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。また、情報記録相として用いたGe-Sb-Tee-Biと例えば高融点相として用いたZnTeとの融点差は、約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。情報記録相として用いたGe-Sb-Te-Biと例えば高融点相として用いたGe-Nとの融点差は、同様に約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
実施例１と同様に、図３に示す半導体記録素子１０を作製して実験を行った。この際、情報記録相として疑二元系のGe-Sb-Te-Biに、高融点相としてCr-Te、Zn-Te、GeN、In-Te、AlTe、AlSbをそれぞれ分散させた構成とした。この際、Ge-Sb-Te-Bi としてGe35Sb12Te53、Ge45Sb4Te50の組成を有する材料それぞれにBi/Sbを10〜90 %の範囲で添加した材料を用い、例えばZnTe等の体積百分率を、0.1、0.5、1.0、5.0、10.0vol.%と可変させて、それぞれ情報記録用薄膜を形成した。情報記録相として用いたGe-Sb-Te-Biと例えば高融点相として用いたCr-Teとの融点差は、約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。また、情報記録相として用いたGe-Sb-Tee-Biと例えば高融点相として用いたZnTeとの融点差は、約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。情報記録相として用いたGe-Sb-Te-Biと例えば高融点相として用いたGe-Nとの融点差は、同様に約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
図２は、本実施例で作製した半導体記録素子の情報記録用薄膜の結晶状態とアモルファス状態間を相変化させている部分（図３：２０）近傍の断面組織観察結果の概念図である。実施例１と同様に、図２に示すように情報記録相２の結晶粒界４に高融点相３が配置された構成となっていることが確認された。
また、実施例１と同様に、SET(結晶)、RESET(アモルファス)それぞれの状態の各素子の電気抵抗、パルス印加時間、及び、書き換え耐久性を評価したところ、作製したすべての半導体記録素子において、RESETパルスは、比較例６より3割低下し、SETパルスのパルス印加時間は比較例６より2割短くすることができた。また、書き換え耐久性は、1010回以上書き換えてもエラービットが発生しなかった。
（実施例４）
高融点相の体積百分率を、20.0、30.0vol.%と可変させて、情報記録用薄膜を形成した以外は、実施例３と同様な材料および条件にて図３に示す半導体記録素子１０を作製した。このとき、情報記録相として用いたGe-Sb-Te-Biと高融点相として用いたZnTe等との融点差は、約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
高融点相の体積百分率を、20.0、30.0vol.%と可変させて、情報記録用薄膜を形成した以外は、実施例３と同様な材料および条件にて図３に示す半導体記録素子１０を作製した。このとき、情報記録相として用いたGe-Sb-Te-Biと高融点相として用いたZnTe等との融点差は、約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
また、実施例１と同様に、情報記録用薄膜の結晶状態とアモルファス状態間を相変化させている部分（図３：２０）近傍の断面組織観察を行ったところ、実施例１と同様に情報記録相の結晶粒界に高融点相が配置された構成が形成されていることが確認された。また、実施例１と同様に、SET(結晶)、RESET(アモルファス)それぞれの状態の各素子の電気抵抗、パルス印加時間、及び、書き換え耐久性を評価したところ、作製したすべての半導体記録素子においてRESETパルスは、比較例６より3割低下し、SETパルスのパルス印加時間は比較例６より2割短くすることができたものの、書き換え耐久性は、1010回書き換えた時点でエラービットが数回発生してしまった。
（比較例２）
高融点相の体積百分率を、35vol.%で情報記録用薄膜を形成した以外は、実施例３と同様な材料および条件にて図３に示す半導体記録素子１０を作製した。このとき、情報記録相として用いたGe-Sb-Te-Biと高融点相として用いたZnTe等との融点差は、約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
高融点相の体積百分率を、35vol.%で情報記録用薄膜を形成した以外は、実施例３と同様な材料および条件にて図３に示す半導体記録素子１０を作製した。このとき、情報記録相として用いたGe-Sb-Te-Biと高融点相として用いたZnTe等との融点差は、約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
また、実施例１と同様に、情報記録用薄膜の結晶状態とアモルファス状態間を相変化させている部分（図３：２０）近傍の断面組織観察を行ったところ、実施例１と同様に情報記録相の結晶粒界に高融点相が配置された構成が形成されていることが確認された。また、実施例１と同様に、SET(結晶)、RESET(アモルファス)それぞれの状態の各素子の電気抵抗、パルス印加時間、及び、書き換え耐久性を評価したところ、作製した半導体記録素子におけるRESETパルスは、比較例６より3割低下し、SETパルスのパルス印加時間は比較例６より2割短くすることができたものの、書き換え耐久性は、1000回程度書き換えた時点でエラービットが数回発生してしまった。
（実施例５）
実施例１と同様に、図３に示す半導体記録素子１０を作製して実験を行った。この際、情報記録相として疑二元系のGe-Bi-Teに、高融点相としてCr-Te、Zn-Te、GeN、In-Te、AlTe、AlSbを分散させた構成とした。この際、Ge-Bi-TeとしてGe35Bi12Te53、Ge45 Bi 4Te51の組成を有する材料に対して例えばGe-N等の体積百分率を、0.1、0.5、1.0、5.0、10vol.%と可変させて、それぞれ情報記録用薄膜を形成した。情報記録相として用いたGe- Bi-Teと例えば高融点相として用いたCr-Teとの融点差は、約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。また、情報記録相として用いたGe- Bi-Teと例えば高融点相として用いたZnTeとの融点差は、約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。情報記録相として用いたGe- Bi-Teと例えば高融点相として用いたGe-Nとの融点差は、同様に約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
実施例１と同様に、図３に示す半導体記録素子１０を作製して実験を行った。この際、情報記録相として疑二元系のGe-Bi-Teに、高融点相としてCr-Te、Zn-Te、GeN、In-Te、AlTe、AlSbを分散させた構成とした。この際、Ge-Bi-TeとしてGe35Bi12Te53、Ge45 Bi 4Te51の組成を有する材料に対して例えばGe-N等の体積百分率を、0.1、0.5、1.0、5.0、10vol.%と可変させて、それぞれ情報記録用薄膜を形成した。情報記録相として用いたGe- Bi-Teと例えば高融点相として用いたCr-Teとの融点差は、約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。また、情報記録相として用いたGe- Bi-Teと例えば高融点相として用いたZnTeとの融点差は、約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。情報記録相として用いたGe- Bi-Teと例えば高融点相として用いたGe-Nとの融点差は、同様に約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
また、実施例１と同様に、情報記録用薄膜の結晶状態とアモルファス状態間を相変化させている部分（図３：２０）近傍の断面組織観察を行ったところ、実施例１と同様に情報記録相の結晶粒界に高融点相が配置された構成が形成されていることが確認された。また、実施例１と同様に、SET(結晶)、RESET(アモルファス)それぞれの状態の各素子の電気抵抗、パルス印加時間、及び、書き換え耐久性を評価したところ、作製したすべての半導体記録素子においてRESETパルスは、比較例６より3割低下し、SETパルスのパルス印加時間は比較例６より2割短くすることができた。また、書き換え耐久性は、1010回以上書き換えてもエラービットが発生しなかった。
（実施例６）
高融点相の体積百分率を、20、30vol.%と可変させて、情報記録用薄膜を形成した以外は、実施例５と同様な材料および条件にて図３に示す半導体記録素子１０を作製した。このとき、情報記録相として用いたGe-Bi-Teと高融点相として用いたGe-N等との融点差は、約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
高融点相の体積百分率を、20、30vol.%と可変させて、情報記録用薄膜を形成した以外は、実施例５と同様な材料および条件にて図３に示す半導体記録素子１０を作製した。このとき、情報記録相として用いたGe-Bi-Teと高融点相として用いたGe-N等との融点差は、約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
また、実施例１と同様に、情報記録用薄膜の結晶状態とアモルファス状態間を相変化させている部分（図３：２０）近傍の断面組織観察を行ったところ、実施例１と同様に情報記録相の結晶粒界に高融点相が配置された構成が形成されていることが確認された。また、実施例１と同様に、SET(結晶)、RESET(アモルファス)それぞれの状態の各素子の電気抵抗、パルス印加時間、及び、書き換え耐久性を評価したところ、作製したすべての半導体記録素子においてRESETパルスは、比較例６より3割低下し、SETパルスのパルス印加時間は比較例６より2割短くすることができたものの、書き換え耐久性は、1010回書き換えた時点でエラービットが数回発生してしまった。
（比較例３）
高融点相の体積百分率を、35vol.%で情報記録用薄膜を形成した以外は、実施例５と同様な材料および条件にて図３に示す半導体記録素子１０を作製した。このとき、情報記録相として用いたGe-Bi-Teと高融点相として用いたGe-N等との融点差は、約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
高融点相の体積百分率を、35vol.%で情報記録用薄膜を形成した以外は、実施例５と同様な材料および条件にて図３に示す半導体記録素子１０を作製した。このとき、情報記録相として用いたGe-Bi-Teと高融点相として用いたGe-N等との融点差は、約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
また、実施例１と同様に、情報記録用薄膜の結晶状態とアモルファス状態間を相変化させている部分（図３：２０）近傍の断面組織観察を行ったところ、実施例１と同様に情報記録相の結晶粒界に高融点相が配置された構成が形成されていることが確認された。また、実施例１と同様に、SET(結晶)、RESET(アモルファス)それぞれの状態の各素子の電気抵抗、パルス印加時間、及び、書き換え耐久性を評価したところ、本比較例で作製した半導体記録素子におけるRESETパルスは、比較例６より3割低下し、SETパルスのパルス印加時間は比較例６より2割短くすることができたものの、書き換え耐久性は、1000回程度書き換えた時点でエラービットが数回発生してしまった。
（実施例７）
実施例１と同様に、図３に示す半導体記録素子１０を作製して実験を行った。この際、情報記録相として疑二元系のIn-Sb-Teに、高融点相としてCr-Te、Zn-Te、GeN、In-Te、AlTe、AlSbを分散させた構成とした。この際、In-Sb-TeとしてInSbTe3、In6Sb5Te、In7SbTe6、In7Sb3Te15の組成を有する材料に対してAl-Teの体積百分率を、0.1、0.5、1.0、5.0、10vol.%と可変させて、それぞれ情報記録用薄膜を形成した。このとき、情報記録相として用いたIn-Sb-Teと例えば高融点相として用いたAl-Teとの融点差は、100[℃]と300[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
実施例１と同様に、図３に示す半導体記録素子１０を作製して実験を行った。この際、情報記録相として疑二元系のIn-Sb-Teに、高融点相としてCr-Te、Zn-Te、GeN、In-Te、AlTe、AlSbを分散させた構成とした。この際、In-Sb-TeとしてInSbTe3、In6Sb5Te、In7SbTe6、In7Sb3Te15の組成を有する材料に対してAl-Teの体積百分率を、0.1、0.5、1.0、5.0、10vol.%と可変させて、それぞれ情報記録用薄膜を形成した。このとき、情報記録相として用いたIn-Sb-Teと例えば高融点相として用いたAl-Teとの融点差は、100[℃]と300[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
また、実施例１と同様に、情報記録用薄膜の結晶状態とアモルファス状態間を相変化させている部分（図３：２０）近傍の断面組織観察を行ったところ、実施例１と同様に情報記録相の結晶粒界に高融点相が配置された構成が形成されていることが確認された。また、実施例１と同様に、SET(結晶)、RESET(アモルファス)それぞれの状態の各素子の電気抵抗、パルス印加時間、及び、書き換え耐久性を評価したところ、作製したすべての半導体記録素子においてRESETパルスは、比較例６より3割低下し、SETパルスのパルス印加時間は比較例６より2割短くすることができた。また、書き換え耐久性は、1010回以上書き換えてもエラービットが発生しなかった。
（実施例８）
高融点相の体積百分率を、20、30vol.%と可変させて、情報記録用薄膜を形成した以外は、実施例７と同様な材料および条件にて図３に示す半導体記録素子１０を作製した。このとき、情報記録相として用いたIn-Sb-Teと高融点相として用いたAl-Teとの融点差は、100[℃]と300[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
高融点相の体積百分率を、20、30vol.%と可変させて、情報記録用薄膜を形成した以外は、実施例７と同様な材料および条件にて図３に示す半導体記録素子１０を作製した。このとき、情報記録相として用いたIn-Sb-Teと高融点相として用いたAl-Teとの融点差は、100[℃]と300[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
また、実施例１と同様に、情報記録用薄膜の結晶状態とアモルファス状態間を相変化させている部分（図３：２０）近傍の断面組織観察を行ったところ、実施例１と同様に情報記録相の結晶粒界に高融点相が配置された構成が形成されていることが確認された。また、実施例１と同様に、SET(結晶)、RESET(アモルファス)それぞれの状態の各素子の電気抵抗、パルス印加時間、及び、書き換え耐久性を評価したところ、作製したすべての半導体記録素子においてRESETパルスは、比較例６より3割低下し、SETパルスのパルス印加時間は比較例６より2割短くすることができたものの、書き換え耐久性は、1010回書き換えた時点でエラービットが数回発生してしまった。
（比較例４）
高融点相の体積百分率を、35vol.%で情報記録用薄膜を形成した以外は、実施例７と同様な材料および条件にて図３に示す半導体記録素子１０を作製した。このとき、情報記録相として用いたIn-Sb-Teと高融点相として用いたAl-Teとの融点差は、100[℃]と300[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
高融点相の体積百分率を、35vol.%で情報記録用薄膜を形成した以外は、実施例７と同様な材料および条件にて図３に示す半導体記録素子１０を作製した。このとき、情報記録相として用いたIn-Sb-Teと高融点相として用いたAl-Teとの融点差は、100[℃]と300[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
また、実施例１と同様に、情報記録用薄膜の結晶状態とアモルファス状態間を相変化させている部分（図３：２０）近傍の断面組織観察を行ったところ、実施例１と同様に情報記録相の結晶粒界に高融点相が配置された構成が形成されていることが確認された。また、実施例１と同様に、SET(結晶)、RESET(アモルファス)それぞれの状態の各素子の電気抵抗、パルス印加時間、及び、書き換え耐久性を評価したところ、本比較例で作製した半導体記録素子におけるRESETパルスは、比較例６より3割低下し、SETパルスのパルス印加時間は比較例６より2割短くすることができたものの、書き換え耐久性は、1000回程度書き換えた時点でエラービットが数回発生してしまった。
（実施例９）
実施例１と同様に、図３に示す半導体記録素子１０を作製して実験を行った。この際、情報記録相として共晶系のAg-In-Sb-Te-Geに、高融点相としてCr-Te、Zn-Te、GeN、In-Te、AlTe、AlSbをそれぞれ用いて分散させた構成とした。この際、Ag-In-Sb-Te-Geに対して、Cr-Te、Zn-Te、GeN、In-Te、AlTe、AlSbそれぞれの体積百分率を、0.1、0.5、1.0、5.0、10vol.%と可変させて、それぞれ情報記録用薄膜を形成した。このとき、情報記録相として用いたAg-In-Sb-Te-Geと例えば高融点相として用いたAl-Sbとの融点差は、約500[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
実施例１と同様に、図３に示す半導体記録素子１０を作製して実験を行った。この際、情報記録相として共晶系のAg-In-Sb-Te-Geに、高融点相としてCr-Te、Zn-Te、GeN、In-Te、AlTe、AlSbをそれぞれ用いて分散させた構成とした。この際、Ag-In-Sb-Te-Geに対して、Cr-Te、Zn-Te、GeN、In-Te、AlTe、AlSbそれぞれの体積百分率を、0.1、0.5、1.0、5.0、10vol.%と可変させて、それぞれ情報記録用薄膜を形成した。このとき、情報記録相として用いたAg-In-Sb-Te-Geと例えば高融点相として用いたAl-Sbとの融点差は、約500[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
また、実施例１と同様に、情報記録用薄膜の結晶状態とアモルファス状態間を相変化させている部分（図３：２０）近傍の断面組織観察を行ったところ、実施例１と同様に情報記録相の結晶粒界に高融点相が配置された構成が形成されていることが確認された。また、実施例１と同様に、SET(結晶)、RESET(アモルファス)それぞれの状態の各素子の電気抵抗、パルス印加時間、及び、書き換え耐久性を評価したところ、作製したすべての半導体記録素子において、RESETパルスは、比較例７より1割低下し、SETパルスのパルス印加時間は比較例７より3割短くすることができた。また、書き換え耐久性は、106回以上書き換えてもエラービットが発生しなかった。これらの結果から、Ge-Sb-Te等の疑二元系のみならず共晶系に関しても効果があることが分かった。
（実施例１０）
高融点相の体積百分率を、20、30vol.%と可変させて、情報記録用薄膜を形成した以外は、実施例９と同様な材料および条件にて図３に示す半導体記録素子１０を作製した。このとき、情報記録相として用いたAg-In-Sb-Te-Geと高融点相として用いたAl-Sbとの融点差は、約500[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
高融点相の体積百分率を、20、30vol.%と可変させて、情報記録用薄膜を形成した以外は、実施例９と同様な材料および条件にて図３に示す半導体記録素子１０を作製した。このとき、情報記録相として用いたAg-In-Sb-Te-Geと高融点相として用いたAl-Sbとの融点差は、約500[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
また、実施例１と同様に、情報記録用薄膜の結晶状態とアモルファス状態間を相変化させている部分（図３：２０）近傍の断面組織観察を行ったところ、実施例１と同様に情報記録相の結晶粒界に高融点相が配置された構成が形成されていることが確認された。また、実施例１と同様に、SET(結晶)、RESET(アモルファス)それぞれの状態の各素子の電気抵抗、パルス印加時間、及び、書き換え耐久性を評価したところ、作製したすべての半導体記録素子において、RESETパルスは、比較例６より1割低下し、SETパルスのパルス印加時間は比較例６より3割短くすることができたものの、書き換え耐久性は、106回書き換えた時点でエラービットが数回発生してしまった。
（比較例５）
高融点相の体積百分率を、35vol.%で情報記録用薄膜を形成した以外は、実施例９と同様な材料および条件にて図３に示す半導体記録素子１０を作製した。このとき、情報記録相として用いたAg-In-Sb-Te-Geと高融点相として用いたAl-Sbとの融点差は、約500[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
高融点相の体積百分率を、35vol.%で情報記録用薄膜を形成した以外は、実施例９と同様な材料および条件にて図３に示す半導体記録素子１０を作製した。このとき、情報記録相として用いたAg-In-Sb-Te-Geと高融点相として用いたAl-Sbとの融点差は、約500[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
また、実施例１と同様に、情報記録用薄膜の結晶状態とアモルファス状態間を相変化させている部分（図３：２０）近傍の断面組織観察を行ったところ、実施例１と同様に情報記録相の結晶粒界に高融点相が配置された構成が形成されていることが確認された。また、実施例１と同様に、SET(結晶)、RESET(アモルファス)それぞれの状態の各素子の電気抵抗、パルス印加時間、及び、書き換え耐久性を評価したところ、本比較例で作製した半導体記録素子におけるRESETパルスは、比較例７より1割低下し、SETパルスのパルス印加時間は比較例７より3割短くすることができたものの、書き換え耐久性は、1000回程度書き換えた時点でエラービットが数回発生してしまった。
（比較例６）
実施例１と同様に、図２に示す半導体記録素子１０を作製して実験を行った。この際、情報記録用薄膜は、疑二元系のGeSbTeのみで形成された構成として、実施例１と同様に、SET(結晶)、RESET(アモルファス)それぞれの状態の各素子の電気抵抗、パルス印加時間を評価したところ、RESETパルスは、1.5[mA]、SETパルスのパルス印加時間は100[nsec]であった。この電流値では消費電力では、大き過ぎ不十分である。そのため、書き換え耐久性について評価を実施しなかった。従って、半導体素子または半導体装置として十分な特性を得ることができなかった。
実施例１と同様に、図２に示す半導体記録素子１０を作製して実験を行った。この際、情報記録用薄膜は、疑二元系のGeSbTeのみで形成された構成として、実施例１と同様に、SET(結晶)、RESET(アモルファス)それぞれの状態の各素子の電気抵抗、パルス印加時間を評価したところ、RESETパルスは、1.5[mA]、SETパルスのパルス印加時間は100[nsec]であった。この電流値では消費電力では、大き過ぎ不十分である。そのため、書き換え耐久性について評価を実施しなかった。従って、半導体素子または半導体装置として十分な特性を得ることができなかった。
（比較例７）
実施例１と同様に、図２に示す半導体記録素子１０を作製して実験を行った。この際、情報記録用薄膜は、共晶系のAg-In-Sb-Teのみで形成された構成として、実施例１と同様に、SET(結晶)、RESET(アモルファス)それぞれの状態の各素子の電気抵抗、パルス印加時間、及び、書き換え耐久性を評価したところRESETパルスは、1.0[mA]、SETパルスのパルス印加時間は150[nsec]であった。消費電力は、比較的小さく抑えることができたが、その一方で、書き換え耐久性は、1000回の書き換えにてエラービットが数回発生してしまった。従って、半導体記録素子として十分な特性を得ることができなかった。
実施例１と同様に、図２に示す半導体記録素子１０を作製して実験を行った。この際、情報記録用薄膜は、共晶系のAg-In-Sb-Teのみで形成された構成として、実施例１と同様に、SET(結晶)、RESET(アモルファス)それぞれの状態の各素子の電気抵抗、パルス印加時間、及び、書き換え耐久性を評価したところRESETパルスは、1.0[mA]、SETパルスのパルス印加時間は150[nsec]であった。消費電力は、比較的小さく抑えることができたが、その一方で、書き換え耐久性は、1000回の書き換えにてエラービットが数回発生してしまった。従って、半導体記録素子として十分な特性を得ることができなかった。
（実施例１１）
実施例１と同様に、図３に示す半導体記録素子１０を作製して実験を行った。この際、情報記録相として疑二元系のGe-In -Bi-Teに、高融点相としてCr-Te、Zn-Te、GeN、In-Te、AlTe、AlSbそれぞれを分散させた構成とした。この際、Ge-In-Bi-TeとしてGe35 In Bi12Te53、Ge45 In Bi 4Te51の組成を有する材料に対してIn-Te等の体積百分率を、0.1、0.5、1.0、5.0、10vol.%と可変させて、それぞれ情報記録用薄膜を形成した。このとき、情報記録相として用いたGe-In-Bi-Teと例えば高融点相として用いたIn-Teとの融点差は、約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
実施例１と同様に、図３に示す半導体記録素子１０を作製して実験を行った。この際、情報記録相として疑二元系のGe-In -Bi-Teに、高融点相としてCr-Te、Zn-Te、GeN、In-Te、AlTe、AlSbそれぞれを分散させた構成とした。この際、Ge-In-Bi-TeとしてGe35 In Bi12Te53、Ge45 In Bi 4Te51の組成を有する材料に対してIn-Te等の体積百分率を、0.1、0.5、1.0、5.0、10vol.%と可変させて、それぞれ情報記録用薄膜を形成した。このとき、情報記録相として用いたGe-In-Bi-Teと例えば高融点相として用いたIn-Teとの融点差は、約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
また、実施例１と同様に、情報記録用薄膜の結晶状態とアモルファス状態間を相変化させている部分（図３：２０）近傍の断面組織観察を行ったところ、実施例１と同様に情報記録相の結晶粒界に高融点相が配置された構成が形成されていることが確認された。また、実施例１と同様に、SET(結晶)、RESET(アモルファス)それぞれの状態の各素子の電気抵抗、パルス印加時間、及び、書き換え耐久性を評価したところ、作製したすべての半導体記録素子においてRESETパルスは、比較例６より3割低下し、SETパルスのパルス印加時間は比較例６より2割短くすることができた。また、書き換え耐久性は、1010回以上書き換えてもエラービットが発生しなかった。
（実施例１２）
高融点相の体積百分率を、20、30vol.%と可変させて、情報記録用薄膜を形成した以外は、実施例１１と同様な材料および条件にて図３に示す半導体記録素子１０を作製した。このとき、情報記録相として用いたGe-In-Bi-Teと高融点相として用いたIn-Teとの融点差は、約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
高融点相の体積百分率を、20、30vol.%と可変させて、情報記録用薄膜を形成した以外は、実施例１１と同様な材料および条件にて図３に示す半導体記録素子１０を作製した。このとき、情報記録相として用いたGe-In-Bi-Teと高融点相として用いたIn-Teとの融点差は、約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
また、実施例１と同様に、情報記録用薄膜の結晶状態とアモルファス状態間を相変化させている部分（図３：２０）近傍の断面組織観察を行ったところ、実施例１と同様に情報記録相の結晶粒界に高融点相が配置された構成が形成されていることが確認された。また、実施例１と同様に、SET(結晶)、RESET(アモルファス)それぞれの状態の各素子の電気抵抗、パルス印加時間、及び、書き換え耐久性を評価したところ、作製したすべての半導体記録素子においてRESETパルスは、比較例６より3割低下し、SETパルスのパルス印加時間は比較例６より2割短くすることができたものの、書き換え耐久性は、1010回書き換えた時点でエラービットが数回発生してしまった。
（比較例８）
高融点相の体積百分率を、35vol.%で情報記録用薄膜を形成した以外は、実施例１１と同様な材料および条件にて図３に示す半導体記録素子１０を作製した。このとき、情報記録相として用いたGe-In-Bi-Teと高融点相として用いたIn-Teとの融点差は、約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
高融点相の体積百分率を、35vol.%で情報記録用薄膜を形成した以外は、実施例１１と同様な材料および条件にて図３に示す半導体記録素子１０を作製した。このとき、情報記録相として用いたGe-In-Bi-Teと高融点相として用いたIn-Teとの融点差は、約600[℃]であり、両者の電気抵抗率比は103以上であり、また、熱伝導率比は0.9以下であった。ここで行った電気抵抗率比および熱伝導率比の評価は、実施例１と同様な方法で行っている。
また、実施例１と同様に、情報記録用薄膜の結晶状態とアモルファス状態間を相変化させている部分（図３：２０）近傍の断面組織観察を行ったところ、実施例１と同様に情報記録相の結晶粒界に高融点相が配置された構成が形成されていることが確認された。また、実施例１と同様に、SET(結晶)、RESET(アモルファス)それぞれの状態の各素子の電気抵抗、パルス印加時間、及び、書き換え耐久性を評価したところ、本比較例で作製した半導体記録素子におけるRESETパルスは、比較例６より3割低下し、SETパルスのパルス印加時間は比較例６より2割短くすることができたものの、書き換え耐久性は、1000回程度書き換えた時点でエラービットが数回発生してしまった。
１ 情報記録用薄膜
２ 情報記録相
３ 高融点相
４ 結晶粒界
１０ 半導体記録素子
１１ 基板
１２ ＭＯＳトランジスタ
１３ 層間絶縁膜
１４ 導電性プラグ
１５ ビアホール
１６ スペーサ
１７ 発熱部
１８ 情報記録用薄膜
１９ 金属配線
２ 情報記録相
３ 高融点相
４ 結晶粒界
１０ 半導体記録素子
１１ 基板
１２ ＭＯＳトランジスタ
１３ 層間絶縁膜
１４ 導電性プラグ
１５ ビアホール
１６ スペーサ
１７ 発熱部
１８ 情報記録用薄膜
１９ 金属配線
Claims (10)
- トランジスタと、
前記トランジスタ上に設けられた発熱部と、
前記発熱部上に設けられた情報記録用薄膜と、を備え、
前記情報記録用薄膜は、加熱により相変化して情報を記録する情報記録相と、前記情報記録相より高融点の材料で構成された高融点相と、を備えていることを特徴とする半導体記録素子。 - 前記高融点相は、前記情報記録相間の結晶粒界に配置されていることを特徴とする請求項１に記載の半導体記録素子。
- 前記情報記録相の平均粒径をｄ、前記情報記録用薄膜の素子サイズをｗとするとき、前記ｄ及びｗは、ｄ≦ｗの関係式を満たす構成を備えていることを特徴とする請求項１又は２に記載の半導体記録素子。
- 前記高融点相の平均粒径をｓ、前記情報記録相の平均粒径をｄとするとき、前記ｓ及びｄは、ｓ≦ｄ／２の関係式を満たす構成を備えていることを特徴とする請求項１から３いずれか１項に記載の半導体記録素子。
- 前記情報記録用薄膜内での前記高融点相の体積百分率は、０．０１〜３０．０ｖｏｌ．％の範囲内であることを特徴とする請求項１から４いずれか１項に記載の半導体記録素子。
- 前記高融点相と前記情報記録相とを構成する材料の融点の差が１００℃以上であることを特徴とする請求項１から５いずれか１項に記載の半導体記録素子。
- 前記高融点相の電気抵抗率をρＨ、前記情報記録相の電気抵抗率をρＩとするとき、ρＨ／ρＩで定義される高融点相と情報記録相との電気抵抗率比（ρＨ／ρＩ）は、１０以上であることを特徴とする請求項１から６いずれか１項に記載の半導体記録素子。
- 前記高融点相の熱伝導率をкＨ、前記情報記録相の熱伝導率をкＩとするとき、кＨ／кＩで定義される高融点相と情報記録相との熱伝導率比（кＨ／кＩ）は、０．９以下であることを特徴とする請求項１から７いずれか１項に記載の半導体記録素子。
- 前記情報記録相を構成する材料は、（Ｇｅ、Ｓｎ）（Ｓｂ、Ｂｉ）Ｔｅ系、（Ｇｅ、Ｓｎ）−Ｉｎ−（Ｓｂ、Ｂｉ）Ｔｅ系、Ｉｎ−Ｓｂ−Ｔｅ系、（Ａｇ、Ｇｅ）Ｉｎ−Ｓｂ−Ｔｅ系、又は、（Ｇａ、Ｉｎ）（Ｓｂ、Ｔｅ）系で構成されていることを特徴とする請求項１から８いずれか１項に記載の半導体記録素子。
- 前記高融点相を構成する材料は、Ｔｅ、Ｓｂ、Ｇｅ、Ｓｎ、Ｂｉ、Ａｇ、Ｉｎ、Ｃｒ、Ｚｎからなる群から選ばれる少なくとも一つの元素より構成される少なくとも一つの単体またはその化合物で構成されていることを特徴とする請求項１から９いずれか１項に記載の半導体記録素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005346934A JP4478100B2 (ja) | 2005-11-30 | 2005-11-30 | 半導体記録素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005346934A JP4478100B2 (ja) | 2005-11-30 | 2005-11-30 | 半導体記録素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007157776A true JP2007157776A (ja) | 2007-06-21 |
| JP4478100B2 JP4478100B2 (ja) | 2010-06-09 |
Family
ID=38241801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005346934A Active JP4478100B2 (ja) | 2005-11-30 | 2005-11-30 | 半導体記録素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4478100B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184561A (ja) * | 2006-01-05 | 2007-07-19 | Korea Advanced Inst Of Sci Technol | 炭素ナノチューブを利用した相変化メモリ及びその製造方法 |
| JP2007311791A (ja) * | 2006-05-19 | 2007-11-29 | Samsung Electronics Co Ltd | ＧｅＢｉＴｅ膜を相変化物質膜として採用する相変化記憶セル、それを有する相変化記憶素子、それを有する電子システム及びその製造方法 |
| US7671360B2 (en) | 2006-09-12 | 2010-03-02 | Elpida Memory, Inc. | Semiconductor device and method of producing the same |
| WO2010050117A1 (ja) * | 2008-10-30 | 2010-05-06 | 独立行政法人産業技術総合研究所 | 固体メモリ |
| WO2010090128A1 (ja) * | 2009-02-09 | 2010-08-12 | 独立行政法人産業技術総合研究所 | 固体メモリ |
| CN102146588A (zh) * | 2011-01-31 | 2011-08-10 | 天津大学 | 一种AgTe二元相变纳米线制备方法 |
| US8339834B2 (en) | 2010-02-22 | 2012-12-25 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device including a variable resistance element |
| JP2013008947A (ja) * | 2011-06-24 | 2013-01-10 | Qinghua Univ | 相変化メモリセル及びそれを利用した相変化メモリデバイス |
| JP5225372B2 (ja) * | 2008-04-01 | 2013-07-03 | 株式会社東芝 | 情報記録再生装置 |
| KR101480942B1 (ko) * | 2014-01-16 | 2015-01-14 | 홍익대학교 산학협력단 | 상변화 메모리용 복합재료, 상변화 메모리 소자 및 이의 제조 방법 |
| JP2019057605A (ja) * | 2017-09-20 | 2019-04-11 | 株式会社東芝 | 記憶装置 |
-
2005
- 2005-11-30 JP JP2005346934A patent/JP4478100B2/ja active Active
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4592675B2 (ja) * | 2006-01-05 | 2010-12-01 | 韓国科学技術院 | 炭素ナノチューブを利用した相変化メモリ及びその製造方法 |
| JP2007184561A (ja) * | 2006-01-05 | 2007-07-19 | Korea Advanced Inst Of Sci Technol | 炭素ナノチューブを利用した相変化メモリ及びその製造方法 |
| JP2007311791A (ja) * | 2006-05-19 | 2007-11-29 | Samsung Electronics Co Ltd | ＧｅＢｉＴｅ膜を相変化物質膜として採用する相変化記憶セル、それを有する相変化記憶素子、それを有する電子システム及びその製造方法 |
| US7671360B2 (en) | 2006-09-12 | 2010-03-02 | Elpida Memory, Inc. | Semiconductor device and method of producing the same |
| JP5225372B2 (ja) * | 2008-04-01 | 2013-07-03 | 株式会社東芝 | 情報記録再生装置 |
| JP2010109175A (ja) * | 2008-10-30 | 2010-05-13 | National Institute Of Advanced Industrial Science & Technology | 固体メモリ |
| JP4635235B2 (ja) * | 2008-10-30 | 2011-02-23 | 独立行政法人産業技術総合研究所 | 固体メモリ |
| WO2010050117A1 (ja) * | 2008-10-30 | 2010-05-06 | 独立行政法人産業技術総合研究所 | 固体メモリ |
| JP2010183017A (ja) * | 2009-02-09 | 2010-08-19 | National Institute Of Advanced Industrial Science & Technology | 固体メモリ |
| WO2010090128A1 (ja) * | 2009-02-09 | 2010-08-12 | 独立行政法人産業技術総合研究所 | 固体メモリ |
| US8339834B2 (en) | 2010-02-22 | 2012-12-25 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device including a variable resistance element |
| CN102146588A (zh) * | 2011-01-31 | 2011-08-10 | 天津大学 | 一种AgTe二元相变纳米线制备方法 |
| JP2013008947A (ja) * | 2011-06-24 | 2013-01-10 | Qinghua Univ | 相変化メモリセル及びそれを利用した相変化メモリデバイス |
| US9099644B2 (en) | 2011-06-24 | 2015-08-04 | Tsinghua University | Phase change memory cell |
| KR101480942B1 (ko) * | 2014-01-16 | 2015-01-14 | 홍익대학교 산학협력단 | 상변화 메모리용 복합재료, 상변화 메모리 소자 및 이의 제조 방법 |
| JP2019057605A (ja) * | 2017-09-20 | 2019-04-11 | 株式会社東芝 | 記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4478100B2 (ja) | 2010-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4478100B2 (ja) | 半導体記録素子 | |
| Terao et al. | Electrical phase-change memory: fundamentals and state of the art | |
| US8513640B2 (en) | Semiconductor device | |
| JP4091984B2 (ja) | テーパード・コンタクトを有するマルチビット単一セルメモリ | |
| US7935567B2 (en) | Active material devices with containment layer | |
| TWI416774B (zh) | 半導體裝置 | |
| US8530314B2 (en) | Solid-state memory manufacturing method | |
| JP4577694B2 (ja) | 不揮発性メモリ素子及びその製造方法 | |
| KR100651657B1 (ko) | 고집적 비휘발성 메모리용 상변화 재료 | |
| JP5403565B2 (ja) | 相変化材料および相変化型メモリ素子 | |
| Lu et al. | Investigation of CuSb4Te2 alloy for high-speed phase change random access memory applications | |
| CN101916823B (zh) | 基于碲化锑复合相变材料的相变存储装置及其制备方法 | |
| JP4635235B2 (ja) | 固体メモリ | |
| US10833265B2 (en) | Storage device | |
| Sousa et al. | Material engineering for PCM device optimization | |
| JP6598166B2 (ja) | 相変化材料および相変化型メモリ素子 | |
| Kozyukhin et al. | Phase-change-memory materials based on system chalcogenides and their application in phase-change random-access memory | |
| CN102610745B (zh) | 用于相变存储器的Si-Sb-Te基硫族化合物相变材料 | |
| Wu et al. | Sb-rich Si–Sb–Te phase-change material for phase-change random access memory applications | |
| Gyanathan et al. | Phase-change random access memory with multilevel resistances implemented using a dual phase-change material stack | |
| KR20130079773A (ko) | 상변화 메모리 저항 소자 및 그 제조방법 | |
| CN102347446B (zh) | 一种用于相变存储器的Ge-Sb-Te富Ge掺N相变材料及其制备方法 | |
| Kim et al. | Se-doped Ge10Sb90 for highly reliable phase-change memory with low operation power | |
| Rajendran et al. | Phase change memory—Opportunities and challenges | |
| KR20110094391A (ko) | 상변화 메모리 소자 및 그 제작 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100219 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100312 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |