JP2007156015A - 配線基板及びそれを備えた表示装置 - Google Patents
配線基板及びそれを備えた表示装置 Download PDFInfo
- Publication number
- JP2007156015A JP2007156015A JP2005349621A JP2005349621A JP2007156015A JP 2007156015 A JP2007156015 A JP 2007156015A JP 2005349621 A JP2005349621 A JP 2005349621A JP 2005349621 A JP2005349621 A JP 2005349621A JP 2007156015 A JP2007156015 A JP 2007156015A
- Authority
- JP
- Japan
- Prior art keywords
- bus lines
- gate
- source bus
- bus line
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】歩留まりが高く、製品寿命が長いアクティブマトリクス基板を提供する。
【解決手段】アクティブマトリクス基板10は、複数のソースバスライン12と、絶縁層13を介して複数のソースバスライン12と交差する複数のゲートバスライン14と、ゲートバイパス14aと、複数のTFT素子15と、画素電極20とを備えている。ゲートバイパス14aは、各ゲートバスライン14の複数のソースバスライン12との各交差部の両側を接続しており、絶縁層13を介して複数のソースバスライン12と交差している。
【選択図】図1
【解決手段】アクティブマトリクス基板10は、複数のソースバスライン12と、絶縁層13を介して複数のソースバスライン12と交差する複数のゲートバスライン14と、ゲートバイパス14aと、複数のTFT素子15と、画素電極20とを備えている。ゲートバイパス14aは、各ゲートバスライン14の複数のソースバスライン12との各交差部の両側を接続しており、絶縁層13を介して複数のソースバスライン12と交差している。
【選択図】図1
Description
本発明は配線基板及びそれを備えた表示装置に関する。
近年、アクティブマトリクス基板を備えた表示装置が種々提案されている(例えば、特許文献1等)。一般的に、アクティブマトリクス基板は、相互に並行に延びる複数のソースバスラインと、絶縁層を介して、ソースバスラインに交差して相互に並行に延びる複数のゲートバスラインと、ソースバスラインとゲートバスラインとの双方に接続されたスイッチング素子と、スイッチング素子に電気的に接続された画素電極とを備えている。
特開2003−279929号公報
ソースバスラインとゲートバスラインとの間に介在する絶縁層(層間絶縁層)の層厚がダスト等に起因して薄くなったり、絶縁層にピンホール等が生じたりすると、ソースバスラインとゲートバスラインとがその交差部において短絡してしまうという問題がある。ソースバスラインとゲートバスラインとがその交差部において短絡してしまうと、線欠陥が発生し、そのアクティブマトリクス基板が組み込まれた表示装置の画像表示品位が低下してしまう。
しかしながら、従来のアクティブマトリクス基板では、その線欠陥不良を補修することは実質上不可能に近く、例えば、製造工程においてソースバスラインとゲートバスラインとの短絡が発生してしまった場合等には、そのアクティブマトリクス基板を破棄しなければならないという問題がある。また、表示装置の使用時にソースバスラインとゲートバスラインとの短絡が発生した場合は、使用されているアクティブマトリクス基板を新しいアクティブマトリクス基板に取り替えなければならないという問題がある。
すなわち、従来のアクティブマトリクス基板は、歩留まりが低く、製品寿命が短いという問題を有する。
本発明は係る点に鑑みてなされたものであり、その目的とするところは、歩留まりが高く、製品寿命が長いアクティブマトリクス基板(配線基板)を提供することにある。
本発明に係る配線基板は、複数のソースバスラインと、複数のゲートバスラインと、絶縁層と、複数のゲートバイパスと、複数のスイッチング素子と、複数の画素電極とを備えている。
複数のソースバスラインは相互に並行に延びている。複数のゲートバスラインは、複数のソースバスラインに交差して相互に平行に延びている。絶縁層は複数のソースバスラインと複数のゲートバスラインとの間に設けられている。すなわち、複数のソースバスラインと複数のゲートバスラインとは、絶縁層を介して相互に交差するように形成されている。ゲートバイパスは、各ゲートバスラインの複数のソースバスラインとの各交差部の両側を接続しており、絶縁層を介して複数のソースバスラインと交差している。スイッチング素子はソースバスラインとゲートバスラインとの双方に接続されており、さらに、スイッチング素子は画素電極に接続されている。
本発明に係る配線基板では、ソースバスラインとゲートバスラインとの交差部で短絡が発生した場合、交差部の両側でゲートバスラインを切断することによって容易に短絡に起因を補修することができる。このため、高い歩留まり及び長い製品寿命を実現することができる。
本発明に係る配線基板は、複数の補助容量素子と、複数の補助容量バスラインと、複数の補助容量バイパスとをさらに備えていてもよい。補助容量素子は、各画素電極に対して設けられており、その一端が対応した画素電極に結線されている。複数の補助容量バスラインのそれぞれには、ゲートバスラインの延びる方向に配列された補助容量素子の他端が結線されている。複数の補助容量バスラインは、絶縁層を介して複数のソースバスラインと交差するようにゲートバスラインの延びる方向に相互に並行に延びるように形成されている。補助容量バイパスは、各補助容量バスラインの複数のソースバスラインとの各交差部の両側を接続している。複数の補助容量バイパスは、絶縁層を介して複数のソースバスラインと交差するように形成されている。
この構成によれば、ソースバスラインと補助容量バスラインとの交差部で短絡が発生した場合においても、交差部の両側で補助容量バスラインを切断することによって容易に短絡を補修することができる。
本発明に係る表示装置は、配線基板と、対向電極と、表示媒体層とを備えている。配線基板は、複数のソースバスラインと、複数のゲートバスラインと、絶縁層と、複数のゲートバイパスと、複数のスイッチング素子と、複数の画素電極とを備えている。
複数のソースバスラインは相互に並行に延びている。複数のゲートバスラインは、複数のソースバスラインに交差して相互に平行に延びている。絶縁層は複数のソースバスラインと複数のゲートバスラインとの間に設けられている。すなわち、複数のソースバスラインと複数のゲートバスラインとは、絶縁層を介して相互に交差するように形成されている。ゲートバイパスは、各ゲートバスラインの複数のソースバスラインとの各交差部の両側を接続しており、絶縁層を介して複数のソースバスラインと交差している。スイッチング素子はソースバスラインとゲートバスラインとの双方に接続されており、さらに、スイッチング素子は画素電極に接続されている。対向電極は画素電極に対向配置されている。表示媒体層は画素電極と対向電極との間に設けられている。
本発明に係る表示装置では、ソースバスラインとゲートバスラインとがその交差部で短絡し、線欠陥が発生した場合、交差部の両側でゲートバスラインを切断することによって容易に線欠陥に起因を補修することができる。このため、高い歩留まり及び長い製品寿命を実現することができる。尚、本発明に係る表示装置は、携帯電話用の小型のものであってもよく、また、大型テレビ用や大型モニタ用の大型のものであってもよい。
本発明に係る表示装置では、配線基板は、補助容量素子と、補助容量バスラインと、補助容量バイパスとをさらに備えていてもよい。補助容量素子は、各画素電極に対して設けられており、その一端が対応した画素電極に結線されている。複数の補助容量バスラインのそれぞれには、ゲートバスラインの延びる方向に配列された補助容量素子の他端が結線されている。複数の補助容量バスラインは、絶縁層を介して複数のソースバスラインと交差するようにゲートバスラインの延びる方向に相互に並行に延びるように形成されている。補助容量バイパスは、各補助容量バスラインの複数のソースバスラインとの各交差部の両側を接続している。複数の補助容量バイパスは、絶縁層を介して複数のソースバスラインと交差するように形成されている。
尚、本明細書において、「表示媒体層」とは、互いに対向する電極間の電位差により光透過率又は光反射率が変調される層、若しくは互いに対向する電極間を流れる電流により自発光する層をいう。表示媒体層の具体例としては、例えば、液晶層、無機または有機エレクトロルミネッセンス層、発光ガス層、電気泳動層、エレクトロクロミック層等が挙げられる。
本発明に係るアクティブマトリクス基板は、ソースバスラインとゲートバスラインとの短絡を容易に修復できるため、高い歩留まり、及び長い製品寿命を実現することができる。
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。
図1は本実施形態に係る液晶表示装置1の一部分の回路構成を表す図である。
図2はアクティブマトリクス基板10の構成を表す部分平面図である。
図3は図2中の切り出し線A−B−Cで切り出された部分の部分断面図である。
本実施形態に係る液晶表示装置1は、配線基板としてのアクティブマトリクス基板10と、アクティブマトリクス基板10(詳細には、アクティブマトリクス基板10の画素電極20)に対向配置された対向電極26を有する対向基板と、アクティブマトリクス基板10と対向電極26との間に設けられた液晶層(LC)とを備えている。
アクティブマトリクス基板10は、基板本体11と、相互に並行に延びる複数のソースバスライン12と、絶縁層13と、絶縁層13を介してソースライン12と交差する方向に相互に並行に延びる複数のゲートバスライン14と、スイッチング素子としての複数の薄膜トランジスタ(TFT)素子15と、複数の画素電極20とを備えている。
基板本体11は、透明基板11aと、透明基板11aの一方の表面を被覆するベースコート層11bとを備えている。透明基板11aは、例えば、ガラス基板(石英ガラス基板)やプラスチック基板、セラミックス基板等により構成することができる。一方、ベースコート層11bは、例えば、SiO2層やSiNx層といった絶縁層により構成することができる。
TFT素子15は、半導体層16と、絶縁層(ゲート絶縁層)13と、2つのゲート電極14bと、ソース電極12aと、ドレイン電極17とにより構成されている(ダブルゲート構造)。半導体層16は、ベースコート層11bの上に形成されている。絶縁層13は半導体層16の上に形成されている。絶縁層13は、例えば、SiO2層等であってもよい。各ゲート電極14bは絶縁層13の上に相互に離間するように形成されている。
ゲート電極14bの上には絶縁層18が形成されており、ソース電極12a及びドレイン電極17は、それぞれ、その絶縁層18の上に形成されている。絶縁層18、13にはそれぞれスルーホール18b、13bが形成されており、そのスルーホール18b、13bを経由して半導体層16(詳細には、半導体層16のソース領域)に接続されている。また、絶縁層18、13には、半導体層16のドレイン領域に連通するように、それぞれスルーホール18a、13aが形成されており、ドレイン電極17は、そのスルーホール18a、13aを経由して半導体層16(詳細には、半導体層16のドレイン領域)に接続されている。
尚、半導体層16は、例えば、ポリシリコン(poly−Si)膜により形成することができる。ポリシリコン膜は、まず、例えば、PCVD(Plasma Chemical Vapor Deposition)法等により、層厚50nm程度のアモルファスシリコン(a−Si)膜を形成し、エキシマレーザ等を用いた光照射によりエキシマレーザアニールしてアモルファスシリコン(a−Si)膜を結晶化することにより形成することができる。または、レーザアニールに替えて熱アニール(例えば、600度程度)をアモルファスシリコン(a−Si)膜に対して施すことにより形成してもよい。このようにして形成したポリシリコン膜の上にレジスト層を形成してパターニングを行うことにより所望の形状の半導体層16を完成させることができる。
また、半導体層16のソース領域及びドレイン領域は、ゲートバスライン14を形成した後、そのゲートバスライン14をマスクとして用いて、半導体層16に不純物をドープすることにより形成することができる。
尚、本実施形態では、トップゲート型のTFT素子を有する例について説明するが、本発明は、トップゲート型のTFT素子を用いるものに限定されるものではなく、例えば、ボトムゲート型のTFT素子を用いるものであってもよい。また、MIM(Metal−Insulator−Metal)ダイオード素子等によってスイッチング素子を構成してもよい。
また、本実施形態では、TFT素子15はダブルゲート型のTFT素子を用いたアクティブマトリクス基板10を例に挙げて説明したが、本発明はこの構成に限定されず、シングルゲート型のTFT素子を用いたものであってもよい。
各ゲート電極14bは、絶縁層18により被覆された、相互に並行に延びる複数のゲートバスライン14のいずれかに接続されている。一方、各ソース電極12aは、絶縁層18の上を相互に並行に延びる複数のソースバスライン12のいずれかに接続されている。すなわち、ソースバスライン12とゲートバスライン14とは絶縁層18を介して交差するように形成されている。尚、ソースバスライン12、ゲートバスライン14及び、後に詳述する補助容量バスライン22のそれぞれは、アルミニウム(Al)、銀(Ag),タンタル(Ta)、タングステン(W)等により、例えばスパッタ法や蒸着法等を用いて形成することができる。
ソース電極12a及びドレイン電極17の上にはさらなる絶縁層19が形成されている。絶縁層19の上には、アクティブマトリクス基板10の表面にマトリクス状に配列された複数の画素電極20が形成されている。絶縁層19には、各ドレイン電極17に対応するように複数のスルーホール19aが形成されており、各画素電極20は、そのスルーホール19aを経由してドレイン電極17に接続されている。画素電極20は、対向基板の表面に設けられた対向電極26と、液晶層(LC)を介して対向している。尚、画素電極20は、例えば、インジウムスズ酸化物(ITO)やインジウム亜鉛酸化物(IZO)等により形成することができる。
本実施形態では、ゲートバスライン14のソースバスライン12との各交差部の両側を接続し、絶縁層18を介してソースバスライン12に交差するゲートバイパス14aが設けられている。このため、例えば、絶縁層18にピンホール等が生じてソースバスライン12とゲートバスライン14とが短絡してしまった場合には、短絡した交差部の両側でゲートバスライン14を切断し、その間をゲートバイパス14aのみによって連結させることによって容易に短絡不良を補修することができる。すなわち、表示装置1の線欠陥不良を容易に補修することができる。
具体的に、例えば、図1中にXで示す交差部においてソースバスライン12とゲートバスライン14とが短絡した場合について説明する。
図4は、交差部Xにおいて発生したソースバスライン12とゲートバスライン14との短絡が補修された表示装置1の回路構成を表す図である。
交差部Xにおいてソースバスライン12とゲートバスライン14とが短絡した場合、交差部XとノードAとの間でゲートバスライン14を切断すると共に、交差部XとノードBとの間でゲートバスライン14を切断する。そうすることによって、ゲートバスライン14とソースバスライン12との短絡を補修することができる。
例えば、ゲートバイパス14aが設けられていない場合、上記のようにゲートバスライン14を切断してしまうと、ゲートバスライン14のうち切断された箇所(交差部X)より先端寄りの部分に接続されたTFT素子15にはゲートバスライン14から走査信号が入力されなくなる。このため、ゲートバスライン14を切断した場合でも依然として表示装置1の線欠陥不良を補修することはできない。本実施形態のように、ゲートバイパス14aを設けることによりゲートバスライン14を切断することにより容易に線欠陥不良を補修することが可能となる。
従って、例えば製造工程でソースバスライン12とゲートバスライン14との短絡不良が発見された場合にも、上述のような補修を行うことによって短絡不良の抑制されたアクティブマトリクス基板10とすることができ、さらには、線欠陥不良の抑制された高品位な表示装置1を実現することができる。すなわち、高い歩留まりを実現することができる。
また、使用時にソースバスライン12とゲートバスライン14と短絡不良が発生した場合にも、上記補修をすることによって短絡不良の抑制されたアクティブマトリクス基板10、線欠陥不良の抑制された表示装置1に再生することができる。すなわち、長い製品寿命を実現することができる。
本実施形態に係る表示装置1は、各画素電極20に対応して設けられた複数の補助容量素子(蓄積容量素子)21をさらに備えている。補助容量素子21は、液晶容量に充電された電荷量を所定の期間に亘って保持する機能を有する素子である。
補助容量素子21は、基板本体11の上に形成された半導体層16(詳細には、半導体層16のうち、絶縁層13を介して補助容量電極23と対向する部分)と、半導体層16の上に形成された絶縁層(誘電層としての機能を有する)13と、絶縁層13の上に形成された補助容量電極23とにより構成されている。すなわち、補助容量素子21は、誘電層としての絶縁層13と、その絶縁層13を狭持する一対の電極(半導体層16及び補助容量電極23)により構成されている。補助容量素子21を構成する半導体層16の部分は、ドレイン電極17を介して画素電極20に接続されている。
補助容量電極23は、絶縁層18を介してソースバスライン12と交差するようにゲートバスライン14の延びる方向に相互に並行に延びる複数の補助容量バスライン22に接続されている。尚、補助容量電極23は、ゲートバスライン14と同一膜から形成してもよく、補助容量電極23とゲートバスライン14とを同一工程により形成してもよい。
本実施形態に係る表示装置1では、補助容量バスライン22のソースバスライン12との各交差部の両側を接続し、絶縁層18を介してソースバスライン12に交差する補助容量バイパス22aが設けられている。このため、例えば、絶縁層18にピンホール等が生じてソースバスライン12と補助容量バスライン22とが短絡してしまった場合には、短絡した交差部の両側で補助容量バスライン22を切断し、その間を補助容量バイパス22aのみによって連結させることによって容易に短絡不良を補修することができる。すなわち、表示装置1の線欠陥不良(短絡したゲートバスライン14に電気的に接続された画素電極20により構成される画素の表示品位の低下)を容易に補修することができる。
具体的に、例えば、図1中にYで示す交差部においてソースバスライン12と補助容量バスライン22とが短絡した場合について説明する。
交差部Yにおいてソースバスライン12と補助容量バスライン22とが短絡した場合、図4に示すように、交差部YとノードCとの間で補助容量バスライン22を切断すると共に、交差部YとノードDとの間で補助容量バスライン22を切断する。そうすることによって、補助容量バスライン22とソースバスライン12との短絡を補修することができる。
例えば、補助容量バイパス22aが設けられていない場合、上記のように補助容量バスライン22を切断してしまうと、補助容量バスライン22のうち切断された箇所より先端寄りの部分に接続された補助容量素子21が機能しなくなる。このため、補助容量バスライン22を切断した場合でも依然として表示装置1の表示不良を補修することはできない。本実施形態のように、補助容量バイパス22aを設けることにより補助容量バスライン22を切断することにより容易に線欠陥不良を補修することが可能となる。
従って、例えば製造工程でソースバスライン12と補助容量バスライン22との短絡不良が発見された場合にも、上記補修を行うことによって短絡不良の抑制されたアクティブマトリクス基板10とすることができ、さらには、高い表示品位を有する表示装置1を実現することができる。すなわち、高い歩留まりを実現することができる。
また、使用時にソースバスライン12と補助容量バスライン22との短絡不良が発生した場合にも、上記補修をすることによって短絡不良の抑制されたアクティブマトリクス基板10、高い表示品位を有する表示装置1に再生することができる。すなわち、長い製品寿命を実現することができる。
以上、液晶層を有する液晶表示装置1を例に挙げて好ましい実施形態の一例について説明してきたが、本発明は液晶表示装置に限定されるものではなく、アクティブマトリクス基板を備えた表示装置一般に広く適用されるものである。具体的には、例えば、有機・無機エレクトロルミネッセンス表示装置、プラズマ表示装置、フィールドエミッション表示装置等にも効果的に適用されるものである。
以上説明したように、本発明に係るアクティブマトリクス基板は、高い歩留まり、及び長い製品寿命を有するため、携帯電話、PDA、テレビ、電子ブック、モニタ、電子ポスター、時計、電子棚札、非常案内等に有用である。
1 表示装置
10 アクティブマトリクス基板
11 基板本体
12 ソースバスライン
12 ソース電極
13、18、19 絶縁層
14 ゲートバスライン
14a ゲートバイパス
14b ゲート電極
15 TFT素子
16 半導体層
17 ドレイン電極
20 画素電極
21 補助容量素子
22 補助容量バスライン
22a 補助容量バイパス
23 補助容量電極
26 対向電極
10 アクティブマトリクス基板
11 基板本体
12 ソースバスライン
12 ソース電極
13、18、19 絶縁層
14 ゲートバスライン
14a ゲートバイパス
14b ゲート電極
15 TFT素子
16 半導体層
17 ドレイン電極
20 画素電極
21 補助容量素子
22 補助容量バスライン
22a 補助容量バイパス
23 補助容量電極
26 対向電極
Claims (5)
- 相互に並行に延びる複数のソースバスラインと、
上記複数のソースバスラインに交差して相互に平行に延びる複数のゲートバスラインと、
上記複数のソースバスラインと上記複数のゲートバスラインとの間に設けられた絶縁層と、
上記各ゲートバスラインの上記複数のソースバスラインとの各交差部の両側を接続し、上記絶縁層を介して該複数のソースバスラインと交差するゲートバイパスと、
上記ソースバスラインと上記ゲートバスラインとの双方に接続された複数のスイッチング素子と、
上記各スイッチング素子に接続された画素電極と、
を備えた配線基板。 - 請求項1に記載された配線基板において、
上記各画素電極に対応して設けられ、該対応した画素電極に一端が結線された複数の補助容量素子と、
各々、上記ゲートバスラインの延びる方向に配列された補助容量素子の他端が結線されており、上記絶縁層を介して上記複数のソースバスラインと交差するように上記ゲートバスラインの延びる方向に相互に並行に延びる複数の補助容量バスラインと、
上記各補助容量バスラインの上記複数のソースバスラインとの各交差部の両側を接続し、上記絶縁層を介して該複数のソースバスラインと交差する補助容量バイパスと、
をさらに備えた配線基板。 - 相互に並行に延びる複数のソースバスラインと、該複数のソースバスラインに交差して相互に平行に延びる複数のゲートバスラインと、該複数のソースバスラインと該複数のゲートバスラインとの間に設けられた絶縁層と、該各ゲートバスラインの該複数のソースバスラインとの各交差部の両側を接続し、該絶縁層を介して該複数のソースバスラインと交差するゲートバイパスと、該ソースバスラインと上記ゲートバスラインとの双方に接続された複数のスイッチング素子と、該各スイッチング素子に接続された画素電極とを有する配線基板と、
上記画素電極に対向配置された対向電極と、
上記画素電極と上記対向電極との間に設けられた表示媒体層と、
を備えた表示装置。 - 請求項3に記載された表示装置において、
上記配線基板は、上記各画素電極に対応して設けられ、該対応した画素電極に一端が結線された複数の補助容量素子と、各々、上記ゲートバスラインの延びる方向に配列された補助容量素子の他端が結線されており、上記絶縁層を介して上記複数のソースバスラインと交差するように上記ゲートバスラインの延びる方向に相互に並行に延びる複数の補助容量バスラインと、該各補助容量バスラインの上記複数のソースバスラインとの各交差部の両側を接続し、上記絶縁層を介して該複数のソースバスラインと交差する補助容量バイパスとをさらに有する表示装置。 - 請求項3に記載された表示装置において、
上記表示媒体層は液晶層である表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005349621A JP2007156015A (ja) | 2005-12-02 | 2005-12-02 | 配線基板及びそれを備えた表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005349621A JP2007156015A (ja) | 2005-12-02 | 2005-12-02 | 配線基板及びそれを備えた表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007156015A true JP2007156015A (ja) | 2007-06-21 |
Family
ID=38240477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005349621A Withdrawn JP2007156015A (ja) | 2005-12-02 | 2005-12-02 | 配線基板及びそれを備えた表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007156015A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8184075B2 (en) | 2007-11-01 | 2012-05-22 | Sony Corporation | Active matrix display device |
-
2005
- 2005-12-02 JP JP2005349621A patent/JP2007156015A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8184075B2 (en) | 2007-11-01 | 2012-05-22 | Sony Corporation | Active matrix display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7112820B2 (en) | Stacked capacitor having parallel interdigitized structure for use in thin film transistor liquid crystal display | |
JP5269402B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
US20060273316A1 (en) | Array substrate having enhanced aperture ratio, method of manufacturing the same and display apparatus having the same | |
JP5403854B2 (ja) | 薄膜トランジスタ、薄膜トランジスタ表示板及びその製造方法 | |
JP2006330739A (ja) | 可撓性表示装置の製造方法 | |
JP5384088B2 (ja) | 表示装置 | |
JP2013080040A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP2008129314A (ja) | 画像表示装置およびその製造方法 | |
US10825840B2 (en) | Thin-film transistor panel | |
TWI498220B (zh) | 顯示面板及其製造方法 | |
US7504661B2 (en) | Thin film transistor substrate and fabricating method thereof | |
JP2007046053A (ja) | 可撓性表示装置用接着テープ及びこれを利用した可撓性表示装置の製造方法 | |
JP2007164172A (ja) | 液晶ディスプレイ、及び液晶ディスプレイの製造方法 | |
JP4324441B2 (ja) | 素子基板、表示装置 | |
JP2005252228A (ja) | 表示装置及びその製造方法 | |
US7115906B2 (en) | Thin film transistor array and fabricating method thereof | |
KR20070038193A (ko) | 폴리 실리콘형 박막트랜지스터 기판 및 그 제조 방법 | |
JP2010156867A (ja) | 薄膜トランジスタ基板前駆体及び薄膜トランジスタ基板の製造方法 | |
JP2007156015A (ja) | 配線基板及びそれを備えた表示装置 | |
US7619249B2 (en) | Thin film array panel and manufacturing method thereof | |
JP4427842B2 (ja) | 半導体装置及び表示装置 | |
JP2010165866A (ja) | 薄膜トランジスタ基板の製造方法 | |
JP2010256556A (ja) | 画像表示装置およびその製造方法 | |
KR20080105762A (ko) | 표시 장치용 유기 박막 트랜지스터 기판 및 이의 제조 방법 | |
JP2007086197A (ja) | アクティブマトリクス基板の製造方法、その製造方法により製造されたアクティブマトリクス基板を備えた表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090203 |