JP2007150098A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2007150098A
JP2007150098A JP2005344398A JP2005344398A JP2007150098A JP 2007150098 A JP2007150098 A JP 2007150098A JP 2005344398 A JP2005344398 A JP 2005344398A JP 2005344398 A JP2005344398 A JP 2005344398A JP 2007150098 A JP2007150098 A JP 2007150098A
Authority
JP
Japan
Prior art keywords
semiconductor device
cap
trench
electrode
conductive region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005344398A
Other languages
Japanese (ja)
Inventor
Makoto Asai
誠 淺井
Tetsuo Fujii
哲夫 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2005344398A priority Critical patent/JP2007150098A/en
Publication of JP2007150098A publication Critical patent/JP2007150098A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device which has the electric conductive region where insulated separation from the circumference is carried out while being surrounded with a trench, which is capable of preventing the permeation of moisture into the trench and the invasion of a foreign substance as well as capable of low-cost manufacturing. <P>SOLUTION: Trench processing which reaches an embedded oxide film 22 is carried out to an SOI layer 21 of an SOI substrate having an embedded oxide film 22. A semiconductor device 20 has electric conductive regions R1-R3 consisting of the SOI layer 21 where insulated separation from the circumference is carried out while being surrounded with a trench T21. Pad electrodes P1-P3 are formed on the surface of SOI layer 21 in the electric conductive regions R1-R3. Openings K1-K3 which expose the pad electrodes P1-P3 are formed, and a cap 23 which covers trench T21 and seals trench T21 from the outside is pasted to the SOI substrate so as to achieve the construction of the semiconductor device 20. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、トレンチにより取り囲まれて、周囲から絶縁分離された導電領域を有する半導体装置に関するもので、特に、可動導電領域と固定導電領域を有し、印加された力学量を静電容量の変化によって検出する半導体装置に関する。   The present invention relates to a semiconductor device having a conductive region surrounded by a trench and insulated and isolated from the surroundings. In particular, the present invention has a movable conductive region and a fixed conductive region, and an applied mechanical quantity is changed in capacitance. The present invention relates to a semiconductor device to be detected.

印加された力学量を静電容量の変化によって検出する半導体装置が、例えば、特開２００４−３３３１３３号公報（特許文献１）に開示されている。   A semiconductor device that detects an applied mechanical quantity by a change in capacitance is disclosed in, for example, Japanese Patent Application Laid-Open No. 2004-333133 (Patent Document 1).

図５（ａ），（ｂ）は、特許文献１に開示された半導体装置（慣性力センサ）を示す図で、図５（ａ）は、慣性力センサの平面図であり、図５（ｂ）は、図５（ａ）に示すＡ−Ａでの断面図である。なお、以下では便宜上、図５（ａ）及び図５（ｂ）における位置関係における左右方向を「横方向」といい、平面視でこれと垂直な方向を「縦方向」といっている。   5A and 5B are diagrams showing the semiconductor device (inertial force sensor) disclosed in Patent Document 1, and FIG. 5A is a plan view of the inertial force sensor, and FIG. ) Is a cross-sectional view taken along the line AA shown in FIG. In the following, for the sake of convenience, the left-right direction in the positional relationship in FIGS. 5A and 5B is referred to as “lateral direction”, and the direction perpendicular to this in plan view is referred to as “vertical direction”.

図５（ａ）、（ｂ）に示す慣性力センサには、一体加工により、ばね１と、アンカー２と、梁３と、質量体４と、アイランド電極７ａ、７ｂと、枠１０とが一体形成されたデバイス層１１が設けられている。そして、デバイス層１１の下面と上面とには、それぞれ、下面基板１２と上面基板１３とが接合され、デバイス層１１は、両基板１２、１３により密封されている。   In the inertial force sensor shown in FIGS. 5A and 5B, the spring 1, the anchor 2, the beam 3, the mass body 4, the island electrodes 7a and 7b, and the frame 10 are integrally formed by integral processing. The formed device layer 11 is provided. The lower substrate 12 and the upper substrate 13 are bonded to the lower surface and the upper surface of the device layer 11, respectively, and the device layer 11 is sealed by both the substrates 12 and 13.

アイランド電極７ａは、可動電極５を外部に電気的に接続するためのもの（可動電極用電極部）であり、アイランド電極７ｂは、固定電極６を外部に電気的に接続するためのもの（固定電極用電極部）である。そして、各アイランド電極７ａ、７ｂの上面には、それぞれ、外部機器との電気接続のための金属パッド８が付設されている。なお、上面基板１３には、各金属パッド８と対応する位置にそれぞれ貫通穴９が設けられ、各金属パッド８は外部に露出している。図示していないが、各金属パッド８は、貫通穴９を通り抜けるワイヤボンディングを介して外部のＩＣ等に電気的に接続される。   The island electrode 7a is for electrically connecting the movable electrode 5 to the outside (movable electrode electrode portion), and the island electrode 7b is for electrically connecting the fixed electrode 6 to the outside (fixed) Electrode part for electrodes). A metal pad 8 for electrical connection with an external device is attached to the upper surface of each island electrode 7a, 7b. The top substrate 13 is provided with through holes 9 at positions corresponding to the metal pads 8, and the metal pads 8 are exposed to the outside. Although not shown, each metal pad 8 is electrically connected to an external IC or the like via wire bonding that passes through the through hole 9.

図５（ａ）、（ｂ）に示す慣性力センサでは、アンカー２は下面基板１２に固定（接合）され、アイランド電極７ａ、７ｂ及び枠１０は、両基板１２、１３に固定（接合）されている。なお、ばね１、梁３及び質量体４は、いずれの基板１２、１３にも固定されていない。ここで、各梁３は、それぞれ対応するアンカー２によって支持され、質量体４は２つの梁３によって横方向に変位可能に支持されている。また、各ばね１は、それぞれ対応するアンカー２とアイランド電極７ａとを連結している。そして、アンカー２とアイランド電極７ａとは、対応するばね１によって電気的に接続されている。   In the inertial force sensor shown in FIGS. 5A and 5B, the anchor 2 is fixed (bonded) to the lower substrate 12, and the island electrodes 7 a and 7 b and the frame 10 are fixed (bonded) to both the substrates 12 and 13. ing. Note that the spring 1, the beam 3, and the mass body 4 are not fixed to any of the substrates 12 and 13. Here, each beam 3 is supported by the corresponding anchor 2, and the mass body 4 is supported by the two beams 3 so as to be displaceable in the lateral direction. Each spring 1 connects the corresponding anchor 2 and the island electrode 7a. The anchor 2 and the island electrode 7a are electrically connected by the corresponding spring 1.

縦方向にみて質量体４の両側にはそれぞれ可動電極５が付設されている。他方、固定電極用の各アイランド電極７ｂには、それぞれ固定電極６が付設されている。そして、質量体４の両側では、それぞれ、可動電極５と固定電極６とが横方向に対向している。ここで、慣性力センサに横方向の慣性力が作用すると、該慣性力により質量体４が横方向に変位し、可動電極５と固定電極６との横方向の位置関係（間隔）が変化する。これに伴って、可動電極５と固定電極６との間の静電容量が変化するので、この静電容量変化により該慣性力センサに作用する慣性力を検出することができる。
特開２００４−３３３１３３号公報 Movable electrodes 5 are attached to both sides of the mass body 4 as viewed in the vertical direction. On the other hand, a fixed electrode 6 is attached to each island electrode 7b for the fixed electrode. On both sides of the mass body 4, the movable electrode 5 and the fixed electrode 6 face each other in the lateral direction. Here, when a lateral inertial force acts on the inertial force sensor, the mass body 4 is displaced laterally by the inertial force, and the lateral positional relationship (interval) between the movable electrode 5 and the fixed electrode 6 changes. . Along with this, the capacitance between the movable electrode 5 and the fixed electrode 6 changes, so that the inertial force acting on the inertial force sensor can be detected by this capacitance change.
JP 2004-333133 A

図５（ａ）、（ｂ）に示す慣性力センサでは、デバイス層１１において、可動電極５、質量体４、梁３およびばね１の厚さが、アイランド電極７ａ、７ｂの厚さより小さくなっている。これによって、両側の平坦な基板１２、１３との間に空隙Ｓ１，Ｓ２が形成され、可動電極５、質量体４、梁３およびばね１が、変位可能な状態となっている。しかしながら、上記デバイス層１１の構造を形成するためには、デバイス層１１の両側から可動電極５、質量体４、梁３およびばね１の形成部分のみをエッチングする必要があり、製造工程が複雑になって、製造コストが増大する。   In the inertial force sensor shown in FIGS. 5A and 5B, the thickness of the movable electrode 5, the mass body 4, the beam 3, and the spring 1 in the device layer 11 is smaller than the thickness of the island electrodes 7a and 7b. Yes. Thus, gaps S1 and S2 are formed between the flat substrates 12 and 13 on both sides, and the movable electrode 5, the mass body 4, the beam 3, and the spring 1 are in a displaceable state. However, in order to form the structure of the device layer 11, it is necessary to etch only the portions where the movable electrode 5, the mass body 4, the beam 3 and the spring 1 are formed from both sides of the device layer 11, and the manufacturing process is complicated. As a result, the manufacturing cost increases.

一方、図５（ａ）、（ｂ）に示す慣性力センサにおいては、各アイランド電極７ａ、７ｂは、デバイス層１１を縦方向に貫通するトレンチＴ１１により取り囲まれて、互いに電気的に絶縁されている。そして、質量体４に付設された可動電極５は、順に、梁３と、アンカー２と、ばね１とを介して可動電極用のアイランド電極７ａに電気的に接続されている。他方、固定電極用の各アイランド電極７ｂに電気的に接続される。また、デバイス層１１の下面及び上面は、それぞれ絶縁性の下面基板１２及び上面基板１３で密封され、これにより、トレンチＴ１１とアンカー２、梁３、質量体４等からなる微細な可動構造体が外界から保護されている。   On the other hand, in the inertial force sensor shown in FIGS. 5A and 5B, the island electrodes 7a and 7b are surrounded by a trench T11 penetrating the device layer 11 in the vertical direction, and are electrically insulated from each other. Yes. The movable electrode 5 attached to the mass body 4 is electrically connected to the island electrode 7a for the movable electrode via the beam 3, the anchor 2, and the spring 1 in this order. On the other hand, it is electrically connected to each island electrode 7b for a fixed electrode. Further, the lower surface and the upper surface of the device layer 11 are sealed with an insulating lower surface substrate 12 and an upper surface substrate 13, respectively, so that a fine movable structure including the trench T11, the anchor 2, the beam 3, the mass body 4 and the like is formed. Protected from the outside world.

上記デバイス層１１の絶縁分離構造は、簡略化して言えば、デバイス層１１に縦方向に貫通するトレンチＴ１１を形成し、トレンチＴ１１により取り囲またそれぞれの領域を、周囲から絶縁分離された導電領域とする構造である。しかしながら、上記デバイス層１１の絶縁分離構造を実現するためには、それぞれ絶縁性の下面基板１２及び上面基板１３が必要である。下面基板１２及び上面基板１３は、例えば強化ガラスで形成され、陽極接合法によってデバイス層１１に貼り合わされるが、下面基板１２及び上面基板１３の材料やデバイス層１１への接合方法への制約が多く、これらも上記慣性力センサの製造コストの増大要因となっている。   In short, the insulating isolation structure of the device layer 11 includes a trench T11 penetrating in the vertical direction in the device layer 11, and each region surrounded by the trench T11 is electrically isolated from the surrounding conductive region. It is a structure to do. However, in order to realize the insulating separation structure of the device layer 11, an insulating lower surface substrate 12 and an upper surface substrate 13 are necessary, respectively. The lower substrate 12 and the upper substrate 13 are formed of, for example, tempered glass and bonded to the device layer 11 by an anodic bonding method. However, there are restrictions on the materials of the lower substrate 12 and the upper substrate 13 and the bonding method to the device layer 11. In many cases, these are factors that increase the manufacturing cost of the inertial force sensor.

そこで本発明は、トレンチにより取り囲まれて、周囲から絶縁分離された導電領域を有する半導体装置であって、トレンチ内への水分の浸入や異物の侵入が防止できると共に、安価に製造することのできる半導体装置を提供することを目的としている。   Therefore, the present invention is a semiconductor device having a conductive region surrounded by a trench and insulated and isolated from the surroundings, which can prevent moisture from entering into the trench and intrusion of foreign matter, and can be manufactured at low cost. An object is to provide a semiconductor device.

請求項１に記載の発明は、埋め込み酸化膜を有するＳＯＩ（Silicon On Insulator）基板のＳＯＩ層に対して、前記埋め込み酸化膜に達するトレンチ加工を施し、前記トレンチにより取り囲まれて、周囲から絶縁分離されたＳＯＩ層からなる導電領域を有する半導体装置であって、前記導電領域におけるＳＯＩ層の表面に、パッド電極が設けられ、前記パッド電極を露出する開口部が形成され、前記トレンチを覆ってトレンチを外部から密封するキャップが、前記ＳＯＩ基板上に貼り合わされてなることを特徴としている。   According to the first aspect of the present invention, the SOI layer of an SOI (Silicon On Insulator) substrate having a buried oxide film is subjected to trench processing that reaches the buried oxide film, and is surrounded by the trench so as to be insulated from the surroundings. A semiconductor device having a conductive region made of an SOI layer, wherein a pad electrode is provided on the surface of the SOI layer in the conductive region, an opening exposing the pad electrode is formed, and the trench is covered to cover the trench. A cap for sealing from the outside is bonded to the SOI substrate.

上記半導体装置は、基板貼り合わせ技術を用いて製造される埋め込み酸化膜を有するＳＯＩ基板が用いられており、埋め込み酸化膜に達するトレンチ加工を施すだけで、周囲から絶縁分離された導電領域を形成することができる。このように、上記半導体装置は、一回のトレンチ加工工程によって製造される。また、上記半導体装置に形成されたトレンチは、キャップにより覆われて、外部から密封されている。従って、トレンチ内への水分の浸入等による導電領域の絶縁不良が防止される。   The above-described semiconductor device uses an SOI substrate having a buried oxide film manufactured using a substrate bonding technique, and forms a conductive region that is insulated and isolated from the surroundings only by performing trench processing to reach the buried oxide film. can do. Thus, the semiconductor device is manufactured by a single trench processing step. The trench formed in the semiconductor device is covered with a cap and sealed from the outside. Therefore, insulation failure of the conductive region due to moisture intrusion into the trench is prevented.

以上のようにして、上記半導体装置は、トレンチにより取り囲まれて、周囲から絶縁分離された導電領域を有する半導体装置であって、トレンチ内への水分の浸入や異物の侵入が防止できると共に、安価に製造することのできる半導体装置となっている。   As described above, the semiconductor device is a semiconductor device having a conductive region surrounded by a trench and insulated and isolated from the surroundings, and can prevent moisture from entering into the trench and intrusion of foreign matter and can be inexpensive. It is a semiconductor device that can be manufactured easily.

特に上記半導体装置は、請求項２に記載のように、前記導電領域が、前記埋め込み酸化膜の一部を犠牲層エッチングすることにより、変位可能に形成された可動電極を有する可動導電領域と、前記可動電極と対向する固定電極を有する固定導電領域とからなり、前記可動電極と固定電極の対向面で静電容量が形成され、印加される力学量に応じて、前記可動電極が前記対向面に対して垂直方向に変位し、前記可動電極の上方において、前記キャップの内面に凹部が形成されてなり、前記半導体装置が、前記可動電極と固定電極の間の距離変化に伴う前記静電容量の変化を測定して、前記印加される力学量を検出する半導体装置であってよい。   In particular, the semiconductor device according to claim 2, wherein the conductive region includes a movable conductive region having a movable electrode formed to be displaceable by performing sacrificial layer etching on a part of the buried oxide film; The movable electrode includes a fixed conductive region having a fixed electrode facing the movable electrode. Capacitance is formed on the facing surface of the movable electrode and the fixed electrode, and the movable electrode is moved to the facing surface according to an applied mechanical quantity. And the concave portion is formed on the inner surface of the cap above the movable electrode, and the semiconductor device has the capacitance according to a change in the distance between the movable electrode and the fixed electrode. In other words, the semiconductor device may detect the applied mechanical quantity by measuring the change in the above.

当該半導体装置のように、前記導電領域が、変位可能に形成された可動電極を有する可動導電領域であっても、埋め込み酸化膜に達するトレンチ加工を施し、埋め込み酸化膜の一部を犠牲層エッチングするだけで、可動電極を変位可能とすることができる。従って、可動電極を有する半導体装置であっても、従来の慣性力センサのように、トレンチ加工に加えて、可動電極等の形成部分のみを両側からエッチング加工するため、デバイス層にさらに２回のエッチング加工を施す必要が無い。また、当該半導体装置においては、可動電極の上方において内面に凹部が形成されたキャップが、可動導電領域と固定導電領域を取り囲むトレンチを覆うため、可動電極の変位が阻害されることなく、トレンチ内への水分の浸入や異物の侵入が防止される。   As in the semiconductor device, even if the conductive region is a movable conductive region having a movable electrode formed so as to be displaceable, a trench process reaching the buried oxide film is performed, and a part of the buried oxide film is etched by sacrificial layer etching. The movable electrode can be displaceable simply by doing so. Therefore, even in a semiconductor device having a movable electrode, in addition to trench processing, only the formation portion of the movable electrode or the like is etched from both sides as in the conventional inertial force sensor. There is no need to perform etching. Further, in the semiconductor device, since the cap formed with the concave portion on the inner surface above the movable electrode covers the trench surrounding the movable conductive region and the fixed conductive region, the displacement of the movable electrode is not hindered. Moisture intrusion and foreign material intrusion are prevented.

以上のようにして、当該半導体装置は、トレンチにより取り囲まれて、周囲から絶縁分離された可動導電領域と固定導電領域を有しており、印加された力学量を静電容量の変化によって検出する半導体装置であって、トレンチ内への水分の浸入や異物の侵入が防止できると共に、安価に製造することのできる半導体装置となっている。   As described above, the semiconductor device includes the movable conductive region and the fixed conductive region that are surrounded by the trench and insulated and isolated from the surroundings, and detects the applied mechanical quantity based on the change in capacitance. The semiconductor device is a semiconductor device that can prevent moisture from entering into the trench and foreign matter and can be manufactured at low cost.

上記半導体装置は、例えば請求項３に記載のように、前記力学量が、加速度または角速度である、加速度センサや角速度センサとすることができる。   The semiconductor device can be an acceleration sensor or an angular velocity sensor in which the mechanical quantity is acceleration or angular velocity, for example.

上記半導体装置においては、請求項４に記載のように、前記キャップの開口部が、キャップの外面に向って広がるテーパ形状であることが好ましい。これによれば、パッド電極へのワイヤボンディングに際して、ボンディングツールの挿入が容易になる。   In the semiconductor device, as described in claim 4, it is preferable that the opening of the cap has a tapered shape extending toward the outer surface of the cap. This facilitates the insertion of the bonding tool during wire bonding to the pad electrode.

上記半導体装置においては、例えば請求項５に記載のように、前記キャップの開口部に、前記パッド電極のみが露出する構成とすることができる。この場合には、キャップの開口部に不要なＳＯＩ層表面が露出しないだけでなく、例えばＳＯＩ基板上にキャップを貼り合わせた後、パッド電極をストッパとして、後加工でキャップに開口部を形成することができる。   In the semiconductor device, for example, as described in claim 5, only the pad electrode can be exposed in the opening of the cap. In this case, not only the surface of the unnecessary SOI layer is not exposed in the opening of the cap, but also, for example, after the cap is bonded onto the SOI substrate, the opening is formed in the cap by post-processing using the pad electrode as a stopper. be able to.

上記半導体装置においては、例えば請求項６に記載のように、前記キャップを、安価で成形が容易な樹脂とすることができる。   In the semiconductor device, for example, as described in claim 6, the cap can be made of a resin that is inexpensive and easily molded.

また、請求項７に記載のように、前記キャップを、表面に酸化膜が形成されたシリコン（Ｓｉ）としてもよい。シリコンは、一般的な半導体装置の製造技術により精密な加工が可能である。また、表面に酸化膜を形成することでキャップの絶縁性が確保される。   The cap may be silicon (Si) having an oxide film formed on a surface thereof. Silicon can be precisely processed by a general semiconductor device manufacturing technique. Moreover, the insulating property of the cap is ensured by forming an oxide film on the surface.

また、上記半導体装置においては、請求項８に記載のように、例えば以下に示す接着剤を用いずに、基板貼り合わせ技術を用いてＳＯＩ基板上にキャップを貼り合わせることもできる。   In the semiconductor device, as described in claim 8, for example, a cap can be bonded onto the SOI substrate by using a substrate bonding technique without using the adhesive shown below.

上記半導体装置においては、一般的には請求項９に記載のように、前記キャップが、接着剤により、前記ＳＯＩ基板上に貼り合わされてなることが好ましい。接着剤は安価であり、キャップとＳＯＩ基板を容易に貼り合わせることができ、製造コストを低減して安価な半導体装置とすることができる。   In the semiconductor device, generally, as described in claim 9, it is preferable that the cap is bonded to the SOI substrate with an adhesive. Since the adhesive is inexpensive, the cap and the SOI substrate can be easily bonded together, and the manufacturing cost can be reduced and an inexpensive semiconductor device can be obtained.

一方、上記半導体装置においては、請求項１０に記載のように、前記キャップを、熱可塑性樹脂として、前記キャップを、接着剤を用いずに熱処理によって、前記ＳＯＩ基板上に貼り合わせることも可能である。   On the other hand, in the semiconductor device, as described in claim 10, the cap can be made of a thermoplastic resin, and the cap can be bonded to the SOI substrate by heat treatment without using an adhesive. is there.

また、請求項１１に記載のように、前記キャップを、ガラスとして、前記キャップを、接着剤を用いずに陽極接合によって、前記ＳＯＩ基板上に貼り合わせることも可能である。   In addition, as described in claim 11, the cap may be made of glass, and the cap may be bonded onto the SOI substrate by anodic bonding without using an adhesive.

以下、本発明を実施するための最良の形態を、図に基づいて説明する。   The best mode for carrying out the present invention will be described below with reference to the drawings.

図１（ａ）〜（ｃ）は、本発明の半導体装置の一例で、図１（ａ）は半導体装置２０の模式的な上面図である。図１（ｂ）は、図１（ａ）の半導体装置２０のキャップ２３を外した状態の模式的な上面図である。また、図１（ｃ）は、図１（ａ），（ｂ）に示す一点鎖線Ｂ−Ｂでの半導体装置２０の断面図である。   1A to 1C are examples of the semiconductor device of the present invention, and FIG. 1A is a schematic top view of the semiconductor device 20. FIG. 1B is a schematic top view of the semiconductor device 20 of FIG. 1A with the cap 23 removed. FIG. 1C is a cross-sectional view of the semiconductor device 20 taken along one-dot chain line BB shown in FIGS.

半導体装置２０では、図１（ｃ）に示すように、埋め込み酸化膜２２を有するＳＯＩ基板のＳＯＩ層２１に対して、埋め込み酸化膜２２に達するトレンチ加工が施されている。このトレンチ加工によって、半導体装置２０は、図１（ｂ）に示すように、トレンチＴ２１により取り囲まれて、周囲から絶縁分離されたＳＯＩ層からなる３つの導電領域Ｒ１〜Ｒ３を有する半導体装置となっている。３つの導電領域Ｒ１〜Ｒ３におけるＳＯＩ層２１の表面には、パッド電極Ｐ１〜Ｐ３が設けられている。   In the semiconductor device 20, as shown in FIG. 1C, trench processing reaching the buried oxide film 22 is performed on the SOI layer 21 of the SOI substrate having the buried oxide film 22. By this trench processing, as shown in FIG. 1B, the semiconductor device 20 becomes a semiconductor device having three conductive regions R1 to R3 made of SOI layers surrounded by the trench T21 and insulated and isolated from the surroundings. ing. Pad electrodes P1 to P3 are provided on the surface of the SOI layer 21 in the three conductive regions R1 to R3.

また、半導体装置２０には、図１（ａ），（ｃ）に示すように、安価で成形が容易な樹脂からなるキャップ２３が、接着剤２４によりＳＯＩ基板上に貼り合わされている。キャップ２３には、パッド電極Ｐ１〜Ｐ３を露出する開口部Ｋ１〜Ｋ３が形成されており、キャップ２３が、３つの導電領域Ｒ１〜Ｒ３を分離するトレンチＴ２１を覆って、トレンチＴ２１を外部から密封している。   Further, as shown in FIGS. 1A and 1C, a cap 23 made of a resin that is inexpensive and easy to mold is bonded to the semiconductor device 20 on an SOI substrate with an adhesive 24. Openings K1 to K3 exposing the pad electrodes P1 to P3 are formed in the cap 23. The cap 23 covers the trench T21 that separates the three conductive regions R1 to R3, and seals the trench T21 from the outside. is doing.

図１（ａ）〜（ｃ）に示す半導体装置２０の３つの導電領域Ｒ１〜Ｒ３は、埋め込み酸化膜２２の一部を犠牲層エッチングすることにより、変位可能に形成された可動電極Ｄ１を有する可動導電領域Ｒ１と、可動電極Ｄ１と対向する固定電極Ｄ２，Ｄ３を有する２つの固定導電領域Ｒ２，Ｒ３とからなる。尚、半導体装置２０のキャップ２３には、可動電極Ｄ１の上方において、内面に凹部Ｏ１が形成されており、キャップ２３によって、可動電極Ｄ１の変位が阻害されることはない。半導体装置２０は、図５（ａ）、（ｂ）に示した従来の慣性力センサと同様に、加速度センサや角速度センサとして用いられる半導体装置で、加速度や角速度等の力学量を検出する。   The three conductive regions R1 to R3 of the semiconductor device 20 shown in FIGS. 1A to 1C have a movable electrode D1 formed so as to be displaceable by performing sacrificial layer etching on a part of the buried oxide film 22. It consists of a movable conductive region R1 and two fixed conductive regions R2, R3 having fixed electrodes D2, D3 facing the movable electrode D1. The cap 23 of the semiconductor device 20 has a recess O1 formed on the inner surface above the movable electrode D1, and the cap 23 does not hinder the displacement of the movable electrode D1. The semiconductor device 20 is a semiconductor device used as an acceleration sensor or an angular velocity sensor as in the conventional inertial force sensor shown in FIGS. 5A and 5B, and detects mechanical quantities such as acceleration and angular velocity.

半導体装置２０では、図１（ａ），（ｂ）に示すように、可動電極Ｄ１と固定電極Ｄ２，Ｄ３の対向面で静電容量が形成されており、可動導電領域Ｒ１の可動部に印加される力学量に応じて、可動電極Ｄ１が対向面に対して垂直方向に変位する。半導体装置２０は、可動電極Ｄ１と固定電極Ｄ２，Ｄ３の間の距離変化に伴う静電容量の変化を測定して、可動導電領域Ｒ１の可動部に印加される力学量を検出する。   In the semiconductor device 20, as shown in FIGS. 1 (a) and 1 (b), a capacitance is formed on the opposing surface of the movable electrode D1 and the fixed electrodes D2 and D3, and is applied to the movable portion of the movable conductive region R1. The movable electrode D1 is displaced in the vertical direction with respect to the facing surface according to the amount of mechanical force. The semiconductor device 20 measures a change in capacitance associated with a change in distance between the movable electrode D1 and the fixed electrodes D2 and D3, and detects a mechanical quantity applied to the movable portion of the movable conductive region R1.

図１（ａ）〜（ｃ）に示す半導体装置２０は、基板貼り合わせ技術を用いて製造される埋め込み酸化膜２２を有するＳＯＩ基板が用いられており、埋め込み酸化膜２２に達するトレンチ加工を施すだけで、周囲から絶縁分離された導電領域Ｒ１〜Ｒ３を形成することができる。このように、半導体装置２０は、一回のトレンチ加工工程によって製造される。特に、半導体装置２０では、導電領域Ｒ１が変位可能に形成された可動電極Ｄ１を有する可動導電領域であるが、この場合でも、埋め込み酸化膜２２に達するトレンチ加工を施し、埋め込み酸化膜２２の一部を犠牲層エッチングするだけで、可動電極Ｄ１を変位可能とすることができる。従って、図１（ａ）〜（ｃ）の半導体装置２０のように可動電極Ｄ１を有する半導体装置であっても、図５（ａ），（ｂ）に示す従来の慣性力センサのように、トレンチＴ１１の加工に加えて、可動電極等の形成部分のみを両側からエッチング加工するため、デバイス層１１にさらに２回のエッチング加工を施す必要が無い。   A semiconductor device 20 shown in FIGS. 1A to 1C uses an SOI substrate having a buried oxide film 22 manufactured by using a substrate bonding technique, and performs trench processing reaching the buried oxide film 22. The conductive regions R <b> 1 to R <b> 3 that are insulated and isolated from the surroundings can be formed simply. Thus, the semiconductor device 20 is manufactured by a single trench processing step. In particular, in the semiconductor device 20, the conductive region R <b> 1 is a movable conductive region having the movable electrode D <b> 1 formed to be displaceable. Even in this case, a trench process reaching the buried oxide film 22 is performed, and one of the buried oxide films 22 is formed. It is possible to displace the movable electrode D1 only by performing sacrificial layer etching on the portion. Therefore, even in the semiconductor device having the movable electrode D1 like the semiconductor device 20 in FIGS. 1A to 1C, like the conventional inertial force sensor shown in FIGS. In addition to the processing of the trench T11, only the formation portion of the movable electrode or the like is etched from both sides, so that it is not necessary to perform the etching processing on the device layer 11 two more times.

また、半導体装置２０に形成されたトレンチＴ２１は、キャップ２３により覆われて、外部から密封されている。従って、トレンチＴ２１内への水分の浸入等による導電領域Ｒ１〜Ｒ３の絶縁不良が防止される。特に、半導体装置２０においては、可動電極Ｄ１の上方において内面に凹部Ｏ１が形成されたキャップ２３が、可動導電領域Ｒ１と固定導電領域Ｒ２，Ｒ３を取り囲むトレンチＴ２１を覆うため、可動電極Ｄ１の変位が阻害されることなく、トレンチＴ２１内への水分の浸入や異物の侵入が防止される。   The trench T21 formed in the semiconductor device 20 is covered with a cap 23 and sealed from the outside. Accordingly, insulation failure of the conductive regions R1 to R3 due to moisture intrusion into the trench T21 is prevented. In particular, in the semiconductor device 20, since the cap 23 having the recess O1 formed on the inner surface above the movable electrode D1 covers the trench T21 surrounding the movable conductive region R1 and the fixed conductive regions R2 and R3, the displacement of the movable electrode D1. Intrusion of moisture and entry of foreign matter into the trench T21 is prevented without being hindered.

以上のようにして、図１（ａ）〜（ｃ）に示す半導体装置２０は、トレンチＴ２１により取り囲まれて、周囲から絶縁分離された導電領域Ｒ１〜Ｒ３を有する半導体装置であって、トレンチＴ２１内への水分の浸入や異物の侵入が防止できると共に、安価に製造することのできる半導体装置となっている。   As described above, the semiconductor device 20 shown in FIGS. 1A to 1C is a semiconductor device including the conductive regions R1 to R3 surrounded by the trench T21 and insulated and isolated from the surroundings. The semiconductor device can prevent moisture from entering the inside and foreign matter from entering, and can be manufactured at low cost.

特に、図１（ａ）〜（ｃ）の半導体装置２０は、トレンチＴ２１により取り囲まれて、周囲から絶縁分離された可動導電領域Ｒ１と固定導電領域Ｒ２，Ｒ３を有しており、印加された力学量を静電容量の変化によって検出する半導体装置であった。本発明の半導体装置は、このような可動導電領域Ｒ１を有する、加速度センサや角速度センサとして好適である。しかしながら、本発明の半導体装置はこれに限らず、埋め込み酸化膜を有するＳＯＩ基板のＳＯＩ層に対して、埋め込み酸化膜に達するトレンチ加工を施し、トレンチにより取り囲まれて、周囲から絶縁分離されたＳＯＩ層からなる導電領域を有する任意の半導体装置であってよい。   In particular, the semiconductor device 20 of FIGS. 1A to 1C includes a movable conductive region R1 and fixed conductive regions R2 and R3 that are surrounded by a trench T21 and insulated from the periphery, and applied. It was a semiconductor device that detects a mechanical quantity by a change in capacitance. The semiconductor device of the present invention is suitable as an acceleration sensor or angular velocity sensor having such a movable conductive region R1. However, the semiconductor device of the present invention is not limited to this, and the SOI layer of the SOI substrate having the buried oxide film is subjected to trench processing reaching the buried oxide film, and is surrounded by the trench and insulated and isolated from the surroundings. It may be any semiconductor device having a conductive region composed of layers.

図２（ａ），（ｂ）は、本発明における別の半導体装置の例で、図２（ａ）は半導体装置３０の模式的な上面図である。図２（ｂ）は、図２（ａ）に示す一点鎖線Ｃ−Ｃでの半導体装置３０の断面図である。尚、図２（ａ），（ｂ）に示す半導体装置３０において、図１（ａ）〜（ｃ）に示した半導体装置２０と同様の部分については、同じ符号を付した。また、半導体装置３０のキャップ３３を外した状態は、図２（ｂ）で示した半導体装置２０のキャップ２３を外した状態と同じである。   2A and 2B are examples of another semiconductor device according to the present invention, and FIG. 2A is a schematic top view of the semiconductor device 30. FIG. FIG. 2B is a cross-sectional view of the semiconductor device 30 taken along one-dot chain line CC shown in FIG. In the semiconductor device 30 shown in FIGS. 2A and 2B, the same reference numerals are given to the same parts as those of the semiconductor device 20 shown in FIGS. The state in which the cap 33 of the semiconductor device 30 is removed is the same as the state in which the cap 23 of the semiconductor device 20 shown in FIG.

図２（ａ），（ｂ）に示す半導体装置３０においては、図１（ａ），（ｃ）に示した半導体装置２０と異なり、キャップ３３の開口部Ｋ４〜Ｋ６が、キャップ３３の外面に向って広がるテーパ形状である。これによって、パッド電極Ｐ１〜Ｐ３へのワイヤボンディングに際して、ボンディングツールの挿入が容易になる。   In the semiconductor device 30 shown in FIGS. 2A and 2B, unlike the semiconductor device 20 shown in FIGS. 1A and 1C, the openings K4 to K6 of the cap 33 are formed on the outer surface of the cap 33. It has a tapered shape that spreads out. This facilitates insertion of the bonding tool during wire bonding to the pad electrodes P1 to P3.

図３（ａ），（ｂ）も、本発明における別の半導体装置の例で、図３（ａ）は半導体装置４０の模式的な上面図である。図３（ｂ）は、図３（ａ）に示す一点鎖線Ｄ−Ｄでの半導体装置４０の断面図である。尚、図３（ａ），（ｂ）に示す半導体装置４０において、図２（ａ），（ｂ）に示した半導体装置３０と同様の部分については、同じ符号を付した。また、半導体装置４０のキャップ３３を外した状態は、パッド電極Ｐ４〜Ｐ６が異なる点を除いて、図２（ｂ）で示した半導体装置２０のキャップ２３を外した状態と同じである。   3A and 3B are also examples of another semiconductor device according to the present invention, and FIG. 3A is a schematic top view of the semiconductor device 40. FIG. 3B is a cross-sectional view of the semiconductor device 40 taken along the alternate long and short dash line DD shown in FIG. In the semiconductor device 40 shown in FIGS. 3A and 3B, the same reference numerals are given to the same parts as those of the semiconductor device 30 shown in FIGS. 2A and 2B. The state in which the cap 33 of the semiconductor device 40 is removed is the same as the state in which the cap 23 of the semiconductor device 20 shown in FIG. 2B is removed, except that the pad electrodes P4 to P6 are different.

図３（ａ），（ｂ）に示す半導体装置４０においては、図２（ａ），（ｂ）に示した半導体装置３０と異なり、キャップ３３の開口部Ｋ４〜Ｋ６に、パッド電極Ｐ４〜Ｐ６のみが露出する構成となっている。この場合には、キャップ３３の開口部Ｋ４〜Ｋ６に不要なＳＯＩ層２１の表面が露出しないだけでなく、例えばＳＯＩ基板上にキャップ３３を貼り合わせた後、パッド電極Ｐ４〜Ｐ６をストッパとして、後加工でキャップ３３に開口部Ｋ４〜Ｋ６を形成することができる。また、パッド電極Ｐ４〜Ｐ６への接続は、ワイヤボンディングに限らず、半田ボール等による半田付けであってもよい。   3A and 3B, unlike the semiconductor device 30 shown in FIGS. 2A and 2B, pad electrodes P4 to P6 are formed in the openings K4 to K6 of the cap 33, respectively. Only the structure is exposed. In this case, not only the surface of the unnecessary SOI layer 21 is not exposed to the openings K4 to K6 of the cap 33, but also, for example, after the cap 33 is bonded onto the SOI substrate, the pad electrodes P4 to P6 are used as stoppers. The openings K4 to K6 can be formed in the cap 33 by post-processing. Further, the connection to the pad electrodes P4 to P6 is not limited to wire bonding, but may be soldering with a solder ball or the like.

図４（ａ）〜（ｄ）も、本発明における別の半導体装置の例で、それぞれ、半導体装置５０〜８０の模式的な断面図である。尚、図４（ａ）〜（ｄ）に示す各半導体装置５０〜８０において、図１（ａ）〜（ｃ）に示した半導体装置２０と同様の部分については、同じ符号を付した。また、各半導体装置５０〜８０の上面図およびそれぞれのキャップ５３，７３を外した状態は、図２（ａ），（ｂ）で示した半導体装置２０の上面図およびキャップ２３を外した状態と同じである
図１（ａ）〜（ｃ）に示した半導体装置２０では、キャップ２３が、安価で射出成形等により成形が容易な樹脂であった。これに対して、図４（ａ），（ｂ）に示す各半導体装置５０，６０では、キャップ５３を、表面に酸化膜５３ｂが形成されたシリコン（Ｓｉ）５３ａとしている。シリコン５３ｂは、一般的な半導体装置の製造技術により精密な加工が可能である。例えば、アルカリエッチング等を用いて、開口部Ｋ２と凹部Ｏ１を精密に形成することができる。また、表面に酸化膜５３ａを形成することで、キャップ５３の絶縁性が確保される。図４（ａ）の半導体装置５０では、キャップ５３を接着剤２４によりＳＯＩ基板上に貼り合わせており、図４（ｂ）の半導体装置６０では、接着剤を用いずに、基板貼り合わせ技術を用いてＳＯＩ基板上にキャップ５３を貼り合わせている。 4A to 4D are also examples of another semiconductor device in the present invention, and are schematic cross-sectional views of the semiconductor devices 50 to 80, respectively. In addition, in each semiconductor device 50-80 shown to Fig.4 (a)-(d), the same code | symbol was attached | subjected about the part similar to the semiconductor device 20 shown to Fig.1 (a)-(c). The top view of each of the semiconductor devices 50 to 80 and the state in which the caps 53 and 73 are removed are the top view of the semiconductor device 20 and the state in which the cap 23 is removed as shown in FIGS. In the semiconductor device 20 shown in FIGS. 1A to 1C, the cap 23 is a resin that is inexpensive and easy to mold by injection molding or the like. In contrast, in each of the semiconductor devices 50 and 60 shown in FIGS. 4A and 4B, the cap 53 is made of silicon (Si) 53a having an oxide film 53b formed on the surface. The silicon 53b can be precisely processed by a general semiconductor device manufacturing technique. For example, the opening K2 and the recess O1 can be precisely formed using alkali etching or the like. Moreover, the insulating property of the cap 53 is ensured by forming the oxide film 53a on the surface. In the semiconductor device 50 in FIG. 4A, the cap 53 is bonded to the SOI substrate with the adhesive 24, and in the semiconductor device 60 in FIG. 4B, the substrate bonding technique is used without using the adhesive. The cap 53 is bonded to the SOI substrate.

また、図４（ｃ）に示す半導体装置７０では、キャップ７３を、熱可塑性樹脂として、キャップ７３を、熱処理によって、ＳＯＩ基板上に貼り合わせている。図４（ｄ）に示す半導体装置８０では、キャップ８３を、ガラスとして、キャップ８３を、陽極接合によって、ＳＯＩ基板上に貼り合わせている。   In the semiconductor device 70 shown in FIG. 4C, the cap 73 is made of thermoplastic resin, and the cap 73 is bonded to the SOI substrate by heat treatment. In the semiconductor device 80 shown in FIG. 4D, the cap 83 is made of glass, and the cap 83 is bonded to the SOI substrate by anodic bonding.

図４（ｂ）〜（ｄ）の半導体装置６０〜８０のように、接着剤を用いずに、キャップをＳＯＩ基板上に貼り合わせることも可能である。   As in the semiconductor devices 60 to 80 in FIGS. 4B to 4D, it is possible to attach the cap onto the SOI substrate without using an adhesive.

以上に示したように、本発明の半導体装置は、いずれも、埋め込み酸化膜２２を有するＳＯＩ基板のＳＯＩ層２１に対して、埋め込み酸化膜２２に達するトレンチ加工を施し、トレンチＴ２１により取り囲まれて、周囲から絶縁分離されたＳＯＩ層２１からなる導電領域Ｒ１〜Ｒ３を有する半導体装置であって、トレンチＴ２１内への水分の浸入や異物の侵入が防止できると共に、安価に製造することのできる半導体装置となっている。   As described above, in any of the semiconductor devices of the present invention, trench processing reaching the buried oxide film 22 is performed on the SOI layer 21 of the SOI substrate having the buried oxide film 22, and is surrounded by the trench T21. A semiconductor device having conductive regions R1 to R3 made of an SOI layer 21 that is insulated and isolated from the surroundings, which can prevent moisture from entering into the trench T21 and enter foreign matter, and can be manufactured at low cost. It is a device.

本発明の半導体装置の一例で、（ａ）は半導体装置２０の模式的な上面図である。（ｂ）は、（ａ）の半導体装置２０のキャップ２３を外した状態の模式的な上面図である。また、（ｃ）は、（ａ），（ｂ）に示す一点鎖線Ｂ−Ｂでの半導体装置２０の断面図である。1A is a schematic top view of a semiconductor device 20 as an example of the semiconductor device of the present invention. FIG. (B) is a schematic top view of the semiconductor device 20 of (a) with the cap 23 removed. 2C is a cross-sectional view of the semiconductor device 20 taken along one-dot chain line BB shown in FIGS. 本発明における別の半導体装置の例で、（ａ）は半導体装置３０の模式的な上面図である。（ｂ）は、（ａ）に示す一点鎖線Ｃ−Ｃでの半導体装置３０の断面図である。In another example of the semiconductor device according to the present invention, (a) is a schematic top view of the semiconductor device 30. (B) is sectional drawing of the semiconductor device 30 in the dashed-dotted line CC shown to (a). 本発明における別の半導体装置の例で、（ａ）は半導体装置４０の模式的な上面図である。（ｂ）は、（ａ）に示す一点鎖線Ｄ−Ｄでの半導体装置４０の断面図である。In another example of the semiconductor device according to the present invention, (a) is a schematic top view of the semiconductor device 40. (B) is sectional drawing of the semiconductor device 40 in the dashed-dotted line DD shown to (a). 本発明における別の半導体装置の例で、それぞれ、半導体装置５０〜８０の模式的な断面図である。It is an example of another semiconductor device in the present invention, and is a typical sectional view of semiconductor devices 50-80, respectively. 特許文献１に開示された従来の半導体装置（慣性力センサ）を示す図で、（ａ）は、慣性力センサの平面図であり、（ｂ）は、（ａ）に示すＡ−Ａでの断面図である。It is a figure which shows the conventional semiconductor device (inertial force sensor) disclosed by patent document 1, (a) is a top view of an inertial force sensor, (b) is AA shown to (a). It is sectional drawing.

符号の説明Explanation of symbols

２０，３０，４０，５０，６０，７０，８０ 半導体装置
２１ ＳＯＩ層
２２ 埋め込み酸化膜
Ｔ２１ トレンチ
Ｒ１ （可動）導電領域
Ｒ２，Ｒ３ （固定）導電領域
Ｄ１ 可動電極
Ｄ２，Ｄ３ 固定電極
Ｐ１〜Ｐ６ パッド電極
２３，３３，５３，７３，８３ キャップ
Ｋ１〜Ｋ６ 開口部
Ｏ１ 凹部
２４ 接着剤 20, 30, 40, 50, 60, 70, 80 Semiconductor device 21 SOI layer 22 buried oxide film T21 trench R1 (movable) conductive region R2, R3 (fixed) conductive region D1 movable electrode D2, D3 fixed electrode P1-P6 pad Electrode 23, 33, 53, 73, 83 Cap K1-K6 Opening O1 Concave 24 Adhesive

Claims (11)

埋め込み酸化膜を有するＳＯＩ基板のＳＯＩ層に対して、前記埋め込み酸化膜に達するトレンチ加工を施し、前記トレンチにより取り囲まれて、周囲から絶縁分離されたＳＯＩ層からなる導電領域を有する半導体装置であって、
前記導電領域におけるＳＯＩ層の表面に、パッド電極が設けられ、
前記パッド電極を露出する開口部が形成され、前記トレンチを覆ってトレンチを外部から密封するキャップが、前記ＳＯＩ基板上に貼り合わされてなることを特徴とする半導体装置。 A semiconductor device having an SOI region of an SOI substrate having a buried oxide film, and having a conductive region made of an SOI layer surrounded by the trench and insulated and isolated from the surroundings by performing trench processing reaching the buried oxide film. And
A pad electrode is provided on the surface of the SOI layer in the conductive region,
A semiconductor device, wherein an opening for exposing the pad electrode is formed, and a cap that covers the trench and seals the trench from the outside is bonded to the SOI substrate. 前記導電領域が、
前記埋め込み酸化膜の一部を犠牲層エッチングすることにより、変位可能に形成された可動電極を有する可動導電領域と、
前記可動電極と対向する固定電極を有する固定導電領域とからなり、
前記可動電極と固定電極の対向面で静電容量が形成され、
印加される力学量に応じて、前記可動電極が前記対向面に対して垂直方向に変位し、
前記可動電極の上方において、前記キャップの内面に凹部が形成されてなり、
前記半導体装置が、
前記可動電極と固定電極の間の距離変化に伴う前記静電容量の変化を測定して、前記印加される力学量を検出する半導体装置であることを特徴とする請求項１に記載の半導体装置。 The conductive region is
A movable conductive region having a movable electrode formed so as to be displaceable by performing sacrificial layer etching on a portion of the buried oxide film;
A fixed conductive region having a fixed electrode facing the movable electrode;
Capacitance is formed on the opposing surfaces of the movable electrode and the fixed electrode,
According to the applied mechanical quantity, the movable electrode is displaced in a direction perpendicular to the facing surface,
A concave portion is formed on the inner surface of the cap above the movable electrode,
The semiconductor device is
2. The semiconductor device according to claim 1, wherein the semiconductor device detects the applied mechanical quantity by measuring a change in the capacitance according to a change in the distance between the movable electrode and the fixed electrode. . 前記力学量が、加速度または角速度であることを特徴とする請求項２に記載の半導体装置。   The semiconductor device according to claim 2, wherein the mechanical quantity is acceleration or angular velocity. 前記キャップの開口部が、キャップの外面に向って広がるテーパ形状であることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。   4. The semiconductor device according to claim 1, wherein the opening of the cap has a tapered shape extending toward an outer surface of the cap. 5. 前記キャップの開口部に、前記パッド電極のみが露出することを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。   5. The semiconductor device according to claim 1, wherein only the pad electrode is exposed in the opening of the cap. 前記キャップが、樹脂からなることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the cap is made of a resin. 前記キャップが、表面に酸化膜が形成されたシリコン（Ｓｉ）からなることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the cap is made of silicon (Si) having an oxide film formed on a surface thereof. 前記キャップが、基板貼り合わせ技術により、前記ＳＯＩ基板上に貼り合わされてなることを特徴とする請求項７に記載の半導体装置。   The semiconductor device according to claim 7, wherein the cap is bonded onto the SOI substrate by a substrate bonding technique. 前記キャップが、接着剤により、前記ＳＯＩ基板上に貼り合わされてなることを特徴とする請求項１乃至７のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the cap is bonded to the SOI substrate with an adhesive. 前記キャップが、熱可塑性樹脂からなり、
前記キャップが、熱処理によって、前記ＳＯＩ基板上に貼り合わされてなることを特徴とする請求項６に記載の半導体装置。 The cap is made of a thermoplastic resin,
The semiconductor device according to claim 6, wherein the cap is bonded to the SOI substrate by heat treatment. 前記キャップが、ガラスからなり、
前記キャップが、陽極接合によって、前記ＳＯＩ基板上に貼り合わされてなることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。 The cap is made of glass;
The semiconductor device according to claim 1, wherein the cap is bonded to the SOI substrate by anodic bonding.
JP2005344398A 2005-11-29 2005-11-29 Semiconductor device Pending JP2007150098A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005344398A JP2007150098A (en) 2005-11-29 2005-11-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005344398A JP2007150098A (en) 2005-11-29 2005-11-29 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2007150098A true JP2007150098A (en) 2007-06-14

Family

ID=38211109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005344398A Pending JP2007150098A (en) 2005-11-29 2005-11-29 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2007150098A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010093228A (en) * 2008-09-15 2010-04-22 Denso Corp Semiconductor device and method of manufacturing the same
US7859091B2 (en) 2007-02-22 2010-12-28 Denso Corporation Manufacturing methods for semiconductor device with sealed cap

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000515969A (en) * 1996-08-06 2000-11-28 シーメンス アクチエンゲゼルシヤフト Electronic sensors and components
JP2001119040A (en) * 1999-10-18 2001-04-27 Denso Corp Semiconductor amount-of-dynamics sensor and manufacturing method therefor
JP2004294332A (en) * 2003-03-27 2004-10-21 Denso Corp Semiconductor dynamical quantity sensor
JP2004333133A (en) * 2003-04-30 2004-11-25 Mitsubishi Electric Corp Inertial force sensor
JP2004340608A (en) * 2003-05-13 2004-12-02 Denso Corp Capacity type dynamic quantity sensor unit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000515969A (en) * 1996-08-06 2000-11-28 シーメンス アクチエンゲゼルシヤフト Electronic sensors and components
JP2001119040A (en) * 1999-10-18 2001-04-27 Denso Corp Semiconductor amount-of-dynamics sensor and manufacturing method therefor
JP2004294332A (en) * 2003-03-27 2004-10-21 Denso Corp Semiconductor dynamical quantity sensor
JP2004333133A (en) * 2003-04-30 2004-11-25 Mitsubishi Electric Corp Inertial force sensor
JP2004340608A (en) * 2003-05-13 2004-12-02 Denso Corp Capacity type dynamic quantity sensor unit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7859091B2 (en) 2007-02-22 2010-12-28 Denso Corporation Manufacturing methods for semiconductor device with sealed cap
US8349634B2 (en) 2007-02-22 2013-01-08 Denso Corporation Semiconductor device with sealed cap
JP2010093228A (en) * 2008-09-15 2010-04-22 Denso Corp Semiconductor device and method of manufacturing the same
US8269290B2 (en) 2008-09-15 2012-09-18 Denso Corporation Semiconductor device including a plurality of semiconductor substrates and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US7964428B2 (en) Micromechanical component and method for fabricating a micromechanical component
US8258590B2 (en) Method for the production of a component, and component
JP4793496B2 (en) Semiconductor device and manufacturing method thereof
EP2727136B1 (en) Process for a sealed mems device with a portion exposed to the environment
KR100413789B1 (en) High vacuum packaging microgyroscope and manufacturing method thereof
JP4238724B2 (en) Semiconductor device
JP4404143B2 (en) Semiconductor device and manufacturing method thereof
US8334158B2 (en) Sensor device and manufacturing method thereof
JP2008020433A (en) Mechanical mass sensor
US8621929B2 (en) Manufacturing method for a micromechanical component and micromechanical component
JP2009080095A (en) Pressure sensor and manufacturing method thereof
JP2010093228A (en) Semiconductor device and method of manufacturing the same
JP5545281B2 (en) Mechanical quantity sensor
US6958529B2 (en) Acceleration sensor and method of manufacture thereof
JP2007150098A (en) Semiconductor device
JP5181452B2 (en) Acceleration sensor
JP5676022B2 (en) Micromechanical element and method for manufacturing micromechanical element
US20100320873A1 (en) Semiconductor device and method of fabricating the semiconductor device
JP2007322271A (en) Inertial force sensor and manufacturing method of the same
US7531229B2 (en) Microstructured component and method for its manufacture
JP5392296B2 (en) Semiconductor device and manufacturing method thereof
US11261082B2 (en) Micromechanical device and method for manufacturing a micromechanical device
JP5929645B2 (en) Physical quantity sensor
WO2014192263A1 (en) Physical quantity sensor
JP2014219285A (en) Method of manufacturing physical quantity sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120605