JP2007149976A - Eutectic bonding light-emitting device and manufacturing method therefor - Google Patents
Eutectic bonding light-emitting device and manufacturing method therefor Download PDFInfo
- Publication number
- JP2007149976A JP2007149976A JP2005342467A JP2005342467A JP2007149976A JP 2007149976 A JP2007149976 A JP 2007149976A JP 2005342467 A JP2005342467 A JP 2005342467A JP 2005342467 A JP2005342467 A JP 2005342467A JP 2007149976 A JP2007149976 A JP 2007149976A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- eutectic
- emitting device
- eutectic alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
Description
本発明は、サブマウント基板上に発光ダイオード（ＬＥＤ）チップが共晶接合された共晶ボンディングＬＥＤに関する。 The present invention relates to a eutectic bonding LED in which a light emitting diode (LED) chip is eutectic bonded on a submount substrate.
上下面に電極を備える構造のＬＥＤチップの実装方法としては、その下面電極をパッケージ上面の電極層に共晶接合することにより、直接パッケージ上に実装する方法の他、一旦サブマウント基板と呼ばれる小型の基板上にＬＥＤを接続してサブマウント基板型ＬＥＤとした後、サブマウント基板の裏面を銀ペーストやエポキシ樹脂によりパッケージにダイボンディングする方法等がある。例えば、特許文献１には、溶融温度の異なるＡｕＳｎ合金をロウ材として用い、複数の発光素子を１つのマウント上に搭載する構成が開示されている。 As a mounting method of the LED chip having a structure having electrodes on the upper and lower surfaces, in addition to a method of directly mounting on the package by eutectic bonding the lower surface electrode to the electrode layer on the upper surface of the package, a small size called a submount substrate once. For example, there is a method in which an LED is connected to the substrate to form a submount substrate type LED, and then the back surface of the submount substrate is die-bonded to a package with silver paste or epoxy resin. For example, Patent Document 1 discloses a configuration in which AuSn alloys having different melting temperatures are used as a brazing material and a plurality of light emitting elements are mounted on one mount.
また、ＡｕＳｎ合金をロウ材とする場合、その組成により共晶接合にすることができる。共晶接合は、ＬＥＤチップとサブマウント基板との間に圧力を加えて接合させる方法や、フラックスを使用して接合させる方法等がある。いずれも共晶温度以上の温度に加熱する必要があり、量産性という観点ではフラックスを使用する方法が優れている。フラックスを用いる場合、ＬＥＤチップの裏面にＡｕＳｎ層を配置し、サブマウント基板の上面には光反射層であるＡｇ層等を配置し、両者の間をフラックスで濡らし加熱する。ＡｕＳｎ層を共晶温度以上で溶融すると、サブマウント基板上のＡｇ層内に共晶合金が拡散し、共晶接合される。その後、冷却することにより共晶接合が完成する。
上述のように、ＬＥＤチップとサブマウント基板とをフラックスを用いてＡｕＳｎ共晶接合する場合、ＡｕＳｎ共晶合金内に空間、いわゆるボイドが発生し、ＬＥＤチップと基板とが接続されない部分が生じることがあった。ボイドが発生すると、接続強度の低下、動作時の抵抗増加、熱抵抗の増加等を招き、品質の低下、寿命に影響を及ぼす。 As described above, when the AuSn eutectic bonding is performed between the LED chip and the submount substrate using the flux, a space, a so-called void is generated in the AuSn eutectic alloy, and a portion where the LED chip and the substrate are not connected is generated. was there. When voids are generated, the connection strength decreases, the resistance increases during operation, the thermal resistance increases, and the like, and the quality is deteriorated and the life is affected.
これらボイドは、ＬＥＤチップをサブマウント基板に搭載する際に巻き込まれた気泡や、フラックスの反応により生じた気泡や、基板に吸蔵されていた気体が加熱時に放出された気泡等が、冷却時まで残ることが原因であると推測される。 These voids include bubbles encased when the LED chip is mounted on the submount substrate, bubbles generated by the reaction of the flux, and bubbles released when the gas occluded on the substrate is released until the time of cooling. It is presumed that this is caused by remaining.
本発明の目的は、基板に発光素子を共晶ボンディングした発光装置の製造方法であって、共晶合金部にボイドの発生の少ない製造方法を提供することにある。 An object of the present invention is to provide a manufacturing method of a light emitting device in which a light emitting element is bonded to a substrate by eutectic bonding, and the manufacturing method is less likely to generate voids in the eutectic alloy part.
上記目的を達成するために、本発明によれば、以下のような製造方法が提供される。すなわち、基板上に発光素子を接合した発光装置の製造方法であって、
共晶合金層を備えた発光素子の前記共晶合金層にプラズマを照射し、共晶合金層の清浄面を露出させ、
基板表面に共晶合金層が接するように発光素子を搭載し、共晶合金層と基板とをフラックスで濡らして水素雰囲気下で共晶温度以上に加熱するとともに減圧した後、冷却することを特徴とする発光装置の製造方法である。これにより、溶融された共晶合金層の基板に対する濡れ性が向上するため、共晶合金層中に気泡が生じても周囲に押し出され、ボイドとして残存しにくい。
In order to achieve the above object, according to the present invention, the following manufacturing method is provided. That is, a method of manufacturing a light emitting device in which a light emitting element is bonded on a substrate,
Plasma is applied to the eutectic alloy layer of the light emitting device having the eutectic alloy layer to expose the clean surface of the eutectic alloy layer,
The light-emitting element is mounted so that the eutectic alloy layer is in contact with the substrate surface, the eutectic alloy layer and the substrate are wetted with a flux, heated above the eutectic temperature in a hydrogen atmosphere, reduced in pressure, and then cooled. A method for manufacturing a light emitting device. As a result, the wettability of the molten eutectic alloy layer to the substrate is improved, so that even if bubbles are generated in the eutectic alloy layer, the eutectic alloy layer is pushed out and hardly remains as a void.
また、上記目的を達成するために、本発明の別の態様によれば、基板上に発光素子を接合した発光装置の製造方法であって、
表面に金属層を備えた発光素子の金属層に、プラズマを照射して金属層の清浄面を露出させ、
金属層を構成する金属と共晶合金を形成する材料層を表面に備えた基板上に発光素子を搭載し、金属層と材料層とをフラックスで濡らし、水素雰囲気下で共晶温度以上に加熱するとともに減圧した後、冷却することを特徴とする発光装置の製造方法である。これにより、溶融された共晶合金層の基板に対する濡れ性が向上するため、共晶合金層中に気泡が生じても周囲に押し出され、ボイドとして残存しにくい。
In order to achieve the above object, according to another aspect of the present invention, there is provided a method of manufacturing a light emitting device in which a light emitting element is bonded on a substrate,
The metal layer of the light emitting device having a metal layer on the surface is irradiated with plasma to expose the clean surface of the metal layer,
A light-emitting element is mounted on a substrate having a material layer that forms a eutectic alloy with the metal constituting the metal layer, and the metal layer and the material layer are wetted with a flux and heated to a temperature higher than the eutectic temperature in a hydrogen atmosphere. And a method of manufacturing the light emitting device, wherein the pressure is reduced and then the system is cooled. As a result, the wettability of the molten eutectic alloy layer to the substrate is improved, so that even if bubbles are generated in the eutectic alloy layer, the eutectic alloy layer is pushed out and hardly remains as a void.
上記プラズマは、例えばＡｒプラズマを用いることができ、水素雰囲気下で照射することができる。上記共晶合金層としては、ＡｕＳｎ合金層を用いることができる。基板の表面は、粗さが０．１μm以下にしておくことが可能である。 As the plasma, for example, Ar plasma can be used, and irradiation can be performed in a hydrogen atmosphere. An AuSn alloy layer can be used as the eutectic alloy layer. The surface of the substrate can have a roughness of 0.1 μm or less.
また、本発明によれば、基板と、該基板上に搭載され、接合された発光素子とを有し、基板と発光素子との接合面には共晶合金層が配置され、基板の接合面の表面粗さが０．１μm以下であることを特徴とする発光装置が提供される。 Further, according to the present invention, a substrate and a light emitting element mounted on and bonded to the substrate are provided, and a eutectic alloy layer is disposed on the bonding surface between the substrate and the light emitting element, and the bonding surface of the substrate The surface roughness of the light-emitting device is 0.1 μm or less.
本発明の一実施の形態の共晶ボンディングＬＥＤについて図面を用いて説明する。
まず、本実施の形態の共晶ボンディングＬＥＤの構成について図１を用いて説明する。共晶ボンディングＬＥＤの構成は、図１にその断面図を示すように、サブマウント基板２０上にＬＥＤチップ１０をＡｕＳｎ共晶接合したものである。
A eutectic bonding LED according to an embodiment of the present invention will be described with reference to the drawings.
First, the configuration of the eutectic bonding LED of the present embodiment will be described with reference to FIG. The configuration of the eutectic bonding LED is such that the LED chip 10 is AuSn eutectic bonded on the submount substrate 20 as shown in a sectional view in FIG.
ＬＥＤチップ１０は、ＳｉＣ等の半導体基板１１の片面に窒化物系半導体層１２を搭載している。窒化物系半導体層１２上にはアノード電極１３が積層され、半導体基板１１の他方の面上には、カソード電極１４が備えられている。アノード電極１３は、スパッタ法や電子ビーム蒸着法等により形成された厚さ１．７μm程度のＡｕＳｎ共晶合金層であり、その組成は例えばＡｕ８０％Ｓｎ２０％である。カソード電極１４は、同様に形成された厚さ１．２μm程度のＡｕ層であり、金線によるワイヤボンディングが可能な形状、例えば円形に形成されている。窒化物半導体層１２は、ＭＯＣＶＤ法や液相法などにより成長させたＩｎＧａＮ層、ＧａＮ層、ＡｌＮ層、ＩｎＮ層、ＡｌＧａＮ層、ＡｌＩｎＧａＮ層等を積層した構造であり、ｐｎ接合による量子井戸構造を有している。ｎ型層には、ｎ型化を行うためのドーパントとして、Ｓｉ、Ｇｅ、Ｓｅ、Ｔｅ、Ｃ等が導入されている。ｐ型層にはｐ型化を行うためのドーパントしてＺｎ、Ｍｇ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ等が導入されている。 The LED chip 10 has a nitride-based semiconductor layer 12 mounted on one side of a semiconductor substrate 11 such as SiC. An anode electrode 13 is stacked on the nitride-based semiconductor layer 12, and a cathode electrode 14 is provided on the other surface of the semiconductor substrate 11. The anode electrode 13 is an AuSn eutectic alloy layer having a thickness of about 1.7 μm formed by a sputtering method, an electron beam evaporation method, or the like, and its composition is, for example, Au 80% Sn 20%. The cathode electrode 14 is a similarly formed Au layer having a thickness of about 1.2 μm, and is formed in a shape that can be wire-bonded with a gold wire, for example, a circle. The nitride semiconductor layer 12 has a structure in which an InGaN layer, a GaN layer, an AlN layer, an InN layer, an AlGaN layer, an AlInGaN layer, etc. grown by MOCVD method or liquid phase method are stacked, and has a quantum well structure by a pn junction. Have. Si, Ge, Se, Te, C, etc. are introduced into the n-type layer as dopants for n-type conversion. Zn, Mg, Be, Ca, Sr, Ba, etc. are introduced into the p-type layer as dopants for p-type conversion.
ＬＥＤチップ１０の半導体基板１１の外形は、図２（ａ），（ｂ），（ｃ）に上面図、側面図、下面図をそれぞれ示したように、側面が所望の角度の斜面に形成されており、これにより出射される光の角度等を制御する。 The external shape of the semiconductor substrate 11 of the LED chip 10 is such that the side surface is formed on a slope having a desired angle, as shown in FIGS. 2 (a), 2 (b), and 2 (c). Thus, the angle of the emitted light is controlled.
サブマウント基板２０は、ここでは両面にＳｉ酸化膜２２，２３を有するＳｉ基板２１の片面上に、Ｔｉ層２４、Ｃｕ層２５、Ｎｉ層２６を順に積層し、最表面にＡｇ層２７を配置した構成である。Ａｇ層２７は反射率が高いため、ＬＥＤチップ１０からサブマウント基板２０側に放射された光を反射し、ＬＥＤチップ１０から上方に向かって放射される光量を増加させる。また、基板２１としては、表面粗さや熱伝導率、加工性という材料的な面や、静電気対策のツェナー回路やマトリックス回路用ロジックやドライバー回路を組み込めるコントロール基板としての優位性からＳｉが適している。 In the submount substrate 20, a Ti layer 24, a Cu layer 25, and a Ni layer 26 are sequentially laminated on one side of a Si substrate 21 having Si oxide films 22 and 23 on both sides, and an Ag layer 27 is disposed on the outermost surface. This is the configuration. Since the Ag layer 27 has a high reflectance, it reflects the light emitted from the LED chip 10 toward the submount substrate 20 and increases the amount of light emitted upward from the LED chip 10. Further, Si is suitable as the substrate 21 because of its material aspect such as surface roughness, thermal conductivity, and workability, and superiority as a control substrate that can incorporate an electrostatic countermeasure Zener circuit, matrix circuit logic, and driver circuit. .
ＬＥＤチップ１０は、アノード電極１３側をサブマウント基板２０側に向けてサブマウント基板２０に搭載されている。ＡｕＳｎ共晶合金層からなるアノード電極１３がサブマウント基板２０のＡｇ層２７に共晶接合されている。 The LED chip 10 is mounted on the submount substrate 20 with the anode electrode 13 side facing the submount substrate 20 side. The anode electrode 13 made of an AuSn eutectic alloy layer is eutectic bonded to the Ag layer 27 of the submount substrate 20.
つぎに、本実施の形態の共晶ボンディングＬＥＤの製造方法について説明する。
まず、上述した構造のＬＥＤチップ１０とサブマウント基板２０をそれぞれ製造する。なお、サブマウント基板２０のＬＥＤチップ１０と接する層、すなわちＡｇ層２７は、表面粗さ（ここでは算術平均粗さ（Ｒａ））が０．１μm以下になるように成膜されている。
Next, a method for manufacturing the eutectic bonding LED of the present embodiment will be described.
First, the LED chip 10 and the submount substrate 20 having the above-described structure are manufactured. The layer in contact with the LED chip 10 of the submount substrate 20, that is, the Ag layer 27 is formed so that the surface roughness (here, the arithmetic average roughness (Ra)) is 0.1 μm or less.
ＬＥＤチップ１０のＡｕＳｎ共晶合金層からなるアノード電極１３に、水素雰囲気中でＡｒプラズマを２００Ｗ程度で照射する。これにより、アノード電極１３の表面にＡｕＳｎ共晶合金の清浄な面を露出させる。なお、Ａｒプラズマに代えて酸素プラズマを用いた場合には、窒化物半導体層１２の活性層（量子井戸構造層）付近に酸素プラズマが侵入し、電流のリークを発生させるため、酸素プラズマを使用することは難しく、Ａｒプラズマが適している。 The anode electrode 13 made of the AuSn eutectic alloy layer of the LED chip 10 is irradiated with Ar plasma at about 200 W in a hydrogen atmosphere. Thereby, the clean surface of the AuSn eutectic alloy is exposed on the surface of the anode electrode 13. Note that when oxygen plasma is used instead of Ar plasma, oxygen plasma penetrates in the vicinity of the active layer (quantum well structure layer) of the nitride semiconductor layer 12 to generate current leakage. Ar plasma is suitable.
次に、ＬＥＤチップ１０をＡｕＳｎ共晶合金層であるアノード電極１３がＡｇ層２７に接するようにサブマウント基板２０上に搭載し、アノード電極１３とＡｇ層２７との間をフラックスで濡らす。ここでは、フラックスとしてロジン類のジエチレングリコールモノヘキシルエーテル粘稠液体フラックスを用いた。 Next, the LED chip 10 is mounted on the submount substrate 20 so that the anode electrode 13 which is an AuSn eutectic alloy layer is in contact with the Ag layer 27, and the gap between the anode electrode 13 and the Ag layer 27 is wetted with a flux. Here, a rosin diethylene glycol monohexyl ether viscous liquid flux was used as the flux.
次に、ハロゲンヒーターを備えたリフロー装置に水素を導入し、ＬＥＤチップ１０を搭載したサブマウント基板２０を、図３のようにＡｕＳｎ合金層（アノード層１３）の共晶温度以上（図３ではピーク温度約３３０℃）まで加熱する。本実施の形態では、リフロー装置に水素を導入することにより、熱伝導率を高め、装置ワーク部内の均一性を向上させている。このとき生じ得る反応のギブスエネルギーの変化量ΔＧを図４に示す。図４において、還元ギブスエネルギーを考えた場合、１molあたりのエネルギー変化量ΔＧが低いほど反応が進みやすいことを示している。また、このエネルギーΔＧがマイナスであれば反応は右に進むことになり、水素による二酸化スズ（ＳｎＯ２）がスズ（Ｓｎ）に還元される温度が二百数十℃となる。ただし、三百℃程度では、酸素が存在すると、二酸化スズの水素による還元反応よりもスズの酸化反応の方が進むことになるため、水素で還元させるには酸素濃度を低減させる必要がある。また、水素がラジカルで存在する場合、全ての温度でギブスエネルギー変化量ΔＧが低い状態にあり、酸素の有無にかかわらず、還元が進むことになる。この二酸化スズ還元の作用と、フラックスが酸化膜を剥離する作用の相互作用により、ＳｎＯ２の発生を低減することができ、共晶合金化をスムーズに進めることができる。これにより、ＡｕＳｎ共晶合金のＡｇ層２７への濡れ性を向上させることができる。このように水素を導入したリフロー装置によって加熱することにより、サブマウント基板２０のＡｇ層２７にＡｕＳｎ合金を濡れ広がらせる。ＡｕＳｎ共晶合金がＡｇ層２７内に拡散し、共晶接合される。 Next, hydrogen is introduced into a reflow apparatus equipped with a halogen heater, and the submount substrate 20 on which the LED chip 10 is mounted is not lower than the eutectic temperature of the AuSn alloy layer (anode layer 13) as shown in FIG. To a peak temperature of about 330 ° C. In the present embodiment, by introducing hydrogen into the reflow apparatus, the thermal conductivity is increased and the uniformity in the apparatus work part is improved. FIG. 4 shows the Gibbs energy change ΔG of the reaction that can occur at this time. In FIG. 4, when reduced Gibbs energy is considered, the lower the energy change amount ΔG per mol, the easier the reaction proceeds. Moreover, if this energy ΔG is negative, the reaction proceeds to the right, and the temperature at which tin dioxide (SnO 2 ) is reduced to tin (Sn) by hydrogen becomes tens of degrees Celsius. However, at about 300 ° C., if oxygen is present, the oxidation reaction of tin proceeds more than the reduction reaction of tin dioxide with hydrogen. Therefore, it is necessary to reduce the oxygen concentration in order to reduce with hydrogen. When hydrogen is present as a radical, the Gibbs energy change ΔG is low at all temperatures, and the reduction proceeds regardless of the presence or absence of oxygen. Due to the interaction between the action of tin dioxide reduction and the action of the flux peeling off the oxide film, the generation of SnO 2 can be reduced, and eutectic alloying can proceed smoothly. Thereby, the wettability to the Ag layer 27 of an AuSn eutectic alloy can be improved. The AuSn alloy is wetted and spread on the Ag layer 27 of the submount substrate 20 by heating with the reflow apparatus introduced with hydrogen in this way. The AuSn eutectic alloy diffuses into the Ag layer 27 and is eutectic bonded.
さらに、本実施の形態では、リフロー装置による加熱のピーク温度（約３３０℃）付近で、リフロー装置内を所定の圧力（大気圧以下の圧力、ここでは１０−３Ｐａ程度）まで減圧する。これにより、フラックスおよび溶融したＡｕＳｎ合金内のボイドを取り除くことができる。減圧後は、図３のように常圧に戻し、冷却する。 Furthermore, in the present embodiment, the inside of the reflow apparatus is depressurized to a predetermined pressure (a pressure equal to or lower than atmospheric pressure, here about 10 −3 Pa) in the vicinity of the peak temperature (about 330 ° C.) of heating by the reflow apparatus. Thereby, voids in the flux and the molten AuSn alloy can be removed. After the pressure reduction, the pressure is returned to normal pressure as shown in FIG.
本実施の形態の製造方法により接合された共晶ボンディングＬＥＤの接合面を図５に示す。図５のようにボイド発生率は１％程度であった。Ａｒプラズマ照射と、リフロー時の水素導入と減圧を行わない従来の方法で製造した場合、図６に示したように接合面のボイド発生率は１０．８％程度であった。よって、本実施の形態では９％以上の改善が見られた。また、接続強度の低下、動作時の抵抗増加、熱抵抗の増加等の観点からは、ボイド発生率を５％以下にすることが望ましいが、本実施の形態の製造方法ではこれを達成できる。なお、ボイド発生率とは、接合面に対する、ボイドの占有面積の割合である。 FIG. 5 shows a bonding surface of the eutectic bonding LED bonded by the manufacturing method of the present embodiment. As shown in FIG. 5, the void generation rate was about 1%. In the case of manufacturing by the conventional method in which Ar plasma irradiation, hydrogen introduction at the time of reflow, and pressure reduction are not performed, the void generation rate of the joint surface was about 10.8% as shown in FIG. Therefore, an improvement of 9% or more was observed in the present embodiment. Further, from the viewpoint of reducing the connection strength, increasing the resistance during operation, increasing the thermal resistance, etc., the void generation rate is preferably 5% or less, but this can be achieved by the manufacturing method of the present embodiment. The void generation rate is the ratio of the area occupied by voids to the joint surface.
このようにボイドを減少させることができたのは、本実施の形態の製造方法では、ＡｕＳｎ合金層（アノード電極１３）にＡｒプラズマを照射して予め酸化膜等を除くことにより清浄面を露出させているためである。さらに、リフロー装置に水素を導入し、ＡｕＳｎ合金が溶融された際のＳｎＯ２の発生を低減することにより、共晶合金化をスムーズに進行させている。これらにより、ＡｕＳｎ共晶合金のＡｇ層２７への濡れ性を向上させることができる。よって、ＬＥＤチップ１０をサブマウント基板２０に搭載する際に巻き込まれた気体や、フラックスの反応により生じた気泡や、基板に吸蔵されていた気体が、溶融状態のＡｕＳｎ共晶合金中で気泡になったとしても、濡れ性が高いために気泡が溶融状態のＡｕＳｎ合金の周囲に追いやられ、冷却時には残存しにくい状態となる。しかも、本実施の形態では、加熱のピーク温度付近でリフロー装置を減圧しているため、更に気泡は溶融状態のＡｕＳｎ合金の外に移動する。よって、冷却後のＡｕＳｎ共晶合金（アノード層１３）にはボイドがほとんど生じない。 In the manufacturing method of the present embodiment, the voids can be reduced in this way. The clean surface is exposed by previously irradiating the AuSn alloy layer (anode electrode 13) with Ar plasma to remove the oxide film and the like. It is because it is letting. Furthermore, hydrogen is introduced into the reflow apparatus to reduce the generation of SnO 2 when the AuSn alloy is melted, so that eutectic alloying proceeds smoothly. As a result, the wettability of the AuSn eutectic alloy to the Ag layer 27 can be improved. Therefore, the gas entrained when the LED chip 10 is mounted on the submount substrate 20, the bubbles generated by the reaction of the flux, or the gas occluded in the substrate are converted into bubbles in the molten AuSn eutectic alloy. Even if it becomes, since the wettability is high, the bubbles are driven around the molten AuSn alloy and hardly remain during cooling. In addition, in this embodiment, since the reflow device is depressurized near the peak temperature of heating, the bubbles further move out of the molten AuSn alloy. Therefore, there is almost no void in the AuSn eutectic alloy (anode layer 13) after cooling.
比較例１〜４として、Ａｒプラズマ照射工程を行わないという条件と、リフロー工程時に導入ガスを窒素にするという条件と、リフロー工程時の減圧を行わないという条件とを表１のように組み合わせ、他の条件は上記実施の形態と同じにした製造方法により、ＬＥＤチップ１０をサブマウント基板２０に接合した。比較例１〜４について接合面のボイド量を評価した結果を表１に示す。 As Comparative Examples 1 to 4, the conditions that the Ar plasma irradiation process is not performed, the conditions that the introduced gas is changed to nitrogen during the reflow process, and the conditions that the pressure reduction during the reflow process is not performed are combined as shown in Table 1, The LED chip 10 was bonded to the submount substrate 20 by the same manufacturing method as in the above embodiment under other conditions. Table 1 shows the results of evaluating the amount of voids on the joint surface for Comparative Examples 1 to 4.
表１から明らかなように、接合前にＡｒプラズマをＡｕＳｎ合金層（アノード電極１３）に照射し、リフロー加熱時の導入ガスを水素ガスとし、かつ、リフロー加熱時に減圧を行うという組み合わせによって、ボイドを減少させることができることがわかる。 As is apparent from Table 1, the void plasma is formed by a combination of irradiating the ArSn alloy layer (anode electrode 13) with Ar plasma before bonding, using hydrogen gas as the introduced gas during reflow heating, and reducing the pressure during reflow heating. It can be seen that can be reduced.
このように、本実施の形態によれば、ＡｕＳｎ共晶接合部（アノード電極１３）にボイドが生じにくいため、ボイドによる不具合を排除することが可能である。例えば、接合強度の低下、ＬＥＤ動作時の電気抵抗増加、部分的熱抵抗の増加を防ぐことができ、品質の向上および超寿命化を実現できる。また、ＬＥＤチップ１０の半導体基板の斜面の形状や、サブマウント基板２０のＳｉ基板２１上の層２４〜２７の成膜パターニングにより、ＬＥＤを光学的および電気的にコントロールすることが可能になる。また、ボイドが少ないため、フラックス残りも相対的に減少し、アノード電極１３や、サブマウント基板２０の層２４〜２７に対する腐食を抑制できる。さらに、ボイドが少ないため、ＬＥＤチップ１０の熱をサブマウント基板２０へ高効率で熱伝導させることができ、放熱性を向上させることができる。 Thus, according to the present embodiment, voids are unlikely to occur in the AuSn eutectic junction (anode electrode 13), and it is possible to eliminate problems due to voids. For example, it is possible to prevent a decrease in bonding strength, an increase in electrical resistance during LED operation, and an increase in partial thermal resistance, and an improvement in quality and a longer life can be realized. Further, the LED can be optically and electrically controlled by the shape of the slope of the semiconductor substrate of the LED chip 10 and the film formation patterning of the layers 24 to 27 on the Si substrate 21 of the submount substrate 20. Moreover, since there are few voids, the remainder of a flux also reduces relatively and the corrosion with respect to the anode electrode 13 and the layers 24-27 of the submount board | substrate 20 can be suppressed. Furthermore, since there are few voids, the heat | fever of the LED chip 10 can be thermally conducted to the submount board | substrate 20 with high efficiency, and heat dissipation can be improved.
また、本実施の形態によるサブマウント基板２０上にＬＥＤチップ１０を共晶接合したＬＥＤを、さらにＬＥＤランプ用基板に搭載することにより、ＬＥＤランプを構成することができる。このときＬＥＤチップ１０のカソード電極１４と、サブマウント基板２０の上面のＡｇ層２７はそれぞれワイヤボンディングにより、ＬＥＤランプ用基板の電極と接続される。このように本実施の形態のＬＥＤでは、サブマウント基板２０のＳｉ基板２１よりも上側のＡｇ層２７とＬＥＤチップ１０とで電気回路を構成するため、サブマウント基板２０のＳｉ基板２１とＬＥＤチップ１０とは電気的に絶縁される。よって、ＬＥＤランプ用基板に生じている熱回路と接合ＬＥＤの電気回路とをＳｉ基板２１によって電気的に分離することが可能であり、接合ＬＥＤの動作がＬＥＤランプ用基板の熱回路の影響を受けにくいという効果が得られる。 In addition, an LED lamp can be configured by further mounting an LED obtained by eutectic bonding the LED chip 10 on the submount substrate 20 according to the present embodiment on an LED lamp substrate. At this time, the cathode electrode 14 of the LED chip 10 and the Ag layer 27 on the upper surface of the submount substrate 20 are respectively connected to the electrodes of the LED lamp substrate by wire bonding. As described above, in the LED according to the present embodiment, an electrical circuit is configured by the Ag layer 27 and the LED chip 10 above the Si substrate 21 of the submount substrate 20, and therefore, the Si substrate 21 and the LED chip of the submount substrate 20. 10 is electrically insulated. Therefore, the thermal circuit generated on the LED lamp substrate and the electrical circuit of the bonded LED can be electrically separated by the Si substrate 21, and the operation of the bonded LED affects the influence of the thermal circuit of the LED lamp substrate. The effect that it is hard to receive is acquired.
本実施の形態の製造方法では、サブマウント基板２０上にＬＥＤチップ１０を高速にマウントすることができ、一括でリフローすることにより、容易に大量の共晶ボンディングＬＥＤを製造することができる。 In the manufacturing method of the present embodiment, the LED chip 10 can be mounted on the submount substrate 20 at a high speed, and a large amount of eutectic bonding LEDs can be easily manufactured by performing reflow in a lump.
本実施の形態では、サブマウント基板２０のＴｉ層２４／Ｃｕ層２５は、蒸着またはスパッタ法等により成膜し、Ｎｉ層２６／Ａｇ層２７をメッキにより形成する。これにより、Ａｇ層２７の表面のＲａを０．１μm以下にすることができる。なお、「／」は、積層されていることを示す。 In the present embodiment, the Ti layer 24 / Cu layer 25 of the submount substrate 20 is formed by vapor deposition or sputtering, and the Ni layer 26 / Ag layer 27 is formed by plating. Thereby, Ra on the surface of the Ag layer 27 can be reduced to 0.1 μm or less. Note that “/” indicates that they are stacked.
また、Ｎｉ層２６／Ａｇ層２７に代えて電解メッキでＮｉ層／Ａｕ層、ＡｇＢｉ層、Ｐｄ層、ＡｇＰｄ層、Ａｇ層／Ｒｅ層、Ａｇ層／Ｒｈ層等を形成することができる。これらは、共晶接合を可能にするため、最表面のＲａが０．１μm以下となるように成膜する。 In place of the Ni layer 26 / Ag layer 27, a Ni layer / Au layer, an AgBi layer, a Pd layer, an AgPd layer, an Ag layer / Re layer, an Ag layer / Rh layer, or the like can be formed by electrolytic plating. In order to enable eutectic bonding, these films are formed so that Ra on the outermost surface is 0.1 μm or less.
また、Ｎｉ層２６／Ａｇ層２７に代えて、スパッタ法や蒸着法等で、Ti層/Cu層/Ni層/BiNd層、Ti層/Ni層/Au層、Cr層/Ni層/Au層、TiW層/Au層、Ti層/NiV層/Au層、Cr層/NiV層/Au層、Ti層/Ni層/AgNdCu層、Cr層/Ni層/AgNdCu層、TiW層/AgNdCu層、Ti層/Ni層/AgBi層、Cr層/Ni層/AgBi層、TiW層/AgBi層、Cr層/Ni層/AgBiNd層、TiW層/AgBiNd層、Cr層/NiV層/AgBiNd層、Ti層/Ni層/AgBiAu層、Cr層/Ni層/AgBiAu層、TiW層/AgBiAu層、Cr層/NiV層/AgBiAu層等の耐硫化性、または耐酸化性を有する層を形成することも可能である。この場合も、共晶接合を可能にするため、最表面のＲａが０．１μm以下になるようにする。 Also, instead of the Ni layer 26 / Ag layer 27, Ti layer / Cu layer / Ni layer / BiNd layer, Ti layer / Ni layer / Au layer, Cr layer / Ni layer / Au layer can be formed by sputtering or vapor deposition. , TiW layer / Au layer, Ti layer / NiV layer / Au layer, Cr layer / NiV layer / Au layer, Ti layer / Ni layer / AgNdCu layer, Cr layer / Ni layer / AgNdCu layer, TiW layer / AgNdCu layer, Ti Layer / Ni layer / AgBi layer, Cr layer / Ni layer / AgBi layer, TiW layer / AgBi layer, Cr layer / Ni layer / AgBiNd layer, TiW layer / AgBiNd layer, Cr layer / NiV layer / AgBiNd layer, Ti layer / It is also possible to form sulfidation-resistant or oxidation-resistant layers such as Ni layer / AgBiAu layer, Cr layer / Ni layer / AgBiAu layer, TiW layer / AgBiAu layer, Cr layer / NiV layer / AgBiAu layer, etc. . Also in this case, in order to enable eutectic bonding, Ra on the outermost surface is made 0.1 μm or less.
また、Ｔｉ層２４およびＣｕ層２５に代えて、Ｓｉ基板２１上に酸化膜２２を形成後、無電解メッキによりＣｕ層を作製し、電鋳によりＣｕの厚膜を作製することも可能である。Ｃｕの厚膜上に、Ｎｉ層２６／Ａｇ層２７、またはこれに代えて電解メッキでＮｉ層／Ａｕ層、ＡｇＢｉ層、Ｐｄ層、ＡｇＰｄ層、Ａｇ層／Ｒｅ層、Ａｇ層／Ｒｈ層等を形成することができる。この場合も、共晶接合を可能にするため、最表面のＲａが０．１μm以下になるようにする。 Further, instead of the Ti layer 24 and the Cu layer 25, after forming the oxide film 22 on the Si substrate 21, it is also possible to produce a Cu layer by electroless plating and to produce a thick Cu film by electroforming. . On the Cu thick film, the Ni layer 26 / Ag layer 27, or alternatively, Ni layer / Au layer, AgBi layer, Pd layer, AgPd layer, Ag layer / Re layer, Ag layer / Rh layer, etc. by electrolytic plating Can be formed. Also in this case, in order to enable eutectic bonding, Ra on the outermost surface is made 0.1 μm or less.
Ｔｉ層２４〜Ａｇ層２７が薄膜の場合には、リフトオフ法によりこれらの層をダイシングパターンや回路パターンに加工することができるが、Ｃｕ厚膜を用いる場合には、エッチングによりＣｕ厚膜を所望のパターン形状に加工し、その上にＮｉ層２６／Ａｇ層２７を無電解メッキにより形成することにより、所望のダイシングパターンまたは回路パターンを形成する。このとき、Ｃｕのエッチングとしては、塩化第二銅、過硫化アンモニウム主体エッチング液、過硫化アンモニウムをアンモニア錯体化したもの、硫酸・過酸化水素を主体としたもの、硫酸・過酸化水素にアンモニア錯体化したもの、塩素酸塩系を主体としたものを用いることができる。 When the Ti layer 24 to the Ag layer 27 are thin films, these layers can be processed into a dicing pattern or a circuit pattern by a lift-off method. However, when a thick Cu film is used, a thick Cu film is desired by etching. Then, the Ni layer 26 / Ag layer 27 is formed thereon by electroless plating, thereby forming a desired dicing pattern or circuit pattern. At this time, Cu etching includes cupric chloride, ammonium persulfide-based etchant, ammonium persulfate complexed with ammonia, sulfuric acid / hydrogen peroxide as the main component, sulfuric acid / hydrogen peroxide as ammonia complex And those mainly composed of chlorate can be used.
また、これまではＳｉＣ基板１１上に窒化物系半導体層１２と、ＡｕＳｎ共晶合金のアノード電極１３とを備えたＬＥＤチップ１０について説明してきたが、共晶接合が実現できる材料の組み合わせであれば、他の材料を用いることも可能である。例えば、アノード電極１３をＳｎ層とし、サブマウント基板２０の最上面層２７を、Ａｇ、Ａｕ、ＡｇＢｉ、ＡｇＮｄＣｕ、ＡｇＢｉＮｄ、ＡｇＢｉＡｕおよびＡｇＰｄのいずれかにより形成した場合であっても共晶が形成され、共晶接合が可能である。 Further, the LED chip 10 having the nitride-based semiconductor layer 12 and the AuSn eutectic alloy anode electrode 13 on the SiC substrate 11 has been described so far. However, any combination of materials capable of realizing eutectic bonding may be used. For example, other materials can be used. For example, even when the anode electrode 13 is a Sn layer and the uppermost layer 27 of the submount substrate 20 is formed of any one of Ag, Au, AgBi, AgNdCu, AgBiNd, AgBiAu, and AgPd, a eutectic is formed. Eutectic bonding is possible.
本実施の形態で製造した共晶本ディングＬＥＤは、バックライト用光源、車載用インジケータ、ストロボ用光源、間接照明用光源、非常灯、温度センサー用光源、ガスセンサー用光源、花卉成長制御用光源、集魚用光源、無影灯用光源、光ＣＴ用光源、白血病細胞破壊用光源、集虫用光源、光触媒励起用光源、バックモニタ用光源等に使用することができる。 The eutectic main LED manufactured in this embodiment includes a backlight light source, an in-vehicle indicator, a strobe light source, an indirect illumination light source, an emergency light, a temperature sensor light source, a gas sensor light source, and a flower growth control light source. It can be used for fish collection light sources, surgical light sources, light CT light sources, leukemia cell destruction light sources, insect collection light sources, photocatalytic excitation light sources, back monitor light sources, and the like.
１０…ＬＥＤチップ、１１…ＳｉＣ基板、１２…窒化物系半導体層、１３…アノード電極、１４…カソード電極、２０…サブマウント基板、２１…Ｓｉ基板、２２、２３…Ｓｉ酸化物層、２４…Ｔｉ層、２５…Ｃｕ層、２６…Ｎｉ層、２７…Ａｇ層。 DESCRIPTION OF SYMBOLS 10 ... LED chip, 11 ... SiC substrate, 12 ... Nitride-type semiconductor layer, 13 ... Anode electrode, 14 ... Cathode electrode, 20 ... Submount substrate, 21 ... Si substrate, 22, 23 ... Si oxide layer, 24 ... Ti layer, 25 ... Cu layer, 26 ... Ni layer, 27 ... Ag layer.
Claims (6)
共晶合金層を備えた発光素子の前記共晶合金層に、プラズマを照射して前記共晶合金層の清浄面を露出させ、
基板表面に前記共晶合金層が接するように前記発光素子を搭載し、前記共晶合金層と前記基板とをフラックスで濡らし、水素雰囲気下で共晶温度以上に加熱するとともに減圧した後、冷却することを特徴とする発光装置の製造方法。 A method of manufacturing a light emitting device in which a light emitting element is bonded on a substrate,
The eutectic alloy layer of the light emitting device having the eutectic alloy layer is irradiated with plasma to expose the clean surface of the eutectic alloy layer,
The light-emitting element is mounted so that the eutectic alloy layer is in contact with the substrate surface, the eutectic alloy layer and the substrate are wetted with a flux, heated to a temperature equal to or higher than the eutectic temperature in a hydrogen atmosphere, reduced in pressure, and then cooled. A method for manufacturing a light-emitting device.
表面に金属層を備えた発光素子の前記金属層に、プラズマを照射して前記金属層の清浄面を露出させ、
前記金属層を構成する金属と共晶合金を形成する材料層を表面に備えた基板上に前記発光素子を搭載し、前記金属層と前記材料層とをフラックスで濡らし、水素雰囲気下で共晶温度以上に加熱するとともに減圧した後、冷却することを特徴とする発光装置の製造方法。 A method of manufacturing a light emitting device in which a light emitting element is bonded on a substrate,
The metal layer of the light emitting device having a metal layer on the surface is irradiated with plasma to expose a clean surface of the metal layer,
The light-emitting element is mounted on a substrate provided with a material layer that forms a eutectic alloy with the metal constituting the metal layer, the metal layer and the material layer are wetted with a flux, and eutectic is obtained in a hydrogen atmosphere. A method for manufacturing a light-emitting device, characterized by heating after the temperature is increased and the pressure is reduced and then cooling.
前記基板と発光素子との接合面には共晶合金層が配置され、前記基板の前記接合面の表面粗さが０．１μm以下であることを特徴とする発光装置。
A substrate and a light emitting element mounted on and bonded to the substrate;
An eutectic alloy layer is disposed on a bonding surface between the substrate and the light emitting element, and a surface roughness of the bonding surface of the substrate is 0.1 μm or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005342467A JP4969087B2 (en) | 2005-11-28 | 2005-11-28 | Eutectic bonding light emitting device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005342467A JP4969087B2 (en) | 2005-11-28 | 2005-11-28 | Eutectic bonding light emitting device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007149976A true JP2007149976A (en) | 2007-06-14 |
| JP4969087B2 JP4969087B2 (en) | 2012-07-04 |
Family
ID=38211012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005342467A Expired - Fee Related JP4969087B2 (en) | 2005-11-28 | 2005-11-28 | Eutectic bonding light emitting device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4969087B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009028627A1 (en) | 2007-08-28 | 2009-03-05 | Panasonic Electric Works Co., Ltd. | Led chip mounting method |
| CN102157637A (en) * | 2011-01-31 | 2011-08-17 | 杭州美卡乐光电有限公司 | Method for roughening surface colloid of light-emitting device |
| JP2011176260A (en) * | 2010-01-30 | 2011-09-08 | Mitsubishi Shindoh Co Ltd | Method of bonding led chip and leadframe |
| CN109950231A (en) * | 2017-12-06 | 2019-06-28 | 斯坦雷电气株式会社 | Semiconductor light-emitting apparatus and its manufacturing method with multiple semiconductor light-emitting elements |
| JP2020107874A (en) * | 2018-12-25 | 2020-07-09 | 日亜化学工業株式会社 | Manufacturing method of light source device and light source device |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0482233A (en) * | 1990-07-25 | 1992-03-16 | Sumitomo Electric Ind Ltd | Die-bonding method of semiconductor element |
| JPH05235061A (en) * | 1991-08-28 | 1993-09-10 | Hitachi Ltd | Electronic circuit joining device and method, solder ball, and aligning mark |
| JPH07122581A (en) * | 1993-10-26 | 1995-05-12 | Hitachi Ltd | Method and device for solder bonding |
| JP2001168444A (en) * | 1999-12-09 | 2001-06-22 | Sony Corp | Semiconductor light emitting element, and manufacturing method installation substrate therefor |
| JP2003258360A (en) * | 2002-03-06 | 2003-09-12 | Sumitomo Electric Ind Ltd | Submount and semiconductor device |
| JP2004296846A (en) * | 2003-03-27 | 2004-10-21 | Stanley Electric Co Ltd | Semiconductor light emitting element and its fabricating process |
| JP2004327729A (en) * | 2003-04-24 | 2004-11-18 | Nichia Chem Ind Ltd | Nitride semiconductor device and manufacturing method therefor |
| JP2005005511A (en) * | 2003-06-12 | 2005-01-06 | Fanuc Ltd | Semiconductor laser apparatus |
| JP2005033197A (en) * | 2003-06-20 | 2005-02-03 | Nichia Chem Ind Ltd | Nitride semiconductor device |
| JP2005159058A (en) * | 2003-11-26 | 2005-06-16 | Kyocera Corp | Light emitting device |
| JP2005317950A (en) * | 2004-03-31 | 2005-11-10 | C I Kasei Co Ltd | Light emitting diode assembly and method for assembling the same |
-
2005
- 2005-11-28 JP JP2005342467A patent/JP4969087B2/en not_active Expired - Fee Related
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0482233A (en) * | 1990-07-25 | 1992-03-16 | Sumitomo Electric Ind Ltd | Die-bonding method of semiconductor element |
| JPH05235061A (en) * | 1991-08-28 | 1993-09-10 | Hitachi Ltd | Electronic circuit joining device and method, solder ball, and aligning mark |
| JPH07122581A (en) * | 1993-10-26 | 1995-05-12 | Hitachi Ltd | Method and device for solder bonding |
| JP2001168444A (en) * | 1999-12-09 | 2001-06-22 | Sony Corp | Semiconductor light emitting element, and manufacturing method installation substrate therefor |
| JP2003258360A (en) * | 2002-03-06 | 2003-09-12 | Sumitomo Electric Ind Ltd | Submount and semiconductor device |
| JP2004296846A (en) * | 2003-03-27 | 2004-10-21 | Stanley Electric Co Ltd | Semiconductor light emitting element and its fabricating process |
| JP2004327729A (en) * | 2003-04-24 | 2004-11-18 | Nichia Chem Ind Ltd | Nitride semiconductor device and manufacturing method therefor |
| JP2005005511A (en) * | 2003-06-12 | 2005-01-06 | Fanuc Ltd | Semiconductor laser apparatus |
| JP2005033197A (en) * | 2003-06-20 | 2005-02-03 | Nichia Chem Ind Ltd | Nitride semiconductor device |
| JP2005159058A (en) * | 2003-11-26 | 2005-06-16 | Kyocera Corp | Light emitting device |
| JP2005317950A (en) * | 2004-03-31 | 2005-11-10 | C I Kasei Co Ltd | Light emitting diode assembly and method for assembling the same |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009028627A1 (en) | 2007-08-28 | 2009-03-05 | Panasonic Electric Works Co., Ltd. | Led chip mounting method |
| US8802460B2 (en) | 2007-08-28 | 2014-08-12 | Panasonic Corporation | Method of mounting LED chip |
| JP2011176260A (en) * | 2010-01-30 | 2011-09-08 | Mitsubishi Shindoh Co Ltd | Method of bonding led chip and leadframe |
| CN102157637A (en) * | 2011-01-31 | 2011-08-17 | 杭州美卡乐光电有限公司 | Method for roughening surface colloid of light-emitting device |
| CN102157637B (en) * | 2011-01-31 | 2012-12-19 | 杭州美卡乐光电有限公司 | Method for roughening surface colloid of light-emitting device |
| CN109950231A (en) * | 2017-12-06 | 2019-06-28 | 斯坦雷电气株式会社 | Semiconductor light-emitting apparatus and its manufacturing method with multiple semiconductor light-emitting elements |
| JP2020107874A (en) * | 2018-12-25 | 2020-07-09 | 日亜化学工業株式会社 | Manufacturing method of light source device and light source device |
| JP7366337B2 (en) | 2018-12-25 | 2023-10-23 | 日亜化学工業株式会社 | Manufacturing method of light source device and light source device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4969087B2 (en) | 2012-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5179766B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| TWI449201B (en) | High reflectivity p-contact for ingan leds | |
| JP5245970B2 (en) | LIGHT EMITTING DIODE, ITS MANUFACTURING METHOD, AND LAMP | |
| WO2012073993A1 (en) | Light-emitting diode, light-emitting diode lamp, and illumination device | |
| JP2006344743A (en) | Semiconductor laser device | |
| JP4969087B2 (en) | Eutectic bonding light emitting device and manufacturing method thereof | |
| JP2007067184A (en) | Led package | |
| US7781785B2 (en) | Light emitting diode with plated substrate and method for producing the same | |
| JP2007081010A (en) | Light-emitting device | |
| JP2007019502A (en) | Light emitting diode of vertical structure and method for manufacturing the same | |
| JP5792694B2 (en) | Semiconductor light emitting device | |
| WO2012020789A1 (en) | Light-emitting diode, light-emitting diode lamp, and illumination device | |
| JP2007142420A (en) | Gallium-nitride-based light-emitting diode element of perpendicular structure | |
| JP2007115941A (en) | Gallium nitride-based compound semiconductor and light emitting device | |
| JP6101303B2 (en) | Light emitting diode, light emitting diode lamp, and lighting device | |
| JP2009176966A (en) | Group iii nitride semiconductor element, and manufacturing method thereof | |
| JP5605033B2 (en) | Light emitting diode manufacturing method, cutting method, and light emitting diode | |
| JP2010161160A (en) | Semiconductor light-emitting element | |
| JP5612873B2 (en) | Optical semiconductor element and optical semiconductor device | |
| KR20070039195A (en) | Semiconductor device having advanced thermal stability and preparation method thereof | |
| JP5338029B2 (en) | Semiconductor laser device, semiconductor laser device and manufacturing method thereof | |
| JP2005311034A (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
| JP4699811B2 (en) | Manufacturing method of semiconductor light emitting device | |
| TWI433356B (en) | Light emitting diode and light emitting diode lamp | |
| JP2007042985A (en) | Gallium-nitride-based compound semiconductor light-emitting device and packaging body thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120403 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4969087 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |