JP2007142023A - Device and its manufacturing method, forming method of wiring, electrooptical device, and electronic equipment - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide a device capable of forming a pattern high in flatness, its manufacturing method, wiring forming method, and an electrooptical device as well as an electronic equipment. <P>SOLUTION: Two sets of wiring 41, 42 of lamination structure are formed on a substrate P. A process for forming a base layer F1 on the substrate P, and another process for discharging liquid drips on the base layer F1 to form a wiring main body F2, are prepared. The liquid state body contains first particles containing silver, and second fine particles added to the first fine particles and different from silver. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、デバイスとその製造方法、配線形成方法及び電気光学装置並びに電子機器に関するものである。   The present invention relates to a device, a manufacturing method thereof, a wiring forming method, an electro-optical device, and an electronic apparatus.

ノートパソコン、携帯電話などの携帯機器の普及に伴い、薄くて軽量な液晶表示装置等が幅広く用いられている。この種の液晶表示装置等は、上基板及び下基板間に液晶層を挟持したものとなっている。
前記下基板（アクティブマトリックス基板）の一例を、図１８に示す。同図に示すように、下基板１は、ガラス基板２と、このガラス基板２上に互いに交差するように配線されたゲート走査電極３及びソース電極４と、同じくガラス基板２上に配線されたドレイン電極５と、このドレイン電極５に接続された画素電極（ＩＴＯ）６と、ゲート走査電極３とソース電極４との間に介在された絶縁層７と、薄膜半導体からなるＴＦＴ（Thin Film Transistor）８とを備えて構成されている。 With the spread of portable devices such as notebook computers and mobile phones, thin and light liquid crystal display devices are widely used. In this type of liquid crystal display device or the like, a liquid crystal layer is sandwiched between an upper substrate and a lower substrate.
An example of the lower substrate (active matrix substrate) is shown in FIG. As shown in the figure, the lower substrate 1 was wired on the glass substrate 2, the gate scanning electrode 3 and the source electrode 4 wired on the glass substrate 2 so as to cross each other, and on the glass substrate 2. A drain electrode 5, a pixel electrode (ITO) 6 connected to the drain electrode 5, an insulating layer 7 interposed between the gate scanning electrode 3 and the source electrode 4, and a thin film transistor TFT (Thin Film Transistor) ) 8.

上記下基板１における各金属配線の形成においては、例えば、特許文献１に示されるように、ドライプロセスとフォトリソエッチングを組み合わせた工程を複数回繰り返す手法が用いられている。
ところが、この技術では、ドライプロセスとフォトリソエッチングを組み合わせた処理を複数回行っているので、材料費や管理費がかさみやすく、また歩留まりも上げにくいという問題がある。 In forming each metal wiring in the lower substrate 1, for example, as disclosed in Patent Document 1, a method of repeating a process combining a dry process and photolithography etching a plurality of times is used.
However, this technique has a problem that since the process combining the dry process and photolithography etching is performed a plurality of times, the material cost and the management cost are easily increased, and the yield is difficult to increase.

そこで、近年、電子装置の製造過程に用いられる塗布技術として、液体吐出方式の利用が拡大する傾向にある。液体吐出方式による塗布技術は、一般に、基板と液体吐出ヘッドとを相対的に移動させながら、液体吐出ヘッドに設けられた複数のノズルから液状体を液滴として吐出し、その液滴を基板上に繰り返し付着させて塗布膜を形成するものであり、液状体の消費に無駄が少なく、任意のパターンをフォトリソグラフィーなどの手段を用いず直接塗布することが出来るといった利点を有する。
例えば、特許文献２、特許文献３などには、パターン形成用材料を含んだ機能液を液滴吐出ヘッドから基板上に吐出することにより、パターン形成面に材料を配置（塗布）して半導体集積回路などの微細な配線パターンを形成する技術が開示されている。
特許第３２６１６９９号公報 特開平１１−２７４６７１号公報 特開２０００−２１６３３０号公報 Therefore, in recent years, there is a tendency that the use of a liquid ejection method is expanding as a coating technique used in the manufacturing process of an electronic device. In general, the coating technique using the liquid ejection method ejects a liquid as droplets from a plurality of nozzles provided in the liquid ejection head while relatively moving the substrate and the liquid ejection head, and the droplets are ejected onto the substrate. The coating film is formed by repeatedly adhering to the substrate, and there is an advantage that a liquid material is less wasted and an arbitrary pattern can be directly applied without using means such as photolithography.
For example, in Patent Document 2, Patent Document 3, and the like, a functional liquid containing a pattern forming material is ejected from a droplet ejection head onto a substrate, whereby the material is arranged (applied) on the pattern forming surface, and semiconductor integration is performed. A technique for forming a fine wiring pattern such as a circuit is disclosed.
Japanese Patent No. 3261699 Japanese Patent Laid-Open No. 11-274671 JP 2000-216330 A

しかしながら、上述したような従来技術には、以下のような問題が存在する。
ゲート電極上に形成されるＴＦＴ素子の特性は、アモルファスシリコンの平坦性に左右され、またアモルファスシリコンの平坦性はゲート電極の平坦性に影響を受ける。
特に、ゲート電極を上述した液滴吐出方式で形成した場合、例えば銀微粒子を含む液滴を用いる場合には、焼成時の加熱で微粒子が融着して粒子が大きくなるため、表面が粗くなり平坦性が低下するという問題が生じてしまう。 However, the following problems exist in the conventional technology as described above.
The characteristics of the TFT element formed on the gate electrode depend on the flatness of the amorphous silicon, and the flatness of the amorphous silicon is affected by the flatness of the gate electrode.
In particular, when the gate electrode is formed by the above-described droplet discharge method, for example, when a droplet containing silver fine particles is used, the surface becomes rough because the fine particles are fused and become larger by heating during firing. The problem that flatness falls will arise.

本発明は、以上のような点を考慮してなされたもので、平坦性の高いパターンを形成可能なデバイスとその製造方法、配線形成方法及び電気光学装置並びに電子機器を提供することを目的とする。   The present invention has been made in view of the above points, and has an object to provide a device capable of forming a highly flat pattern, a manufacturing method thereof, a wiring forming method, an electro-optical device, and an electronic apparatus. To do.

上記の目的を達成するために本発明は、以下の構成を採用している。
本発明の配線形成方法は、基板上に積層構造の配線を形成する方法であって、前記基板上に下地層を形成する工程と、前記下地層の上に液状体の液滴を吐出して配線本体を形成する工程とを有し、前記液状体は、銀を含む第１微粒子と、該第１微粒子に添加され前記銀とは異なる第２微粒子とを含むことを特徴とするものである。 In order to achieve the above object, the present invention employs the following configuration.
The wiring forming method of the present invention is a method of forming a wiring having a laminated structure on a substrate, and a step of forming a base layer on the substrate, and discharging liquid droplets onto the base layer. Forming a wiring body, wherein the liquid includes first fine particles containing silver and second fine particles added to the first fine particles and different from the silver. .

従って、本発明の配線形成方法では、第２微粒子の存在により第１微粒子中の銀の粒成長が阻害されることになり、粒成長に伴って配線の平坦性が低下することを抑制できる。前記第２微粒子としては、Ｃｕ、Ｃｏ、Ｓｉ、Ａｕ、Ｐｔ、Ｍｎ及びこれらの酸化物のナノ粒子から選択することが好ましい。   Therefore, in the wiring forming method of the present invention, the grain growth of silver in the first fine particles is hindered by the presence of the second fine particles, and it is possible to suppress a decrease in the flatness of the wiring accompanying the grain growth. The second fine particles are preferably selected from Cu, Co, Si, Au, Pt, Mn, and nanoparticles of these oxides.

前記第２微粒子としては、前記第１微粒子の重量に対して０．１〜１０％の範囲で添加されることが好ましい。第２微粒子の添加量が第１微粒子の重量に対して０．１％未満であると、銀の粒成長を十分に抑制することが困難になり、また、１０％を超えると配線の比抵抗が大きくなることから、０．１〜１０％の範囲が好ましい。
さらに好ましくは、前記第１微粒子の重量に対して０．１〜１．０％の範囲で添加する。これにより、配線の比抵抗を一層抑えることが可能になる。 The second fine particles are preferably added in a range of 0.1 to 10% with respect to the weight of the first fine particles. If the added amount of the second fine particles is less than 0.1% with respect to the weight of the first fine particles, it will be difficult to sufficiently suppress the growth of silver particles, and if it exceeds 10%, the specific resistance of the wiring will be difficult. Is preferably in the range of 0.1 to 10%.
More preferably, it is added in a range of 0.1 to 1.0% with respect to the weight of the first fine particles. As a result, the specific resistance of the wiring can be further suppressed.

また、本発明では、吐出した前記液状体を窒素雰囲気化で焼成する工程を有する手順も好適に採用できる。
これにより、本発明では、酸素のある環境で加熱した際に粒成長する銀の成長を抑制することが可能になる。 Moreover, in this invention, the procedure which has the process of baking the discharged said liquid body by nitrogen atmosphere can also be employ | adopted suitably.
Thereby, in this invention, it becomes possible to suppress the growth of silver that grows when heated in an oxygen-containing environment.

また、本発明では、前記配線本体の上に保護層を形成する工程を有する手順も好適に採用できる。
これにより、本発明では、導電性膜の（エレクトロ）マイグレーション現象等を抑制することができる。 Moreover, in this invention, the procedure which has the process of forming a protective layer on the said wiring main body can also be employ | adopted suitably.
Thereby, in this invention, the (electro) migration phenomenon etc. of an electroconductive film can be suppressed.

一方、本発明のデバイス製造方法は、基板上に配線が形成されるデバイスの製造方法であって、前記配線を先に記載の配線形成方法で形成することを特徴とするものである。
従って、本発明では、基板上に表面が平坦な配線が形成されたデバイスを得ることができる。 On the other hand, the device manufacturing method of the present invention is a device manufacturing method in which wiring is formed on a substrate, and the wiring is formed by the wiring forming method described above.
Therefore, according to the present invention, a device in which a wiring with a flat surface is formed on a substrate can be obtained.

この場合、本発明では、前記配線の少なくとも一部上にスイッチング素子を形成する工程を有する手順を採用できる。
これにより、本発明では、平坦性が向上した配線上に形成されたスイッチング素子の特性を向上させることができる。 In this case, in the present invention, a procedure including a step of forming a switching element on at least a part of the wiring can be adopted.
Thereby, in this invention, the characteristic of the switching element formed on the wiring with improved flatness can be improved.

そして、本発明のデバイスは、先に記載の製造方法を用いて製造されたことを特徴とするものである。
これにより、本発明では、基板上に表面が平坦な配線が形成されたデバイスを得ることができる。 The device of the present invention is manufactured using the manufacturing method described above.
Thereby, in this invention, the device by which the wiring with the flat surface was formed on the board | substrate can be obtained.

また、本発明の電気光学装置は、先に記載のデバイスを備えることを特徴とするものである。
さらに、本発明の電子機器は、先に記載の電気光学装置を備えることを特徴とするものである。
従って、本発明では、スイッチング素子の特性が向上した高品質の電気光学装置及び電子機器を得ることができる。 In addition, an electro-optical device according to the present invention includes the above-described device.
Furthermore, an electronic apparatus according to the present invention includes the electro-optical device described above.
Therefore, according to the present invention, it is possible to obtain a high-quality electro-optical device and electronic apparatus with improved switching element characteristics.

以下、本発明のデバイスとその製造方法、配線形成方法及び電気光学装置並びに電子機器の実施の形態を、図１ないし図１７を参照して説明する。
まず、デバイスとしてのアクティブマトリクス基板について説明する。 Hereinafter, embodiments of a device, a manufacturing method thereof, a wiring forming method, an electro-optical device, and an electronic device according to the present invention will be described with reference to FIGS.
First, an active matrix substrate as a device will be described.

＜アクティブマトリクス基板＞
図１は、本発明に係るアクティブマトリクス基板の一部を拡大した図である。
アクティブマトリクス基板（デバイス）２０上は、格子状に配線されたゲート配線４０とソース配線４２とを備える。すなわち、複数のゲート配線４０がＸ方向に延びるように形成され、ソース配線４２がＹ方向に延びるように形成されている。
また、ゲート配線４０には、ゲート配線４０の一部としてゲート配線４０よりも幅狭のゲート電極（配線）４１が接続され、ゲート電極４１上に絶縁層を介してＴＦＴ（スイッチング素子）３０が配置される。一方、ソース配線４２には、ソース電極４３が接続され、ソース電極４３の一端は、ＴＦＴ３０に接続する。 <Active matrix substrate>
FIG. 1 is an enlarged view of a part of an active matrix substrate according to the present invention.
On the active matrix substrate (device) 20, gate wirings 40 and source wirings 42 are arranged in a grid pattern. That is, the plurality of gate lines 40 are formed so as to extend in the X direction, and the source lines 42 are formed so as to extend in the Y direction.
A gate electrode (wiring) 41 narrower than the gate wiring 40 is connected to the gate wiring 40 as a part of the gate wiring 40, and a TFT (switching element) 30 is formed on the gate electrode 41 through an insulating layer. Be placed. On the other hand, a source electrode 43 is connected to the source wiring 42, and one end of the source electrode 43 is connected to the TFT 30.

そして、ゲート配線４０とソース配線４２に囲まれた領域には、画素電極４５が配置され、ドレイン電極４４を介してＴＦＴ３０に接続する。
また、アクティブマトリクス基板２０上には、ゲート配線４０と略平行するように、容量線４６が配線される。容量線４６は、画素電極４５及びソース配線４２の下層に絶縁層を介して配置される。
なお、これらゲート配線４０、ゲート電極４１、ソース配線４２、容量線４６は、本発明に係る配線を構成し、同一の面上に形成される。 A pixel electrode 45 is disposed in a region surrounded by the gate wiring 40 and the source wiring 42, and is connected to the TFT 30 through the drain electrode 44.
On the active matrix substrate 20, a capacitor line 46 is wired so as to be substantially parallel to the gate wiring 40. The capacitor line 46 is disposed below the pixel electrode 45 and the source wiring 42 via an insulating layer.
The gate wiring 40, the gate electrode 41, the source wiring 42, and the capacitor line 46 constitute a wiring according to the present invention and are formed on the same surface.

図２は、アクティブマトリクス基板２０の等価回路図であって、液晶表示装置に用いた場合である。
アクティブマトリクス基板２０を液晶表示装置に用いた場合には、画像表示領域には複数の画素１００ａがマトリクス状に構成される。これらの画素１００ａの各々には、画素スイッチング用のＴＦＴ３０が形成されており、画素信号Ｓ１、Ｓ２、…、Ｓｎを供給するソース配線４２が図１に示したソース電極４３を介してＴＦＴ３０のソースに電気的に接続されている。ソース配線４２に供給する画素信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次で供給してもよく、相隣接する複数のソース配線４２同士に対して、グループ毎に供給するようにしてもよい。
また、ＴＦＴ３０のゲートには、ゲート配線４０が図１に示したゲート電極４１を介して電気的に接続されている。そして、所定のタイミングで、ゲート配線４０にパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍをこの順に線順次で印加するように構成されている。 FIG. 2 is an equivalent circuit diagram of the active matrix substrate 20 when used in a liquid crystal display device.
When the active matrix substrate 20 is used in a liquid crystal display device, a plurality of pixels 100a are configured in a matrix in the image display area. Each of these pixels 100a is provided with a pixel switching TFT 30, and a source wiring 42 for supplying pixel signals S1, S2,..., Sn is supplied to the source of the TFT 30 through the source electrode 43 shown in FIG. Is electrically connected. The pixel signals S1, S2,..., Sn supplied to the source wiring 42 may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent source wirings 42. Good.
Further, the gate wiring 40 is electrically connected to the gate of the TFT 30 via the gate electrode 41 shown in FIG. The scanning signals G1, G2,..., Gm are applied to the gate wiring 40 in a line-sequential order in this order at a predetermined timing.

画素電極４５は、ＴＦＴ３０のドレインにドレイン電極４４を介して電気的に接続されている。そして、スイッチング素子であるＴＦＴ３０を一定期間だけオン状態とすることにより、ソース配線４２から供給される画素信号Ｓ１、Ｓ２、…、Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極４５を介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、…、Ｓｎは、図１６に示す対向基板１２０の対向電極１２１との間で一定期間保持される。   The pixel electrode 45 is electrically connected to the drain of the TFT 30 via the drain electrode 44. Then, by turning on the TFT 30 as a switching element for a certain period, the pixel signals S1, S2,..., Sn supplied from the source wiring 42 are written to each pixel at a predetermined timing. Pixel signals S1, S2,..., Sn written in the liquid crystal via the pixel electrode 45 in this way are held for a certain period with the counter electrode 121 of the counter substrate 120 shown in FIG.

なお、保持された画素信号Ｓ１、Ｓ２、…、Ｓｎがリークするのを防ぐために、容量線４６によって、画素電極４５と対向電極１２１との間に形成される液晶容量と並列に蓄積容量４８が付加されている。例えば、画素電極４５の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量４８により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い液晶表示装置（電気光学装置）１００を実現することができる。   In order to prevent the held pixel signals S1, S2,..., Sn from leaking, the storage capacitor 48 is provided in parallel with the liquid crystal capacitor formed between the pixel electrode 45 and the counter electrode 121 by the capacitor line 46. It has been added. For example, the voltage of the pixel electrode 45 is held by the storage capacitor 48 for a time that is three orders of magnitude longer than the time when the source voltage is applied. Thereby, the charge retention characteristic is improved, and a liquid crystal display device (electro-optical device) 100 with a high contrast ratio can be realized.

＜液滴吐出装置＞
次に、上述したアクティブマトリクス基板２０の製造に用いられる液滴吐出装置について図３及び図４を参照して説明する。
図３に示すように、液滴吐出装置（インクジェット装置）ＩＪは、液滴吐出ヘッドから基板Ｐに対して液滴を吐出（滴下）するものであって、液滴吐出ヘッド３０１と、Ｘ方向駆動軸３０４と、Ｙ方向ガイド軸３０５と、制御装置ＣＯＮＴと、ステージ３０７と、クリーニング機構３０８と、基台３０９と、ヒータ３１５とを備えている。ステージ３０７は、この液滴吐出装置ＩＪによりインク（液体材料、液状体）を設けられる基板Ｐを支持するものであって、基板Ｐを基準位置に固定する不図示の固定機構を備えている。 <Droplet ejection device>
Next, a droplet discharge device used for manufacturing the above-described active matrix substrate 20 will be described with reference to FIGS.
As shown in FIG. 3, the droplet discharge device (inkjet device) IJ discharges (drops) droplets from the droplet discharge head onto the substrate P. The droplet discharge head 301 and the X direction A drive shaft 304, a Y-direction guide shaft 305, a control device CONT, a stage 307, a cleaning mechanism 308, a base 309, and a heater 315 are provided. The stage 307 supports the substrate P on which ink (liquid material, liquid material) is provided by the droplet discharge device IJ, and includes a fixing mechanism (not shown) that fixes the substrate P at a reference position.

液滴吐出ヘッド３０１は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とＹ軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド３０１の下面にＹ軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド３０１の吐出ノズルからは、ステージ３０７に支持されている基板Ｐに対して、導電性微粒子を含むインクが吐出される。   The droplet discharge head 301 is a multi-nozzle type droplet discharge head provided with a plurality of discharge nozzles, and the longitudinal direction and the Y-axis direction are made to coincide. The plurality of ejection nozzles are provided on the lower surface of the droplet ejection head 301 in the Y axis direction at regular intervals. Ink containing conductive fine particles is ejected from the ejection nozzle of the droplet ejection head 301 onto the substrate P supported by the stage 307.

Ｘ方向駆動軸３０４には、Ｘ方向駆動モータ３０２が接続されている。Ｘ方向駆動モータ３０２はステッピングモータ等であり、制御装置ＣＯＮＴからＸ方向の駆動信号が供給されると、Ｘ方向駆動軸３０４を回転させる。Ｘ方向駆動軸３０４が回転すると、液滴吐出ヘッド３０１はＸ軸方向に移動する。
Ｙ方向ガイド軸３０５は、基台３０９に対して動かないように固定されている。ステージ３０７は、Ｙ方向駆動モータ３０３を備えている。Ｙ方向駆動モータ３０３はステッピングモータ等であり、制御装置ＣＯＮＴからＹ方向の駆動信号が供給されると、ステージ３０７をＹ方向に移動する。 An X direction drive motor 302 is connected to the X direction drive shaft 304. The X-direction drive motor 302 is a stepping motor or the like, and rotates the X-direction drive shaft 304 when an X-direction drive signal is supplied from the control device CONT. When the X-direction drive shaft 304 rotates, the droplet discharge head 301 moves in the X-axis direction.
The Y-direction guide shaft 305 is fixed so as not to move with respect to the base 309. The stage 307 includes a Y direction drive motor 303. The Y direction drive motor 303 is a stepping motor or the like, and moves a stage 307 in the Y direction when a drive signal in the Y direction is supplied from the control device CONT.

制御装置ＣＯＮＴは、液滴吐出ヘッド３０１に液滴の吐出制御用の電圧を供給する。また、Ｘ方向駆動モータ３０２に液滴吐出ヘッド３０１のＸ方向の移動を制御する駆動パルス信号を、Ｙ方向駆動モータ３０３にステージ３０７のＹ方向の移動を制御する駆動パルス信号を供給する。
クリーニング機構３０８は、液滴吐出ヘッド３０１をクリーニングするものである。クリーニング機構３０８には、図示しないＹ方向の駆動モータが備えられている。このＹ方向の駆動モータの駆動により、クリーニング機構は、Ｙ方向ガイド軸３０５に沿って移動する。クリーニング機構３０８の移動も制御装置ＣＯＮＴにより制御される。
ヒータ３１５は、ここではランプアニールにより基板Ｐを熱処理する手段であり、基板Ｐ上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ３１５の電源の投入及び遮断も制御装置ＣＯＮＴにより制御される。 The control device CONT supplies a droplet discharge control voltage to the droplet discharge head 301. Further, a drive pulse signal for controlling movement of the droplet discharge head 301 in the X direction is supplied to the X direction drive motor 302, and a drive pulse signal for controlling movement of the stage 307 in the Y direction is supplied to the Y direction drive motor 303.
The cleaning mechanism 308 is for cleaning the droplet discharge head 301. The cleaning mechanism 308 includes a Y-direction drive motor (not shown). The cleaning mechanism moves along the Y-direction guide shaft 305 by driving the Y-direction drive motor. The movement of the cleaning mechanism 308 is also controlled by the control device CONT.
Here, the heater 315 is means for heat-treating the substrate P by lamp annealing, and performs evaporation and drying of the solvent contained in the liquid material applied on the substrate P. The heater 315 is also turned on and off by the control device CONT.

液滴吐出装置ＩＪは、液滴吐出ヘッド３０１と基板Ｐを支持するステージ３０７とを相対的に走査しつつ基板Ｐに対して液滴を吐出する。ここで、以下の説明において、Ｘ方向を走査方向、Ｘ方向と直交するＹ方向を非走査方向とする。
したがって、液滴吐出ヘッド３０１の吐出ノズルは、非走査方向であるＹ方向に一定間隔で並んで設けられている。なお、図３では、液滴吐出ヘッド３０１は、基板Ｐの進行方向に対し直角に配置されているが、液滴吐出ヘッド３０１の角度を調整し、基板Ｐの進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド３０１の角度を調整することで、ノズル間のピッチを調節することが出来る。また、基板Ｐとノズル面との距離を任意に調節することが出来るようにしてもよい。 The droplet discharge device IJ discharges droplets onto the substrate P while relatively scanning the droplet discharge head 301 and the stage 307 that supports the substrate P. Here, in the following description, the X direction is a scanning direction, and the Y direction orthogonal to the X direction is a non-scanning direction.
Accordingly, the discharge nozzles of the droplet discharge head 301 are provided side by side at regular intervals in the Y direction, which is the non-scanning direction. In FIG. 3, the droplet discharge head 301 is arranged at a right angle to the traveling direction of the substrate P, but the angle of the droplet discharging head 301 is adjusted so as to intersect the traveling direction of the substrate P. It may be. In this way, the pitch between the nozzles can be adjusted by adjusting the angle of the droplet discharge head 301. Further, the distance between the substrate P and the nozzle surface may be arbitrarily adjusted.

図４は、液滴吐出ヘッド３０１の断面図である。
液滴吐出ヘッド３０１には、液体材料（配線用インク等）を収容する液体室３２１に隣接してピエゾ素子３２２が設置されている。液体室３２１には、液体材料を収容する材料タンクを含む液体材料供給系３２３を介して液体材料が供給される。
ピエゾ素子３２２は駆動回路３２４に接続されており、この駆動回路３２４を介してピエゾ素子３２２に電圧を印加し、ピエゾ素子３２２を変形させることにより、液体室３２１が変形し、ノズル３２５から液体材料が吐出される。
この場合、印加電圧の値を変化させることにより、ピエゾ素子３２２の歪み量が制御される。また、印加電圧の周波数を変化させることにより、ピエゾ素子３２２の歪み速度が制御される。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。 FIG. 4 is a cross-sectional view of the droplet discharge head 301.
The droplet discharge head 301 is provided with a piezo element 322 adjacent to a liquid chamber 321 that stores a liquid material (such as wiring ink). The liquid material is supplied to the liquid chamber 321 via a liquid material supply system 323 including a material tank that stores the liquid material.
The piezo element 322 is connected to a drive circuit 324, and a voltage is applied to the piezo element 322 via the drive circuit 324 to deform the piezo element 322, whereby the liquid chamber 321 is deformed and the liquid material is discharged from the nozzle 325. Is discharged.
In this case, the amount of distortion of the piezo element 322 is controlled by changing the value of the applied voltage. Further, the strain rate of the piezo element 322 is controlled by changing the frequency of the applied voltage. Since the droplet discharge by the piezo method does not apply heat to the material, it has an advantage of hardly affecting the composition of the material.

なお、液滴吐出法の吐出技術としては、帯電制御方式、加圧振動方式、電気機械変換式、電気熱変換方式、静電吸引方式などが挙げられる。帯電制御方式は、材料に帯電電極で電荷を付与し、偏向電極で材料の飛翔方向を制御してノズルから吐出させるものである。また、加圧振動方式は、材料に例えば３０ｋｇ／ｃｍ^２程度の超高圧を印加してノズル先端側に材料を吐出させるものであり、制御電圧をかけない場合には材料が直進してノズルから吐出され、制御電圧をかけると材料間に静電的な反発が起こり、材料が飛散してノズルから吐出されない。また、電気機械変換方式は、ピエゾ素子（圧電素子）がパルス的な電気信号を受けて変形する性質を利用したもので、ピエゾ素子が変形することによって材料を貯留した空間に可撓物質を介して圧力を与え、この空間から材料を押し出してノズルから吐出させるものである。 Examples of the discharge technique of the droplet discharge method include a charge control method, a pressure vibration method, an electromechanical conversion method, an electrothermal conversion method, and an electrostatic suction method. In the charge control method, a charge is applied to a material by a charging electrode, and the flight direction of the material is controlled by a deflection electrode and discharged from a nozzle. In addition, the pressure vibration method is a method in which an ultra-high pressure of, for example, about 30 kg / cm ² is applied to the material and the material is discharged to the nozzle tip side. When no control voltage is applied, the material moves straight from the nozzle. When discharged and a control voltage is applied, electrostatic repulsion occurs between the materials, and the materials are scattered and are not discharged from the nozzle. The electromechanical conversion method utilizes the property that a piezoelectric element (piezoelectric element) is deformed by receiving a pulse-like electric signal. The piezoelectric element is deformed through a flexible substance in a space where material is stored. Pressure is applied, and the material is extruded from this space and discharged from the nozzle.

また、電気熱変換方式は、材料を貯留した空間内に設けたヒータにより、材料を急激に気化させてバブル（泡）を発生させ、バブルの圧力によって空間内の材料を吐出させるものである。静電吸引方式は、材料を貯留した空間内に微小圧力を加え、ノズルに材料のメニスカスを形成し、この状態で静電引力を加えてから材料を引き出すものである。また、この他に、電場による流体の粘性変化を利用する方式や、放電火花で飛ばす方式などの技術も適用可能である。液滴吐出法は、材料の使用に無駄が少なく、しかも所望の位置に所望の量の材料を的確に配置できるという利点を有する。なお、液滴吐出法により吐出される液状材料（流動体）の一滴の量は、例えば１〜３００ナノグラムである。   In the electrothermal conversion method, a material is rapidly vaporized by a heater provided in a space in which the material is stored to generate bubbles, and the material in the space is discharged by the pressure of the bubbles. In the electrostatic attraction method, a minute pressure is applied in a space in which the material is stored, a meniscus of the material is formed on the nozzle, and an electrostatic attractive force is applied in this state before the material is drawn out. In addition to this, techniques such as a system that uses a change in the viscosity of a fluid due to an electric field and a system that uses a discharge spark are also applicable. The droplet discharge method has an advantage that the use of the material is less wasteful and a desired amount of the material can be accurately disposed at a desired position. The amount of one drop of the liquid material (fluid) discharged by the droplet discharge method is, for example, 1 to 300 nanograms.

また、液滴として吐出される溶液に含まれる導電性微粒子としては、例えば、金、銀、銅、錫、鉛等の金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。   The conductive fine particles contained in the solution discharged as droplets include, for example, metal fine particles such as gold, silver, copper, tin, lead and the like, oxides thereof, and fine particles of conductive polymers and superconductors. Etc. are used. These conductive fine particles can be used by coating the surface with an organic substance or the like in order to improve dispersibility.

導電性微粒子の粒径は１ｎｍ以上０．１μｍ以下であることが好ましい。０．１μｍより大きいと、後述する液滴吐出ヘッドのノズルに目詰まりが生じるおそれがある。また、１ｎｍより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。   The particle diameter of the conductive fine particles is preferably 1 nm or more and 0.1 μm or less. If it is larger than 0.1 μm, there is a risk of clogging in the nozzles of the droplet discharge head described later. On the other hand, if it is smaller than 1 nm, the volume ratio of the coating agent to the conductive fine particles becomes large, and the ratio of the organic matter in the obtained film becomes excessive.

分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法（インクジェット法）への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。   The dispersion medium is not particularly limited as long as it can disperse the conductive fine particles and does not cause aggregation. For example, in addition to water, alcohols such as methanol, ethanol, propanol, butanol, n-heptane, n-octane, decane, dodecane, tetradecane, toluene, xylene, cymene, durene, indene, dipentene, tetrahydronaphthalene, decahydro Hydrocarbon compounds such as naphthalene and cyclohexylbenzene, ethylene glycol dimethyl ether, ethylene glycol diethyl ether, ethylene glycol methyl ethyl ether, diethylene glycol dimethyl ether, diethylene glycol diethyl ether, diethylene glycol methyl ethyl ether, 1,2-dimethoxyethane, bis (2- Methoxyethyl) ether, ether compounds such as p-dioxane, propylene carbonate, γ- Butyrolactone, N- methyl-2-pyrrolidone, dimethylformamide, dimethyl sulfoxide, can be exemplified polar compounds such as cyclohexanone. Of these, water, alcohols, hydrocarbon compounds, and ether compounds are preferred from the viewpoints of fine particle dispersibility and dispersion stability, and ease of application to the droplet discharge method (inkjet method). More preferred dispersion media include water and hydrocarbon compounds.

導電性微粒子の分散液の表面張力は、例えば０．０２Ｎ／ｍ以上０．０７Ｎ／ｍ以下の範囲内であることが好ましい。インクジェット法にて液体を吐出する際、表面張力が０．０２Ｎ／ｍ未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、０．０７Ｎ／ｍを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。   The surface tension of the dispersion liquid of conductive fine particles is preferably in the range of 0.02 N / m or more and 0.07 N / m or less, for example. When the liquid is ejected by the ink jet method, if the surface tension is less than 0.02 N / m, the wettability of the ink composition to the nozzle surface increases, and thus flight bending tends to occur, exceeding 0.07 N / m. Since the meniscus shape at the nozzle tip is not stable, it becomes difficult to control the discharge amount and the discharge timing. In order to adjust the surface tension, a small amount of a surface tension regulator such as a fluorine-based, silicone-based, or nonionic-based material may be added to the dispersion within a range that does not significantly reduce the contact angle with the substrate. The nonionic surface tension modifier improves the wettability of the liquid to the substrate, improves the leveling property of the film, and helps prevent the occurrence of fine irregularities in the film. The surface tension modifier may contain an organic compound such as alcohol, ether, ester, or ketone, if necessary.

分散液の粘度は、例えば１ｍＰａ・ｓ以上５０ｍＰａ・ｓ以下であることが好ましい。
インクジェット法を用いて液体材料を液滴として吐出する際、粘度が１ｍＰａ・ｓより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が５０ｍＰａ・ｓより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となる。 The viscosity of the dispersion is preferably, for example, from 1 mPa · s to 50 mPa · s.
When a liquid material is ejected as droplets using the inkjet method, if the viscosity is less than 1 mPa · s, the nozzle periphery is easily contaminated by the outflow of the ink, and if the viscosity is greater than 50 mPa · s, the nozzle hole The clogging frequency of the liquid becomes high, and it becomes difficult to smoothly discharge the droplets.

＜アクティブマトリクス基板の製造方法＞
次に、アクティブマトリクス基板２０の製造方法について図を参照して説明する。
アクティブマトリクス基板２０は、基板Ｐ上に格子パターンの配線を形成する第１工程と、積層部３５を形成する第２工程と、画素電極４５等を形成する第３工程により製造される。
以下、各工程毎に詳細に説明する。 <Method for manufacturing active matrix substrate>
Next, a method for manufacturing the active matrix substrate 20 will be described with reference to the drawings.
The active matrix substrate 20 is manufactured by a first step of forming a grid pattern wiring on the substrate P, a second step of forming the stacked portion 35, and a third step of forming the pixel electrode 45 and the like.
Hereinafter, each process will be described in detail.

（第１工程：配線形成）
図５、図６及び図７は、第１工程である配線形成工程を説明する図である。なお、図５（ｂ）及び図７（ｂ）は、それぞれ図５（ａ）、図７（ａ）におけるＡ−Ａ’線に沿う断面図である。
ゲート配線４０やソース配線４２等の格子パターンの配線が形成される基板Ｐとしては、ガラス、石英ガラス、Ｓｉウエハ、プラスチックフィルム、金属板など各種の材料を用いることができる。また、これら各種の素材基板の表面に半導体膜、金属膜、誘電体膜、有機膜などが下地層として形成されたものも含む。 (First step: wiring formation)
5, 6 and 7 are diagrams for explaining the wiring forming process which is the first process. 5B and 7B are cross-sectional views taken along line AA ′ in FIGS. 5A and 7A, respectively.
Various materials such as glass, quartz glass, Si wafer, plastic film, and metal plate can be used as the substrate P on which the wiring of the lattice pattern such as the gate wiring 40 and the source wiring 42 is formed. Also included are those in which a semiconductor film, a metal film, a dielectric film, an organic film or the like is formed as a base layer on the surface of these various material substrates.

そして、まず、図５に示すように、基板Ｐ上に、絶縁性の有機樹脂からなるバンク５１が形成される。バンクは、後述する配線用インクを基板Ｐの所定位置に配置するためのものである。
具体的には、図５（ａ）に示すように、洗浄した基板Ｐの上面に、格子パターンの配線の形成位置に対応した複数の開口部５２，５３，５４，５５を有するバンク５１をフォトリソグラフィ法に基づいて形成する。
バンク５１の材料としては、例えば、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料が用いられる。 First, as shown in FIG. 5, a bank 51 made of an insulating organic resin is formed on the substrate P. The bank is for arranging wiring ink, which will be described later, at a predetermined position on the substrate P.
Specifically, as shown in FIG. 5A, a bank 51 having a plurality of openings 52, 53, 54, 55 corresponding to the positions where the wiring of the lattice pattern is formed on the upper surface of the cleaned substrate P is photo-photographed. It forms based on the lithography method.
As a material of the bank 51, for example, a polymer material such as an acrylic resin, a polyimide resin, an olefin resin, or a melamine resin is used.

次に、バンク間におけるバンク形成時のレジスト（有機物）残渣を除去するために、基板Ｐに対して残渣処理を施す。
残渣処理としては、紫外線を照射することにより残渣処理を行う紫外線（ＵＶ）照射処理や大気雰囲気中で酸素を処理ガスとするＯ_２プラズマ処理等を選択できるが、ここではＯ_２プラズマ処理を実施する。
具体的には、基板Ｐに対しプラズマ放電電極からプラズマ状態の酸素を照射することで行う。Ｏ_２プラズマ処理の条件としては、例えばプラズマパワーが５０〜１０００Ｗ、酸素ガス流量が５０〜１００ｍｌ／ｍｉｎ、プラズマ放電電極に対する基板Ｐの板搬送速度が０．５〜１０ｍｍ／ｓｅｃ、基板温度が７０〜９０℃とされる。
なお、基板Ｐがガラス基板の場合、その表面は配線パターン形成材料に対して親液性を有しているが、本実施の形態のように残渣処理のためにＯ_２プラズマ処理や紫外線照射処理を施すことで、基板表面の親液性を高めることができる。 Next, in order to remove a resist (organic matter) residue at the time of bank formation between banks, the substrate P is subjected to a residue treatment.
As the residue treatment, an ultraviolet (UV) irradiation treatment for performing a residue treatment by irradiating ultraviolet rays, an O ₂ plasma treatment using oxygen as a treatment gas in the air atmosphere, or the like can be selected. Here, the O ₂ plasma treatment is performed. To do.
Specifically, the substrate P is irradiated with oxygen in a plasma state from a plasma discharge electrode. As conditions for the O ₂ plasma treatment, for example, the plasma power is 50 to 1000 W, the oxygen gas flow rate is 50 to 100 ml / min, the plate conveyance speed of the substrate P with respect to the plasma discharge electrode is 0.5 to 10 mm / sec, and the substrate temperature is 70. ˜90 ° C.
When the substrate P is a glass substrate, its surface is lyophilic with respect to the wiring pattern forming material. However, as in the present embodiment, O ₂ plasma treatment or ultraviolet irradiation treatment is used for residue treatment. By applying the lyophilicity, the lyophilicity of the substrate surface can be enhanced.

次に、バンク５１には、開口部５２，５３，５４，５５内に配線パターン用インクを良好に配置させるために、撥液性処理を施される。撥液性処理として、ＣＦ_４プラズマ処理等（フッ素成分を有するガスを用いたプラズマ処理）を施す。
このような撥液化処理を行うことにより、バンク５１にはこれを構成する樹脂中にフッ素基が導入され、高い撥液性が付与される。なお、上述した親液化処理としてのＯ_２プラズマ処理は、バンク５１の形成前に行ってもよいが、Ｏ_２プラズマによる前処理がなされると、バンク５１がフッ素化（撥液化）されやすいという性質があるため、バンク５１を形成した後にＯ_２プラズマ処理することが好ましい。
なお、バンク５１に対する撥液化処理により、先に親液化処理した基板Ｐ表面に対し多少は影響があるものの、特に基板Ｐがガラス等からなる場合には、撥液化処理によるフッ素基の導入が起こりにくいため、基板Ｐはその親液性、すなわち濡れ性が実質上損なわれることはない。
また、バンク５１については、もともと撥液性を有する材料（例えばフッ素基を有する樹脂材料）によって形成することにより、その撥液処理を省略するようにしてもよい。 Next, the bank 51 is subjected to a liquid repellent treatment so that the wiring pattern ink can be satisfactorily disposed in the openings 52, 53, 54, and 55. As the liquid repellent treatment, CF ₄ plasma treatment or the like (plasma treatment using a gas having a fluorine component) is performed.
By performing such a liquid repellency treatment, the bank 51 is introduced with a fluorine group in the resin constituting the bank 51 and imparts high liquid repellency. Note that the O ₂ plasma treatment as the lyophilic treatment described above may be performed before the bank 51 is formed. However, if the pretreatment using the O ₂ plasma is performed, the bank 51 is easily fluorinated (liquid repellent). Because of the nature, it is preferable to perform O ₂ plasma treatment after the bank 51 is formed.
Although the lyophobic treatment on the bank 51 has some influence on the surface of the substrate P previously lyophilicized, particularly when the substrate P is made of glass or the like, introduction of fluorine groups by the lyophobic treatment occurs. Therefore, the lyophilicity, that is, the wettability of the substrate P is not substantially impaired.
In addition, the bank 51 may be originally formed of a material having liquid repellency (for example, a resin material having a fluorine group), so that the liquid repellency treatment may be omitted.

このバンク５１により形成される開口部５２，５３，５４，５５は、ゲート配線４０やソース配線４２等の格子パターンの配線に対応している。すなわち、バンク５１の開口部５２，５３，５４，５５に配線用金属材料を配置することにより、ゲート配線４０やソース配線４２等の格子パターンの配線が形成される。
具体的には、Ｘ方向に延びるように形成された開口部５２，５３は、ゲート配線４０、容量線４６の形成位置に対応する。そして、ゲート配線４０の形成位置に対応する開口部５２には、ゲート電極４１の形成位置に対応する開口部５４が接続している。また、Ｙ方向に延びるように形成された開口部５５は、ソース配線４２の形成位置に対応する。なお、Ｙ方向に延びる開口部５５は、Ｘ方向に延びる開口部５２，５３と交差しないように、交差部５６において分断されるように形成される。 The openings 52, 53, 54, and 55 formed by the bank 51 correspond to a grid pattern wiring such as the gate wiring 40 and the source wiring 42. That is, by arranging a wiring metal material in the openings 52, 53, 54, and 55 of the bank 51, a grid pattern wiring such as the gate wiring 40 and the source wiring 42 is formed.
Specifically, the openings 52 and 53 formed so as to extend in the X direction correspond to the positions where the gate wiring 40 and the capacitor line 46 are formed. An opening 54 corresponding to the formation position of the gate electrode 41 is connected to the opening 52 corresponding to the formation position of the gate wiring 40. The opening 55 formed so as to extend in the Y direction corresponds to the position where the source wiring 42 is formed. The opening 55 extending in the Y direction is formed so as to be divided at the intersection 56 so as not to intersect with the openings 52 and 53 extending in the X direction.

そして、上述した液滴吐出装置ＩＪによって、導電性微粒子を含む配線用インクを開口部５２，５３，５４，５５内に吐出・配置することにより、基板Ｐ上にゲート配線４０やソース配線４２等からなる格子パターンの配線を形成する。
配線用インクは、導電性微粒子を分散媒に分散させた分散液や有機銀化合物や酸化銀ナノ粒子を溶媒（分散媒）に分散した溶液からなるものである。導電性微粒子としては、例えば、金、銀、銅、錫、鉛等の金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。 Then, by using the above-described droplet discharge device IJ, wiring ink containing conductive fine particles is discharged and arranged in the openings 52, 53, 54, and 55, so that the gate wiring 40, the source wiring 42, etc. are formed on the substrate P. A wiring having a lattice pattern is formed.
The wiring ink is composed of a dispersion in which conductive fine particles are dispersed in a dispersion medium, or a solution in which an organic silver compound or silver oxide nanoparticles are dispersed in a solvent (dispersion medium). As the conductive fine particles, for example, metal fine particles such as gold, silver, copper, tin, lead and the like, oxides thereof, and fine particles of conductive polymer or superconductor are used. These conductive fine particles can be used by coating the surface with an organic substance or the like in order to improve dispersibility.

本実施形態では、ゲート配線４０、ゲート電極４１、ソース配線４２、容量線４６を図７（ｂ）に示すように（図７（ｂ）ではソース配線４２のみ図示）三層構造で配線パターンを形成する。
具体的には、本実施形態では、ゲート配線４０、ゲート電極４１、ソース配線４２、容量線４６は下層から、マンガン層（下地層）Ｆ１、銀層（配線本体）Ｆ２、ニッケル層（保護層）Ｆ３の三層で構成される。
このように成膜された配線においては、マンガン層Ｆ１は下地層として銀層Ｆ２の密着性向上に作用し、ニッケル層Ｆ３は保護膜として作用する。この保護膜は、銀や銅等からなる導電性膜の（エレクトロ）マイグレーション現象等を抑制するための薄膜として作用するものである。 In this embodiment, the gate wiring 40, the gate electrode 41, the source wiring 42, and the capacitor line 46 are shown in FIG. 7B (only the source wiring 42 is shown in FIG. 7B), and the wiring pattern is formed in a three-layer structure. Form.
Specifically, in the present embodiment, the gate wiring 40, the gate electrode 41, the source wiring 42, and the capacitor line 46 are arranged from the lower layer to the manganese layer (underlayer) F1, the silver layer (wiring body) F2, and the nickel layer (protective layer). ) It consists of three layers of F3.
In the wiring thus formed, the manganese layer F1 acts as an underlayer to improve the adhesion of the silver layer F2, and the nickel layer F3 acts as a protective film. This protective film acts as a thin film for suppressing an (electro) migration phenomenon or the like of a conductive film made of silver, copper, or the like.

なお、以下の説明では、ゲート電極４１及びソース配線４２を成膜する場合について説明する。
上述した開口部５４、５５にマンガン層Ｆ１を形成するためには、まず有機系の分散媒に導電性微粒子としてマンガン（Ｍｎ）を分散させた機能液（液状体）の液滴を液滴吐出ヘッド３０１により開口部５４、５５の所定位置に配置する。機能液の液滴を開口部５４、５５に配置するときには、開口部５４、５５の上方より液滴吐出ヘッド３０１を使って液滴を開口部５４、５５に吐出する。 In the following description, the case where the gate electrode 41 and the source wiring 42 are formed will be described.
In order to form the manganese layer F1 in the openings 54 and 55 described above, first, droplets of a functional liquid (liquid material) in which manganese (Mn) is dispersed as conductive fine particles in an organic dispersion medium are discharged. It arrange | positions in the predetermined position of the opening parts 54 and 55 with the head 301. FIG. When the droplets of the functional liquid are disposed in the openings 54 and 55, the droplets are discharged to the openings 54 and 55 from above the openings 54 and 55 using the droplet discharge head 301.

基板Ｐに配線用インクを吐出した後には、分散媒（有機分）の除去のため、必要に応じて乾燥処理、焼成処理を行う。このような乾燥・焼成処理により、導電性微粒子間の電気的接触が確保され、導電性膜に変換される。
乾燥処理としては、例えば基板Ｐを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。例えば１８０℃加熱を６０分間程度行う。
焼成処理及の処理温度としては、分散媒の沸点（蒸気圧）、微粒子の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定される。例えば、有機物からなるコーティング剤を除去するために、大気雰囲気下で約２２０℃、６０分で焼成する。
これにより、図６（ａ）に示すように、開口部５４、５５にマンガン層Ｆ１が成膜される。 After the wiring ink is discharged onto the substrate P, a drying process and a baking process are performed as necessary to remove the dispersion medium (organic component). By such drying and baking treatment, electrical contact between the conductive fine particles is ensured and converted to a conductive film.
The drying process can be performed, for example, by a heating process using a normal hot plate or an electric furnace that heats the substrate P. For example, heating at 180 ° C. is performed for about 60 minutes.
The treatment temperature for the firing treatment and the treatment temperature is appropriately determined in consideration of the boiling point (vapor pressure) of the dispersion medium, the thermal behavior such as fine particle dispersibility and oxidation, the presence and amount of the coating agent, the heat resistance temperature of the substrate, etc. Is done. For example, in order to remove the coating agent made of organic matter, baking is performed at about 220 ° C. for 60 minutes in an air atmosphere.
Thereby, as shown in FIG. 6A, the manganese layer F1 is formed in the openings 54 and 55.

次に、銀層Ｆ２を形成するために、有機系の分散媒に導電性微粒子として銀（Ａｇ）のナノ粒子（第１微粒子）を分散させた機能液の液滴を、マンガン層Ｆ１が形成された開口部５４、５５内に配置する。この機能液には、銀のナノ粒子の他に、例えば電気抵抗の小さいＣｕのナノ粒子が第２微粒子として添加されて分散されている。添加する微粒子としてはＣｕの他に、Ｃｏ、Ｓｉ、Ａｕ、Ｐｔ、Ｍｎ及びこれらの酸化物から選択される。
そして、配置された機能液に対しては、分散媒の除去のため、乾燥処理、焼成処理を行う。 Next, in order to form the silver layer F2, the manganese layer F1 forms functional liquid droplets in which silver (Ag) nanoparticles (first fine particles) are dispersed as conductive fine particles in an organic dispersion medium. It arrange | positions in the made opening parts 54 and 55. FIG. In addition to silver nanoparticles, for example, Cu nanoparticles with low electrical resistance are added and dispersed as second fine particles in the functional liquid. The fine particles to be added are selected from Co, Si, Au, Pt, Mn and oxides thereof in addition to Cu.
Then, the disposed functional liquid is subjected to a drying process and a baking process in order to remove the dispersion medium.

この焼成処理としては、大気雰囲気下で約２２０℃、３０分で焼成して分散媒（有機分）を除去した後に、窒素雰囲気下で約３００℃、３０分で本焼成を行う。銀は、酸素のある環境で加熱すると粒子が成長する性質を有するが、本実施形態では窒素雰囲気下で本焼成を行うため粒成長が抑制される。
この焼成処理より、図６（ｂ）に示すように、ニッケル層Ｆ１上に積層状態で配置される銀層Ｆ２が成膜される。 As the baking treatment, baking is performed at about 220 ° C. for 30 minutes in an air atmosphere to remove the dispersion medium (organic component), and then main baking is performed at about 300 ° C. for 30 minutes in a nitrogen atmosphere. Silver has the property of growing particles when heated in an oxygen-containing environment, but in this embodiment, the main baking is performed in a nitrogen atmosphere, so that grain growth is suppressed.
As a result of this baking treatment, as shown in FIG. 6B, a silver layer F2 disposed in a stacked state is formed on the nickel layer F1.

続いて、ニッケル層Ｆ３を形成するために、有機系の分散媒に導電性微粒子としてニッケルを分散させた機能液の液滴を銀層Ｆ２上に配置する。そして、配置された機能液に対しては、分散媒の除去のため、乾燥処理、焼成処理を行う。
この処理としては、まず乾燥むらを防止するために大気雰囲気下で約７０℃、１０分で乾燥処理した後に、大気雰囲気下で約２２０℃、３０分で焼成して分散媒（有機分）を除去した後に、窒素雰囲気下で約３００℃、３０分で本焼成を行う。
この乾燥・焼成処理より、図７（ｂ）に示すように、銀層Ｆ２上に積層状態で配置されるニッケル層Ｆ３が保護層４７として成膜され、ゲート電極４１及びソース配線４２が形成される。 Subsequently, in order to form the nickel layer F3, functional liquid droplets in which nickel is dispersed as conductive fine particles in an organic dispersion medium are disposed on the silver layer F2. Then, the disposed functional liquid is subjected to a drying process and a baking process in order to remove the dispersion medium.
In this treatment, first, in order to prevent drying unevenness, after drying at about 70 ° C. for 10 minutes in an air atmosphere, the dispersion medium (organic content) is baked at about 220 ° C. for 30 minutes in the air atmosphere. After the removal, main baking is performed at about 300 ° C. for 30 minutes in a nitrogen atmosphere.
By this drying / firing process, as shown in FIG. 7B, a nickel layer F3 disposed in a laminated state on the silver layer F2 is formed as a protective layer 47, and the gate electrode 41 and the source wiring 42 are formed. The

このように、本実施形態の配線形成方法では、大気雰囲気下で酸素が存在する環境での加熱、及びニッケル層Ｆ３の焼成処理に際して、基板Ｐを約３００℃で加熱するため窒素雰囲気下であるにも拘わらず、マンガン層Ｆ１の酸化マンガンから酸素が供給されることに起因して、銀が粒成長を起こす可能性があるが、添加されたＣｕナノ粒子により銀ナノ粒子の成長が抑制されるため、銀層Ｆ２（すなわちニッケル層Ｆ３）の平坦性が低下することを防止できる。   As described above, in the wiring forming method of the present embodiment, the substrate P is heated at about 300 ° C. in the atmosphere in which oxygen is present in the air atmosphere and the nickel layer F3 is baked. Nevertheless, there is a possibility that silver may cause grain growth due to the supply of oxygen from the manganese oxide of the manganese layer F1, but the growth of silver nanoparticles is suppressed by the added Cu nanoparticles. Therefore, it is possible to prevent the flatness of the silver layer F2 (that is, the nickel layer F3) from being lowered.

本実施形態におけるＣｕ粒子の添加量としては、銀の粒成長に対する抑制効果及び配線としての比抵抗に基づき設定されることが好ましく、具体的には、銀粒子の重量に対して０．１％未満であると、銀の粒成長を十分に抑制することが困難になり、また、１０％を超えると配線としての比抵抗が大きくなることから、銀粒子の重量に対して０．１〜１０％の範囲で、さらに比抵抗を小さくするためには好ましくは０．１〜１．０％の範囲で選択される。   The amount of Cu particles added in the present embodiment is preferably set based on the effect of suppressing the grain growth of silver and the specific resistance as wiring, specifically, 0.1% with respect to the weight of the silver particles. If it is less than 10%, it will be difficult to sufficiently suppress the grain growth of silver, and if it exceeds 10%, the specific resistance as a wiring will increase, so that the weight of silver particles is 0.1-10. In order to further reduce the specific resistance in the range of%, it is preferably selected in the range of 0.1 to 1.0%.

（実施例）
（１）上記Ｃｕを１．０重量％以下で銀のナノ粒子に添加した機能液の液滴を用いてゲート電極４１、ソース配線４２等の配線を上記の方法で形成したところ、平坦度はＲａ５〜１０ｎｍであった。
（２）一方、従来と同様に、Ｃｕを添加しない銀のナノ粒子に添加した機能液を用いてゲート電極４１、ソース配線４２等の配線を上記の方法で形成したところ、平坦度はＲａ１５〜２５ｎｍであった。
このように、本実施形態の配線形成方法を用いることにより、平坦性が向上した配線を得ることができた。 (Example)
(1) When the wirings such as the gate electrode 41 and the source wiring 42 are formed by the above method using droplets of the functional liquid in which the Cu is added to silver nanoparticles at 1.0 wt% or less, the flatness is Ra was 5 to 10 nm.
(2) On the other hand, as in the conventional case, when the wiring such as the gate electrode 41 and the source wiring 42 is formed by the above method using the functional liquid added to the silver nanoparticles to which Cu is not added, the flatness is Ra15 to It was 25 nm.
Thus, by using the wiring forming method of the present embodiment, a wiring with improved flatness could be obtained.

（第２工程：積層部形成）
図８〜図１１は、第２工程である積層部形成工程を説明する図である。なお、図８（ｂ）〜図１１（ｂ）は、それぞれ図８（ａ）〜図１１（ａ）におけるＡ−Ａ’線に沿う断面図であり、図９（ｃ）〜図１１（ｃ）は、それぞれ図９（ａ）〜図１１（ａ）におけるＢ−Ｂ’線に沿う断面図である。 (2nd process: Laminate part formation)
8-11 is a figure explaining the lamination | stacking part formation process which is a 2nd process. FIGS. 8B to 11B are cross-sectional views taken along the line AA ′ in FIGS. 8A to 11A, respectively, and FIGS. 9C to 11C. ) Are cross-sectional views taken along lines BB ′ in FIGS. 9A to 11A, respectively.

第２工程では、バンク５１及び格子パターンの配線からなる層上の所定位置に絶縁膜３１と半導体膜（コンタクト層３３，活性層３２）からなる積層部３５を形成する。
より詳細には、まず、プラズマＣＶＤ法により、基板Ｐ上の全面に対して、絶縁膜３１、活性層３２、コンタクト層３３の連続成膜を行う。具体的には、図１１に示すように、絶縁膜３１として窒化シリコン膜、活性層３２としてアモルファスシリコン膜、コンタクト層３３としてｎ^＋型シリコン膜を原料ガスやプラズマ条件を変化させることにより連続して形成する。 In the second step, the laminated portion 35 made of the insulating film 31 and the semiconductor film (contact layer 33, active layer 32) is formed at a predetermined position on the layer made of the bank 51 and the wiring of the lattice pattern.
More specifically, first, the insulating film 31, the active layer 32, and the contact layer 33 are continuously formed on the entire surface of the substrate P by plasma CVD. Specifically, as shown in FIG. 11, a silicon nitride film is used as the insulating film 31, an amorphous silicon film is used as the active layer 32, and an n ⁺ -type silicon film is used as the contact layer 33 by changing the source gas and plasma conditions. Form.

次いで、図９に示すように、フォトリソグラフィ法を用いて、所定位置にレジスト５８（５８ａ〜５８ｃ）を配置する。所定位置とは、図９（ａ）に示すように、ゲート配線４０とソース配線４２の交差部５６上（レジスト５８ａ）、ゲート電極４１上（レジスト５８ｃ）、及び容量線４６上（レジスト５８ｂ）である。
なお、交差部５６上に配置するレジスト５８ａと容量線４６上に配置するレジスト５８ｂとは、接触しなように離間して配置形成される。また、ゲート電極４１上に配置するレジスト５８ｃには、ハーフ露光を行うことにより、図９（ｂ）に示すように、溝５９を形成する。 Next, as shown in FIG. 9, resists 58 (58 a to 58 c) are arranged at predetermined positions using photolithography. As shown in FIG. 9A, the predetermined positions are on the intersection 56 (resist 58a), the gate electrode 41 (resist 58c), and the capacitor line 46 (resist 58b) of the gate wiring 40 and the source wiring 42. It is.
Note that the resist 58a disposed on the intersecting portion 56 and the resist 58b disposed on the capacitor line 46 are spaced apart from each other so as not to contact each other. Further, as shown in FIG. 9B, a groove 59 is formed in the resist 58c disposed on the gate electrode 41 by performing half exposure.

次いで、基板Ｐの全面に対してエッチング処理を施して、レジスト５８（５８ａ〜５８ｃ）をマスクとして、コンタクト層３３及び活性層３２を除去する。更に、エッチング処理を施して、絶縁膜３１を除去する。
これにより、図１０に示すように、レジスト５８（５８ａ〜５８ｃ）を配置した所定位置以外の領域から、コンタクト層３３、活性層３２、絶縁膜３１が取り除かれる。一方、レジスト５８が配置された所定位置には、絶縁膜３１と半導体膜（コンタクト層３３，活性層３２）からなる積層部３５が形成される。 Next, an etching process is performed on the entire surface of the substrate P, and the contact layer 33 and the active layer 32 are removed using the resist 58 (58a to 58c) as a mask. Further, the insulating film 31 is removed by performing an etching process.
As a result, as shown in FIG. 10, the contact layer 33, the active layer 32, and the insulating film 31 are removed from the region other than the predetermined position where the resist 58 (58 a to 58 c) is disposed. On the other hand, at a predetermined position where the resist 58 is disposed, a laminated portion 35 composed of the insulating film 31 and the semiconductor film (contact layer 33, active layer 32) is formed.

なお、ゲート電極４１上に形成される積層部３５では、レジスト５８ｃにハーフ露光を行って溝５９を形成しておいたので、エッチング前に再度現像することにより溝が貫通する。図１０（ｂ）示すように、溝５９に対応するコンタクト層３３が除去され、２つに分断された状態に形成される。これにより、ゲート電極４１上に活性層３２及びコンタクト層３３からなるスイッチング素子としてＴＦＴ３０が形成される。   In the laminated portion 35 formed on the gate electrode 41, the resist 58c is half-exposed to form the groove 59, so that the groove penetrates by developing again before etching. As shown in FIG. 10B, the contact layer 33 corresponding to the groove 59 is removed and formed in a state divided into two. As a result, the TFT 30 is formed on the gate electrode 41 as a switching element including the active layer 32 and the contact layer 33.

そして、図１１に示すように、コンタクト層３３を保護する保護膜６０として窒化シリコン膜を基板Ｐの全面に成膜する。
このようにして、積層部３５の形成が完了する。 Then, as shown in FIG. 11, a silicon nitride film is formed on the entire surface of the substrate P as a protective film 60 that protects the contact layer 33.
In this way, the formation of the stacked portion 35 is completed.

（第３工程）
図１２〜図１４は、第３工程である画素電極４５等の形成工程を説明する図である。なお、図１２（ｂ）〜図１４（ｂ）は、それぞれ図１２（ａ）〜図１４（ａ）におけるＡ−Ａ’線に沿う断面図であり、図１２（ｃ）〜図１４（ｃ）は、それぞれ図１２（ａ）〜図１４（ａ）におけるＢ−Ｂ’線に沿う断面図である。 (Third step)
12 to 14 are diagrams illustrating a process of forming the pixel electrode 45 and the like, which is a third process. FIGS. 12B to 14B are cross-sectional views taken along the line AA ′ in FIGS. 12A to 14A, respectively, and FIGS. 12C to 14C. ) Are cross-sectional views taken along line BB ′ in FIGS. 12 (a) to 14 (a), respectively.

第３工程では、ソース電極４３、ドレイン電極４４、導電層４９及び画素電極４５を形成する。
ソース電極４３、ドレイン電極４４、導電層４９及び画素電極４５はいずれも、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：インジウムスズ酸化物）等の透光性材料によって形成することができる。また、これらの電極等の形成には、第１工程と同様に、液滴吐出法が用いられる。 In the third step, the source electrode 43, the drain electrode 44, the conductive layer 49, and the pixel electrode 45 are formed.
All of the source electrode 43, the drain electrode 44, the conductive layer 49, and the pixel electrode 45 can be formed of a light-transmitting material such as ITO (Indium Tin Oxide). In addition, for forming these electrodes and the like, a droplet discharge method is used as in the first step.

まず、ゲート配線４０及びソース配線４２等を覆うようにバンク６１をフォトリソグラフィ法に基づいて形成する。すなわち、図１２に示すように、略格子状のバンク６１が形成される。なお、ソース配線４２とゲート配線４０、及びソース配線４２容量線４６との交差部５６には、開口部６２が形成される。
また、開口部６２は、図１２（ｂ）に示すように、ゲート電極４１上に形成した積層部３５（ＴＦＴ３０）の一部が露出するように形成される。すなわち、バンク６１が積層部３５（ＴＦＴ３０）をＸ方向に２分割するように形成される。
バンク６１の材料としては、例えば、バンク５１と同様に、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料が用いられる。また、バンク５１と同様に、撥液性処理を施される。 First, the bank 61 is formed based on the photolithography method so as to cover the gate wiring 40, the source wiring 42, and the like. That is, as shown in FIG. 12, a substantially lattice-shaped bank 61 is formed. Note that an opening 62 is formed at an intersection 56 of the source wiring 42, the gate wiring 40, and the source wiring 42 capacitance line 46.
Further, as shown in FIG. 12B, the opening 62 is formed so that a part of the stacked portion 35 (TFT 30) formed on the gate electrode 41 is exposed. That is, the bank 61 is formed so as to divide the stacked portion 35 (TFT 30) into two in the X direction.
As the material of the bank 61, for example, a polymer material such as an acrylic resin, a polyimide resin, an olefin resin, and a melamine resin is used similarly to the bank 51. Further, similarly to the bank 51, a liquid repellent treatment is performed.

バンク６１により形成される開口部６２は、分断されたソース配線４２を連結する導電層４９又はソース電極４３の形成位置に対応している。また、バンク６１により取り囲まれた領域は、画素電極４５及びドレイン電極４４の形成位置に対応している。すなわち、バンク６１の開口部６２内及びバンク６１により取り囲まれた領域に透明導電性材料を配置することにより、分断されたソース配線４２を連結する導電層４９、ソース電極４３、ドレイン電極４４、画素電極４５が形成される。なお、開口部６２には、透明導電性材料以外の導電性材料を配置してもよい。   The opening 62 formed by the bank 61 corresponds to the formation position of the conductive layer 49 or the source electrode 43 that connects the divided source wirings 42. The region surrounded by the bank 61 corresponds to the position where the pixel electrode 45 and the drain electrode 44 are formed. That is, by disposing a transparent conductive material in the opening 62 of the bank 61 and in a region surrounded by the bank 61, the conductive layer 49, the source electrode 43, the drain electrode 44, and the pixel that connect the divided source wirings 42. An electrode 45 is formed. Note that a conductive material other than the transparent conductive material may be disposed in the opening 62.

次いで、基板Ｐの全面に成膜した保護膜６０をバンク６１をマスクとしてエッチング処理により除去する。これにより、図１３に示すように、バンク６１が配置されていない領域上に成膜した保護層６０は、取り除かれる。なお、格子パターンの配線上に形成した金属保護膜４７も取り除かれる。   Next, the protective film 60 formed on the entire surface of the substrate P is removed by etching using the bank 61 as a mask. Thereby, as shown in FIG. 13, the protective layer 60 formed on the area where the bank 61 is not disposed is removed. The metal protective film 47 formed on the grid pattern wiring is also removed.

次いで、前述した液滴吐出装置ＩＪによって、透明導電性材料をバンク６１の開口部６２内及びバンク６１により取り囲まれた領域内に吐出・配置する。透明導電性材料は、ＩＴＯの導電性微粒子を分散媒に分散させた分散液である。   Next, the transparent conductive material is discharged and arranged in the opening 62 of the bank 61 and the region surrounded by the bank 61 by the above-described droplet discharge device IJ. The transparent conductive material is a dispersion liquid in which conductive fine particles of ITO are dispersed in a dispersion medium.

そして、基板Ｐに透明導電性材料を吐出した後には、分散媒の除去のため、必要に応じて乾燥処理、焼成処理を行う。乾燥・焼成処理により、導電性微粒子間の電気的接触が確保され、導電性膜に変換される。   And after discharging a transparent conductive material to the board | substrate P, in order to remove a dispersion medium, a drying process and a baking process are performed as needed. By the drying and firing treatment, electrical contact between the conductive fine particles is ensured and converted into a conductive film.

このようにして、基板Ｐ上には、図１４に示すように、分断されたソース配線４２を連結する導電層４９、ソース電極４３、ドレイン電極４４、画素電極４５が形成され、アクティブマトリクス基板２０が製造される。
なお、本実施形態においては、バンク６１の開口部６２内及びバンク６１により取り囲まれた領域内に吐出・配置する材料を透明導電材料としたが、接続抵抗を重視する場合には、分断されたソース配線４２を連結する導電層４９、ソース電極４３には、銀や銅のような導電材料を使うこともできる。
また、本実施形態においては、透明導電性材料を液滴吐出法により配置する方法について説明したが、スパッタ処理とエッチング処理を行うことにより配置してもよい。この場合には、バンク６１は不要となる。 Thus, on the substrate P, as shown in FIG. 14, the conductive layer 49, the source electrode 43, the drain electrode 44, and the pixel electrode 45 that connect the divided source wirings 42 are formed. Is manufactured.
In this embodiment, the material discharged and arranged in the opening 62 of the bank 61 and the region surrounded by the bank 61 is a transparent conductive material. However, when connection resistance is important, the material is divided. A conductive material such as silver or copper can also be used for the conductive layer 49 and the source electrode 43 that connect the source wiring 42.
In the present embodiment, the method of arranging the transparent conductive material by the droplet discharge method has been described. However, the transparent conductive material may be arranged by performing a sputtering process and an etching process. In this case, the bank 61 becomes unnecessary.

以上のように、本実施形態では、上記配線形成方法によって優れた平坦性をもって形成されたゲート電極４１上に配置されゲート電極４１の平坦度が転写されるＴＦＴ３０の平坦度も向上させることができる。特にボトムゲート構造のＴＦＴ３０においては、チャンネル部のアモルファスシリコン膜の活性層３２で、電子が絶縁膜３１との界面側を流れるため、活性層３２の平坦度が低く電子の移動距離が長くなると、電子の流れを阻害することになる。従って、活性層３２の下地となるゲート電極４１の平坦度を向上させることにより、活性層３２が平滑化して電子の流れが円滑になることで、ＴＦＴ３０の特性（電界効果モビリティー）を向上させることができる。   As described above, in the present embodiment, the flatness of the TFT 30 disposed on the gate electrode 41 formed with excellent flatness by the above-described wiring formation method and to which the flatness of the gate electrode 41 is transferred can be improved. . In particular, in the TFT 30 having the bottom gate structure, since electrons flow in the active layer 32 of the amorphous silicon film in the channel portion on the interface side with the insulating film 31, the flatness of the active layer 32 is low, and the electron moving distance is long. This will impede the flow of electrons. Therefore, by improving the flatness of the gate electrode 41 which is the base of the active layer 32, the active layer 32 is smoothed and the flow of electrons becomes smooth, thereby improving the characteristics (field effect mobility) of the TFT 30. Can do.

＜電気光学装置＞
次に、アクティブマトリクス基板２０を用いた電気光学装置の一例である液晶表示装置１００について説明する。
図１５は、液晶表示装置１００を対向基板側から見た平面図であり、図１６は、図１５のＨ−Ｈ’線に沿う断面図である。
なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。 <Electro-optical device>
Next, a liquid crystal display device 100 that is an example of an electro-optical device using the active matrix substrate 20 will be described.
FIG. 15 is a plan view of the liquid crystal display device 100 as viewed from the counter substrate side, and FIG. 16 is a cross-sectional view taken along the line HH ′ of FIG.
In each drawing used in the following description, the scale is different for each layer and each member so that each layer and each member can be recognized on the drawing.

図１５及び図１６において、液晶表示装置（電気光学装置）１００は、アクティブマトリクス基板２０を含むＴＦＴアレイ基板１１０と対向基板１２０とが光硬化性の封止材であるシール材１５２によって貼り合わされ、このシール材１５２によって区画された領域内に液晶１５０が封入、保持されている。シール材１５２は、基板面内の領域において閉ざされた枠状に形成されてなり、液晶注入口を備えず、封止材にて封止された痕跡がない構成となっている。   15 and 16, in the liquid crystal display device (electro-optical device) 100, the TFT array substrate 110 including the active matrix substrate 20 and the counter substrate 120 are bonded together by a sealing material 152 that is a photocurable sealing material. The liquid crystal 150 is sealed and held in a region partitioned by the sealing material 152. The sealing material 152 is formed in a frame shape that is closed in a region within the substrate surface, does not include a liquid crystal injection port, and does not have a trace sealed with the sealing material.

シール材１５２の形成領域の内側の領域には、遮光性材料からなる周辺見切り１５３が形成されている。シール材１５２の外側の領域には、データ線駆動回路２０１及び実装端子２０２がＴＦＴアレイ基板１１０の一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路２０４が形成されている。ＴＦＴアレイ基板１１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路２０４の間を接続するための複数の配線２０５が設けられている。また、対向基板１２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１１０と対向基板１２０との間で電気的導通をとるための基板間導通材２０６が配設されている。   A peripheral parting part 153 made of a light shielding material is formed in a region inside the region where the sealing material 152 is formed. A data line driving circuit 201 and a mounting terminal 202 are formed along one side of the TFT array substrate 110 in a region outside the sealing material 152, and the scanning line driving circuit 204 is formed along two sides adjacent to the one side. Is formed. On the remaining one side of the TFT array substrate 110, a plurality of wirings 205 are provided for connecting between the scanning line driving circuits 204 provided on both sides of the image display area. Further, at least one corner portion of the counter substrate 120 is provided with an inter-substrate conductive material 206 for establishing electrical continuity between the TFT array substrate 110 and the counter substrate 120.

なお、データ線駆動回路２０１及び走査線駆動回路２０４をＴＦＴアレイ基板１１０の上に形成する代わりに、例えば、駆動用ＬＳＩが実装されたＴＡＢ（Tape Automated Bonding）基板とＴＦＴアレイ基板１１０の周辺部に形成された端子群とを異方性導電膜を介して電気的及び機械的に接続するようにしてもよい。
また、液晶表示装置１００においては、使用する液晶１５０の種類、すなわち、ＴＮ（Twisted Nematic）モード、Ｃ−ＴＮ法、ＶＡ方式、ＩＰＳ方式モード等の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。
また、液晶表示装置１００をカラー表示用として構成する場合には、対向基板１２０において、ＴＦＴアレイ基板１１０の後述する各画素電極に対向する領域に、例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタをその保護膜とともに形成する。 Instead of forming the data line driving circuit 201 and the scanning line driving circuit 204 on the TFT array substrate 110, for example, a TAB (Tape Automated Bonding) substrate on which a driving LSI is mounted and a peripheral portion of the TFT array substrate 110 The terminal group formed in the above may be electrically and mechanically connected via an anisotropic conductive film.
Further, in the liquid crystal display device 100, the type of the liquid crystal 150 to be used, that is, an operation mode such as a TN (Twisted Nematic) mode, a C-TN method, a VA method, an IPS method mode, normally white mode / normally black, etc. Depending on the mode, a retardation plate, a polarizing plate, and the like are arranged in a predetermined direction, but the illustration is omitted here.
In the case where the liquid crystal display device 100 is configured for color display, for example, red (R), green (G), and the like are provided in a region of the counter substrate 120 facing each pixel electrode (to be described later) of the TFT array substrate 110. A blue (B) color filter is formed together with the protective film.

また、アクティブマトリクス基板２０を用いた電気光学装置としては、例えば、有機ＥＬ（エレクトロルミネッセンス）表示装置に応用が可能である。
有機ＥＬ表示装置は、蛍光性の無機および有機化合物を含む薄膜を、陰極と陽極とで挟んだ構成を有し、前記薄膜に電子および正孔（ホール）を注入して励起させることにより励起子（エキシトン）を生成させ、このエキシトンが再結合する際の光の放出（蛍光・燐光）を利用して発光させる素子である。
そして、ＴＦＴ３０を有するアクティブマトリクス基板２０上に、有機ＥＬ表示素子に用いられる蛍光性材料のうち、赤、緑および青色の各発光色を呈する材料すなわち発光層形成材料及び正孔注入／電子輸送層を形成する材料をインクとし、各々をパターニングすることで、自発光フルカラー有機ＥＬ表示装置を製造することができる。 The electro-optical device using the active matrix substrate 20 can be applied to, for example, an organic EL (electroluminescence) display device.
An organic EL display device has a configuration in which a thin film containing a fluorescent inorganic and organic compound is sandwiched between a cathode and an anode, and excitons are obtained by injecting electrons and holes into the thin film to excite them. It is an element that generates (exciton) and emits light by utilizing light emission (fluorescence / phosphorescence) when the exciton is recombined.
Then, on the active matrix substrate 20 having the TFT 30, among the fluorescent materials used for the organic EL display element, materials exhibiting red, green and blue emission colors, that is, a light emitting layer forming material and a hole injection / electron transport layer. A self-luminous full-color organic EL display device can be manufactured by patterning each of the materials for forming the ink.

さらに、アクティブマトリクス基板２０は、ＰＤＰ（プラズマディスプレイパネル）や、基板上に形成された小面積の薄膜に膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用する表面伝導型電子放出素子等にも適用可能である。   Further, the active matrix substrate 20 is a surface conduction electron that utilizes a phenomenon in which electrons are emitted by flowing a current in parallel to the film surface through a PDP (plasma display panel) or a small-area thin film formed on the substrate. The present invention can also be applied to an emission element or the like.

＜電子機器＞
次に、本発明の電子機器の具体例について説明する。
図１７（ａ）は、携帯電話の一例を示した斜視図である。図１７（ａ）において、６００は携帯電話本体を示し、６０１は上記実施形態の液晶表示装置１００を備えた表示部を示している。
図１７（ｂ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１７（ｂ）において、７００は情報処理装置、７０１はキーボードなどの入力部、７０３は情報処理本体、７０２は上記実施形態の液晶表示装置１００を備えた表示部を示している。
図１７（ｃ）は、腕時計型電子機器の一例を示した斜視図である。図１７（ｃ）において、８００は時計本体を示し、８０１は上記実施形態の液晶表示装置１００を備えた表示部を示している。
このように、図１７（ａ）〜（ｃ）に示す電子機器は、上記実施形態の液晶表示装置１００を備えたものであるので、ＴＦＴの特性が向上しており、高い品質や性能が得られる。
また、テレビやモニター等の大型液晶パネルにおいても本実施形態を用いることができる。 <Electronic equipment>
Next, specific examples of the electronic device of the present invention will be described.
FIG. 17A is a perspective view showing an example of a mobile phone. In FIG. 17A, reference numeral 600 denotes a mobile phone body, and reference numeral 601 denotes a display unit including the liquid crystal display device 100 of the above embodiment.
FIG. 17B is a perspective view showing an example of a portable information processing apparatus such as a word processor or a personal computer. In FIG. 17B, reference numeral 700 denotes an information processing device, 701 denotes an input unit such as a keyboard, 703 denotes an information processing body, and 702 denotes a display unit including the liquid crystal display device 100 of the above embodiment.
FIG. 17C is a perspective view illustrating an example of a wristwatch type electronic device. In FIG. 17C, reference numeral 800 denotes a watch body, and reference numeral 801 denotes a display unit including the liquid crystal display device 100 of the above embodiment.
As described above, since the electronic apparatus shown in FIGS. 17A to 17C includes the liquid crystal display device 100 of the above embodiment, the characteristics of the TFT are improved, and high quality and performance are obtained. It is done.
The present embodiment can also be used for large liquid crystal panels such as televisions and monitors.

なお、本実施形態の電子機器は液晶表示装置１００を備えるものとしたが、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。   In addition, although the electronic device of this embodiment shall be provided with the liquid crystal display device 100, it can also be set as the electronic device provided with other electro-optical apparatuses, such as an organic electroluminescent display apparatus and a plasma type display apparatus.

以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。   As described above, the preferred embodiments according to the present invention have been described with reference to the accompanying drawings, but the present invention is not limited to the examples. Various shapes, combinations, and the like of the constituent members shown in the above-described examples are examples, and various modifications can be made based on design requirements and the like without departing from the gist of the present invention.

例えば、上記実施形態では、銀ナノ粒子に添加する微粒子として、Ｃｕ、Ｃｏ、Ｓｉ、Ａｕ、Ｐｔ、Ｍｎ及びこれらの酸化物を例示したが、これ以外にも、これらの微粒子を複数種添加する構成としてもよい。また、下地層としてマンガン層を例示し、保護層としてニッケル層を例示したが、他の材料を用いてもよい。   For example, in the above-described embodiment, Cu, Co, Si, Au, Pt, Mn, and oxides thereof are exemplified as the fine particles to be added to the silver nanoparticles. In addition to these, a plurality of these fine particles are added. It is good also as a structure. Moreover, although the manganese layer was illustrated as a base layer and the nickel layer was illustrated as a protective layer, you may use another material.

また、上記実施形態では、ゲート配線４０、ゲート電極４１、ソース配線４２、容量線４６を三層構造で形成したが、これに限定されるものではない。例えば、上部にＴＦＴ３０が形成されるゲート電極４１のみに本発明に係る配線形成方法を適用してもよいが、他の配線も同一構造を採ることにより、同一工程で配線形成することが可能になり、生産性の向上に寄与できる。   In the above embodiment, the gate wiring 40, the gate electrode 41, the source wiring 42, and the capacitor line 46 are formed in a three-layer structure, but the present invention is not limited to this. For example, the wiring forming method according to the present invention may be applied only to the gate electrode 41 on which the TFT 30 is formed, but other wirings can also be formed in the same process by adopting the same structure. Therefore, it can contribute to the improvement of productivity.

また、上記実施形態においては、ソース配線４２を交差部５６において分割する場合について説明したが、ゲート配線４０を交差部５６において分割する場合であってもよい。また、容量線４６上の積層部３５と交差部５６上の積層部３５とが非接触となるようにして、ソース配線４２を流れる電流が容量線４６上の積層部３５に流れ込んでしまう不都合を回避する場合について説明したが、交差部５６上の積層部３５におけるコンタクト層３３をＴＦＴ３０の形成時に同時に除去してしまうことにより、上記不都合を回避してもよい。   In the above embodiment, the case where the source wiring 42 is divided at the intersection 56 has been described. However, the gate wiring 40 may be divided at the intersection 56. Further, there is a disadvantage that the current flowing through the source wiring 42 flows into the stacked portion 35 on the capacitor line 46 such that the stacked portion 35 on the capacitor line 46 and the stacked portion 35 on the intersecting portion 56 are not in contact with each other. Although the case of avoidance has been described, the above inconvenience may be avoided by removing the contact layer 33 in the stacked portion 35 on the intersecting portion 56 at the same time as the TFT 30 is formed.

アクティブマトリクス基板の一部拡大図である。It is a partially enlarged view of an active matrix substrate. アクティブマトリクス基板の等価回路図である。It is an equivalent circuit diagram of an active matrix substrate. 液滴吐出装置の概略斜視図である。It is a schematic perspective view of a droplet discharge device. 液滴吐出ヘッドの断面図である。It is sectional drawing of a droplet discharge head. アクティブマトリクス基板を製造する手順を示す図である。It is a figure which shows the procedure which manufactures an active matrix substrate. アクティブマトリクス基板を製造する手順を示す図である。It is a figure which shows the procedure which manufactures an active matrix substrate. アクティブマトリクス基板を製造する手順を示す図である。It is a figure which shows the procedure which manufactures an active matrix substrate. アクティブマトリクス基板を製造する手順を示す図である。It is a figure which shows the procedure which manufactures an active matrix substrate. アクティブマトリクス基板を製造する手順を示す図である。It is a figure which shows the procedure which manufactures an active matrix substrate. アクティブマトリクス基板を製造する手順を示す図である。It is a figure which shows the procedure which manufactures an active matrix substrate. アクティブマトリクス基板を製造する手順を示す図である。It is a figure which shows the procedure which manufactures an active matrix substrate. アクティブマトリクス基板を製造する手順を示す図である。It is a figure which shows the procedure which manufactures an active matrix substrate. アクティブマトリクス基板を製造する手順を示す図である。It is a figure which shows the procedure which manufactures an active matrix substrate. アクティブマトリクス基板を製造する手順を示す図である。It is a figure which shows the procedure which manufactures an active matrix substrate. 液晶表示装置を対向基板の側から見た平面図である。It is the top view which looked at the liquid crystal display device from the counter substrate side. 液晶表示装置の断面図である。It is sectional drawing of a liquid crystal display device. 電子機器の具体例を示す図である。It is a figure which shows the specific example of an electronic device. 従来のアクティブマトリクス基板を示す図である。It is a figure which shows the conventional active matrix substrate.

符号の説明Explanation of symbols

２０…アクティブマトリクス基板（デバイス）、 ３０…ＴＦＴ（スイッチング素子）、 ４１…ゲート電極（配線）、 １００…液晶表示装置（電気光学装置）、 ＩＪ…液滴吐出装置（インクジェット装置）、 Ｆ１…マンガン層（下地層）、 Ｆ２…銀層（配線本体）、 Ｆ３…ニッケル層（保護層）、 Ｐ…基板
DESCRIPTION OF SYMBOLS 20 ... Active matrix substrate (device), 30 ... TFT (switching element), 41 ... Gate electrode (wiring), 100 ... Liquid crystal display device (electro-optical device), IJ ... Droplet discharge device (inkjet device), F1 ... Manganese Layer (underlayer), F2 ... silver layer (wiring body), F3 ... nickel layer (protective layer), P ... substrate

Claims (11)

基板上に積層構造の配線を形成する方法であって、
前記基板上に下地層を形成する工程と、
前記下地層の上に液状体の液滴を吐出して配線本体を形成する工程とを有し、
前記液状体は、銀を含む第１微粒子と、該第１微粒子に添加され前記銀とは異なる第２微粒子とを含むことを特徴とする配線形成方法。 A method of forming a laminated wiring on a substrate,
Forming an underlayer on the substrate;
Forming a wiring body by discharging liquid droplets on the underlayer,
The liquid forming method includes: a first fine particle containing silver; and a second fine particle added to the first fine particle and different from the silver. 請求項１記載の配線形成方法において、
前記第２微粒子は、Ｃｕ、Ｃｏ、Ｓｉ、Ａｕ、Ｐｔ、Ｍｎ及びこれらの酸化物から選択されることを特徴とする配線形成方法。 In the wiring formation method of Claim 1,
The wiring forming method, wherein the second fine particles are selected from Cu, Co, Si, Au, Pt, Mn, and oxides thereof. 請求項１または２記載の配線形成方法において、
前記第２微粒子は、前記第１微粒子の重量に対して０．１〜１０％の範囲で添加されることを特徴とする配線形成方法。 In the wiring formation method according to claim 1 or 2,
The wiring forming method, wherein the second fine particles are added in a range of 0.1 to 10% with respect to the weight of the first fine particles. 請求項３記載の配線形成方法において、
前記第２微粒子は、前記第１微粒子の重量に対して０．１〜１．０％の範囲で添加されることを特徴とする配線形成方法。 In the wiring formation method of Claim 3,
The wiring forming method, wherein the second fine particles are added in a range of 0.1 to 1.0% with respect to the weight of the first fine particles. 請求項１から４のいずれかに記載の配線形成方法において、
吐出した前記液状体を窒素雰囲気化で焼成する工程を有することを特徴とする配線形成方法。 In the wiring formation method in any one of Claim 1 to 4,
A wiring formation method comprising a step of firing the discharged liquid material in a nitrogen atmosphere. 請求項１から５のいずれかに記載の配線形成方法において、
前記配線本体の上に保護層を形成する工程を有することを特徴とする配線形成方法。 In the wiring formation method in any one of Claim 1 to 5,
A wiring formation method comprising a step of forming a protective layer on the wiring body. 基板上に配線が形成されるデバイスの製造方法であって、
前記配線を請求項１から請求項６のいずれかに記載の配線形成方法で形成することを特徴とするデバイス製造方法。 A device manufacturing method in which wiring is formed on a substrate,
A device manufacturing method, wherein the wiring is formed by the wiring forming method according to claim 1. 請求項７記載のデバイス製造方法において、
前記配線の少なくとも一部上にスイッチング素子を形成する工程を有することを特徴とするデバイス製造方法。 The device manufacturing method according to claim 7.
A device manufacturing method comprising a step of forming a switching element on at least a part of the wiring. 請求項７または請求項８に記載の製造方法を用いて製造されたことを特徴とするデバイス。   A device manufactured using the manufacturing method according to claim 7 or 8. 請求項９に記載のデバイスを備えることを特徴とする電気光学装置。   An electro-optical device comprising the device according to claim 9. 請求項１０に記載の電気光学装置を備えることを特徴とする電子機器。
An electronic apparatus comprising the electro-optical device according to claim 10.

Images