JP2007141973A - 半導体部品付き配線基板 - Google Patents
半導体部品付き配線基板 Download PDFInfo
- Publication number
- JP2007141973A JP2007141973A JP2005330820A JP2005330820A JP2007141973A JP 2007141973 A JP2007141973 A JP 2007141973A JP 2005330820 A JP2005330820 A JP 2005330820A JP 2005330820 A JP2005330820 A JP 2005330820A JP 2007141973 A JP2007141973 A JP 2007141973A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor component
- wiring board
- board
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】 フリップチップ接続のリフロー処理時において、半田接続部に亀裂等の欠陥を生じにくい半導体部品付き配線基板を提供する。
【解決手段】 半導体部品100は、部品側パッドアレー41にて基板側パッドアレー40に個別の半田接続部11を介してフリップチップ接続される。半導体部品側及び基板側のソルダーレジスト層108,8において、基板側開口部8hの底面内径をD、部品側開口部108hの底面内径をD0として、D0/Dが0.70以上0.99以下に調整される。
【選択図】 図3
【解決手段】 半導体部品100は、部品側パッドアレー41にて基板側パッドアレー40に個別の半田接続部11を介してフリップチップ接続される。半導体部品側及び基板側のソルダーレジスト層108,8において、基板側開口部8hの底面内径をD、部品側開口部108hの底面内径をD0として、D0/Dが0.70以上0.99以下に調整される。
【選択図】 図3
Description
この発明は半導体部品付き配線基板に関する。
ICあるいはLSI等の半導体部品の接続用として使用される配線基板のうち、オーガニックパッケージ基板と称されるものは、第一主表面が誘電体層にて形成されるように高分子材料からなる誘電体層と導体層とが交互に積層された配線積層部を有し、該配線積層部の誘電体層にて形成された第一主表面上に配置される複数の金属端子パッドからなる基板側パッドアレーが形成される。半導体部品の第二主表面側には、基板側パッドアレーをなす金属端子パッドに個別に対応した配列の複数の端子パッドからなる部品側端子アレーが形成され、該部品側端子アレーにて基板側パッドアレーに個別の半田接続部を介してフリップチップ接続される。配線基板の第一主表面と、半導体部品の第二主表面は、溶融半田に対する保護用の耐熱樹脂からなり、個々のパッド位置に開口部が形成されたソルダーレジスト層で覆われる(例えば、特許文献1)。
近年、半導体部品の高集積化及び小形化の流れが著しく、部品側のアレー内の端子配列間隔も急速に縮小している。上記のように端子間隔が縮小したフリップチップ接続構造においては、リフロー熱処理後の冷却時において半田接続部に、半導体部品と配線基板との線膨張係数差に由来した応力による亀裂がより入りやすくなり、接続不良を起こしやすくなることがわかった。例えば半導体部品がSi集積回路である場合、Siの線膨張係数が4×10−6/℃程度であるのに対し、配線基板の誘電体層をなす高分子材料の線膨張係数は3〜4×10−5/℃程度と10倍近くも大きく、線膨張係数差に由来した応力の発生、ひいては、それによる亀裂発生が懸念される。また、最近では、環境汚染の問題から、従来のSn−Pb共晶半田に代えて、Pbを含有しない、いわゆるPbフリー半田が使用されるようになってきた。Pbフリー半田はリフロー温度が高く、リフロー冷却後の上記半田接続部への亀裂発生は一層起こりやすくなる。
本発明の課題は、フリップチップ接続のリフロー処理時において、半田接続部に亀裂等の欠陥を生じにくい半導体部品付き配線基板を提供することにある。
上記の課題を解決するために、本発明の配線基板は、
第一主表面が誘電体層にて形成されるように、高分子材料からなる誘電体層と導体層とが交互に積層された配線積層部と、該配線積層部の誘電体層にて形成された第一主表面上に配置される複数の金属端子パッドからなる基板側パッドアレーと、配線積層部の第一主表面上に配置され、基板側パッドアレーの金属端子パッドをそれぞれ露出させるための基板側開口部が個別に形成された基板側ソルダーレジスト層とを備えた配線基板と、
自身の第二主表面側に、基板側パッドアレーをなす金属端子パッドに個別に対応した配列の複数の端子パッドからなる部品側端子アレーを有し、該部品側端子アレーにて基板側パッドアレーに個別の半田接続部を介してフリップチップ接続された電子回路部品部品とを備え、
基板側開口部の底面内径をD、部品側開口部の底面内径をD0として、D0/Dを0.70以上0.99以下に調整してなることを特徴とする。
第一主表面が誘電体層にて形成されるように、高分子材料からなる誘電体層と導体層とが交互に積層された配線積層部と、該配線積層部の誘電体層にて形成された第一主表面上に配置される複数の金属端子パッドからなる基板側パッドアレーと、配線積層部の第一主表面上に配置され、基板側パッドアレーの金属端子パッドをそれぞれ露出させるための基板側開口部が個別に形成された基板側ソルダーレジスト層とを備えた配線基板と、
自身の第二主表面側に、基板側パッドアレーをなす金属端子パッドに個別に対応した配列の複数の端子パッドからなる部品側端子アレーを有し、該部品側端子アレーにて基板側パッドアレーに個別の半田接続部を介してフリップチップ接続された電子回路部品部品とを備え、
基板側開口部の底面内径をD、部品側開口部の底面内径をD0として、D0/Dを0.70以上0.99以下に調整してなることを特徴とする。
本発明者らがさらに鋭意検討を重ねた結果、基板側開口部の底面内径をD、半田接続部の半導体部品側の接続断面径をD0として、D0/Dを0.70以上0.99以下に調整したときに、半田接続部への亀裂を極めて効果的に防止できることを見出し、本発明を完成するに至った。D0/Dが0.70未満になると、半田接続部への亀裂発生頻度が高くなる。また、D0/Dが0.99を超えると、隣接する半田接続部間での短絡防止効果が不十分となる。D0/Dは、より望ましくは0.70以上0.97以下、さらに望ましくは0.80以上0.95以下とするのがよい。
上記本発明の効果は、半田接続部が、各々互いに組成の異なる半田にて形成された複数の半田部の組み合わせからなる場合に特に顕著に発揮される。すなわち、組成の異なる半田部の境界では、金属組織の不連続界面が発生しやすく、熱応力による亀裂が特に発生しやすい。しかし、本発明を適用すると、上記不連続界面を生じていても亀裂の発生を大幅に抑制することができる。特に、半田接続部を構成する複数の半田部が、基板端子に接する第一の半田部と、該第一の半田部及び部品側端子に接するとともに、第一の半田部よりも高融点の第二半田部とを有する場合、部品側の高融点の第二半田部と、基板側の低融点の第一の半田部との間に、上記組織の不連続界面が生じやすいので、本発明の適用が特に効果的である。
以下、本発明の実施の形態を、図面を用いて説明する。
図3は本発明の一実施形態に係る半導体部品付き配線基板300の断面構造を模式的に示すものである。まず、配線基板1は、第一主表面が誘電体層V2にて形成されるように、高分子材料からなる誘電体層V1,V2と導体層M1,M2,M3とが交互に積層された配線積層部L1を有する。該配線積層部L1の誘電体層V2にて形成された第一主表面上には、複数の金属端子パッド(以下、基板側第一パッドあるいは単に第一パッドという)10が配置され、それらが図1に示すように格子状(あるいは千鳥状)に配列して基板側パッドアレー40を形成している。
図3は本発明の一実施形態に係る半導体部品付き配線基板300の断面構造を模式的に示すものである。まず、配線基板1は、第一主表面が誘電体層V2にて形成されるように、高分子材料からなる誘電体層V1,V2と導体層M1,M2,M3とが交互に積層された配線積層部L1を有する。該配線積層部L1の誘電体層V2にて形成された第一主表面上には、複数の金属端子パッド(以下、基板側第一パッドあるいは単に第一パッドという)10が配置され、それらが図1に示すように格子状(あるいは千鳥状)に配列して基板側パッドアレー40を形成している。
図3に示すように、配線積層部L1の第一主表面上には、基板側パッドアレー40の第一パッド(金属端子パッド)10を、それぞれ露出させるための基板側開口部が8h個別に形成された基板側ソルダーレジスト層8が配置されている。他方、基板側パッドアレー40には半田接続部11を介して半導体部品100がフリップチップ接続されている。半導体部品100はシリコン集積回路部品であり、自身の第二主表面側に、基板側パッドアレー40をなす金属端子パッド10に個別に対応した配列の複数の端子パッド(以下、部品側パッドともいう)110からなる部品側パッドアレー41を備える。半導体部品100は、部品側端子アレー41にて基板側パッドアレー40に個別の半田接続部11を介してフリップチップ接続される。
以下、配線基板1の構造の詳細についてさらに説明する。配線基板1は、耐熱性樹脂板(例えばビスマレイミド−トリアジン樹脂板)や、繊維強化樹脂板(例えばガラス繊維強化エポキシ樹脂)等で構成された板状コア2の両表面に、所定のパターンに配線金属層をなすコア導体層M1,M11がそれぞれ形成される。これらコア導体層M1,M11は板状コア2の表面の大部分を被覆する面導体パターンとして形成され、電源層又は接地層として用いられるものである。他方、板状コア2には、ドリル等により穿設されたスルーホール12が形成され、その内壁面にはコア導体層M1,M11を互いに導通させるスルーホール導体30が形成されている。また、スルーホール12は、エポキシ樹脂等の樹脂製穴埋め材31により充填されている。
また、コア導体層M1,M11の上層には、感光性樹脂組成物6にて構成された第一ビア層(ビルドアップ層:誘電体層)V1,V11がそれぞれ形成されている。さらに、その表面にはそれぞれ金属配線7を有する第一導体層M2,M12がCuメッキにより形成されている。なお、コア導体層M1,M11と第一導体層M2,M12とは、それぞれビア34により層間接続がなされている。同様に、第一導体層M2,M12の上層には、感光性樹脂組成物6を用いた第二ビア層(ビルドアップ層:誘電体層)V2,V12がそれぞれ形成されている。その表面には、金属端子パッド8,18を有する第二導体層M3,M13が形成されている。これら第一導体層M2,M12と第二導体層M3,M13とは、それぞれビア34により層間接続がなされている。ビア34は、図3に示すように、ビアホール34hとその内周面に設けられたビア導体34sと、底面側にてビア導体34sと導通するように設けられたビアパッド34pと、ビアパッド34pと反対側にてビア導体34hの開口周縁から外向きに張り出すビアパッド34lとを有している。
板状コア2の第一主表面MP1においては、コア導体層M1、第一ビア層V1、第一導体層M2及び第二ビア層V2が第一の配線積層部L1を形成している。また、板状コア2の第二主表面MP2においては、コア導体層M11、第一ビア層V11、第一導体層M12及び第二ビア層V12が第二の配線積層部L2を形成している。いずれも、第一主表面CPが誘電体層6にて形成されるように、誘電体層と導体層とが交互に積層されたものであり、該第一主表面CP上には、複数の金属端子パッド10ないし17がそれぞれ形成されている。第一配線積層部L1側の金属端子パッド10は、集積回路部品などをフリップチップ接続するためのパッドである半田パッドを構成する。また、第二配線積層部L2側の金属端子パッド17は、配線基板自体をマザーボード等にピングリッドアレイ(PGA)あるいはボールグリッドアレイ(BGA)により接続するための裏面パッドとして利用されるものである。図2に示すように、第二導体層M13内の第二側パッド17も、格子状に配列形成されている。そして、各第二導体層M3,M13上には、それぞれ、感光性樹脂組成物よりなるソルダーレジスト層8,18(SR1,SR11)が形成されている。いずれも第一側パッド10あるいは第二側パッド17を露出させるために、各パッドに一対一に対応する形で開口部8h,18hが形成されている。
ビア層V1,V11,V2,V12、及びソルダーレジスト層8,18は例えば以下のようにして製造されたものである。すなわち、感光性樹脂組成物ワニスをフィルム化した感光性接着フィルムをラミネート(貼り合わせ)し、ビアホール34hに対応したパターンを有する透明マスク(例えばガラスマスクである)を重ねて露光する。ビアホール34h以外のフィルム部分は、この露光により硬化する一方、ビアホール34h部分は未硬化のまま残留するので、これを溶剤に溶かして除去すれば、所期のパターンにてビアホール34hを簡単に形成することができる(いわゆるフォトビアプロセス)。
第一の配線積層部L1の第一主表面及び第二の配線積層部L2の第二主表面は、いずれもソルダーレジスト層8,18にて覆われてなり、それらソルダーレジスト層8,18の開口8h,18hの内周縁が、金属端子パッド10,17の主表面外周縁よりも内側に張り出して位置している。
図4に示すように、基板側開口部8hの底面内径をD、半田接続部11の半導体部品側の接続断面径をD0として、D0/Dが0.70以上0.99以下(望ましくは0.70以上0.97以下、さらに望ましくは0.80以上0.95以下:例えば0.92)に調整されている。また、基板側開口部8h及び部品側の端子パッド110の双方について、その内径寸法が例えば100μm以上150μm以下である。
半導体部品100を配線基板1に、半田接続部11を介してフリップチップ接続する際に、半田接続部11を形成するための半田リフロー熱処理がなされる。該リフロー熱処理の温度は、半田接続部11を構成する半田の融点よりも高く設定される。該融点をTm、リフロー温度をTm+ΔTとしたとき、ΔTは通常1℃以上100℃以下に設定される。図4において、半田接続部11は、その全体が単一の材質のSn系半田で構成され、例えば基板側開口部8h側に半田ペーストを用いて半田パターンを印刷形成するか、あるいは部品側開口部108h側に半田ボールを予め接続しておき、対応する基板側開口部8hと部品側開口部108h側とを位置決めしつつ、半導体部品100を配線基板1上に搭載し、リフロー炉に挿入して半田を溶融し、その後冷却することで半田接続部11が形成される。上記のごとく、D0/Dを0.70以上0.99以下に調整すれば、リフロー後の冷却時に半田接続部11への亀裂Cが生じる不具合を効果的に抑制することができる。
また、基板側開口部8hは、最近接のもの同士の中心間距離が160μm以上400μm以下である。該中心間距離が160μm未満では、半田接続部11による接続強度がより不足しやすくなり、上記亀裂が発生しやすくなる場合がある。また、半導体部品100を配線基板1上に搭載する際に、基板側開口部8hと部品側開口部108hとの位置決め工程が困難になり、位置ずれ不良等も生じやすくなる。一方、該中心間距離は180μm以下とすることがよい。端子間隔をファインピッチにすることにより、配線の設計自由度が増す。ここで、該中心間距離は、基板側開口部8hの径寸法以上とする必要があり、近接する半田接続部同士の短絡を考慮すると、内径寸法より30μm以上大きいことが好ましい。
半田接続部11はSn−Pb共晶半田にて構成することもできるが、近年、環境汚染の問題から、従来のSn−Pb共晶半田に代えて、Pbを含有しない、いわゆるPbフリー半田が使用されるようになってきた。Pbフリー半田の多くは従来の共晶半田と同様にSnを主成分に構成されているが、共晶半田で使用されているPbに代え、Ag、Cu、Zn、Biなどを副成分として含有する。副成分の主体をこれら元素で構成しつつも、多少のPbの含有を残した折衷的な半田も使用されている。
具体的には、半田接続部11は、その全部又は一部を、液相線温度が200℃以上232℃未満のSn合金からなるSn系高温半田部とすることができる。Sn−Pb共晶半田は、Sn−38質量%Pbの共晶組成を有し、融点は183℃である。この組成からPbリッチ側にシフトしても、Snリッチ側にシフトしても合金の融点(液相線)は上昇する。単体のSn金属は、共晶半田から単純に全てのPbを削減したものに相当するが、融点が232℃と共晶半田の融点よりも50℃近くも高く、そのままでは代替半田としての採用は難しい。
この場合、採用可能なSn系高温半田部については、Snを主成分(共晶半田における62質量%以上の含有率をいう)として、共晶形成成分の主体はPb以外の元素から模索する。Sn−Pb共晶半田からPb含有率を大幅に下げたSn合金により半田部材を構成しようとした場合、半田の融点は200℃を超える高温半田となることが不可避となる(上限は、Sn単体の232℃である)。例えば、非特許文献1の表1に列挙されている各種組成のPbフリー半田においても、融点(液相線温度)Tsは全て200℃以上である。環境保護の観点からは、上記高温半田部材を構成するSn合金は、Pb含有率が5質量%以下であること(より望ましくは1質量%以下であること、さらに望ましくは、不可避的不純物レベルのものを除き、Pbが可及的に含有されていないこと)がよい、ということになる。
Sn系高温半田においてSnに添加する副成分は、融点低下効果がなるべく大きいことに加え、価格が安価であるか、多少高価であっても添加量が少なくて済むこと、半田付け性や流れ性が良好であること、耐食性に優れていること、などが条件となる。しかし、これらをバランスよく具備した副成分の種類は案外限られており、Zn、Bi、Ag及びCuなど数元素に過ぎない。Sn−Zn系は15質量%Zn付近に共晶点を有し、該組成で195℃程度まで融点が下がる。しかし、Znは耐食性に難点があり、通常は7〜10質量%前後の添加量が留められるが、該組成付近の二元系では215℃前後までしか融点が下がらない。そこで、1〜5質量%のBiを添加して融点調整を行なうが、最終的に200℃未満の融点を得ることは難しい。さらに、Biは高価であり、戦略物質でもあるため供給の安定性にも難がある。
一方、AgやCuは、単独ではSnよりもはるかに高融点であるが、Sn−Ag系については5質量%Ag付近の、Sn−Cu系については2質量%Cu付近の、いずれもSnリッチ側に共晶点が存在する。また、Ag−Cu系も共晶系であり、Sn−Ag−Cuの三元共晶を利用することでさらに融点を下げることができる。しかし、Sn−Ag系もSn−Cu系も、いずれも二元共晶温度は220℃前後であり、3元共晶系を採用しても200℃以下に融点を下げることは不可能である。なお、Sn−Ag系合金の場合、低融点化の観点からの推奨組成は、Snに対しAg含有率が3質量%以上6質量%以下である。同様に、Sn−Cu系合金の場合、Snに対しCu含有率が1質量%以上3質量%以下である。さらに、Sn−Ag−Cu合金の場合は、Ag+Cuが3質量%以上6質量%以下であり、Cu/(Ag+Cu)が質量比にて0.1以上0.5以下である。いずれの場合においても、半田の融点は200℃以上となる。
半田接続部11の全部が上記のようなSn系高温半田部とされている場合は、Sn系高温半田がSn−Pb共晶半田と比較して延性に乏しく、リフロー熱処理温度も上昇することから熱応力レベルも高くなりがちであり、亀裂Cをより生じやすい傾向にある。従って、本発明の適用により亀裂Cの発生抑制の効果が特に顕著に発揮される。
次に、半田接続部11は、図6に示すように、その一部のみをSn系高温半田部11Aとし、残余部分11Bを該Sn系高温半田部よりも低温の半田で形成することも可能である。この場合、両半田部11A,11Bの境界位置で組織的な不連続が生じやすくなり、該境界での亀裂の発生が進みやすくなる場合があるので、本発明の適用により亀裂抑制することは特に効果的であるといえる。
具体的には半田接続部11は、基板側開口部8hを充填するとともに、Sn系高温半田部11Aよりも低融点のSn合金からなるSn系低温半田部11Bと、半田接続部11の該Sn系低温半田部11Bの残余部分をなすSn系高温半田部11Aとからなるものとして構成できる。この場合、2つの半田部11A,11Bにおいて、Sn以外の成分は種別も含有率も大きく異なるものとなり、半田部の境界位置で組織的な不連続も特に生じやすくなるので、本発明の適用による亀裂抑制の波及効果が特に顕著となる。
Sn系低温半田部11Bは、特にSn−Pb共晶半田で構成することができる。Sn−Pb共晶半田は、リフロー温度が低く半田流れ性も良好であり、例えば図5に示すように、部品側開口部108hにSn系高温半田部11A’を予め形成しておき、他方、Sn−Pb共晶半田ペーストを用いて基板側開口部8hに接合用補助半田部11B’を印刷等により充填形成しておけば、図6に示すリフロー後の半田接続部11の全体としては、Pb含有量の多いSn系低温半田部の使用量を大幅に低減でき、しかもSn系高温半田を主に用いているにも拘わらず、リフロー温度も低く保つことができる。しかし、非Sn系の共晶相が、Sn−Pb共晶半田では比重の大きいPbが主体となる上、その形成量もSn系高温半田と比較すれば多いので、Sn系高温半田部11AとSn−Pb共晶半田部11Bとの間には組織的な不連続が特に生じやすく、両部分の境界での亀裂も生じやすい。従って、本発明の適用により、その効果がより有効に発揮される。
本発明の効果を確認するために、以下の実験を行なった。図1〜図3にて説明した形態の配線基板サンプルとして、格子状に配列したパッドの総数を3500個とし、半田接続部11の高さを80μm、配列間隔を200μmとし、部品側接続断面径D0と基板側開口部8hの底面内径Dとを、それぞれ110μm〜175μmの範囲で変化させたものを作製した。なお、配線基板側のパッド10上にはSn−Pb共晶半田ペーストを塗布する一方、シリコン集積回路部品からなる半導体部品側にはSn−Ag−Cuの三元共晶組成を有するPbフリー半田バンプを使用し、リフロー温度227℃でフリップチップ接続した。その後、接続状態の部品と基板とを、格子状の半田接続部配列の中央の一列(60個)に沿って縦に切断・研磨し、各半田接続部の内部のクラック発生状況を光学顕微鏡観察により確認するとともに、接続部全断面に渡るクラックをモードA、接続部断面径の半分以下のクラックをモードB、接続部断面の端部にのみ発生したクラックをモードCとして特定した。そして、A〜Cのどのモードのクラックも検出されなかったものを優良(◎)、A及びBのモードのクラックが検出されず、モードCのクラックが1個のみのものを良(○)、モードCのクラックが2〜5個のものを可(△)、A及びBのモードのクラックが1個でも検出されたものを不可(×)として判定した。以上の結果を図7に示す。この結果から、D0/Dが0.70以上0.99以下のときに良好な結果が得られていることが明らかである。
1 配線基板
8 基板側ソルダーレジスト層
8h 基板側開口部
10 第一パッド(金属端子パッド)
11 半田接続部
40 基板側パッドアレー
41 部品側パッドアレー
100 半導体部品
108 部品側ソルダーレジスト層
110 金属端子パッド
8 基板側ソルダーレジスト層
8h 基板側開口部
10 第一パッド(金属端子パッド)
11 半田接続部
40 基板側パッドアレー
41 部品側パッドアレー
100 半導体部品
108 部品側ソルダーレジスト層
110 金属端子パッド
Claims (8)
- 第一主表面が誘電体層にて形成されるように、高分子材料からなる誘電体層と導体層とが交互に積層された配線積層部と、該配線積層部の前記誘電体層にて形成された前記第一主表面上に配置される複数の金属端子パッドからなる基板側パッドアレーと、前記配線積層部の前記第一主表面上に配置され、前記基板側パッドアレーの前記金属端子パッドをそれぞれ露出させるための基板側開口部が個別に形成された基板側ソルダーレジスト層とを備えた配線基板と、
自身の第二主表面側に、前記基板側パッドアレーをなす金属端子パッドに個別に対応した配列の複数の端子パッドからなる部品側端子アレーを有し、該部品側端子アレーにて前記基板側パッドアレーに個別の半田接続部を介してフリップチップ接続された半導体部品とを備え、
前記基板側開口部の底面内径をD、前記半田接続部の半導体部品側の接続断面径をD0として、D0/Dを0.70以上0.99以下に調整してなる半導体部品付き配線基板。 - 前記基板側開口部の底面内径をD、前記半田接続部の半導体部品側の接続断面径をD0として、D0/Dを0.70以上0.95以下に調整してなる請求項1記載の半導体部品付き配線基板。
- 前記基板側開口部は、最近接のもの同士の中心間距離が160μm以上400μm以下である請求項1又は請求項2に記載の半導体部品付き配線基板。
- 前記半田接続部は、各々互いに組成の異なる半田にて形成された複数の半田部の組み合わせからなる請求項1ないし請求項3のいずれか1項に記載の半導体部品付き配線基板。
- 前記半田接続部を構成する前記複数の半田部は、前記基板側パッドアレーに接する第一の半田部と、前記第一の半田部及び前記部品側端子アレーに接するとともに、前記第一の半田部よりも高融点の第二半田部とを有する請求項4記載の半導体部品付き配線基板。
- 前記半田接続部の全部又は一部が、液相線温度が200℃以上232℃未満のSn合金からなるSn系高温半田部とされてなる請求項1ないし請求項3のいずれか1項に記載の半導体部品付き配線基板。
- 前記半田接続部は、前記基板側開口部を充填するとともに、前記Sn系高温半田部よりも低融点のSn合金からなるSn系低温半田部と、前記半田接続部の該Sn系低温半田部の残余部分をなす前記Sn系高温半田部とからなる請求項6記載の半導体部品付き配線基板。
- 前記Sn系低温半田部はSn−Pb共晶半田で構成される請求項7記載の半導体部品付き配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005330820A JP2007141973A (ja) | 2005-11-15 | 2005-11-15 | 半導体部品付き配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005330820A JP2007141973A (ja) | 2005-11-15 | 2005-11-15 | 半導体部品付き配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007141973A true JP2007141973A (ja) | 2007-06-07 |
Family
ID=38204520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005330820A Pending JP2007141973A (ja) | 2005-11-15 | 2005-11-15 | 半導体部品付き配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007141973A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011066040A (ja) * | 2009-09-15 | 2011-03-31 | Casio Computer Co Ltd | 半導体装置の実装構造 |
JP2012151487A (ja) * | 2008-06-16 | 2012-08-09 | Intel Corp | 扁平はんだグリッド配列のための処理方法、装置及びコンピュータシステム |
-
2005
- 2005-11-15 JP JP2005330820A patent/JP2007141973A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012151487A (ja) * | 2008-06-16 | 2012-08-09 | Intel Corp | 扁平はんだグリッド配列のための処理方法、装置及びコンピュータシステム |
JP2011066040A (ja) * | 2009-09-15 | 2011-03-31 | Casio Computer Co Ltd | 半導体装置の実装構造 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7488896B2 (en) | Wiring board with semiconductor component | |
US8378471B2 (en) | Semiconductor chip bump connection apparatus and method | |
KR100605435B1 (ko) | 반도체 장치 및 그 조립 방법 | |
US6657124B2 (en) | Advanced electronic package | |
JP5649805B2 (ja) | 半導体装置の製造方法 | |
US20010050181A1 (en) | Semiconductor module and circuit substrate | |
US20040232562A1 (en) | System and method for increasing bump pad height | |
US20030234443A1 (en) | Low profile stacking system and method | |
KR20040072050A (ko) | 반도체 장치 및 그 조립 방법 | |
US20070007323A1 (en) | Standoff structures for surface mount components | |
US5337219A (en) | Electronic package | |
JP4070232B2 (ja) | 配線基板及びその製造方法 | |
JP4211828B2 (ja) | 実装構造体 | |
JP2015008254A (ja) | 回路基板、回路基板の製造方法、半導体装置の製造方法および実装基板の製造方法 | |
JPH11265967A (ja) | Lsi実装基板の構造及びその製造方法 | |
JP4629912B2 (ja) | はんだバンプの形成方法 | |
JP2007141973A (ja) | 半導体部品付き配線基板 | |
JP4047251B2 (ja) | 配線基板および配線基板の製造方法 | |
JP4667208B2 (ja) | 半導体部品付き配線基板 | |
JP2007227967A (ja) | 半導体モジュールおよびその製造方法 | |
JP2005159102A (ja) | 配線基板及びその製造方法 | |
JP2008140868A (ja) | 多層配線基板および半導体装置 | |
JP3742732B2 (ja) | 実装基板及び実装構造体 | |
JP2005286323A (ja) | 配線基板、半田部材付き配線基板及び配線基板の製造方法 | |
JP2005142497A (ja) | 電子部品及び電子部品の実装方法 |