JP2007128380A - 電源ｉｃ - Google Patents

Abstract

【課題】 電源ＩＣがオフ状態であるときには出力端子を接地電位にするために設けられた放電トランジスタがオンし、出力端子から放電トランジスタを介して安定化用のコンデンサに充電された電荷が放電される。しかし、電源ＩＣがオフ状態である期間はずっと放電トランジスタがオンしているため、出力端子に外部から電圧が印加されると放電トランジスタに長時間過大な電流が流れることとなり、放電トランジスタが破壊される恐れがある。
【解決手段】 放電トランジスタＱ１をコントロール信号ＶＣＮＴに基づき生成されたワンショットパルスで駆動する。したがって、電源ＩＣの出力がオフ状態である場合に出力端子に電圧が印加されても、放電トランジスタＱ１に長時間過大な電流を流すことがないため放電トランジスタの素子破壊を防止することが可能となる。
【選択図】 図１

Description

本発明は、電源電圧を発生する電源ＩＣに関するものであり、特に、電源ＩＣの出力オフ時に出力電圧を接地電位とする放電トランジスタを備えた電源ＣＩに関するものである。

携帯端末など電池を電源とする機器においては、電池の電圧をそれぞれのＩＣの動作に必要な電圧に変換するために電源ＩＣが搭載されている。

図６に電池を電源とする機器を構成するセット基板のブロック図の一例を示す。図６において、セット基板１００には、マイコン１０１、電源ＩＣ１〜３（１０２〜１０４）およびＩＣ１〜３（１０５〜１０７）が搭載されており、電池２から電源電圧が供給されている。ＩＣ１〜３にはそれぞれの動作に必要な電源電圧が各電源ＩＣ１〜３より供給されている。例えば、電源ＩＣ１は電池２から３．７Ｖを受け２．０Ｖに変換してＩＣ１に電源電圧として供給する。なお、各電源ＩＣ１〜３はマイコンによってそのオン／オフが制御されており、各電源ＩＣ１〜３の出力にはそれぞれ電源電圧安定化用のコンデンサが設けられている。

図７に一般的な電源ＩＣのブロック図を示す。図７において、バッテリー２より電源電圧が供給されている電源ＩＣ１は、電源電圧生成回路５、インバータ６、放電トランジスタＱ１を備えており、出力端子４を介して電源電圧を出力する。また、電源電圧生成回路５は、制御端子３を介して供給されるＯＮ／ＯＦＦコントロール信号ＶＣＮＴに応じてその動作が制御される。なお、コンデンサＣは出力端子４に接続された電源電圧安定化用のコンデンサである。放電トランジスタＱ１は、制御信号ＶＣＮＴに応じて電源電圧生成回路５の出力をオフするときコンデンサＣの充電電荷を急速に放電する。この放電トランジスタＱ１は、電源ＩＣ１から電源電圧が供給されているＩＣ１も当然マイコンによってその動作を制御されているが、ＩＣ１を動作させない場合にそのＩＣ１への電源供給をも急速に止めたいという要求のために設けられている。

次に、電源ＩＣ１の動作を説明する。図８は電源ＩＣ１の動作を示す信号波形図である。コントロール信号ＶＣＮＴがハイレベルのときは、電源電圧生成回路がオン状態となり電源電圧を生成する。放電トランジスタＱ１は、インバータ６を介した信号ＶＧがローレベルとなるためオフとなる。したがって、出力端子４を介して電源電圧ＶＯＵＴが出力される。一方、コントロール信号ＶＣＮＴがハイレベルからローレベルに切り替わると、電源電圧生成回路はオフ状態となり、信号ＶＧはハイレベルとなり放電トランジスタがオフからオンに切り替わる。したがって、コンデンサＣに充電されている電荷が放電トランジスタＱ１により急速に放電され出力電圧ＶＯＵＴを急速に接地電位とすることができる。

特許文献１には、図７と同様に、電源の出力がオフ状態になった場合に出力電圧をすばやく接地電位にするための放電回路を備えたものが記載されている。

特開平１−３０３０４８号公報

電源ＩＣは図６のようにセット基板に搭載され、セット基板でのテストが行なわれる。このとき、基板上で、例えば、異物によって配線パターン同士がショートしてしまうことがある。たとえば、電源ＩＣの出力端子に接続された配線パターンがほかの信号線の配線パターンとショートしていた場合について考える。テスト時に電源ＩＣの出力端子に接続された配線パターンがほかの配線パターンとショートしていることが原因で異常が検出できた場合は、セット基板自体を不良として扱うことができる。しかし、ショートしているにも関わらずテストにおいては正常と判断されてしまう場合がある。このようにセット基板でのテスト時に不良として発見されなかったにもかかわらず、実際には図６に示す電源ＩＣ１の出力端子に接続されている配線パターンが電源ＩＣ２の出力端子とショートしている場合を考える。テストにおいて、動作状態とされる電源ＩＣを切り換える場合を考える。この場合、図８に示すように、電源ＩＣ１がオフ状態になった後、時刻ｔで電源ＩＣ２がオン状態になり、電源ＩＣ１の出力端子にショートした配線パターンに印加されている電圧がかかることとなる。電源ＩＣがオフ状態であるときは放電トランジスタがオンしているので、出力端子から放電トランジスタを介して電流が流れる。すなわち、電源ＩＣがオフ状態である期間はずっと放電トランジスタがオンしているため、出力端子に印加される電圧が高ければ高いほど放電トランジスタに長時間過大な電流が流れることとなり、放電トランジスタが破壊される恐れがある。また、電源ＩＣの出力端子がショートしている配線がほかの信号線であって電源ＩＣの切換タイミングとは関係なくある電圧が印加されている場合には、図８の時刻ｔ以降に示すように、電源ＩＣがオフ状態である期間はずっと放電トランジスタに過大な電流が流れ、放電トランジスタが破壊される恐れがある。

本発明による電源ＩＣは、電源電圧を生成し出力端子から出力する電源生成回路と、出力端子を接地電位にする放電トランジスタとを備え、放電トランジスタをワンショットパルスで駆動する。

放電トランジスタをワンショットパルスで駆動することにより、放電トランジスタを介して出力端子からＧＮＤへ電流が流れる時間が短くなる。したがって、電源ＩＣの出力がオフ状態である場合に出力端子に電圧が印加されても、放電トランジスタに長時間過大な電流を流すことがないため放電トランジスタの素子破壊を防止することが可能となる。

本発明の電源ＩＣによれば、放電トランジスタの素子破壊を防止することができる。

本発明の実施例について図面を参照して説明する。

図１に示すように本発明の電源ＩＣ１０は、図７に示す従来例と同様に、電源電圧生成回路５と放電トランジスタＱ１が設けられている。なお、図７と同一の構成要素は同一の参照番号で示し、その説明を省略する。

放電トランジスタＱ１は、図７とは異なり、ワンショット回路１６にて制御される。ワンショット回路１６は、電源電圧生成回路５をオン／オフするためのコントロール信号ＶＣＮＴに応じてワンショットパルスＶＧを生成する。すなわち、電源電圧生成回路５がオンからオフ状態に切り替わったときに、放電トランジスタＱ１をワンショットパルスで駆動しその期間のみコンデンサＣに充電された電荷の放電を行う。かくして、放電トランジスタを介して出力端子からＧＮＤへ電流を流す時間を短く設定している。なお、電源電圧生成回路５は、オペアンプ５０、抵抗Ｒ１およびＲ２と基準電圧Ｖｒｅｆによって構成される。コントロール信号ＶＣＮＴはオペアンプ５０に供給され、コントロール信号ＶＣＮＴがアクティブレベルのときは基準電圧Ｖｒｅｆと抵抗Ｒ１およびＲ２とで決定される電源電圧ＶＯＵＴを生成し出力する。一方、コントロール信号ＶＣＮＴが非アクティブレベルのときはオペアンプ５０の出力電圧が接地電位となるように動作する。

図２に、図１に示される電源ＩＣ１０の動作を示す。コントロール信号ＶＣＮＴがアクティブレベルのときは、電源電圧生成回路５が動作状態となる一方、放電トランジスタＱ１はオフとなるため、出力電圧ＶＯＵＴが出力端子４を介して出力される。その後、コントロール信号ＶＣＮＴがアクティブレベルから非アクティブレベルに切り替わると、電源電圧生成回路５は非動作状態となる（時刻Ｔ１）。ワンショット回路１６はコントロール信号ＶＣＮＴの立ち下がりの変化に応じてワンショットパルスＶＧを生成する。このワンショットパルスＶＧによって放電トランジスタＱ１がオンし、出力端子に接続されているコンデンサＣに充電された電荷を急速に放電し電源ＩＣの出力電圧を速やかに接地電位にする（時刻Ｔ２）。

したがって、電源電圧生成回路５の非動作状態において、出力端子に外部から電圧が印加されたとしても（時刻Ｔ３）、放電トランジスタＱ１はオフしているため放電トランジスタＱ１を介して出力端子から接地電位に電流が流れることはない。電源電圧生成回路５が動作状態であるときから出力端子がほかの信号線とショートしていたとしても、放電トランジスタＱ１を介して出力端子から接地電位へ電流が流れる時間を短くすることができる。よって、放電トランジスタＱ１が破壊されるのを防止することができる。このようにして、本発明によれば、電源ＩＣの出力端子がほかの配線パターンとショートしていた場合であっても放電トランジスタＱ１を保護することができる。

なお、放電トランジスタＱ１がオフした後、コンデンサＣに充電されていた電荷は電源電圧生成回路５に設けられた抵抗Ｒ１およびＲ２を介して放電される。これら抵抗Ｒ１およびＲ２は放電トランジスタＱ１のオン抵抗に比べて数十〜数百倍の抵抗値を有しているため放電時定数は大きくなるが、放電トランジスタＱ１によって放電させた後、出力端子を接地電位に保つためには十分である。

図３にワンショット回路１６の一実施例を示す。

図３に示されるワンショット回路１６は、コントロール信号ＶＣＮＴを入力するバッファ回路１７と、ディレイ回路１８と、バッファ回路１７の出力とディレイ回路１８の出力とを入力するＥＸＯＲ回路１９とにより構成される。

図４に、図３に示されるワンショット回路１６の動作を示す。コントロール信号ＶＣＮＴがアクティブレベルから非アクティブレベルに切り替わると、ディレイ回路１８の出力は遅延時間ｔｄをもって非アクティブレベルとなり、このディレイ回路１８の出力とコントロール信号ＶＣＮＴとがＥＸＯＲ回路１９に入力されることによってパルス幅ｔｄのワンショットパルス信号ＶＧが生成される。この信号ＶＧによって放電トランジスタＱ１がオンし、出力端子に接続されているコンデンサに充電された電荷を急速に放電し、電源ＩＣの出力電圧をすばやく接地電位にする。なお、ディレイ回路１８にて設定される遅延時間ｔｄは、コンデンサの電荷を放電するために十分な時間に設定される。

次に、本発明のほかの実施例について図５を参照して説明する。

図５に示すように本発明の別の実施例による電源ＩＣ１１は、図１に示された電源ＩＣ１０に加え、放電トランジスタＱ１に対して並列に接続されたトランジスタＱ２を設ける。なお、図１と同一の構成要素は同じ参照番号で示し、その説明を省略する。

トランジスタＱ２は、放電トランジスタＱ１のオン抵抗よりも大きく設定され、電源電圧生成回路５が非動作状態となったときに出力端子を接地電位に維持するために設けられている。したがって、トランジスタＱ２は電源電圧生成回路５と同様にコントロール信号ＶＣＮＴに応じて制御される。これにより、電源電圧生成回路５が動作状態から非動作状態に切り替わったときには、オン抵抗の小さい放電トランジスタＱ１を介して放電経路が形成され、コンデンサＣの電荷は急速に放電される。放電トランジスタＱ１がオフした後は、トランジスタＱ２により放電経路が形成され、放電トランジスタＱ１がオフした後には、オン状態に保たれているトランジスタＱ２によって出力端子を接地電位に保つことができる。なお、トランジスタＱ２は、放電トランジスタＱ１に比べてオン抵抗が大きいので放電トランジスタＱ１に比べて小さい電流しか流すことができないため、破壊されにくい。

したがって、図５で示される電源ＩＣ１１は図１で示される電源ＩＣ１０に比べて、出力端子を急速に接地電位にできると共に放電トランジスタＱ１がオフした後も出力端子を接地電位に維持することができる。なお、トランジスタＱ２と出力端子間の抵抗を高めるためにさらに抵抗素子を設けてもよい。
なお、本発明は上記実施例に限られたものではなく、適宜変更することが可能である。たとえば、放電トランジスタＱ１はＮＭＯＳトランジスタで構成されているがＮＰＮトランジスタであっても構わない。

本発明の実施例にかかる電源ＩＣを示す回路図である。 図１の動作を示す信号波形図である。 本発明の実施例にかかるワンショット回路を示す回路図である。 図３の動作を示す信号波形図である。 本発明のほかの実施例にかかる電源ＩＣを示す回路図である。 電池を電源とする機器を構成するセット基板のブロック図である。 従来の電源ＩＣを示す回路図である。 図７の動作を示す信号波形図である。

符号の説明

１、１０、１１、１０２、１０３、１０４ 電源ＩＣ
２ 電池
３ 制御端子
４ 出力端子
５ 電源電圧生成回路
６、２１ インバータ
１６ ワンショット回路

Claims (5)

1. 電源電圧を生成し出力端子から出力する電源電圧生成回路と、前記出力端子を接地電位にする放電トランジスタとを備え、前記放電トランジスタをワンショットパルスで駆動することを特徴とする電源ＩＣ。
2. 前記電源電圧生成回路の動作／非動作を制御するためのコントロール信号に基づき前記ワンショットパルスを生成するワンショット回路をさらに備えることを特徴とする請求項１記載の電源ＩＣ。
3. 前記ワンショット回路は、前記コントロール信号が入力されるディレイ回路を有し、前記コントロール信号と前記ディレイ回路の出力信号とに基づきワンショットパルスを生成することを特徴とする請求項２記載の電源ＩＣ。
4. 前記放電トランジスタに並列に接続され前記コントロール信号によって制御される第２のトランジスタをさらに備えることを特徴とする請求項２記載の電源ＩＣ。
5. 前記第２のトランジスタは前記放電トランジスタよりもオン抵抗が大きいことを特徴とする請求項４記載の電源ＩＣ。

Images