JP2007116650A - ダイヤフラム及びダイヤフラムの製造方法並びにコンデンサマイクロホン - Google Patents
ダイヤフラム及びダイヤフラムの製造方法並びにコンデンサマイクロホン Download PDFInfo
- Publication number
- JP2007116650A JP2007116650A JP2006028439A JP2006028439A JP2007116650A JP 2007116650 A JP2007116650 A JP 2007116650A JP 2006028439 A JP2006028439 A JP 2006028439A JP 2006028439 A JP2006028439 A JP 2006028439A JP 2007116650 A JP2007116650 A JP 2007116650A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- diaphragm
- film
- internal stress
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Pressure Sensors (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
- Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
Abstract
【課題】 内部応力が高精度に制御されたダイヤフラム及びその製造方法並びにそのダイヤフラムを用いたコンデンサマイクロホンを提供する。
【解決手段】 第一の薄膜を堆積により形成し、前記第一の薄膜と内部応力が異なる第二の薄膜を形成することにより前記第一の薄膜と前記第二の薄膜とを有する複層膜からなるダイヤフラムの内部応力を調整する、ことを含むダイヤフラムの製造方法。
【選択図】 図1
【解決手段】 第一の薄膜を堆積により形成し、前記第一の薄膜と内部応力が異なる第二の薄膜を形成することにより前記第一の薄膜と前記第二の薄膜とを有する複層膜からなるダイヤフラムの内部応力を調整する、ことを含むダイヤフラムの製造方法。
【選択図】 図1
Description
本発明は、ダイヤフラム及びダイヤフラムの製造方法並びにコンデンサマイクロホンに関し、特に半導体膜を用いたコンデンサマイクロホン、加速度センサなどのMEMS(Micro Electronics Mechanical System)に用いられるダイヤフラム及びその製造方法並びにコンデンサマイクロホンに関する。
半導体デバイスの製造プロセスを応用して製造可能なコンデンサマイクロホンや加速度センサが知られている。コンデンサマイクロホンは、プレートと音波によって振動するダイヤフラムのそれぞれに電極を有し、プレートとダイヤフラムとは絶縁性のスペーサによって互いに離間した状態で支持されている。コンデンサマイクロホンは、ダイヤフラムの変位による容量変化を電気信号に変換して出力する。したがって、コンデンサマイクロホンでは、ダイヤフラムの内部応力を適正に制御することが、感度の向上に不可欠である。例えば、非特許文献1に開示されたコンデンサマイクロホンでは、ダイヤフラムに引張応力が残存している場合にはダイヤフラムの振幅減少による感度低下が起こり、圧縮応力が残存している場合にはダイヤフラムの撓による感度低下が起こる。
従来、LPCVD(Low Pressure Chemical Vapor Deposition)等の堆積によりダイヤフラムを形成する場合、堆積後のアニールの条件設定によって内部応力を調整している。しかし、アニールの条件設定で内部応力を制御できる精度は高くないため、相当の余裕をもって引っ張り、圧縮いずれかの許容される方向で内部応力が残存するように、アニール条件が設定されている。
特許文献1に開示されている、ダイヤフラムの一端を自由端としたコンデンサマイクロホンでは、ダイヤフラムの内部応力が感度に与える影響が低減されている。しかし、ダイヤフラムを支持する構造が複雑であるため、製造歩留まりが低下し、製造コストが増大するという問題がある。
また、従来のコンデンサマイクロホンにおいては、コンデンサの対抗電極をなすプレートとダイヤフラムとが圧力室という空間を介して直接に相対しているため、高湿度環境下においてプレートとダイヤフラムとの間に結露が生じると、対抗電極間にリーク電流が発生し、マイクロホンの感度が低下するという問題がある。更に、いわゆるプルインが生じる場合に、対抗電極がショートする虞があり、このショートに起因して回路の故障やスパークによる破壊現象が発生するという問題もある。
また、従来のコンデンサマイクロホンにおいては、コンデンサの対抗電極をなすプレートとダイヤフラムとが圧力室という空間を介して直接に相対しているため、高湿度環境下においてプレートとダイヤフラムとの間に結露が生じると、対抗電極間にリーク電流が発生し、マイクロホンの感度が低下するという問題がある。更に、いわゆるプルインが生じる場合に、対抗電極がショートする虞があり、このショートに起因して回路の故障やスパークによる破壊現象が発生するという問題もある。
電気学会MSS−01−34
特表2004−506394号公報
本発明は、上述の問題を解決するために創作されたものであって、内部応力が高精度に制御されたダイヤフラム及びその製造方法並びにそのダイヤフラムを用いたコンデンサマイクロホンを提供することを第一の目的とする。また、コンデンサの対抗電極間の電流リークやショートの発生を防止し、高感度で安定した性能のコンデンサマイクロホンを提供することを第二の目的とする。
(1)上記第一の目的を達成するためのダイヤフラムの製造方法は、第一の薄膜を堆積により形成し、前記第一の薄膜と内部応力が異なる第二の薄膜を形成することにより前記第一の薄膜と前記第二の薄膜とを有する複層膜からなるダイヤフラムの内部応力を調整する、ことを含む。
要求される機能を持つダイヤフラムを単層薄膜で構成する場合、単層薄膜はダイヤフラムに要求される機能を実現するための化学的、機械的又は電気的な全ての特性を備えていなければならない。これらの要求を満たしながら単層薄膜の内部応力が高精度に制御できるプロセス条件を見いだすことは極めて困難であるため、内部応力の要求仕様が厳格なダイヤフラムを単層薄膜で形成する場合には、製造歩留まりが低下することになる。ダイヤフラムを複層膜で構成する場合、ダイヤフラムに要求される機能を各薄膜が相互に補完することができる。したがって、複層膜のダイヤフラムを製造する場合、例えば、要求される電気的特性を実現する第一の薄膜を堆積し、その後に複層膜全体の内部応力を高精度に調整するための第二の薄膜を形成することで、要求される電気的特性を満足させつつ機械的特性である内部応力特性を向上させることができる。
要求される機能を持つダイヤフラムを単層薄膜で構成する場合、単層薄膜はダイヤフラムに要求される機能を実現するための化学的、機械的又は電気的な全ての特性を備えていなければならない。これらの要求を満たしながら単層薄膜の内部応力が高精度に制御できるプロセス条件を見いだすことは極めて困難であるため、内部応力の要求仕様が厳格なダイヤフラムを単層薄膜で形成する場合には、製造歩留まりが低下することになる。ダイヤフラムを複層膜で構成する場合、ダイヤフラムに要求される機能を各薄膜が相互に補完することができる。したがって、複層膜のダイヤフラムを製造する場合、例えば、要求される電気的特性を実現する第一の薄膜を堆積し、その後に複層膜全体の内部応力を高精度に調整するための第二の薄膜を形成することで、要求される電気的特性を満足させつつ機械的特性である内部応力特性を向上させることができる。
(2)前記ダイヤフラムの製造方法は、前記第一の薄膜をアニールすることにより前記第一の薄膜の内部応力を低減し、前記第一の薄膜の表面に堆積させる前記第二の薄膜の厚さにより前記複層膜の内部応力を調整する、ことを含んでもよい。
堆積した第一の薄膜をアニールすることにより第一の薄膜の内部応力を低減し、およそ除去することができるが、その制御精度は高くない。第一の薄膜の表面に堆積させる第二の薄膜には、応力調整の機能だけを求めることができるため、その膜厚で複層膜の内部応力を微妙に調整することができる。こうして第一及び第二の薄膜を有する複層膜からなるダイヤフラムの内部応力をほぼ完全に除去することが可能になる。
堆積した第一の薄膜をアニールすることにより第一の薄膜の内部応力を低減し、およそ除去することができるが、その制御精度は高くない。第一の薄膜の表面に堆積させる第二の薄膜には、応力調整の機能だけを求めることができるため、その膜厚で複層膜の内部応力を微妙に調整することができる。こうして第一及び第二の薄膜を有する複層膜からなるダイヤフラムの内部応力をほぼ完全に除去することが可能になる。
(3)前記ダイヤフラムの製造方法は、前記第一の薄膜をアニールすることにより前記第一の薄膜の内部応力を低減し、前記第二の薄膜を前記第一の薄膜の表面に堆積させ、前記第二の薄膜の一部をエッチングすることにより前記複層膜の内部応力を調整する、ことを含んでもよい。
堆積した第一の薄膜をアニールすることにより第一の薄膜の内部応力を低減し、およそ除去することができるが、その制御精度は高くない。第一の薄膜の表面に堆積させる第二の薄膜には、応力調整の機能だけを求めることができるため、第二の薄膜をエッチングすることにより、複層膜の内部応力を微妙に調整することができる。こうして第一及び第二の薄膜を有する複層膜からなるダイヤフラムの内部応力をほぼ完全に除去することが可能になる。
堆積した第一の薄膜をアニールすることにより第一の薄膜の内部応力を低減し、およそ除去することができるが、その制御精度は高くない。第一の薄膜の表面に堆積させる第二の薄膜には、応力調整の機能だけを求めることができるため、第二の薄膜をエッチングすることにより、複層膜の内部応力を微妙に調整することができる。こうして第一及び第二の薄膜を有する複層膜からなるダイヤフラムの内部応力をほぼ完全に除去することが可能になる。
(4)前記ダイヤフラムの製造方法は、前記第二の薄膜を前記第一の薄膜の表面に堆積させ、前記第一の薄膜及び前記第二の薄膜を同時にアニールすることにより前記第一の薄膜と前記第二の薄膜とを有する複層膜の内部応力を調整する、ことを含んでもよい。
(5)上記第一の目的を達成するためのダイヤフラムは、第一の薄膜と、前記第一の薄膜の表面に固着している前記第一の薄膜と異なる内部応力のある第二の薄膜とを有する、全周が固定されている複層膜、を備える。
要求される機能を持つダイヤフラムを単層薄膜で構成する場合、単層薄膜はダイヤフラムに要求される機能を実現するための化学的、機械的又は電気的な全ての特性を備えていなければならない。これらの要求を満たしながら単層薄膜の内部応力が高精度に制御できるプロセス条件を見いだすことは極めて困難であるため、内部応力の要求仕様が厳格なダイヤフラムを単層薄膜で形成する場合には、製造歩留まりが低下することになる。ダイヤフラムを複層膜で構成する場合、ダイヤフラムに要求される機能を各薄膜が相互に補完することができる。したがって、複層膜のダイヤフラムは、例えば、要求される電気的特性を実現する第一の薄膜を堆積し、その後に複層膜全体の内部応力を高精度に調整するための第二の薄膜を形成する方法で製造できるため、内部応力特性を向上させることができる。
要求される機能を持つダイヤフラムを単層薄膜で構成する場合、単層薄膜はダイヤフラムに要求される機能を実現するための化学的、機械的又は電気的な全ての特性を備えていなければならない。これらの要求を満たしながら単層薄膜の内部応力が高精度に制御できるプロセス条件を見いだすことは極めて困難であるため、内部応力の要求仕様が厳格なダイヤフラムを単層薄膜で形成する場合には、製造歩留まりが低下することになる。ダイヤフラムを複層膜で構成する場合、ダイヤフラムに要求される機能を各薄膜が相互に補完することができる。したがって、複層膜のダイヤフラムは、例えば、要求される電気的特性を実現する第一の薄膜を堆積し、その後に複層膜全体の内部応力を高精度に調整するための第二の薄膜を形成する方法で製造できるため、内部応力特性を向上させることができる。
(6)前記第二の薄膜は、前記第一の薄膜より狭く、放射状に複数配列された一定の形態要素を有する形状であってもよい。
応力を調整する機能を持つ薄膜を放射状に複数配列された一定の形態要素を有する形状にすることにより、複層膜の変位が周方向で一定になる内部応力分布を実現することができる。
応力を調整する機能を持つ薄膜を放射状に複数配列された一定の形態要素を有する形状にすることにより、複層膜の変位が周方向で一定になる内部応力分布を実現することができる。
(7)前記第一の薄膜は、多結晶シリコンからなってもよい。前記第二の薄膜は、絶縁物からなってもよい。絶縁物からなる薄膜としては、シリコン酸化膜(SiO2)、シリコン窒化膜(Si3N4)、シリコン酸化窒化膜(SiON)、アルミナ膜(Al2O3)などがある。
(8)前記第一の薄膜は、不純物、例えば燐(P)がドープされた多結晶シリコンからなってもよい。前記第二の薄膜は、実質的に不純物が拡散していない多結晶シリコン又は非晶質シリコン(アモルファスシリコン)からなってもよい。
(9)上記第一の目的を達成するためのコンデンサマイクロホンは、固定電極と通孔を有するプレートと、可動電極を有し音波によって振動する、請求項5〜8のいずれか一項に記載のダイヤフラムと、前記プレートと前記ダイヤフラムとを絶縁しながら支持し、前記固定電極と前記可動電極の間に空隙を形成しているスペーサと、を備える。
(10)上記第二の目的を達成するためのコンデンサマイクロホンは、固定電極と通孔を有するプレートと、可動電極を有し音波によって振動するダイヤフラムと、前記プレートと前記ダイヤフラムとを絶縁しながら支持し、前記固定電極と前記可動電極の間に空隙を形成しているスペーサと、を備え、前記ダイヤフラムが、導電性の第一の薄膜と絶縁物又は実質的に不純物がドープされていない多結晶シリコン若しくは非晶質シリコンからなる第二の薄膜とを有する複合膜からなり、前記第二の薄膜が、前記第一の薄膜の前記プレート側に設けられている。
ダイヤフラムの絶縁性又は高抵抗の第二の薄膜が、導電性の第一の薄膜のプレート側に設けられているため、高湿度環境下においてプレートとダイヤフラムとの間に結露が生じた場合でも、コンデンサの対抗電極間にリーク電流が発生してマイクロホンの感度が低下することが防止される。また、プルインが生じた場合でも、対抗電極間のショートが防止され、このようなショートに起因する回路の故障やスパークによる破壊現象の発生が回避される。
尚、請求項に記載された方法の各動作の順序は、技術上の阻害要因がない限り、記載順に限定されるものではなく、どのような順番で実行されてもよく、また同時に実行されてもよい。
ダイヤフラムの絶縁性又は高抵抗の第二の薄膜が、導電性の第一の薄膜のプレート側に設けられているため、高湿度環境下においてプレートとダイヤフラムとの間に結露が生じた場合でも、コンデンサの対抗電極間にリーク電流が発生してマイクロホンの感度が低下することが防止される。また、プルインが生じた場合でも、対抗電極間のショートが防止され、このようなショートに起因する回路の故障やスパークによる破壊現象の発生が回避される。
尚、請求項に記載された方法の各動作の順序は、技術上の阻害要因がない限り、記載順に限定されるものではなく、どのような順番で実行されてもよく、また同時に実行されてもよい。
以下、複数の実施例に基づいて本発明の実施の形態を説明する。
(第一実施例)
図1(A)は、第一実施例によるコンデンサマイクロホン1の構成を示す模式図である。コンデンサマイクロホン1は、図1(A)に断面図として描かれた感音部と図1(A)に回路図として描かれた検出部とを備えている。
(第一実施例)
図1(A)は、第一実施例によるコンデンサマイクロホン1の構成を示す模式図である。コンデンサマイクロホン1は、図1(A)に断面図として描かれた感音部と図1(A)に回路図として描かれた検出部とを備えている。
(感音部の構成)
バックプレート10とダイヤフラム30とは、それぞれの端部がスペーサ44に接続されており、スペーサ44によって両者の間に圧力室46を形成した状態で互いに平行に支持されている。ダイヤフラム30の音源側にバックプレート10が設けられている。バックプレート10には、ダイヤフラム30に音波を伝搬させるための通孔である複数の音響ホール18が形成されている。ダイヤフラム30の反バックプレート10側には、圧力緩衝室33の側壁面52を形成しているベース40が設けられている。
バックプレート10とダイヤフラム30とは、それぞれの端部がスペーサ44に接続されており、スペーサ44によって両者の間に圧力室46を形成した状態で互いに平行に支持されている。ダイヤフラム30の音源側にバックプレート10が設けられている。バックプレート10には、ダイヤフラム30に音波を伝搬させるための通孔である複数の音響ホール18が形成されている。ダイヤフラム30の反バックプレート10側には、圧力緩衝室33の側壁面52を形成しているベース40が設けられている。
バックプレート10は、導電膜22の絶縁膜45に固着していない円盤形の部分で構成されている。ダイヤフラム30は、第一の薄膜32の絶縁膜43と固着していない円盤形の部分と第二の薄膜14の絶縁膜45に固着していない円盤形の部分とで構成されている。導電性を有する第一の薄膜32及び導電膜22は、例えば不純物がドープされた多結晶Si(シリコン)からなり、平行平板コンデンサの対向電極を構成している。ダイヤフラム30の内部応力を調整している第二の薄膜14は、絶縁物、例えばSi3N4からなる。そしてこの第二の薄膜14は第一の薄膜32のバックプレート10側に設けられている。
スペーサ44は、圧力室46の側壁面16を構成している絶縁膜45と、第一の薄膜32、第二の薄膜14及び導電膜22の圧力室46の側壁面16より外側の部分で構成されている。ベース40は、絶縁膜43及び基膜51によって構成されている。絶縁膜43及び絶縁膜45は、例えばSiO2からなる。基膜51は例えば単結晶シリコンからなる。
スペーサ44は、圧力室46の側壁面16を構成している絶縁膜45と、第一の薄膜32、第二の薄膜14及び導電膜22の圧力室46の側壁面16より外側の部分で構成されている。ベース40は、絶縁膜43及び基膜51によって構成されている。絶縁膜43及び絶縁膜45は、例えばSiO2からなる。基膜51は例えば単結晶シリコンからなる。
第一の薄膜32の内部応力はほぼ0に調整されている。第一の薄膜32のダイヤフラム30を構成している部分の全体に、第二の薄膜14のダイヤフラム30の内部応力を調整している部分、すなわち第二の薄膜14のダイヤフラム30を構成している部分の全体が固着している。第二の薄膜14には小さな引張応力が残存している。第二の薄膜14の内部応力は第二の薄膜14の膜厚によって調整されている。
また、ダイヤフラム30の絶縁性の第二の薄膜14が、導電性の第一の薄膜32のプレート10側に設けられているため、高湿度環境下においてプレート10とダイヤフラム30との間に結露が生じた場合でも、第二の薄膜14が絶縁機能を発揮して、コンデンサの対抗電極間にリーク電流が発生してマイクロホン1の感度が低下することを防止する。更に、対抗電極間にいわゆるプルインが生じた場合でも、第二の薄膜14の介在により、対抗電極間のショートが防止され、このようなショートに起因する回路の故障やスパークによる破壊現象の発生を回避する。
(検出部の構成)
ダイヤフラム30の対向電極を構成している導電性の第一の薄膜32には、抵抗器100の一端に接続されるリード線104が接続されている。バックプレート10の対向電極を構成している導電膜22には、グランドに接続されるリード線106が接続されている。抵抗器100の他端には、バイアス電源回路102の出力端に接続されるリード線108が接続されている。抵抗器100としては抵抗値が大きなものを使用する。具体的には、抵抗器100はGルオーダーの電気抵抗を有するものが望ましい。プリアンプ110の入力端には、コンデンサ112の一端に接続されるリード線114が接続されている。ダイヤフラム30と抵抗器100を接続しているリード線104は、コンデンサ112の他端にも接続されている。
ダイヤフラム30の対向電極を構成している導電性の第一の薄膜32には、抵抗器100の一端に接続されるリード線104が接続されている。バックプレート10の対向電極を構成している導電膜22には、グランドに接続されるリード線106が接続されている。抵抗器100の他端には、バイアス電源回路102の出力端に接続されるリード線108が接続されている。抵抗器100としては抵抗値が大きなものを使用する。具体的には、抵抗器100はGルオーダーの電気抵抗を有するものが望ましい。プリアンプ110の入力端には、コンデンサ112の一端に接続されるリード線114が接続されている。ダイヤフラム30と抵抗器100を接続しているリード線104は、コンデンサ112の他端にも接続されている。
(コンデンサマイクロホンの作動)
音波がバックプレート10の音響ホール18を通過してダイヤフラム30に伝搬すると、ダイヤフラム30は音波により振動する。ダイヤフラム30が振動すると、バックプレート10とダイヤフラム30との間の距離が変化するため、ダイヤフラム30とバックプレート10とにより構成されているコンデンサの静電容量が変化する。
ダイヤフラム30は抵抗値が大きい抵抗器100に接続されているため、コンデンサの静電容量がダイヤフラム30の振動により変化したとしても、コンデンサに蓄積されている電荷が抵抗器100を流れることは殆どない。すなわち、ダイヤフラム30とバックプレート10とにより形成されるコンデンサに蓄積されている電荷は、変化しないものとみなすことができる。したがって、コンデンサの静電容量の変化を、ダイヤフラム30とバックプレート10との間の電圧の変化として取り出すことが可能である。
コンデンサマイクロホン1は、ダイヤフラム30のグランドに対する電圧の変化をプリアンプ110で増幅することにより、コンデンサの静電容量の極めてわずかな変化を電気信号として出力する。すなわち、コンデンサマイクロホン1は、ダイヤフラム30に加わる音圧の変化をコンデンサの静電容量の変化に変換し、コンデンサの静電容量の変化を電圧の変化に変換することにより、音圧の変化に相関する電気信号を出力する。
音波がバックプレート10の音響ホール18を通過してダイヤフラム30に伝搬すると、ダイヤフラム30は音波により振動する。ダイヤフラム30が振動すると、バックプレート10とダイヤフラム30との間の距離が変化するため、ダイヤフラム30とバックプレート10とにより構成されているコンデンサの静電容量が変化する。
ダイヤフラム30は抵抗値が大きい抵抗器100に接続されているため、コンデンサの静電容量がダイヤフラム30の振動により変化したとしても、コンデンサに蓄積されている電荷が抵抗器100を流れることは殆どない。すなわち、ダイヤフラム30とバックプレート10とにより形成されるコンデンサに蓄積されている電荷は、変化しないものとみなすことができる。したがって、コンデンサの静電容量の変化を、ダイヤフラム30とバックプレート10との間の電圧の変化として取り出すことが可能である。
コンデンサマイクロホン1は、ダイヤフラム30のグランドに対する電圧の変化をプリアンプ110で増幅することにより、コンデンサの静電容量の極めてわずかな変化を電気信号として出力する。すなわち、コンデンサマイクロホン1は、ダイヤフラム30に加わる音圧の変化をコンデンサの静電容量の変化に変換し、コンデンサの静電容量の変化を電圧の変化に変換することにより、音圧の変化に相関する電気信号を出力する。
(製造方法)
図2及び図3は、第一実施例によるコンデンサマイクロホン1の製造方法を示す断面図である。
はじめに図2(A)に示すように、基膜51及び絶縁膜43を形成する。具体的には例えば基膜51である単結晶シリコン基板の表面にCVD法によりSiO2を堆積させることにより絶縁膜43を形成する。単結晶シリコン基板の熱酸化により絶縁膜43を形成しても良いが、後述するSiO2からなる絶縁膜45とSiO2からなる絶縁膜43とのエッチングレートを同一にするため、CVD法によりSiO2を堆積させることが好ましい。
図2及び図3は、第一実施例によるコンデンサマイクロホン1の製造方法を示す断面図である。
はじめに図2(A)に示すように、基膜51及び絶縁膜43を形成する。具体的には例えば基膜51である単結晶シリコン基板の表面にCVD法によりSiO2を堆積させることにより絶縁膜43を形成する。単結晶シリコン基板の熱酸化により絶縁膜43を形成しても良いが、後述するSiO2からなる絶縁膜45とSiO2からなる絶縁膜43とのエッチングレートを同一にするため、CVD法によりSiO2を堆積させることが好ましい。
次に図2(B)に示すように、第一の薄膜32を絶縁膜43の表面に堆積させる。具体的には例えばLPCVD法により多結晶Siを絶縁膜43の表面に堆積させる。堆積した多結晶Si膜に、ドナー又はアクセプタとなる不純物をイオン注入によりドープしてもよいし、多結晶Si膜を堆積させるときにインサイチュで不純物をドープしてもよい。
次に第一の薄膜32をアニールすることにより第一の薄膜32の内部応力を低減し、ほぼ除去する。具体的には例えば、不純物として例えばPが拡散している多結晶Si膜を約1000℃に加熱することにより内部応力をほぼ除去する。但し、内部応力の除去についての制御精度はそれ程高くはないため、第一の薄膜32には調整誤差として例えば圧縮応力が生じ得る。
次に図2(C)に示すように、第二の薄膜14を第一の薄膜32の表面に堆積させる。具体的には例えばLPCVD法によりSi3N4を第一の薄膜32の表面に堆積させる。第二の薄膜14の膜厚は、第一の薄膜32の内部応力の最大調整誤差として生じ得る圧縮応力をほぼ完全に打ち消すことができる最小の引張応力が生ずる範囲で最小の膜厚に設定される。さらにSi3N4を成膜する際にH2Cl2とNH3の流量比及び成膜温度を調整してあらかじめ内部応力を変化させておく手法を用いてもよい。こうして第一の薄膜32と第二の薄膜14とからなる複層膜の内部応力をほぼ完全に除去することが可能になる。
次に図2(D)に示すように、第一の薄膜32及び第二の薄膜14をエッチングすることにより所望のパターンを得る。具体的には、第二の薄膜14の表面にマスクをリソグラフィにより形成し、第二の薄膜14及び第一の薄膜32をそれぞれCH4とCHF3の混合ガス、Cl2とO2の混合ガスなどを用いてエッチングする。
次に図2(E)に示すように、第二の薄膜14の表面に絶縁膜45を堆積させる。具体的には例えば、CVD法によりSiO2を堆積させる。
次に図3(F)に示すように、絶縁膜45の表面に導電膜22を形成する。具体的には例えば、LPCVD法により多結晶Siを絶縁膜45の表面に堆積させる。堆積した多結晶Si膜に、ドナー又はアクセプタとなる不純物をイオン注入によりドープしてもよいし、多結晶Si膜を堆積させるときにインサイチュで不純物をドープしてもよい。
次に図3(G)に示すように、導電膜22に音響ホール18を形成する。具体的には、導電膜22の表面にマスクをリソグラフィにより形成し、導電膜22をCl2とO2の混合ガスによりエッチングする。
次に図3(H)に示すように、基膜51をエッチングして圧力緩衝室33の一部を形成する。具体的には、基膜51の表面に圧力緩衝室33の側壁面52に対応する円形の開口部を有するマスクをリソグラフィにより形成し、基膜51をSF6ガスを用いてエッチングする。
次に図3(I)に示すように、絶縁膜43及び絶縁膜45をエッチングして圧力緩衝室33の残部と圧力室46を形成する。具体的には、基膜51及び導電膜22をマスクとしてHF液などを用いて絶縁膜43及び絶縁膜45をエッチングする。その結果、第一の薄膜32及び第二の薄膜32の円盤形の部分が空隙を挟んで開放された状態になり、コンデンサマイクロホン1の感音部が完成する。
(第二実施例)
図4は、第二実施例によるコンデンサマイクロホン2を示す模式図である。第一実施例で説明された構成要素に対応する構成要素には同一の符号が付されている。図4に示すように、導電性の第一の薄膜32は、内部応力を調整するための第二の薄膜14のバックプレート10側に形成されていてもよい。すなわち、第一の薄膜32、第二の薄膜14のいずれを先に形成してもよい。但し、第一の薄膜32が第二の薄膜14のバックプレート10側に形成されている場合には、第二の薄膜14がコンデンサの対抗電極間における絶縁機能を発揮することはない。
図4は、第二実施例によるコンデンサマイクロホン2を示す模式図である。第一実施例で説明された構成要素に対応する構成要素には同一の符号が付されている。図4に示すように、導電性の第一の薄膜32は、内部応力を調整するための第二の薄膜14のバックプレート10側に形成されていてもよい。すなわち、第一の薄膜32、第二の薄膜14のいずれを先に形成してもよい。但し、第一の薄膜32が第二の薄膜14のバックプレート10側に形成されている場合には、第二の薄膜14がコンデンサの対抗電極間における絶縁機能を発揮することはない。
(第三実施例)
図5及び図6は、第三実施例によるコンデンサマイクロホン3を説明するための図である。第一実施例で説明された構成要素に対応する構成要素には同一の符号が付されている。
ダイヤフラム30を構成している第二の薄膜14の部分は、第一の薄膜32のダイヤフラム30を構成している部分の一部に固着している。
ダイヤフラム30を構成している第二の薄膜14の部分は、図5(B)、図5(C)に示すようなダイヤフラム30の周方向に等間隔で配列される断片的な形状であってもよいし、図6(A)に示すような放射形状であってもよいし、図6(B)に示すようなダイヤフラム30と同心円の形状であってもよい。
図5及び図6は、第三実施例によるコンデンサマイクロホン3を説明するための図である。第一実施例で説明された構成要素に対応する構成要素には同一の符号が付されている。
ダイヤフラム30を構成している第二の薄膜14の部分は、第一の薄膜32のダイヤフラム30を構成している部分の一部に固着している。
ダイヤフラム30を構成している第二の薄膜14の部分は、図5(B)、図5(C)に示すようなダイヤフラム30の周方向に等間隔で配列される断片的な形状であってもよいし、図6(A)に示すような放射形状であってもよいし、図6(B)に示すようなダイヤフラム30と同心円の形状であってもよい。
尚、ダイヤフラム30の平面視形状は、図5(B)に示すように円形でもよいし、図5(C)に示すように矩形でもよい。すなわち、圧力室46及び圧力緩衝室33の平面視形状は円形でもよいし、矩形でもよい。
第三実施例によるコンデンサマイクロホン3は、第一実施例によるコンデンサマイクロホン1の製造方法の一工程として説明した図2(D)に示す工程において、第一の薄膜32をエッチングするためのマスクと、第二の薄膜14をエッチングするためのマスクとを異形状にすることにより、製造することができる。
第二の薄膜14のダイヤフラム30を構成している部分を第一の薄膜32のダイヤフラム30を構成している部分よりも小さく形成することにより、第二の薄膜14の膜厚を成膜に有利な膜厚に設定することができる。すなわち、高い均一性を確保できる膜厚や、スループットが高くなる膜厚を設定した上で、目標応力が得られるダイヤフラム30を構成する第二の薄膜14の部分の形状を設定することができる。
(第四実施例)
図7は、第四実施例によるコンデンサマイクロホン4を示す模式図である。第一実施例で説明された構成要素に対応する構成要素には同一の符号が付されている。
ダイヤフラム30は、スペーサ44から一部切り離されていてもよい。具体的には、ダイヤフラム30を構成している第一の薄膜32の部分は、スペーサ44を構成している第一の薄膜32の部分から大部分が切り離されていてもよい。このように構成することによりダイヤフラム30の周辺部の剛性を下げることができるため、ダイヤフラム30の振幅を大きくし、コンデンサマイクロホン4の感度を上げることができる。
図7は、第四実施例によるコンデンサマイクロホン4を示す模式図である。第一実施例で説明された構成要素に対応する構成要素には同一の符号が付されている。
ダイヤフラム30は、スペーサ44から一部切り離されていてもよい。具体的には、ダイヤフラム30を構成している第一の薄膜32の部分は、スペーサ44を構成している第一の薄膜32の部分から大部分が切り離されていてもよい。このように構成することによりダイヤフラム30の周辺部の剛性を下げることができるため、ダイヤフラム30の振幅を大きくし、コンデンサマイクロホン4の感度を上げることができる。
(第五実施例)
ここまでに説明した実施例では、ダイヤフラム30を構成する第一の薄膜32の内部応力を調整した後に第二の薄膜14によってダイヤフラム30全体の内部応力を調整することについて説明した。しかし、第一の薄膜32と第二の薄膜14の内部応力を同時に調整することによってダイヤフラム30全体の内部応力を調整することもできる。
具体的には例えば、LPCVD法により多結晶Siを堆積させPなどの不純物がドープされた第一の薄膜32を形成し、その後、アニール工程を経ずにLPCVD法により不純物がドープされていない多結晶Siを堆積させて第二の薄膜14を形成し、その後、アニール工程によって第一の薄膜32及び第二の薄膜14の内部応力を同時に調整する。図8に示すように、LPCVD法により堆積しPがドープされている多結晶Siは、アニール前には大きな引張応力を持ち、アニール温度の上昇に伴って引張応力が減少し、約1000℃で応力が除去され、さらにアニール温度が高まるにつれて圧縮応力が増大する。逆に、LPCVD法により堆積し不純物がドープされていない多結晶Siは、アニール前には大きな圧縮応力を持ち、アニール温度の上昇に従って圧縮応力が徐々に減少する。一方、不純物がドープされていない非晶質Siは、アニール前には大きな圧縮応力を持つが、アニール温度の上昇に伴って圧縮応力が急激に減少し、750℃で応力が除去され、さらにアニール温度が高まるにつれ、引張応力を持つようになる。
そこで、これらの特性を活かすことにより、Pがドープされている多結晶Siの内部応力と不純物がドープされていない多結晶Si又は非晶質Siの内部応力とが互いに打消し合って、両者の内部応力の和、即ち第一の薄膜32及び第二の薄膜14からなる複合膜の内部応力がほぼ完全に除去されるか或いは極めて小さい引張応力になるようにアニール温度を調整する。
尚、図8〜図10に示すグラフは、RTA(Rapid Thermal Annealing)装置によってアニールして得た実験結果を示している。
ここまでに説明した実施例では、ダイヤフラム30を構成する第一の薄膜32の内部応力を調整した後に第二の薄膜14によってダイヤフラム30全体の内部応力を調整することについて説明した。しかし、第一の薄膜32と第二の薄膜14の内部応力を同時に調整することによってダイヤフラム30全体の内部応力を調整することもできる。
具体的には例えば、LPCVD法により多結晶Siを堆積させPなどの不純物がドープされた第一の薄膜32を形成し、その後、アニール工程を経ずにLPCVD法により不純物がドープされていない多結晶Siを堆積させて第二の薄膜14を形成し、その後、アニール工程によって第一の薄膜32及び第二の薄膜14の内部応力を同時に調整する。図8に示すように、LPCVD法により堆積しPがドープされている多結晶Siは、アニール前には大きな引張応力を持ち、アニール温度の上昇に伴って引張応力が減少し、約1000℃で応力が除去され、さらにアニール温度が高まるにつれて圧縮応力が増大する。逆に、LPCVD法により堆積し不純物がドープされていない多結晶Siは、アニール前には大きな圧縮応力を持ち、アニール温度の上昇に従って圧縮応力が徐々に減少する。一方、不純物がドープされていない非晶質Siは、アニール前には大きな圧縮応力を持つが、アニール温度の上昇に伴って圧縮応力が急激に減少し、750℃で応力が除去され、さらにアニール温度が高まるにつれ、引張応力を持つようになる。
そこで、これらの特性を活かすことにより、Pがドープされている多結晶Siの内部応力と不純物がドープされていない多結晶Si又は非晶質Siの内部応力とが互いに打消し合って、両者の内部応力の和、即ち第一の薄膜32及び第二の薄膜14からなる複合膜の内部応力がほぼ完全に除去されるか或いは極めて小さい引張応力になるようにアニール温度を調整する。
尚、図8〜図10に示すグラフは、RTA(Rapid Thermal Annealing)装置によってアニールして得た実験結果を示している。
Pがドープされている多結晶Siと不純物がドープされていない多結晶Siとの積層膜の場合、そのアニール温度を低くすることができる。図9に示すように、例えばPがドープされている多結晶Si層の積層膜全体に対する膜厚比率を76とすると800〜900℃、膜厚比率を68とすると590℃から830℃のアニール温度によって、積層膜の内部応力をほぼ完全に除去するか或いは極めて小さい引張応力(例えば0から5MPa)にすることができる。これに対し、単層膜の場合、内部応力を極めて小さい引張応力(例えば0から5MPa)とするためには、930℃超の高いアニール温度が必要とされる。
同様に、Pがドープされた多結晶Siと不純物がドープされていない非晶質Siとの組み合わせによる複合膜の場合でも、アニール温度の設定により、複合膜の内部応力がほぼ完全に除去されるか或いは極めて小さい引張応力になるように調整することができる。例えば、図10に示すように、膜厚比率を問わずアニール温度が930℃を超えれば複合膜の内部応力がほぼ完全に除去されるか或いは極めて小さい引張応力(例えば0から5MPa)となる。一方、アニール温度を低く設定する場合、Pがドープされた多結晶Siと不純物がドープされていない非晶質Siとの組み合わせでは、膜厚比率とアニール温度との調整により任意の内部応力にすることができる。尚、840℃から930℃は、アモルファスが結晶化するため、アニール温度の設定としては好ましくない。
1、2、3、4:コンデンサマイクロホン、10:バックプレート、14:第二の薄膜、18:音響ホール(通孔)、30:ダイヤフラム、32:第一の薄膜、44:スペーサ、44:圧力室(空隙)。
Claims (10)
- 第一の薄膜を堆積により形成し、
前記第一の薄膜と内部応力が異なる第二の薄膜を形成することにより前記第一の薄膜と前記第二の薄膜とを有する複層膜からなるダイヤフラムの内部応力を調整する、
ことを含むダイヤフラムの製造方法。 - 前記第一の薄膜をアニールすることにより前記第一の薄膜の内部応力を低減し、
前記第一の薄膜の表面に堆積させる前記第二の薄膜の厚さにより前記複層膜の内部応力を調整する、
ことを含む請求項1に記載のダイヤフラムの製造方法。 - 前記第一の薄膜をアニールすることにより前記第一の薄膜の内部応力を低減し、
前記第二の薄膜を前記第一の薄膜の表面に堆積させ、
前記第二の薄膜の一部をエッチングすることにより前記複層膜の内部応力を調整する、
ことを含む請求項1に記載のダイヤフラムの製造方法。 - 前記第二の薄膜を前記第一の薄膜の表面に堆積させ、
前記第一の薄膜及び前記第二の薄膜を同時にアニールすることにより前記第一の薄膜と前記第二の薄膜とを有する複層膜の内部応力を調整する、
ことを含む請求項1に記載のダイヤフラムの製造方法。 - 第一の薄膜と、前記第一の薄膜の表面に固着している前記第一の薄膜と異なる内部応力のある第二の薄膜とを有する、全周が固定されている複層膜、
を備えるダイヤフラム。 - 前記第二の薄膜は、前記第一の薄膜より狭く、放射状に複数配列された一定の形態要素を有する形状である、
請求項5に記載のダイヤフラム。 - 前記第一の薄膜は、多結晶シリコンからなり、
前記第二の薄膜は、絶縁物からなる、
請求項5又は6に記載のダイヤフラム。 - 前記第一の薄膜は、不純物がドープされた多結晶シリコンからなり、
前記第二の薄膜は、実質的に不純物がドープされていない多結晶シリコン又は非晶質シリコンからなる、
請求項5又は6に記載のダイヤフラム。 - 固定電極と通孔を有するプレートと、
可動電極を有し音波によって振動する、請求項5〜8のいずれか一項に記載のダイヤフラムと、
前記プレートと前記ダイヤフラムとを絶縁しながら支持し、前記固定電極と前記可動電極の間に空隙を形成しているスペーサと、
を備えるコンデンサマイクロホン。 - 固定電極と通孔を有するプレートと、
可動電極を有し音波によって振動するダイヤフラムと、
前記プレートと前記ダイヤフラムとを絶縁しながら支持し、前記固定電極と前記可動電極の間に空隙を形成しているスペーサと、を備え、
前記ダイヤフラムが、導電性の第一の薄膜と絶縁物又は実質的に不純物がドープされていない多結晶シリコン若しくは非晶質シリコンからなる第二の薄膜とを有する複合膜からなり、
前記第二の薄膜が、前記第一の薄膜の前記プレート側に設けられている、
コンデンサマイクロホン。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006028439A JP2007116650A (ja) | 2005-09-26 | 2006-02-06 | ダイヤフラム及びダイヤフラムの製造方法並びにコンデンサマイクロホン |
US11/534,915 US20070121972A1 (en) | 2005-09-26 | 2006-09-25 | Capacitor microphone and diaphragm therefor |
EP06020022.7A EP1771036A3 (en) | 2005-09-26 | 2006-09-25 | Capacitor microphone and diaphragm therefor |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005277377 | 2005-09-26 | ||
JP2006028439A JP2007116650A (ja) | 2005-09-26 | 2006-02-06 | ダイヤフラム及びダイヤフラムの製造方法並びにコンデンサマイクロホン |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007116650A true JP2007116650A (ja) | 2007-05-10 |
Family
ID=38098400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006028439A Pending JP2007116650A (ja) | 2005-09-26 | 2006-02-06 | ダイヤフラム及びダイヤフラムの製造方法並びにコンデンサマイクロホン |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007116650A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010079574A1 (ja) * | 2009-01-09 | 2010-07-15 | パナソニック株式会社 | Memsデバイス |
JP2012252138A (ja) * | 2011-06-02 | 2012-12-20 | Japan Display East Co Ltd | 表示装置および表示装置の製造方法 |
JP2018074585A (ja) * | 2016-11-04 | 2018-05-10 | 比特聯創(控股)有限公司 | 減衰を伴った硬質で均質なスピーカー用の放射型ダイアフラム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09508777A (ja) * | 1994-08-12 | 1997-09-02 | ザ チャールズ スターク ドレイパー ラボラトリー インク | 改良された低周波応答性を備えた音響トランスデューサ |
JP2002026007A (ja) * | 2000-07-10 | 2002-01-25 | Matsushita Electric Ind Co Ltd | 薄膜構造体の形成方法、及び薄膜構造体の応力調整方法 |
JP2002518913A (ja) * | 1998-06-11 | 2002-06-25 | マイクロトロニック アクティーゼルスカブ | 所定張力を持つダイアフラムを有するトランスデューサを製造する方法 |
JP2004356708A (ja) * | 2003-05-27 | 2004-12-16 | Hosiden Corp | 音響検出機構及びその製造方法 |
-
2006
- 2006-02-06 JP JP2006028439A patent/JP2007116650A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09508777A (ja) * | 1994-08-12 | 1997-09-02 | ザ チャールズ スターク ドレイパー ラボラトリー インク | 改良された低周波応答性を備えた音響トランスデューサ |
JP2002518913A (ja) * | 1998-06-11 | 2002-06-25 | マイクロトロニック アクティーゼルスカブ | 所定張力を持つダイアフラムを有するトランスデューサを製造する方法 |
JP2002026007A (ja) * | 2000-07-10 | 2002-01-25 | Matsushita Electric Ind Co Ltd | 薄膜構造体の形成方法、及び薄膜構造体の応力調整方法 |
JP2004356708A (ja) * | 2003-05-27 | 2004-12-16 | Hosiden Corp | 音響検出機構及びその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010079574A1 (ja) * | 2009-01-09 | 2010-07-15 | パナソニック株式会社 | Memsデバイス |
JP2012252138A (ja) * | 2011-06-02 | 2012-12-20 | Japan Display East Co Ltd | 表示装置および表示装置の製造方法 |
JP2018074585A (ja) * | 2016-11-04 | 2018-05-10 | 比特聯創(控股)有限公司 | 減衰を伴った硬質で均質なスピーカー用の放射型ダイアフラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070121972A1 (en) | Capacitor microphone and diaphragm therefor | |
US8059842B2 (en) | Capacitor microphone | |
US7386136B2 (en) | Sound detecting mechanism | |
US10681472B2 (en) | MEMS microphone and method of manufacturing the same | |
JP2000022172A (ja) | 変換装置及びその製造方法 | |
KR100716637B1 (ko) | 음향 검출 기구 및 그 제조 방법 | |
US7805821B2 (en) | Method of making capacitance sensor | |
US10785577B2 (en) | MEMS microphone and method of manufacturing the same | |
JP2009038828A (ja) | コンデンサマイクロホン | |
JP2007116650A (ja) | ダイヤフラム及びダイヤフラムの製造方法並びにコンデンサマイクロホン | |
JP2007295516A (ja) | コンデンサマイクロホン | |
KR20080031467A (ko) | 컨덴서 마이크로폰 및 컨덴서 마이크로폰의 제조 방법 | |
JP3876915B1 (ja) | コンデンサマイクロホン及びコンデンサマイクロホンの製造方法 | |
JP2007274096A (ja) | ダイヤフラム及びその製造方法 | |
JP2007243757A (ja) | コンデンサマイクロホン | |
KR101692717B1 (ko) | 정전용량형 멤스 마이크로폰 및 그 제조방법 | |
US11932533B2 (en) | Signal processing circuit for triple-membrane MEMS device | |
KR101657652B1 (ko) | 정전용량형 멤스 마이크로폰 및 그 제조방법 | |
US10981780B2 (en) | Membrane support for dual backplate transducers | |
JP4587126B2 (ja) | コンデンサマイクロホン及びコンデンサマイクロホンの製造方法 | |
JP4771290B2 (ja) | 圧力センサの製造方法 | |
JP2008054307A (ja) | シリコンマイクロホン | |
KR101849851B1 (ko) | 음향센서 및 상기 음향센서용 멤브레인의 제조 방법 | |
JP6874943B2 (ja) | Mems素子 | |
WO2020237651A1 (zh) | Mems电容传感器及其制备方法、电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20090206 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Effective date: 20100816 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20101209 Free format text: JAPANESE INTERMEDIATE CODE: A02 |