JP2007116193A - 多層配線基板の製造方法、電子デバイス、電子機器 - Google Patents

多層配線基板の製造方法、電子デバイス、電子機器 Download PDF

Info

Publication number
JP2007116193A
JP2007116193A JP2007000466A JP2007000466A JP2007116193A JP 2007116193 A JP2007116193 A JP 2007116193A JP 2007000466 A JP2007000466 A JP 2007000466A JP 2007000466 A JP2007000466 A JP 2007000466A JP 2007116193 A JP2007116193 A JP 2007116193A
Authority
JP
Japan
Prior art keywords
conductive
wiring pattern
substrate
ink
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007000466A
Other languages
English (en)
Inventor
Masahiro Furusawa
昌宏 古沢
Hirofumi Kurosawa
弘文 黒沢
Takashi Hashimoto
貴志 橋本
Masaya Ishida
方哉 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007000466A priority Critical patent/JP2007116193A/ja
Publication of JP2007116193A publication Critical patent/JP2007116193A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】比較的簡素な製造工程で精巧な多層配線を形成することを可能とする多層配線基板の製造方法、電子デバイス及び電子機器を提供する。
【解決手段】導電性粒子を含む複数の導電性インク12をインクジェットヘッド11から基板10上に吐出して形成された配線パターン17及び導体ポスト18を含む多層配線基板の製造方法であって、複数の導電性インク12を基板10上に吐出する第一工程と、第一工程において吐出した複数の導電性インク12を乾燥させ、基板10上に配線パターン17を形成する第二工程と、導電性インク12を配線パターン17上に吐出する第三工程と、第三工程において吐出した導電性インク12を乾燥させ配線パターン17上に導体ポスト18を形成する第四工程と、配線パターン17と導体ポスト18とを加熱して一体化させる第五工程と、を含む。
【選択図】図1

Description

本発明は、多層配線基板の製造方法、電子デバイス、電子機器に関する。
従来、多層のプリント配線基板を製造する方法としては次の工程によるものがある。先ず、エッチングでパターン形成した単層基板を位置合わせして各層を積層する。次いで、上下の配線層を電気的に接続するために基板の所定の位置に貫通穴をあける。そして、その貫通穴の周囲をメッキなどで導通を持たせたり、導電性ペーストで埋めることで、多層のプリント配線基板を形成していた。
しかし、このような方法は、貫通穴の部分には部品搭載用のパッドを形成することができないため、また貫通穴の直径も通常0.3mm程度であるため、高密度実装に用いるのは困難であった。
近年では、表面実装密度をより向上させるために、非貫通の層間接続(インタースティシャルビアホール、以下「IVH」という)によって層間の電気的接続をとる方式が使われている。このような方式を用いることで、絶縁層に開けた穴を導電性ペーストで埋める、又は感光性樹脂を用いて絶縁層に設けた非貫通穴を金属メッキすることなどにより、全層をIVHで層間接続できるような、樹脂多層プリント配線板が実用化されている。
しかし、上記従来の方法はいずれも一旦絶縁層に穴をあけて、その穴の内部をメッキ又は導電性ペーストで導電性にするという手法を採っており、製造工程が複雑になるという問題点があった。
これに対して、特公平6−57455号公報には、絶縁層に穴を開けるのではなく、下層配線上にフォトリソグラフィを使って先に層間接続用の導体ポストを形成し、次いで、導体ポストの周囲に樹脂を塗布してホットプレスによって導体ポスト上面が露出するように絶縁膜を形成し、次いで、上層配線を形成することによって、多層配線を形成する方法が開示されている。
また、特開平9−46045号公報では、上記の層間接続用導体ポストを、スタッドバンプ、導電性ボール、金属微粒子の堆積により形成する方法が開示されている。
特公平6−57455号公報 特開平9−46045号公報 特開2000−204479号公報
しかしながら、上記公報に開示されている方法では、下層配線と層間接続用の導体ポストが別の方法で形成されるため、製造工程が複雑となる。また、上記公報に開示されている方法では、絶縁膜を全面に塗布した後にホットプレスで導体ポストの上面を露出させるので、導体ポストの高さが完全に揃える必要があるという問題点があった。
また、特開2000−204479号公報でも、絶縁層に穴を空けることなく、絶縁体の溶液を所望のパターンで描画し、加熱乾燥させることによって選択的に絶縁膜を形成する方法が開示されている。また、特開2000−204479号公報で開示されている方法では、導体パターンについて、シランカップリング剤などの無電解メッキのためのアクティベーターを液滴吐出方式(インクジェット方式)などで選択的に塗布し、その後にメッキを行なうことによって選択的に配線パターンを形成している。
このように、絶縁層と導体層が所定の順序で形成されるようにパターン塗布することで、三次元的な配線構造を形成することができる。
しかしながら、上記従来の技術では、メッキ工程を用いているので、ライン/スペースの幅が20μm/20μmのような精巧なパターンを形成することが困難であるという問題点及び廃液処理が必要であるなどの問題点があった。
本発明は、比較的簡素な製造工程で精巧な多層配線を形成することを可能とする多層配線基板、多層配線基板の製造方法、電子デバイス及び電子機器の提供を目的とする。
上記した目的を達成するために、請求項1に係る発明は、導電性粒子を含む複数の導電性インクをインクジェットヘッドから基板上に吐出して形成された配線パターン及び導体ポストを含む多層配線基板の製造方法であって、前記複数の導電性インクを前記基板上に吐出する第一工程と、前記第一工程において吐出した前記複数の導電性インクを乾燥させ、前記基板上に配線パターンを形成する第二工程と、前記導電性インクを前記配線パターン上に吐出する第三工程と、前記第三工程において吐出した前記導電性インクを乾燥させ、前記配線パターン上に導体ポストを形成する第四工程と、前記配線パターンと前記導体ポストとを加熱して一体化させる第五工程と、を含むことを特徴とする。
請求項1において、前記第四工程と前記第五工程との間に、前記導電性インクを前記導体ポスト上に吐出する工程と、前記導体ポスト上に配置した前記導電性インクを乾燥させ、前記導体ポストの高さを増加させる工程と、を含むことを特徴とする。
請求項1または2において、前記第一工程が、前記基板上に複数のインク滴を形成するものであり、前記第一工程と前記第二工程との間に、前記複数の導電性インクを吐出し、前記複数のインク滴同士の間に配置する工程を含み、前記第二工程が、前記複数のインク滴同士の間に配置した前記複数の導電性インクを乾燥させ、前記インク滴と結合させて前記配線パターンを形成するものである、ことを特徴とする。
請求項1ないし3のいずれかにおいて、前記第五工程の後に、絶縁膜を形成するためのインクをインクジェットヘッドから前記配線パターン上に吐出する工程と、前記絶縁膜を形成するためのインクを乾燥させ、前記導体ポストの少なくとも一部が前記絶縁膜から突出するよう前記配線パターン上に前記絶縁膜を形成する工程と、前記絶縁膜上に導電膜を形成し、前記配線パターンと前記導電膜とを前記絶縁膜により絶縁し、前記導体ポストと前記導電膜とを電気的に接続する工程と、を含むことを特徴とする。
請求項1ないし4のいずれかにおいて、前記第一工程の前に、前記基板上に紫外線を照射する工程を含む、ことを特徴とする。
請求項1ないし5において、前記第五工程の前に、前記配線パターンと前記導体ポストとが導電性を有さない、ことを特徴とする。
請求項1ないし6において、前記第五工程の後に、前記配線パターンと前記導体ポストとが導電性を有し、前記配線パターンと前記導体ポストとが電気的に接続する、ことを特徴とする。
請求項1ないし7において、前記導電性粒子が銀粒子である、ことを特徴とする。
請求項1ないし8において、前記第二工程が前記第一工程において吐出した前記複数の導電性インクを加熱することを含み、前記複数の導電性インクを加熱する温度が前記第五工程において前記配線パターンと前記導体ポストとを加熱する温度より低い、ことを特徴とする。
このような方法によれば、層間絶縁膜を形成するうえで、フォトリソグラフィ、エッチング及び穴あけ工程が不要となるので、多層配線基板の製造工程を単純なものにすることができ、製造装置の小型化、製造期間の短縮化及び製造コストの低減化が可能となる。
また、このような方法によれば、層間絶縁膜を形成するうえで、マスクが不要となるので、例えば、CADデータから直接層間絶縁膜を形成することが可能となり、設計から完成までの期間が短縮され、設計変更にも容易に対応できるようになる。
また、このような方法によれば、液滴吐出方式で層間絶縁膜を設けるので、導体ポストの上面が確実に露出した状態に層間絶縁膜を形成することができる。
このような方法によれば、セルフレベリング効果により、下層配線に多少の段差があってもその下層配線の上に形成される導体ポストの上面及び層間絶縁膜の上面がそろった平坦な面となり、良好な構造の多層配線基板を形成することができる。
このような方法によれば、導体ポストを形成するうえで、フォトリソグラフィ、エッチング及び穴あけ工程が不要となるので、多層配線基板の製造工程を単純なものにすることができ、製造装置の小型化、製造期間の短縮化及び製造コストの低減化が可能となる。
また、このような方法によれば、導体ポストを形成するうえで、マスクが不要となるので、例えば、CADデータから直接導体ポストを形成することが可能となり、設計から完成までの期間が短縮され、設計変更にも容易に対応できるようになる。
このような方法によれば、配線を形成するうえで、フォトリソグラフィ、エッチング及び穴あけ工程が不要となるので、多層配線基板の製造工程を単純なものにすることができ、製造装置の小型化、製造期間の短縮化及び製造コストの低減化が可能となる。
また、このような方法によれば、配線を形成するうえで、マスクが不要となるので、例えば、CADデータから直接導体ポストを形成することが可能となり、設計から完成までの期間が短縮されて、設計変更にも容易に対応できるようになる。
このような方法によれば、多層配線基板の全工程について、フォトリソグラフィ、エッチング及び穴あけ工程が不要となるので、多層配線基板の製造工程を大幅に単純なものにすることができ、さらなる製造装置の小型化、製造期間の短縮化及び製造コストの低減化が可能となる。
また、このような方法によれば、多層配線基板の全工程について、マスクが不要となるので、例えば、CADデータから直接多層配線基板を形成することが可能となり、設計から完成までの期間がより短縮され、設計変更にも容易に対応できるようになる。
このような方法によれば、液滴吐出装置が複数の吐出ヘッドを持っていたり、通常の画像印刷用のカラーインクジェットプリンターのように複数の液体(インク)を一つのヘッドの複数のノズル群に別々に供給するような構造のヘッドであれば、塗布パターンを制御する電子ファイル(ビットマップ)を入れ替えるだけで、一つの液滴吐出装置で層間絶縁膜、配線層及び導体ポストを形成することができるので、さらなる製造期間の短縮化及び製造コストの低減化が可能となり、設計変更にもさらに容易に対応できるようになる。
このような方法によれば、基板への導電性インクの吐出と乾燥とを交互に繰り返すことで、配線又は導体ポストをなす導電膜の厚さを徐々に大きくして所望の厚さ及び高さにすることができる。
また、この方法では、金属微粒子を含む導電性インク(溶剤)を乾燥させた後に、その塗布膜には同じ金属微粒子を含む導電性インクに対して撥液性があるので、その塗布膜に重ねて導電性インクを塗布しても広がらずに、高さ方向の膜厚だけを稼ぐことができるという効果がある。そこで、この効果を利用して、必要な部分にのみ導体ポストを形成することができる。
このような方法によれば、配線の幅を狭くすることができ、より精密な配線構造を形成することができる。
このような方法によれば、所定の位置に配線及び導体ポストを形成することが容易となる。
このような方法によれば、基板に吐出された導電性インクにおいて電気電導性を発現させることができる。すなわち、導電性インクを乾燥させただけでは電気電導性が発現しないので、焼成することで電気電導性を発現させるものである。
このような方法によれば、例えば、ポリイミドの前駆体を溶剤で希釈して液滴吐出することが可能な粘度にして液滴吐出した後、摂氏300度で焼成することで、層間絶縁膜を形成することができる。
このような方法によれば、層間絶縁膜の高さ(膜厚)と導体ポストの高さ(膜厚)が略同一となる良好な構造の多層配線基板を形成することができる。
また、このような方法によれば、液滴吐出方式でパターン塗布するにあたり、セルフレベリング効果が期待できる場合には、導体ポストを形成するのに用いたビットマップのネガパターンをそのまま使って(導体ポストの部分を避けて)層間絶縁膜を形成するための塗布を行うことができる。一方、セルフレベリング効果があまり期待できない場合は、一旦下層配線を避けるように、下層配線と同じ高さになるまで、層間絶縁膜を形成するための塗布を行った後、導体ポストの部分を避けるように同様の塗布を行なう。そして、最後に焼成を行って、ポリイミドなどからなる層間絶縁膜を完成させることができる。
このような方法によれば、簡素な製造工程で多層配線基板を製造することができる。すなわち、例えば、導体ポストの上面が露出し、それ以外の部分は導体ポスト上面と同じ高さの層間絶縁膜で覆われた状態となった後、再び、基板の撥水処理、液滴吐出方式での配線形成及び導電ポスト形成、焼成、層間絶縁膜の形成、焼成などを所定回数繰り返すことにより、原理的には層数について限度のない多層配線を形成することができる。
このような方法によれば、IC(集積回路)チップ上にいきなり液滴吐出で多層配線を形成することができる。
このような方法によれば、本発明の多層配線基板の製造方法とは別の製造方法で途中まで形成された基板に対して、本発明の多層配線基板の製造方法を用いて多層配線を形成することができる。
この方法は、例えば、両面実装に対応するのに好適である。例えば、最内層の基板にパターンを形成した後、又はその前にスルーホールを開けておいてそれを金属ペーストなどで埋め、その後は導体ポストを立てる工程から本発明の製造方法を用いることで、両面に実装された多層配線基板を液滴吐出方式のみを用いて形成することができる。
本発明に係る電子デバイスは、請求項1ないし9のいずれかに記載の多層配線基板の製造方法で製造された多層配線基板を含むことを特徴とする。
このような電子デバイスによれば、高密度な多層配線を高精度に形成することができる。
このような電子デバイスによれば、導体ポストが微小であるので、微小形状の電子デバ
イスを構成することができ、電子装置を小型化することができる。
このような電子デバイスによれば、層数の多い電子デバイスを高精度に形成することができ、電子装置を小型化することができる。
このような電子デバイスによれば、層数の多い電子デバイスを高精度に形成することができ、電子装置の小型化及び精密化が可能となる。
本発明に係る電子機器は、請求項10に記載の電子デバイスを含むことを特徴とする。
本発明によれば、電子機器の製造時間を短縮しながら製造コストの低減化及び小型化をすることが可能となる。
以下、本発明に係る多層配線基板の製造方法について、図面に基づいて説明する。
(第1実施形態)
図1乃至図3は、本発明の第1実施形態に係る多層配線基板の製造方法を示す工程図である。図1は撥インク処理工程から層間ポスト形成までを示している。
図2は層間絶縁膜形成工程を示している。図3は二層目配線パターン形成以降の工程を示している。本実施形態では基板10の片面側に多層プリント配線を形成する。
<導電性インク>
先ず、液滴吐出装置から吐出される液体であって、多層プリント配線を形成するときに用いられる導電性インクについて説明する。本実施形態では、直径10nm程度の金微粒子をトルエン中に分散させた金微粒子分散液(真空冶金社製、商品名「パーフェクトゴールド」)をトルエンで希釈し、その粘度が3[mPa・s]となるように調整し、この液体を導電性インクとして用いる。
<撥インク処理工程>
次に、基板の表面に施される撥インク処理(撥水処理)について説明する。この撥インク処理を施すことにより、基板上に吐出された導電性インクなどの位置をより高精度に制御することができる。先ず、ポリイミドからなる基板10をIPAにて洗浄後、波長254nmの紫外線を10mW/cm2の強度で10分間照射してさらに洗浄(紫外線照射洗浄)する。この基板10に撥インク処理を施すために、ヘキサデカフルオロ1、1、2、2、テトラヒドロデシルトリエトキシシラン0.1gと基板10を容積10リットルの密閉容器に入れて摂氏120度で2時間保持する。これにより、基板10上に撥インク性の単分子膜が形成される。この単分子膜が形成された基板10の表面と、その表面上に液滴された上記導電性インクとの接触角は、例えば約70度となる。
上記の撥インク処理後の基板表面と導電性インクとの接触角は、液滴吐出方式で多層プリント配線を形成するためには大きすぎる。そこで、この基板10に、前記洗浄をしたときと同じ波長(254nm)の紫外線を2分間照射する。その結果、導電性インクと基板表面の接触角は約35°となる。
なお、撥インク処理の代わりに受容層を形成してもよい。
<1層目配線形成工程>
上記撥インク処理が行われた基板10に上記導電性インクを吐出する。これは、液滴吐出装置のインクジェットヘッド11から液滴12として吐出され、所定のドット間隔のビットマップパターンとなるように行われる。次いで、加熱処理を行なって導電膜パターンを形成する。
ここで、インクジェットヘッド11としては、例えば、市販のプリンター(商品名「PM950C」)のヘッドを使用する。また、インク吸入部がプラスチック製であるため、有機溶剤に対して溶解しないよう吸入部を金属製の治具に変更したものを用いる。インクジェットヘッド11の駆動電圧を20Vとして上記導電性インクを吐出すると、5ピコリットルの体積の液滴12が吐出される。その液滴12の直径は約27μmである。液滴12が基板10上に着弾(接触角35度)した後、その液滴12は基板10上で直径約45μmに広がる。
基板10上に描画する配線パターンとしては、例えば、1辺が50μmの正方形からなるグリッド上に白黒2値のビットマップとして設計し、このビットマップに従って液滴12を吐出することで形成した。すなわち、図1(a)に示すようにインクジェットヘッド11から基板10上に、金微粒子を含む導電性インクを50μmごとの配置となるように吐出した。
上記の条件では、基板10に着弾した1個の液滴13は直径約45μmに広がるので、隣り合った液滴13同士は接触せず、すべてのドット(液滴13)が基板10上で孤立している。一旦、パターン吐出を行なった後、導電性インクの溶剤を乾燥させるために基板10に摂氏100度の熱風を15秒間あて、その後、基板10が室温に戻るまで数分間自然冷却した。その結果、図1(b)に示す状態となる。
この処理の後でも、基板10の撥インク性は処理前と変わらない。また、乾燥などにより液滴13から溶剤が飛ばされて形成されたインク滴14の厚さは約2μmとなる。また、このインク滴14上の撥インク性は、インク滴14の無い部分とほとんど同程度の撥インク性となる。
その後、図1(c)のように、上述の孤立したドット(インク滴14)の中間を狙って再び上記と同様の条件で液滴13と同じ液体からなる液滴15を吐出する。図1では、断面図のみを示しているが、本図(紙面)と垂直方向にもインク滴14と同様な孤立したドットが存在する場合には、そのドットの中間も同様に液滴15を吐出していく。
この吐出では、基板10とインク滴14の上の撥液性がほとんど同一であったため、上記の条件での吐出で、インク滴14の無い基板10への吐出の場合とほぼ同様の結果が得られる。
その後、液滴15について上記と同様に熱風乾燥を行なって導電性インクの溶剤を揮発させ、これによって図1(d)のように、すべてのインク滴がつながったパターン16が形成される。
さらに、膜厚をかせぐため、また配線パターンにドットの形状が残らないようにするために、上記と同様に行うドットの中間を狙っての吐出と熱風乾燥の課程とを、既述の分も含めて合計6回繰り返し、図1(e)に示すような線幅50μm、膜厚10μmの配線パターン17を形成する。なお、この段階では導電性インクの溶剤を飛ばしただけで、焼成が不十分であるため配線パターンには電気伝導性はない。
<層間導通ポスト形成工程>
次に、層間絶縁膜を貫通して二層目との導通を図るためのものである層間導通ポスト(導体ポスト)18を形成する。ここでは、上記の1層目配線形成工程と全く同様の工程で層間導通ポストを形成することができる。すなわち、層間導通が必要な場所のみに銀微粒子を含有した導電性インクを吐出し、間に熱風乾燥をはさんで重ねて吐出する。そして合計6回の吐出にて図1(f)に示すように、一層目からの高さが10μmの層間導通ポスト18を形成する。
その後、パターン形成された基板10を大気中で摂氏300度にて30分間熱処理して、銀微粒子同士を電気的に接触させる。これにより、1層目の配線パターン17と層間導通ポスト18が一体化した形で形成される。また、この熱処理によって配線パターン17及び層間導通ポスト18全体の膜厚は、図1(g)のように熱処理前の約半分となる。ここで、銀配線パターンの電気伝導度は約2[μΩcm]となる。配線パターン17と基板10との密着力をセロテープ(登録商標)試験による評価を行なうと、剥がれはなく十分な密着力があることがわかる。
<層間絶縁膜形成工程>
次に、層間絶縁膜を形成するにあたり、一層目の配線パターン17が形成された基板10に、前処理として波長256nmの紫外線を10[mW/cm2]の強度で5分間照射した。これによって、基板10の表面及び一層目の配線パターン17上が親インク性となる。
層間絶縁膜を形成するためのインク21としては、例えば、市販のポリイミドワニス(デュポン社製、製品名「パイルML」)を溶剤(N−メチル−2−ピロリドン)で希釈して、粘度が20[mPa・s]となるように調整して用いた。
このインク21を、前述の1層目配線形成工程における導電性パターンの形成で用いた液滴吐出装置と同じ装置にて、層間導電ポスト18の部分を避けるように塗布した。インク滴の量は例えば5ピコリットルとするが、親インク性の基板10表面及び配線パターン17に着弾した後はぬれ広がって、層間導電ポスト部以外の部分はすべてインク21で覆われる。また、インク21の表面は、セルフレベリング効果によって平坦となる。そして、図2(a)で示すように、層間導電ポスト18がインク21の液面から僅かに(0.1μm程度)出る高さまで、液滴吐出装置にて何度かインク21の重ね塗りをする。
次いで、この基板10を摂氏400度で30分間熱処理し、溶剤の除去とポリイミドの硬化を行なった。この結果、図2(b)に示すように、ポリイミド22の膜厚は熱処理前のインク21の約半分となる。
そこで、もう一度上記と同様にポリイミド22の上にインク21をパターン塗布し、図2(c)に示すように、層間導電ポスト18がインク21の液面から僅かに出るようにする。そして、上記と同様に摂氏400度で30分間熱処理して硬化させると、図2(d)に示すようにポリイミド22の膜厚は最も薄い部分で例えば合計8μmとなる。
この状態では、ポリイミド22の表面には一層目の配線パターンを反映した凹凸が見られる。しかし、もう一度上記と同様のプロセス(ポスト上面が僅かに出るまで高さまで塗布して焼成)を行なえば、さらに平坦に近づく。また、ポリイミド前駆体の塗布を全面に行なわず凹部にのみ塗布して焼成しても同様である。
このような工程を何度か繰り返すことにより、ポリイミド22の表面は、その後のプロセスには凹凸がほぼ無視できる程度にまで平坦化することができる。表面の凹凸がそれほど重視されないアプリケーションでは上記ほど平坦化工程を行う必要がない。
なお、以下の実施形態では、説明を簡略化するために図面上ではすべて表面が平坦になったものとして説明している。
以上により、層間導通ポスト18の上面が確実に露出した形で層間絶縁膜(ポリイミド22)を形成することができる。
<二層目配線パターン形成工程>
層間絶縁膜(ポリイミド22)の上に、二層目の配線パターン31を形成するには、一層目と全く同様な工程を行う。すなわち、IPA洗浄、紫外線照射洗浄、フッ化アルキルシランによる撥インク化、紫外線照射による接触角の調整、銀微粒子含有インクのパターン吐出、熱風乾燥という各工程を行う。そして、吐出→熱風乾燥→吐出→熱風乾燥という工程を必要な回数だけ繰り返す。
さらに多層化する場合には、図3(a)に示すように、1層目と同様にして層間導通ポスト32を形成した後、二層目配線と同時に焼成して導通を図る。その上から1・2層間の層間絶縁膜(ポリイミド22)を形成したときと全く同様に、図3(b)で示すような2、3層間の層間絶縁膜33を形成する。このような工程を必要な回数だけ繰り返すことで、何層でも多層化することができる。図3(c)は三層目まで形成した例である。
(第2実施形態)
図4は、本発明の第2実施形態に係る多層配線基板の製造方法を示す工程図である。本実施形態ではコア基板40の両面に多層プリント配線を形成する。
第1実施形態と同様にして液滴吐出方式で配線パターンと絶縁膜パターンを積層して形成したのでは、第1実施形態と同様な片面基板しかできない。基板の両面に多層プリント配線を形成するためには、中心となるコア基板40として、通常の両面配線基板を用いて、これを出発点として第1実施形態と同様の工程を両面側に対して行なえばよい。
ただし、コア基板40としてはスルーホールがないタイプのものを使うのが好ましく、これは貫通穴を金属ペースト41で充填する方法、片側銅箔基板に銅箔までの非貫通穴をあけて金属ペーストで充填する方法などがある。穴あけは通常のフォトリソグラフィ、またはレーザー照射によって行なう。また、第1実施形態で用いたものと同様の銀微粒子を含有する導電性インクを液滴吐出方式にて貫通穴又は非貫通穴に充填する方法でもよい。
このように、コア基板40両面に配線パターンが形成された状態から出発して、層間導通ポスト42を形成する工程、層間絶縁膜43を形成する工程、次の層の配線パターン44を形成する工程、を両面に対して順次繰り返すことにより、コア基板40の両面に多層プリント配線を形成することができる。
(第3実施形態)
図5は、本発明の第3実施形態に係る多層配線基板の製造方法を示す工程図である。本実施形態は、チップ・スケール・パッケージ(CSP:Chip Scale Package)手法で再配線を形成するもの、すなわちチップ上にいきなり配線パターンを描画して多層プリント配線を形成するものである。
先ず、図5(a)に示すように、アルミパッド51まで形成したICチップ50に、単分子膜を使って撥インク処理をする。この処理は、第1実施形態で行った処理とほとんど同様であり、単分子膜の材料としてデシルトリエトキシシランを用いた以外は第1実施形態の撥インク処理と同じである。
次いで、図5(b)に示すように、第1実施形態と同様な工程により、すべてのアルミパッド51の中心に、高さ5μmで直径50μmの層間導電ポスト52を形成する。さらに、第1実施形態と同様な工程により、層間絶縁膜53を層間導電ポスト52の上面と同じ高さまで形成する。これによって、層間導電ポスト52の上面を確実に露出させながら表面が平坦な層間絶縁膜53を形成することができる。
その後、上記と同様にして撥インク処理→二層目配線層形成→層間導電ポスト形成→層間絶縁膜形成の工程を行うことで、図5(c)のように、ICチップ50のアルミパッド51から再配線54を形成する。次いで、基板表面に現れている層間導電ポスト52の上に通常のフォトリソグラフィ、又は第1実施形態における配線形成と同様な方法で、パッド55とそのパッド55上に設けられるバンプ56とを形成する。
(第4実施形態)
図6は、本発明の第4実施形態に係る多層配線基板の製造方法を示す工程図である。本実施形態は、無線ICカード60におけるアンテナ終端部のコイル形状を上記実施形態の製造方法で形成するものである。なお、図6(a’)、図6(b’)、図6(c’)は、図6(a)、図6(b)、図6(c)における2つのパッド部65間の断面図をそれぞれ示している。
この無線ICカード60は、ポリイミドフィルム61に実装されたICチップ63とコイル状のアンテナ62からなる。ICチップ63は、不揮発性メモリ、ロジック回路及び高周波回路などからなり、外部の発信機から出された電波をアンテナ62で捉えて電力供給を受けることにより動作する。また、ICチップ63は、アンテナ62が受信した信号を解析し、その解析結果に対応した必要な所定の信号をアンテナ62から発信させるようになっている。
このような無線ICカードを作成するために先ず、第一実施形態の1層目配線形成工程と同様にして、図6(a)に示すように、ポリイミドフィルム61上にコイル状のアンテナ62を形成する。パッド部64やICチップ63を実装する端子部63aもアンテナ62と同時に形成される。アンテナ62を形成した後、、第一実施形態と同様にして、さらにパッド部64の上に層間導通ポスト65を形成する。次いで、第1実施形態と同様にして図6(b)に示すように、層間導通ポスト65の上面が出るようにポリイミドをパターンに塗布して層間絶縁膜66を形成する。
層間絶縁膜66を形成した後に、さらに、第1実施形態と同様にして、図6(c)に示すようなパターンに銀微粒子含有の導電性インクを液滴吐出方式で塗布し、その後、焼成してコイル状のアンテナ62の両端を接続する配線67を形成する。最後にICチップ63を異方性導電フィルムを使って図6(C)の位置に実装し、さらに図示しない保護フィルムで全体をラミネートして無線ICカード60となる。
この無線ICカード60は、例えば、5cm離れた外部のリーダー/ライターと通信することができる。
なお、パッド部64が数mm角と比較的大きい場合は、層間導通ポスト65を形成しておかなくても、層間の導通に必要な領域を残して層間絶縁膜65を形成することで、多層プリント配線を設けることができる。この場合、層間絶縁層66の端の部分はテーパーを持った形状になるため、その層間絶縁層66の上に断線することなく、液滴吐出方式により配線67を形成することができる。
(電子機器)
上記実施形態の多層配線基板の製造方法を用いて製造された基板を備えた電子機器の例について説明する。
図7は、携帯電話の一例を示した斜視図である。図7において、符号1000は携帯電話本体を示し、符号1001は上記実施形態の製造方法で製造された多層配線基板を用いた表示部を示している。
図8は、腕時計型電子機器の一例を示した斜視図である。図8において、符号1100は時計本体を示し、符号1101は上記実施形態の製造方法で製造された多層配線基板を用いた表示部を示している。
図9は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図9において、符号1200は情報処理装置、符号1202はキーボードなどの入力部、符号1204は情報処理装置本体、符号1206は上記実施形態の製造方法で製造された多層配線基板を用いた表示部を示している。
図7から図9に示す電子機器は、上記実施形態の製造方法で製造された多層配線基板を備えているので、従来のものよりも簡素な製造工程で精密に製造されるとともに、製造期間を短縮することができる。
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成及び製造方法などはほんの一例に過ぎず、適宜変更が可能である。
例えば、本発明に係る製造方法は、多層プリント配線の製造に限定されるものではなく、大型ディスプレイ装置などの多層配線に適用することができる。
以上の説明で明らかなように、本発明によれば、導体ポストの周辺に液滴吐出方式を用いて層間絶縁膜を設けるので、比較的簡素な製造工程で精巧な多層配線を形成することが可能となる。
本発明の第1実施形態に係る多層配線基板の製造方法を示す工程図である。 本発明の第1実施形態に係る多層配線基板の製造方法を示す工程図である。 本発明の第1実施形態に係る多層配線基板の製造方法を示す工程図である。 本発明の第2実施形態に係る多層配線基板の製造方法を示す工程図である。 本発明の第3実施形態に係る多層配線基板の製造方法を示す工程図である。 本発明の第4実施形態に係る多層配線基板の製造方法を示す工程図である。 本実施形態の電気光学装置を備えた電子機器の一例を示す図である。 本実施形態の電気光学装置を備えた電子機器の一例を示す図である。 本実施形態の電気光学装置を備えた電子機器の一例を示す図である。
符号の説明
10…基板、 11…インクジェットヘッド、 12,13,15…液滴(導電性インク)、 14…インク滴、 16…パターン、 17…配線パターン、 18…層間導通ポスト(導体ポスト)、 21…インク、 22…ポリイミド(層間絶縁膜)、 31…配線パターン(二層目)、 32…層間導通ポスト、 33…層間絶縁膜、 40…コア基板、 41…金属ペースト、 42…層間導通ポスト、 43…層間絶縁膜、 44…配線パターン、 50…ICチップ、 51…アルミパッド、 52…層間導電ポスト、 53…層間絶縁膜、 54…再配線、 55…パッド、 56…バンプ、 60…無線ICカード、 61…ポリイミドフィルム、 62…アンテナ、 63…ICチップ、 63a…ICチップの接続部、 64…パッド部、 65…層間導通ポスト、 66…層間絶縁膜、 67…配線

Claims (11)

  1. 導電性粒子を含む複数の導電性インクをインクジェットヘッドから基板上に吐出して形成された配線パターン及び導体ポストを含む多層配線基板の製造方法であって、
    前記複数の導電性インクを前記基板上に吐出する第一工程と、
    前記第一工程において吐出した前記複数の導電性インクを乾燥させ、前記基板上に配線パターンを形成する第二工程と、
    前記導電性インクを前記配線パターン上に吐出する第三工程と、
    前記第三工程において吐出した前記導電性インクを乾燥させ、前記配線パターン上に導体ポストを形成する第四工程と、
    前記配線パターンと前記導体ポストとを加熱して一体化させる第五工程と、
    を含むことを特徴とする多層配線基板の製造方法。
  2. 請求項1において、
    前記第四工程と前記第五工程との間に、
    前記導電性インクを前記導体ポスト上に吐出する工程と、
    前記導体ポスト上に配置した前記導電性インクを乾燥させ、前記導体ポストの高さを増加させる工程と、
    を含むことを特徴とする多層配線基板の製造方法。
  3. 請求項1または2において、
    前記第一工程が、前記基板上に複数のインク滴を形成するものであり、
    前記第一工程と前記第二工程との間に、前記複数の導電性インクを吐出し、前記複数のインク滴同士の間に配置する工程を含み、
    前記第二工程が、前記複数のインク滴同士の間に配置した前記複数の導電性インクを乾燥させ、前記インク滴と結合させて前記配線パターンを形成するものである、
    ことを特徴とする多層配線基板の製造方法。
  4. 請求項1ないし3のいずれかにおいて、
    前記第五工程の後に、
    絶縁膜を形成するためのインクをインクジェットヘッドから前記配線パターン上に吐出する工程と、
    前記絶縁膜を形成するためのインクを乾燥させ、前記導体ポストの少なくとも一部が前記絶縁膜から突出するよう前記配線パターン上に前記絶縁膜を形成する工程と、
    前記絶縁膜上に導電膜を形成し、前記配線パターンと前記導電膜とを前記絶縁膜により絶縁し、前記導体ポストと前記導電膜とを電気的に接続する工程と、
    を含むことを特徴とする多層配線基板の製造方法。
  5. 請求項1ないし4のいずれかにおいて、
    前記第一工程の前に、前記基板上に紫外線を照射する工程を含む、ことを特徴とする多層配線基板の製造方法。
  6. 請求項1ないし5において、
    前記第五工程の前に、前記配線パターンと前記導体ポストとが導電性を有さない、ことを特徴とする多層配線基板の製造方法。
  7. 請求項1ないし6において、
    前記第五工程の後に、前記配線パターンと前記導体ポストとが導電性を有し、前記配線パターンと前記導体ポストとが電気的に接続する、ことを特徴とする多層配線基板の製造方法。
  8. 請求項1ないし7において、
    前記導電性粒子が銀粒子である、ことを特徴とする多層配線基板の製造方法。
  9. 請求項1ないし8において、
    前記第二工程が前記第一工程において吐出した前記複数の導電性インクを加熱することを含み、
    前記複数の導電性インクを加熱する温度が前記第五工程において前記配線パターンと前記導体ポストとを加熱する温度より低い、
    ことを特徴とする多層配線基板の製造方法。
  10. 請求項1ないし9のいずれかに記載の多層配線基板の製造方法で製造された多層配線基板を含むことを特徴とする電子デバイス。
  11. 請求項10に記載の電子デバイスを含むことを特徴とする電子機器。
JP2007000466A 2007-01-05 2007-01-05 多層配線基板の製造方法、電子デバイス、電子機器 Withdrawn JP2007116193A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007000466A JP2007116193A (ja) 2007-01-05 2007-01-05 多層配線基板の製造方法、電子デバイス、電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007000466A JP2007116193A (ja) 2007-01-05 2007-01-05 多層配線基板の製造方法、電子デバイス、電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002113621A Division JP3925283B2 (ja) 2002-04-16 2002-04-16 電子デバイスの製造方法、電子機器の製造方法

Publications (1)

Publication Number Publication Date
JP2007116193A true JP2007116193A (ja) 2007-05-10

Family

ID=38098023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007000466A Withdrawn JP2007116193A (ja) 2007-01-05 2007-01-05 多層配線基板の製造方法、電子デバイス、電子機器

Country Status (1)

Country Link
JP (1) JP2007116193A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071417A (ja) * 2009-09-28 2011-04-07 Murata Mfg Co Ltd 配線基板の製造方法
KR101115889B1 (ko) * 2010-07-19 2012-02-13 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법
WO2023286747A1 (ja) * 2021-07-16 2023-01-19 富士フイルム株式会社 電子デバイス及び電子デバイスの製造方法
WO2023286748A1 (ja) * 2021-07-16 2023-01-19 富士フイルム株式会社 電子デバイス及び電子デバイスの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071417A (ja) * 2009-09-28 2011-04-07 Murata Mfg Co Ltd 配線基板の製造方法
KR101115889B1 (ko) * 2010-07-19 2012-02-13 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법
WO2023286747A1 (ja) * 2021-07-16 2023-01-19 富士フイルム株式会社 電子デバイス及び電子デバイスの製造方法
WO2023286748A1 (ja) * 2021-07-16 2023-01-19 富士フイルム株式会社 電子デバイス及び電子デバイスの製造方法

Similar Documents

Publication Publication Date Title
JP3925283B2 (ja) 電子デバイスの製造方法、電子機器の製造方法
JP3801158B2 (ja) 多層配線基板の製造方法、多層配線基板、電子デバイス及び電子機器
KR100714820B1 (ko) 배선 패턴의 형성 방법, 배선 패턴 및 전자 기기
JP5018024B2 (ja) 電子部品の実装方法、電子基板、及び電子機器
JP2009176791A (ja) 配線基板及びその製造方法
JP3906921B2 (ja) バンプ構造体およびその製造方法
JP2002261048A (ja) 素子製造方法および素子製造装置
JP2007116193A (ja) 多層配線基板の製造方法、電子デバイス、電子機器
JP2006261323A (ja) 半導体装置及びその製造方法
JP2004281658A (ja) 導電膜パターンおよびその形成方法、配線基板および電子機器
JP2003318542A (ja) 多層配線の形成方法、多層配線基板、デバイス、デバイスの製造方法及び電子機器
JP2011134879A (ja) ビルドアップ基板の製造方法
JP2007251084A (ja) 電極配線構造体及びその製造方法
US20120103671A1 (en) Printed circuit board and method for manufacturing the same
JP2006179953A (ja) 多層配線基板、電子デバイス及び電子機器
JP2005340437A (ja) 多層配線基板の製造方法、電子デバイス及び電子機器
JP4888073B2 (ja) 電子基板の製造方法
JP2003317553A (ja) 膜パターンの形成方法、膜パターン形成装置、導電膜配線、多層配線基板、半導体チップの実装構造、電気光学装置、電子機器、ならびに非接触型カード媒体
JP4247634B2 (ja) 電子部品実装体の製造方法、電気光学装置の製造方法
JP2005101506A (ja) 電子部品実装体の製造方法、電気光学装置の製造方法、電子部品実装体、電気光学装置
JP2005183847A (ja) 配線基板の形成方法
JP2005216939A (ja) 半導体装置
JP2006120888A (ja) 電子部品の製造方法
JP4355960B2 (ja) バンプ構造体、icチップ、ならびにicチップと配線基板との実装構造
JP2008177207A (ja) 多層配線基板の製造方法、多層配線基板および電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080324