JP2007113986A - Ic tester - Google Patents
Ic tester Download PDFInfo
- Publication number
- JP2007113986A JP2007113986A JP2005303985A JP2005303985A JP2007113986A JP 2007113986 A JP2007113986 A JP 2007113986A JP 2005303985 A JP2005303985 A JP 2005303985A JP 2005303985 A JP2005303985 A JP 2005303985A JP 2007113986 A JP2007113986 A JP 2007113986A
- Authority
- JP
- Japan
- Prior art keywords
- performance board
- board
- contact pins
- contact
- test head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
本発明は、被試験対象を試験するICテスタにおいて、コンタクトピンが増加しても、コンタクトピン増加前のパフォーマンスボードを用いることができるICテスタに関するものである。 The present invention relates to an IC tester for testing an object to be tested, which can use a performance board before the contact pins are increased even if the contact pins are increased.
ICテスタは、IC、LSI等の被試験対象(以下DUT)に試験信号を与え、DUTからの出力により、DUTの良否の判定を行うものである。このような装置は特許文献1,2等に示されている。
The IC tester gives a test signal to an object to be tested (hereinafter referred to as DUT) such as an IC or LSI, and determines whether the DUT is good or bad based on an output from the DUT. Such an apparatus is disclosed in
以下図2に示し説明する。図2において、テストヘッドTHは、内部にピンエレクトロニクスボードと呼ばれるプリント基板を複数搭載し、装置の制御を司る制御部等が格納される本体(図示せず)と接続する。コンクトピン(ポゴピン)1は、テストヘッドTHの上部に設けられ、弾性力を有し、テストヘッドTHのピンエレクトロニクスボードに電気的に接続する。パフォーマンスボード2はプリント基板で、テストヘッドTHのコンタクトピン1と接触して電気的に接続する。DUTボード3は、パフォーマンスボード2にスタッドによりネジで取り付けられ、パフォーマンスボード2とケーブルにより電気的に接続する。DUT4は、DUTボード3に図示しないソケットを介して電気的に接続される。
This will be described with reference to FIG. In FIG. 2, the test head TH has a plurality of printed circuit boards called pin electronics boards mounted therein, and is connected to a main body (not shown) in which a control unit for controlling the apparatus is stored. The contact pin (pogo pin) 1 is provided on the top of the test head TH, has an elastic force, and is electrically connected to the pin electronics board of the test head TH. The
さらに図3を用いてテストヘッドTHとパフォーマンスボード2との電気的接続を説明する。図3において、複数のコンタクトブロック10は、複数のコンタクトピン1を一体としてテストヘッドTHに設けられる。
Further, the electrical connection between the test head TH and the
このような装置は、図示しないハンドラにより、DUT4をDUTボード3に取り付ける。取り付け後、テストヘッドTHから、コンタクトピン1を介して、試験信号がパフォーマンスボード2に出力される。そして、パフォーマンスボード2から、ケーブル、DUTボード3を介して、DUT4に試験信号、電源電圧が入力される。DUT4は、試験信号に基づいた出力を、DUTボード3、ケーブルを介して、パフォーマンスボード2に出力する。そして、パフォーマンスボード2からコンタクトピン1を介してテストヘッドTHへ、DUT4の出力は入力される。この結果、テストヘッドTH及び本体でDUT4の良否の判定が行われる。再び、ハンドラにより、DUT4の取り外しと取り付けが行われる。
Such an apparatus attaches the
次に組立動作について説明する。パフォーマンスボード2とDUTボード3とをケーブルでハンダ付けして電気的に接続し、スタッドによりDUTボード3をパフォーマンスボード2に固定する。そして、パフォーマンスボード2をテストヘッドTHに取り付ける。パフォーマンスボード2をテストヘッドTHへの固定の仕方は、図示しないエアシリンダや固定リング等により行う。これにより、コンタクトピン1内のバネが縮み、パフォーマンスボード2とテストヘッドTHとの電気的接続が図られる。
Next, the assembly operation will be described. The
このような装置で、コンタクトピン1の数を増やした場合、パフォーマンスボード2もコンタクトピン1の数に合わせて、パターン(パッド)を変えなければならない。つまり、パフォーマンスボード2も製作しなおさなければならない。しかし、パフォーマンスボード2は、DUT4の試験のため、周辺回路(試験回路)が設けられ、同じ種類のDUT4を試験するために再度製作することになり大変であった。また、コンタクトピン1の増加前のパフォーマンスボード2を継続して使用した場合、増加したコンタクトピンにより、グリーンレジストを傷つけてしまい、増加したコンタクトピンにグリーンレジストが付着し、付着した状態で、コンタクトピンの増加後のパフォーマンスボードを使用した場合、接触不良の原因になってしまう。
In such a device, when the number of contact pins 1 is increased, the
そこで、本発明の目的は、コンタクトピンが増加しても、コンタクトピン増加前のパフォーマンスボードを用いることができるICテスタを実現することにある。 Accordingly, an object of the present invention is to realize an IC tester that can use a performance board before the contact pins are increased even if the contact pins are increased.
このような課題を達成するために、本発明は、
被試験対象と電気的に接続するパフォーマンスボードとテストヘッドを電気的に接続し、被試験対象の試験を行うICテスタにおいて、
前記パフォーマンスボードの下部に設けられる中継部と、
前記テストヘッドの上部に設けられ、前記パフォーマンスボードと電気的に接続する複数の第1のコンタクトピンと、
この第1のコンタクトピンの高さより、前記中継部の厚み分低く、前記テストヘッドの上部に設けられ、前記中継部と電気的に接続する複数の第2のコンタクトピンと
を備えたことを特徴とするものである。
In order to achieve such problems, the present invention provides:
In an IC tester that electrically connects a performance head and a test head that are electrically connected to the object under test, and performs a test of the object under test,
A relay section provided at the bottom of the performance board;
A plurality of first contact pins provided on an upper portion of the test head and electrically connected to the performance board;
A plurality of second contact pins that are lower than the height of the first contact pin and are provided on the top of the test head and are electrically connected to the relay unit. To do.
本発明によれば、第2のコンタクトピンを第1のコンタクトピンより、中継部の厚み分低くしたので、第2のコンタクトピンを用いないパフォーマンスボードも選択できる。 According to the present invention, since the second contact pin is lower than the first contact pin by the thickness of the relay portion, a performance board that does not use the second contact pin can also be selected.
以下本発明を、図面を用いて詳細に説明する。図1は本発明の一実施例を示した構成図である。 Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention.
図1において、コンタクトブロック50は、コンタクトブロック10の代わりに、テストヘッドTHの上部に設けられ、複数の第1のコンタクトピン5a、複数の第2のコンタクトピン5bを有する。第1のコンタクトピン5aは、テストヘッドTHのピンエレクトロニクスボードと電気的に接続する。第2のコンタクトピン5bは、第1のコンタクトピン5aの高さより低く、テストヘッドTHのピンエレクトロニクスボードと電気的に接続する。パフォーマンスボード6は、パフォーマンスボード2の代わりに設けられ、コンタクトピン5aに接触して電気的に接続する。バスバー7は中継部で、コンタクトピン5a,5bの高さの差分”t”の厚さの銅板で形成され、パフォーマンスボード6の下部に設けられ、パフォーマンスボード6と電気的に接続し、コンタクトピン5bに接触して電気的に接続する。
In FIG. 1, a contact block 50 is provided on the top of the test head TH instead of the contact block 10, and has a plurality of first contact pins 5a and a plurality of second contact pins 5b. The first contact pin 5a is electrically connected to the pin electronics board of the test head TH. The second contact pin 5b is lower than the height of the first contact pin 5a and is electrically connected to the pin electronics board of the test head TH. The performance board 6 is provided in place of the
このような装置の組立動作について説明する。パフォーマンスボード6とDUTボードとの取り付けは、図2に示す装置と同様なので説明を省略する。パフォーマンスボード6をテストヘッドTHに取り付ける場合について説明する。パフォーマンスボード6をテストヘッドTHへの固定の仕方は、エアシリンダや固定リング等により行う。これにより、コンタクトピン5a,5b内のバネが縮み、コンタクトピン5aとパフォーマンスボード6とが電気的に接続し、コンタクトピン5bとバスバー7が電気的接続する。このとき、バネの縮みは”t”より小さいことはいうまでもない。 The assembling operation of such an apparatus will be described. The attachment of the performance board 6 and the DUT board is the same as the apparatus shown in FIG. A case where the performance board 6 is attached to the test head TH will be described. The performance board 6 is fixed to the test head TH by an air cylinder or a fixing ring. As a result, the springs in the contact pins 5a and 5b contract, the contact pins 5a and the performance board 6 are electrically connected, and the contact pins 5b and the bus bar 7 are electrically connected. Needless to say, the spring contraction is smaller than “t”.
次に、パフォーマンスボード2をテストヘッドTHに取り付ける場合は、コンタクトピン5a内のバネが縮み、コンタクトピン5aとパフォーマンスボード2とが電気的に接続する。ここで、コンタクトピン5bは何も変化せず、パフォーマンスボード2にも接触しない。
Next, when the
このように、コンタクトピン5bをコンタクトピン5aより、バスバー7の厚み分低くしたので、パフォーマンスボード2をテストヘッドTHに取り付けても、コンタクトピン5bに接触せずに用いることができる。
Thus, since the contact pin 5b is lower than the contact pin 5a by the thickness of the bus bar 7, even if the
このような装置の試験動作は、図2,3に示す装置と同様で、テストヘッドTHが、コンタクトピン5bにも電源電圧を出力し、バスバー7を介して、パフォーマンスボード6に、電源電圧が出力される点が異なるだけで、その他の点は従来の装置と同様なので説明を省略する。これにより、電源電圧が多く供給でき、複数のDUTの試験が行える。 The test operation of such a device is the same as the device shown in FIGS. 2 and 3, and the test head TH outputs a power supply voltage to the contact pin 5b, and the power supply voltage is supplied to the performance board 6 via the bus bar 7. Only the points that are output are different, and the other points are the same as those of the conventional apparatus, so that the description thereof is omitted. Thereby, a large amount of power supply voltage can be supplied, and a plurality of DUTs can be tested.
なお、本発明はこれに限定されるものではなく、中継部がバスバー7で構成し、電源電圧を供給する構成を示したが、通常の信号を通過させる構成でもよい。この場合、中継部は、例えば、バスバー7と同じ厚さのプリント基板で構成し、コンタクトピン5bからパフォーマンスボード6に信号を伝達するラインを設ける構成にする。 Note that the present invention is not limited to this, and a configuration in which the relay unit is configured by the bus bar 7 and supplies the power supply voltage is shown, but a configuration in which a normal signal is allowed to pass may be used. In this case, for example, the relay unit is configured by a printed circuit board having the same thickness as the bus bar 7 and is provided with a line for transmitting a signal from the contact pin 5 b to the performance board 6.
また、パフォーマンスボード6の名称に限定されるものではなく、DUTボード3を設けずに、パフォーマンスボード6にソケットを設け、DUT4を取り付ける構成でもよい。要するに、パフォーマンスボード6とは、コンタクトピン5a,5bに接続するプリント基板であればよい。
Further, the name of the performance board 6 is not limited, and the
TH テストヘッド
2,6 パフォーマンスボード
5a 第1のコンタクトピン
5b 第2のコンタクトピン
2,6 パフォーマンスボード
7 バスバー
Claims (1)
前記パフォーマンスボードの下部に設けられる中継部と、
前記テストヘッドの上部に設けられ、前記パフォーマンスボードと電気的に接続する複数の第1のコンタクトピンと、
この第1のコンタクトピンの高さより、前記中継部の厚み分低く、前記テストヘッドの上部に設けられ、前記中継部と電気的に接続する複数の第2のコンタクトピンと
を備えたことを特徴とするICテスタ。
In an IC tester that electrically connects a performance head and a test head that are electrically connected to the object under test to test the object under test,
A relay section provided at the bottom of the performance board;
A plurality of first contact pins provided on an upper portion of the test head and electrically connected to the performance board;
A plurality of second contact pins that are lower than the height of the first contact pin and are provided on the top of the test head and are electrically connected to the relay unit. IC tester.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005303985A JP4863048B2 (en) | 2005-10-19 | 2005-10-19 | IC tester |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005303985A JP4863048B2 (en) | 2005-10-19 | 2005-10-19 | IC tester |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007113986A true JP2007113986A (en) | 2007-05-10 |
JP4863048B2 JP4863048B2 (en) | 2012-01-25 |
Family
ID=38096323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005303985A Expired - Fee Related JP4863048B2 (en) | 2005-10-19 | 2005-10-19 | IC tester |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4863048B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5938669A (en) * | 1982-08-28 | 1984-03-02 | Hitachi Electronics Eng Co Ltd | Pin connecting mechanism for ic tester |
JP2001330648A (en) * | 2000-05-19 | 2001-11-30 | Yokogawa Electric Corp | Test head |
JP2004085281A (en) * | 2002-08-26 | 2004-03-18 | Nec Engineering Ltd | Probe test head structure of probe card |
-
2005
- 2005-10-19 JP JP2005303985A patent/JP4863048B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5938669A (en) * | 1982-08-28 | 1984-03-02 | Hitachi Electronics Eng Co Ltd | Pin connecting mechanism for ic tester |
JP2001330648A (en) * | 2000-05-19 | 2001-11-30 | Yokogawa Electric Corp | Test head |
JP2004085281A (en) * | 2002-08-26 | 2004-03-18 | Nec Engineering Ltd | Probe test head structure of probe card |
Also Published As
Publication number | Publication date |
---|---|
JP4863048B2 (en) | 2012-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060015785A1 (en) | Test apparatus for mixed-signal semiconductor device | |
JP2008185420A (en) | Tester and probe card | |
JP2005233858A (en) | Probe card | |
KR101148917B1 (en) | Manufacturing method and wafer unit for testing | |
JPH10185990A (en) | Test board for ic tester | |
JP2008134170A (en) | Electrically connecting device | |
US6483331B2 (en) | Tester for semiconductor device | |
JP2002236143A (en) | External test auxiliary device used for test of semiconductor device and test method of semiconductor device using the auxiliary device | |
JP4863048B2 (en) | IC tester | |
JP5461394B2 (en) | Test wafer unit and test system | |
JP2009036679A (en) | Socket for semiconductor device | |
JP4734187B2 (en) | Semiconductor inspection equipment | |
JP2008268124A (en) | Test head | |
KR100998763B1 (en) | Probe card | |
JP3391023B2 (en) | Test head for IC tester | |
JP3150318U (en) | IC socket | |
JPH0566243A (en) | Jig for lsi evaluation | |
JP5056736B2 (en) | Inspection apparatus and inspection method | |
KR101412114B1 (en) | Apparatus for testing | |
KR102029035B1 (en) | Main board receiving memory module for memory module mounted test by main board reverse interconnection | |
JP3594139B2 (en) | Semiconductor tester equipment | |
JP2002075538A (en) | Connector | |
JP2010217055A (en) | Semiconductor testing apparatus | |
JP4120880B2 (en) | Test head of semiconductor test equipment | |
JP2005276961A (en) | Contact ring of semiconductor testing device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111013 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |