JP2007108944A - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2007108944A JP2007108944A JP2005297932A JP2005297932A JP2007108944A JP 2007108944 A JP2007108944 A JP 2007108944A JP 2005297932 A JP2005297932 A JP 2005297932A JP 2005297932 A JP2005297932 A JP 2005297932A JP 2007108944 A JP2007108944 A JP 2007108944A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- priority
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4818—Priority circuits therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/485—Task life-cycle, e.g. stopping, restarting, resuming execution
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
【解決手段】LSI200内の複数のプロセシング・ユニット(CPU0,CPU1,RCPU,VCPU)で実行される複数の処理を、LSI200全体で統一的に管理する機構を備えることで、上記課題を解決する。管理の対象となる処理に対して、処理の進行状況に基づいて優先度を算出し、その優先度に従って処理実行を制御する。各処理を実行するプロセシング・ユニットから処理状況などの情報を収集し、それらの優先度を算出するリソース・マネジメント・ユニットIRMまたはプログラム、および、その優先度にしたがって処理の実行順序を制御するためのプログラマブルなインタコネクト・ユニット100及び記憶手段101を備える。
【選択図】図6
Description
[LSI構成1:専用ハードウェアによる集中管理型]
図1は本発明の一実施の形態によるLSIの第1の構成を示すブロック図である。
図2は本発明の一実施の形態によるLSIの第2の構成を示すブロック図である。図2は、図1におけるIRMを独立ユニットとして備えない場合を示す。この場合、本来ユーザーの処理を実行するために登載するプロセシング・ユニットPU0〜PU3のいずれかで、前記IRMに相当する処理をソフトウェア的に実行する。
図3は本発明の一実施の形態によるLSIの第3の構成を示すブロック図である。図3のLSI200bは、図2に示した前記LSI構成2の実施形態と同様に、独立ユニットとしてIRMを備えないものである。前記LSI構成2によるLSI200aと異なるのは、複数のプロセシング・ユニットにIRM機能を実装している点である。これにより、1つのプロセシング・ユニットにかかる負荷を削減できる。
図7に、前記LSI構成1〜3におけるインタコネクト・ユニット100内のスケジューリング・ブロックARB0〜3の一実施の形態を示す。図7に示すARBは、スケジューリング・ブロックARB0〜3のうちの1つを示す。ARBは、スロット割付ベース制御部110と優先度ベース制御部111などから構成される。スロット割付ベース制御部110は記憶手段112などからなる。優先度ベース制御部111は、記憶手段101からARBに入力された前記の優先度に従い動的に調停を行う機構である。スロット割付ベース制御部110は、記憶手段112に予め指定した割合で記憶手段112に予め指定したユニットに共有リソースを割り当てる機構である。
[方法1]
図4に、前記LSI構成1〜3におけるLSI200,200a,200bの制御フローを示す。図4において、(a−1)(a―2)はリソース・マネジメント・ユニットIRMの動作を示し、(b)はプロセシング・ユニットPU0〜3の動作を示す。
図5に、前記LSI構成1〜3におけるLSI200,200a,200bの他の制御フローを示す。図5において、(a−1)、(a−2)はリソース・マネジメント・ユニットIRMの動作を示し、(b)はプロセシング・ユニットPU0〜3の動作を示す。前記方法1では優先度の計算をIRMが行ったが、それを各プロセシング・ユニットが行ってもよい。
また、前記方法1と方法2を組み合わせて使用してもよい。あるユニットに対しては、そのユニット自身が、リソース・マネジメント・ユニットIRMがアクセス可能な記憶手段に優先度を書き込む。あるユニットに対しては、そのユニットが、IRMがアクセス可能な記憶手段に処理状況情報を書き込み、IRMがそれをもとに優先度を計算する。
次に、処理状況情報および優先度生成方法について記述する。プロセシング・ユニットおよび実行するタスクの特徴に合わせて、複数の手法を組み合わせて使用することも可能である。
処理状況情報として、目標処理レートPRと実処理レートPAを用いて、優先度を算出する。目標処理レートに対して実処理レートが小さい処理ほど優先度を高くする。以下のように、優先度PRIを算出する形態もある。
例えば、目標処理レートPRおよび実処理レートPAとして、ある単位時間あたりの実行命令数を使うことができる。目標処理レートPRは予め設定しておき、実処理レートPAはプロセシング・ユニットの実行命令数をカウントした結果を保持した記憶手段の値を用いる。プロセシング・ユニットが、実処理レートPAと目標処理レートPRを含む情報をIRMに通知し、IRMはこれらから優先度を算出する。
目標処理レートPRと実処理レートPAを用いる点は前記第1の方法と同様である。目標処理レートPRとして制限時間と消費時間(サイクル)を用いて算出される値を用い、実処理レートPAとしてアプリケーションの進行度を用いる。
図6に、図1のLSIを具体化したLSIの構成例を示す。
101,102,106,107,112 記憶手段
105 インタフェース
108 電力制御インタフェース
110 スロット割付ベース制御部
111 優先度ベース制御部
200,200a,200b LSI
ARB,ARB0〜ARB3 スケジューリング・ブロック(調停手段)
BR1 ブリッジ・ユニット
INTC 割り込みコントローラ
IRM リソース・マネジメント・ユニット(制御ユニット)
PTBL タスク管理テーブル
PU0〜PU3 プロセシング・ユニット
PWC 電力制御ユニット
RCPU リコンフィグラブル・プロセンシング・ユニット
RESP レスポンス・ブロック
SR0,SR1 スレーブ・ユニット
SRIF0 IFコントローラ
VCPU 画像圧縮・伸張ユニット
Claims (8)
- 複数のプロセシング・ユニットを含む半導体集積回路装置であって、
前記半導体集積回路装置上で実行される処理の優先度を算出する制御ユニットと、
前記優先度に基づき、前記プロセシング・ユニットに共有資源を使用する権利を与える調停手段と、
前記制御ユニットが算出した優先度を前記調停手段に伝えるための第1の記憶手段と、
前記制御ユニットが前記優先度算出を行うための情報を保持するための第2の記憶手段とを有することを特徴とする半導体集積回路装置。 - 請求項1記載の半導体集積回路装置において、
前記制御ユニットは、前記複数のプロセシング・ユニットのうち少なくとも1つ以上のプロセシング・ユニットにソフトウェア的に実装されていることを特徴とする半導体集積回路装置。 - 請求項1または2記載の半導体集積回路装置において、
前記制御ユニットは、前記第2の記憶手段から、前記プロセシング・ユニットが実行している処理の状況を収集し、前記処理の状況を基にその処理の優先度を算出し、前記優先度に基づき、前記第1の記憶手段に優先度情報を書き込み、
前記プロセシング・ユニットは、自らが実行する処理の状況を前記第2の記憶手段に書き込む機能を有することを特徴とする半導体集積回路装置。 - 請求項1または2記載の半導体集積回路装置において、
前記制御ユニットは、制御対象となるプロセシング・ユニットから、前記プロセシング・ユニットが実行している処理の優先度を収集し、前記第1の記憶手段に前記優先度情報を書き込み、
前記プロセシング・ユニットは、自らが実行する処理の優先度を前記第1の記憶手段に書き込む機能を有することを特徴とする半導体集積回路装置。 - 請求項4記載の半導体集積回路装置において、
前記プロセシング・ユニットは、自らが実行する処理の実行状況から優先度を算出し、
前記優先度に基づき前記第1の記憶手段に優先度情報を書き込む機能を有することを特徴とする半導体集積回路装置。 - 請求項1または2記載の半導体集積回路装置において、
前記優先度は、前記半導体集積回路装置上で実行される処理の目標処理レートと実処理レートに基づき算出されることを特徴とする半導体集積回路装置。 - 請求項1または2記載の半導体集積回路装置において、
前記優先度は、前記半導体集積回路装置上で実行される処理の制限時間と消費時間と進捗度とに基づき算出されることを特徴とする半導体集積回路装置。 - 請求項1または2記載の半導体集積回路装置において、
前記調停手段は、
前記優先度に従い動的に調停を行う機構と、
予め指定した割合のリソース使用量を予め指定したユニットに割り当てる機構とを含むことを特徴とする半導体集積回路装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005297932A JP2007108944A (ja) | 2005-10-12 | 2005-10-12 | 半導体集積回路装置 |
US11/545,510 US7529874B2 (en) | 2005-10-12 | 2006-10-11 | Semiconductor integrated circuit device for real-time processing |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005297932A JP2007108944A (ja) | 2005-10-12 | 2005-10-12 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007108944A true JP2007108944A (ja) | 2007-04-26 |
Family
ID=38034773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005297932A Pending JP2007108944A (ja) | 2005-10-12 | 2005-10-12 | 半導体集積回路装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7529874B2 (ja) |
JP (1) | JP2007108944A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007179326A (ja) * | 2005-12-28 | 2007-07-12 | Matsushita Electric Ind Co Ltd | 演算処理装置 |
WO2011142031A1 (ja) * | 2010-05-14 | 2011-11-17 | 株式会社日立製作所 | リソース管理方法、リソース管理装置およびプログラム |
JP2013501297A (ja) * | 2009-09-11 | 2013-01-10 | エンパイア テクノロジー ディベロップメント エルエルシー | スレッドシフト:コアへのスレッド割振り |
JP2013515991A (ja) * | 2009-12-24 | 2013-05-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | アクセラレータ・リソースを動的に管理するための方法、情報処理システム、およびコンピュータ・プログラム |
JP2014505282A (ja) * | 2010-11-15 | 2014-02-27 | クアルコム,インコーポレイテッド | マルチプロセッサモバイル通信デバイスのアプリケーション用のリソース取得の調停 |
US9189282B2 (en) | 2009-04-21 | 2015-11-17 | Empire Technology Development Llc | Thread-to-core mapping based on thread deadline, thread demand, and hardware characteristics data collected by a performance counter |
US9569270B2 (en) | 2009-04-21 | 2017-02-14 | Empire Technology Development Llc | Mapping thread phases onto heterogeneous cores based on execution characteristics and cache line eviction counts |
WO2017043697A1 (ko) * | 2015-09-08 | 2017-03-16 | 이혁재 | 리소스 활용 프로그램의 우선순위를 결정하는 시스템 및 방법 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10462070B1 (en) * | 2016-06-30 | 2019-10-29 | EMC IP Holding Company LLC | Service level based priority scheduler for multi-tenancy computing systems |
CN109491798A (zh) * | 2018-11-27 | 2019-03-19 | 郑州云海信息技术有限公司 | 一种资源分配的方法及装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10283207A (ja) * | 1997-04-10 | 1998-10-23 | Toshiba Corp | 計算機システム、マルチプログラムの実行制御方法及び記憶媒体 |
JP2004062911A (ja) * | 2002-07-26 | 2004-02-26 | Hewlett-Packard Development Co Lp | コンピュータ資源の割り当てを管理するシステム |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6829764B1 (en) * | 1997-06-23 | 2004-12-07 | International Business Machines Corporation | System and method for maximizing usage of computer resources in scheduling of application tasks |
DE69920460T2 (de) | 1999-10-25 | 2005-01-20 | Texas Instruments Inc., Dallas | Intelligente Leistungssteuerung in verteilten Verarbeitungssystemen |
IL137085A (en) * | 2000-06-29 | 2004-08-31 | Eci Telecom Ltd | Method for effective utilizing of shared resources in computerized systems |
US7174194B2 (en) * | 2000-10-24 | 2007-02-06 | Texas Instruments Incorporated | Temperature field controlled scheduling for processing systems |
JP4024484B2 (ja) | 2001-03-13 | 2007-12-19 | 株式会社リコー | バスアービタ |
JP3922070B2 (ja) * | 2002-03-29 | 2007-05-30 | 株式会社デンソー | 分散制御方法及び装置 |
US7793294B2 (en) * | 2005-02-22 | 2010-09-07 | Northrop Grumman Corporation | System for scheduling tasks within an available schedule time period based on an earliest possible end time of the task |
US20070094664A1 (en) * | 2005-10-21 | 2007-04-26 | Kimming So | Programmable priority for concurrent multi-threaded processors |
JP2007148582A (ja) * | 2005-11-24 | 2007-06-14 | Matsushita Electric Ind Co Ltd | タスク実行制御装置、タスク実行制御方法、及びプログラム |
US20070143762A1 (en) * | 2005-12-16 | 2007-06-21 | Arnold Kevin M | Assigning tasks in a distributed system based on ranking |
JP2007188398A (ja) * | 2006-01-16 | 2007-07-26 | Seiko Epson Corp | マルチプロセッサシステム、マルチプロセッサシステムの制御方法をコンピュータに実行させるためのプログラム。 |
US7844970B2 (en) * | 2006-08-22 | 2010-11-30 | International Business Machines Corporation | Method and apparatus to control priority preemption of tasks |
US8020161B2 (en) * | 2006-09-12 | 2011-09-13 | Oracle America, Inc. | Method and system for the dynamic scheduling of a stream of computing jobs based on priority and trigger threshold |
-
2005
- 2005-10-12 JP JP2005297932A patent/JP2007108944A/ja active Pending
-
2006
- 2006-10-11 US US11/545,510 patent/US7529874B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10283207A (ja) * | 1997-04-10 | 1998-10-23 | Toshiba Corp | 計算機システム、マルチプログラムの実行制御方法及び記憶媒体 |
JP2004062911A (ja) * | 2002-07-26 | 2004-02-26 | Hewlett-Packard Development Co Lp | コンピュータ資源の割り当てを管理するシステム |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007179326A (ja) * | 2005-12-28 | 2007-07-12 | Matsushita Electric Ind Co Ltd | 演算処理装置 |
US9189282B2 (en) | 2009-04-21 | 2015-11-17 | Empire Technology Development Llc | Thread-to-core mapping based on thread deadline, thread demand, and hardware characteristics data collected by a performance counter |
US9569270B2 (en) | 2009-04-21 | 2017-02-14 | Empire Technology Development Llc | Mapping thread phases onto heterogeneous cores based on execution characteristics and cache line eviction counts |
JP2013501297A (ja) * | 2009-09-11 | 2013-01-10 | エンパイア テクノロジー ディベロップメント エルエルシー | スレッドシフト:コアへのスレッド割振り |
US8881157B2 (en) | 2009-09-11 | 2014-11-04 | Empire Technology Development Llc | Allocating threads to cores based on threads falling behind thread completion target deadline |
JP2013515991A (ja) * | 2009-12-24 | 2013-05-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | アクセラレータ・リソースを動的に管理するための方法、情報処理システム、およびコンピュータ・プログラム |
WO2011142031A1 (ja) * | 2010-05-14 | 2011-11-17 | 株式会社日立製作所 | リソース管理方法、リソース管理装置およびプログラム |
US9319281B2 (en) | 2010-05-14 | 2016-04-19 | Hitachi, Ltd. | Resource management method, resource management device, and program product |
JP2014505282A (ja) * | 2010-11-15 | 2014-02-27 | クアルコム,インコーポレイテッド | マルチプロセッサモバイル通信デバイスのアプリケーション用のリソース取得の調停 |
US9317329B2 (en) | 2010-11-15 | 2016-04-19 | Qualcomm Incorporated | Arbitrating resource acquisition for applications of a multi-processor mobile communications device |
WO2017043697A1 (ko) * | 2015-09-08 | 2017-03-16 | 이혁재 | 리소스 활용 프로그램의 우선순위를 결정하는 시스템 및 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20090089786A1 (en) | 2009-04-02 |
US7529874B2 (en) | 2009-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007108944A (ja) | 半導体集積回路装置 | |
US10649935B2 (en) | Deferred inter-processor interrupts | |
US9715415B2 (en) | Method of scheduling threads for execution on multiple processors within an information handling system | |
TWI233545B (en) | Mechanism for processor power state aware distribution of lowest priority interrupts | |
KR101258502B1 (ko) | 멀티코어 아키텍처 내의 리소스 관리 | |
TWI505080B (zh) | 在電腦系統中分派任務之方法、系統及電腦程式 | |
JP2010079622A (ja) | マルチコアプロセッサシステム、および、そのタスク制御方法 | |
CN102822801A (zh) | 响应于服务水平协议而分配计算***功率水平 | |
CN102541661B (zh) | 实现等待地址同步接口的方法和设备 | |
US7398378B2 (en) | Allocating lower priority interrupt for processing to slave processor via master processor currently processing higher priority interrupt through special interrupt among processors | |
TW201541347A (zh) | 多核心處理器系統及其排程方法 | |
TW200809628A (en) | Power aware dynamic scheduling in multiprocessor system employing voltage islands | |
US9639905B2 (en) | Power control apparatus, electronic computer, and power control method | |
KR102333391B1 (ko) | 전자 장치 및 이의 전력 제어 방법 | |
JP2005092780A (ja) | リアルタイムプロセッサシステム及び制御方法 | |
Parikh et al. | Performance parameters of RTOSs; comparison of open source RTOSs and benchmarking techniques | |
US8312193B2 (en) | Eager protocol on a cache pipeline dataflow | |
Olivier et al. | A hardware time manager implementation for the Xenomai real-time Kernel of embedded Linux | |
Akgün et al. | Exploration of Power-Savings on Multi-Core Architectures with Offloaded Real-Time Operating System | |
US20090083748A1 (en) | Program execution device | |
Nadeem et al. | Bandwidth Stealing TDMA Arbitration for Real-Time Multiprocessor Applications | |
Ranjbar et al. | Preliminaries and Related Work | |
Yen et al. | System Specification |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091221 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101214 |