JP2007108204A - Method for forming pixel electrode, method for manufacturing device, and electrooptical device, and electronic appliance - Google Patents

Method for forming pixel electrode, method for manufacturing device, and electrooptical device, and electronic appliance Download PDF

Info

Publication number
JP2007108204A
JP2007108204A JP2005295965A JP2005295965A JP2007108204A JP 2007108204 A JP2007108204 A JP 2007108204A JP 2005295965 A JP2005295965 A JP 2005295965A JP 2005295965 A JP2005295965 A JP 2005295965A JP 2007108204 A JP2007108204 A JP 2007108204A
Authority
JP
Japan
Prior art keywords
pixel electrode
liquid
substrate
film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005295965A
Other languages
Japanese (ja)
Inventor
Katsuyuki Moriya
克之 守屋
Toshimitsu Hirai
利充 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005295965A priority Critical patent/JP2007108204A/en
Publication of JP2007108204A publication Critical patent/JP2007108204A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve a problem associated with deterioration of display characteristics of a pixel occurring when a pixel electrode is not formed with a predetermined shape. <P>SOLUTION: The pixel electrode 45 is formed by discharging liquid drops containing a material for forming the pixel electrode on a substrate P. The method has steps to: form a thin film of a material for forming a partition wall on the substrate P; impart liquid repelling treatment to a surface of the thin film; form a partition wall 61 corresponding to a shape of the pixel electrode 45 by patterning the thin film to which the liquid repelling treatment has been imparted; and discharge the liquid drops on a recessed section between the partition walls 61. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、画素電極形成方法、デバイス製造方法及び電気光学装置並びに電子機器に関
するものである。
The present invention relates to a pixel electrode forming method, a device manufacturing method, an electro-optical device, and an electronic apparatus.

導体からなる薄膜(膜パターン)が配置された回路配線と、回路配線を覆う絶縁膜など
の薄膜と、半導体からなる薄膜とが基板上に積層されてなる半導体装置が、従来より知ら
れている。このような半導体装置における薄膜の効率的な形成方法として、薄膜材料など
を分散質として含む機能液の液滴を液滴吐出ヘッドから吐出し、着弾した機能液を乾燥さ
せて分散媒を除去し、薄膜を形成する、液滴吐出法(インクジェット法)が知られている
(例えば、特許文献1参照)。
2. Description of the Related Art Conventionally, there has been known a semiconductor device in which a circuit wiring in which a thin film (film pattern) made of a conductor is arranged, a thin film such as an insulating film covering the circuit wiring, and a thin film made of a semiconductor are stacked on a substrate. . As an efficient method of forming a thin film in such a semiconductor device, droplets of a functional liquid containing a thin film material or the like as a dispersoid are discharged from a liquid droplet discharge head, and the landing functional liquid is dried to remove the dispersion medium. A droplet discharge method (inkjet method) for forming a thin film is known (see, for example, Patent Document 1).

液滴吐出法で膜パターンとなる薄膜を形成する場合、通常は膜パターンの形成領域を区
画するバンクを形成し、このバンクにより区画され凹部となった膜パターンの形成領域に
向けて機能液を吐出する。そして、凹部内の形成領域上に着弾した機能液を乾燥させ、薄
膜を形成することにより、膜パターンを形成する。
このような方法を用いて、例えばボトムゲート型の薄膜トランジスタにおける半導体層
に接続する、ソース配線、又はドレイン配線(膜パターン)等を形成することができる。
この場合、ゲート絶縁膜上にバンクを形成し、このバンクによって区画された凹部とな
る領域に機能液を吐出し、この機能液を乾燥させることにより、半導体層に接続する、ソ
ース配線、又はドレイン配線となる。
When forming a thin film to be a film pattern by the droplet discharge method, a bank is usually formed that partitions the film pattern formation region, and the functional liquid is applied to the film pattern formation region that is partitioned by this bank to form a recess. Discharge. Then, the functional liquid landed on the formation region in the recess is dried to form a thin film, thereby forming a film pattern.
Using such a method, for example, a source wiring, a drain wiring (film pattern), or the like connected to a semiconductor layer in a bottom-gate thin film transistor can be formed.
In this case, a source wiring or drain connected to the semiconductor layer is formed by forming a bank on the gate insulating film, discharging the functional liquid to a region that becomes a recess defined by the bank, and drying the functional liquid. It becomes wiring.

ところで、前記凹部内に着弾するよう吐出された機能液の液滴は、全て凹部内に入るこ
とが望ましいものの、一部はバンクの上面にかかることがある。その場合に、この液滴が
バンクの上面に付着することなく、凹部内に流れ込むようにするためには、バンクの上面
を、機能液に対して撥液性にしておく必要がある。ここで、バンク上面の撥液化処理は、
通常、レジスト材からなるバンク材を最終的なバンク形状にパターニングした後に、これ
をCFガスを用いたプラズマ処理を行っていた。
特開平11−274671号公報
By the way, although it is desirable that all of the droplets of the functional liquid ejected to land in the concave portion enter the concave portion, a part of the droplet may be applied to the upper surface of the bank. In this case, in order for the droplets to flow into the recess without adhering to the upper surface of the bank, the upper surface of the bank needs to be liquid repellent with respect to the functional liquid. Here, the liquid repellency treatment on the upper surface of the bank is
Usually, after a bank material made of a resist material is patterned into a final bank shape, this is subjected to plasma treatment using CF 4 gas.
Japanese Patent Laid-Open No. 11-274671

しかしながら、上述したような従来技術には、以下のような問題が存在する。
画素は矩形に形成されることが多いため、例えばITO等の透明導電膜材料を含む液滴
を吐出して画素電極を形成する場合には、液滴が画素の角部に充填されづらくなる。
特に、上述したバンクの表面は、全体が撥液化されるので、バンクの側面と液滴との濡
れ性が悪くなり、液滴が画素の角部にスムーズに入り込まなくなるという問題がある。ま
た、バンクの側面がインクをはじくので、得られる膜も不均一な膜となってしまう。
このように、画素電極が所定形状に形成できない場合には、画素の表示特性が低下する
虞がある。
However, the following problems exist in the conventional technology as described above.
Since the pixels are often formed in a rectangular shape, for example, when forming a pixel electrode by discharging a droplet containing a transparent conductive film material such as ITO, it is difficult to fill the corner of the pixel with the droplet.
In particular, since the entire surface of the bank described above is made liquid repellent, there is a problem that the wettability between the side surface of the bank and the droplets deteriorates and the droplets do not smoothly enter the corners of the pixels. Further, since the side surface of the bank repels ink, the obtained film also becomes a non-uniform film.
Thus, when the pixel electrode cannot be formed in a predetermined shape, the display characteristics of the pixel may be deteriorated.

本発明は、以上のような点を考慮してなされたもので、画素の表示特性の低下を防止で
きる画素電極形成方法、デバイス製造方法及び電気光学装置並びに電子機器を提供するこ
とを目的とする。
SUMMARY An advantage of some aspects of the invention is that it provides a pixel electrode forming method, a device manufacturing method, an electro-optical device, and an electronic apparatus that can prevent deterioration in display characteristics of pixels. .

上記の目的を達成するために本発明は、以下の構成を採用している。
本発明の画素電極形成方法は、基板上に画素電極形成材料を含む液滴を吐出して画素電
極を形成する方法であって、前記基板上に隔壁形成材料の薄膜を形成する工程と、前記薄
膜の表面に撥液処理を施す工程と、前記撥液処理が施された前記薄膜をパターニングして
、前記画素電極の形状に応じた隔壁を形成する工程と、前記隔壁の間の凹部に前記液滴を
吐出する工程とを有することを特徴とするものである。
In order to achieve the above object, the present invention employs the following configuration.
The pixel electrode forming method of the present invention is a method of forming a pixel electrode by ejecting droplets containing a pixel electrode forming material on a substrate, and forming a thin film of a partition wall forming material on the substrate; Performing a liquid repellent treatment on the surface of the thin film; patterning the thin film subjected to the liquid repellent treatment to form a partition wall according to the shape of the pixel electrode; and And a step of discharging droplets.

従って、本発明の画素電極形成方法では、隔壁をパターニングする前に撥液処理を行な
うため、隔壁の上面のみを撥液化し、隔壁の側面を撥液化しない状態とすることができる
。したがって、微細なパターンを形成する場合でも、隔壁内に液滴がスムーズに入り込め
るようになり、膜の均一性も向上する。
Therefore, in the pixel electrode forming method of the present invention, since the liquid repellent treatment is performed before patterning the partition walls, only the upper surface of the partition walls can be made liquid repellent and the side surfaces of the partition walls can be made non-repellent. Therefore, even when a fine pattern is formed, the droplets can smoothly enter the partition walls, and the uniformity of the film is improved.

前記隔壁としては、ポリシラザン液、ポリシラン液またはポリシロキサン液のいずれか
を用いて形成されることが好適である。
これにより本発明では、有機材料からなる隔壁に比べて耐熱性が高くなり、特に機能液
を焼成して膜パターンとする場合に好適となる。
The partition is preferably formed using any one of a polysilazane liquid, a polysilane liquid, and a polysiloxane liquid.
Thereby, in this invention, heat resistance becomes high compared with the partition which consists of organic materials, and it becomes suitable especially when baking a functional liquid into a film pattern.

前記ポリシラザン液、ポリシラン液またはポリシロキサン液のいずれかは、光酸発生剤
または光塩基発生剤のいずれかを含有し、ポジ型レジストとして機能する材料からなるこ
とが好適である。
これにより、本発明では、ポリシラザン液、ポリシラン液またはポリシロキサン液のい
ずれかをポジ型レジストとして機能するようにすることで、これから得られる隔壁のパタ
ーン精度をより良好にすることができ、したがって、この隔壁から得られる膜パターンに
ついても、そのパターン精度をより高くすることが可能になる。
Any of the polysilazane liquid, the polysilane liquid, and the polysiloxane liquid preferably contains a material that contains either a photoacid generator or a photobase generator and functions as a positive resist.
Thereby, in the present invention, by making any of the polysilazane liquid, the polysilane liquid, or the polysiloxane liquid function as a positive resist, the pattern accuracy of the partition walls obtained therefrom can be further improved. With respect to the film pattern obtained from this partition wall, the pattern accuracy can be further increased.

前記撥液処理としては、プラズマ処理を好適に採用できる。
すなわち、パターン形成領域を形成する前に隔壁となる薄膜にプラズマ処理を行ってい
るので、画素電極にプラズマによるダメージが及ぶことがない。
また、前記隔壁としては、スイッチング素子と前記画素電極とを電気的に接続する接続
配線の上部に形成する構成も好適に採用できる。
この構成では、隔壁の下部に位置する接続配線によって、スイッチング素子と画素電極
とを電気接続することができる。
As the liquid repellent treatment, plasma treatment can be suitably employed.
That is, since the plasma treatment is performed on the thin film serving as the partition before the pattern formation region is formed, the pixel electrode is not damaged by the plasma.
In addition, as the partition, a configuration in which a switching element and the pixel electrode are electrically connected to each other can be suitably employed.
In this configuration, the switching element and the pixel electrode can be electrically connected by the connection wiring located below the partition wall.

また、本発明では、前記薄膜を焼成する工程と、前記液滴を焼成する工程とを同一工程
で行う手順を採用することが好ましい。
従って、本発明では、薄膜と液滴を別個に焼成する方法と比較して、生産性よく成膜す
ることが可能になる。なお、液滴は、一旦乾燥した後に焼成してもよいし、乾燥せずに焼
成してもよい。乾燥することなく焼成した場合には、工程を削減できることから、生産性
の向上に寄与できる。
Moreover, in this invention, it is preferable to employ | adopt the procedure which performs the process of baking the said thin film, and the process of baking the said droplet by the same process.
Therefore, in the present invention, it is possible to form a film with high productivity as compared with a method in which a thin film and a droplet are separately fired. The droplets may be fired after drying once, or may be fired without drying. When firing without drying, the number of steps can be reduced, which can contribute to improvement in productivity.

一方、本発明のデバイス製造方法は、先に記載の画素電極形成方法を用いて、前記基板
上に前記画素電極を形成することを特徴とするものである。
従って、本発明では、デバイスに形成される膜パターンの微細化や細線化が安定して図
られる。そのため、表示特性に優れた高精度なデバイスを安定して製造することができる

特に、前記膜パターンが前記基板上に設けられたTFT(膜トランジスタ)等のスイッ
チング素子の一部を構成する場合には、高集積化されたスイッチング素子を安定的に得る
ことができる。
On the other hand, the device manufacturing method of the present invention is characterized in that the pixel electrode is formed on the substrate by using the pixel electrode forming method described above.
Therefore, in the present invention, the miniaturization and thinning of the film pattern formed on the device can be achieved stably. Therefore, it is possible to stably manufacture a highly accurate device having excellent display characteristics.
In particular, when the film pattern constitutes a part of a switching element such as a TFT (film transistor) provided on the substrate, a highly integrated switching element can be stably obtained.

そして、本発明の電気光学装置は、先に記載のデバイス製造方法を用いて製造されたデ
バイスを備えることを特徴とするものである。
また、本発明の電子機器は、先に記載のデバイス製造方法を用いて製造されたデバイス
を備えることを特徴とするものである。
従って、本発明では、表示特性に優れた高精度な電気光学装置及び電子機器を安定して
得ることができる。
The electro-optical device of the present invention includes a device manufactured using the device manufacturing method described above.
An electronic apparatus according to the present invention includes a device manufactured using the device manufacturing method described above.
Therefore, according to the present invention, it is possible to stably obtain a highly accurate electro-optical device and electronic apparatus having excellent display characteristics.

以下、本発明の画素電極形成方法、デバイス製造方法及び電気光学装置並びに電子機器
の実施の形態を、図1ないし図11を参照して説明する。
<アクティブマトリクス基板>
図1は、本発明に係るデバイスとしてのアクティブマトリクス基板の一部を拡大した図
である。
アクティブマトリクス基板(デバイス)20上は、格子状に配線されたゲート配線40
とソース配線42とを備える。すなわち、複数のゲート配線40がX方向に延びるように
形成され、ソース配線42がY方向に延びるように形成されている。
また、ゲート配線40には、ゲート配線40の一部としてゲート配線40よりも幅狭の
ゲート電極41が接続され、ゲート電極41上に絶縁層を介してTFT(スイッチング素
子)30が配置される。一方、ソース配線42には、ソース電極43が接続され、ソース
電極43の一端は、TFT30に接続する。
Hereinafter, embodiments of a pixel electrode forming method, a device manufacturing method, an electro-optical device, and an electronic apparatus according to the present invention will be described with reference to FIGS.
<Active matrix substrate>
FIG. 1 is an enlarged view of a part of an active matrix substrate as a device according to the present invention.
On the active matrix substrate (device) 20, gate wirings 40 are arranged in a lattice pattern.
And a source wiring 42. That is, the plurality of gate lines 40 are formed so as to extend in the X direction, and the source lines 42 are formed so as to extend in the Y direction.
Further, a gate electrode 41 narrower than the gate wiring 40 is connected to the gate wiring 40 as a part of the gate wiring 40, and a TFT (switching element) 30 is disposed on the gate electrode 41 through an insulating layer. . On the other hand, a source electrode 43 is connected to the source wiring 42, and one end of the source electrode 43 is connected to the TFT 30.

そして、ゲート配線40とソース配線42に囲まれた領域には、画素電極45が配置さ
れ、ドレイン電極44を介してTFT30に接続する。
また、アクティブマトリクス基板20上には、ゲート配線40と略平行するように、容
量線46が配線される。容量線46は、画素電極45及びソース配線42の下層に絶縁層
を介して配置される。
なお、これらゲート配線40、ゲート電極41、ソース配線42、容量線46は、同一
の面上に形成される。
A pixel electrode 45 is disposed in a region surrounded by the gate wiring 40 and the source wiring 42, and is connected to the TFT 30 through the drain electrode 44.
On the active matrix substrate 20, a capacitor line 46 is wired so as to be substantially parallel to the gate wiring 40. The capacitor line 46 is disposed below the pixel electrode 45 and the source wiring 42 via an insulating layer.
The gate wiring 40, the gate electrode 41, the source wiring 42, and the capacitor line 46 are formed on the same surface.

図2は、アクティブマトリクス基板20の等価回路図であって、液晶表示装置に用いた
場合である。
アクティブマトリクス基板20を液晶表示装置に用いた場合には、画像表示領域には複
数の画素100aがマトリクス状に構成される。これらの画素100aの各々には、画素
スイッチング用のTFT30が形成されており、画素信号S1、S2、…、Snを供給す
るソース配線42が図1に示したソース電極43を介してTFT30のソースに電気的に
接続されている。ソース配線42に供給する画素信号S1、S2、…、Snは、この順に
線順次で供給してもよく、相隣接する複数のソース配線42同士に対して、グループ毎に
供給するようにしてもよい。
また、TFT30のゲートには、ゲート配線40が図1に示したゲート電極41を介し
て電気的に接続されている。そして、所定のタイミングで、ゲート配線40にパルス的に
走査信号G1、G2、…、Gmをこの順に線順次で印加するように構成されている。
FIG. 2 is an equivalent circuit diagram of the active matrix substrate 20 when used in a liquid crystal display device.
When the active matrix substrate 20 is used in a liquid crystal display device, a plurality of pixels 100a are configured in a matrix in the image display area. Each of these pixels 100a is provided with a pixel switching TFT 30, and a source wiring 42 for supplying pixel signals S1, S2,..., Sn is supplied to the source of the TFT 30 through the source electrode 43 shown in FIG. Is electrically connected. The pixel signals S1, S2,..., Sn supplied to the source wiring 42 may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent source wirings 42. Good.
Further, the gate wiring 40 is electrically connected to the gate of the TFT 30 via the gate electrode 41 shown in FIG. The scanning signals G1, G2,..., Gm are applied to the gate wiring 40 in a line-sequential order in this order at a predetermined timing.

画素電極45は、TFT30のドレインにドレイン電極44を介して電気的に接続され
ている。そして、スイッチング素子であるTFT30を一定期間だけオン状態とすること
により、ソース配線42から供給される画素信号S1、S2、…、Snを各画素に所定の
タイミングで書き込む。このようにして画素電極45を介して液晶に書き込まれた所定レ
ベルの画素信号S1、S2、…、Snは、図10に示す対向基板120の対向電極121
との間で一定期間保持される。
なお、保持された画素信号S1、S2、…、Snがリークするのを防ぐために、容量線
46によって、画素電極45と対向電極121との間に形成される液晶容量と並列に蓄積
容量48が付加されている。例えば、画素電極45の電圧は、ソース電圧が印加された時
間よりも3桁も長い時間だけ蓄積容量48により保持される。これにより、電荷の保持特
性は改善され、コントラスト比の高い液晶表示装置100を実現することができる。
The pixel electrode 45 is electrically connected to the drain of the TFT 30 via the drain electrode 44. Then, by turning on the TFT 30 as a switching element for a certain period, the pixel signals S1, S2,..., Sn supplied from the source wiring 42 are written to each pixel at a predetermined timing. The pixel signals S1, S2,..., Sn written in the liquid crystal via the pixel electrode 45 in this way are the counter electrodes 121 of the counter substrate 120 shown in FIG.
Is held for a certain period.
In order to prevent the held pixel signals S1, S2,..., Sn from leaking, the storage capacitor 48 is provided in parallel with the liquid crystal capacitor formed between the pixel electrode 45 and the counter electrode 121 by the capacitor line 46. It has been added. For example, the voltage of the pixel electrode 45 is held by the storage capacitor 48 for a time that is three orders of magnitude longer than the time when the source voltage is applied. Thereby, the charge retention characteristics are improved, and the liquid crystal display device 100 with a high contrast ratio can be realized.

<液滴吐出装置>
次に、上述したアクティブマトリクス基板20の製造に用いられる液滴吐出装置につい
て図3及び図4を参照して説明する。
図3に示すように、液滴吐出装置(インクジェット装置)IJは、液滴吐出ヘッドから
基板Pに対して液滴を吐出(滴下)するものであって、液滴吐出ヘッド301と、X方向
駆動軸304と、Y方向ガイド軸305と、制御装置CONTと、ステージ307と、ク
リーニング機構308と、基台309と、ヒータ315とを備えている。ステージ307
は、この液滴吐出装置IJによりインク(液体材料、液状体)を設けられる基板Pを支持
するものであって、基板Pを基準位置に固定する不図示の固定機構を備えている。
<Droplet ejection device>
Next, a droplet discharge device used for manufacturing the above-described active matrix substrate 20 will be described with reference to FIGS.
As shown in FIG. 3, the droplet discharge device (inkjet device) IJ discharges (drops) droplets from the droplet discharge head onto the substrate P. The droplet discharge head 301 and the X direction A drive shaft 304, a Y-direction guide shaft 305, a control device CONT, a stage 307, a cleaning mechanism 308, a base 309, and a heater 315 are provided. Stage 307
Supports the substrate P on which ink (liquid material, liquid material) is provided by the droplet discharge device IJ, and includes a fixing mechanism (not shown) that fixes the substrate P to a reference position.

液滴吐出ヘッド301は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘ
ッドであり、長手方向とY軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘ
ッド301の下面にY軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド301
の吐出ノズルからは、ステージ307に支持されている基板Pに対して、導電性微粒子を
含むインクが吐出される。
The droplet discharge head 301 is a multi-nozzle type droplet discharge head provided with a plurality of discharge nozzles, and the longitudinal direction and the Y-axis direction are made to coincide. The plurality of ejection nozzles are provided on the lower surface of the droplet ejection head 301 in the Y axis direction at regular intervals. Droplet discharge head 301
From the discharge nozzles, ink containing conductive fine particles is discharged onto the substrate P supported by the stage 307.

X方向駆動軸304には、X方向駆動モータ302が接続されている。X方向駆動モー
タ302はステッピングモータ等であり、制御装置CONTからX方向の駆動信号が供給
されると、X方向駆動軸304を回転させる。X方向駆動軸304が回転すると、液滴吐
出ヘッド301はX軸方向に移動する。
Y方向ガイド軸305は、基台309に対して動かないように固定されている。ステー
ジ307は、Y方向駆動モータ303を備えている。Y方向駆動モータ303はステッピ
ングモータ等であり、制御装置CONTからY方向の駆動信号が供給されると、ステージ
307をY方向に移動する。
An X direction drive motor 302 is connected to the X direction drive shaft 304. The X-direction drive motor 302 is a stepping motor or the like, and rotates the X-direction drive shaft 304 when an X-direction drive signal is supplied from the control device CONT. When the X-direction drive shaft 304 rotates, the droplet discharge head 301 moves in the X-axis direction.
The Y-direction guide shaft 305 is fixed so as not to move with respect to the base 309. The stage 307 includes a Y direction drive motor 303. The Y direction drive motor 303 is a stepping motor or the like, and moves a stage 307 in the Y direction when a drive signal in the Y direction is supplied from the control device CONT.

制御装置CONTは、液滴吐出ヘッド301に液滴の吐出制御用の電圧を供給する。ま
た、X方向駆動モータ302に液滴吐出ヘッド301のX方向の移動を制御する駆動パル
ス信号を、Y方向駆動モータ303にステージ307のY方向の移動を制御する駆動パル
ス信号を供給する。
クリーニング機構308は、液滴吐出ヘッド301をクリーニングするものである。ク
リーニング機構308には、図示しないY方向の駆動モータが備えられている。このY方
向の駆動モータの駆動により、クリーニング機構は、Y方向ガイド軸305に沿って移動
する。クリーニング機構308の移動も制御装置CONTにより制御される。
ヒータ315は、ここではランプアニールにより基板Pを熱処理する手段であり、基板
P上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ315の電
源の投入及び遮断も制御装置CONTにより制御される。
The control device CONT supplies a droplet discharge control voltage to the droplet discharge head 301. Further, a drive pulse signal for controlling movement of the droplet discharge head 301 in the X direction is supplied to the X direction drive motor 302, and a drive pulse signal for controlling movement of the stage 307 in the Y direction is supplied to the Y direction drive motor 303.
The cleaning mechanism 308 is for cleaning the droplet discharge head 301. The cleaning mechanism 308 includes a Y-direction drive motor (not shown). The cleaning mechanism moves along the Y-direction guide shaft 305 by driving the Y-direction drive motor. The movement of the cleaning mechanism 308 is also controlled by the control device CONT.
Here, the heater 315 is means for heat-treating the substrate P by lamp annealing, and performs evaporation and drying of the solvent contained in the liquid material applied on the substrate P. The heater 315 is also turned on and off by the control device CONT.

液滴吐出装置IJは、液滴吐出ヘッド301と基板Pを支持するステージ307とを相
対的に走査しつつ基板Pに対して液滴を吐出する。ここで、以下の説明において、X方向
を走査方向、X方向と直交するY方向を非走査方向とする。
したがって、液滴吐出ヘッド301の吐出ノズルは、非走査方向であるY方向に一定間
隔で並んで設けられている。なお、図3では、液滴吐出ヘッド301は、基板Pの進行方
向に対し直角に配置されているが、液滴吐出ヘッド301の角度を調整し、基板Pの進行
方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド301の
角度を調整することで、ノズル間のピッチを調節することが出来る。また、基板Pとノズ
ル面との距離を任意に調節することが出来るようにしてもよい。
The droplet discharge device IJ discharges droplets onto the substrate P while relatively scanning the droplet discharge head 301 and the stage 307 that supports the substrate P. Here, in the following description, the X direction is a scanning direction, and the Y direction orthogonal to the X direction is a non-scanning direction.
Accordingly, the discharge nozzles of the droplet discharge head 301 are provided side by side at regular intervals in the Y direction, which is the non-scanning direction. In FIG. 3, the droplet discharge head 301 is arranged at a right angle to the traveling direction of the substrate P, but the angle of the droplet discharging head 301 is adjusted so as to intersect the traveling direction of the substrate P. It may be. In this way, the pitch between the nozzles can be adjusted by adjusting the angle of the droplet discharge head 301. Further, the distance between the substrate P and the nozzle surface may be arbitrarily adjusted.

図4は、液滴吐出ヘッド301の断面図である。
液滴吐出ヘッド301には、液体材料(配線用インク等)を収容する液体室321に隣
接してピエゾ素子322が設置されている。液体室321には、液体材料を収容する材料
タンクを含む液体材料供給系323を介して液体材料が供給される。
ピエゾ素子322は駆動回路324に接続されており、この駆動回路324を介してピ
エゾ素子322に電圧を印加し、ピエゾ素子322を変形させることにより、液体室32
1が変形し、ノズル325から液体材料が吐出される。
この場合、印加電圧の値を変化させることにより、ピエゾ素子322の歪み量が制御さ
れる。また、印加電圧の周波数を変化させることにより、ピエゾ素子322の歪み速度が
制御される。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を
与えにくいという利点を有する。
FIG. 4 is a cross-sectional view of the droplet discharge head 301.
The droplet discharge head 301 is provided with a piezo element 322 adjacent to a liquid chamber 321 that stores a liquid material (such as wiring ink). The liquid material is supplied to the liquid chamber 321 via a liquid material supply system 323 including a material tank that stores the liquid material.
The piezo element 322 is connected to a drive circuit 324, and a voltage is applied to the piezo element 322 via the drive circuit 324 to deform the piezo element 322, whereby the liquid chamber 32.
1 is deformed, and the liquid material is discharged from the nozzle 325.
In this case, the amount of distortion of the piezo element 322 is controlled by changing the value of the applied voltage. Further, the strain rate of the piezo element 322 is controlled by changing the frequency of the applied voltage. Since the droplet discharge by the piezo method does not apply heat to the material, it has an advantage of hardly affecting the composition of the material.

なお、液滴吐出法の吐出技術としては、帯電制御方式、加圧振動方式、電気機械変換式
、電気熱変換方式、静電吸引方式などが挙げられる。帯電制御方式は、材料に帯電電極で
電荷を付与し、偏向電極で材料の飛翔方向を制御してノズルから吐出させるものである。
また、加圧振動方式は、材料に例えば30kg/cm程度の超高圧を印加してノズル先
端側に材料を吐出させるものであり、制御電圧をかけない場合には材料が直進してノズル
から吐出され、制御電圧をかけると材料間に静電的な反発が起こり、材料が飛散してノズ
ルから吐出されない。また、電気機械変換方式は、ピエゾ素子(圧電素子)がパルス的な
電気信号を受けて変形する性質を利用したもので、ピエゾ素子が変形することによって材
料を貯留した空間に可撓物質を介して圧力を与え、この空間から材料を押し出してノズル
から吐出させるものである。
Examples of the discharge technique of the droplet discharge method include a charge control method, a pressure vibration method, an electromechanical conversion method, an electrothermal conversion method, and an electrostatic suction method. In the charge control method, a charge is applied to a material by a charging electrode, and the flight direction of the material is controlled by a deflection electrode and discharged from a nozzle.
In addition, the pressure vibration method is a method in which an ultra-high pressure of, for example, about 30 kg / cm 2 is applied to the material and the material is discharged to the nozzle tip side. When no control voltage is applied, the material moves straight from the nozzle. When discharged and a control voltage is applied, electrostatic repulsion occurs between the materials, and the materials are scattered and are not discharged from the nozzle. The electromechanical conversion method utilizes the property that a piezoelectric element (piezoelectric element) is deformed by receiving a pulse-like electric signal. The piezoelectric element is deformed through a flexible substance in a space where material is stored. Pressure is applied, and the material is extruded from this space and discharged from the nozzle.

また、電気熱変換方式は、材料を貯留した空間内に設けたヒータにより、材料を急激に
気化させてバブル(泡)を発生させ、バブルの圧力によって空間内の材料を吐出させるも
のである。静電吸引方式は、材料を貯留した空間内に微小圧力を加え、ノズルに材料のメ
ニスカスを形成し、この状態で静電引力を加えてから材料を引き出すものである。また、
この他に、電場による流体の粘性変化を利用する方式や、放電火花で飛ばす方式などの技
術も適用可能である。液滴吐出法は、材料の使用に無駄が少なく、しかも所望の位置に所
望の量の材料を的確に配置できるという利点を有する。なお、液滴吐出法により吐出され
る液状材料(流動体)の一滴の量は、例えば1〜300ナノグラムである。
In the electrothermal conversion method, a material is rapidly vaporized by a heater provided in a space in which the material is stored to generate bubbles, and the material in the space is discharged by the pressure of the bubbles. In the electrostatic attraction method, a minute pressure is applied in a space in which the material is stored, a meniscus of the material is formed on the nozzle, and an electrostatic attractive force is applied in this state before the material is drawn out. Also,
In addition to this, it is also possible to apply a technique such as a system that uses a change in the viscosity of a fluid caused by an electric field or a system that uses a discharge spark. The droplet discharge method has an advantage that the use of the material is less wasteful and a desired amount of the material can be accurately disposed at a desired position. The amount of one drop of the liquid material (fluid) discharged by the droplet discharge method is, for example, 1 to 300 nanograms.

また、液滴として吐出される溶液に含まれる導電性微粒子としては、例えば、金、銀、
銅、錫、鉛等の金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微
粒子などが用いられる。これらの導電性微粒子は、分散性を向上させるために表面に有機
物などをコーティングして使うこともできる。
Examples of the conductive fine particles contained in the solution discharged as droplets include gold, silver,
In addition to fine metal particles such as copper, tin, and lead, these oxides, fine particles of conductive polymers and superconductors, and the like are used. These conductive fine particles can be used by coating the surface with an organic substance or the like in order to improve dispersibility.

導電性微粒子の粒径は1nm以上0.1μm以下であることが好ましい。0.1μmよ
り大きいと、後述する液滴吐出ヘッドのノズルに目詰まりが生じるおそれがある。また、
1nmより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得ら
れる膜中の有機物の割合が過多となる。
The particle diameter of the conductive fine particles is preferably 1 nm or more and 0.1 μm or less. If it is larger than 0.1 μm, there is a risk of clogging in the nozzles of the droplet discharge head described later. Also,
If it is smaller than 1 nm, the volume ratio of the coating agent to the conductive fine particles becomes large, and the ratio of organic substances in the resulting film becomes excessive.

分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであ
れば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブ
タノールなどのアルコール類、n−ヘプタン、n−オクタン、デカン、ドデカン、テトラ
デカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロ
ナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、
またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチ
レングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチ
レングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、1,2
−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサンなどのエー
テル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−
ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極
性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出
法(インクジェット法)への適用の容易さの点で、水、アルコール類、炭化水素系化合物
、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を
挙げることができる。
The dispersion medium is not particularly limited as long as it can disperse the conductive fine particles and does not cause aggregation. For example, in addition to water, alcohols such as methanol, ethanol, propanol, butanol, n-heptane, n-octane, decane, dodecane, tetradecane, toluene, xylene, cymene, durene, indene, dipentene, tetrahydronaphthalene, decahydro Hydrocarbon compounds such as naphthalene and cyclohexylbenzene,
Also, ethylene glycol dimethyl ether, ethylene glycol diethyl ether, ethylene glycol methyl ethyl ether, diethylene glycol dimethyl ether, diethylene glycol diethyl ether, diethylene glycol methyl ethyl ether, 1,2
-Ether compounds such as dimethoxyethane, bis (2-methoxyethyl) ether, p-dioxane, propylene carbonate, γ-butyrolactone, N-methyl-2-
Examples include polar compounds such as pyrrolidone, dimethylformamide, dimethyl sulfoxide, and cyclohexanone. Of these, water, alcohols, hydrocarbon compounds, and ether compounds are preferred from the viewpoints of fine particle dispersibility and dispersion stability, and ease of application to the droplet discharge method (inkjet method). More preferred dispersion media include water and hydrocarbon compounds.

導電性微粒子の分散液の表面張力は、例えば0.02N/m以上0.07N/m以下の
範囲内であることが好ましい。インクジェット法にて液体を吐出する際、表面張力が0.
02N/m未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲
りが生じやすくなり、0.07N/mを超えるとノズル先端でのメニスカスの形状が安定
しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、上
記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、
ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、
液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生な
どの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エー
テル、エステル、ケトン等の有機化合物を含んでもよい。
The surface tension of the dispersion liquid of conductive fine particles is preferably in the range of 0.02 N / m or more and 0.07 N / m or less, for example. When liquid is ejected by the ink jet method, the surface tension is 0.
If it is less than 02 N / m, the wettability of the ink composition with respect to the nozzle surface increases, and thus flight bending tends to occur. If it exceeds 0.07 N / m, the shape of the meniscus at the nozzle tip is not stable, so Therefore, it becomes difficult to control the discharge timing. In order to adjust the surface tension, the dispersion liquid has a fluorine-based, silicone-based,
A small amount of a non-ionic surface tension regulator may be added. Nonionic surface tension regulator
This improves the wettability of the liquid to the substrate, improves the leveling property of the film, and helps prevent the occurrence of fine irregularities in the film. The surface tension modifier may contain an organic compound such as alcohol, ether, ester, or ketone, if necessary.

分散液の粘度は、例えば1mPa・s以上50mPa・s以下であることが好ましい。
インクジェット法を用いて液体材料を液滴として吐出する際、粘度が1mPa・sより小
さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が50mPa
・sより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難と
なる。
The viscosity of the dispersion is preferably, for example, from 1 mPa · s to 50 mPa · s.
When the liquid material is ejected as droplets using the inkjet method, if the viscosity is less than 1 mPa · s, the nozzle periphery is easily contaminated by the outflow of ink, and the viscosity is 50 mPa.
When the value is larger than s, clogging frequency in the nozzle hole is increased, and it is difficult to smoothly discharge droplets.

<アクティブマトリクス基板の製造方法>
次に、アクティブマトリクス基板20の製造方法について図を参照して説明する。
アクティブマトリクス基板20は、基板P上に格子パターンの配線を形成する第1工程
と、積層部35を形成する第2工程と、画素電極45等を形成する第3工程により製造さ
れる。
以下、各工程毎に詳細に説明する。
<Method for manufacturing active matrix substrate>
Next, a method for manufacturing the active matrix substrate 20 will be described with reference to the drawings.
The active matrix substrate 20 is manufactured by a first step of forming a grid pattern wiring on the substrate P, a second step of forming the stacked portion 35, and a third step of forming the pixel electrode 45 and the like.
Hereinafter, each process will be described in detail.

図5乃至図7は、第1工程である配線形成工程を説明する図であり、図1におけるA−
A線に沿う断面図である。
ゲート配線40やソース配線42等の格子パターンの配線が形成される基板Pとしては
、ガラス、石英ガラス、Siウエハ、プラスチックフィルム、金属板など各種の材料を用
いることができる。また、これら各種の素材基板の表面に半導体膜、金属膜、誘電体膜、
有機膜などが下地層として形成されたものも含む。
5 to 7 are diagrams for explaining the wiring forming process as the first process.
It is sectional drawing which follows A line.
Various materials such as glass, quartz glass, Si wafer, plastic film, and metal plate can be used as the substrate P on which the wiring of the lattice pattern such as the gate wiring 40 and the source wiring 42 is formed. In addition, a semiconductor film, a metal film, a dielectric film,
Also includes those in which an organic film or the like is formed as a base layer.

まず、図5(a)に示すように、基板P上にバンクの形成材料からなる薄膜のバンク膜
Bを形成する。バンク膜Bを形成する場合には、まず、各種コート法やCVD法(化学的
気相成長法)等を用いて基板P上にバンク形成材料からなる層を形成する。薄膜Bの形成
材料としては、有機系の材料(アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミ
ン樹脂等の高分子材料)又は無機系の材料のいずれを用いてもよいが、耐熱性の面からは
無機系材料を用いることが好ましい。バンク膜Bの形成材料が無機質の材料を含むことに
より、バンク膜Bの耐熱性が高くなり、しかもバンク膜Bと基板Pとの間の熱膨張率の差
が小さくなるため、機能液の乾燥時の熱などによるバンク膜Bの劣化が抑制され、膜パタ
ーンが良好な形状で形成される。例えば、バンク膜B及び機能液の上に低融点ガラスなど
を予め塗布するなどして、機能液を焼成する際、焼成温度が300度以上の高温になる場
合があるが、こうした場合にも、バンク膜Bが無機質の材料から形成されていることによ
り、十分な耐久性が得られる。
First, as shown in FIG. 5A, a thin bank film B made of a bank forming material is formed on a substrate P. In the case of forming the bank film B, first, a layer made of a bank forming material is formed on the substrate P by using various coating methods, CVD methods (chemical vapor deposition methods) and the like. As a material for forming the thin film B, any of organic materials (polymer materials such as acrylic resin, polyimide resin, olefin resin, melamine resin, etc.) or inorganic materials may be used. It is preferable to use an inorganic material. Since the bank film B forming material includes an inorganic material, the heat resistance of the bank film B is increased, and the difference in thermal expansion coefficient between the bank film B and the substrate P is reduced. Deterioration of the bank film B due to heat at the time is suppressed, and the film pattern is formed in a good shape. For example, when the functional liquid is baked by previously applying a low-melting glass or the like on the bank film B and the functional liquid, the baking temperature may be as high as 300 ° C. or higher. Sufficient durability can be obtained by forming the bank film B from an inorganic material.

より詳細には、バンクの形成材料となるレジスト液としては、固形分としてポリシラザ
ンまたはポリシランまたはポリシロキサンのいずれかを主成分とする無機質の材料からな
るもので、特にポリシラザンと光酸発生剤とを含む感光性ポリシラザン液が好適に用いら
れ、本実施形態ではこの感光性ポリシラザン液を用いるものとする。この感光性ポリシラ
ザン液は、ポジ型レジストとして機能するようになるもので、露光処理と現像処理とによ
って直接パターニングすることができるものである。なお、このような感光性ポリシラザ
ンとしては、例えば特開2002−72504号公報に記載された感光性ポリシラザンを
例示することができる。また、この感光性ポリシラザン中に含有される光酸発生剤につい
ても、特開2002−72504号公報に記載されたものが用いられる。
本実施形態では、例えばポリシラザン液を塗布してバンク膜Bを形成する。
More specifically, the resist solution used as the bank forming material is made of an inorganic material mainly composed of polysilazane, polysilane, or polysiloxane as a solid content, and in particular, polysilazane and a photoacid generator. The photosensitive polysilazane liquid is preferably used, and this photosensitive polysilazane liquid is used in this embodiment. This photosensitive polysilazane solution functions as a positive resist, and can be directly patterned by an exposure process and a development process. Examples of such photosensitive polysilazane include photosensitive polysilazane described in JP-A-2002-72504. Moreover, what was described in Unexamined-Japanese-Patent No. 2002-72504 is used also about the photo-acid generator contained in this photosensitive polysilazane.
In this embodiment, for example, a polysilazane solution is applied to form the bank film B.

続いて、バンク形成材料となるポリシラザン液を、例えばホットプレート上にて110
℃で3分程度プレベークする。
このプレベーク工程により、前記ポリシラザン液の溶媒を蒸発させることで、図5(a
)に示したように、基板P上にバンク膜Bが形成される。
Subsequently, a polysilazane liquid used as a bank forming material is placed on a hot plate, for example, 110
Pre-bake at 3 ° C for about 3 minutes.
By evaporating the solvent of the polysilazane solution by this pre-baking step, FIG.
As shown in FIG. 3B, the bank film B is formed on the substrate P.

続いて、図5(b)に示すように、マスクMを用いてバンク膜Bを露光する。なお、バ
ンク膜Bは、前述したようにポジ型レジストとして機能するので、マスクM(の開口部)
により選択的に露光した箇所(図5(b)中、二点鎖線で示される領域)が、後の現像処
理によって除去されるようになる。露光光源としては、前記感光性ポリシラザン液の組成
や感光特性に応じ、従来のフォトレジストの露光で用いられている高圧水銀灯、低圧水銀
灯、メタルハライドランプ、キセノンランプ、エキシマレーザー、X線、電子線等から適
宜選択され用いられる。照射光のエネルギー量については、光源や膜厚にもよるものの、
通常は0.05mJ/cm以上、望ましくは0.1mJ/cm以上とされる。上限は
特にないものの、あまりに照射量を多く設定すると処理時間の関係から実用的でなく、通
常は10000mJ/cm以下とされる。本実施形態では、エネルギー量を40mJ/
cmとしている。露光は、一般に周囲雰囲気(大気中)あるいは窒素雰囲気とすればよ
いが、ポリシラザンの分解を促進するため、酸素含有量を富化した雰囲気を採用してもよ
い。
Subsequently, as shown in FIG. 5B, the bank film B is exposed using a mask M. Since the bank film B functions as a positive resist as described above, the mask M (opening thereof)
The portion selectively exposed by the above (the region indicated by the two-dot chain line in FIG. 5B) is removed by the subsequent development processing. As an exposure light source, a high-pressure mercury lamp, a low-pressure mercury lamp, a metal halide lamp, a xenon lamp, an excimer laser, an X-ray, an electron beam, etc. used in conventional photoresist exposure according to the composition and photosensitive characteristics of the photosensitive polysilazane solution. Are appropriately selected and used. The amount of energy of irradiation light depends on the light source and film thickness.
Usually 0.05 mJ / cm 2 or more, preferably are 0.1 mJ / cm 2 or more. Although there is no particular upper limit, setting an excessively large irradiation amount is not practical due to the processing time and is usually set to 10000 mJ / cm 2 or less. In this embodiment, the energy amount is 40 mJ /
cm 2 . In general, exposure may be performed in an ambient atmosphere (in the air) or a nitrogen atmosphere, but an atmosphere enriched in oxygen content may be employed to promote the decomposition of polysilazane.

このような露光処理により、光酸発生剤を含有する感光性ポリシラザンからなるバンク
膜Bは、特に露光部分において膜内で選択的に酸が発生し、これによりポリシラザンのS
i−N結合が解裂する。そして、雰囲気中の水分と反応し、バンク膜Bは一部加水分解し
、最終的にシラノール(Si−OH)結合が生成し、ポリシラザンが分解する。
By such an exposure treatment, the bank film B made of photosensitive polysilazane containing a photoacid generator generates acid selectively in the film, particularly in the exposed portion, and thereby the polysilazane S
The i-N bond is cleaved. Then, it reacts with moisture in the atmosphere, the bank film B is partially hydrolyzed, finally silanol (Si—OH) bonds are generated, and polysilazane is decomposed.

次いで、このようなシラノール(Si−OH)結合の生成、ポリシラザンの分解をより
進めるため、露光後のバンク膜Bを、例えば25℃、相対湿度85%の環境下にて5分程
度加湿処理する。このようにしてバンク膜B内に水分を継続的に供給すると、一旦ポリシ
ラザンのSi−N結合の解裂に寄与した酸が繰り返し解裂触媒として働く。このSi−O
H結合は露光中においても起こるが、露光後、露光された膜を加湿処理することにより、
ポリシラザンのSi−OH化がより一層促進される。
Next, in order to further promote the generation of such silanol (Si—OH) bonds and the decomposition of polysilazane, the bank film B after the exposure is humidified for about 5 minutes in an environment of, for example, 25 ° C. and a relative humidity of 85%. . When moisture is continuously supplied into the bank film B in this way, the acid that has once contributed to the cleavage of the Si—N bond of the polysilazane acts repeatedly as a cleavage catalyst. This Si-O
H-bonding occurs during exposure, but after exposure, the exposed film is humidified,
Si-OH conversion of polysilazane is further promoted.

なお、このような加湿処理における処理雰囲気の湿度については、高ければ高いほどS
iOH化速度を速くすることができる。ただし、あまり高くなると膜表面に結露してしま
うおそれがあり、したがってこの観点から相対湿度90%以下とするのが実用的である。
また、このような加湿処理については、水分を含有した気体を、バンク膜31に接触させ
るようにしてやればよく、したがって、加湿処理装置内に露光された基板Pを置き、水分
含有気体をこの加湿処理装置に連続的に導入するようにすればよい。または、予め水分含
有気体が導入されて調湿された状態の加湿処理装置内に、露光された基板Pを入れ、所望
時間放置するようにしてもよい。
In addition, about the humidity of the process atmosphere in such a humidification process, it is so high that it is S
The iOH conversion rate can be increased. However, if it is too high, condensation may occur on the film surface. Therefore, it is practical to set the relative humidity to 90% or less from this viewpoint.
In addition, with respect to such a humidification process, a gas containing moisture may be brought into contact with the bank film 31. Therefore, the exposed substrate P is placed in the humidification processing apparatus, and the moisture-containing gas is supplied to the humidification process. What is necessary is just to make it introduce | transduce into a processing apparatus continuously. Or you may make it put the exposed board | substrate P in the humidification processing apparatus of the state into which moisture containing gas was introduce | transduced previously, and let it stand for a desired time.

次いで、バンク膜Bに対して撥液化処理を行い、その表面に撥液性を付与する。撥液化
処理としては、四フッ化炭素(テトラフルオロメタン)を撥液化処理ガスとするプラズマ
処理法(CFプラズマ処理法)が好適に採用される。
CFプラズマ処理の条件は、例えばプラズマパワーが50〜1000W、4フッ化メ
タンガス流量が50〜100ml/min、プラズマ放電電極に対する基体搬送速度が0
.5〜1020mm/sec、基体温度が70〜90度とされる。なお、処理ガスとして
は、テトラフルオロメタン(四フッ化炭素)に限らず、他のフルオロカーボン系のガスを
用いることもできる。
Next, a liquid repellency treatment is performed on the bank film B to impart liquid repellency to the surface thereof. As the liquid repellent treatment, a plasma treatment method (CF 4 plasma treatment method) using carbon tetrafluoride (tetrafluoromethane) as a liquid repellent treatment gas is suitably employed.
The conditions for the CF 4 plasma treatment are, for example, a plasma power of 50 to 1000 W, a tetrafluoromethane gas flow rate of 50 to 100 ml / min, and a substrate transport speed of 0 to the plasma discharge electrode.
. 5 to 1020 mm / sec, and the substrate temperature is set to 70 to 90 degrees. The processing gas is not limited to tetrafluoromethane (carbon tetrafluoride), and other fluorocarbon gases can also be used.

このような撥液化処理を行うと、バンク膜Bを構成するポリメチルシラザンのメチル基
中にフッ素基が導入される。これにより、機能液に対する高い撥液性がバンク膜Bの表面
に付与され、バンク膜Bの表面に撥液処理層(図示せず)が形成される。
ここで、撥液処理層の撥液性の程度は、機能液の接触角が90°以上であることが好ま
しい。接触角が90°未満の場合には、得られるバンクの上面に機能液が残存し易くなっ
てしまうからである。
When such a liquid repellency treatment is performed, fluorine groups are introduced into the methyl groups of polymethylsilazane constituting the bank film B. Thereby, high liquid repellency with respect to the functional liquid is imparted to the surface of the bank film B, and a liquid repellent treatment layer (not shown) is formed on the surface of the bank film B.
Here, the degree of liquid repellency of the liquid repellent treatment layer is preferably such that the contact angle of the functional liquid is 90 ° or more. This is because when the contact angle is less than 90 °, the functional liquid tends to remain on the upper surface of the obtained bank.

次に、現像処理を行ない、バンク膜Bをバンクの形状にパターニングして、図6(a)
に示すように、格子パターンの配線の形成位置に対応した複数の開口部52,53,54
を有するバンク(隔壁)51を形成する。
このように撥液処理を行なってからパターニングすることにより、バンク51の上面5
1aのみが撥液化され、バンク51の側面51bは撥液化されない状態となる。このため
、機能液に対して良好な濡れ性を示すようになり、バンク51の開口部(すなわちバンク
51,51の間隔)を狭くしてもその中にスムーズに機能液が入り込めるようになる。
Next, development processing is performed, and the bank film B is patterned into the shape of the bank.
As shown in FIG. 4, a plurality of openings 52, 53, 54 corresponding to the positions where the wiring of the lattice pattern is formed.
A bank (partition wall) 51 is formed.
By performing patterning after performing the liquid repellent treatment in this way, the upper surface 5 of the bank 51 is obtained.
Only 1a is made liquid repellent, and the side surface 51b of the bank 51 is not made liquid repellent. For this reason, good wettability is exhibited with respect to the functional liquid, and the functional liquid can smoothly enter into the bank 51 even if the opening of the bank 51 (that is, the interval between the banks 51 and 51) is narrowed.

次に、バンク間におけるバンク形成時のレジスト(有機物)残渣を除去するために、基
板Pに対して残渣処理を施す。
残渣処理としては、紫外線を照射することにより残渣処理を行う紫外線(UV)照射処
理や大気雰囲気中で酸素を処理ガスとするOプラズマ処理等を選択できるが、ここでは
プラズマ処理を実施する。
具体的には、基板Pに対しプラズマ放電電極からプラズマ状態の酸素を照射することで
行う。Oプラズマ処理の条件としては、例えばプラズマパワーが50〜1000W、酸
素ガス流量が50〜100ml/min、プラズマ放電電極に対する基板Pの板搬送速度
が0.5〜10mm/sec、基板温度が70〜90℃とされる。
なお、基板Pがガラス基板の場合、その表面は配線パターン形成材料に対して親液性を
有しているが、本実施の形態のように残渣処理のためにOプラズマ処理や紫外線照射処
理を施すことで、基板表面の親液性を高めることができる。
Next, in order to remove a resist (organic matter) residue at the time of bank formation between banks, the substrate P is subjected to a residue treatment.
As the residue treatment, an ultraviolet (UV) irradiation treatment for performing a residue treatment by irradiating ultraviolet rays, an O 2 plasma treatment using oxygen as a treatment gas in the air atmosphere, or the like can be selected. Here, the O 2 plasma treatment is performed. To do.
Specifically, the substrate P is irradiated with oxygen in a plasma state from a plasma discharge electrode. As conditions for the O 2 plasma treatment, for example, the plasma power is 50 to 1000 W, the oxygen gas flow rate is 50 to 100 ml / min, the plate conveyance speed of the substrate P with respect to the plasma discharge electrode is 0.5 to 10 mm / sec, and the substrate temperature is 70. ˜90 ° C.
When the substrate P is a glass substrate, its surface is lyophilic with respect to the wiring pattern forming material. However, as in the present embodiment, O 2 plasma treatment or ultraviolet irradiation treatment is used for residue treatment. By applying the lyophilicity, the lyophilicity of the substrate surface can be enhanced.

このバンク51により形成される開口部52〜54は、ゲート配線40(ゲート電極4
1)やソース配線42等の格子パターンの配線に対応している。すなわち、バンク51の
開口部52〜54に配線用金属材料を配置することにより、ゲート配線40やソース配線
42等の格子パターンの配線が形成される。
具体的には、Y方向に延びるように形成される開口部52は、ソース配線42の形成位
置に対応し、開口部53はゲート電極41の形成位置に対応する。また、開口部54は、
ドレイン電極44と画素電極45とを電気的に接続する後述の接続配線50(図6(b)
参照)の形成位置に対応している。
なお、Y方向に延びる開口部52(ソース配線42)は、図1に示すように、X方向に
延びるゲート配線40、容量線46と交差しないように、交差部56において分断される
ように形成される。
The openings 52 to 54 formed by the bank 51 are formed in the gate wiring 40 (gate electrode 4
1) and the wiring of the grid pattern such as the source wiring 42. That is, by arranging a wiring metal material in the openings 52 to 54 of the bank 51, a grid pattern wiring such as the gate wiring 40 and the source wiring 42 is formed.
Specifically, the opening 52 formed so as to extend in the Y direction corresponds to the position where the source wiring 42 is formed, and the opening 53 corresponds to the position where the gate electrode 41 is formed. The opening 54 is
A connection wiring 50 (described later) that electrically connects the drain electrode 44 and the pixel electrode 45 (FIG. 6B).
This corresponds to the formation position of (see).
As shown in FIG. 1, the opening 52 (source wiring 42) extending in the Y direction is formed so as to be divided at the intersection 56 so as not to intersect the gate wiring 40 and the capacitor line 46 extending in the X direction. Is done.

そして、上述した液滴吐出装置IJによって、導電性微粒子を含む配線用インクを開口
部52〜54内等に吐出・配置することにより、基板P上にゲート配線40やソース配線
42等からなる格子パターンの配線を形成する。
配線用インクは、導電性微粒子を分散媒に分散させた分散液や有機銀化合物や酸化銀ナ
ノ粒子を溶媒(分散媒)に分散した溶液からなるものである。導電性微粒子としては、例
えば、金、銀、銅、錫、鉛等の金属微粒子の他、これらの酸化物、並びに導電性ポリマー
や超電導体の微粒子などが用いられる。これらの導電性微粒子は、分散性を向上させるた
めに表面に有機物などをコーティングして使うこともできる。
Then, by using the above-described droplet discharge device IJ, the wiring ink containing conductive fine particles is discharged and arranged in the openings 52 to 54, etc., so that the lattice formed of the gate wiring 40, the source wiring 42, etc. on the substrate P. Pattern wiring is formed.
The wiring ink is composed of a dispersion in which conductive fine particles are dispersed in a dispersion medium, or a solution in which an organic silver compound or silver oxide nanoparticles are dispersed in a solvent (dispersion medium). As the conductive fine particles, for example, metal fine particles such as gold, silver, copper, tin, lead and the like, oxides thereof, and fine particles of conductive polymer or superconductor are used. These conductive fine particles can be used by coating the surface with an organic substance or the like in order to improve dispersibility.

まず、上述した開口部52〜54に導電性微粒子として銀(Ag)を分散させた機能液
の液滴を液滴吐出ヘッド301により開口部52〜54の所定位置にそれぞれ配置する。
基板Pに配線用インクを吐出した後には、分散媒の除去のため、必要に応じて乾燥処理
、焼成処理を行う。この際、バンク51及び機能液は、同時に焼成される。
このような乾燥・焼成処理により、導電性微粒子間の電気的接触が確保され、導電性膜
に変換される。
乾燥処理としては、例えば基板Pを加熱する通常のホットプレート、電気炉などによる
加熱処理によって行うことができる。例えば180℃加熱を60分間程度行う。
焼成処理及の処理温度としては、分散媒の沸点(蒸気圧)、微粒子の分散性や酸化性等
の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定される
。例えば、有機物からなるコーティング剤を除去するために、約250℃で焼成すること
が必要である。
First, functional liquid droplets in which silver (Ag) is dispersed as conductive fine particles in the openings 52 to 54 described above are placed at predetermined positions of the openings 52 to 54 by the droplet discharge head 301, respectively.
After the wiring ink is discharged onto the substrate P, a drying process and a baking process are performed as necessary to remove the dispersion medium. At this time, the bank 51 and the functional liquid are fired simultaneously.
By such drying and baking treatment, electrical contact between the conductive fine particles is ensured and converted to a conductive film.
The drying process can be performed, for example, by a heating process using a normal hot plate or an electric furnace that heats the substrate P. For example, heating at 180 ° C. is performed for about 60 minutes.
The treatment temperature for the firing treatment and the treatment temperature is appropriately determined in consideration of the boiling point (vapor pressure) of the dispersion medium, the thermal behavior such as fine particle dispersibility and oxidation, the presence and amount of the coating agent, the heat resistance temperature of the substrate, etc. Is done. For example, it is necessary to bake at about 250 ° C. in order to remove the coating agent made of organic matter.

これにより、図6(b)に示すように、開口部52〜54にソース配線42、ゲート電
極41及び接続配線50が成膜される。
なお、ゲート配線40やソース配線42等の配線上には、金属保護膜47を成膜させても
よい。金属保護膜47は、銀や銅等からなる導電性膜の(エレクトロ)マイグレーション
現象等を抑制するための薄膜である。金属保護膜47を形成する材料としては、ニッケル
が好ましい。
なお、ニッケルからなる金属保護膜47も液滴吐出法によって基板P上に配置されて形
成される。
以上の工程により、基板P上には、図6(b)に示すように、バンク51及び格子パタ
ーンの配線からなる層が形成される。
Thereby, as shown in FIG. 6B, the source wiring 42, the gate electrode 41, and the connection wiring 50 are formed in the openings 52 to 54.
Note that a metal protective film 47 may be formed on the wiring such as the gate wiring 40 and the source wiring 42. The metal protective film 47 is a thin film for suppressing an (electro) migration phenomenon or the like of a conductive film made of silver, copper, or the like. As a material for forming the metal protective film 47, nickel is preferable.
The metal protective film 47 made of nickel is also formed on the substrate P by the droplet discharge method.
Through the above steps, a layer composed of the bank 51 and the wiring of the lattice pattern is formed on the substrate P as shown in FIG.

(第2工程:積層部形成)
第2工程では、図6(c)に示すように、バンク51及び格子パターンの配線からなる
層上の所定位置に絶縁膜31と半導体膜(コンタクト層33,活性層32)からなる積層
部35を形成する。
より詳細には、まず、プラズマCVD法により、基板P上の全面に対して、絶縁膜31
、活性層32、コンタクト層33の連続成膜を行う。具体的には、絶縁膜31として窒化
シリコン膜、活性層32としてアモルファスシリコン膜、コンタクト層33としてn+型
シリコン膜を原料ガスやプラズマ条件を変化させることにより連続して形成する。
(2nd process: Laminate part formation)
In the second step, as shown in FIG. 6C, a laminated portion 35 composed of an insulating film 31 and a semiconductor film (contact layer 33, active layer 32) is placed at a predetermined position on the layer composed of the bank 51 and the wiring of the lattice pattern. Form.
More specifically, first, the insulating film 31 is formed on the entire surface of the substrate P by plasma CVD.
Then, the active layer 32 and the contact layer 33 are continuously formed. Specifically, a silicon nitride film as the insulating film 31, an amorphous silicon film as the active layer 32, and an n + type silicon film as the contact layer 33 are continuously formed by changing the source gas and plasma conditions.

次いで、図7(a)に示すように、フォトリソグラフィ法を用いて、所定位置にレジス
ト58(58a〜58c)を配置する。所定位置とは、ゲート電極41上(レジスト58
c)、ソース配線42の上部でレジスト58cとの間に開口部62を形成する位置(レジ
スト58a)、及び接続配線50の上部でレジスト58cとの間に開口部63を形成する
位置(レジスト58b)である。
なお、ゲート電極41上に配置するレジスト58cには、ハーフ露光を行うことにより
、溝59を形成する。
Next, as shown in FIG. 7A, resists 58 (58a to 58c) are arranged at predetermined positions using photolithography. The predetermined position is defined on the gate electrode 41 (resist 58
c) The position where the opening 62 is formed between the resist 58c above the source wiring 42 (resist 58a) and the position where the opening 63 is formed between the resist 58c above the connection wiring 50 (resist 58b). ).
A groove 59 is formed in the resist 58c arranged on the gate electrode 41 by performing half exposure.

次いで、基板Pの全面に対してエッチング処理を施して、レジスト58(58a〜58
c)をマスクとして、コンタクト層33及び活性層32を除去する。更に、エッチング処
理を施して、絶縁膜31を除去する。
これにより、図7(b)に示すように、レジスト58(58a〜58c)を配置した所
定位置以外の領域から、コンタクト層33、活性層32、絶縁膜31が取り除かれる。一
方、レジスト58が配置された所定位置には、絶縁膜31と半導体膜(コンタクト層33
,活性層32)からなる積層部35が形成される。
Next, an etching process is performed on the entire surface of the substrate P to form resists 58 (58a to 58).
Using c) as a mask, the contact layer 33 and the active layer 32 are removed. Further, the insulating film 31 is removed by performing an etching process.
As a result, as shown in FIG. 7B, the contact layer 33, the active layer 32, and the insulating film 31 are removed from regions other than the predetermined positions where the resists 58 (58a to 58c) are disposed. On the other hand, at a predetermined position where the resist 58 is disposed, the insulating film 31 and the semiconductor film (contact layer 33) are arranged.
, Active layer 32) is formed.

なお、ゲート電極41上に形成される積層部35では、レジスト58cにハーフ露光を
行って溝59を形成しておいたので、エッチング前に再度現像することにより溝が貫通す
る。図7(b)示すように、溝59に対応するコンタクト層33が除去され、2つに分断
された状態に形成される。これにより、ゲート電極41上に活性層32及びコンタクト層
33からなるスイッチング素子としてTFT30が形成される。
In the laminated portion 35 formed on the gate electrode 41, the resist 58c is half-exposed to form the groove 59, so that the groove penetrates by developing again before etching. As shown in FIG. 7B, the contact layer 33 corresponding to the groove 59 is removed, and the contact layer 33 is divided into two. As a result, the TFT 30 is formed on the gate electrode 41 as a switching element including the active layer 32 and the contact layer 33.

そして、図7(c)に示すように、コンタクト層33を保護する保護膜60として窒化
シリコン膜を基板Pの全面に成膜する。
このようにして、積層部35の形成が完了する。
Then, as shown in FIG. 7C, a silicon nitride film is formed on the entire surface of the substrate P as a protective film 60 for protecting the contact layer 33.
In this way, the formation of the stacked portion 35 is completed.

(第3工程)
第3工程では、ソース電極43、ドレイン電極44、導電層49及び画素電極45を形
成する。なお、以下の説明では、ソース電極43、ドレイン電極44及び画素電極45に
ついてのみ説明し、導電層49の説明は省略する。
ソース電極43、ドレイン電極44、導電層49及び画素電極45はいずれも、例えば
ITO(Indium Tin Oxide:インジウムスズ酸化物)等の透光性材料によ
って形成することができる。また、これらの電極等の形成には、第1工程と同様に、液滴
吐出法が用いられる。
(Third step)
In the third step, the source electrode 43, the drain electrode 44, the conductive layer 49, and the pixel electrode 45 are formed. In the following description, only the source electrode 43, the drain electrode 44, and the pixel electrode 45 are described, and the description of the conductive layer 49 is omitted.
All of the source electrode 43, the drain electrode 44, the conductive layer 49, and the pixel electrode 45 can be formed of a light-transmitting material such as ITO (Indium Tin Oxide). In addition, for forming these electrodes and the like, a droplet discharge method is used as in the first step.

まず、バンク51を形成する際と同様の材料及び方法で保護膜60の全面を覆うように
、薄膜のバンク膜を形成した後に、ソース電極43、ドレイン電極44及び画素電極45
の形状に応じた開口を有するマスクを用いて薄膜のバンク膜を露光する。
そして、加湿処理を施した後に、バンク膜に対してプラズマ処理法等の撥液化処理及び
現像処理を行う。
First, a thin bank film is formed so as to cover the entire surface of the protective film 60 with the same material and method as used for forming the bank 51, and then the source electrode 43, the drain electrode 44, and the pixel electrode 45 are formed.
The thin bank film is exposed using a mask having an opening corresponding to the shape.
After the humidification process, the bank film is subjected to a liquid repellency process such as a plasma process and a development process.

これにより、図8(a)に示すように、ゲート電極41上には積層部35(TFT30
)をX方向に2分割し、且つ積層部35(TFT30)の一部が露出するようにバンク(
隔壁)61が形成される。また、バンク61は、ソース電極43に対応する開口部62、
ドレイン電極44に対応する開口部63及び画素電極45に対応する開口部64を取り囲
んで形成するように配置される。
As a result, as shown in FIG. 8A, the stacked portion 35 (TFT 30) is formed on the gate electrode 41.
) Is divided into two in the X direction, and the bank (
Partition wall) 61 is formed. The bank 61 has an opening 62 corresponding to the source electrode 43,
The opening 63 corresponding to the drain electrode 44 and the opening 64 corresponding to the pixel electrode 45 are disposed so as to surround the opening.

次いで、基板Pの全面に成膜した保護膜60をバンク61をマスクとしてエッチング処
理により除去する。これにより、図8(b)に示すように、バンク61が配置されていな
い領域上に成膜した保護層60は、取り除かれる。なお、格子パターンの配線(図8(b
)ではソース配線42及び接続配線50)上に形成した金属保護膜47も取り除かれる。
Next, the protective film 60 formed on the entire surface of the substrate P is removed by etching using the bank 61 as a mask. Thereby, as shown in FIG. 8B, the protective layer 60 formed on the region where the bank 61 is not disposed is removed. Note that the grid pattern wiring (FIG. 8B
), The metal protective film 47 formed on the source wiring 42 and the connection wiring 50) is also removed.

そして、上述した液滴吐出装置IJによって、開口部62、63、64に導電性微粒子
として、例えばITOを分散させた機能液の液滴を液滴吐出ヘッド301により開口部6
2、63、64の所定位置にそれぞれ配置する。
基板Pに配線用インクを吐出した後には、分散媒の除去のため、必要に応じて乾燥処理
、焼成処理を行う。この際、バンク61及び機能液は、同時に焼成される。
このような乾燥・焼成処理により、導電性微粒子間の電気的接触が確保されて導電性膜
に変換され、図8(c)に示すように、ソース電極43、ドレイン電極44及び画素電極
45が成膜される。
Then, using the above-described droplet discharge device IJ, droplets of functional liquid in which, for example, ITO is dispersed as conductive fine particles in the openings 62, 63, 64 are opened by the droplet discharge head 301.
2, 63 and 64 are arranged at predetermined positions, respectively.
After the wiring ink is discharged onto the substrate P, a drying process and a baking process are performed as necessary to remove the dispersion medium. At this time, the bank 61 and the functional liquid are fired simultaneously.
By such drying and baking treatment, electrical contact between the conductive fine particles is ensured and converted into a conductive film. As shown in FIG. 8C, the source electrode 43, the drain electrode 44, and the pixel electrode 45 are formed. A film is formed.

以上、説明したように、本実施形態では、バンク51、61の撥液化処理をパターニン
グを行なう前、すなわちバンク形成用の薄膜の段階で行なっているため、バンク51、6
1の上面のみが撥液化して、バンク51、61の側面を撥液化しない状態とすることがで
きる。このため、微細なパターンを形成する場合でも、バンク51,61内に機能液がス
ムーズに入り込めるようになり、膜の均一性も向上する。
As described above, in the present embodiment, the lyophobic treatment of the banks 51 and 61 is performed before patterning, that is, at the stage of the thin film for forming the banks.
Only the upper surface of 1 can be made liquid repellent, and the side surfaces of the banks 51 and 61 can be made not to be liquid repellent. For this reason, even when a fine pattern is formed, the functional liquid can smoothly enter the banks 51 and 61, and the uniformity of the film is also improved.

また、本実施形態では、上述した配線の幅のみならず、平面的な角部(例えば図1に示
す角部K)にもスムーズに機能液が入り込めるようになることから、バンク61の形状に
応じた所望形状の画素電極45を得ることができる。従って、本実施形態では、画素電極
45の面積が小さくなることに起因する表示特性の低下を抑制することが可能になる。さ
らに、
In the present embodiment, the functional liquid can smoothly enter not only the width of the wiring described above but also a planar corner (for example, corner K shown in FIG. 1). A pixel electrode 45 having a desired shape can be obtained. Therefore, in the present embodiment, it is possible to suppress deterioration in display characteristics due to the area of the pixel electrode 45 being reduced. further,

また、本実施形態では、無機質の材料を用いてバンク51、61が形成されていること
から、バンク51、61の耐熱性が高く、しかもバンク51、61と基板Pとの間の熱膨
張率の差が小さい。そのため、焼成時の高温処理にあっても、バンク51、61の劣化が
抑制され、画素電極45を良好な形状で形成することができる。
In the present embodiment, since the banks 51 and 61 are formed using an inorganic material, the banks 51 and 61 have high heat resistance, and the coefficient of thermal expansion between the banks 51 and 61 and the substrate P is high. The difference is small. Therefore, even in the high temperature treatment during firing, the deterioration of the banks 51 and 61 is suppressed, and the pixel electrode 45 can be formed in a good shape.

さらに、本実施形態によれば、バンク形成材料の焼結と、画素電極45等の焼結とを同
時に行なうので、別々に焼成する場合に比べて、工程を減らすことができるので、生産性
よく製造することができる。
Furthermore, according to the present embodiment, since the sintering of the bank forming material and the sintering of the pixel electrode 45 and the like are performed at the same time, the number of processes can be reduced as compared with the case of firing separately, thereby improving the productivity. Can be manufactured.

<電気光学装置>
次に、アクティブマトリクス基板20を用いた電気光学装置の一例である液晶表示装置
100について説明する。
図9は、液晶表示装置100を対向基板側から見た平面図であり、図10は、図9のH
−H’線に沿う断面図である。
なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の
大きさとするため、各層や各部材毎に縮尺を異ならせてある。
<Electro-optical device>
Next, a liquid crystal display device 100 that is an example of an electro-optical device using the active matrix substrate 20 will be described.
FIG. 9 is a plan view of the liquid crystal display device 100 as viewed from the counter substrate side, and FIG.
It is sectional drawing which follows the -H 'line.
In each drawing used in the following description, the scale is different for each layer and each member so that each layer and each member can be recognized on the drawing.

図9及び図10において、液晶表示装置(電気光学装置)100は、アクティブマトリ
クス基板20を含むTFTアレイ基板110と対向基板120とが光硬化性の封止材であ
るシール材152によって貼り合わされ、このシール材152によって区画された領域内
に液晶150が封入、保持されている。シール材152は、基板面内の領域において閉ざ
された枠状に形成されてなり、液晶注入口を備えず、封止材にて封止された痕跡がない構
成となっている。
9 and 10, in a liquid crystal display device (electro-optical device) 100, a TFT array substrate 110 including an active matrix substrate 20 and a counter substrate 120 are bonded together by a sealing material 152 that is a photo-curable sealing material. The liquid crystal 150 is sealed and held in a region partitioned by the sealing material 152. The sealing material 152 is formed in a frame shape that is closed in a region within the substrate surface, does not include a liquid crystal injection port, and does not have a trace sealed with the sealing material.

シール材152の形成領域の内側の領域には、遮光性材料からなる周辺見切り153が
形成されている。シール材152の外側の領域には、データ線駆動回路201及び実装端
子202がTFTアレイ基板110の一辺に沿って形成されており、この一辺に隣接する
2辺に沿って走査線駆動回路204が形成されている。TFTアレイ基板110の残る一
辺には、画像表示領域の両側に設けられた走査線駆動回路204の間を接続するための複
数の配線205が設けられている。また、対向基板120のコーナー部の少なくとも1箇
所においては、TFTアレイ基板110と対向基板120との間で電気的導通をとるため
の基板間導通材206が配設されている。
A peripheral parting part 153 made of a light shielding material is formed in a region inside the region where the sealing material 152 is formed. A data line driving circuit 201 and a mounting terminal 202 are formed along one side of the TFT array substrate 110 in a region outside the sealing material 152, and the scanning line driving circuit 204 is formed along two sides adjacent to the one side. Is formed. On the remaining one side of the TFT array substrate 110, a plurality of wirings 205 are provided for connecting between the scanning line driving circuits 204 provided on both sides of the image display area. Further, at least one corner portion of the counter substrate 120 is provided with an inter-substrate conductive material 206 for establishing electrical continuity between the TFT array substrate 110 and the counter substrate 120.

なお、データ線駆動回路201及び走査線駆動回路204をTFTアレイ基板110の
上に形成する代わりに、例えば、駆動用LSIが実装されたTAB(Tape Automated Bon
ding)基板とTFTアレイ基板110の周辺部に形成された端子群とを異方性導電膜を介
して電気的及び機械的に接続するようにしてもよい。
また、液晶表示装置100においては、使用する液晶150の種類、すなわち、TN(
Twisted Nematic)モード、C−TN法、VA方式、IPS方式モード等の動作モードや
、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、位相差板、偏光板等
が所定の向きに配置されるが、ここでは図示を省略する。
また、液晶表示装置100をカラー表示用として構成する場合には、対向基板120に
おいて、TFTアレイ基板110の後述する各画素電極に対向する領域に、例えば、赤(
R)、緑(G)、青(B)のカラーフィルタをその保護膜とともに形成する。
Instead of forming the data line driving circuit 201 and the scanning line driving circuit 204 on the TFT array substrate 110, for example, a TAB (Tape Automated Bonn) on which a driving LSI is mounted is used.
ding) The substrate and the terminal group formed on the periphery of the TFT array substrate 110 may be electrically and mechanically connected via an anisotropic conductive film.
Further, in the liquid crystal display device 100, the type of liquid crystal 150 to be used, that is, TN (
According to the operation mode such as Twisted Nematic) mode, C-TN method, VA method, IPS method mode, and normally white mode / normally black mode, retardation plates, polarizing plates, etc. are arranged in a predetermined direction. However, illustration is omitted here.
Further, when the liquid crystal display device 100 is configured for color display, the counter substrate 120 has, for example, red (for example, red (
R), green (G), and blue (B) color filters are formed together with the protective film.

また、アクティブマトリクス基板20を用いた電気光学装置としては、例えば、有機E
L(エレクトロルミネッセンス)表示装置に応用が可能である。
有機EL表示装置は、蛍光性の無機および有機化合物を含む薄膜を、陰極と陽極とで挟
んだ構成を有し、前記薄膜に電子および正孔(ホール)を注入して励起させることにより
励起子(エキシトン)を生成させ、このエキシトンが再結合する際の光の放出(蛍光・燐
光)を利用して発光させる素子である。
そして、TFT30を有するアクティブマトリクス基板20上に、有機EL表示素子に
用いられる蛍光性材料のうち、赤、緑および青色の各発光色を呈する材料すなわち発光層
形成材料及び正孔注入/電子輸送層を形成する材料をインクとし、各々をパターニングす
ることで、自発光フルカラー有機EL表示装置を製造することができる。
Further, as an electro-optical device using the active matrix substrate 20, for example, organic E
The present invention can be applied to an L (electroluminescence) display device.
An organic EL display device has a configuration in which a thin film containing a fluorescent inorganic and organic compound is sandwiched between a cathode and an anode, and excitons are obtained by injecting electrons and holes into the thin film to excite them. It is an element that generates (exciton) and emits light by utilizing light emission (fluorescence / phosphorescence) when the exciton is recombined.
Then, on the active matrix substrate 20 having the TFT 30, among the fluorescent materials used for the organic EL display element, materials exhibiting red, green and blue emission colors, that is, a light emitting layer forming material and a hole injection / electron transport layer. A self-luminous full-color organic EL display device can be manufactured by patterning each of the materials for forming the ink.

さらに、アクティブマトリクス基板20は、PDP(プラズマディスプレイパネル)や
、基板上に形成された小面積の薄膜に膜面に平行に電流を流すことにより、電子放出が生
ずる現象を利用する表面伝導型電子放出素子等にも適用可能である。
Further, the active matrix substrate 20 is a surface conduction electron that utilizes a phenomenon in which electrons are emitted by flowing a current in parallel to the film surface through a PDP (plasma display panel) or a small-area thin film formed on the substrate. The present invention can also be applied to an emission element or the like.

<電子機器>
次に、本発明の電子機器の具体例について説明する。
図11(a)は、携帯電話の一例を示した斜視図である。図11(a)において、60
0は携帯電話本体を示し、601は上記実施形態の液晶表示装置100を備えた表示部を
示している。
図11(b)は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図
である。図11(b)において、700は情報処理装置、701はキーボードなどの入力
部、703は情報処理本体、702は上記実施形態の液晶表示装置100を備えた表示部
を示している。
図11(c)は、腕時計型電子機器の一例を示した斜視図である。図11(c)におい
て、800は時計本体を示し、801は上記実施形態の液晶表示装置100を備えた表示
部を示している。
このように、図11(a)〜(c)に示す電子機器は、上記実施形態の液晶表示装置1
00を備えたものであるので、高い表示品質や性能が得られる。
また、テレビやモニター等の大型液晶パネルにおいても本実施形態を用いることができ
る。
<Electronic equipment>
Next, specific examples of the electronic device of the present invention will be described.
FIG. 11A is a perspective view showing an example of a mobile phone. In FIG. 11A, 60
Reference numeral 0 denotes a mobile phone body, and reference numeral 601 denotes a display unit including the liquid crystal display device 100 of the above embodiment.
FIG. 11B is a perspective view illustrating an example of a portable information processing apparatus such as a word processor or a personal computer. In FIG. 11B, reference numeral 700 denotes an information processing device, 701 denotes an input unit such as a keyboard, 703 denotes an information processing body, and 702 denotes a display unit including the liquid crystal display device 100 of the above embodiment.
FIG. 11C is a perspective view showing an example of a wristwatch type electronic device. In FIG. 11C, reference numeral 800 denotes a watch body, and reference numeral 801 denotes a display unit including the liquid crystal display device 100 of the above embodiment.
As described above, the electronic devices shown in FIGS. 11A to 11C are the liquid crystal display device 1 of the above embodiment.
Since 00 is provided, high display quality and performance can be obtained.
The present embodiment can also be used for large liquid crystal panels such as televisions and monitors.

なお、本実施形態の電子機器は液晶表示装置100を備えるものとしたが、有機エレク
トロルミネッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機
器とすることもできる。
In addition, although the electronic device of this embodiment shall be provided with the liquid crystal display device 100, it can also be set as the electronic device provided with other electro-optical apparatuses, such as an organic electroluminescent display apparatus and a plasma type display apparatus.

以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発
明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材
の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計
要求等に基づき種々変更可能である。
As described above, the preferred embodiments according to the present invention have been described with reference to the accompanying drawings, but the present invention is not limited to the examples. Various shapes, combinations, and the like of the constituent members shown in the above-described examples are examples, and various modifications can be made based on design requirements and the like without departing from the spirit of the present invention.

例えば、前記実施形態では、バンクの形成材料としてのレジスト液として、光酸発生剤
を含む感光性ポリシラザン液を用いたが、本発明はこれに限定されることなく、例えば光
塩基発生剤を含むポリシラザン液等、これ以外のポリシラザン液を用いることもできる。
また、前記実施形態では、特に加湿処理を行うことでシラノール(Si−OH)結合の
生成、およびポリシラザンの分解を促進するようにしたが、本発明はこれに限定されるこ
となく、例えば使用したポリシラザン液の種類によってはこの加湿処理工程を省略するこ
ともできる。
For example, in the above-described embodiment, a photosensitive polysilazane solution containing a photoacid generator is used as a resist solution as a bank forming material. However, the present invention is not limited thereto, and includes, for example, a photobase generator. Other polysilazane liquids such as a polysilazane liquid can also be used.
Moreover, in the said embodiment, it was made to accelerate | stimulate the production | generation of a silanol (Si-OH) bond, and decomposition | disassembly of polysilazane by performing a humidification process especially, However, This invention was used, for example, without being limited to this. Depending on the type of polysilazane solution, this humidification treatment step can be omitted.

アクティブマトリクス基板の一部拡大図である。It is a partially enlarged view of an active matrix substrate. アクティブマトリクス基板の等価回路図である。It is an equivalent circuit diagram of an active matrix substrate. 液滴吐出装置の概略斜視図である。It is a schematic perspective view of a droplet discharge device. 液滴吐出ヘッドの断面図である。It is sectional drawing of a droplet discharge head. アクティブマトリクス基板を製造する手順を示す図である。It is a figure which shows the procedure which manufactures an active matrix substrate. アクティブマトリクス基板を製造する手順を示す図である。It is a figure which shows the procedure which manufactures an active matrix substrate. アクティブマトリクス基板を製造する手順を示す図である。It is a figure which shows the procedure which manufactures an active matrix substrate. アクティブマトリクス基板を製造する手順を示す図である。It is a figure which shows the procedure which manufactures an active matrix substrate. 液晶表示装置を対向基板の側から見た平面図である。It is the top view which looked at the liquid crystal display device from the counter substrate side. 液晶表示装置の断面図である。It is sectional drawing of a liquid crystal display device. 電子機器の具体例を示す図である。It is a figure which shows the specific example of an electronic device.

符号の説明Explanation of symbols

B…バンク膜(薄膜)、 20…アクティブマトリクス基板(デバイス)、 30…T
FT(スイッチング素子)、 45…画素電極、 51、61…バンク(隔壁)、 10
0…液晶表示装置(電気光学装置)、 600…携帯電話本体(電子機器)、 700…
情報処理装置(電子機器)、 800…時計本体(電子機器)
B ... Bank film (thin film), 20 ... Active matrix substrate (device), 30 ... T
FT (switching element), 45 ... pixel electrode, 51, 61 ... bank (partition), 10
0 ... Liquid crystal display device (electro-optical device), 600 ... Mobile phone body (electronic device), 700 ...
Information processing device (electronic device), 800 ... clock body (electronic device)

Claims (9)

基板上に画素電極形成材料を含む液滴を吐出して画素電極を形成する方法であって、
前記基板上に隔壁形成材料の薄膜を形成する工程と、
前記薄膜の表面に撥液処理を施す工程と、
前記撥液処理が施された前記薄膜をパターニングして、前記画素電極の形状に応じた隔
壁を形成する工程と、
前記隔壁の間の凹部に前記液滴を吐出する工程とを有することを特徴とする画素電極形
成方法。
A method of forming a pixel electrode by discharging a droplet containing a pixel electrode forming material on a substrate,
Forming a thin film of partition wall forming material on the substrate;
Applying a liquid repellent treatment to the surface of the thin film;
Patterning the thin film subjected to the liquid repellent treatment to form a partition wall according to the shape of the pixel electrode;
And a step of discharging the droplets into the recesses between the partition walls.
請求項1記載の画素電極形成方法において、
前記隔壁は、ポリシラザン液、ポリシラン液またはポリシロキサン液のいずれかを用い
て形成されることを特徴とする画素電極形成方法。
The pixel electrode forming method according to claim 1.
The partition wall is formed by using any of a polysilazane liquid, a polysilane liquid, and a polysiloxane liquid.
請求項2記載の画素電極形成方法において、
前記ポリシラザン液、ポリシラン液またはポリシロキサン液のいずれかは、光酸発生剤
または光塩基発生剤のいずれかを含有し、ポジ型レジストとして機能する材料からなるこ
とを特徴とする画素電極形成方法。
The pixel electrode forming method according to claim 2.
Any one of the polysilazane liquid, the polysilane liquid, and the polysiloxane liquid contains either a photoacid generator or a photobase generator and is made of a material that functions as a positive resist.
請求項1から3のいずれかに記載の画素電極形成方法において、
前記撥液処理は、プラズマ処理であることを特徴とする画素電極形成方法。
In the pixel electrode formation method in any one of Claim 1 to 3,
The method for forming a pixel electrode, wherein the liquid repellent treatment is a plasma treatment.
請求項1から4のいずれかに記載の画素電極形成方法において、
前記隔壁は、スイッチング素子と前記画素電極とを電気的に接続する接続配線の上部に
形成されていることを特徴とする画素電極形成方法。
In the pixel electrode formation method according to any one of claims 1 to 4,
The partition wall is formed on an upper part of a connection wiring for electrically connecting a switching element and the pixel electrode.
請求項1から5のいずれかに記載の画素電極形成方法において、
前記薄膜を焼成する工程と、前記液滴を焼成する工程とを同一工程で行うことを特徴と
する画素電極形成方法。
In the pixel electrode formation method according to any one of claims 1 to 5,
A method of forming a pixel electrode, wherein the step of firing the thin film and the step of firing the droplets are performed in the same step.
基板上に画素電極が形成されたデバイスの製造方法であって、
請求項1から6のいずれかに記載の画素電極形成方法を用いて、前記基板上に前記画素
電極を形成することを特徴とするデバイス製造方法。
A method of manufacturing a device in which a pixel electrode is formed on a substrate,
A device manufacturing method, wherein the pixel electrode is formed on the substrate using the pixel electrode forming method according to claim 1.
請求項7記載のデバイス製造方法を用いて製造されたデバイスを備えることを特徴とす
る電気光学装置。
An electro-optical device comprising a device manufactured using the device manufacturing method according to claim 7.
請求項7記載のデバイス製造方法を用いて製造されたデバイスを備えることを特徴とす
る電子機器。
An electronic apparatus comprising a device manufactured using the device manufacturing method according to claim 7.
JP2005295965A 2005-10-11 2005-10-11 Method for forming pixel electrode, method for manufacturing device, and electrooptical device, and electronic appliance Withdrawn JP2007108204A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005295965A JP2007108204A (en) 2005-10-11 2005-10-11 Method for forming pixel electrode, method for manufacturing device, and electrooptical device, and electronic appliance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005295965A JP2007108204A (en) 2005-10-11 2005-10-11 Method for forming pixel electrode, method for manufacturing device, and electrooptical device, and electronic appliance

Publications (1)

Publication Number Publication Date
JP2007108204A true JP2007108204A (en) 2007-04-26

Family

ID=38034132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005295965A Withdrawn JP2007108204A (en) 2005-10-11 2005-10-11 Method for forming pixel electrode, method for manufacturing device, and electrooptical device, and electronic appliance

Country Status (1)

Country Link
JP (1) JP2007108204A (en)

Similar Documents

Publication Publication Date Title
JP4240018B2 (en) Film pattern forming method, device and manufacturing method thereof, electro-optical device, and electronic apparatus
JP4556838B2 (en) Bank forming method and film pattern forming method
US7294566B2 (en) Method for forming wiring pattern, method for manufacturing device, device, electro-optic apparatus, and electronic equipment
JP4345710B2 (en) Method for forming a film pattern
JP2005019955A (en) Method for forming thin film pattern and method for manufacturing corresponding devices, electro-optic device and electronic instrument
JP2006302679A (en) Formation method of conductive film and manufacturing method of electronic apparatus
JP2006332158A (en) Forming method of film pattern, active matrix substrate, electro-optical device and electronic apparatus
JP2005013986A (en) Device and its production method, production method of active matrix substrate and electro-optic apparatus as well as electronic equipment
JP4380552B2 (en) Active matrix substrate manufacturing method, active matrix substrate, electro-optical device, and electronic apparatus
US20070257261A1 (en) Method for forming metal wiring, method for manufacturing active matrix substrate, device, electro-optical device, and electronic appratus
JP2006245526A (en) Method and device for forming film pattern, its fabrication method, electrooptical device, and electronic apparatus
JP2005013985A (en) Method for forming film pattern, device and its production method, electro-optic apparatus, and electronic component, production method of active matrix substrate, active matrix substrate
JP4337744B2 (en) Film pattern forming method and active matrix substrate manufacturing method
JP2004335851A (en) Line patterning method, device and its fabricating process, and electro-optical device and electronic apparatus
JP2006065021A (en) Method for manufacturing active matrix substrate, active matrix substrate, electro-optical device and electronic equipment
JP4572814B2 (en) Active matrix substrate, manufacturing method thereof, electro-optical device, and electronic apparatus
JP2007281416A (en) Metal wiring forming method and method of manufacturing active matrix substrate
JP2007184445A (en) Method of forming wiring, method of manufacturing thin film transistor, method of manufacturing device, and electronic apparatus
JP4640093B2 (en) Film pattern forming method, device manufacturing method
JP4042625B2 (en) THIN FILM PATTERN FORMING METHOD, DEVICE AND ITS MANUFACTURING METHOD, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC DEVICE
JP4192674B2 (en) Thin film pattern forming method and device manufacturing method
JP2006065020A (en) Method for manufacturing active matrix substrate, active matrix substrate, electro-optical device and electronic equipment
JP2006352057A (en) Film pattern forming method, semiconductor device, electro-optical device, and electronic apparatus
JP2007140323A (en) Method for forforming film pattern, method for manufacturing electrooptical device, electrooptical device, and electronic apparatus
JP2007189130A (en) Device, manufacturing method thereof, wiring forming method, electrooptic device, and electronic appliance

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070405

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090106