JP2007104823A - Charge pump circuit - Google Patents
Charge pump circuit Download PDFInfo
- Publication number
- JP2007104823A JP2007104823A JP2005292719A JP2005292719A JP2007104823A JP 2007104823 A JP2007104823 A JP 2007104823A JP 2005292719 A JP2005292719 A JP 2005292719A JP 2005292719 A JP2005292719 A JP 2005292719A JP 2007104823 A JP2007104823 A JP 2007104823A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- terminal
- capacitor
- period
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
本発明は、キャパシタとスイッチとを組み合わせ、スイッチをオンオフ動作させることによって、キャパシタの充電とキャパシタ間の電荷の再分配を繰り返して所定の出力を得るようにしたチャージポンプ回路に関するものである。 The present invention relates to a charge pump circuit in which a capacitor and a switch are combined and the switch is turned on and off to repeatedly charge the capacitor and redistribute the charge between the capacitors to obtain a predetermined output.
チャージポンプ回路として、例えば図8に示すような構成のものが従来から知られている。
このチャージポンプ回路は、図8に示すように、キャパシタC1、C2と、スイッチS1〜S4とを備えており,キャパシタC1を充電する第1の周期の動作と、キャパシタC1とキャパシタC2の間で電荷の再分配を行う第2の周期の動作とを交互に繰り返して動作するようになっている。
As a charge pump circuit, for example, one having a configuration as shown in FIG. 8 is conventionally known.
As shown in FIG. 8, the charge pump circuit includes capacitors C1 and C2 and switches S1 to S4. Between the capacitors C1 and C2, the operation of the first period for charging the capacitor C1 is performed. The operation is performed by alternately repeating the operation of the second period in which charge redistribution is performed.
次に、このような構成からなるチャージポンプ回路の動作について説明するが、理解を容易にするために、用意した正の電位から絶対値の等しい負の電位を出力し、負荷Roを駆動する場合を例にして説明する。
すなわち、図8に示すように、端子1には正の電位V1を供給し、端子2、端子4、および端子5の電位V2、V3、V4はそれぞれグランド電位とし、出力端子3の電位VOUTは正の電位V1を反転した負電位であり、出力端子3の電位VOUTで負荷Roが駆動される。
Next, the operation of the charge pump circuit having such a configuration will be described. In order to facilitate understanding, a negative potential having the same absolute value is output from a prepared positive potential and the load Ro is driven. Will be described as an example.
That is, as shown in FIG. 8, a positive potential V1 is supplied to the
まず、第1の周期では、スイッチS1、S4を導通状態にし、それと同時にスイッチS2、S3を非導通状態にし、キャパシタC1の一端をスイッチS1を介して端子1に接続し、その他端をスイッチS4を介して端子4に接続し、これにより正の電位V1でキャパシタC1を充電する。このとき、キャパシタC2は保持する電荷により出力端子3に出力電圧VOUTを出力する。
First, in the first cycle, the switches S1 and S4 are turned on, and at the same time, the switches S2 and S3 are turned off, one end of the capacitor C1 is connected to the
次に,第2の周期は,スイッチS1、S4を非導通状態にし、それと同時にスイッチS2、S3を導通状態にし、キャパシタC1の一端をスイッチS2を介して端子2に接続し、その他端をスイッチS3を介して出力端子3に接続する。キャパシタC2の両端は出力端子3とグランド電位である端子5とに接続されているため、第1の周期で充電されたキャパシタC1の電荷と、キャパシタC2の保持する電荷とが再分配され、同時に出力端子3への出力が行われる。
出力端子3の電位VOUTは、負荷Roによって電流消費されるため時間変化するが、消費される電荷量に比べてキャパシタC1によって供給できる電荷量が十分大きい場合には、出力端子3の電位VOUTは,おおむね端子1に供給される電位V1を反転した電位となる。
Next, in the second period, the switches S1 and S4 are made non-conductive, and at the same time, the switches S2 and S3 are made conductive, one end of the capacitor C1 is connected to the
The potential VOUT of the
次に、図9を用いて動作開始時における出力端子3の電位VOUTと、チャージポンプ回路中を流れる電流(一例として、端子2に流れ込む電流IV2)について説明する。
図9(A)は出力端子3の電位VOUTの変化を示し、9(B)は端子2に流れ出す電流IV2の変化を示す。端子2に流れ込む電流IV2は、図8において矢印によって示す電流である。
まず、動作開始前においてキャパシタC2が負荷Roにより放電されており、出力端子3の電位VOUTは電位V4、すなわちグランド電位であるとする。
Next, the potential VOUT of the
FIG. 9A shows a change in the potential VOUT of the
First, it is assumed that the capacitor C2 is discharged by the load Ro before the operation starts, and the potential VOUT of the
また,負荷Roは比較的軽く,その消費する電流によって出力端子3の電位VOUTは大きく変化しないと仮定する。
動作開始から最初の第1の周期でキャパシタC1が電位V1に充電され、その直後の第2の周期でキャパシタC1と充電されていないキャパシタC2との間で電荷が分配(再分配)されるため、図9に示すように、出力端子3の電位VOUTはグランド電位から電位40に大きく変化し、端子2には大きな電流50が流れ込む。
Further, it is assumed that the load Ro is relatively light and the potential VOUT of the
Capacitor C1 is charged to potential V1 in the first first period from the start of operation, and charge is distributed (redistributed) between capacitor C1 and uncharged capacitor C2 in the second period immediately thereafter. As shown in FIG. 9, the potential VOUT of the
続いて、次の第1の周期でキャパシタC1が再び充電され,その直後の第2の周期でキャパシタC1と電位40を保持するキャパシタC2との間で電荷再分配されるため、出力端子3の電位VOUTは電位40から電位41に変化し(図9(A)参照)、端子2には電流50よりも小さい電流51が流れ込む(図9(B)参照)。
以後、同様に第1の周期と第2の周期の動作を交互に繰り返し、出力端子3の電位VOUTは所定の電位42、すなわち電位V1を反転した負電位に徐々に近づいていくとともに、電荷再分配にともなって端子2に流れ込む電流IV2は徐々に小さくなっていく(図9参照)。
Subsequently, the capacitor C1 is charged again in the next first period, and charge is redistributed between the capacitor C1 and the capacitor C2 holding the potential 40 in the second period immediately thereafter. The potential VOUT changes from the potential 40 to the potential 41 (see FIG. 9A), and a current 51 smaller than the current 50 flows into the terminal 2 (see FIG. 9B).
Thereafter, similarly, the operations of the first cycle and the second cycle are alternately repeated, so that the potential VOUT of the
このように、図8に示すチャージポンプ回路では、動作開始初期の第2の周期において、キャパシタC1、C2における電荷再分配に伴う大きな電流、すなわち突入電流が流れる。
このように大きな突入電流が流れると、チャージポンプ回路自身のスイッチS1〜S4、キャパシタC1、C2、配線等の破壊や、チャージポンプ回路が電源に与えたノイズにより、その電源につながる回路の誤動作を引き起こす等の問題が起こる。
As described above, in the charge pump circuit shown in FIG. 8, a large current, that is, an inrush current flows due to charge redistribution in the capacitors C1 and C2 in the second period at the beginning of the operation.
When such a large inrush current flows, the switches S1 to S4 of the charge pump circuit itself, the capacitors C1 and C2, wirings, etc. are destroyed, and the circuit connected to the power supply malfunctions due to noise applied to the power supply by the charge pump circuit. Cause problems.
このような問題を起こす突入電流を軽減するための従来技術として、特許文献1に示すチャージポンプ回路が知られている。
特許文献1のチャージポンプ回路は、スイッチが全てMOSトランジスタであり、電荷再分配を行う周期においてオンするMOSトランジスタの1つに、そのMOSトランジスタよりもサイズが小さく抵抗値が大きいMOSトランジスタが並列に接続されている。
As a prior art for reducing the inrush current that causes such a problem, a charge pump circuit shown in
In the charge pump circuit of
また、それら2つのMOSトランジスタのどちらを、電荷再分配を行う周期においてオンさせるか選択できるようになっている。
つまり、動作開始から所定の期間において電荷再分配を行う周期に、上記のサイズが小さく抵抗値が大きいMOSトランジスタをオンさせ、そのMOSトランジスタを介して電荷再分配することによって、動作開始初期における電荷再分配時の突入電流を軽減させようとしている。
In other words, the charge at the initial stage of the operation is obtained by turning on the MOS transistor having the small size and the large resistance value in the period for performing the charge redistribution in a predetermined period from the start of the operation, and redistributing the charge through the MOS transistor. An attempt is made to reduce the inrush current during redistribution.
ところで,特許文献1のチャージポンプ回路は,電荷再分配時の突入電流を軽減するための素子としてMOSトランジスタ等の能動素子を使用している。
MOSトランジスタ等の能動素子は温度、駆動される電位やプロセス変動などによって特性値が変化する性質があり、突入電流の大きさをコントロールしにくいという不具合がある。
そこで、本発明の目的は、上記の点に鑑み、動作開始の初期における電荷再分配時の突入電流を的確に軽減できるチャージポンプ回路を提供することにある。
By the way, the charge pump circuit of
An active element such as a MOS transistor has a characteristic that its characteristic value changes depending on temperature, driven potential, process variation, and the like, and has a problem that it is difficult to control the magnitude of inrush current.
In view of the above, an object of the present invention is to provide a charge pump circuit capable of accurately reducing inrush current at the time of charge redistribution at the beginning of operation.
上記課題を解決するために、本発明のチャージポンプ回路は、以下のような構成からなる。
すなわち、請求項1に係る発明は、直列に接続されるとともに、その両端が第1端子と第2端子とにそれぞれ接続される第1スイッチおよび第2スイッチと、直列に接続されるとともに、その両端が出力端子と第3端子とにそれぞれ接続される第3スイッチおよび第4スイッチと、前記第1スイッチと前記第2スイッチとの共通接続部と、前記第3スイッチと前記第4スイッチとの共通接続部とに接続される第1キャパシタと、前記出力端子と第4端子とに接続される第2キャパシタと、前記第2スイッチに対して並列に接続可能な抵抗素子と、を備え、通常動作と、前記通常動作に先立って予め設定された期間だけ動作する初期動作とを行うようにし、前記通常動作の期間には、第1周期の動作と第2周期の動作とを交互に繰り返し、前記第1周期の動作では、前記第1スイッチおよび前記第4スイッチを導通状態にし、それと同時に前記第2スイッチおよび前記第3スイッチを非導通状態にし、前記第1キャパシタを充電し、前記第2周期の動作では、前記第1スイッチおよび前記第4スイッチを非導通状態にし、それと同時に前記第2スイッチおよび前記第3スイッチを導通状態にし、前記第1キャパシタと前記第2キャパシタとの間で電荷の分配を行い、前記初期動作の期間には、前記第2スイッチを非導通状態に維持すると同時に、前記抵抗素子を前記第2スイッチに並列に接続し、この状態で第3周期の動作と第4周期の動作とを交互に繰り返し、前記第3周期の動作では、前記第1スイッチおよび前記第4スイッチを導通状態にし、それと同時に前記第3スイッチを非導通状態にし、前記第1キャパシタを充電し、前記第4周期の動作では、前記第1スイッチおよび前記第4スイッチを非導通状態にし、それと同時に前記第3スイッチを導通状態にし、前記第1キャパシタと前記第2キャパシタとの間で電荷の分配を行うようにした。
In order to solve the above problems, the charge pump circuit of the present invention has the following configuration.
That is, the invention according to
請求項2に係る発明は、直列に接続されるとともに、その両端が第1端子と第2端子とにそれぞれ接続される第1スイッチおよび第2スイッチと、直列に接続されるとともに、その両端が出力端子と第3端子とにそれぞれ接続される第3スイッチおよび第4スイッチと、前記第1スイッチと前記第2スイッチとの共通接続部と、前記第3スイッチと前記第4スイッチとの共通接続部とに接続される第1キャパシタと、前記出力端子と第4端子とに接続される第2キャパシタと、を備え、前記第2スイッチは、入力信号に従って抵抗値が変化する可変抵抗素子からなり、通常動作と、前記通常動作に先立って予め設定された期間だけ動作する初期動作とを行うようにし、前記通常動作の期間には、第1周期の動作と第2周期の動作とを交互に繰り返し、前記第1周期の動作では、前記第1スイッチおよび前記第4スイッチを導通状態にし、それと同時に前記第2スイッチおよび前記第3スイッチを非導通状態にし、前記第1キャパシタを充電し、前記第2周期の動作では、前記第1スイッチおよび前記第4スイッチを非導通状態にし、それと同時に前記第2スイッチおよび前記第3スイッチを導通状態にし、前記第1キャパシタと前記第2キャパシタとの間で電荷の分配を行い、前記初期動作の期間には、前記第2スイッチはその抵抗値が前記第2周期の動作時の抵抗値よりも大きくなるように前記入力信号で制御され、この状態で第3周期の動作と第4周期の動作とを交互に繰り返し、前記第3周期の動作では、前記第1スイッチおよび前記第4スイッチを導通状態にし、それと同時に前記第3スイッチを非導通状態にし、前記第1キャパシタを充電し、前記第4周期の動作では、前記第1スイッチおよび前記第4スイッチを非導通状態にし、それと同時に前記第3スイッチを導通状態にし、前記第1キャパシタと前記第2キャパシタとの間で電荷の分配を行うようにした。
The invention according to
請求項3に係る発明は、直列に接続されるとともに、その両端が第1端子と第2端子とにそれぞれ接続される第1スイッチおよび第2スイッチと、直列に接続されるとともに、その両端が出力端子と第3端子とにそれぞれ接続される第3スイッチおよび第4スイッチと、前記第1スイッチと前記第2スイッチとの共通接続部と、前記第3スイッチと前記第4スイッチとの共通接続部とに接続される第1キャパシタと、前記出力端子と第4端子とに接続される第2キャパシタと、を備え、前記第2スイッチは、入力信号に従って抵抗値が変化する可変抵抗素子からなり、通常動作と、前記通常動作に先立って予め設定された期間だけ動作する初期動作とを行うようにし、前記通常動作の期間には、第1周期の動作と第2周期の動作とを交互に繰り返し、前記第1周期の動作では、前記第1スイッチおよび前記第4スイッチを導通状態にし、それと同時に前記第2スイッチおよび前記第3スイッチを非導通状態にし、前記第1キャパシタを充電し、前記第2周期の動作では、前記第1スイッチおよび前記第4スイッチを非導通状態にし、それと同時に前記第2スイッチおよび前記第3スイッチを導通状態にし、前記第1キャパシタと前記第2キャパシタとの間で電荷の分配を行い、前記初期動作の期間には、第3周期の動作と第4周期の動作とを交互に繰り返し、前記第3周期の動作では、前記第1スイッチおよび前記第4スイッチを導通状態にし、それと同時に前記第2スイッチおよび前記第3スイッチを非導通状態にし、前記第1キャパシタを充電し、前記第4周期の動作では、前記第1スイッチおよび前記第4スイッチを非導通状態にし、それと同時に前記第2スイッチおよび前記第3スイッチを導通状態にし、前記第1キャパシタと前記第2キャパシタとの間で電荷の分配を行い、かつ、前記第2スイッチは、前記第2周期の動作時の抵抗値より前記第4周期の動作時の抵抗値が大きくなるように、前記入力信号で制御されるようにした。
The invention according to
請求項4に係る発明は、請求項1、請求項2、または請求項3に記載のチャージポンプ回路において、前記第1端子の電位がグランド電位であり、前記第2端子および前記第3端子の電位が共に所定の同一電位であるようにした。
請求項5に係る発明は、請求項1、請求項2、または請求項3に記載のチャージポンプ回路において、前記第2端子および前記第3端子の電位が共にグランド電位であるようにした。
請求項6に係る発明は、請求項1乃至請求項5のうちの何れかの請求項に記載のチャージポンプ回路において、前記第1スイッチ、前記第2スイッチ、前記第3スイッチ、および前記第4スイッチの一部または全てがMOSトランジスタからなるようにした。
According to a fourth aspect of the present invention, in the charge pump circuit according to the first, second, or third aspect, the potential of the first terminal is a ground potential, and the second terminal and the third terminal are Both potentials were set to the same predetermined potential.
According to a fifth aspect of the present invention, in the charge pump circuit according to the first, second, or third aspect, the potentials of the second terminal and the third terminal are both ground potentials.
According to a sixth aspect of the present invention, in the charge pump circuit according to any one of the first to fifth aspects, the first switch, the second switch, the third switch, and the fourth switch Part or all of the switches are made of MOS transistors.
このような構成からなる請求項1に係る発明によれば、抵抗素子の抵抗値が、導通状態の第2スイッチの抵抗値よりも十分大きくすれば、動作開始初期における電荷再分配時の突入電流を軽減できる。また、抵抗素子を用いることで、突入電流の軽減を的確に行うことができる。
請求項2に係る発明によれば、例えば、カレントミラー回路などを用いて動作開始から予め設定された初期動作の期間における第2スイッチに流れる電流を制限することによって、動作開始初期における電荷再分配時の突入電流を的確に軽減できる。
According to the first aspect of the invention having such a configuration, if the resistance value of the resistance element is sufficiently larger than the resistance value of the second switch in the conductive state, the inrush current at the time of charge redistribution at the beginning of operation Can be reduced. In addition, by using the resistance element, the inrush current can be accurately reduced.
According to the second aspect of the present invention, for example, the current redistribution at the beginning of the operation is limited by limiting the current flowing through the second switch in the period of the initial operation set in advance from the start of the operation using a current mirror circuit or the like. The inrush current at the time can be reduced accurately.
請求項3に係る発明によれば、例えば、カレントミラー回路などを用いて動作開始から予め設定された初期動作の期間における導通時の第2スイッチに流れる電流を制限することによって、動作開始初期における電荷再分配時の突入電流を的確に軽減できる。
請求項4に係る発明によれば,昇圧出力を発生するチャージポンプ回路を提供することができる。
請求項5に係る発明によれば,負電位出力を発生するチャージポンプ回路を提供することができる。
請求項6に係る発明によれば、MOSトランジスタを用いて、半導体基板上に集積回路化することができる。
According to the third aspect of the present invention, for example, by limiting the current flowing through the second switch during conduction in the initial operation period set in advance from the operation start using a current mirror circuit or the like, Inrush current at the time of charge redistribution can be accurately reduced.
According to the invention of
According to the invention which concerns on
According to the sixth aspect of the present invention, an integrated circuit can be formed on a semiconductor substrate using a MOS transistor.
以下、本発明を実施するための最良の形態を図面に基づいて具体的に説明する。
(第1実施形態)
本発明の第1実施形態に係るチャージポンプ回路の構成について、図1を参照して説明する。
この第1実施形態に係るチャージポンプ回路は、図1に示すように、第1乃至第4スイッチであるスイッチS1〜S4と、第1および第2キャパシタであるキャパシタC1、C2と、スイッチS5と、抵抗素子である抵抗R1とを少なくとも備え、出力端子3に負荷Roを接続されるようになっている。
The best mode for carrying out the present invention will be specifically described below with reference to the drawings.
(First embodiment)
The configuration of the charge pump circuit according to the first embodiment of the present invention will be described with reference to FIG.
As shown in FIG. 1, the charge pump circuit according to the first embodiment includes switches S1 to S4 that are first to fourth switches, capacitors C1 and C2 that are first and second capacitors, and a switch S5. And a resistor R1 which is a resistance element, and a load Ro is connected to the
さらに詳述すると、スイッチS1およびスイッチS2は直列に接続され、その直列回路のスイッチS1側が第1端子である端子1に接続され、そのスイッチS2側が第2端子である端子2に接続されている。スイッチS3およびスイッチS4は直列に接続され、その直列回路のスイッチS3側が出力端子3に接続され、そのスイッチS4側が第3端子である端子4に接続されている。
More specifically, the switch S1 and the switch S2 are connected in series, the switch S1 side of the series circuit is connected to the
キャパシタC1は、一方の端子がスイッチS1およびスイッチS2の共通接続部に接続され、他方の端子がスイッチS3およびスイッチS4の共通接続部に接続されている。キャパシタC2は、一方の端子が出力端子3に接続され、他方の端子が第4端子である端子5に接続されている。負荷Roは、その一端側が出力端子3に接続され、その他端側が接地されるようになっている。
Capacitor C1 has one terminal connected to the common connection of switches S1 and S2, and the other terminal connected to the common connection of switches S3 and S4. One terminal of the capacitor C2 is connected to the
スイッチS2には、スイッチS5と抵抗R1とが直列に接続される直列回路が、並列に接続されている。これにより、スイッチS5はオンオフ制御され、そのオン時にスイッチS2に対して抵抗R1が並列に接続できるようになっている。換言すると、スイッチS2と抵抗R1とを選択的に使用できるようになっている。
次に、このような構成からなる第1実施形態の動作例について、図1を参照して説明する。
A series circuit in which the switch S5 and the resistor R1 are connected in series is connected in parallel to the switch S2. Thereby, the switch S5 is controlled to be turned on / off, and the resistor R1 can be connected in parallel to the switch S2 when the switch S5 is turned on. In other words, the switch S2 and the resistor R1 can be selectively used.
Next, an operation example of the first embodiment having such a configuration will be described with reference to FIG.
図1に示す第1実施形態では、通常動作と、この通常動作に先立って動作開始から予め設定された期間だけ動作する初期動作とを行うようになっている。
この動作例では、理解を容易にするために、用意した正の電位から絶対値の等しい負の電位を出力し、負荷を駆動する場合について説明する。
すなわち,図1に示すように、端子1には正の電位V1を供給し、端子2、端子4、および端子5の電位V2、V3、V4はそれぞれグランド電位とし、出力端子3の電位VOUTは端子1に供給される正の電位V1を反転した負電位であり、出力端子3の電位VOUTで負荷Roが駆動される場合である。
In the first embodiment shown in FIG. 1, a normal operation and an initial operation that operates for a preset period from the start of the operation are performed prior to the normal operation.
In this operation example, in order to facilitate understanding, a case will be described in which a negative potential having the same absolute value is output from a prepared positive potential to drive a load.
That is, as shown in FIG. 1, a positive potential V1 is supplied to the
通常動作の期間には、スイッチ5を非導通状態(開いた状態:オフ状態)にした状態で、以下の第1の周期と第2の周期を交互に繰り返す。
まず、第1の周期においては、スイッチS1、スイッチS4を導通状態(閉じた状態:オン状態)にし、それと同時にスイッチS2、スイッチS3を非導通状態にし、キャパシタC1の一端をスイッチS1を介して端子1に接続し、その他端をスイッチS4を介して端子4に接続し、これにより正の電位V1でキャパシタC1を充電する。このとき、キャパシタC2は保持する電荷で出力端子3に出力電圧VOUTを出力する。
During the normal operation period, the following first cycle and second cycle are alternately repeated with the
First, in the first period, the switches S1 and S4 are turned on (closed state: on state), and at the same time, the switches S2 and S3 are turned off, and one end of the capacitor C1 is connected via the switch S1. The other end is connected to the
次に、第2の周期においては、スイッチS1、スイッチS4を非導通状態にし、それと同時にスイッチS2、スイッチS3を導通状態にし、キャパシタC1の一端をスイッチS2を介して端子2に接続し、その他端をスイッチS3を介して出力端子3に接続する。これにより、キャパシタC1は、キャパシタC2との間で電荷再分配を行うと共に、出力端子3に出力電圧VOUTを出力する。
Next, in the second period, the switch S1 and the switch S4 are turned off, and at the same time, the switch S2 and the switch S3 are turned on, and one end of the capacitor C1 is connected to the
ここで、出力端子3の出力電位VOUTは、負荷Roによって電流消費されるため時間変化するが、消費される電荷量に比べてキャパシタC1によって供給できる電荷量が十分大きい場合には、出力端子3の電位VOUTは、おおむね端子2に供給される電位V1を反転した負電位となる。
これらの通常動作に対し、動作開始から予め設定された初期動作の期間は、スイッチS2を非導通状態に維持すると同時に、スイッチS5を導通状態にして抵抗R1をスイッチS2に並列に接続し、この状態で以下の第3の周期と第4の周期の動作を交互に繰り返す。
Here, the output potential VOUT of the
In contrast to these normal operations, during the period of the initial operation set in advance from the start of the operation, the switch S2 is maintained in the non-conductive state, and at the same time, the switch S5 is in the conductive state and the resistor R1 is connected in parallel to the switch S2. In the state, the operations of the following third cycle and fourth cycle are repeated alternately.
まず、第3の周期においては、スイッチS1、スイッチS4を導通状態にし、それと同時にスイッチS3を非導通状態にし、キャパシタC1の一端をスイッチS1を介して端子1に接続し、その他端をスイッチS4を介して端子4に接続し、これにより正の電位V1でキャパシタC1を充電する。このとき、キャパシタC2は保持する電荷で出力端子3に出力電圧VOUTを出力する。
First, in the third period, the switch S1 and the switch S4 are turned on, and at the same time, the switch S3 is turned off, one end of the capacitor C1 is connected to the
次に,第4の周期においては、スイッチS1、スイッチS4を非導通状態にし、それと同時にスイッチS3を導通状態にし、キャパシタC1の一端をスイッチS5および抵抗R1を介して端子2に接続し、その他端をスイッチS3を介して出力端子3に接続する。これにより、キャパシタC1は、キャパシタC2との間で電荷再分配を行うと共に、出力端子3に出力電圧VOUTを出力する。
Next, in the fourth period, the switch S1 and the switch S4 are made non-conductive, and at the same time, the switch S3 is made conductive, and one end of the capacitor C1 is connected to the
次に、図2を用いて、動作開始時における出力端子3の電位VOUTの変化と、チャージポンプ回路中を流れる電流(一例として、端子2に流れ込む電流IV2)について説明する。
図2(A)は図1に示すチャージポンプ回路の出力端子3の出力電位VOUTの時間的な変化を示し、図2(B)は端子2に流れ込む電流IV2の時間的な変化を示す。
Next, a change in the potential VOUT of the
2A shows temporal changes in the output potential VOUT of the
まず、図1に示すチャージポンプ回路の動作開始時には、キャパシタC2の電荷が負荷Roにより放電されており、出力端子3の電位VOUTは端子4の電位V4(グランド電位)であるとする。
図1のチャージポンプ回路の動作の開始後、上記の最初の第3の周期では、キャパシタC1が充電される。
First, at the start of the operation of the charge pump circuit shown in FIG. 1, it is assumed that the charge of the capacitor C2 is discharged by the load Ro, and the potential VOUT of the
After the start of the operation of the charge pump circuit of FIG. 1, the capacitor C1 is charged in the first third period.
ここで、動作開始後の初期動作の期間では、上記のようにスイッチS2を非導通状態にし、スイッチS5を導通状態としてスイッチS2に並列に抵抗R1を接続する。
このため、第3の周期では、抵抗R1の一端がスイッチS1を介して端子1に接続され、その他端が端子2に接続されるが、抵抗R1の抵抗値がスイッチS1の抵抗値より十分大きいとすれば、キャパシタC1は端子1、4に印加される電位V1と電位V3によって充電されるとみなすことができる。
Here, in the period of the initial operation after the operation is started, the switch S2 is turned off as described above, the switch S5 is turned on, and the resistor R1 is connected in parallel to the switch S2.
For this reason, in the third period, one end of the resistor R1 is connected to the
また、第3の周期では、抵抗R1が端子1、2の間に接続されることによって、端子2には図2(B)に示すような電流32が流れ込む。
続いて、その第3周期の直後の第4の周期では、キャパシタC1、C2の電荷再分配が行われ、これに伴って、端子2には図2(B)に示すような電流30が流れ込み、これと同時に出力端子3の電位VOUTは図2(A)に示すようにグランド電位から電位20へと変化する。
Further, in the third period, the resistor R1 is connected between the
Subsequently, in a fourth period immediately after the third period, charge redistribution of the capacitors C1 and C2 is performed, and accordingly, a current 30 as shown in FIG. At the same time, the potential VOUT of the
このとき、抵抗R1の抵抗値を通常動作期間の第2の周期におけるスイッチS2の導通状態時の抵抗値よりも十分大きくなるように設定しておけば、図2(B)に示すように電流30を十分小さくすることができ、その結果、キャパシタC1、C2の電荷再分配時における突入電流が軽減される。また、抵抗素子である抵抗R1を用いることによって、突入電流の軽減を的確に行うことができる。 At this time, if the resistance value of the resistor R1 is set to be sufficiently larger than the resistance value in the conductive state of the switch S2 in the second period of the normal operation period, the current as shown in FIG. 30 can be made sufficiently small, and as a result, the inrush current at the time of charge redistribution of the capacitors C1 and C2 is reduced. In addition, the inrush current can be accurately reduced by using the resistor R1 which is a resistor element.
さらに、次の第3の周期では、再びキャパシタC1が充電される。そして、その第3の周期の直後の第4の周期では、キャパシタC1、C2の電荷再分配が行われ、これに伴って端子2には電流30よりも小さい電流31が流れ(図2(B)参照)、これと同時に出力端子3の電位VOUTは図2(A)に示すように電位20から電位21へ変化する。
以後、動作開始から予め設定された初期動作の期間には、上記の第3の周期と第4の周期の動作を交互に繰り返す。この結果、第4の周期では端子2に流れる電流IV2は徐々に小さくなっていき(図2(B)参照)、出力端子2の電位VOUTは徐々に所定の電位22、すなわち正の電位V1を反転した負電位に近づく(図2(A)参照)。
Further, in the next third period, the capacitor C1 is charged again. Then, in the fourth period immediately after the third period, charge redistribution of the capacitors C1 and C2 is performed, and accordingly, a current 31 smaller than the current 30 flows to the terminal 2 (FIG. 2 (B At the same time, the potential VOUT of the
Thereafter, in the period of the initial operation set in advance from the operation start, the operations in the third cycle and the fourth cycle are alternately repeated. As a result, in the fourth period, the current IV2 flowing through the
また、動作開始から予め設定された初期動作期間の終了後は通常動作に移行し、上記の第1の周期の動作と第2の周期の動作を交互に繰り返す。
このとき、出力端子3に接続される負荷Roが十分に軽いとすれば、端子2に流れ込む電流IV2は、ほとんどゼロである。
以上のように、この第1実施形態によれば、動作開始の初期における突入電流を的確に軽減できる。
なお、上記の説明では、図1の構成において、正の入力電位を反転して負の電位を出力する場合について説明した。
しかし、図1に示す第1実施形態において、端子1と端子5の電位V1、V4をいずれもグランド電位とし、端子2、端子4の電位V2、V3を入力電位VINにすれば、その入力電位VINを2倍に昇圧するチャージポンプ回路とすることができる。
In addition, after the initial operation period set in advance from the start of the operation, the operation shifts to the normal operation, and the operation of the first cycle and the operation of the second cycle are alternately repeated.
At this time, if the load Ro connected to the
As described above, according to the first embodiment, the inrush current at the beginning of the operation can be accurately reduced.
In the above description, the case where the positive input potential is inverted and the negative potential is output in the configuration of FIG. 1 has been described.
However, in the first embodiment shown in FIG. 1, if both the potentials V1 and V4 of the
(第1実施形態に係る実施例)
第1実施形態に係る実施例によるチャージポンプ回路の構成について、図3を参照して説明する。
図3に示す実施例は、例えば正の入力電位を反転した負の電位を出力する回路であって、図1に示す第1実施形態のスイッチとしてMOSトランジスタを用いるようにしたものである。
ここで、図3に示す実施例のMOSトランジスタM1、M2、M3、M4、M5は、図1のスイッチS1、S2、S3、S4、S5にそれぞれ対応する。なお、MOSトランジスタM1はP型であり、他のMOSトランジスタM2〜M5はN型である。
(Example according to the first embodiment)
The configuration of the charge pump circuit according to the example of the first embodiment will be described with reference to FIG.
The example shown in FIG. 3 is a circuit that outputs a negative potential obtained by inverting a positive input potential, for example, and uses a MOS transistor as a switch of the first embodiment shown in FIG.
Here, the MOS transistors M1, M2, M3, M4, and M5 in the embodiment shown in FIG. 3 correspond to the switches S1, S2, S3, S4, and S5 in FIG. The MOS transistor M1 is P-type, and the other MOS transistors M2 to M5 are N-type.
また、図3の端子1および出力端子3は、図1の端子1および出力端子3にそれぞれ対応する。そして、図3の端子1には入力電位VINが供給されるようになっている。
さらに、図3のMOSトランジスタM2のソース端子とMOSトランジスタ4のソース端子が、図1の端子2、4にそれぞれ対応する。その両ソース端子は、グランド電位になるように接地されている。
Further, the
Further, the source terminal of the MOS transistor M2 in FIG. 3 and the source terminal of the
また、図3のキャパシタC1、C2、抵抗R1、および負荷Roは、図1のキャパシタC1、C2、抵抗R1、および負荷Roにそれぞれ対応する。なお、図3のキャパシタC2の一端側は、グランド電位になるように接地されている。
抵抗R1は、ポリシリコンから成る抵抗、拡散層から成る抵抗、常時オンとなるようにゲートにバイアス電位を与えたMOSトランジスタ、あるいは、これらの組み合わせから成る抵抗とすることができる。
Also, the capacitors C1, C2, the resistor R1, and the load Ro in FIG. 3 correspond to the capacitors C1, C2, the resistor R1, and the load Ro in FIG. 1, respectively. Note that one end side of the capacitor C2 in FIG. 3 is grounded so as to have a ground potential.
The resistor R1 can be a resistor made of polysilicon, a resistor made of a diffusion layer, a MOS transistor in which a bias potential is applied to the gate so as to be always on, or a resistor made of a combination thereof.
MOSトランジスタM5は、上記のようにスイッチS5に対応するので、動作開始から予め設定された初期動作の期間のみオンするように、ゲート電圧により制御される。
さらに詳述すると、MOSトランジスタM1は、ゲートにオンオフを制御する制御信号が印加され、ソースが端子1に接続され、ドレインがMOSトランジスタM2のドレインに接続されている。
Since the MOS transistor M5 corresponds to the switch S5 as described above, the MOS transistor M5 is controlled by the gate voltage so as to be turned on only during the initial operation period set in advance from the operation start.
More specifically, in the MOS transistor M1, a control signal for controlling on / off is applied to the gate, the source is connected to the
MOSトランジスタM2は、ゲートにオンオフを制御する制御信号が印加され、ソースが接地され、ドレインがMOSトランジスタM1のドレインに接続されている。MOSトランジスタM2には、MOSトランジスタ5と抵抗R1を直列に接続した直列回路が並列に接続されている。
MOSトランジスタM5は、ゲートにオンオフを制御する制御信号が印加され、ソースが抵抗R1の一端側に接続され、ドレインがMOSトランジスタM2のドレインに接続されている。抵抗R1の他端側は、接地されている。
In the MOS transistor M2, a control signal for controlling on / off is applied to the gate, the source is grounded, and the drain is connected to the drain of the MOS transistor M1. A series circuit in which the
In the MOS transistor M5, a control signal for controlling on / off is applied to the gate, the source is connected to one end of the resistor R1, and the drain is connected to the drain of the MOS transistor M2. The other end side of the resistor R1 is grounded.
MOSトランジスタM3は、ゲートにオンオフを制御する制御信号が印加され、ソースが出力端子3に接続され、ドレインがMOSトランジスタM2のドレインに接続されている。MOSトランジスタM4は、ゲートにオンオフを制御する制御信号が印加され、ソースが接地され、ドレインがMOSトランジスタM3のドレインに接続されている。
キャパシタC1は、その一方の端子がMOSトランジスタM1とMOSトランジスタM2の共通接続部に接続され、その他方の端子がMOSトランジスタM3とMOSトランジスタM4の共通接続部に接続されている。
In the MOS transistor M3, a control signal for controlling on / off is applied to the gate, the source is connected to the
Capacitor C1 has one terminal connected to the common connection of MOS transistor M1 and MOS transistor M2, and the other terminal connected to the common connection of MOS transistor M3 and MOS transistor M4.
このような構成からなる図3に示す実施例では、MOSトランジスタM1〜M5が図1のスイッチS1〜S5に対応し、MOSトランジスタM1〜M5はスイッチS1〜S5と同様にオンオフ制御できる。
このため、図3に示す実施例では、図1に示す第1実施形態と同様に動作することができるので、その動作の詳細は省略する。
In the embodiment shown in FIG. 3 having such a configuration, the MOS transistors M1 to M5 correspond to the switches S1 to S5 in FIG. 1, and the MOS transistors M1 to M5 can be turned on / off similarly to the switches S1 to S5.
For this reason, the example shown in FIG. 3 can operate in the same way as the first embodiment shown in FIG.
(第2実施形態)
本発明の第2実施形態に係るチャージポンプ回路の構成について、図4を参照して説明する。
この第2実施形態に係るチャージポンプ回路は、図4に示すように、図1に示すように、スイッチS1、S6、S3、S4と、第1および第2キャパシタであるキャパシタC1、C2とを少なくとも備え、出力端子3に負荷Roを接続されるようになっている。
ここで、第2実施形態は、図1に示す第1実施形態のスイッチS2、S5および抵抗R1を、図4に示すようにスイッチS6に置き換えたものである。
(Second Embodiment)
The configuration of the charge pump circuit according to the second embodiment of the present invention will be described with reference to FIG.
As shown in FIG. 4, the charge pump circuit according to the second embodiment includes switches S1, S6, S3, and S4, and capacitors C1 and C2, which are first and second capacitors, as shown in FIG. At least, a load Ro is connected to the
Here, in the second embodiment, the switches S2 and S5 and the resistor R1 of the first embodiment shown in FIG. 1 are replaced with a switch S6 as shown in FIG.
従って、第1実施形態と構成が同じ部分には同一の符号を付して、その説明をできるだけ省略し、第1実施形態とその構成が異なる点について主に説明する。
図4に示すスイッチS6は、入力信号の大きさなどに従って、抵抗値が可変する可変抵抗素子からなる。このため、スイッチS6は、図示のようにその入力信号(制御信号)が供給される制御端子6を備えている。制御端子6に供給される制御信号は、制御回路7によって生成されるようになっている。
スイッチS6は、制御端子6に入力される制御信号に従って抵抗値が可変できる可変抵抗素子であれば良く、その抵抗値が可変できる能動素子が好ましい。その能動素子の一例としてMOSトランジスタがあり、この場合の制御端子6はゲート端子である。
Accordingly, parts having the same configurations as those in the first embodiment are denoted by the same reference numerals, description thereof is omitted as much as possible, and differences in the configuration from the first embodiment are mainly described.
The switch S6 shown in FIG. 4 is composed of a variable resistance element whose resistance value is variable in accordance with the magnitude of the input signal. For this reason, the switch S6 includes a
The switch S6 may be a variable resistance element whose resistance value can be varied in accordance with a control signal input to the
次に、このような構成からなる第2実施形態の動作例について、図4を参照して説明する。
図4に示す第2実施形態では、通常動作と、この通常動作に先立って動作開始から予め設定された期間だけ動作する初期動作とを行うことになっている。
この動作例では、理解を容易にするために、用意した正の電位から絶対値の等しい負の電位を出力し、負荷を駆動する場合について説明する。
すなわち,図4に示すように、端子1には正の電位V1を供給し、端子2、端子4、および端子5の電位V2、V3、V4はそれぞれグランド電位とし、出力端子3の電位VOUTは端子1に供給される正の電位V1を反転した負電位であり、出力端子3の電位VOUTで負荷Roが駆動される場合である。
Next, an operation example of the second embodiment having such a configuration will be described with reference to FIG.
In the second embodiment shown in FIG. 4, a normal operation and an initial operation that operates for a preset period from the start of the operation are performed prior to the normal operation.
In this operation example, in order to facilitate understanding, a case will be described in which a negative potential having the same absolute value is output from a prepared positive potential to drive a load.
That is, as shown in FIG. 4, a positive potential V1 is supplied to the
通常動作の期間には、以下の第1の周期と第2の周期の動作を交互に繰り返す。
まず、第1の周期においては、スイッチS1、スイッチS4を導通状態にし、それと同時にスイッチS6、スイッチS3を非導通状態にし、キャパシタC1の一端をスイッチS1を介して端子1に接続し、その他端をスイッチS4を介して端子4に接続し、これにより正の電位V1でキャパシタC1を充電する。このとき、キャパシタC2は保持する電荷で出力端子3に出力電圧VOUTを出力する。
In the normal operation period, the following operations in the first cycle and the second cycle are alternately repeated.
First, in the first period, the switch S1 and the switch S4 are turned on, and at the same time, the switch S6 and the switch S3 are turned off, and one end of the capacitor C1 is connected to the
次に,第2の周期においては、スイッチS1、スイッチS4を非導通状態にし、それと同時にスイッチS6、スイッチS3を導通状態にし、キャパシタC1の一端をスイッチS6を介して端子2に接続し、その他端をスイッチS3を介して出力端子3に接続する。これにより、キャパシタC1は、キャパシタC2との間で電荷再分配を行うと共に、出力端子3に出力電圧VOUTを出力する。
Next, in the second period, the switches S1 and S4 are made non-conductive, and at the same time, the switches S6 and S3 are made conductive, and one end of the capacitor C1 is connected to the
ここで、出力端子3の出力電位VOUTは、負荷Roによって電流消費されるため時間変化するが、消費される電荷量に比べてキャパシタC1によって供給できる電荷量が十分大きい場合には、出力端子3の電位VOUTは、おおむね端子2に供給される電位V1を反転した負電位となる。
これらの通常動作に対し、動作開始から予め設定された初期動作の期間では、スイッチS6は導通状態にするが、その抵抗値が通常動作期間の第2周期における導通状態での抵抗値よりも大きくなるように、制御回路7により制御され、この制御の下で、以下の第3の周期と第4の周期の動作を交互に繰り返す。
Here, the output potential VOUT of the
In contrast to these normal operations, the switch S6 is in a conductive state during a preset initial operation period from the start of the operation, but its resistance value is larger than the resistance value in the conductive state in the second period of the normal operation period. In this way, the control circuit 7 controls the operation, and under this control, operations in the following third cycle and fourth cycle are alternately repeated.
まず、第3の周期においては、スイッチS1、スイッチS4を導通状態にし、それと同時にスイッチS3を非導通状態にし、キャパシタC1の一端をスイッチS1を介して端子1に接続し、その他端をスイッチS4を介して端子4に接続し、これにより正の電位V1でキャパシタC1を充電する。このとき、キャパシタC2は保持する電荷で出力端子3に出力電圧VOUTを出力する。
First, in the third period, the switch S1 and the switch S4 are turned on, and at the same time, the switch S3 is turned off, one end of the capacitor C1 is connected to the
次に,第4の周期においては、スイッチS1、スイッチS4を非導通状態にし、それと同時にスイッチS3を導通状態にし、キャパシタC1の一端をスイッチS6を介して端子2に接続し、その他端をスイッチS3を介して出力端子3に接続する。これにより、キャパシタC1は、キャパシタC2との間で電荷再分配を行うと共に、出力端子3に出力電圧VOUTを出力する。
Next, in the fourth period, the switches S1 and S4 are made non-conductive, and at the same time, the switch S3 is made conductive, one end of the capacitor C1 is connected to the
このとき、制御回路7は、例えばカレントミラー回路などを用いてスイッチS6に流れる電流を制限することによって、突入電流を的確に軽減できる。
ここで、図4のチャージポンプ回路において、動作開始時における出力端子3の電位VOUTの変化と、端子2に流れ込む電流IV2とは、図1のチャージポンプ回路と同様に図2(A)および図2(B)に示すようになる。
At this time, the control circuit 7 can appropriately reduce the inrush current by limiting the current flowing through the switch S6 using, for example, a current mirror circuit.
Here, in the charge pump circuit of FIG. 4, the change in the potential VOUT of the
以上のように、この第2実施形態によれば、第1実施形態と同様に、動作開始初期における電荷再分配時の突入電流を的確に軽減できる。
なお、上記の説明では、図4の構成において、正の入力電位を反転して負の電位を出力する場合について説明した。
しかし、図4に示す第2実施形態において、端子1と端子5の電位V1、V4をいずれもグランド電位とし、端子2、端子4の電位V2、V3を入力電位VINにすれば、その入力電位VINを2倍に昇圧するチャージポンプ回路とすることができる。
As described above, according to the second embodiment, as in the first embodiment, the inrush current at the time of charge redistribution at the beginning of the operation can be accurately reduced.
In the above description, the case where the positive input potential is inverted and the negative potential is output in the configuration of FIG. 4 has been described.
However, in the second embodiment shown in FIG. 4, if both the potentials V1 and V4 of the
(第2実施形態に係る実施例)
第2実施形態に係る実施例によるチャージポンプ回路の構成について、図5を参照して説明する。
図5に示す実施例は、例えば正の入力電位を反転した負の電位を出力する場合であって、図4に示す第2実施形態のスイッチとして、MOSトランジスタを用いるようにしたものである。
ここで、図5に示す実施例のMOSトランジスタM1、M6、M3、M4は、図4のスイッチS1、S6、S3、S4にそれぞれ対応する。なお、MOSトランジスタM6はN型である。
(Example according to the second embodiment)
The configuration of the charge pump circuit according to the example according to the second embodiment will be described with reference to FIG.
In the embodiment shown in FIG. 5, for example, a negative potential obtained by inverting a positive input potential is output, and a MOS transistor is used as the switch of the second embodiment shown in FIG.
Here, the MOS transistors M1, M6, M3, and M4 in the embodiment shown in FIG. 5 correspond to the switches S1, S6, S3, and S4 in FIG. 4, respectively. The MOS transistor M6 is an N type.
また、図5の端子1および出力端子3は、図4の端子1および出力端子3にそれぞれ対応する。そして、図5の端子1には入力電位VINが供給されるようになっている。
さらに、図5のMOSトランジスタM6のソース端子とMOSトランジスタ4のソース端子が、図4の端子2、4にそれぞれ対応する。その両ソース端子は、グランド電位になるように接地されている。
Further, the
Further, the source terminal of the MOS transistor M6 in FIG. 5 and the source terminal of the
また、図5の制御回路7、キャパシタC1、C2、および負荷Roは、図4の制御回路7、キャパシタC1、C2、および負荷Roにそれぞれ対応する。なお、図5のキャパシタC2の一端側は、グランド電位になるように接地されている。
この実施例は、図3に示す実施例のMOSトランジスタM2、M5および抵抗R1を、図5に示すようにMOSトランジスタM6に置き換えたものである。従って、図3の実施例とその構成がほぼ同様であるので、その構成が同じ部分には同一の符号を付して、その説明は省略する。
Further, the control circuit 7, the capacitors C1, C2, and the load Ro in FIG. 5 respectively correspond to the control circuit 7, the capacitors C1, C2, and the load Ro in FIG. Note that one end side of the capacitor C2 in FIG. 5 is grounded so as to have a ground potential.
In this embodiment, the MOS transistors M2 and M5 and the resistor R1 in the embodiment shown in FIG. 3 are replaced with a MOS transistor M6 as shown in FIG. Accordingly, since the configuration thereof is substantially the same as that of the embodiment of FIG. 3, the same reference numerals are given to portions having the same configuration, and the description thereof is omitted.
このような構成からなる図5に示す実施例では、MOSトランジスタM1、M6、M3、M4は、図4のスイッチS1、S6、S3、S4にそれぞれ対応し、MOSトランジスタM1、M6、M3、M4は、対応するスイッチS1、S6、S3、S4と同様にオンオフ制御できる。
このため、図5に示す実施例では、図4に示す第2実施形態と同様に動作することができるので、その動作の詳細は省略する。
In the embodiment shown in FIG. 5 having such a configuration, the MOS transistors M1, M6, M3, and M4 correspond to the switches S1, S6, S3, and S4 in FIG. 4 and the MOS transistors M1, M6, M3, and M4, respectively. Can be turned on / off similarly to the corresponding switches S1, S6, S3, S4.
Therefore, the example shown in FIG. 5 can operate in the same manner as in the second embodiment shown in FIG.
(第3実施形態)
次に、本発明の第3実施形態に係るチャージポンプ回路について、図6を参照して説明する。
この第3実施形態に係るチャージポンプ回路は、図6に示すように、スイッチS1、S7、S3、S4と、第1および第2キャパシタであるキャパシタC1、C2とを少なくとも備え、出力端子3に負荷Roを接続されるようになっている。
ここで、第3実施形態は、図1に示す第1実施形態のスイッチS2、S5および抵抗R1を、図6に示すようにスイッチS7に置き換えたものである。
(Third embodiment)
Next, a charge pump circuit according to a third embodiment of the present invention will be described with reference to FIG.
As shown in FIG. 6, the charge pump circuit according to the third embodiment includes at least switches S1, S7, S3, and S4 and capacitors C1 and C2 that are first and second capacitors. A load Ro is connected.
Here, in the third embodiment, the switches S2 and S5 and the resistor R1 of the first embodiment shown in FIG. 1 are replaced with a switch S7 as shown in FIG.
従って、第1実施形態と構成が同じ部分には同一の符号を付して、その説明をできるだけ省略し、第1実施形態とその構成が異なる点について主に説明する。
図6に示すスイッチS7は、入力信号の大きさなどに従って、抵抗値が可変する可変抵抗素子からなる。このため、スイッチS7は、図示のようにその入力信号(制御信号)が供給される制御端子8を備えている。制御端子8に供給される制御信号は、制御回路9によって生成されるようになっている。
スイッチS7は、制御端子8に入力される制御信号に従って抵抗値が可変できる可変抵抗素子であれば良く、その抵抗値が可変できる能動素子が好ましい。その能動素子の一例としてMOSトランジスタがあり、この場合の制御端子8はゲート端子である。
Accordingly, parts having the same configurations as those in the first embodiment are denoted by the same reference numerals, description thereof is omitted as much as possible, and differences in the configuration from the first embodiment are mainly described.
The switch S7 shown in FIG. 6 is composed of a variable resistance element whose resistance value is variable according to the magnitude of the input signal. For this reason, the switch S7 includes a control terminal 8 to which an input signal (control signal) is supplied as shown. The control signal supplied to the control terminal 8 is generated by the
The switch S7 may be a variable resistance element whose resistance value can be varied in accordance with a control signal input to the control terminal 8, and is preferably an active element whose resistance value can be varied. An example of the active element is a MOS transistor. In this case, the control terminal 8 is a gate terminal.
次に、このような構成からなる第3実施形態の動作例について、図6を参照して説明する。
図6に示す第3実施形態では、通常動作と、この通常動作に先立って動作開始から予め設定された期間だけ動作する初期動作とを行うことになっている。
この動作例では、理解を容易にするために、用意した正の電位から絶対値の等しい負の電位を出力し、負荷を駆動する場合について説明する。
すなわち,図6に示すように、端子1には正の電位V1を供給し、端子2、端子4、および端子5の電位V2、V3、V4はそれぞれグランド電位とし、出力端子3の電位VOUTは端子1に供給される正の電位V1を反転した負電位であり、出力端子3の電位VOUTで負荷Roが駆動される場合である。
Next, an operation example of the third embodiment having such a configuration will be described with reference to FIG.
In the third embodiment shown in FIG. 6, a normal operation and an initial operation that operates for a preset period from the start of the operation are performed prior to the normal operation.
In this operation example, in order to facilitate understanding, a case will be described in which a negative potential having the same absolute value is output from a prepared positive potential to drive a load.
That is, as shown in FIG. 6, a positive potential V1 is supplied to the
通常動作の期間には、以下の第1の周期と第2の周期の動作を交互に繰り返す。
まず、第1の周期においては、スイッチS1、スイッチS4を導通状態にし、それと同時にスイッチS7、スイッチS3を非導通状態にし、キャパシタC1の一端をスイッチS1を介して端子1に接続し、その他端をスイッチS4を介して端子4に接続し、これにより正の電位V1でキャパシタC1を充電する。このとき、キャパシタC2は保持する電荷で出力端子3に出力電圧VOUTを出力する。
In the normal operation period, the following operations in the first cycle and the second cycle are alternately repeated.
First, in the first cycle, the switch S1 and the switch S4 are turned on, and at the same time, the switch S7 and the switch S3 are turned off, and one end of the capacitor C1 is connected to the
次に、第2の周期においては、スイッチS1、スイッチS4を非導通状態にし、それと同時にスイッチS7、スイッチS3を導通状態にし、キャパシタC1の一端をスイッチS7を介して端子2に接続し、その他端をスイッチS3を介して出力端子3に接続する。これにより、キャパシタC1は、キャパシタC2との間で電荷再分配を行うと共に、出力端子3に出力電圧VOUTを出力する。
Next, in the second period, the switch S1 and the switch S4 are made non-conductive, and at the same time, the switch S7 and the switch S3 are made conductive, and one end of the capacitor C1 is connected to the
ここで、出力端子3の出力電位VOUTは、負荷Roによって電流消費されるため時間変化するが、消費される電荷量に比べてキャパシタC1によって供給できる電荷量が十分大きい場合には、出力端子3の電位VOUTは、おおむね端子2に供給される電位V1を反転した負電位となる。
これらの通常動作に対し、動作開始から予め設定された初期動作の期間では、以下の第3の周期と第4の周期の動作を交互に繰り返す。
Here, the output potential VOUT of the
In contrast to these normal operations, the following third cycle and fourth cycle operations are alternately repeated in the period of the initial operation set in advance from the start of the operation.
まず、第3の周期においては、スイッチS1、スイッチS4を導通状態にし、それと同時にスイッチS7、スイッチS3を非導通状態にし、キャパシタC1の一端をスイッチS1を介して端子1に接続し、その他端をスイッチS4を介して端子4に接続し、これにより正の電位V1でキャパシタC1を充電する。さらに、キャパシタC2は保持する電荷で出力端子3に出力電圧VOUTを出力する。
First, in the third cycle, the switch S1 and the switch S4 are turned on, and at the same time, the switch S7 and the switch S3 are turned off, and one end of the capacitor C1 is connected to the
次に,第4の周期においては、スイッチS1、スイッチS4を非導通状態にし、それと同時にスイッチS7、スイッチS3を導通状態にし、キャパシタC1の一端をスイッチS7を介して端子2に接続し、その他端をスイッチS3を介して出力端子3に接続する。これにより、キャパシタC1は、キャパシタC2との間で電荷再分配を行うと共に、出力端子3に出力電圧VOUTを出力する。
Next, in the fourth period, the switches S1 and S4 are made non-conductive, and at the same time, the switches S7 and S3 are made conductive, and one end of the capacitor C1 is connected to the
このとき、制御回路9は、例えばカレントミラー回路などを用いてスイッチS7に流れる電流を制限することによって、突入電流を的確に軽減できる。
すなわち、第4の周期では、スイッチS7は導通状態になるが、その抵抗値が上記の第2の動作時の抵抗値よりも大きくなるように、制御回路9により制御されるので、突入電流を的確に軽減できる。
At this time, the
That is, in the fourth period, the switch S7 is in a conductive state, but is controlled by the
ここで、図6のチャージポンプ回路において、動作開始時における出力端子3の電位VOUTの変化と、端子2に流れ込む電流IV2の変化とは、図1のチャージポンプ回路と同様に図2(A)および図2(B)に示すようになる。
以上のように、この第3実施形態によれば、第1実施形態と同様に、動作開始初期における電荷再分配時の突入電流を的確に軽減できる。
Here, in the charge pump circuit of FIG. 6, the change in the potential VOUT of the
As described above, according to the third embodiment, as in the first embodiment, the inrush current at the time of charge redistribution at the beginning of the operation can be accurately reduced.
なお、上記の説明では、図6の構成において、正の入力電位を反転して負の電位を出力する場合について説明した。
しかし、図6に示す第3実施形態において、端子1と端子5の電位V1、V4をいずれもグランド電位とし、端子2、端子4の電位V2、V3を入力電位VINにすれば、その入力電位VINを2倍に昇圧するチャージポンプ回路とすることができる。
以上のように、第3実施形態によれば、第1実施形態と同様に、動作開始初期における電荷再分配時の突入電流を的確に軽減できる。
In the above description, the case where the positive input potential is inverted and the negative potential is output in the configuration of FIG. 6 has been described.
However, in the third embodiment shown in FIG. 6, if both the potentials V1 and V4 of the
As described above, according to the third embodiment, as in the first embodiment, the inrush current at the time of charge redistribution at the initial stage of operation can be accurately reduced.
(第3実施形態に係る実施例)
第3実施形態に係る実施例によるチャージポンプ回路の構成について、図7を参照して説明する。
図7に示す実施例は、例えば正の入力電位を反転した負の電位を出力する場合であって、図6に示す第3実施形態のスイッチとして、MOSトランジスタを用いるようにしたものである。
ここで、図7に示す実施例のMOSトランジスタM1、M7、M3、M4は、図4のスイッチS1、S7、S3、S4にそれぞれ対応する。なお、MOSトランジスタM7はN型である。
(Example according to the third embodiment)
The configuration of the charge pump circuit according to the example of the third embodiment will be described with reference to FIG.
In the example shown in FIG. 7, for example, a negative potential obtained by inverting a positive input potential is output, and a MOS transistor is used as the switch of the third embodiment shown in FIG.
Here, the MOS transistors M1, M7, M3, and M4 in the embodiment shown in FIG. 7 correspond to the switches S1, S7, S3, and S4 in FIG. 4, respectively. The MOS transistor M7 is N-type.
また、図7の端子1および出力端子3は、図6の端子1および出力端子3にそれぞれ対応する。そして、図7の端子1には入力電位VINが供給されるようになっている。
さらに、図7のMOSトランジスタM7のソース端子とMOSトランジスタ4のソース端子が、図6の端子2、4にそれぞれ対応する。その両ソース端子は、グランド電位になるように接地されている。
Further, the
Further, the source terminal of the MOS transistor M7 in FIG. 7 and the source terminal of the
また、図7の制御回路9、キャパシタC1、C2、および負荷Roは、図6の制御回路9、キャパシタC1、C2、および負荷Roにそれぞれ対応する。なお、図7のキャパシタC2の一端側は、グランド電位になるように接地されている。
この実施例は、図3に示す実施例のMOSトランジスタM2、M5および抵抗R1を、図7に示すようにMOSトランジスタM7に置き換えたものである。従って、図3の実施例とその構成がほぼ同様であるので、その構成が同じ部分には同一の符号を付して、その説明は省略する。
Further, the
In this embodiment, the MOS transistors M2 and M5 and the resistor R1 in the embodiment shown in FIG. 3 are replaced with a MOS transistor M7 as shown in FIG. Accordingly, since the configuration thereof is substantially the same as that of the embodiment of FIG. 3, the same reference numerals are given to portions having the same configuration, and the description thereof is omitted.
このような構成からなる図7に示す実施例では、MOSトランジスタM1、M7、M3、M4は、図6のスイッチS1、S7、S3、S4にそれぞれ対応し、MOSトランジスタM1、M7、M3、M4は、対応するスイッチS1、S7、S3、S4と同様にオンオフ制御できる。
このため、図7に示す実施例では、図6に示す第3実施形態と同様に動作することができるので、その動作の詳細は省略する。
In the embodiment shown in FIG. 7 having such a configuration, the MOS transistors M1, M7, M3, and M4 correspond to the switches S1, S7, S3, and S4 in FIG. 6 and the MOS transistors M1, M7, M3, and M4, respectively. Can be turned on / off similarly to the corresponding switches S1, S7, S3, S4.
For this reason, the example shown in FIG. 7 can operate in the same manner as the third embodiment shown in FIG.
1、2、4、5 端子
3 出力端子
6、8 制御端子
7、9 制御回路
S1〜S7 スイッチ
M1〜M7 MOSトランジスタ
C1、C2 キャパシタ
R1 抵抗
1, 2, 4, 5
Claims (6)
直列に接続されるとともに、その両端が出力端子と第3端子とにそれぞれ接続される第3スイッチおよび第4スイッチと、
前記第1スイッチと前記第2スイッチとの共通接続部と、前記第3スイッチと前記第4スイッチとの共通接続部とに接続される第1キャパシタと、
前記出力端子と第4端子とに接続される第2キャパシタと、
前記第2スイッチに対して並列に接続可能な抵抗素子と、を備え、
通常動作と、前記通常動作に先立って予め設定された期間だけ動作する初期動作とを行うようにし、
前記通常動作の期間には、第1周期の動作と第2周期の動作とを交互に繰り返し、
前記第1周期の動作では、前記第1スイッチおよび前記第4スイッチを導通状態にし、それと同時に前記第2スイッチおよび前記第3スイッチを非導通状態にし、前記第1キャパシタを充電し、
前記第2周期の動作では、前記第1スイッチおよび前記第4スイッチを非導通状態にし、それと同時に前記第2スイッチおよび前記第3スイッチを導通状態にし、前記第1キャパシタと前記第2キャパシタとの間で電荷の分配を行い、
前記初期動作の期間には、前記第2スイッチを非導通状態に維持すると同時に、前記抵抗素子を前記第2スイッチに並列に接続し、この状態で第3周期の動作と第4周期の動作とを交互に繰り返し、
前記第3周期の動作では、前記第1スイッチおよび前記第4スイッチを導通状態にし、それと同時に前記第3スイッチを非導通状態にし、前記第1キャパシタを充電し、
前記第4周期の動作では、前記第1スイッチおよび前記第4スイッチを非導通状態にし、それと同時に前記第3スイッチを導通状態にし、前記第1キャパシタと前記第2キャパシタとの間で電荷の分配を行うようにしたことを特徴とするチャージポンプ回路。 A first switch and a second switch which are connected in series and whose both ends are respectively connected to the first terminal and the second terminal;
A third switch and a fourth switch which are connected in series and whose both ends are respectively connected to the output terminal and the third terminal;
A first capacitor connected to a common connection between the first switch and the second switch, and a common connection between the third switch and the fourth switch;
A second capacitor connected to the output terminal and a fourth terminal;
A resistance element connectable in parallel to the second switch,
A normal operation and an initial operation that operates only for a period set in advance prior to the normal operation;
During the normal operation period, the first cycle operation and the second cycle operation are alternately repeated,
In the operation of the first period, the first switch and the fourth switch are turned on, and at the same time, the second switch and the third switch are turned off, and the first capacitor is charged.
In the operation of the second period, the first switch and the fourth switch are made non-conductive, and at the same time, the second switch and the third switch are made conductive, and the first capacitor and the second capacitor are connected to each other. Distribute the charge between them,
During the initial operation period, the second switch is maintained in a non-conductive state, and at the same time, the resistance element is connected in parallel to the second switch. In this state, the third cycle operation and the fourth cycle operation are performed. Are repeated alternately,
In the operation of the third period, the first switch and the fourth switch are turned on, and at the same time, the third switch is turned off, and the first capacitor is charged.
In the operation of the fourth period, the first switch and the fourth switch are made non-conductive, and at the same time, the third switch is made conductive, and charge is distributed between the first capacitor and the second capacitor. A charge pump circuit characterized in that
直列に接続されるとともに、その両端が出力端子と第3端子とにそれぞれ接続される第3スイッチおよび第4スイッチと、
前記第1スイッチと前記第2スイッチとの共通接続部と、前記第3スイッチと前記第4スイッチとの共通接続部とに接続される第1キャパシタと、
前記出力端子と第4端子とに接続される第2キャパシタと、を備え、
前記第2スイッチは、入力信号に従って抵抗値が変化する可変抵抗素子からなり、
通常動作と、前記通常動作に先立って予め設定された期間だけ動作する初期動作とを行うようにし、
前記通常動作の期間には、第1周期の動作と第2周期の動作とを交互に繰り返し、
前記第1周期の動作では、前記第1スイッチおよび前記第4スイッチを導通状態にし、それと同時に前記第2スイッチおよび前記第3スイッチを非導通状態にし、前記第1キャパシタを充電し、
前記第2周期の動作では、前記第1スイッチおよび前記第4スイッチを非導通状態にし、それと同時に前記第2スイッチおよび前記第3スイッチを導通状態にし、前記第1キャパシタと前記第2キャパシタとの間で電荷の分配を行い、
前記初期動作の期間には、前記第2スイッチはその抵抗値が前記第2周期の動作時の抵抗値よりも大きくなるように前記入力信号で制御され、この状態で第3周期の動作と第4周期の動作とを交互に繰り返し、
前記第3周期の動作では、前記第1スイッチおよび前記第4スイッチを導通状態にし、それと同時に前記第3スイッチを非導通状態にし、前記第1キャパシタを充電し、
前記第4周期の動作では、前記第1スイッチおよび前記第4スイッチを非導通状態にし、それと同時に前記第3スイッチを導通状態にし、前記第1キャパシタと前記第2キャパシタとの間で電荷の分配を行うようにしたことを特徴とするチャージポンプ回路。 A first switch and a second switch which are connected in series and whose both ends are respectively connected to the first terminal and the second terminal;
A third switch and a fourth switch which are connected in series and whose both ends are respectively connected to the output terminal and the third terminal;
A first capacitor connected to a common connection between the first switch and the second switch, and a common connection between the third switch and the fourth switch;
A second capacitor connected to the output terminal and a fourth terminal;
The second switch includes a variable resistance element whose resistance value changes according to an input signal,
A normal operation and an initial operation that operates only for a period set in advance prior to the normal operation;
During the normal operation period, the first cycle operation and the second cycle operation are alternately repeated,
In the operation of the first period, the first switch and the fourth switch are turned on, and at the same time, the second switch and the third switch are turned off, and the first capacitor is charged,
In the operation of the second period, the first switch and the fourth switch are made non-conductive, and at the same time, the second switch and the third switch are made conductive, and the first capacitor and the second capacitor are connected to each other. Distribute the charge between them,
During the initial operation period, the second switch is controlled by the input signal so that the resistance value thereof is larger than the resistance value during the second period operation. 4 cycles of motion are repeated alternately,
In the operation of the third period, the first switch and the fourth switch are turned on, and at the same time, the third switch is turned off, and the first capacitor is charged.
In the operation of the fourth period, the first switch and the fourth switch are made non-conductive, and at the same time, the third switch is made conductive, and charge is distributed between the first capacitor and the second capacitor. A charge pump circuit characterized in that
直列に接続されるとともに、その両端が出力端子と第3端子とにそれぞれ接続される第3スイッチおよび第4スイッチと、
前記第1スイッチと前記第2スイッチとの共通接続部と、前記第3スイッチと前記第4スイッチとの共通接続部とに接続される第1キャパシタと、
前記出力端子と第4端子とに接続される第2キャパシタと、を備え、
前記第2スイッチは、入力信号に従って抵抗値が変化する可変抵抗素子からなり、
通常動作と、前記通常動作に先立って予め設定された期間だけ動作する初期動作とを行うようにし、
前記通常動作の期間には、第1周期の動作と第2周期の動作とを交互に繰り返し、
前記第1周期の動作では、前記第1スイッチおよび前記第4スイッチを導通状態にし、それと同時に前記第2スイッチおよび前記第3スイッチを非導通状態にし、前記第1キャパシタを充電し、
前記第2周期の動作では、前記第1スイッチおよび前記第4スイッチを非導通状態にし、それと同時に前記第2スイッチおよび前記第3スイッチを導通状態にし、前記第1キャパシタと前記第2キャパシタとの間で電荷の分配を行い、
前記初期動作の期間には、第3周期の動作と第4周期の動作とを交互に繰り返し、
前記第3周期の動作では、前記第1スイッチおよび前記第4スイッチを導通状態にし、それと同時に前記第2スイッチおよび前記第3スイッチを非導通状態にし、前記第1キャパシタを充電し、
前記第4周期の動作では、前記第1スイッチおよび前記第4スイッチを非導通状態にし、それと同時に前記第2スイッチおよび前記第3スイッチを導通状態にし、前記第1キャパシタと前記第2キャパシタとの間で電荷の分配を行い、
かつ、前記第2スイッチは、前記第2周期の動作時の抵抗値より前記第4周期の動作時の抵抗値が大きくなるように、前記入力信号で制御されるようにしたことを特徴とするチャージポンプ回路。 A first switch and a second switch which are connected in series and whose both ends are respectively connected to the first terminal and the second terminal;
A third switch and a fourth switch which are connected in series and whose both ends are respectively connected to the output terminal and the third terminal;
A first capacitor connected to a common connection between the first switch and the second switch, and a common connection between the third switch and the fourth switch;
A second capacitor connected to the output terminal and a fourth terminal;
The second switch includes a variable resistance element whose resistance value changes according to an input signal,
A normal operation and an initial operation that operates only for a period set in advance prior to the normal operation;
During the normal operation period, the first cycle operation and the second cycle operation are alternately repeated,
In the operation of the first period, the first switch and the fourth switch are turned on, and at the same time, the second switch and the third switch are turned off, and the first capacitor is charged.
In the operation of the second period, the first switch and the fourth switch are made non-conductive, and at the same time, the second switch and the third switch are made conductive, and the first capacitor and the second capacitor are connected to each other. Distribute the charge between them,
In the period of the initial operation, the operation of the third period and the operation of the fourth period are alternately repeated,
In the operation of the third period, the first switch and the fourth switch are turned on, and at the same time, the second switch and the third switch are turned off, and the first capacitor is charged,
In the operation of the fourth period, the first switch and the fourth switch are turned off, and at the same time, the second switch and the third switch are turned on, and the first capacitor and the second capacitor are connected. Distribute the charge between them,
In addition, the second switch is controlled by the input signal so that a resistance value during the operation of the fourth period is larger than a resistance value during the operation of the second period. Charge pump circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005292719A JP2007104823A (en) | 2005-10-05 | 2005-10-05 | Charge pump circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005292719A JP2007104823A (en) | 2005-10-05 | 2005-10-05 | Charge pump circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007104823A true JP2007104823A (en) | 2007-04-19 |
Family
ID=38031196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005292719A Pending JP2007104823A (en) | 2005-10-05 | 2005-10-05 | Charge pump circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007104823A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014007889A (en) * | 2012-06-26 | 2014-01-16 | Canon Inc | Charge pump circuit |
CN111130340A (en) * | 2020-01-14 | 2020-05-08 | Oppo广东移动通信有限公司 | Power supply device, electronic equipment and power supply method |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1014218A (en) * | 1996-06-26 | 1998-01-16 | Nec Corp | Rush current limitation type of charging pump boosting circuit |
JP2003219634A (en) * | 2002-01-23 | 2003-07-31 | Seiko Epson Corp | Dc/dc converter |
JP2004048893A (en) * | 2002-07-11 | 2004-02-12 | Seiko Epson Corp | Dc voltage converting circuit and semiconductor integrated circuit |
-
2005
- 2005-10-05 JP JP2005292719A patent/JP2007104823A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1014218A (en) * | 1996-06-26 | 1998-01-16 | Nec Corp | Rush current limitation type of charging pump boosting circuit |
JP2003219634A (en) * | 2002-01-23 | 2003-07-31 | Seiko Epson Corp | Dc/dc converter |
JP2004048893A (en) * | 2002-07-11 | 2004-02-12 | Seiko Epson Corp | Dc voltage converting circuit and semiconductor integrated circuit |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014007889A (en) * | 2012-06-26 | 2014-01-16 | Canon Inc | Charge pump circuit |
CN111130340A (en) * | 2020-01-14 | 2020-05-08 | Oppo广东移动通信有限公司 | Power supply device, electronic equipment and power supply method |
CN111130340B (en) * | 2020-01-14 | 2021-08-17 | Oppo广东移动通信有限公司 | Power supply device, electronic equipment and power supply method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5749551B2 (en) | Charge pump type boosting system and semiconductor chip | |
US7208997B2 (en) | Charge pump power supply circuit | |
US20130169352A1 (en) | Boosting circuit of charge pump type and boosting method | |
JP5695392B2 (en) | Reference voltage circuit | |
CN107342685B (en) | DCDC converter | |
US7663428B2 (en) | Boosting charge pump circuit | |
JP2009225637A (en) | Voltage generation circuit | |
JP2008029098A (en) | Voltage booster circuit | |
JP2009130879A (en) | Level shift circuit | |
US10476383B2 (en) | Negative charge pump circuit | |
CN101676830A (en) | Semiconductor circuit | |
US9791882B2 (en) | Voltage source | |
JP6458659B2 (en) | Driving device for switching element | |
JP2008099481A (en) | Charge pump circuit | |
JP2007104823A (en) | Charge pump circuit | |
US20060202745A1 (en) | Reference voltage generating circuit and reference current generating circuit | |
JP5397227B2 (en) | Power supply circuit device and voltage control method | |
JPH10111723A (en) | Voltage stabilizing circuit | |
US20070145958A1 (en) | Step-up device and step-down device | |
JP2005278295A (en) | Step-up circuit | |
JP2007043892A (en) | Overboosting prevention circuit | |
JP4074844B2 (en) | Charge pump type power supply circuit and driving method thereof | |
JP5072729B2 (en) | LED drive charge pump circuit | |
US20060055448A1 (en) | Voltage generator | |
JP2005117830A (en) | Charge pump circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Effective date: 20070402 Free format text: JAPANESE INTERMEDIATE CODE: A821 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080709 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101227 |
|
A131 | Notification of reasons for refusal |
Effective date: 20110111 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20110726 Free format text: JAPANESE INTERMEDIATE CODE: A02 |