JP2007103619A - Soi基板の製造方法 - Google Patents

Soi基板の製造方法 Download PDF

Info

Publication number
JP2007103619A
JP2007103619A JP2005290705A JP2005290705A JP2007103619A JP 2007103619 A JP2007103619 A JP 2007103619A JP 2005290705 A JP2005290705 A JP 2005290705A JP 2005290705 A JP2005290705 A JP 2005290705A JP 2007103619 A JP2007103619 A JP 2007103619A
Authority
JP
Japan
Prior art keywords
substrate
silicon
region
soi
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005290705A
Other languages
English (en)
Other versions
JP5239117B2 (ja
Inventor
Tetsuya Nakai
哲弥 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2005290705A priority Critical patent/JP5239117B2/ja
Priority to US11/541,385 priority patent/US7632735B2/en
Publication of JP2007103619A publication Critical patent/JP2007103619A/ja
Application granted granted Critical
Publication of JP5239117B2 publication Critical patent/JP5239117B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

【課題】 SOI領域とバルク領域の間の表面段差が無く、かつ、BOX層エッジ部の基板表面突き出しが無いことによる基板表面の空洞が無い部分SOI基板を形成させること。
【解決手段】 シリコン単結晶からなるシリコン基板1中に酸化層19が部分的に埋め込まれたSOI基板23の製造方法において、シリコン基板中に酸素イオンを注入して酸化層19を形成する前に、シリコン基板1の酸化層19(17)に対応する領域の表面高さが他の領域の表面高さよりも高い段差8を形成する。この方法によれば、製品のSOI基板23のSOI領域とバルク領域の間の表面段差が無く、かつ、BOX層エッジ部の基板表面突き出しが無いことによる基板表面の空洞が無い部分SOI基板を形成させることができる。
【選択図】 図1

Description

本発明は、シリコン基板中に酸化層が部分的に埋め込まれた構造のSOI基板の製造方法に関する。
近年、高性能トランジスタの半導体基板として、シリコン単結晶の基板中に、部分的に酸素イオンを注入し、所定の熱をかけるアニール処理を施すことで、シリコン基板内部に酸化層、つまりBOX(Buried Oxide)層からなる絶縁層を埋め込ませたSOI(Silicon on Insulator)基板が注目されている。このSOI基板の応用として、基板内部に部分的にBOX層に対応する領域(以下、SOI領域という。)を形成した部分SOI基板が知られている。これは、例えば、アナログ、ロジック、メモリ混載のシステムLSIにおいて、ロジック部のみをSOI領域に形成し、それ以外の領域(以下、バルク領域という。)にメモリ部を形成することができる点で、重要視されている。
ところで、このようなSOI構造の基板を製造する場合、アニール処理においてBOX層が形成される過程でBOX層の体積が膨張して基板の表面が膨らみ、段差が生じるおそれがある。すなわち、段差が生じた基板の表面に半導体装置を形成すると、フォトリソグラフィ工程でフォーカスがずれるなどの問題が生じる場合がある。
そこで、シリコン基板の表面の一部分、つまりバルク領域を表面酸化膜でマスキングした状態で、SOI領域にイオンを注入し、次いで、この表面酸化膜を薄層化してから酸化性雰囲気中でアニール処理し、基板中にBOX層を形成させるSOI基板の製造方法が知られている(特許文献1参照。)。すなわち、SOI領域の基板表面には、アニール処理中に表面酸化層が形成され、この層はBOX層の形成により表面側に持ち上がるが、バルク領域には所定厚みの酸化膜を有するため、結果として段差量は緩和される。これにより、アニール後の工程で酸化膜や表面酸化層を除去すれば、比較的平坦な基板面を得ることができる。
特開2004−193185号公報
しかしながら、特許文献1の製造方法で得られたシリコン基板についてみると、アニール中は、上述したように、BOX層が形成される際にBOX層が膨張して基板の表面が膨らむ一方、基板の表面では酸素が拡散して酸化が進行し、表面酸化層が形成される。特にBOX層エッジ部分では酸素がバルク領域からも拡散することにより酸化が促進される結果、BOX層エッジ部の膜厚が厚くなるという問題があった。つまり、表面酸化層の形成度合いによっては、厚くなったBOX層エッジ部が基板表面にまで達して表面酸化層と繋がり、その表面酸化層を除去することによって、基板表面に突き出たBOX層が表面酸化層と共にオーバーエッチングされることにより基板表面に空洞が生じ、デバイス作製時にパーティクル発生などの悪影響を与えるおそれがある。
本発明は、BOX層エッジ部を基板表面に達するような厚膜化することを防ぎ、シリコン基板の内部に酸化層、つまりBOX層を形成させることを課題とする。
上記課題を解決するため、本発明は、シリコン単結晶からなるシリコン基板中に酸化層、つまりBOX層が部分的に埋め込まれたSOI基板の製造方法において、シリコン基板中に酸素イオンを注入してBOX層を形成する前に、シリコン基板のBOX層に対応する領域の表面高さが他の領域の表面高さよりも高い段差を形成することを特徴とする。
すなわち、シリコン基板に酸素イオンを注入する前に、シリコン基板に段差を設けておき、表面高さの高い領域から酸素イオンを注入し、次いで、アニール処理を施してシリコン基板内にBOX層を形成する。ここで、シリコン基板のBOX層に対応する領域の表面は、他の領域よりも高く形成されるため、アニール中に酸化して表面酸化層が深さ方向に進行しても、段差の突出した領域内に収めることができるため、製品としてのSOI基板の表面に凹みが形成されることを抑制できる。したがって、デバイスの特性を低下させることなく、シリコン基板の内部にBOX層を形成させることができる。
なお、この段差の高さは、所定のアニール条件により形成される表面酸化層の成長領域(深さ方向)とできるだけ一致するように設定しておくことが好ましい。これによれば、アニール後に表面のシリコン酸化物を除去することにより、段差を解消することができる。
この場合において、シリコン基板の酸化層に対応する領域の表面にレジスト膜を形成してマスクし、このレジスト膜以外の領域のシリコン基板表面をドライエッチングにより除去することにより段差を容易に形成することができる。なお、エッチングは必ずしもドライエッチングに限られるものではない。
ところで、酸素イオンの注入時において、シリコン基板の表面は、例えば、酸素イオンのスパッタ作用により削られて凹みが生じるおそれがある。そこで、本発明では、段差を形成してから酸素イオンを注入するまでの間、段差の表面に始めに酸化膜を形成後、窒化膜を形成し、BOX層に対応する領域以外の他の領域の窒化膜の上にマスク酸化膜を形成するようにしている。このように、基板表面に窒化膜を形成することで、マスク酸化膜を形成していない基板の突状部の表面は、窒化膜により保護されてスパッタ作用による角部の凹みなどが抑制され、デバイスの特性低下をより確実に防ぐことができる。
また、例えば、アニール時において、BOX層の端部に対向する段差の低い面、つまり、BOX層に対応する領域以外の他の領域の基板表面に窒化膜を形成しておくことで、該領域の基板表面からの酸素の侵入及び拡散を防ぎ、表面酸化層の形成およびBOX層エッジ部の厚膜化を抑制することができる。このため、例えば、アニールの後、表面酸化層を除去しても、BOX層エッジ部の厚膜化により基板表面に突き出ることはないので、BOX層のオーバーエッチングによるシリコン基板内に空洞などを生じることがなく、デバイス作製時のパーティクル発生等の不具合をより確実に防ぐことができる。
ここで、酸素イオン注入後においては、具体的に、BOX層に対応する領域の窒化膜を除去する第1の除去工程と、第1の除去工程の後にシリコン基板を酸化性雰囲気で熱処理してシリコン基板中にBOX層を形成し、かつシリコン基板の前記BOX層に対応する領域の表面に表面酸化層を形成するアニール工程と、アニール工程の後にシリコン基板上の窒化膜、表面酸化層及びマスク酸化膜を除去する第2の除去工程とを含む方法とすることが好ましい。
本発明によれば、SOI領域とバルク領域の間の表面段差を抑制する事ができ、かつ、BOX層エッジ部の基板表面への突き出しにより基板表面の空洞を生じさせることなくシリコン基板の内部にBOX層を形成させることができる。
以下、本発明を適用してなるSOI基板の製造方法の実施形態について図を参照して説明する。図1は、本発明を適用してなるSOI基板の製造方法を模式的に示す図であり、(a)〜(h)は、各主要製造工程の終了後の部分断面図である。
本実施形態のSOI基板の製造方法は、まず、図1の(a)に示すように、水平に配置された単結晶シリコン基板1の表面にリソグラフィで形成したパターンにしたがって有機系のレジスト膜3を形成する。単結晶シリコン基板1は、例えば、CZ法により引き上げて得られたシリコン単結晶棒を軸に直交する面(シリコン単結晶の結晶構造の(100)面)に沿って薄板状に切り出して得られる。なお、単結晶シリコン基板は、CZ法に限らず、例えば、FZ法などにより得られたシリコン単結晶棒またはシリコン単結晶板から切り出してもよい。また、基板表面にシリコンをエピタキシャル成長させたエピ基板でも良い。
次に、図1の(b)に示すように、レジスト膜3をマスクとして、例えば、RIE(Reactive Ion Etching)等のエッチングにより、単結晶シリコン基板1の水平面に対して垂直方向に異方性エッチングを行なう。ここで、レジスト膜3が形成される部分の深さ方向の領域、つまりSOI領域5は、後工程においてイオンが注入される領域となる。このSOI領域5は、両側から隣接するバルク(Bulk)領域7に挟まれて形成されている。本工程で、バルク領域7がエッチングされる深さは、例えば、0.2〜0.3μmであり、これが単結晶シリコン基板1の表面に形成される凸状部8の段差量となる。この段差量は、例えば、後述するBOX層が形成される膜厚等に基づいて適宜決められる。なお、エッチングは、本実施形態のようにドライエッチングが好ましいが、ウェットエッチングとしてもよい。
次に、図1の(c)に示すように、レジスト膜3を除去後、CVD法により単結晶シリコン基板1の表面全体に、シリコン酸化膜9(例えば、厚さ20nm)を形成し、さらにその上から、シリコン窒化膜11(例えば、厚さ50〜100nm)を形成する。そして、このシリコン窒化膜11の上から再びシリコン酸化膜13(例えば、厚さ1μm)を堆積させる。このようにして、単結晶シリコン基板1の表面には、最終的にシリコン酸化膜13によるマスク膜が形成される。
次に、図1の(d)に示すように、SOI領域5に対向するシリコン酸化膜13をリソグラフィ技術によりRIEなどのエッチングにより除去し、シリコン酸化膜15によるマスクを形成する。ここで、SOI領域5の表面、つまり凸状部8の上端部と側面部には、シリコン窒化膜11が形成された状態になっている。
続いて、図1の(e)に示すように、単結晶シリコン基板1の上方側から垂直に酸素イオンを注入する。このとき、酸素イオンの注入条件は、例えば、注入量が1×1017〜2×1018/cm、好ましくは、2×1017〜5×1017/cmであり、注入エネルギが20〜240keV、好ましくは、60〜200keVである。酸素イオンはシリコン酸化膜15でマスクされていないSOI領域5内に注入され、所定の深さ範囲にとどまった状態(17)となる。
次に、図1の(f)に示すように、凸状部8の上端面のシリコン窒化膜11をRIEなどのエッチングにより除去する。そして、図1の(g)に示すように、シリコン窒化膜11が除去された状態で、高温(例えば、1200〜1300℃)の酸化性雰囲気中で所定時間アニールし、SOI領域5中に注入された酸素をシリコンと結合させて、BOX層19を形成させる。一方、シリコン酸化膜15でマスクされていないSOI領域5の凸状部8は、表面側から酸化性ガスによってバルク領域7のシリコン窒化膜11の水平深さ付近まで酸化され、シリコン酸化層21となる。
次に、図1の(h)に示すように、シリコン酸化層21、シリコン酸化膜15、シリコン窒化膜11、シリコン酸化膜9を所定のエッチングにより除去し、表面が所定の平坦度を有するSOI基板23を得る。なお、ここでのエッチングは、例えば、ウェットエッチングとすることが好ましい。
ここで、上述したSOI基板の製造方法において、本実施形態の特徴となる構成とその作用について説明する。まず、本実施形態では、単結晶シリコン基板1に酸素イオンを注入する前に、SOI領域5の表面がバルク領域7の表面よりも高い段差の凸状部8を形成するようにしている。このため、イオン注入後のアニール時においてSOI領域の表面が酸化され、シリコン酸化層21が形成されても、そのシリコン酸化層21を凸状部8の範囲内に留めることができるため、アニール後に全て酸化膜となった凸状部8を除去することにより、製品となるSOI基板23の表面には、SOI領域とバルク領域の間で表面段差が生じることがないので、フォトリソグラフィ工程でフォーカスがずれるなどの問題が生じることはない。ここで、段差量は任意に設定することができるが、例えば、アニール条件によって変化するシリコン酸化層21の形成領域やBOX層膜厚、このシリコン酸化層12を除去するエッチング処理時間などに応じて適宜設定することができる。
また、本実施形態において、凸状部8の高さつまり段差量は、例えば、0.2〜0.3μmであるため、イオン注入時のスパッタ作用により凸状部8の角部が削られると、SOI基板23の表面に凹みが生じるおそれがある。そのため、SOI領域5の凸状部8にシリコン窒化膜11を形成させた状態で、酸素イオン注入を行なっている。これにより、例えば、凸状部8の角部はシリコン窒化膜11によって保護されるため、スパッタ作用により角部の凹み量などが低減され、デバイスの特性低下を抑制することができる。
さらに、本実施形態では、バルク領域7の表面にシリコン窒化膜11を形成させた状態でアニールを行なっている。このため、バルク領域7の表面からシリコン素地への酸素の拡散を抑制することができ、特にBOX層エッジ部分では酸素がバルク領域からも拡散することにより酸化が促進される結果、BOX層エッジ部の膜厚が厚くなるという問題を解決することができる。よって、BOX層エッジ部が基板表面に突き出ることを抑制できるため、基板表面に空洞が生じることがなく、デバイス作製時にパーティクル発生などの悪影響を与えることがない。なお、シリコン窒化膜11の下地には、シリコン酸化膜9を形成することが好ましい。これによれば、シリコン素地にシリコン窒化膜11を直接形成するよりもストレスを緩和することができる。
以上述べたように、本実施形態によれば、酸素イオンの注入前に、単結晶シリコン基板1のSOI領域5の表面に段差の凸状部8を形成し、SOI領域5に酸素イオンを注入した後、アニールを施しているため、製品のSOI基板23は、SOI領域5とバルク領域の間に表面段差を生じることがなく、フォトリソグラフィ工程でフォーカスがずれるなどの問題を防ぐことができる。加えて、酸素イオンの注入前に基板の表面にシリコン窒化膜を形成しているため、酸素イオンの注入時にSOI領域5の表面に凹みが形成されることを防ぎ、かつ、アニール時にバルク領域7の表面のシリコン素地に酸素が拡散することを抑制することができる。その結果、BOX層エッジ部の厚膜化による基板表面への突き出しを抑制できた。これにより製品となるSOI基板23のデバイス作製時に基板表面に空洞を生じる事がないので、パーティクル発生などの悪影響を防ぐことができる。
本実施形態を適用してなるSOI基板の製造方法を模式的に示す図であり、(a)〜(h)は、各主要製造工程の終了後の部分断面図である。
符号の説明
1 単結晶シリコン基板
3 レジスト膜
5 SOI領域
7 バルク(Bulk)領域
9,13,15 シリコン酸化膜
11 シリコン窒化膜
19 BOX層
21 シリコン酸化層
23 SOI基板

Claims (4)

  1. シリコン単結晶からなるシリコン基板中に酸化層が部分的に埋め込まれたSOI基板の製造方法において、前記シリコン基板中に酸素イオンを注入して前記酸化層を形成する前に、前記シリコン基板の前記酸化層に対応する領域の表面高さが他の領域の表面高さよりも高い段差を形成することを特徴とするSOI基板の製造方法。
  2. 前記段差は、前記シリコン基板の前記酸化層に対応する領域の表面にレジスト膜を形成し、該レジスト膜以外の領域の前記シリコン基板表面をドライエッチングにより除去して形成することを特徴とする請求項1に記載のSOI基板の製造方法。
  3. 前記段差を形成してから前記酸素イオンを注入するまでの間、前記段差の表面に始めに酸化膜を形成後、窒化膜を形成し、前記他の領域の前記窒化膜の上にマスク酸化膜を形成することを特徴とする請求項1に記載のSOI基板の製造方法。
  4. 前記酸素イオンの注入後は、前記酸化層に対応する領域の前記窒化膜を除去する第1の除去工程と、前記第1の除去工程の後に前記シリコン基板を酸化性雰囲気で熱処理して前記シリコン基板中に前記酸化層を形成し、かつ前記シリコン基板の前記酸化層に対応する領域の表面に表面酸化層を形成するアニール工程と、前記アニール工程の後に前記シリコン基板上の前記窒化膜、前記表面酸化層及び前記マスク酸化膜を除去する第2の除去工程とを含むことを特徴とする請求項3に記載のSOI基板の製造方法。
JP2005290705A 2005-10-04 2005-10-04 Soi基板の製造方法 Active JP5239117B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005290705A JP5239117B2 (ja) 2005-10-04 2005-10-04 Soi基板の製造方法
US11/541,385 US7632735B2 (en) 2005-10-04 2006-09-29 Process for manufacturing silicon-on-insulator substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005290705A JP5239117B2 (ja) 2005-10-04 2005-10-04 Soi基板の製造方法

Publications (2)

Publication Number Publication Date
JP2007103619A true JP2007103619A (ja) 2007-04-19
JP5239117B2 JP5239117B2 (ja) 2013-07-17

Family

ID=37902425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005290705A Active JP5239117B2 (ja) 2005-10-04 2005-10-04 Soi基板の製造方法

Country Status (2)

Country Link
US (1) US7632735B2 (ja)
JP (1) JP5239117B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029618A (ja) * 2009-06-25 2011-02-10 Sumco Corp Simoxウェーハの製造方法、simoxウェーハ
FR2972564B1 (fr) * 2011-03-08 2016-11-04 S O I Tec Silicon On Insulator Tech Procédé de traitement d'une structure de type semi-conducteur sur isolant

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6376377A (ja) * 1986-09-18 1988-04-06 Nec Corp 半導体集積回路装置の製造方法
JPH07193204A (ja) * 1993-12-27 1995-07-28 Nippon Steel Corp 半導体基板の製造方法
JPH09246507A (ja) * 1996-03-05 1997-09-19 Citizen Watch Co Ltd 半導体装置およびその製造方法
JP2004193185A (ja) * 2002-12-09 2004-07-08 Sumitomo Mitsubishi Silicon Corp Soi基板の製造方法及びsoi基板
JP2005268511A (ja) * 2004-03-18 2005-09-29 Siltronic Japan Corp Soi基板の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949420B1 (en) * 2004-03-12 2005-09-27 Sony Corporation Silicon-on-insulator (SOI) substrate having dual surface crystallographic orientations and method of forming same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6376377A (ja) * 1986-09-18 1988-04-06 Nec Corp 半導体集積回路装置の製造方法
JPH07193204A (ja) * 1993-12-27 1995-07-28 Nippon Steel Corp 半導体基板の製造方法
JPH09246507A (ja) * 1996-03-05 1997-09-19 Citizen Watch Co Ltd 半導体装置およびその製造方法
JP2004193185A (ja) * 2002-12-09 2004-07-08 Sumitomo Mitsubishi Silicon Corp Soi基板の製造方法及びsoi基板
JP2005268511A (ja) * 2004-03-18 2005-09-29 Siltronic Japan Corp Soi基板の製造方法

Also Published As

Publication number Publication date
JP5239117B2 (ja) 2013-07-17
US7632735B2 (en) 2009-12-15
US20070077718A1 (en) 2007-04-05

Similar Documents

Publication Publication Date Title
JP4277481B2 (ja) 半導体基板の製造方法、半導体装置の製造方法
JP5338443B2 (ja) Soiウェーハの製造方法
US7811878B2 (en) Method of manufacturing SOI substrate
US20100096701A1 (en) Semiconductor Device and Method of Manufacturing the Same
JP2006310661A (ja) 半導体基板および製造方法
JP4167565B2 (ja) 部分soi基板の製造方法
JP5239117B2 (ja) Soi基板の製造方法
US5982006A (en) Active silicon-on-insulator region having a buried insulation layer with tapered edge
US7504314B2 (en) Method for fabricating oxygen-implanted silicon on insulation type semiconductor and semiconductor formed therefrom
JPS60198841A (ja) 半導体装置の素子分離方法
JP2007142135A (ja) Soi基板を製造する方法
JP4483173B2 (ja) Soi基板の製造方法
JPH02203549A (ja) 半導体装置の製造方法
KR100714822B1 (ko) 에스오아이 웨이퍼의 제조 방법
JP5038618B2 (ja) Soi基板の製造方法
KR100290901B1 (ko) 반도체소자의격리막형성방법
KR100596752B1 (ko) 고전압소자의 형성방법
KR950001302B1 (ko) 반도체 소자분리방법
US20020187566A1 (en) Method for gettering semiconductor device
KR100192164B1 (ko) 반도체 장치의 소자 분리방법
JP2000357665A (ja) 半導体基板中に絶縁領域を形成する方法
JP2005268511A (ja) Soi基板の製造方法
JPH0529310A (ja) 半導体装置の製造方法
KR20000044879A (ko) 반도체 소자의 소자분리막 형성 방법
KR20000004225A (ko) 반도체 소자의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130318

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5239117

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250