JP2007103413A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007103413A JP2007103413A JP2005287552A JP2005287552A JP2007103413A JP 2007103413 A JP2007103413 A JP 2007103413A JP 2005287552 A JP2005287552 A JP 2005287552A JP 2005287552 A JP2005287552 A JP 2005287552A JP 2007103413 A JP2007103413 A JP 2007103413A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating layer
- region
- heat dissipation
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 255
- 238000004519 manufacturing process Methods 0.000 title claims description 43
- 230000017525 heat dissipation Effects 0.000 claims abstract description 121
- 238000012546 transfer Methods 0.000 claims abstract description 90
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 238000000034 method Methods 0.000 claims description 75
- 230000008569 process Effects 0.000 claims description 34
- 230000000149 penetrating effect Effects 0.000 claims description 32
- 238000007789 sealing Methods 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 14
- 230000005855 radiation Effects 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 claims description 2
- 230000035515 penetration Effects 0.000 claims 1
- 238000002360 preparation method Methods 0.000 claims 1
- 230000007257 malfunction Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 150
- 239000004020 conductor Substances 0.000 description 35
- 238000005498 polishing Methods 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 239000012212 insulator Substances 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000010297 mechanical methods and process Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000005226 mechanical processes and functions Effects 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06579—TAB carriers; beam leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1903—Structure including wave guides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】 本願発明の半導体装置は、基板、基板の第1の面上に積層された第1の半導体チップと第2の半導体チップ、放熱シートとから構成されており、放熱シートは、伝熱導電層と伝熱導電層の表裏に形成された第1の絶縁膜及び第2の絶縁膜とを備えると共に、第1の半導体チップと第2の半導体チップとの間に形成された第1の部分と、第1の部分の少なくとも一辺から延在し、基板に接続する第2の部分とを備えており、放熱シートの第2の部分の第2の絶縁層は、伝熱導電層の一部が露出するように形成されている。
【選択図】 図2
Description
図1は本願発明の第1の実施形態における半導体装置の構造を示す平面図であり、図2は図1の線2−2‘での断面図、図3は放熱シート400を拡大した図である。
放熱シート400は、図3に示すように、伝熱導電層404と、伝熱導電層404の表裏に形成された第1の絶縁層405、第2の絶縁層406とから構成されている。伝熱導電層404は、導電体、例えば、銅等で構成されている。第1の絶縁層405、第2の絶縁層406は、絶縁体、例えば、ポリイミド等で構成されている。
第2の部分402の第1の絶縁層405は、第2の部分の伝熱導電層404の一部が露出するように形成されている。第1の絶縁層405に形成された露出部に第2の導電体208が充填されており、第2の導電体208と基板101の第1の面111に形成された第2の導電膜209とを介して、伝熱導電層404と基板101とが接続されている。
さらに、第2の部分402には露出部501が形成されているため、熱伝導性の良い伝熱導電層404から直接大気中に放出される。つまり、第1の半導体チップ301a、第2の半導体チップ301bで発生した熱を、第2の絶縁層406を介すことなく、熱伝導性の良い伝熱導電層404から、直接大気中に放出することが可能となる。これにより、半導体装置001の放熱性を向上させることができ、半導体装置001の信頼性を向上させることが可能となる。
基板101は、第1の半導体チップ301aが搭載される第1の領域111aと放熱シート400が接続される第2の領域111bとを有する第1の面111と第2の面112とを備えている。また、基板101は、第1の領域111aに搭載される第1の半導体チップ301aと同種の半導体材料(例えばシリコン)で構成されている。基板101を第1の半導体チップ301aと同種の半導体材料で構成することにより、基板101、第1の半導体チップ301aの熱膨張係数を一致することができるので、熱膨張及び熱収縮の際により応力が生ずる可能性を低減することが可能となる。
基板101の第2の面112には、第1の貫通電極102と接続する外部接続端子201が形成されている。外部接続端子201は、外部基板への実装の際、外部基板と第1の貫通電極102とを電気的に接続する。
まず、図4(a)に示すように、絶縁シートである第1の絶縁層405を準備する。第1の絶縁層405は、絶縁体、例えば、ポリイミド等で構成されている。また、第1の絶縁層404の形状は、基板101との接続方法で決定される。例えば、本実施形態では、放熱シート400の第1の部分401の一辺から第2の部分402が延在し基板101の第2の領域111bと接続しているため、放熱シートの第1の部分401に相当する第3の部分421と、第1の部分401の一辺に接続された第2の部分402に相当する第4の部分422により、第1の絶縁層405は構成されることになる。また、放熱シート400の第1の部分401の四辺から第2の部分402が延在し基板101の第2の領域111bと接続する場合は、放熱シート400の第1の部分401に相当する第3の部分421と、第1の部分401の四辺と接続された4つの第2の部分402に相当する第4の部分422により、第1の絶縁層405は構成されることになる。
次に、ウエハ300の回路素子303aを有する第3の面311aに溝部701を形成する。溝部701は、例えば、フォトリソエッチングによりマスクを作製した後、ドライエッチングで形成される。溝部701の深さは、例えば、ウエハの厚さ760μmに対して100μm以上である。また、溝部701の径は、例えば、10〜20μmである。
さらに、絶縁膜702で被覆された溝部701を第4の導電膜703で被覆することが望ましい。第4の導電膜703は、例えば銅等の導電体で構成されている。第4の導電膜703は、CVD等により形成され、電解メッキ法により形成される第2の導電体704の下地となる。
まず、図6(a)に示すように、第1の半導体チップ301aが搭載される第1の領域111aと放熱シート400が接続される第2の領域111bとを有する第1の面111と第2の面112と、第1の面111と第2の面112とを貫通する第1の貫通電極102とを備えた複数のチップ領域がマトリックス状に複数形成されたウエハ100を準備する。なお、第1の貫通電極102の作製方法は、本実施形態のウエハ300の第2の貫通電極302aの作製方法と同様の方法である。
最後に、図6(e)に示すように、例えば機械的な工程により、ウエハ100をチップ領域ごとに個片化することで、半導体装置001が得られる。
図7は本願発明の第2の実施形態における半導体装置の構造を示す平面図であり、図8は図7の線8−8‘での断面図、図9は放熱シート400を拡大した図である。
放熱シート400は、図9に示すように、伝熱導電層404と、伝熱導電層404の表裏に形成された第1の絶縁層405、第2の絶縁層406とから構成されている。
第2の部分402の第2の絶縁層406上には、突起物502が形成されている。突起物502は、絶縁体で構成されている。
なお、放熱シート400の他の構成については、第1の実施形態の放熱シート400と同様の構成を有するものとする。
さらに、第2の部分402には突起物502が形成されているため、突起物502の表面からも大気中に放出される。つまり、第1の半導体チップ301a、第2の半導体チップ301bで発生した熱を、突起物502により実質的に表面積が大きくなる第2の絶縁層406を介して、大気中に放出することが可能となる。これにより、半導体装置001の放熱性を向上させることができ、半導体装置001の信頼性を向上させることが可能となる。
なお、放熱シート400以外の構成については、第1の実施形態と同様の構成を有するものとする。
まず、図10(a)に示すように、絶縁シートである第1の絶縁層405を準備する。第1の絶縁層405は、第1の実施形態の第1の絶縁層405と同様の構成を有するものとする。
次に、第1の絶縁層405上に伝熱導電層404を形成する。伝熱導電層404の製造方法は、第1の実施形態の伝熱導電層404と同様の方法を有する。
次に、第1の絶縁層405、第2の絶縁層406上に形成された第1の導電膜403bの所定の位置に接続バンプ205、接続バンプ206をそれぞれ形成する。接続バンプ205、接続バンプ206の製造方法は、第1の実施形態の接続バンプ205、接続バンプ206と同様の方法を有する。
図11は本願発明の第3の実施形態における半導体装置の構造を示すために、封止体を取り除いた平面図であり、図12は図1の線11−11‘での断面図、図13は放熱シート400を拡大した図である。
放熱シート400は、図13に示すように、伝熱導電層404と、伝熱導電層404の表裏に形成された第1の絶縁層405、第2の絶縁層406とから構成されている。
なお、放熱シート400の他の構成については、第1の実施形態の放熱シート400と同様の構成を有するものとする。
さらに、第2の部分402には第1の貫通孔503が形成されているため、封止体形成の際に放熱シート400が一部避ける可能性を低減できる。つまり、封止体602を形成した場合であっても、第1の半導体チップ301a、第2の半導体チップ301bで発生した熱を、第2の部分402の第2の絶縁層406から封止体602、基板101に放出することが可能となる。これにより、封止体602を形成した場合であっても、半導体装置001の放熱性を低減させることのない半導体装置001を提供することが可能となる。
図12に示すように、基板101の第1の面111及び第1の半導体チップ301a、第2の半導体チップ301bのまわりには、封止体602が、少なくとも第1の半導体チップ301aと第2の半導体チップ301bと第1の面111と上部配線202とを被覆するように形成されている。封止体602は、絶縁体で構成されており、例えば、エポキシ樹脂等で構成されている。さらに、封止体602は、封止層601によって封止された基板101と第1の半導体チップ301aとの間の空間、第1の半導体チップ301aと放熱シートの第1の部分401との間の空間、及び放熱シートの第1の部分401と第2の半導体チップ301bとの間の空間のうち、封止漏れの可能性がある部分についても封止するように形成されるため、半導体装置001のリフロー耐性を向上させることが可能となる。
なお、封止体602以外の構成については、第1の実施形態と同様の構成を有するものとする。
まず、図14(a)に示すように、絶縁シートである第1の絶縁層405を準備する。第1の絶縁層405は、第1の実施形態の第1の絶縁層405と同様の構成を有するものとする。
次に、第1の絶縁層405上に伝熱導電層404を形成する。伝熱導電層404の製造方法は、第1の実施形態の伝熱導電層404と同様の方法を有する。
次に、第1の絶縁層405、第2の絶縁層406上に形成された第1の導電膜403bの所定の位置に接続バンプ205、接続バンプ206をそれぞれ形成する。接続バンプ205、接続バンプ206の製造方法は、第1の実施形態の接続バンプ205、接続バンプ206と同様の方法を有する。
まず、基板101を準備する工程から封止層601を形成する工程までは、第1の実施形態の第3の工程(図6(a)〜図6(d))と同様の工程を有する。
次に、封止体602の上面を研磨する。この研磨は、例えば、機械的研磨や化学的機械的研磨により行われる。さらに、第2の半導体チップ301bの第8の面312bと封止体602の上面との距離が100μm以下になるように研磨することが望ましい。これにより、半導体装置001の実装密度を高めることが可能となる。
最後に、図15(c)に示すように、例えば機械的な工程により、ウエハ100をチップ領域ごとに個片化することで、半導体装置001が得られる。
101 基板
202 上部配線
301b 第2の半導体チップ
302b 第4の貫通電極
400 放熱シート
501 露出部
Claims (17)
- 第1の領域と、前記第1の領域を包囲する第2の領域とを有する第1の面と、前記第1の面の裏面である第2の面とを備え、前記第1の面と前記第2の面とを貫通する第1の貫通電極を有する基板と、
第3の面と、前記第3の面の裏面である第4の面とを備え、前記基板の前記第1の領域上に前記第1の面と前記第3の面とが対向するように搭載され、前記第3の面と前記第4の面とを貫通し、前記基板の前記第1の貫通電極と電気的に接続された第2の貫通電極を有する第1の半導体チップと、
伝熱導電層と前記伝熱導電層の表裏に形成された第1の絶縁層及び第2の絶縁層とを備え、前記第1の絶縁層側の面である第5の面と、前記第5の面の裏面である第6の面とを備えており、さらに、前記第1の半導体チップ上に前記第4の面と前記第5の面とが対向するように搭載され、前記第5の面と前記第6の面とを貫通し、前記第1の半導体チップの前記第2の貫通電極と電気的に接続された第3の貫通電極を有する第1の部分と、前記第1の部分の少なくとも一辺から延在し、前記基板の前記第2の領域に接続された第2の部分とから構成される放熱シートと、
第7の面と、前記第7の面の裏面である第8の面とを備え、前記放熱シートの前記第1の部分上に前記第1の部分の前記第6の面と前記第7の面とが対向するように搭載され、前記第7の面と前記第8の面とを貫通し、前記放熱シートの前記第3の貫通電極と電気的に接続された第4の貫通電極を有する第2の半導体チップとを有し、
前記放熱シートの前記第2の部分の前記第2の絶縁層は、前記伝熱導電層の一部が露出するように形成されていることを特徴とする半導体装置。 - 第1の領域と、前記第1の領域を包囲する第2の領域とを有する第1の面と、前記第1の面の裏面である第2の面とを備え、前記第1の面と前記第2の面とを貫通する第1の貫通電極を有する基板と、
第3の面と、前記第3の面の裏面である第4の面とを備え、前記基板の前記第1の領域上に前記第1の面と前記第3の面とが対向するように搭載され、前記第3の面と前記第4の面とを貫通し、前記基板の前記第1の貫通電極と電気的に接続された第2の貫通電極を有する第1の半導体チップと、
伝熱導電層と前記伝熱導電層の表裏に形成された第1の絶縁層及び第2の絶縁層とを備え、前記第1の絶縁層側の面である第5の面と、前記第5の面の裏面である第6の面とを備えており、さらに、前記第1の半導体チップ上に前記第4の面と前記第5の面とが対向するように搭載され、前記第5の面と前記第6の面とを貫通し、前記第1の半導体チップの前記第2の貫通電極と電気的に接続された第3の貫通電極を有する第1の部分と、前記第1の部分の少なくとも一辺から延在し、前記基板の前記第2の領域に接続された第2の部分とから構成される放熱シートと、
第7の面と、前記第7の面の裏面である第8の面とを備え、前記放熱シートの前記第1の部分上に前記第1の部分の前記第6の面と前記第7の面とが対向するように搭載され、前記第7の面と前記第8の面とを貫通し、前記放熱シートの前記第3の貫通電極と電気的に接続された第4の貫通電極を有する第2の半導体チップとを有し、
前記放熱シートの前記第2の部分の前記第6の面には、突起物が形成されていることを特徴とする半導体装置。 - 第1の領域と、前記第1の領域を包囲する第2の領域とを有する第1の面と、前記第1の面の裏面である第2の面とを備え、前記第1の面と前記第2の面とを貫通する第1の貫通電極を有する基板と、
第3の面と、前記第3の面の裏面である第4の面とを備え、前記基板の前記第1の領域上に前記第1の面と前記第3の面とが対向するように搭載され、前記第3の面と前記第4の面とを貫通し、前記基板の前記第1の貫通電極と電気的に接続された第2の貫通電極を有する第1の半導体チップと、
伝熱導電層と前記伝熱導電層の表裏に形成された第1の絶縁層及び第2の絶縁層とを備え、前記第1の絶縁層側の面である第5の面と、前記第5の面の裏面である第6の面とを備えており、さらに、前記第1の半導体チップ上に前記第4の面と前記第5の面とが対向するように搭載され、前記第5の面と前記第6の面とを貫通し、前記第1の半導体チップの前記第2の貫通電極と電気的に接続された第3の貫通電極を有する第1の部分と、前記第1の部分の少なくとも一辺から延在し、前記基板の前記第2の領域に接続された第2の部分とから構成される放熱シートと、
第7の面と、前記第7の面の裏面である第8の面とを備え、前記放熱シートの前記第1の部分上に前記第1の部分の前記第6の面と前記第7の面とが対向するように搭載され、前記第7の面と前記第8の面とを貫通し、前記放熱シートの前記第3の貫通電極と電気的に接続された第4の貫通電極を有する第2の半導体チップと、
前記基板の前記第1の面と前記第1の半導体チップと前記放熱シートと前記第2の半導体チップとを被覆する封止体とを有し、
前記放熱シートの前記第2の部分に、前記第5の面と前記第6の面とを貫通する第1の貫通孔が形成されていることを特徴とする半導体装置。 - 請求項3記載の半導体装置であって、
前記封止体は、材料にセラミックを含んでいることを特徴とする半導体装置。 - 請求項1〜4いずれか記載の半導体装置であって、
前記第3の貫通電極は、前記第5の面と前記第6の面とを貫通する第2の貫通孔と、前記第2の貫通孔を介し、前記第5の面上と前記第6の面上とに亘って形成された第1の導電膜とから構成されていることを特徴とする半導体装置。 - 請求項1〜5いずれか記載の半導体装置であって、
前記放熱シートの前記第2の部分の前記第1の絶縁層は、前記伝熱導電層の一部が露出するように形成されており、
前記基板の前記第1の面上に形成され、露出した前記伝熱導電層と電気的に接続された第2の導電膜を有していることを特徴とする半導体装置。 - 請求項6記載の半導体装置であって、
前記第2の導電膜は、前記基板の前記第1の貫通電極と接続していることを特徴とする半導体装置。 - 請求項1〜7いずれか記載の半導体装置であって、
前記放熱シートの前記伝熱導電層は、配線パターンを有しており、
前記放熱シートの前記配線パターンは、前記第3の貫通電極と電気的に接続していることを特徴とする半導体装置。 - 第1の領域と、前記第1の領域を包囲する第2の領域と有する第1の面と、前記第1の面の裏面である第2の面と、前記第1の面と前記第2の面とを貫通する第1の貫通電極とを備えたチップ領域がマトリックス状に複数形成されたウエハを準備する工程と、
前記各チップ領域の前記第1の領域に、第3の面と、前記第3の面の裏面である第4の面と、前記第3の面と前記第4の面とを貫通する第2の貫通電極とを備えた第1の半導体チップを、前記第1の貫通電極と前記第2の貫通電極とが電気的に接続し、前記第3の面と前記チップ領域の前記第1の面とが対向するように搭載する工程と、
伝熱導電層と前記伝熱導電層の表裏に形成された第1の絶縁層及び第2の絶縁層とを備え、前記第1の絶縁層側の面である第5の面と前記第5の面の裏面である第6の面とを備えており、さらに、前記第5の面と前記第6の面とを貫通する第3の貫通電極が形成された第1の部分と、前記第1の部分の少なくとも一辺と接続された第2の部分とを有し、前記伝熱導電層が露出するように前記第2の部分の前記第2の絶縁層が形成された放熱シートを準備する工程と、
前記各チップ領域の前記第1の半導体チップの前記第4の面に、前記放熱シートの前記第1の部分を、前記第2の貫通電極と前記第3の貫通電極とが電気的に接続し、前記第1の部分の前記第5の面と前記第1の半導体チップの前記第4の面とが対向するように搭載する工程と、
前記各チップ領域の前記放熱シートの前記第1の部分の前記第6の面に、第7の面と、前記第7の面の裏面である第8の面と、前記第7の面と前記第8の面とを貫通する第3の貫通電極とを備えた第2の半導体チップを、前記第2の貫通電極と前記第3の貫通電極とが電気的に接続し、前記第7の面と前記放熱シートの前記第6の面とが対向するように搭載する工程と、
前記各チップ領域の前記第2の領域に、前記放熱シートの前記第2の部分を接続する工程と、
前記ウエハに前記第1の半導体チップ、前記放熱シート、前記第2の半導体チップを搭載した後、前記ウエハを前記チップ領域ごとに個片に分割する工程とを有することを特徴とする半導体装置の製造方法。 - 請求項9記載の半導体装置の製造方法であって、
前記放熱シートを準備する工程は、
前記放熱シートの前記第1の部分に相当する第3の部分と、前記放熱シートの前記第2の部分に相当する第4の部分とを有する前記第1の絶縁層を準備する工程と、
前記第1の絶縁層上に、前記伝熱導電層を形成する工程と、
前記第3の部分と前記第3の部分上に形成された前記伝熱導電層とを貫通する第2の貫通孔を形成する工程と、
前記第2の貫通孔の側部と前記伝熱導電層とを被覆する第2の絶縁層を形成する工程と、
前記第4の部分上に形成された前記伝熱導電層の一部が露出するように、前記第2の絶縁層にエッチングを施す工程と、
前記第2の絶縁層を形成した後、前記第2の貫通孔を介し、前記第1の絶縁層上と前記第2の絶縁層上とに亘って形成された第1の導電膜を形成することで、前記第2の貫通孔と前記第1の導電膜とから構成される前記第3の貫通電極を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 第1の領域と、前記第1の領域を包囲する第2の領域と有する第1の面と、前記第1の面の裏面である第2の面と、前記第1の面と前記第2の面とを貫通する第1の貫通電極とを備えたチップ領域がマトリックス状に複数形成されたウエハを準備する工程と、
前記各チップ領域の前記第1の領域に、第3の面と、前記第3の面の裏面である第4の面と、前記第3の面と前記第4の面とを貫通する第2の貫通電極とを備えた第1の半導体チップを、前記第1の貫通電極と前記第2の貫通電極とが電気的に接続し、前記第3の面と前記チップ領域の前記第1の面とが対向するように搭載する工程と、
伝熱導電層と前記伝熱導電層の表裏に形成された第1の絶縁層及び第2の絶縁層とを備え、前記第1の絶縁層側の面である第5の面と前記第5の面の裏面である第6の面とを備えており、さらに、前記第5の面と前記第6の面とを貫通する第3の貫通電極が形成された第1の部分と、前記第1の部分の少なくとも一辺と接続された第2の部分とを有し、前記第2の部分の前記第6の面に突起物が形成された放熱シートを準備する工程と、
前記各チップ領域の前記第1の半導体チップの前記第4の面に、前記放熱シートの前記第1の部分を、前記第2の貫通電極と前記第3の貫通電極とが電気的に接続し、前記第1の部分の前記第5の面と前記第1の半導体チップの前記第4の面とが対向するように搭載する工程と、
前記各チップ領域の前記放熱シートの前記第1の部分の前記第6の面に、第7の面と、前記第7の面の裏面である第8の面と、前記第7の面と前記第8の面とを貫通する第3の貫通電極とを備えた第2の半導体チップを、前記第2の貫通電極と前記第3の貫通電極とが電気的に接続し、前記第7の面と前記放熱シートの前記第6の面とが対向するように搭載する工程と、
前記各チップ領域の前記第2の領域に、前記放熱シートの前記第2の部分を接続する工程と、
前記ウエハに前記第1の半導体チップ、前記放熱シート、前記第2の半導体チップを搭載した後、前記ウエハを前記チップ領域ごとに個片に分割する工程とを有することを特徴とする半導体装置の製造方法。 - 請求項11記載の半導体装置の製造方法であって、
前記放熱シートを準備する工程は、
前記放熱シートの前記第1の部分に相当する第3の部分と、前記放熱シートの前記第2の部分に相当する第4の部分とを有する前記第1の絶縁層を準備する工程と、
前記第1の絶縁層上に、前記伝熱導電層を形成する工程と、
前記第3の部分と前記第3の部分上に形成された前記伝熱導電層とを貫通する第2の貫通孔を形成する工程と、
前記第2の貫通孔の側部と前記伝熱導電層とを被覆する第2の絶縁層を形成する工程と、
前記第4の部分の前記第2の絶縁層に突起物を形成する工程と、
前記第2の絶縁層を形成した後、前記第2の貫通孔を介し、前記第1の絶縁層上と前記第2の絶縁層上とに亘って形成された第1の導電膜を形成することで、前記第2の貫通孔と前記第1の導電膜とから構成される前記第3の貫通電極を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 第1の領域と、前記第1の領域を包囲する第2の領域と有する第1の面と、前記第1の面の裏面である第2の面と、前記第1の面と前記第2の面とを貫通する第1の貫通電極とを備えたチップ領域がマトリックス状に複数形成されたウエハを準備する工程と、
前記各チップ領域の前記第1の領域に、第3の面と、前記第3の面の裏面である第4の面と、前記第3の面と前記第4の面とを貫通する第2の貫通電極とを備えた第1の半導体チップを、前記第1の貫通電極と前記第2の貫通電極とが電気的に接続し、前記第3の面と前記チップ領域の前記第1の面とが対向するように搭載する工程と、
伝熱導電層と前記伝熱導電層の表裏に形成された第1の絶縁層及び第2の絶縁層を備え、前記第1の絶縁層側の面である第5の面と前記第5の面の裏面である第6の面とを備えており、さらに、前記第5の面と前記第6の面とを貫通する第3の貫通電極が形成された第1の部分と、前記第1の部分の少なくとも一辺と接続された第2の部分とを有し、前記第2の部分に前記第5の面と前記第6の面とを貫通する第1の貫通孔を備えた放熱シートを準備する工程と、
前記各チップ領域の前記第1の半導体チップの前記第4の面に、前記放熱シートの前記第1の部分を、前記第2の貫通電極と前記第3の貫通電極とが電気的に接続し、前記第1の部分の前記第5の面と前記第1の半導体チップの前記第4の面とが対向するように搭載する工程と、
前記各チップ領域の前記放熱シートの前記第1の部分の前記第6の面に、第7の面と、前記第7の面の裏面である第8の面と、前記第7の面と前記第8の面とを貫通する第3の貫通電極とを備えた第2の半導体チップを、前記第2の貫通電極と前記第3の貫通電極とが電気的に接続し、前記第7の面と前記放熱シートの前記第6の面とが対向するように搭載する工程と、
前記各チップ領域の前記第2の領域に、前記放熱シートの前記第2の部分を接続する工程と、
前記各チップ領域の前記第2の領域に、前記放熱シートの前記第2の部分を接続した後、前記第1の半導体チップと前記第2の半導体チップと前記放熱シートと前記チップ領域の前記第1の面とを封止体により被覆する工程と、
前記封止体を形成した後、前記ウエハを前記チップ領域ごとに個片に分割する工程とを有することを特徴とする半導体装置の製造方法。 - 請求項13記載の半導体装置の製造方法であって、
前記放熱シートを準備する工程は、
前記放熱シートの前記第1の部分に相当する第3の部分と、前記放熱シートの前記第2の部分に相当する第4の部分とを有する前記第1の絶縁層を準備する工程と、
前記第1の絶縁層上に、前記伝熱導電層を形成する工程と、
前記第4の部分と前記第4の部分上に形成された前記伝熱導電層とを貫通する第1の貫通孔を形成する工程と、
前記第3の部分と前記第3の部分上に形成された前記伝熱導電層とを貫通する第2の貫通孔を形成する工程と、
前記第2の貫通孔の側部と前記伝熱導電層とを被覆する第2の絶縁層を形成する工程と、
前記第2の絶縁層を形成した後、前記第2の貫通孔を介し、前記第1の絶縁層上と前記第2の絶縁層上とに亘って形成された第1の導電膜を形成することで、前記第2の貫通孔と前記第1の導電膜とから構成される前記第3の貫通電極を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 請求項9〜14いずれか記載の半導体装置の製造方法であって、
前記放熱シートを準備する工程は、前記放熱シートの前記第2の部分の前記絶縁層に、前記伝熱導電層が露出するように開口部を形成する工程を有し、
さらに、前記第1の面に第2の導電膜を形成する工程を有しており、
前記各チップ領域の前記第2の領域に、前記放熱シートの前記第2の部分を接続する工程は、前記開口部を介して前記第2の導電膜と前記伝熱導電層とを電気的に接続することを特徴とする半導体装置の製造方法。 - 請求項15記載の半導体装置の製造方法であって、
前記第2の導電膜を形成する工程は、
前記第1の貫通電極と接続するように形成することを特徴とする半導体装置の製造方法。 - 請求項10、12、14いずれか記載の半導体装置の製造方法であって、
前記伝熱導電層を形成する工程は、
前記第1の絶縁層上に、第3の導電膜を形成する工程と、
前記第3の導電膜を形成した後、前記第3の導電膜にエッチングを施すことにより、配線パターンを形成する工程とを有することを特徴とする半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005287552A JP4463178B2 (ja) | 2005-09-30 | 2005-09-30 | 半導体装置及びその製造方法 |
US11/525,868 US7646086B2 (en) | 2005-09-30 | 2006-09-25 | Semiconductor package |
US12/591,396 US7781880B2 (en) | 2005-09-30 | 2009-11-18 | Semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005287552A JP4463178B2 (ja) | 2005-09-30 | 2005-09-30 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007103413A true JP2007103413A (ja) | 2007-04-19 |
JP4463178B2 JP4463178B2 (ja) | 2010-05-12 |
Family
ID=37901110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005287552A Active JP4463178B2 (ja) | 2005-09-30 | 2005-09-30 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7646086B2 (ja) |
JP (1) | JP4463178B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011142199A (ja) * | 2010-01-07 | 2011-07-21 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路装置および半導体集積回路装置の製造方法 |
JP2012028771A (ja) * | 2010-07-20 | 2012-02-09 | Lsi Corp | 積層状の相互接続ヒートシンク |
JP2012164970A (ja) * | 2010-12-22 | 2012-08-30 | Analog Devices Inc | 垂直集積システム |
WO2014020807A1 (ja) * | 2012-08-03 | 2014-02-06 | 富士電機株式会社 | 冷却構造体及び電力変換装置 |
WO2014024361A1 (ja) * | 2012-08-08 | 2014-02-13 | 富士電機株式会社 | 冷却構造体及び電力変換装置 |
JP2014523141A (ja) * | 2011-07-11 | 2014-09-08 | 日本テキサス・インスツルメンツ株式会社 | ダイ上の開ウィンドウを有するヒートスプレッダを備えた基板上のダイを含む電子的アッセンブリ |
KR20150087684A (ko) * | 2014-01-22 | 2015-07-30 | 엘지이노텍 주식회사 | 회로기판 및 반도체 패키지 |
JPWO2014020808A1 (ja) * | 2012-08-03 | 2016-07-21 | 富士電機株式会社 | 冷却構造体及び電力変換装置 |
US10730743B2 (en) | 2017-11-06 | 2020-08-04 | Analog Devices Global Unlimited Company | Gas sensor packages |
US11587839B2 (en) | 2019-06-27 | 2023-02-21 | Analog Devices, Inc. | Device with chemical reaction chamber |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008192651A (ja) * | 2007-01-31 | 2008-08-21 | Elpida Memory Inc | 半導体素子ユニットとその複合体及び半導体装置とそのモジュール並びにそれらの組立構造とフィルム基板の接続構造 |
KR100906065B1 (ko) * | 2007-07-12 | 2009-07-03 | 주식회사 동부하이텍 | 반도체칩, 이의 제조 방법 및 이를 가지는 적층 패키지 |
US8193092B2 (en) | 2007-07-31 | 2012-06-05 | Micron Technology, Inc. | Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices |
US7851893B2 (en) * | 2008-06-10 | 2010-12-14 | Stats Chippac, Ltd. | Semiconductor device and method of connecting a shielding layer to ground through conductive vias |
DE102008044986A1 (de) | 2008-08-29 | 2010-03-04 | Advanced Micro Devices, Inc., Sunnyvale | Ein 3-D-integriertes Schaltungsbauelement mit einer internen Wärmeverteilungsfunktion |
US8310061B2 (en) * | 2008-12-17 | 2012-11-13 | Qualcomm Incorporated | Stacked die parallel plate capacitor |
JP2011082450A (ja) | 2009-10-09 | 2011-04-21 | Elpida Memory Inc | 半導体装置及びこれを備える情報処理システム |
WO2012086107A1 (ja) | 2010-12-24 | 2012-06-28 | パナソニック株式会社 | 電子部品実装構造中間体、電子部品実装構造体および電子部品実装構造体の製造方法 |
KR20130030935A (ko) * | 2011-09-20 | 2013-03-28 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US9070653B2 (en) * | 2013-01-15 | 2015-06-30 | Freescale Semiconductor, Inc. | Microelectronic assembly having a heat spreader for a plurality of die |
US8933540B2 (en) * | 2013-02-28 | 2015-01-13 | International Business Machines Corporation | Thermal via for 3D integrated circuits structures |
US20150179557A1 (en) * | 2013-12-21 | 2015-06-25 | International Business Machines Corporation | Semiconductor chips having heat conductive layer with vias |
US9490226B2 (en) | 2014-08-18 | 2016-11-08 | Qualcomm Incorporated | Integrated device comprising a heat-dissipation layer providing an electrical path for a ground signal |
KR102233188B1 (ko) * | 2014-10-29 | 2021-03-30 | 삼성디스플레이 주식회사 | 표시 장치 |
US9768145B2 (en) * | 2015-08-31 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming multi-die package structures including redistribution layers |
FR3085539B1 (fr) * | 2018-09-04 | 2021-09-10 | Commissariat Energie Atomique | Module electronique de puissance |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6809421B1 (en) * | 1996-12-02 | 2004-10-26 | Kabushiki Kaisha Toshiba | Multichip semiconductor device, chip therefor and method of formation thereof |
JP2004087936A (ja) * | 2002-08-28 | 2004-03-18 | Seiko Epson Corp | 半導体装置及び半導体装置の製造方法並びに電子機器 |
JP2004111656A (ja) * | 2002-09-18 | 2004-04-08 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
JP3646719B2 (ja) * | 2003-06-19 | 2005-05-11 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP4580671B2 (ja) * | 2004-03-29 | 2010-11-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7709943B2 (en) * | 2005-02-14 | 2010-05-04 | Daniel Michaels | Stacked ball grid array package module utilizing one or more interposer layers |
-
2005
- 2005-09-30 JP JP2005287552A patent/JP4463178B2/ja active Active
-
2006
- 2006-09-25 US US11/525,868 patent/US7646086B2/en active Active
-
2009
- 2009-11-18 US US12/591,396 patent/US7781880B2/en active Active
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011142199A (ja) * | 2010-01-07 | 2011-07-21 | Nippon Telegr & Teleph Corp <Ntt> | 半導体集積回路装置および半導体集積回路装置の製造方法 |
JP2012028771A (ja) * | 2010-07-20 | 2012-02-09 | Lsi Corp | 積層状の相互接続ヒートシンク |
US9267915B2 (en) | 2010-12-22 | 2016-02-23 | Analog Devices, Inc. | Vertically integrated systems |
JP2012164970A (ja) * | 2010-12-22 | 2012-08-30 | Analog Devices Inc | 垂直集積システム |
US8569861B2 (en) | 2010-12-22 | 2013-10-29 | Analog Devices, Inc. | Vertically integrated systems |
US9513246B2 (en) | 2010-12-22 | 2016-12-06 | Analog Devices, Inc. | Vertically integrated systems |
US8853799B2 (en) | 2010-12-22 | 2014-10-07 | Analog Devices, Inc. | Vertically integrated systems |
US8890285B2 (en) | 2010-12-22 | 2014-11-18 | Analog Devices, Inc. | Vertically integrated systems |
US8890286B2 (en) | 2010-12-22 | 2014-11-18 | Analog Devices, Inc. | Vertically integrated systems |
US8957497B2 (en) | 2010-12-22 | 2015-02-17 | Analog Devices, Inc. | Vertically integrated systems |
US9041150B2 (en) | 2010-12-22 | 2015-05-26 | Analog Devices, Inc. | Vertically integrated systems |
JP2014523141A (ja) * | 2011-07-11 | 2014-09-08 | 日本テキサス・インスツルメンツ株式会社 | ダイ上の開ウィンドウを有するヒートスプレッダを備えた基板上のダイを含む電子的アッセンブリ |
JPWO2014020808A1 (ja) * | 2012-08-03 | 2016-07-21 | 富士電機株式会社 | 冷却構造体及び電力変換装置 |
JPWO2014020807A1 (ja) * | 2012-08-03 | 2016-07-21 | 富士電機株式会社 | 冷却構造体及び電力変換装置 |
WO2014020807A1 (ja) * | 2012-08-03 | 2014-02-06 | 富士電機株式会社 | 冷却構造体及び電力変換装置 |
WO2014024361A1 (ja) * | 2012-08-08 | 2014-02-13 | 富士電機株式会社 | 冷却構造体及び電力変換装置 |
JPWO2014024361A1 (ja) * | 2012-08-08 | 2016-07-25 | 富士電機株式会社 | 冷却構造体及び電力変換装置 |
KR20150087684A (ko) * | 2014-01-22 | 2015-07-30 | 엘지이노텍 주식회사 | 회로기판 및 반도체 패키지 |
KR102238823B1 (ko) * | 2014-01-22 | 2021-04-09 | 엘지이노텍 주식회사 | 회로기판 및 반도체 패키지 |
US10730743B2 (en) | 2017-11-06 | 2020-08-04 | Analog Devices Global Unlimited Company | Gas sensor packages |
US11587839B2 (en) | 2019-06-27 | 2023-02-21 | Analog Devices, Inc. | Device with chemical reaction chamber |
Also Published As
Publication number | Publication date |
---|---|
US7781880B2 (en) | 2010-08-24 |
US20100065953A1 (en) | 2010-03-18 |
US20070075413A1 (en) | 2007-04-05 |
US7646086B2 (en) | 2010-01-12 |
JP4463178B2 (ja) | 2010-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4463178B2 (ja) | 半導体装置及びその製造方法 | |
US10937667B2 (en) | Semiconductor device and method for manufacturing the same | |
JP5042591B2 (ja) | 半導体パッケージおよび積層型半導体パッケージ | |
KR101387701B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
JP5118942B2 (ja) | スルーシリコンビアスタックパッケージ及びその製造方法 | |
US8426252B2 (en) | Wafer level package having a stress relief spacer and manufacturing method thereof | |
JP2011249430A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20230133322A1 (en) | Semiconductor package and method of manufacturing the same | |
JP5027823B2 (ja) | 三次元半導体集積回路装置及びその製造方法 | |
KR100594716B1 (ko) | 공동부를 구비한 캡 웨이퍼, 이를 이용한 반도체 칩, 및그 제조방법 | |
KR20140063271A (ko) | 관통 전극을 갖는 반도체 장치 및 그 제조 방법 | |
KR20210053537A (ko) | 반도체 패키지 | |
US11552054B2 (en) | Package structure and method of manufacturing the same | |
US20240006272A1 (en) | Semiconductor package and method of manufacturing the same | |
TWI725504B (zh) | 封裝結構及其製造方法 | |
WO2017038108A1 (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP4764710B2 (ja) | 半導体装置とその製造方法 | |
US11227814B2 (en) | Three-dimensional semiconductor package with partially overlapping chips and manufacturing method thereof | |
CN111863790A (zh) | 一种半导体封装器件 | |
JP4950012B2 (ja) | シリコンスルーホールを有する半導体チップ装置及びその製造方法 | |
TWI842343B (zh) | 裝置封裝、半導體封裝及封裝方法 | |
US20070052094A1 (en) | Semiconductor wafer level chip package and method of manufacturing the same | |
US20240030187A1 (en) | Semiconductor package and method of manufacturing semiconductor package | |
US20240153919A1 (en) | Semiconductor package | |
TW201801264A (zh) | 經封裝半導體裝置與製作經封裝半導體裝置的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080305 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100216 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4463178 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140226 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |