JP2007102544A - Digital signal processor system and boot method therefor - Google Patents

Digital signal processor system and boot method therefor Download PDF

Info

Publication number
JP2007102544A
JP2007102544A JP2005292501A JP2005292501A JP2007102544A JP 2007102544 A JP2007102544 A JP 2007102544A JP 2005292501 A JP2005292501 A JP 2005292501A JP 2005292501 A JP2005292501 A JP 2005292501A JP 2007102544 A JP2007102544 A JP 2007102544A
Authority
JP
Japan
Prior art keywords
digital signal
program
boot
signal processor
dsp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005292501A
Other languages
Japanese (ja)
Other versions
JP4791792B2 (en
Inventor
Noriyuki Ogawa
憲之 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005292501A priority Critical patent/JP4791792B2/en
Publication of JP2007102544A publication Critical patent/JP2007102544A/en
Application granted granted Critical
Publication of JP4791792B2 publication Critical patent/JP4791792B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stored Programmes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a DSP system capable of effectively using a DSP internal memory, and a boot method therefor. <P>SOLUTION: A plurality of DSP (digital signal processors) 1-2, a bus protocol conversion function part 3 connecting data buses of various protocols, and a flash ROM 5 are connected to a data bus 11, and an external storage device 4 including a volatile memory is connected to the bus protocol conversion function part 3 to constitute a DSP card 13. Prior to execution, an initial program is loaded from the flash ROM 5 to internal memories of the DSP 1-2 by a first boot and started, and a second boot program on the external storage device 4 is then perfectly written over the initial starting program loaded by the first boot and stored. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、複数のデジタルシグナルプロセッサを有するデジタルシグナルプロセッサシステムおよびそのブート方法に関する。   The present invention relates to a digital signal processor system having a plurality of digital signal processors and a boot method thereof.

デジタルシグナルプロセッサ（以下、DSPと呼ぶ）は、信号処理に特化した様々な機能を有しているので、ソフトウエア化しても高速化できる。このため、従来、ハードウェアで構成していた多くの信号処理機能をソフトウェア化してきた。しかし通常、ＤＳＰはＣＰＵと比べて使用可能なメモリ資源が乏しいため、ＣＰＵのように基本ソフトウェア（ＯＳ）を利用したり、複雑な処理を実行することが難しい。したがって、ＤＳＰが行う信号処理は、行列演算やデジタルフィルタ処理、ＦＦＴ処理などの固定した信号処理を各DSPに割り付けて使用することが一般的である。   Since a digital signal processor (hereinafter referred to as DSP) has various functions specialized for signal processing, it can be speeded up even if it is implemented in software. For this reason, many signal processing functions conventionally configured by hardware have been implemented as software. However, since the DSP usually has fewer memory resources than the CPU, it is difficult to use basic software (OS) or execute complicated processing like the CPU. Therefore, the signal processing performed by the DSP generally uses fixed signal processing such as matrix operation, digital filter processing, and FFT processing, assigned to each DSP.

従来のDSPの構成を図５に示す。N個のDSP５１〜５２(Nは任意整数)と、プログラム格納用フラッシュROM５４と、共有メモリ５３がデータバス５５に接続されDSPカード５０を構成している。複数のDSPカード５０を連携して使用することも可能である。通常、ＤＳＰのプログラムは、各ＤＳＰカード５０のフラッシュＲＯＭ５４に格納されており、ブートモード設定DIPスイッチ５６が、斜線で示すフラッシュROMモードであれば、各ＤＳＰは起動時にこのフラッシュROM５４に記憶されているプログラムを読み込んで処理を開始する。   The configuration of a conventional DSP is shown in FIG. N DSPs 51 to 52 (N is an arbitrary integer), a program storing flash ROM 54, and a shared memory 53 are connected to a data bus 55 to constitute a DSP card 50. It is also possible to use a plurality of DSP cards 50 in cooperation. Normally, the DSP program is stored in the flash ROM 54 of each DSP card 50. If the boot mode setting DIP switch 56 is in the flash ROM mode indicated by diagonal lines, each DSP is stored in the flash ROM 54 at startup. The program is loaded and processing starts.

N個の各ＤＳＰ５１，５２間におけるデータ通信は、データバス５５を介して接続された共有メモリ５３をアクセスする時間をずらすことにより、データバス５５上でのデータの衝突を回避することができる。   Data communication between the N DSPs 51 and 52 can avoid data collision on the data bus 55 by shifting the time for accessing the shared memory 53 connected via the data bus 55.

上述したように従来は、各ＤＳＰ５１〜５２が使用できる内部メモリの容量が小さいことから、ＤＳＰ単体５１〜５２には単純で固定的な処理を割当て、それを複数個まとめたＤＳＰカード５０という単位で必要な処理を実現させていた。したがって、ＤＳＰカード５０上のフラッシュＲＯＭ５４に保存するプログラムは、通常、問題がなければ固定であるような使い方が一般的であった。   As described above, since the capacity of the internal memory that can be used by each of the DSPs 51 to 52 is small as described above, a simple and fixed process is assigned to the DSP units 51 to 52, and a unit called a DSP card 50 in which a plurality of them are collected The necessary processing was realized. Therefore, the program stored in the flash ROM 54 on the DSP card 50 is generally used in a fixed manner if there is no problem.

しかしアプリケーションの改変やプログラムのバグ修正などにおいて、フラッシュＲＯＭ５４のプログラムの更新をする場合、ＤＳＰのメモリ容量が小さいので、信号処理プログラムと同時にフラッシュＲＯＭ更新用制御プログラムを内蔵することができないという問題がある。そのため専用のフラッシュＲＯＭ書込み用装置を用いて、改変したROMを交換するか、ブートモード設定DIPスイッチ５６をホストモードやリンクモードに設定してフラッシュＲＯＭ更新用制御プログラムをロードする等の手順が必要で、容易にプログラム更新ができなかった。   However, when updating the program of the flash ROM 54 for application modification, program bug correction, etc., the memory capacity of the DSP is so small that the flash ROM update control program cannot be built in simultaneously with the signal processing program. is there. Therefore, it is necessary to replace the modified ROM using a dedicated flash ROM writing device or load the flash ROM update control program by setting the boot mode setting DIP switch 56 to the host mode or link mode. It was not possible to update the program easily.

さらに、現在の半導体技術の進歩により、ＤＳＰが使用できるメモリ容量も増えてきており、より複雑な処理を実行できるようになったことから、従来、ＣＰＵが行ってきた処理をＤＳＰで置き換えるものも現れてきた。それに伴い、実行するプログラムを目的に応じて選択したいという要望が出てきた。実行するプログラムを目的に応じて選択する方法が知られている（特許文献１参照）。これは、各DSPに対して各機能別に分割したDSPマイクロプログラムを一斉に内部メモリにロードしてから、必要な機能を任意に選択して実行するものである。しかし、DSP内部のメモリ容量の制限から保存可能なプログラムの数に限りがあった。   Furthermore, the memory capacity that can be used by the DSP has increased due to the progress of current semiconductor technology, and more complicated processing can be executed. It has appeared. Accordingly, there has been a demand for selecting a program to be executed according to the purpose. A method of selecting a program to be executed according to a purpose is known (see Patent Document 1). In this method, DSP microprograms divided for each DSP are loaded into the internal memory at the same time, and then necessary functions are arbitrarily selected and executed. However, the number of programs that can be saved is limited due to the limited memory capacity in the DSP.

DSP自身は複数のブート方法をサポートしており、製品時と開発時ではそれぞれ異なるブート方法を用いることができる。しかし図５に示すように、ブート方法の選択は、ブートモード選択ＤＩＰスイッチ５６などの機械的な設定手段に依存している。したがって、いったん機器に組み込まれてしまうと、DSPカードを取り外して外部設定を変更しなければならないことから、容易にブート方法を切り替えることができなかった。例えば信号処理用プログラムをフラッシュＲＯＭに格納してフラッシュROMモードで運用し、プログラム改変時にはフラッシュＲＯＭ更新用制御プログラムをホストやリンクモードによりブートしてフラッシュＲＯＭを更新する。しかし、一旦運用状態に入ると、ＤＳＰカードを停止してＤＩＰスイッチを変更することはできず、その結果、ＤＳＰカード上で動作するプログラムは、常時、１種類だけという状況であった。   The DSP itself supports multiple boot methods, and different boot methods can be used for product and development. However, as shown in FIG. 5, the selection of the boot method depends on the mechanical setting means such as the boot mode selection DIP switch 56. Therefore, once installed in the equipment, the DSP card must be removed and the external settings must be changed, so the boot method could not be switched easily. For example, the signal processing program is stored in the flash ROM and operated in the flash ROM mode. When the program is modified, the flash ROM update control program is booted in the host or link mode to update the flash ROM. However, once the operation state is entered, the DSP card cannot be stopped and the DIP switch cannot be changed, and as a result, there is always only one type of program operating on the DSP card.

ＤＳＰに使用するプログラムの起動シーケンスは、図６(a)に示すように、ＤＳＰカードに対するリセットの解除から開始し、初期設定、信号処理を含め、全てのプログラムがフラッシュＲＯＭに格納されていた。したがって、プログラム全体は、初期化処理プログラムと信号処理プログラムを合わせて、ＤＳＰ内部メモリに格納できる大きさに制限する必要があり、初期化処理プログラムは起動時１回しか使用しないにもかかわらず、運用時にもメモリ内に常駐する。ＤＳＰ内部メモリの容量に限界があるので、初期化処理プログラムの大きさにより信号処理に割当てるプログラムの大きさが一意的に決められてしまうという問題点があった。
特開２００３−２１６４２０号公報 As shown in FIG. 6A, the start sequence of the program used for the DSP starts from the reset release of the DSP card, and all programs including initial setting and signal processing are stored in the flash ROM. Therefore, the entire program needs to be limited to a size that can be stored in the DSP internal memory by combining the initialization processing program and the signal processing program. Even though the initialization processing program is used only once at startup, Resident in memory during operation. Since the capacity of the DSP internal memory is limited, there is a problem in that the size of the program assigned to signal processing is uniquely determined by the size of the initialization processing program.
JP 2003-216420 A

本発明は上記のような従来の問題点に鑑みてなされたもので、ＤＳＰ内部メモリを有効に活用できるＤＳＰシステムおよびそのブート方法を提供することを目的とする。   The present invention has been made in view of the above-described conventional problems, and an object of the present invention is to provide a DSP system that can effectively use the DSP internal memory and a boot method thereof.

リセットを伴わないブート機能があれば、メモリ内に必要な処理結果を残し、要らなくなったプログラムは新しいプログラムに上書きされて再ブートすることで新たな処理を引き続き実行することができる。図6(b)では２つのプログラムを順次再ブートすることで、必要な処理を連続して行うことができることを示している。また、データバスに接続された共有メモリを用いることにより、各DSP間で動作するプログラムのインターフェースを取ることも従来と同様に可能となる。本発明は、このようなリセットを伴わないブート方法を、複数のＤＳＰに対して実現するDSPシステムおよびそのブート方法を提供する。   If there is a boot function that does not involve a reset, a necessary process result is left in the memory, and a program that is no longer needed can be overwritten by a new program and rebooted to continue executing a new process. FIG. 6B shows that necessary processing can be continuously performed by sequentially rebooting the two programs. Further, by using a shared memory connected to the data bus, it is possible to interface a program that operates between the DSPs as in the conventional case. The present invention provides a DSP system that implements such a boot method without a reset for a plurality of DSPs, and a boot method thereof.

本発明のデジタルシグナルプロセッサシステムは、バスに接続された第１デジタルシグナルプロセッサと、前記バスに接続され、前記第１デジタルシグナルプロセッサにより選択的に第1の起動指令を受けてブート制御される複数の第２デジタルシグナルプロセッサと、前記バスに接続され、前記第１，第２のデジタルシグナルプロセッサに第1のブートを行う初期プログラムを記憶するリードオンリーメモリと、前記第１のブートに続く第２ブート用プログラムを外部の遠隔端末から第２の起動指令によって、該プログラムを受信し、前記バスへのプロトコルに変換を行うプロトコル変換機能部と、この変換機能部により変換された統一的な方法にて前記第2ブート用プログラムを記憶する、書き換え可能なランダムアクセスメモリにより構成される外部記憶装置とを備え、前記第1のブートとして前記第１、第２のデジタルシグナルプロセッサの内部メモリ内に前記リードオンリーメモリから前記初期プログラムがロードされ起動した後、前記外部記憶装置上の前記第2ブート用プログラムが、第1のブートでロードされた前記初期プログラムの上に上書きされて記憶されることを特徴とする。   A digital signal processor system according to the present invention includes a first digital signal processor connected to a bus, and a plurality of devices connected to the bus and selectively controlled by a first start command by the first digital signal processor. A second digital signal processor, a read-only memory connected to the bus and storing an initial program for performing a first boot in the first and second digital signal processors, and a second following the first boot A protocol conversion function unit that receives a boot program from an external remote terminal according to a second start command and converts the program into a protocol to the bus, and a unified method converted by the conversion function unit Configured with a rewritable random access memory that stores the second boot program The first program is loaded from the read-only memory into the internal memory of the first and second digital signal processors and started as the first boot, and then on the external storage device. The second boot program is overwritten and stored on the initial program loaded in the first boot.

また、本発明のデジタルシグナルプロセッサシステムにおいては、前記外部記憶装置への前記第2のブート用プログラムのロード手順は、前記外部遠隔端末から任意のバス上に配した入出力装置を経由して送られた前記第2のブート用プログラムを前記プロトコル変換部にて変換された統一的な方法にて記憶することを特徴とする。   In the digital signal processor system of the present invention, the loading procedure of the second boot program to the external storage device is transmitted from the external remote terminal via an input / output device arranged on an arbitrary bus. The second boot program is stored by a unified method converted by the protocol conversion unit.

また、本発明のデジタルシグナルプロセッサシステムにおいては、前記外部記憶装置への前記第2ブート用プログラムのロード手順は、前記外部遠隔端末から一旦ホストCPUに前記第2ブート用プログラムを転送した後、該ホストCPUに第2の起動指令を発行した時点で前記第2ブート用プログラムを前記プロトコル変換部に送出しプロトコル変換された統一的な方法にて記憶することを特徴とする。   In the digital signal processor system of the present invention, the second boot program loading procedure to the external storage device may be performed by transferring the second boot program from the external remote terminal to the host CPU, When the second start command is issued to the host CPU, the second boot program is sent to the protocol conversion unit and stored in a unified manner after protocol conversion.

さらに、本発明のデジタルシグナルプロセッサシステムにおいては、前記第１デジタルシグナルプロセッサに対する前記第2ブート用プログラムのロードおよび実行手順は、前記初期プログラムを前記リードオンリーメモリからロードして実行後、前記外部遠隔端末が発行する第2の起動指令を受けて、再ブート対象の第2デジタルシグナルプロセッサに対して前記第1の起動指令を発行した後、前記第１デジタルシグナルプロセッサに内蔵されるダイレクトメモリアクセスコントローラの転送完了割込みベクタを前記第１デジタルシグナルプロセッサの内部メモリの先頭番地に設定し、ダイレクトメモリアクセスコントローラを起動し、前記第１デジタルシグナルプロセッサを停止状態にし、ダイレクトメモリアクセスコントローラにより前記内部メモリへのプログラムの転送を行い、ダイレクトメモリアクセス転送完了割込みを受けて前記第2ブート用プログラムの再ブートを実施することを特徴とする。   Furthermore, in the digital signal processor system of the present invention, the loading and execution procedure of the second boot program for the first digital signal processor is performed by loading the initial program from the read-only memory and executing the program. A direct memory access controller built in the first digital signal processor after receiving the second start command issued by the terminal and issuing the first start command to the second digital signal processor to be rebooted The transfer completion interrupt vector is set at the start address of the internal memory of the first digital signal processor, the direct memory access controller is started, the first digital signal processor is stopped, and the direct memory access controller The program is transferred to a partial memory, and the second boot program is rebooted upon receiving a direct memory access transfer completion interrupt.

さらに、本発明のデジタルシグナルプロセッサシステムにおいては、前記第２デジタルシグナルプロセッサに対する前記第2のブート用プログラムのロードおよび実行手順は、前記初期プログラムを前記リードオンリーメモリからロードして実行後、前記第１デジタルシグナルプロセッサから前記第1の起動指令を受けた場合、前記第２デジタルシグナルプロセッサに内蔵されるダイレクトメモリアクセスコントローラの転送完了割込みベクタを前記第２デジタルシグナルプロセッサの内部メモリの先頭番地に設定し、ダイレクトメモリアクセスコントローラを起動し、前記第２デジタルシグナルプロセッサを停止状態にし、ダイレクトメモリアクセスコントローラにより前記内部メモリへのプログラムの転送を行い、ダイレクトメモリアクセス転送完了割込みを受けて前記第2のブート用プログラムの再ブートを実施することを特徴とする。   Furthermore, in the digital signal processor system of the present invention, the second boot program loading and execution procedure for the second digital signal processor is performed by loading the initial program from the read-only memory and executing it. When the first start command is received from one digital signal processor, the transfer completion interrupt vector of the direct memory access controller built in the second digital signal processor is set to the start address of the internal memory of the second digital signal processor. Then, the direct memory access controller is started, the second digital signal processor is stopped, the program is transferred to the internal memory by the direct memory access controller, and the direct memory access is performed. In response to the transfer complete interrupt which comprises carrying out the re-boot of the second boot program.

さらに、本発明のデジタルシグナルプロセッサシステムのブート方法は、バスに接続された第１デジタルシグナルプロセッサと、前記バスに接続され、前記第１デジタルシグナルプロセッサにより選択的に第1の起動指令を受けてブート制御される複数の第２デジタルシグナルプロセッサと、前記バスに接続され、前記第１，第２のデジタルシグナルプロセッサに第1のブートを行う初期プログラムを記憶するリードオンリーメモリと、前記第１のブートに続く第２ブート用プログラムを外部の遠隔端末から第２の起動指令によって、該プログラムを受信し、前記バスへのプロトコルに変換を行うプロトコル変換機能部と、この変換機能部により変換された前記第2ブート用プログラムを記憶する、書き換え可能なランダムアクセスメモリにより構成される外部記憶装置とを有するデジタルシグナルプロセッサシステムにおいて、前記第1のブートとして前記第１、第２のデジタルシグナルプロセッサの内部メモリ内に前記リードオンリーメモリから前記初期プログラムがロードされ起動した後、前記外部記憶装置上の前記第2ブート用プログラムが、第1のブートでロードされた前記初期プログラムの上に上書きされて記憶されることを特徴とする。   Further, the boot method of the digital signal processor system of the present invention includes a first digital signal processor connected to a bus, and a first start command selectively received by the first digital signal processor connected to the bus. A plurality of second digital signal processors to be boot controlled, a read-only memory connected to the bus and storing an initial program for performing a first boot in the first and second digital signal processors; The second boot program following the boot is received from the external remote terminal by the second start command, and the program is received and converted into the protocol to the bus, and converted by the conversion function unit. A rewritable random access memory for storing the second boot program After the initial program is loaded from the read-only memory and started in the internal memory of the first and second digital signal processors as the first boot in the digital signal processor system having the external storage device formed The second boot program on the external storage device is overwritten and stored on the initial program loaded in the first boot.

本発明によれば、限られたDSPメモリ領域を有効に活用することができる。すなわち、リセットを伴わないプログラムを順次再起動することで、必要な処理を連続して行うことができ、また、データバスに接続された共有メモリを用いることにより、各DSP間で動作するプログラムのインターフェースを取ることもできる。またこのような構成をとることによってフラッシュROMの交換は必要なくなり、外部遠隔端末から任意の動作を各DSPに設定し運用することができる。    According to the present invention, a limited DSP memory area can be used effectively. In other words, by sequentially restarting programs that do not involve resetting, necessary processing can be performed continuously, and by using a shared memory connected to the data bus, programs that operate between DSPs You can also take an interface. Further, by adopting such a configuration, it is not necessary to replace the flash ROM, and any operation can be set and operated on each DSP from an external remote terminal.

以下、本発明の実施形態について図面を用いて説明する。本発明の一実施形態における、デジタルシグナルプロセッサシステムのブロック図を、図１に示す。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. A block diagram of a digital signal processor system in one embodiment of the present invention is shown in FIG.

図１において、複数のＤＳＰ（デジタルシグナルプロセッサ）１〜２と、種々のプロトコルのデータバスを接続するバスプロトコル変換機能部（バスブリッジ）３と、フラッシュＲＯＭ５がデータバス１１に接続され、揮発性のメモリからなる外部記憶装置４が、バスプロトコル変換機能部３に接続されてDSPカード１３を構成している。このDSPカード１３は複数枚、使用することができる。   In FIG. 1, a plurality of DSPs (digital signal processors) 1 and 2, a bus protocol conversion function unit (bus bridge) 3 for connecting data buses of various protocols, and a flash ROM 5 are connected to a data bus 11, and are volatile. The external storage device 4 composed of the above memory is connected to the bus protocol conversion function unit 3 to constitute the DSP card 13. A plurality of DSP cards 13 can be used.

遠隔端末６は、ＤＳＰカード１３とデータバス９を共有したＩ／Ｏカード７と、ＤＳＰカード１３とデータバス１０を共有したホストＣＰＵ（中央演算装置）８等と通信することができる。ＤＳＰカード１３は、複数のＤＳＰ１〜２から構成され、この中で再ブート対象のＤＳＰは１以上でプログラムの機能に応じて変化する。外部記憶装置４は、例えばページメモリのような大容量のメモリで構成することができる。   The remote terminal 6 can communicate with the I / O card 7 that shares the data bus 9 with the DSP card 13, the host CPU (central processing unit) 8 that shares the data bus 10 with the DSP card 13, and the like. The DSP card 13 is composed of a plurality of DSPs 1 and 2, and among them, the DSP to be rebooted is 1 or more and changes according to the function of the program. The external storage device 4 can be composed of a large-capacity memory such as a page memory.

全体としての動作を図１にて説明した後、複数のDSPカードの起動フローチャートと各DSPの起動フローチャートを用いて詳細に説明していく。   The overall operation will be described with reference to FIG. 1, and will be described in detail with reference to a plurality of DSP card activation flowcharts and DSP activation flowcharts.

図１において遠隔端末６は、通信経路１０２によりホストＣＰＵ８上のデータベース１２へ、プログラムを転送した後、ホストＣＰＵ８に対して起動指令を出力する。   In FIG. 1, the remote terminal 6 transfers a program to the database 12 on the host CPU 8 through the communication path 102, and then outputs an activation command to the host CPU 8.

プログラムの転送は、例えばホストＣＰＵ８から通信経路１０３によりデータバス１０を経由してＤＳＰカード１３内の外部記憶装置４にプログラムをロードすることにより行うことができる。このとき、全てのＤＳＰ１，２は外部記憶装置４に対するアクセスを行わないので、外部記憶装置４に対する排他処理は不要となる。また例としてUSB通信経路１０７によってＵＳＢ（Universal Serial Bus）等のＩ／Ｏカード７を経由しても、プログラムの転送することが可能である。   For example, the program can be transferred by loading the program from the host CPU 8 to the external storage device 4 in the DSP card 13 via the data bus 10 via the communication path 103. At this time, since all the DSPs 1 and 2 do not access the external storage device 4, exclusive processing for the external storage device 4 is not necessary. For example, the program can be transferred via the USB communication path 107 via the I / O card 7 such as USB (Universal Serial Bus).

バスプロトコル変換機能部３は種々の変換を行い統一的な方法によって記憶するので、Ｉ／Ｏカード７やホストＣＰＵ８は、ＤＳＰカード１３内の外部記憶装置４や、データバス１１で使用されるプロトコルを意識せず、自己が属するデータバス９や、データバス１０を用いてプログラムの転送を行うことが可能である。   Since the bus protocol conversion function unit 3 performs various conversions and stores them in a unified manner, the I / O card 7 and the host CPU 8 are used by the external storage device 4 in the DSP card 13 and the protocol used by the data bus 11. It is possible to transfer a program using the data bus 9 or the data bus 10 to which it belongs.

遠隔端末６は、プログラムのロードが完了した時点で、通信経路１０４にてＤＳＰ１へ起動指令を出力する。プログラムの転送と再ブート開始指令は、時間的に連続しており、ＤＳＰ１が再ブートした時は、ホストＣＰＵ８はデータバス１０のアクセスを完了しているので、再ブートは問題なく行われる。   The remote terminal 6 outputs a start command to the DSP 1 via the communication path 104 when the loading of the program is completed. The program transfer and the reboot start command are continuous in time, and when the DSP 1 is rebooted, the host CPU 8 has completed the access to the data bus 10, so the reboot is performed without any problem.

図２に基づき、DSPカード１３を制御するホストCPU８における起動シーケンスについて説明する。まず、遠隔端末６から起動指令を受信しているかどうかを判断する（S201）。起動指令を受信していなければ、受信をするまで待機する。起動指令を受信したらデータベース１２よりプログラムデータを読み込む(S202)。そして、DSPカード１３の数だけ順次DSPカード１３の外部記憶装置４へプログラムを転送する(S203)。このプログラムの転送が完了した後、各DSPカード１３に対して起動指令を出力する(S204)。   Based on FIG. 2, the activation sequence in the host CPU 8 that controls the DSP card 13 will be described. First, it is determined whether an activation command is received from the remote terminal 6 (S201). If the start command is not received, it waits until it is received. When the start command is received, program data is read from the database 12 (S202). Then, the program is sequentially transferred to the external storage device 4 of the DSP card 13 by the number of DSP cards 13 (S203). After the transfer of the program is completed, an activation command is output to each DSP card 13 (S204).

DSPカード１３内のDSP1はマスターとして動作し、それ以外のDSP２はスレーブとして動作している。まず、マスターDSPであるDSP１の起動シーケンスにつき、図３を用いて説明する。ＤＳＰ１は、電源が投入された後フラッシュROM５から初期プログラムをロードし実行する(S301)。通信経路１０１によりフラッシュROM５から初期プログラムを起動した後、ホストＣＰＵ８、またはＩ／Ｏカード７を経由した遠隔端末６が発行する起動指令を待つ(S302)。このとき、ＤＳＰ１はデータバス１１及び外部記憶装置４へアクセスしない。遠隔端末６は、次の２つの方法により、ＤＳＰ用プログラムをＤＳＰカード内の記憶装置にロードすることができる。   The DSP 1 in the DSP card 13 operates as a master, and the other DSPs 2 operate as slaves. First, a startup sequence of the DSP 1 as the master DSP will be described with reference to FIG. The DSP 1 loads and executes the initial program from the flash ROM 5 after the power is turned on (S301). After starting the initial program from the flash ROM 5 via the communication path 101, the host CPU 8 or the start command issued by the remote terminal 6 via the I / O card 7 is waited (S302). At this time, the DSP 1 does not access the data bus 11 and the external storage device 4. The remote terminal 6 can load the DSP program into the storage device in the DSP card by the following two methods.

（１）通信経路１０７により、遠隔端末６はＩ／Ｏカード７を経由して、ＤＳＰカード１３内の外部記憶装置４にプログラムをロードする。 (1) The remote terminal 6 loads the program to the external storage device 4 in the DSP card 13 via the I / O card 7 through the communication path 107.

（２）通信経路１０２により、遠隔端末６は一旦ホストＣＰＵ８にプログラムを転送した後、ホストＣＰＵ８に対して起動指令を出力する。ホストＣＰＵ８は通信経路１０３により、データバス１０を経由してＤＳＰカード１３内の外部記憶装置４にプログラムをロードする。 (2) The remote terminal 6 once transfers the program to the host CPU 8 through the communication path 102 and then outputs an activation command to the host CPU 8. The host CPU 8 loads the program to the external storage device 4 in the DSP card 13 via the data bus 10 via the communication path 103.

バスプロトコル変換機能部３により、Ｉ／Ｏカード７やホストＣＰＵ８は、ＤＳＰカード１３の外部記憶装置４や、データバス１１を意識せず、自己が属するデータバス９や、データバス１０を用いてプログラムの転送を行う。遠隔端末６は、プログラムのロードが完了した時点で、通信経路１０８によって、Ｉ／Ｏカード７を経由してＤＳＰ１へ起動指令を出力する。または、通信経路１０４によって、ホストＣＰＵ８を経由してＤＳＰ１へ起動指令を出力する。   The bus protocol conversion function unit 3 allows the I / O card 7 and the host CPU 8 to use the data bus 9 and the data bus 10 to which the I / O card 7 and the host CPU 8 belong without regard to the external storage device 4 and the data bus 11 of the DSP card 13. Transfer the program. The remote terminal 6 outputs a start command to the DSP 1 via the I / O card 7 through the communication path 108 when the loading of the program is completed. Alternatively, a start command is output to the DSP 1 via the host CPU 8 via the communication path 104.

ＤＳＰ１は起動指令を受信した場合、通信経路１０５によって、ＤＳＰカード１３内の他の複数のDSPのすべてについて(S302)、再ブート対象かどうかを調べ(S303)、再ブート対象ＤＳＰ２へ起動指令を出力する(S304)。このとき、番号２〜NのＤＳＰ２は、データバス１１及び外部記憶装置４へアクセスしていないので、起動指令を出力する際、データバス１１の排他制御を考慮しなくて良い。   When the DSP 1 receives the start command, the DSP 1 checks all other DSPs in the DSP card 13 through the communication path 105 (S302), determines whether or not it is a reboot target (S303), and sends the start command to the reboot target DSP 2. Output (S304). At this time, since the DSPs 2 to N do not access the data bus 11 and the external storage device 4, it is not necessary to consider exclusive control of the data bus 11 when outputting the start command.

現在実行中のプログラムに上書きした場合、ＤＳＰはその実行を停止してしまう。そのため、プログラムの読み込みは、ＤＳＰが内蔵するＤＭＡ(Direct Memory Access)コントローラを用いると共に、ＤＳＰを一旦停止する。さらに、読み込んだ先頭番地に実行を移すため、内蔵ＤＭＡコントローラの転送完了割込みベクタを内部メモリの先頭番地に設定する(S305)。以上の準備が終わったら、ＤＭＡコントローラを起動し、ＤＳＰを停止状態にする。ＤＭＡコントローラは、設定に従って内部メモリへプログラムの転送を行い、(S306)、最後にＤＭＡ転送完了割込みを受けてプログラムの再起動を実施する(S307)。   If the program currently being executed is overwritten, the DSP stops its execution. Therefore, reading of the program uses a DMA (Direct Memory Access) controller built in the DSP and temporarily stops the DSP. Furthermore, in order to transfer execution to the read start address, the transfer completion interrupt vector of the built-in DMA controller is set to the start address of the internal memory (S305). When the above preparation is completed, the DMA controller is activated and the DSP is brought into a stopped state. The DMA controller transfers the program to the internal memory according to the setting (S306), and finally receives the DMA transfer completion interrupt and restarts the program (S307).

ＤＳＰ１は、起動指令を出力するＤＳＰを選択できるため、任意のＤＳＰのみ再起動をかけることが可能である。   Since the DSP 1 can select a DSP that outputs a start command, only an arbitrary DSP can be restarted.

次にスレーブDSPである複数のDSP２(２〜N）の起動シーケンスについて図４を用いて説明する。ＤＳＰ２(２〜Ｎ)は、通信経路１０９によってフラッシュROM５から初期プログラムを起動した(S401)後、ＤＳＰ１が発行する起動指令を待つ(S402)。このとき、各ＤＳＰはデータバス１１及び外部記憶装置４へアクセスしない。   Next, a startup sequence of the plurality of DSPs 2 (2 to N) which are slave DSPs will be described with reference to FIG. The DSP 2 (2 to N) starts an initial program from the flash ROM 5 through the communication path 109 (S401), and then waits for a start command issued by the DSP 1 (S402). At this time, each DSP does not access the data bus 11 and the external storage device 4.

ＤＳＰ１より起動指令を受信した場合、通信経路１０６によって、外部記憶装置４に格納されたプログラムを内部メモリへ読み込み、読み込んだ先頭番地にジャンプしてプログラムを実行する。先にも述べたように、現在実行中のプログラムに上書きした場合、ＤＳＰはその実行を停止してしまう。そのため、プログラムの読み込みは、ＤＳＰが内蔵するＤＭＡコントローラを用いると共に、ＤＳＰを一旦停止する。   When an activation command is received from the DSP 1, the program stored in the external storage device 4 is read into the internal memory via the communication path 106, and the program is executed by jumping to the read head address. As described above, when the program currently being executed is overwritten, the DSP stops its execution. Therefore, reading of the program uses the DMA controller built in the DSP and temporarily stops the DSP.

さらに、読み込んだ先頭番地に実行を移すため、内蔵ＤＭＡコントローラの転送完了割込みベクタを内部メモリの先頭番地に設定する(S403)。以上の準備が終わったら、ＤＭＡコントローラを起動し、ＤＳＰを停止状態にする。ＤＭＡコントローラは、設定に従って内部メモリへプログラムの転送を行い(S404)、最後にＤＭＡ転送完了割込みを受けてプログラムの再起動を実施する(S405)。   Further, in order to transfer execution to the read first address, the transfer completion interrupt vector of the built-in DMA controller is set to the first address of the internal memory (S403). When the above preparation is completed, the DMA controller is activated and the DSP is brought into a stopped state. The DMA controller transfers the program to the internal memory according to the setting (S404), and finally restarts the program upon receiving a DMA transfer completion interrupt (S405).

以上説明したように、本発明の上記実施形態では、複数のＤＳＰに対して任意のプログラムをロードしリセットを行わないでブートすることができる。   As described above, in the above embodiment of the present invention, it is possible to boot an arbitrary program to a plurality of DSPs without loading any reset.

このようにリセットを伴わずに再ブートができるため、ブートを繰り返すことで複雑なＤＳＰカードの設定処理や計算に用いる大量の初期値データ作成を実行できるようになる。   Since rebooting can be performed without resetting in this way, a large amount of initial value data used for complex DSP card setting processing and calculation can be executed by repeating booting.

また、上記実施形態では、起動後１回しか使用しない初期プログラムを完全に書き換えに再ブートし別プログラムにすることによって、より複雑な演算処理に対して多くのメモリ領域を割り当てることができる。しかし、本発明は上記初期プラグラムを完全でなくその一部を書き換えるようにしてもよく、その場合にも従来より多くのメモリ領域を使用することが可能である。   Further, in the above-described embodiment, an initial program that is used only once after startup can be completely rewritten and rebooted to be a separate program, so that more memory areas can be allocated for more complicated arithmetic processing. However, according to the present invention, the initial program may not be completely rewritten, and a part thereof may be rewritten. In this case, more memory areas can be used than in the past.

また、このような構成にすることによってフラッシュＲＯＭの更新が不要となり、メンテナンス性が著しく向上する。バスプロトコル変換機能部が、種々のプロトコルによるプログラム転送を可能とし、かつ外部記憶装置４に対するアクセス方法が隠蔽化されるため、ＤＳＰカード１３内部の外部記憶装置４に対するデータ転送方法が統一されるという利点を有する。   Also, with such a configuration, it is not necessary to update the flash ROM, and the maintainability is significantly improved. The bus protocol conversion function unit enables program transfer according to various protocols, and the access method for the external storage device 4 is concealed, so that the data transfer method for the external storage device 4 inside the DSP card 13 is unified. Have advantages.

なお、上記実施形態におけるフラッシュＲＯＭ５は、フラッシュ型でなくともよい。このように本発明は上記実施形態に限定されるものではなく、本発明の技術思想の範囲内で種々変形して実施可能である。   Note that the flash ROM 5 in the above embodiment may not be a flash type. As described above, the present invention is not limited to the above embodiment, and various modifications can be made within the scope of the technical idea of the present invention.

本発明一実施形態におけるデジタルシグナルプロセッサシステムのブロック図である。1 is a block diagram of a digital signal processor system in an embodiment of the present invention. 本発明一実施形態におけるDSPカードの起動シーケンスを示すフローチャート図である。It is a flowchart figure which shows the starting sequence of the DSP card in one Embodiment of this invention. 本発明一実施形態における第1 DSPの起動シーケンスを示すフローチャート図である。It is a flowchart figure which shows the starting sequence of 1st DSP in one Embodiment of this invention. 本発明一実施形態における第2 DSPの起動シーケンスを示すフローチャート図である。It is a flowchart figure which shows the starting sequence of the 2nd DSP in one Embodiment of this invention. 従来のＤＳＰ構成を示すブロック図である。It is a block diagram which shows the conventional DSP structure. 従来のDSP起動シーケンスと本発明おける起動概念シーケンスを示すフローチャート図である。It is a flowchart figure which shows the conventional DSP starting sequence and the starting conceptual sequence in this invention.

符号の説明Explanation of symbols

１，２，５１，５２・・・デジタルシグナルプロセッサ、
３・・・バスプロトコル変換機能部、
４・・・外部記憶装置、
５，５４・・・フラッシュROM、
６・・・遠隔端末、
７・・・I/Oカード、
８・・・ホストCPU、
９、１０，１１、５５・・・データバス、
１２・・・データベース、
１３、５０・・・DSPカード、
５３・・・共通メモリ、
５６・・・ブートモード設定DIPスイッチ、
１０１，１０２、１０３，１０４、１０５、１０６、１０７，１０８・・・通信経路。 1, 2, 51, 52 ... Digital signal processor,
3. Bus protocol conversion function part,
4 ... External storage device,
5, 54 ... Flash ROM,
6 ... Remote terminal,
7 ... I / O card,
8 ... Host CPU,
9, 10, 11, 55 ... data bus,
12 ... Database,
13, 50 ... DSP card,
53 ... Common memory,
56 ... Boot mode setting DIP switch,
101, 102, 103, 104, 105, 106, 107, 108 ... communication paths.

Claims (7)

バスに接続された第１デジタルシグナルプロセッサと、
前記バスに接続され、前記第１デジタルシグナルプロセッサにより選択的に第1の起動指令を受けてブート制御される複数の第２デジタルシグナルプロセッサと、
前記バスに接続され、前記第１，第２のデジタルシグナルプロセッサに第1のブートを行う初期プログラムを記憶するリードオンリーメモリと、
前記第１のブートに続く第２ブート用プログラムを外部の遠隔端末から第２の起動指令によって、該プログラムを受信し、前記バスへのプロトコルに変換を行うプロトコル変換機能部と、
この変換機能部により変換された前記第2ブート用プログラムを記憶する、書き換え可能なランダムアクセスメモリにより構成される外部記憶装置とを備え、
前記第1のブートとして前記第１、第２のデジタルシグナルプロセッサの内部メモリ内に前記リードオンリーメモリから前記初期プログラムがロードされ起動した後、前記外部記憶装置上の前記第2ブート用プログラムが、第1のブートでロードされた前記初期プログラムの上に上書きされて記憶されることを特徴とするデジタルシグナルプロセッサシステム。 A first digital signal processor connected to the bus;
A plurality of second digital signal processors connected to the bus and controlled to be booted by selectively receiving a first start command by the first digital signal processor;
A read-only memory connected to the bus and storing an initial program for performing a first boot in the first and second digital signal processors;
A protocol conversion function unit that receives the second boot program following the first boot from an external remote terminal by a second activation command and converts the program into a protocol for the bus;
An external storage device configured with a rewritable random access memory for storing the second boot program converted by the conversion function unit;
After the initial program is loaded from the read-only memory into the internal memory of the first and second digital signal processors and started as the first boot, the second boot program on the external storage device is A digital signal processor system, wherein the initial program loaded in the first boot is overwritten and stored. 前記第２ブート用プログラムが、前記初期プログラムの上へ完全に上書きされることを特徴とする請求項１記載のデジタルシグナルプロセッサシステム。   2. The digital signal processor system according to claim 1, wherein the second boot program is completely overwritten on the initial program. 前記外部記憶装置への前記第2ブート用プログラムのロード手順は、前記遠隔端末から任意のバス上に配した入出力装置を経由して送られた前記第2ブート用プログラムを前記プロトコル変換機能部にて変換して記憶することを特徴とする請求項１又は２記載のデジタルシグナルプロセッサシステム。   The procedure for loading the second boot program into the external storage device includes the protocol conversion function unit that converts the second boot program sent from the remote terminal via an input / output device arranged on an arbitrary bus. 3. A digital signal processor system according to claim 1, wherein the digital signal processor system is converted and stored in the digital signal processor system. 前記外部記憶装置への前記第2ブート用プログラムのロード手順は、前記外部遠隔端末から一旦ホストCPUに前記第2のブート用プログラムを転送した後、該ホストCPUに第2の起動指令を発行した時点で前記第2ブート用プログラムを前記プロトコル変換機能部に送出しプロトコル変換された統一的な方法にて記憶することを特徴とする請求項１又は２記載のデジタルシグナルプロセッサシステム。   The procedure for loading the second boot program to the external storage device is such that after the second boot program is once transferred from the external remote terminal to the host CPU, a second start command is issued to the host CPU. 3. The digital signal processor system according to claim 1, wherein the second boot program is sent to the protocol conversion function unit at a point of time and stored in a unified method after protocol conversion. 前記第１デジタルシグナルプロセッサに対する前記第2ブート用プログラムのロードおよび実行手順は、前記初期プログラムを前記リードオンリーメモリからロードして実行後、前記外部遠隔端末が発行する第2の起動指令を受けて、再ブート対象の第2デジタルシグナルプロセッサに対して前記第1の起動指令を発行した後、前記第１デジタルシグナルプロセッサに内蔵されるダイレクトメモリアクセスコントローラの転送完了割込みベクタを前記第１デジタルシグナルプロセッサの内部メモリの先頭番地に設定し、ダイレクトメモリアクセスコントローラを起動し、前記第１デジタルシグナルプロセッサを停止状態にし、ダイレクトメモリアクセスコントローラにより前記内部メモリへのプログラムの転送を行い、ダイレクトメモリアクセス転送完了割込みを受けて前記第2のブート用プログラムの再ブートを実行することを特徴とする請求項１又は２記載のデジタルシグナルプロセッサシステム。   The second boot program loading and execution procedure for the first digital signal processor is performed by receiving a second start command issued by the external remote terminal after loading and executing the initial program from the read-only memory. After issuing the first start command to the second digital signal processor to be rebooted, the transfer completion interrupt vector of the direct memory access controller built in the first digital signal processor is set to the first digital signal processor. Is set to the top address of the internal memory, the direct memory access controller is started, the first digital signal processor is stopped, the program is transferred to the internal memory by the direct memory access controller, and the direct memory access controller is transferred. 3. The digital signal processor system according to claim 1, wherein the second boot program is rebooted in response to a transmission completion interrupt. 前記第２デジタルシグナルプロセッサに対する前記第2のブート用プログラムのロードおよび実行手順は、前記初期プログラムを前記リードオンリーメモリからロードして実行後、前記第１デジタルシグナルプロセッサから前記第1の起動指令を受けた場合、前記第２デジタルシグナルプロセッサに内蔵されるダイレクトメモリアクセスコントローラの転送完了割込みベクタを前記第２デジタルシグナルプロセッサの内部メモリの先頭番地に設定し、ダイレクトメモリアクセスコントローラを起動し、前記第２デジタルシグナルプロセッサを停止状態にし、ダイレクトメモリアクセスコントローラにより前記内部メモリへのプログラムの転送を行い、ダイレクトメモリアクセス転送完了割込みを受けて前記第2のブート用プログラムの再ブートを実施することを特徴とする請求項１又は２記載のデジタルシグナルプロセッサシステム。   The loading and execution procedure of the second boot program for the second digital signal processor is performed by loading the initial program from the read-only memory and executing the first boot command from the first digital signal processor. If received, the transfer completion interrupt vector of the direct memory access controller built in the second digital signal processor is set to the top address of the internal memory of the second digital signal processor, the direct memory access controller is started, 2 Stop the digital signal processor, transfer the program to the internal memory by the direct memory access controller, and reboot the second boot program in response to the direct memory access transfer completion interrupt. Digital signal processor system according to claim 1 or 2, wherein the Hodokosuru. バスに接続された第１デジタルシグナルプロセッサと、前記バスに接続され、前記第１デジタルシグナルプロセッサにより選択的に第1の起動指令を受けてブート制御される複数の第２デジタルシグナルプロセッサと、前記バスに接続され、前記第１，第２のデジタルシグナルプロセッサに第1のブートを行う初期プログラムを記憶するリードオンリーメモリと、前記第１のブートに続く第２ブート用プログラムを外部の遠隔端末から第２の起動指令によって、該プログラムを受信し、前記バスへのプロトコルに変換を行うプロトコル変換機能部と、この変換機能部により変換された統一的な方法にて前記第2ブート用プログラムを記憶する、書き換え可能なランダムアクセスメモリにより構成される外部記憶装置とを有するデジタルシグナルプロセッサシステムにおいて、
前記第1のブートとして前記第１、第２のデジタルシグナルプロセッサの内部メモリ内に前記リードオンリーメモリから前記初期プログラムがロードされ起動した後、前記外部記憶装置上の前記第2ブート用プログラムが、第1のブートでロードされた前記初期プログラムの上に上書きされて記憶されることを特徴とするデジタルシグナルプロセッサシステムにおけるブート方法。 A first digital signal processor connected to a bus; a plurality of second digital signal processors connected to the bus and selectively boot-controlled by the first digital signal processor in response to a first start command; A read-only memory connected to a bus and storing an initial program for performing a first boot in the first and second digital signal processors, and a second boot program following the first boot from an external remote terminal A protocol conversion function unit that receives the program in response to a second start command and converts the program into a protocol for the bus, and stores the second boot program by a unified method converted by the conversion function unit Digital signal amplifier having an external storage device composed of a rewritable random access memory In the processor system,
After the initial program is loaded from the read-only memory into the internal memory of the first and second digital signal processors and started as the first boot, the second boot program on the external storage device is A boot method in a digital signal processor system, wherein the initial program loaded in the first boot is overwritten and stored.
JP2005292501A 2005-10-05 2005-10-05 Digital signal processor system and boot method thereof. Active JP4791792B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005292501A JP4791792B2 (en) 2005-10-05 2005-10-05 Digital signal processor system and boot method thereof.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005292501A JP4791792B2 (en) 2005-10-05 2005-10-05 Digital signal processor system and boot method thereof.

Publications (2)

Publication Number Publication Date
JP2007102544A true JP2007102544A (en) 2007-04-19
JP4791792B2 JP4791792B2 (en) 2011-10-12

Family

ID=38029416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005292501A Active JP4791792B2 (en) 2005-10-05 2005-10-05 Digital signal processor system and boot method thereof.

Country Status (1)

Country Link
JP (1) JP4791792B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008108064A (en) * 2006-10-25 2008-05-08 Toshiba Corp Digital signal processor (dsp) system and starting method of digital signal processor
WO2017088531A1 (en) * 2016-03-28 2017-06-01 中车青岛四方车辆研究所有限公司 Tigersharc series dsp start-up management chip and method
CN115268971A (en) * 2022-09-27 2022-11-01 北京东远润兴科技有限公司 Updating method, device, equipment and storage medium of signal processing system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008108064A (en) * 2006-10-25 2008-05-08 Toshiba Corp Digital signal processor (dsp) system and starting method of digital signal processor
WO2017088531A1 (en) * 2016-03-28 2017-06-01 中车青岛四方车辆研究所有限公司 Tigersharc series dsp start-up management chip and method
RU2641465C1 (en) * 2016-03-28 2018-01-17 СиЭрЭрСи ЦИНДАО СЫФАН РОЛЛИН СТОК РИСЁРЧ ИНСТИТЬЮТ КО., ЛТД. CHIP AND METHOD OF CONTROLLING START OF DIGITAL SIGNAL PROCESSOR TigerSharc
US10203962B2 (en) 2016-03-28 2019-02-12 Crrc Qingdao Sifang Rolling Stock Research Institute Co., Ltd. Tigersharc DSP boot management chip and method
CN115268971A (en) * 2022-09-27 2022-11-01 北京东远润兴科技有限公司 Updating method, device, equipment and storage medium of signal processing system
CN115268971B (en) * 2022-09-27 2023-01-10 北京东远润兴科技有限公司 Updating method, device, equipment and storage medium of signal processing system

Also Published As

Publication number Publication date
JP4791792B2 (en) 2011-10-12

Similar Documents

Publication Publication Date Title
EP3491519B1 (en) Optimized uefi reboot process
JP2007206885A (en) Computer system and system starting method
US7711941B2 (en) Method and apparatus for booting independent operating systems in a multi-processor core integrated circuit
JPH05242057A (en) Method for starting multi-processor system
KR20080001268A (en) Portable device and method supporting multi operating system
US11216284B2 (en) Multi-die and multi-core computing platform and booting method therefor
GB2529740A (en) Data processing systems
JP2005301639A (en) Method and program for handling os failure
TW201342215A (en) Boot strap processor assignment for a multi-core processing unit
US9268577B2 (en) Information processing apparatus
JP4791792B2 (en) Digital signal processor system and boot method thereof.
JP2007206933A (en) Information processor, boot loader generation method and program transfer method in information processor
US8402260B2 (en) Data processing apparatus having address conversion circuit
JPS61180352A (en) Down-loading system for program
US8176303B2 (en) Multiprocessor communication device and methods thereof
TW201216155A (en) Embedded system and program updating method of the same
JP2011059787A (en) Digital signal processor system and starting method for digital signal processor
JP4985483B2 (en) Computer system, network bootload system, and bootload method thereof
WO2016036281A1 (en) Device for the direct mapping of data addresses
JP2014021540A (en) Digital signal processing system, digital signal processing system booting device and booting method of digital signal processing system
JP2015191606A (en) Information processing apparatus, information processing apparatus control method, and information processing apparatus control program
TWI840849B (en) Computing system, computer-implemented method, and computer-program product
CN113867835B (en) Device and method for dynamic loading of DSP
JP2001256055A (en) Program download system
JP2005173830A (en) Computer system and program

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110722

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4791792

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151