JP2007102544A - Digital signal processor system and boot method therefor - Google Patents
Digital signal processor system and boot method therefor Download PDFInfo
- Publication number
- JP2007102544A JP2007102544A JP2005292501A JP2005292501A JP2007102544A JP 2007102544 A JP2007102544 A JP 2007102544A JP 2005292501 A JP2005292501 A JP 2005292501A JP 2005292501 A JP2005292501 A JP 2005292501A JP 2007102544 A JP2007102544 A JP 2007102544A
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- program
- boot
- signal processor
- dsp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
Description
本発明は、複数のデジタルシグナルプロセッサを有するデジタルシグナルプロセッサシステムおよびそのブート方法に関する。 The present invention relates to a digital signal processor system having a plurality of digital signal processors and a boot method thereof.
デジタルシグナルプロセッサ(以下、DSPと呼ぶ)は、信号処理に特化した様々な機能を有しているので、ソフトウエア化しても高速化できる。このため、従来、ハードウェアで構成していた多くの信号処理機能をソフトウェア化してきた。しかし通常、DSPはCPUと比べて使用可能なメモリ資源が乏しいため、CPUのように基本ソフトウェア(OS)を利用したり、複雑な処理を実行することが難しい。したがって、DSPが行う信号処理は、行列演算やデジタルフィルタ処理、FFT処理などの固定した信号処理を各DSPに割り付けて使用することが一般的である。 Since a digital signal processor (hereinafter referred to as DSP) has various functions specialized for signal processing, it can be speeded up even if it is implemented in software. For this reason, many signal processing functions conventionally configured by hardware have been implemented as software. However, since the DSP usually has fewer memory resources than the CPU, it is difficult to use basic software (OS) or execute complicated processing like the CPU. Therefore, the signal processing performed by the DSP generally uses fixed signal processing such as matrix operation, digital filter processing, and FFT processing, assigned to each DSP.
従来のDSPの構成を図5に示す。N個のDSP51〜52(Nは任意整数)と、プログラム格納用フラッシュROM54と、共有メモリ53がデータバス55に接続されDSPカード50を構成している。複数のDSPカード50を連携して使用することも可能である。通常、DSPのプログラムは、各DSPカード50のフラッシュROM54に格納されており、ブートモード設定DIPスイッチ56が、斜線で示すフラッシュROMモードであれば、各DSPは起動時にこのフラッシュROM54に記憶されているプログラムを読み込んで処理を開始する。
The configuration of a conventional DSP is shown in FIG. N DSPs 51 to 52 (N is an arbitrary integer), a program storing flash ROM 54, and a shared memory 53 are connected to a data bus 55 to constitute a
N個の各DSP51,52間におけるデータ通信は、データバス55を介して接続された共有メモリ53をアクセスする時間をずらすことにより、データバス55上でのデータの衝突を回避することができる。
Data communication between the
上述したように従来は、各DSP51〜52が使用できる内部メモリの容量が小さいことから、DSP単体51〜52には単純で固定的な処理を割当て、それを複数個まとめたDSPカード50という単位で必要な処理を実現させていた。したがって、DSPカード50上のフラッシュROM54に保存するプログラムは、通常、問題がなければ固定であるような使い方が一般的であった。
As described above, since the capacity of the internal memory that can be used by each of the DSPs 51 to 52 is small as described above, a simple and fixed process is assigned to the DSP units 51 to 52, and a unit called a
しかしアプリケーションの改変やプログラムのバグ修正などにおいて、フラッシュROM54のプログラムの更新をする場合、DSPのメモリ容量が小さいので、信号処理プログラムと同時にフラッシュROM更新用制御プログラムを内蔵することができないという問題がある。そのため専用のフラッシュROM書込み用装置を用いて、改変したROMを交換するか、ブートモード設定DIPスイッチ56をホストモードやリンクモードに設定してフラッシュROM更新用制御プログラムをロードする等の手順が必要で、容易にプログラム更新ができなかった。 However, when updating the program of the flash ROM 54 for application modification, program bug correction, etc., the memory capacity of the DSP is so small that the flash ROM update control program cannot be built in simultaneously with the signal processing program. is there. Therefore, it is necessary to replace the modified ROM using a dedicated flash ROM writing device or load the flash ROM update control program by setting the boot mode setting DIP switch 56 to the host mode or link mode. It was not possible to update the program easily.
さらに、現在の半導体技術の進歩により、DSPが使用できるメモリ容量も増えてきており、より複雑な処理を実行できるようになったことから、従来、CPUが行ってきた処理をDSPで置き換えるものも現れてきた。それに伴い、実行するプログラムを目的に応じて選択したいという要望が出てきた。実行するプログラムを目的に応じて選択する方法が知られている(特許文献1参照)。これは、各DSPに対して各機能別に分割したDSPマイクロプログラムを一斉に内部メモリにロードしてから、必要な機能を任意に選択して実行するものである。しかし、DSP内部のメモリ容量の制限から保存可能なプログラムの数に限りがあった。 Furthermore, the memory capacity that can be used by the DSP has increased due to the progress of current semiconductor technology, and more complicated processing can be executed. It has appeared. Accordingly, there has been a demand for selecting a program to be executed according to the purpose. A method of selecting a program to be executed according to a purpose is known (see Patent Document 1). In this method, DSP microprograms divided for each DSP are loaded into the internal memory at the same time, and then necessary functions are arbitrarily selected and executed. However, the number of programs that can be saved is limited due to the limited memory capacity in the DSP.
DSP自身は複数のブート方法をサポートしており、製品時と開発時ではそれぞれ異なるブート方法を用いることができる。しかし図5に示すように、ブート方法の選択は、ブートモード選択DIPスイッチ56などの機械的な設定手段に依存している。したがって、いったん機器に組み込まれてしまうと、DSPカードを取り外して外部設定を変更しなければならないことから、容易にブート方法を切り替えることができなかった。例えば信号処理用プログラムをフラッシュROMに格納してフラッシュROMモードで運用し、プログラム改変時にはフラッシュROM更新用制御プログラムをホストやリンクモードによりブートしてフラッシュROMを更新する。しかし、一旦運用状態に入ると、DSPカードを停止してDIPスイッチを変更することはできず、その結果、DSPカード上で動作するプログラムは、常時、1種類だけという状況であった。 The DSP itself supports multiple boot methods, and different boot methods can be used for product and development. However, as shown in FIG. 5, the selection of the boot method depends on the mechanical setting means such as the boot mode selection DIP switch 56. Therefore, once installed in the equipment, the DSP card must be removed and the external settings must be changed, so the boot method could not be switched easily. For example, the signal processing program is stored in the flash ROM and operated in the flash ROM mode. When the program is modified, the flash ROM update control program is booted in the host or link mode to update the flash ROM. However, once the operation state is entered, the DSP card cannot be stopped and the DIP switch cannot be changed, and as a result, there is always only one type of program operating on the DSP card.
DSPに使用するプログラムの起動シーケンスは、図6(a)に示すように、DSPカードに対するリセットの解除から開始し、初期設定、信号処理を含め、全てのプログラムがフラッシュROMに格納されていた。したがって、プログラム全体は、初期化処理プログラムと信号処理プログラムを合わせて、DSP内部メモリに格納できる大きさに制限する必要があり、初期化処理プログラムは起動時1回しか使用しないにもかかわらず、運用時にもメモリ内に常駐する。DSP内部メモリの容量に限界があるので、初期化処理プログラムの大きさにより信号処理に割当てるプログラムの大きさが一意的に決められてしまうという問題点があった。
本発明は上記のような従来の問題点に鑑みてなされたもので、DSP内部メモリを有効に活用できるDSPシステムおよびそのブート方法を提供することを目的とする。 The present invention has been made in view of the above-described conventional problems, and an object of the present invention is to provide a DSP system that can effectively use the DSP internal memory and a boot method thereof.
リセットを伴わないブート機能があれば、メモリ内に必要な処理結果を残し、要らなくなったプログラムは新しいプログラムに上書きされて再ブートすることで新たな処理を引き続き実行することができる。図6(b)では2つのプログラムを順次再ブートすることで、必要な処理を連続して行うことができることを示している。また、データバスに接続された共有メモリを用いることにより、各DSP間で動作するプログラムのインターフェースを取ることも従来と同様に可能となる。本発明は、このようなリセットを伴わないブート方法を、複数のDSPに対して実現するDSPシステムおよびそのブート方法を提供する。 If there is a boot function that does not involve a reset, a necessary process result is left in the memory, and a program that is no longer needed can be overwritten by a new program and rebooted to continue executing a new process. FIG. 6B shows that necessary processing can be continuously performed by sequentially rebooting the two programs. Further, by using a shared memory connected to the data bus, it is possible to interface a program that operates between the DSPs as in the conventional case. The present invention provides a DSP system that implements such a boot method without a reset for a plurality of DSPs, and a boot method thereof.
本発明のデジタルシグナルプロセッサシステムは、バスに接続された第1デジタルシグナルプロセッサと、前記バスに接続され、前記第1デジタルシグナルプロセッサにより選択的に第1の起動指令を受けてブート制御される複数の第2デジタルシグナルプロセッサと、前記バスに接続され、前記第1,第2のデジタルシグナルプロセッサに第1のブートを行う初期プログラムを記憶するリードオンリーメモリと、前記第1のブートに続く第2ブート用プログラムを外部の遠隔端末から第2の起動指令によって、該プログラムを受信し、前記バスへのプロトコルに変換を行うプロトコル変換機能部と、この変換機能部により変換された統一的な方法にて前記第2ブート用プログラムを記憶する、書き換え可能なランダムアクセスメモリにより構成される外部記憶装置とを備え、前記第1のブートとして前記第1、第2のデジタルシグナルプロセッサの内部メモリ内に前記リードオンリーメモリから前記初期プログラムがロードされ起動した後、前記外部記憶装置上の前記第2ブート用プログラムが、第1のブートでロードされた前記初期プログラムの上に上書きされて記憶されることを特徴とする。 A digital signal processor system according to the present invention includes a first digital signal processor connected to a bus, and a plurality of devices connected to the bus and selectively controlled by a first start command by the first digital signal processor. A second digital signal processor, a read-only memory connected to the bus and storing an initial program for performing a first boot in the first and second digital signal processors, and a second following the first boot A protocol conversion function unit that receives a boot program from an external remote terminal according to a second start command and converts the program into a protocol to the bus, and a unified method converted by the conversion function unit Configured with a rewritable random access memory that stores the second boot program The first program is loaded from the read-only memory into the internal memory of the first and second digital signal processors and started as the first boot, and then on the external storage device. The second boot program is overwritten and stored on the initial program loaded in the first boot.
また、本発明のデジタルシグナルプロセッサシステムにおいては、前記外部記憶装置への前記第2のブート用プログラムのロード手順は、前記外部遠隔端末から任意のバス上に配した入出力装置を経由して送られた前記第2のブート用プログラムを前記プロトコル変換部にて変換された統一的な方法にて記憶することを特徴とする。 In the digital signal processor system of the present invention, the loading procedure of the second boot program to the external storage device is transmitted from the external remote terminal via an input / output device arranged on an arbitrary bus. The second boot program is stored by a unified method converted by the protocol conversion unit.
また、本発明のデジタルシグナルプロセッサシステムにおいては、前記外部記憶装置への前記第2ブート用プログラムのロード手順は、前記外部遠隔端末から一旦ホストCPUに前記第2ブート用プログラムを転送した後、該ホストCPUに第2の起動指令を発行した時点で前記第2ブート用プログラムを前記プロトコル変換部に送出しプロトコル変換された統一的な方法にて記憶することを特徴とする。 In the digital signal processor system of the present invention, the second boot program loading procedure to the external storage device may be performed by transferring the second boot program from the external remote terminal to the host CPU, When the second start command is issued to the host CPU, the second boot program is sent to the protocol conversion unit and stored in a unified manner after protocol conversion.
さらに、本発明のデジタルシグナルプロセッサシステムにおいては、前記第1デジタルシグナルプロセッサに対する前記第2ブート用プログラムのロードおよび実行手順は、前記初期プログラムを前記リードオンリーメモリからロードして実行後、前記外部遠隔端末が発行する第2の起動指令を受けて、再ブート対象の第2デジタルシグナルプロセッサに対して前記第1の起動指令を発行した後、前記第1デジタルシグナルプロセッサに内蔵されるダイレクトメモリアクセスコントローラの転送完了割込みベクタを前記第1デジタルシグナルプロセッサの内部メモリの先頭番地に設定し、ダイレクトメモリアクセスコントローラを起動し、前記第1デジタルシグナルプロセッサを停止状態にし、ダイレクトメモリアクセスコントローラにより前記内部メモリへのプログラムの転送を行い、ダイレクトメモリアクセス転送完了割込みを受けて前記第2ブート用プログラムの再ブートを実施することを特徴とする。 Furthermore, in the digital signal processor system of the present invention, the loading and execution procedure of the second boot program for the first digital signal processor is performed by loading the initial program from the read-only memory and executing the program. A direct memory access controller built in the first digital signal processor after receiving the second start command issued by the terminal and issuing the first start command to the second digital signal processor to be rebooted The transfer completion interrupt vector is set at the start address of the internal memory of the first digital signal processor, the direct memory access controller is started, the first digital signal processor is stopped, and the direct memory access controller The program is transferred to a partial memory, and the second boot program is rebooted upon receiving a direct memory access transfer completion interrupt.
さらに、本発明のデジタルシグナルプロセッサシステムにおいては、前記第2デジタルシグナルプロセッサに対する前記第2のブート用プログラムのロードおよび実行手順は、前記初期プログラムを前記リードオンリーメモリからロードして実行後、前記第1デジタルシグナルプロセッサから前記第1の起動指令を受けた場合、前記第2デジタルシグナルプロセッサに内蔵されるダイレクトメモリアクセスコントローラの転送完了割込みベクタを前記第2デジタルシグナルプロセッサの内部メモリの先頭番地に設定し、ダイレクトメモリアクセスコントローラを起動し、前記第2デジタルシグナルプロセッサを停止状態にし、ダイレクトメモリアクセスコントローラにより前記内部メモリへのプログラムの転送を行い、ダイレクトメモリアクセス転送完了割込みを受けて前記第2のブート用プログラムの再ブートを実施することを特徴とする。 Furthermore, in the digital signal processor system of the present invention, the second boot program loading and execution procedure for the second digital signal processor is performed by loading the initial program from the read-only memory and executing it. When the first start command is received from one digital signal processor, the transfer completion interrupt vector of the direct memory access controller built in the second digital signal processor is set to the start address of the internal memory of the second digital signal processor. Then, the direct memory access controller is started, the second digital signal processor is stopped, the program is transferred to the internal memory by the direct memory access controller, and the direct memory access is performed. In response to the transfer complete interrupt which comprises carrying out the re-boot of the second boot program.
さらに、本発明のデジタルシグナルプロセッサシステムのブート方法は、バスに接続された第1デジタルシグナルプロセッサと、前記バスに接続され、前記第1デジタルシグナルプロセッサにより選択的に第1の起動指令を受けてブート制御される複数の第2デジタルシグナルプロセッサと、前記バスに接続され、前記第1,第2のデジタルシグナルプロセッサに第1のブートを行う初期プログラムを記憶するリードオンリーメモリと、前記第1のブートに続く第2ブート用プログラムを外部の遠隔端末から第2の起動指令によって、該プログラムを受信し、前記バスへのプロトコルに変換を行うプロトコル変換機能部と、この変換機能部により変換された前記第2ブート用プログラムを記憶する、書き換え可能なランダムアクセスメモリにより構成される外部記憶装置とを有するデジタルシグナルプロセッサシステムにおいて、前記第1のブートとして前記第1、第2のデジタルシグナルプロセッサの内部メモリ内に前記リードオンリーメモリから前記初期プログラムがロードされ起動した後、前記外部記憶装置上の前記第2ブート用プログラムが、第1のブートでロードされた前記初期プログラムの上に上書きされて記憶されることを特徴とする。 Further, the boot method of the digital signal processor system of the present invention includes a first digital signal processor connected to a bus, and a first start command selectively received by the first digital signal processor connected to the bus. A plurality of second digital signal processors to be boot controlled, a read-only memory connected to the bus and storing an initial program for performing a first boot in the first and second digital signal processors; The second boot program following the boot is received from the external remote terminal by the second start command, and the program is received and converted into the protocol to the bus, and converted by the conversion function unit. A rewritable random access memory for storing the second boot program After the initial program is loaded from the read-only memory and started in the internal memory of the first and second digital signal processors as the first boot in the digital signal processor system having the external storage device formed The second boot program on the external storage device is overwritten and stored on the initial program loaded in the first boot.
本発明によれば、限られたDSPメモリ領域を有効に活用することができる。すなわち、リセットを伴わないプログラムを順次再起動することで、必要な処理を連続して行うことができ、また、データバスに接続された共有メモリを用いることにより、各DSP間で動作するプログラムのインターフェースを取ることもできる。またこのような構成をとることによってフラッシュROMの交換は必要なくなり、外部遠隔端末から任意の動作を各DSPに設定し運用することができる。 According to the present invention, a limited DSP memory area can be used effectively. In other words, by sequentially restarting programs that do not involve resetting, necessary processing can be performed continuously, and by using a shared memory connected to the data bus, programs that operate between DSPs You can also take an interface. Further, by adopting such a configuration, it is not necessary to replace the flash ROM, and any operation can be set and operated on each DSP from an external remote terminal.
以下、本発明の実施形態について図面を用いて説明する。本発明の一実施形態における、デジタルシグナルプロセッサシステムのブロック図を、図1に示す。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. A block diagram of a digital signal processor system in one embodiment of the present invention is shown in FIG.
図1において、複数のDSP(デジタルシグナルプロセッサ)1〜2と、種々のプロトコルのデータバスを接続するバスプロトコル変換機能部(バスブリッジ)3と、フラッシュROM5がデータバス11に接続され、揮発性のメモリからなる外部記憶装置4が、バスプロトコル変換機能部3に接続されてDSPカード13を構成している。このDSPカード13は複数枚、使用することができる。
In FIG. 1, a plurality of DSPs (digital signal processors) 1 and 2, a bus protocol conversion function unit (bus bridge) 3 for connecting data buses of various protocols, and a
遠隔端末6は、DSPカード13とデータバス9を共有したI/Oカード7と、DSPカード13とデータバス10を共有したホストCPU(中央演算装置)8等と通信することができる。DSPカード13は、複数のDSP1〜2から構成され、この中で再ブート対象のDSPは1以上でプログラムの機能に応じて変化する。外部記憶装置4は、例えばページメモリのような大容量のメモリで構成することができる。
The remote terminal 6 can communicate with the I / O card 7 that shares the data bus 9 with the
全体としての動作を図1にて説明した後、複数のDSPカードの起動フローチャートと各DSPの起動フローチャートを用いて詳細に説明していく。 The overall operation will be described with reference to FIG. 1, and will be described in detail with reference to a plurality of DSP card activation flowcharts and DSP activation flowcharts.
図1において遠隔端末6は、通信経路102によりホストCPU8上のデータベース12へ、プログラムを転送した後、ホストCPU8に対して起動指令を出力する。
In FIG. 1, the remote terminal 6 transfers a program to the
プログラムの転送は、例えばホストCPU8から通信経路103によりデータバス10を経由してDSPカード13内の外部記憶装置4にプログラムをロードすることにより行うことができる。このとき、全てのDSP1,2は外部記憶装置4に対するアクセスを行わないので、外部記憶装置4に対する排他処理は不要となる。また例としてUSB通信経路107によってUSB(Universal Serial Bus)等のI/Oカード7を経由しても、プログラムの転送することが可能である。
For example, the program can be transferred by loading the program from the host CPU 8 to the external storage device 4 in the
バスプロトコル変換機能部3は種々の変換を行い統一的な方法によって記憶するので、I/Oカード7やホストCPU8は、DSPカード13内の外部記憶装置4や、データバス11で使用されるプロトコルを意識せず、自己が属するデータバス9や、データバス10を用いてプログラムの転送を行うことが可能である。
Since the bus protocol conversion function unit 3 performs various conversions and stores them in a unified manner, the I / O card 7 and the host CPU 8 are used by the external storage device 4 in the
遠隔端末6は、プログラムのロードが完了した時点で、通信経路104にてDSP1へ起動指令を出力する。プログラムの転送と再ブート開始指令は、時間的に連続しており、DSP1が再ブートした時は、ホストCPU8はデータバス10のアクセスを完了しているので、再ブートは問題なく行われる。
The remote terminal 6 outputs a start command to the
図2に基づき、DSPカード13を制御するホストCPU8における起動シーケンスについて説明する。まず、遠隔端末6から起動指令を受信しているかどうかを判断する(S201)。起動指令を受信していなければ、受信をするまで待機する。起動指令を受信したらデータベース12よりプログラムデータを読み込む(S202)。そして、DSPカード13の数だけ順次DSPカード13の外部記憶装置4へプログラムを転送する(S203)。このプログラムの転送が完了した後、各DSPカード13に対して起動指令を出力する(S204)。
Based on FIG. 2, the activation sequence in the host CPU 8 that controls the
DSPカード13内のDSP1はマスターとして動作し、それ以外のDSP2はスレーブとして動作している。まず、マスターDSPであるDSP1の起動シーケンスにつき、図3を用いて説明する。DSP1は、電源が投入された後フラッシュROM5から初期プログラムをロードし実行する(S301)。通信経路101によりフラッシュROM5から初期プログラムを起動した後、ホストCPU8、またはI/Oカード7を経由した遠隔端末6が発行する起動指令を待つ(S302)。このとき、DSP1はデータバス11及び外部記憶装置4へアクセスしない。遠隔端末6は、次の2つの方法により、DSP用プログラムをDSPカード内の記憶装置にロードすることができる。
The
(1)通信経路107により、遠隔端末6はI/Oカード7を経由して、DSPカード13内の外部記憶装置4にプログラムをロードする。
(1) The remote terminal 6 loads the program to the external storage device 4 in the
(2)通信経路102により、遠隔端末6は一旦ホストCPU8にプログラムを転送した後、ホストCPU8に対して起動指令を出力する。ホストCPU8は通信経路103により、データバス10を経由してDSPカード13内の外部記憶装置4にプログラムをロードする。
(2) The remote terminal 6 once transfers the program to the host CPU 8 through the
バスプロトコル変換機能部3により、I/Oカード7やホストCPU8は、DSPカード13の外部記憶装置4や、データバス11を意識せず、自己が属するデータバス9や、データバス10を用いてプログラムの転送を行う。遠隔端末6は、プログラムのロードが完了した時点で、通信経路108によって、I/Oカード7を経由してDSP1へ起動指令を出力する。または、通信経路104によって、ホストCPU8を経由してDSP1へ起動指令を出力する。
The bus protocol conversion function unit 3 allows the I / O card 7 and the host CPU 8 to use the data bus 9 and the data bus 10 to which the I / O card 7 and the host CPU 8 belong without regard to the external storage device 4 and the data bus 11 of the
DSP1は起動指令を受信した場合、通信経路105によって、DSPカード13内の他の複数のDSPのすべてについて(S302)、再ブート対象かどうかを調べ(S303)、再ブート対象DSP2へ起動指令を出力する(S304)。このとき、番号2〜NのDSP2は、データバス11及び外部記憶装置4へアクセスしていないので、起動指令を出力する際、データバス11の排他制御を考慮しなくて良い。
When the
現在実行中のプログラムに上書きした場合、DSPはその実行を停止してしまう。そのため、プログラムの読み込みは、DSPが内蔵するDMA(Direct Memory Access)コントローラを用いると共に、DSPを一旦停止する。さらに、読み込んだ先頭番地に実行を移すため、内蔵DMAコントローラの転送完了割込みベクタを内部メモリの先頭番地に設定する(S305)。以上の準備が終わったら、DMAコントローラを起動し、DSPを停止状態にする。DMAコントローラは、設定に従って内部メモリへプログラムの転送を行い、(S306)、最後にDMA転送完了割込みを受けてプログラムの再起動を実施する(S307)。 If the program currently being executed is overwritten, the DSP stops its execution. Therefore, reading of the program uses a DMA (Direct Memory Access) controller built in the DSP and temporarily stops the DSP. Furthermore, in order to transfer execution to the read start address, the transfer completion interrupt vector of the built-in DMA controller is set to the start address of the internal memory (S305). When the above preparation is completed, the DMA controller is activated and the DSP is brought into a stopped state. The DMA controller transfers the program to the internal memory according to the setting (S306), and finally receives the DMA transfer completion interrupt and restarts the program (S307).
DSP1は、起動指令を出力するDSPを選択できるため、任意のDSPのみ再起動をかけることが可能である。
Since the
次にスレーブDSPである複数のDSP2(2〜N)の起動シーケンスについて図4を用いて説明する。DSP2(2〜N)は、通信経路109によってフラッシュROM5から初期プログラムを起動した(S401)後、DSP1が発行する起動指令を待つ(S402)。このとき、各DSPはデータバス11及び外部記憶装置4へアクセスしない。
Next, a startup sequence of the plurality of DSPs 2 (2 to N) which are slave DSPs will be described with reference to FIG. The DSP 2 (2 to N) starts an initial program from the
DSP1より起動指令を受信した場合、通信経路106によって、外部記憶装置4に格納されたプログラムを内部メモリへ読み込み、読み込んだ先頭番地にジャンプしてプログラムを実行する。先にも述べたように、現在実行中のプログラムに上書きした場合、DSPはその実行を停止してしまう。そのため、プログラムの読み込みは、DSPが内蔵するDMAコントローラを用いると共に、DSPを一旦停止する。
When an activation command is received from the
さらに、読み込んだ先頭番地に実行を移すため、内蔵DMAコントローラの転送完了割込みベクタを内部メモリの先頭番地に設定する(S403)。以上の準備が終わったら、DMAコントローラを起動し、DSPを停止状態にする。DMAコントローラは、設定に従って内部メモリへプログラムの転送を行い(S404)、最後にDMA転送完了割込みを受けてプログラムの再起動を実施する(S405)。 Further, in order to transfer execution to the read first address, the transfer completion interrupt vector of the built-in DMA controller is set to the first address of the internal memory (S403). When the above preparation is completed, the DMA controller is activated and the DSP is brought into a stopped state. The DMA controller transfers the program to the internal memory according to the setting (S404), and finally restarts the program upon receiving a DMA transfer completion interrupt (S405).
以上説明したように、本発明の上記実施形態では、複数のDSPに対して任意のプログラムをロードしリセットを行わないでブートすることができる。 As described above, in the above embodiment of the present invention, it is possible to boot an arbitrary program to a plurality of DSPs without loading any reset.
このようにリセットを伴わずに再ブートができるため、ブートを繰り返すことで複雑なDSPカードの設定処理や計算に用いる大量の初期値データ作成を実行できるようになる。 Since rebooting can be performed without resetting in this way, a large amount of initial value data used for complex DSP card setting processing and calculation can be executed by repeating booting.
また、上記実施形態では、起動後1回しか使用しない初期プログラムを完全に書き換えに再ブートし別プログラムにすることによって、より複雑な演算処理に対して多くのメモリ領域を割り当てることができる。しかし、本発明は上記初期プラグラムを完全でなくその一部を書き換えるようにしてもよく、その場合にも従来より多くのメモリ領域を使用することが可能である。 Further, in the above-described embodiment, an initial program that is used only once after startup can be completely rewritten and rebooted to be a separate program, so that more memory areas can be allocated for more complicated arithmetic processing. However, according to the present invention, the initial program may not be completely rewritten, and a part thereof may be rewritten. In this case, more memory areas can be used than in the past.
また、このような構成にすることによってフラッシュROMの更新が不要となり、メンテナンス性が著しく向上する。バスプロトコル変換機能部が、種々のプロトコルによるプログラム転送を可能とし、かつ外部記憶装置4に対するアクセス方法が隠蔽化されるため、DSPカード13内部の外部記憶装置4に対するデータ転送方法が統一されるという利点を有する。
Also, with such a configuration, it is not necessary to update the flash ROM, and the maintainability is significantly improved. The bus protocol conversion function unit enables program transfer according to various protocols, and the access method for the external storage device 4 is concealed, so that the data transfer method for the external storage device 4 inside the
なお、上記実施形態におけるフラッシュROM5は、フラッシュ型でなくともよい。このように本発明は上記実施形態に限定されるものではなく、本発明の技術思想の範囲内で種々変形して実施可能である。
Note that the
1,2,51,52・・・デジタルシグナルプロセッサ、
3・・・バスプロトコル変換機能部、
4・・・外部記憶装置、
5,54・・・フラッシュROM、
6・・・遠隔端末、
7・・・I/Oカード、
8・・・ホストCPU、
9、10,11、55・・・データバス、
12・・・データベース、
13、50・・・DSPカード、
53・・・共通メモリ、
56・・・ブートモード設定DIPスイッチ、
101,102、103,104、105、106、107,108・・・通信経路。
1, 2, 51, 52 ... Digital signal processor,
3. Bus protocol conversion function part,
4 ... External storage device,
5, 54 ... Flash ROM,
6 ... Remote terminal,
7 ... I / O card,
8 ... Host CPU,
9, 10, 11, 55 ... data bus,
12 ... Database,
13, 50 ... DSP card,
53 ... Common memory,
56 ... Boot mode setting DIP switch,
101, 102, 103, 104, 105, 106, 107, 108 ... communication paths.
Claims (7)
前記バスに接続され、前記第1デジタルシグナルプロセッサにより選択的に第1の起動指令を受けてブート制御される複数の第2デジタルシグナルプロセッサと、
前記バスに接続され、前記第1,第2のデジタルシグナルプロセッサに第1のブートを行う初期プログラムを記憶するリードオンリーメモリと、
前記第1のブートに続く第2ブート用プログラムを外部の遠隔端末から第2の起動指令によって、該プログラムを受信し、前記バスへのプロトコルに変換を行うプロトコル変換機能部と、
この変換機能部により変換された前記第2ブート用プログラムを記憶する、書き換え可能なランダムアクセスメモリにより構成される外部記憶装置とを備え、
前記第1のブートとして前記第1、第2のデジタルシグナルプロセッサの内部メモリ内に前記リードオンリーメモリから前記初期プログラムがロードされ起動した後、前記外部記憶装置上の前記第2ブート用プログラムが、第1のブートでロードされた前記初期プログラムの上に上書きされて記憶されることを特徴とするデジタルシグナルプロセッサシステム。 A first digital signal processor connected to the bus;
A plurality of second digital signal processors connected to the bus and controlled to be booted by selectively receiving a first start command by the first digital signal processor;
A read-only memory connected to the bus and storing an initial program for performing a first boot in the first and second digital signal processors;
A protocol conversion function unit that receives the second boot program following the first boot from an external remote terminal by a second activation command and converts the program into a protocol for the bus;
An external storage device configured with a rewritable random access memory for storing the second boot program converted by the conversion function unit;
After the initial program is loaded from the read-only memory into the internal memory of the first and second digital signal processors and started as the first boot, the second boot program on the external storage device is A digital signal processor system, wherein the initial program loaded in the first boot is overwritten and stored.
前記第1のブートとして前記第1、第2のデジタルシグナルプロセッサの内部メモリ内に前記リードオンリーメモリから前記初期プログラムがロードされ起動した後、前記外部記憶装置上の前記第2ブート用プログラムが、第1のブートでロードされた前記初期プログラムの上に上書きされて記憶されることを特徴とするデジタルシグナルプロセッサシステムにおけるブート方法。 A first digital signal processor connected to a bus; a plurality of second digital signal processors connected to the bus and selectively boot-controlled by the first digital signal processor in response to a first start command; A read-only memory connected to a bus and storing an initial program for performing a first boot in the first and second digital signal processors, and a second boot program following the first boot from an external remote terminal A protocol conversion function unit that receives the program in response to a second start command and converts the program into a protocol for the bus, and stores the second boot program by a unified method converted by the conversion function unit Digital signal amplifier having an external storage device composed of a rewritable random access memory In the processor system,
After the initial program is loaded from the read-only memory into the internal memory of the first and second digital signal processors and started as the first boot, the second boot program on the external storage device is A boot method in a digital signal processor system, wherein the initial program loaded in the first boot is overwritten and stored.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005292501A JP4791792B2 (en) | 2005-10-05 | 2005-10-05 | Digital signal processor system and boot method thereof. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005292501A JP4791792B2 (en) | 2005-10-05 | 2005-10-05 | Digital signal processor system and boot method thereof. |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007102544A true JP2007102544A (en) | 2007-04-19 |
JP4791792B2 JP4791792B2 (en) | 2011-10-12 |
Family
ID=38029416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005292501A Active JP4791792B2 (en) | 2005-10-05 | 2005-10-05 | Digital signal processor system and boot method thereof. |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4791792B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008108064A (en) * | 2006-10-25 | 2008-05-08 | Toshiba Corp | Digital signal processor (dsp) system and starting method of digital signal processor |
WO2017088531A1 (en) * | 2016-03-28 | 2017-06-01 | 中车青岛四方车辆研究所有限公司 | Tigersharc series dsp start-up management chip and method |
CN115268971A (en) * | 2022-09-27 | 2022-11-01 | 北京东远润兴科技有限公司 | Updating method, device, equipment and storage medium of signal processing system |
-
2005
- 2005-10-05 JP JP2005292501A patent/JP4791792B2/en active Active
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008108064A (en) * | 2006-10-25 | 2008-05-08 | Toshiba Corp | Digital signal processor (dsp) system and starting method of digital signal processor |
WO2017088531A1 (en) * | 2016-03-28 | 2017-06-01 | 中车青岛四方车辆研究所有限公司 | Tigersharc series dsp start-up management chip and method |
RU2641465C1 (en) * | 2016-03-28 | 2018-01-17 | СиЭрЭрСи ЦИНДАО СЫФАН РОЛЛИН СТОК РИСЁРЧ ИНСТИТЬЮТ КО., ЛТД. | CHIP AND METHOD OF CONTROLLING START OF DIGITAL SIGNAL PROCESSOR TigerSharc |
US10203962B2 (en) | 2016-03-28 | 2019-02-12 | Crrc Qingdao Sifang Rolling Stock Research Institute Co., Ltd. | Tigersharc DSP boot management chip and method |
CN115268971A (en) * | 2022-09-27 | 2022-11-01 | 北京东远润兴科技有限公司 | Updating method, device, equipment and storage medium of signal processing system |
CN115268971B (en) * | 2022-09-27 | 2023-01-10 | 北京东远润兴科技有限公司 | Updating method, device, equipment and storage medium of signal processing system |
Also Published As
Publication number | Publication date |
---|---|
JP4791792B2 (en) | 2011-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3491519B1 (en) | Optimized uefi reboot process | |
JP2007206885A (en) | Computer system and system starting method | |
US7711941B2 (en) | Method and apparatus for booting independent operating systems in a multi-processor core integrated circuit | |
JPH05242057A (en) | Method for starting multi-processor system | |
KR20080001268A (en) | Portable device and method supporting multi operating system | |
US11216284B2 (en) | Multi-die and multi-core computing platform and booting method therefor | |
GB2529740A (en) | Data processing systems | |
JP2005301639A (en) | Method and program for handling os failure | |
TW201342215A (en) | Boot strap processor assignment for a multi-core processing unit | |
US9268577B2 (en) | Information processing apparatus | |
JP4791792B2 (en) | Digital signal processor system and boot method thereof. | |
JP2007206933A (en) | Information processor, boot loader generation method and program transfer method in information processor | |
US8402260B2 (en) | Data processing apparatus having address conversion circuit | |
JPS61180352A (en) | Down-loading system for program | |
US8176303B2 (en) | Multiprocessor communication device and methods thereof | |
TW201216155A (en) | Embedded system and program updating method of the same | |
JP2011059787A (en) | Digital signal processor system and starting method for digital signal processor | |
JP4985483B2 (en) | Computer system, network bootload system, and bootload method thereof | |
WO2016036281A1 (en) | Device for the direct mapping of data addresses | |
JP2014021540A (en) | Digital signal processing system, digital signal processing system booting device and booting method of digital signal processing system | |
JP2015191606A (en) | Information processing apparatus, information processing apparatus control method, and information processing apparatus control program | |
TWI840849B (en) | Computing system, computer-implemented method, and computer-program product | |
CN113867835B (en) | Device and method for dynamic loading of DSP | |
JP2001256055A (en) | Program download system | |
JP2005173830A (en) | Computer system and program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110628 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110722 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4791792 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |