JP2007097246A - Controller for self-excited transformer - Google Patents

Controller for self-excited transformer Download PDF

Info

Publication number
JP2007097246A
JP2007097246A JP2005279580A JP2005279580A JP2007097246A JP 2007097246 A JP2007097246 A JP 2007097246A JP 2005279580 A JP2005279580 A JP 2005279580A JP 2005279580 A JP2005279580 A JP 2005279580A JP 2007097246 A JP2007097246 A JP 2007097246A
Authority
JP
Japan
Prior art keywords
voltage
converter
circuit
value
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005279580A
Other languages
Japanese (ja)
Inventor
Midori Otsuki
槻 みどり 大
Noriko Kawakami
上 紀 子 川
Atsuyuki Ishii
井 淳 之 石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba System Technology Corp
Original Assignee
Toshiba Corp
Toshiba System Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba System Technology Corp filed Critical Toshiba Corp
Priority to JP2005279580A priority Critical patent/JP2007097246A/en
Publication of JP2007097246A publication Critical patent/JP2007097246A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Rectifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a controller for a self-excited converter which can output active and reactive power while keeping a DC voltage constant as an entire system while keeping the DC voltage at every converter equally, regardless of the operation point of active power or reactive power, when controlling voltage type self-excited converters whose DC sides are connected in series. <P>SOLUTION: In the case that a plurality of converters 1 and 1' are connected in series on a DC side, a voltage obtained by standardizing the magnitude Edn of a DC voltage at each converter is set as P, and a value Edn<SP>P</SP>is obtained by P-multiplying each active power operation point, or a value (Edn/Edt)<SP>P</SP>is obtained by dividing the ED voltage Edn at each converter with an average voltage Edt, thus correcting the DC voltage of the converter by multiplying or dividing the amplitude of an AC output voltage of the converter by using these values. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、電力系統において、直流送電／直流連系システム、電力供給システム、あるいは、静止型無効電力補償装置に用いられる電圧型自励式変換器の制御装置に関する。   The present invention relates to a control device for a voltage-type self-excited converter used in a DC power transmission / DC interconnection system, a power supply system, or a static reactive power compensator in a power system.

異なる電力系統間で電力を融通する場合、各交流系統に電圧型自励式変換器を設置し、これらの変換器の直流端子間を相互に接続する直流送電／直流連系システムが用いられる。また、電池等の直流電源から交流系統へ電力を供給する場合や静止型無効電力補償装置にも、電圧型自励式変換器が使用される。   When power is interchanged between different power systems, a DC power transmission / DC interconnection system is used in which voltage-type self-excited converters are installed in each AC system and the DC terminals of these converters are connected to each other. A voltage-type self-excited converter is also used for supplying electric power from a DC power source such as a battery to an AC system or for a static reactive power compensator.

電力用の自励式変換器システムでは、スイッチング損失と高調波を減らすため、複数の変換器及び変圧器を接続した多段システムを採用する場合が多い。また高電圧化により損失を低減するため、直流回路側を直列接続する場合がある（例えば、特許文献１参照。）。 図２１は直流側で直列接続された多段自励式変換器システムの構成とこれを制御する制御部のブロック図である。同図において、複数の自励式変換器１、１’の直流側は直列接続され、直流キャパシタ２、２’が直列接続された両端が直流線路や直流電源等に接続される。交流側は系統側巻線が直列接続された複数の変圧器３、３’を介して交流母線４に接続されている。図２１では分かりやすくするために２段システムとしたが、４段、６段、あるいは８段などのシステムが採用される。   In a self-excited converter system for electric power, a multi-stage system in which a plurality of converters and transformers are connected is often employed in order to reduce switching loss and harmonics. In order to reduce loss by increasing the voltage, the DC circuit side may be connected in series (for example, see Patent Document 1). FIG. 21 is a block diagram of a configuration of a multistage self-excited converter system connected in series on the DC side and a control unit for controlling the same. In the figure, the DC sides of a plurality of self-excited converters 1, 1 ′ are connected in series, and both ends where DC capacitors 2, 2 ′ are connected in series are connected to a DC line, a DC power source, or the like. The alternating current side is connected to the alternating current bus 4 via a plurality of transformers 3, 3 'connected in series to the system side winding. In FIG. 21, a two-stage system is used for easy understanding, but a four-stage, six-stage, or eight-stage system is employed.

ここで、システム全体の直流電圧すなわち端子ＰＮ間の電圧は、一定に保たれるように変換器の有効電力によって制御される。例えば、直流送電システムや直流連系システムなど直流回路を介して２端子以上の変換器システムが接続される場合には、いずれか１つの端子で直流電圧制御が行われ、残りの端子では有効電力制御が行われる。静止型無効電力補償装置の場合には常時直流電圧制御が行われ、適切な有効電力で直流キャパシタを充放電することにより電圧を定格値に維持する。直流電源システムの場合には直流電源が接続されていて端子ＰＮ間の電圧は一定である。図２１では直流電圧制御を行う自励式変換器端子として用いられる変換器システムの構成を示している。   Here, the DC voltage of the entire system, that is, the voltage between the terminals PN is controlled by the active power of the converter so as to be kept constant. For example, when a converter system having two or more terminals is connected via a DC circuit, such as a DC power transmission system or a DC interconnection system, DC voltage control is performed at one of the terminals, and active power is applied to the remaining terminals. Control is performed. In the case of a static reactive power compensator, DC voltage control is always performed, and the voltage is maintained at the rated value by charging and discharging the DC capacitor with appropriate active power. In the case of a DC power supply system, a DC power supply is connected and the voltage between the terminals PN is constant. FIG. 21 shows a configuration of a converter system used as a self-excited converter terminal that performs DC voltage control.

図２１では直流電圧検出回路５により端子ＰＮ間の直流電圧Ｅｄが検出されて指令値Ｅｄｒｅｆとつきあわされ、その差分が直流電圧制御回路６に入力される。一方、交流電圧検出回路７により検出された交流電圧Ｖａｃと交流電流検出回路８により検出された交流電流Ｉａｃから無効電力検出器９により無効電力Ｑが演算され、無効電力の指令値Ｑｒｅｆとつきあわされ、その差分が無効電力制御回路１０に入力される。直流電圧制御回路６及び無効電力制御回路１０はそれぞれ比例積分回路等で構成されており、指令値と検出値の差分がゼロに近づくような制御信号Ｉｄｒｅｆ、Ｉｑｒｅｆを出力する。Ｉｄｒｅｆは有効電力成分の電流指令値、Ｉｑｒｅｆは無効電力成分の電流指令値として交流電流制御回路１１に加えられる。   In FIG. 21, the DC voltage Ed between the terminals PN is detected by the DC voltage detection circuit 5 and associated with the command value Edref, and the difference is input to the DC voltage control circuit 6. On the other hand, the reactive power Q is calculated by the reactive power detector 9 from the AC voltage Vac detected by the AC voltage detecting circuit 7 and the AC current Iac detected by the AC current detecting circuit 8, and is associated with the reactive power command value Qref. The difference is input to the reactive power control circuit 10. The DC voltage control circuit 6 and the reactive power control circuit 10 are each composed of a proportional integration circuit or the like, and output control signals Idref and Iqref so that the difference between the command value and the detection value approaches zero. Idref is applied to the alternating current control circuit 11 as a current command value of the active power component, and Iqref is applied as a current command value of the reactive power component.

自励式変換器では交流出力側において有効電力と無効電力を独立に制御することが可能で、その手段として一般的に直交軸（ｄｑ軸）電流制御が行われる。図２１に示すように、位相検出回路１２により検出された交流電圧位相θと電流検出回路８により得られた変換器の交流出力電流が直交軸変換回路１９に加えられ、三相出力電流Ｉｒ、Ｉｓ、Ｉｔが下記の（１），（２）式により有効電力成分Ｉｄと無効電力成分Ｉｑの直交軸量に変換される。
Ｉα＝（２×Ｉｒ−Ｉｓ−Ｉｔ）／３、Ｉβ＝（Ｉｓ−Ｉｔ）／√３…（１）
Ｉｄ＝１α×ｃｏｓθ＋Ｉβ×ｓｉｎθ、Ｉｑ＝Ｉα×ｓｉｎθ−Ｉβ×ｃｏｓθ
…（２） In the self-excited converter, active power and reactive power can be controlled independently on the AC output side, and orthogonal axis (dq axis) current control is generally performed as the means. As shown in FIG. 21, the AC voltage phase θ detected by the phase detection circuit 12 and the AC output current of the converter obtained by the current detection circuit 8 are added to the orthogonal axis conversion circuit 19, and the three-phase output current Ir, Is and It are converted into orthogonal axis amounts of the active power component Id and the reactive power component Iq by the following equations (1) and (2).
Iα = (2 × Ir−Is−It) / 3, Iβ = (Is−It) / √3 (1)
Id = 1α × cos θ + Iβ × sin θ, Iq = Iα × sin θ−Iβ × cos θ
... (2)

ＩｄとＩｑは交流電流制御回路１１に入力され、それぞれが上記の直流電圧制御回路６及び無効電力制御回路１０から与えられた指令値Ｉｄｒｅｆ、Ｉｑｒｅｆに追従するような交流出力電圧信号Ｖｄｃ、Ｖｑｃが出力され、これらの信号に基づいて各自励式変換器１、１’ごとにパルス発生回路１４、１４’によりスイッチングパルスが与えられる。Ｖｄｃは系統電圧と同位相成分、Ｖｑｃは直交位相成分である。   Id and Iq are input to the AC current control circuit 11, and AC output voltage signals Vdc and Vqc that follow the command values Idref and Iqref respectively supplied from the DC voltage control circuit 6 and the reactive power control circuit 10 are generated. Based on these signals, a switching pulse is given to each self-excited converter 1, 1 ′ by the pulse generation circuits 14, 14 ′. Vdc is the same phase component as the system voltage, and Vqc is a quadrature component.

図２２は図２１に示す従来の制御装置におけるパルス発生回路１４、１４’の詳細な構成を示すブロック図であり、自励式変換器の一般的な制御で使われるパルス幅変調（ＰＷＭ）を行なう場合の回路である。交流電流制御回路１１から与えられた交流出力電圧信号Ｖｄｃ、Ｖｑｃはそれぞれゲイン回路１５、１５’により変換係数Ｋｃｍ倍され、その出力Ｃｍｄ、ＣｍｑはＰＷＭ正弦波信号のｄｑ軸成分の波高値となる。Ｋｃｍは交流定格電圧と直流電圧の比率から、次式によって演算される。
Ｋｃｍ＝Ｋ×Ｖｂａｓｅ／Ｅｄ …（３）
ここで、ＫはＰＷＭのパルス数で決まる一定の係数、Ｖｂａｓｅは変圧器２次側電圧定格、Ｅｄは直流電圧の定格値又は検出値である。Ｃｍｄ、Ｃｍｑと系統電圧位相θから次式により、正弦波発生回路１６、１６’でＰＷＭ制御で使用する三相の正弦波信号を発生する。
Ｃｍｒ＝Ｃｍ×ｃｏｓ（θ＋δ）
Ｃｍｓ＝Ｃｍ×ｃｏｓ（θ＋δ−１２０°）
Ｃｍｔ＝Ｃｍ×ｃｏｓ（θ＋δ＋１２０°）
Ｃｍ＝√（Ｃｍｄ２＋Ｃｍｑ２）
δ＝ｔａｎ−１（Ｃｍｑ／Ｃｍｄ）） …（４） FIG. 22 is a block diagram showing a detailed configuration of the pulse generation circuits 14 and 14 ′ in the conventional control device shown in FIG. 21, and performs pulse width modulation (PWM) used in general control of the self-excited converter. Circuit. The AC output voltage signals Vdc and Vqc given from the AC current control circuit 11 are multiplied by the conversion coefficient Kcm by the gain circuits 15 and 15 ', respectively, and the outputs Cmd and Cmq become the peak values of the dq axis components of the PWM sine wave signal. . Kcm is calculated by the following equation from the ratio between the rated AC voltage and the DC voltage.
Kcm = K × Vbase / Ed (3)
Here, K is a constant coefficient determined by the number of PWM pulses, Vbase is a transformer secondary voltage rating, and Ed is a DC voltage rating or detection value. From the Cmd, Cmq and the system voltage phase θ, a sine wave generation circuit 16, 16 ′ generates a three-phase sine wave signal used in PWM control by the following equation.
Cmr = Cm × cos (θ + δ)
Cms = Cm × cos (θ + δ−120 °)
Cmt = Cm × cos (θ + δ + 120 °)
Cm = √ (Cmd2 + Cmq2)
δ = tan −1 (Cmq / Cmd)) (4)

すなわち、Ｖｄｃ、Ｖｑｃの絶対値が大きいほどＰＷＭ正弦波信号の波高値が大きくなり、結果として変換器出力電圧が大きな値となる。またＶｄｃに対するＶｑｃが大きいほど、系統電圧に対する変換器出力電圧の位相差が大きくなる。   That is, as the absolute values of Vdc and Vqc are increased, the peak value of the PWM sine wave signal is increased, and as a result, the converter output voltage is increased. Further, the larger the Vqc with respect to Vdc, the larger the phase difference of the converter output voltage with respect to the system voltage.

一方、系統電圧位相θに対して、各変換器ごとに異なる値の位相角φ、φ’を加算した値を使って搬送波発生回路１７、１７’でＰＷＭ搬送波信号を発生し、大小比較回路１８、１８’において正弦波発生回路１６、１６’の出力である各相ごとの正弦波信号と突合せを行い、その大小関係によって変換器の各アームに与えるパルス信号を発生する。この結果、変換器１、１’の交流側に矩形波電圧が発生し、ＰＷＭ正弦波信号の波高値が大きいほどこの矩形波の基本波成分が大きくなり、また直流電圧の大きさにも比例する。上記（３）式で示した変換係数はこれらの関係を正確に反映させるためのものである。   On the other hand, a PWM carrier wave signal is generated by carrier wave generation circuits 17 and 17 ′ using a value obtained by adding phase angles φ and φ ′ having different values for each converter with respect to system voltage phase θ. , 18 ′, a sine wave signal for each phase which is an output of the sine wave generating circuits 16, 16 ′ is matched, and a pulse signal to be given to each arm of the converter is generated according to the magnitude relationship. As a result, a rectangular wave voltage is generated on the AC side of the converter 1, 1 ′, and the fundamental wave component of the rectangular wave increases as the peak value of the PWM sine wave signal increases, and is proportional to the magnitude of the DC voltage. To do. The conversion coefficient expressed by the above equation (3) is for accurately reflecting these relationships.

以上の結果、変換器はＰＮ間直流電圧Ｅｄを指令値Ｅｄｒｅｆに保つような有効電力、指令値Ｑｒｅｆと等しい無効電力を出力するように、出力電圧の波高値と系統電圧に対する位相差を制御しながら運転する。
特開２００３−３３０３９号公報 As a result, the converter controls the phase difference between the peak value of the output voltage and the system voltage so as to output active power that maintains the inter-PN DC voltage Ed at the command value Edref and reactive power that is equal to the command value Qref. Drive while.
JP 2003-33039 A

図２１に示した従来のシステムでは、端子ＰＮ間の直流電圧を指令値に保つような運転が行なわれるが、その際、各変換器ごとの直流電圧、すなわち、ＰＺ間電圧、ＺＮ間電圧が必ずしも等しい値とはならず、極端な場合には一方が負の値、他方が定格の２倍以上の値といったアンバランスが生じ、正常な運転が行なえなくなる。これを防止するために、例えば、各変換器の直流電圧を検出し、それぞれに対して直流電圧制御を行う方法が考えられるが、その場合には変換器ごとに交流電流制御回路も必要となり、制御装置のコストが高くなるという問題がある。また交流電流制御を個別に行うためには変圧器３の１次側は図２１のような直列接続はできず、重列にする必要があって主回路を含めてシステム全体の構成を変更する必要がでてくる。   In the conventional system shown in FIG. 21, operation is performed such that the DC voltage between terminals PN is maintained at a command value. At this time, the DC voltage for each converter, that is, the voltage between PZ and the voltage between ZN is The values are not necessarily equal, and in an extreme case, an imbalance occurs in which one is a negative value and the other is a value more than twice the rating, and normal operation cannot be performed. In order to prevent this, for example, a method of detecting the DC voltage of each converter and performing DC voltage control on each of them can be considered, but in that case, an AC current control circuit is also required for each converter, There exists a problem that the cost of a control apparatus becomes high. Further, in order to perform the AC current control individually, the primary side of the transformer 3 cannot be connected in series as shown in FIG. 21 and needs to be arranged in multiple rows, and the configuration of the entire system including the main circuit is changed. Necessity comes out.

変圧器３の１次側が直列接続されたシステムで各変換器ごとの直流電圧を制御するためには、出力電圧を調整することにより各変換器個別に有効電力の増減を行なって直流キャパシタ２、２’の充放電を行なう必要がある。この動作原理を図２３のベクトル図で説明する。系統電圧をＶｓ、変換器出力電圧をＶｉ、系統側から変換器へ流れる電流をＩとする。系統電圧Ｖｓと電流Ｉは各変換器共通であり変化しないため、個別に有効電力Ｐを調整するためには変換器出力電圧Ｖｉを変化させる必要がある。ＶｉとＩの同位相成分が有効電力なので、直流電圧を大きくしたい場合、すなわち、有効電力を順変換方向に増加させたい場合には、図２３（ａ）〜（ｄ）にそれぞれ点線で示すＶｉ’のように変換器出力電圧を変化させればよい。すなわち、（ａ）の順変換器運転時（Ｐ＞０）にはＶｉのＶｄｃ成分すなわち系統電圧と同位相成分を増加させ、（ｂ）の逆変換器運転時（Ｐ＜０）には逆にＶｄｃ成分を減少させる必要がある。さらに、有効電力がゼロで無効電力のみ出力している場合、（ｃ）の誘導性運転時（Ｖｓ＞Ｖｉ）にはＶｉのＶｑｃ成分すなわち系統電圧と直交した成分を遅れ方向に増加させ、（ｄ）の容量性運転時（Ｖｓ＜Ｖｉ）にはＶｑｃ成分を進み方向に増加させる必要がある。このように、変換器個別の直流電圧を調節する場合には有効電力及び無効電力の運転点によって出力電圧を変化させるための操作が異なるという問題がある。   In order to control the DC voltage for each converter in a system in which the primary side of the transformer 3 is connected in series, the active capacitor is individually increased or decreased by adjusting the output voltage to adjust the output voltage. 2 'charge / discharge needs to be performed. This operation principle will be described with reference to the vector diagram of FIG. The system voltage is Vs, the converter output voltage is Vi, and the current flowing from the system side to the converter is I. Since the system voltage Vs and the current I are common to each converter and do not change, it is necessary to change the converter output voltage Vi in order to adjust the active power P individually. Since the in-phase component of Vi and I is active power, when it is desired to increase the DC voltage, that is, when it is desired to increase the active power in the forward conversion direction, Vi indicated by dotted lines in FIGS. 23 (a) to 23 (d), respectively. Just change the output voltage of the converter like '. That is, during the forward converter operation of (a) (P> 0), the Vdc component of Vi, that is, the in-phase component of the system voltage, is increased, and the reverse converter operation (P <0) of (b) is reversed. It is necessary to reduce the Vdc component. Further, when the active power is zero and only the reactive power is output, during the inductive operation (c) (Vs> Vi), the Vqc component of Vi, that is, the component orthogonal to the system voltage is increased in the delay direction, During capacitive operation (d) (Vs <Vi), it is necessary to increase the Vqc component in the forward direction. As described above, when the DC voltage of each converter is adjusted, there is a problem that the operation for changing the output voltage differs depending on the operating points of the active power and the reactive power.

これを解決するために、特許文献１では、有効電力と無効電力の指令値、及び直流電圧の偏差から、適切な加算値を演算してＶｄｃ、Ｖｑｃに割り振ることによって各変換器の直流電圧を均等に制御する方法を提案している。   In order to solve this, in Patent Document 1, the DC voltage of each converter is calculated by calculating an appropriate addition value from the command values of active power and reactive power and the deviation of DC voltage and allocating them to Vdc and Vqc. A method of evenly controlling is proposed.

特許文献１の方式を使用すると運転点に応じた出力電圧の操作が行なえるが、割り振る値を決めるために複雑な演算を行なう必要があり、制御速度の制約を受けたり制御装置が高価になる可能性がある。また、図２３で説明した原理より、有効電力、無効電力ともゼロに近い点で運転していて直流電圧のアンバランスが生じた場合には、補正すべきベクトルの方向が決まらず効果的に電圧の均等制御が行えないという問題がある。   When the method of Patent Document 1 is used, the output voltage can be manipulated according to the operating point. However, it is necessary to perform a complicated operation to determine the value to be assigned, which is limited by the control speed and is expensive. there is a possibility. Further, according to the principle described with reference to FIG. 23, when both the active power and the reactive power are operated at a point close to zero and the DC voltage is unbalanced, the direction of the vector to be corrected is not determined and the voltage is effectively reduced. There is a problem that equal control cannot be performed.

本発明の目的は、直流側が直列接続された電圧型自励式変換器において、有効電力や無効電力の運転点にかかわらず、各変換器ごとの直流電圧を均等に維持しながら、かつシステム全体として直流電圧を一定に保ちつつ必要な有効、無効電力を出力することのできる自励式変換器の制御装置を提供することにある。   An object of the present invention is to provide a voltage-type self-excited converter in which the DC side is connected in series, regardless of the operating point of active power or reactive power, while maintaining the DC voltage of each converter evenly and as a whole system It is an object of the present invention to provide a control device for a self-excited converter capable of outputting necessary effective and reactive power while keeping a DC voltage constant.

請求項１に係る発明は、
複数の変換器が直流側で直列に接続された電圧型自励式変換器の制御装置において、
前記各変換器ごとの直流電圧の大きさを規格化した値をＰとし、各有効電力運転点をＰ乗した値、又は、各変換器ごとの直流電圧を平均電圧で割った値をＰ乗した値によって、当該変換器の交流出力電圧の振幅を乗算あるいは除算して補正する、ことを特徴とする。 請求項２に係る発明は、
複数の変換器が直流側で直列に接続された電圧型自励式変換器の制御装置において、
前記各変換器ごとの直流電圧と平均値との偏差に対して、無効電流の指令値をかけた値に比例した大きさで、当該変換器の交流出力電圧の系統側電圧に対する位相差を補正する、ことを特徴とする。 The invention according to claim 1
In a control device for a voltage type self-excited converter in which a plurality of converters are connected in series on the DC side,
The value obtained by standardizing the magnitude of the DC voltage for each converter is P, and the value obtained by dividing each active power operating point to the P power, or the value obtained by dividing the DC voltage for each converter by the average voltage is the P power. According to the calculated value, the amplitude of the AC output voltage of the converter is corrected by multiplication or division. The invention according to claim 2
In a control device for a voltage type self-excited converter in which a plurality of converters are connected in series on the DC side,
The difference between the DC voltage and the average value of each converter is proportional to the value obtained by multiplying the command value of the reactive current, and the phase difference with respect to the system side voltage of the AC output voltage of the converter is corrected. It is characterized by.

請求項３に係る発明は、
複数の変換器が直流側で直列に接続された電圧型自励式変換器の制御装置において、
前記各変換器ごとの直流電圧、又は各変換器ごとの直流電圧を平均電圧で割った値に対して、直流電流指令値の正負によって＋１又は−１を乗じた値によって、当該変換器の交流出力電圧の振幅を乗算あるいは除算して補正する、ことを特徴とする。 The invention according to claim 3
In the control device of the voltage type self-excited converter in which a plurality of converters are connected in series on the DC side,
The DC voltage for each converter or the value obtained by multiplying the DC voltage for each converter by the average voltage multiplied by +1 or -1 by the positive / negative of the DC current command value The output voltage is corrected by multiplying or dividing the amplitude of the output voltage.

請求項４に係る発明は、請求項３に記載の自励式変換器の制御装置において、有効電力運転点がゼロに近い一定の範囲にある場合には、交流出力電圧の振幅の補正を行なわないよう制御する、ことを特徴とする。   According to a fourth aspect of the present invention, in the control device for the self-excited converter according to the third aspect, when the active power operating point is in a certain range close to zero, the amplitude of the AC output voltage is not corrected. It is characterized by controlling.

請求項５に係る発明は、
複数の変換器が直流側で直列に接続された電圧型自励式変換器の制御装置において、
前記各変換器ごとの直流電圧と平均値との偏差に対して、無効電力運転点の正負によって＋１又は−１を乗じた値に比例した大きさで、当該変換器の交流出力電圧の系統側電圧に対する位相差を補正する、ことを特徴とする。 The invention according to claim 5
In the control device of the voltage type self-excited converter in which a plurality of converters are connected in series on the DC side,
The system side of the AC output voltage of the converter in a magnitude proportional to a value obtained by multiplying the deviation between the DC voltage and the average value for each converter by +1 or -1 depending on whether the reactive power operating point is positive or negative The phase difference with respect to the voltage is corrected.

請求項６に係る発明は、請求項５に記載の自励式変換器の制御装置において、無効電力運転点がゼロに近い一定の範囲にある場合には、位相差の補正を行なわないよう制御する、ことを特徴とする。   According to a sixth aspect of the present invention, in the control device for the self-excited converter according to the fifth aspect, when the reactive power operating point is in a certain range close to zero, the phase difference is not corrected. It is characterized by that.

請求項７に係る発明は、
複数の変換器が直流側で直列に接続された電圧型自励式変換器の制御装置において、
請求項１、請求項３及び請求項４のいずれか１項による交流出力電圧の振幅の補正と、請求項２、請求項５及び請求項６のいずれか１項による交流出力電圧の位相差の補正とのの両方を行なう、ことを特徴とする。 The invention according to claim 7 provides:
In the control device of the voltage type self-excited converter in which a plurality of converters are connected in series on the DC side,
The correction of the amplitude of the AC output voltage according to any one of claims 1, 3, and 4 and the phase difference of the AC output voltage according to any one of claims 2, 5, and 6. Both correction and correction are performed.

請求項８に係る発明は、請求項１ないし３のいずれか１項に記載の自励式変換器の制御装置において、有効電力運転点がゼロに近い一定の範囲にあり、かつ、各変換器ごとの直流電圧と平均値との偏差のうち少なくとも１つの変換器の電圧偏差が、一定時間以上継続して所定の範囲を逸脱した場合には、当該変換器あるいは直流回路を介して接続される変換器の有効電力制御の指令値を変更する、ことを特徴とする。   The invention according to claim 8 is the control device for the self-excited converter according to any one of claims 1 to 3, wherein the active power operating point is in a certain range close to zero, and each converter If the voltage deviation of at least one converter out of the deviation between the DC voltage and the average value deviates from a predetermined range for a certain time or longer, the conversion connected via the converter or the DC circuit The command value of the active power control of the device is changed.

請求項９に係る発明は、請求項４ないし６のいずれか１項に記載の自励式変換器の制御装置において、無効電力運転点がゼロに近い一定の範囲にあり、かつ、各変換器ごとの直流電圧と平均値との偏差のうち少なくとも１つの変換器の電圧偏差が、一定時間以上継続して所定の範囲を逸脱した場合には、無効電力制御の指令値あるいは交流電圧制御の指令値を変更する、ことを特徴とする。   The invention according to claim 9 is the control device for the self-excited converter according to any one of claims 4 to 6, wherein the reactive power operating point is in a certain range close to zero, and for each converter. If the voltage deviation of at least one converter out of the deviation between the DC voltage and the average value deviates from the predetermined range for a certain period of time or longer, the reactive power control command value or the AC voltage control command value It is characterized by changing.

請求項１０に係る発明は、請求項７に記載の自励式変換器の制御装置において、有効電力運転点及び無効電力運転点の両方がゼロに近い一定の範囲にあり、かつ、各変換器ごとの直流電圧と平均値との偏差のうち少なくとも１つの変換器の電圧偏差が、一定時間以上継続して所定の範囲を逸脱した場合には、有効電力制御の指令値、無効電力制御の指令値あるいは交流電圧制御の指令値のいずれかを変更する、ことを特徴とする。   The invention according to claim 10 is the control device for the self-excited converter according to claim 7, wherein both the active power operating point and the reactive power operating point are in a certain range close to zero, and for each converter. When the voltage deviation of at least one converter out of the deviation between the DC voltage and the average value of the DC voltage deviates from a predetermined range for a certain time or longer, the command value for active power control and the command value for reactive power control Alternatively, any one of the command values for AC voltage control is changed.

本発明によれば、複数台の変換器が直流側を直列接続して運転している自励式変換器の制御装置において、各変換器の直流電圧間にアンバランスが生じた場合に、有効電力の運転点に応じて各変換器の交流出力電圧の大きさを適切な方向に補正することにより、有効電力運転点にかかわらず、各変換器の直流電圧を均等に保ちながら、かつ変換器全体の直流電圧や有効電力出力に影響を与えることなく安定に運転を行なうことができる。   According to the present invention, in the control device for a self-excited converter in which a plurality of converters are operated with the DC side connected in series, when an imbalance occurs between the DC voltages of the converters, the active power By correcting the magnitude of the AC output voltage of each converter in an appropriate direction according to the operating point of the converter, the DC voltage of each converter is kept uniform regardless of the active power operating point, and the entire converter The operation can be stably performed without affecting the direct current voltage or the active power output.

以下、本発明を図面に示す好適な実施形態に基づいて詳細に説明する。ただし、図２１で説明した従来システムの構成要素と同一の構成要素で本発明と直接関係しない部分については図示を省略した。また関連する要素については、同一を符号を付して重複した説明を省略する。   Hereinafter, the present invention will be described in detail based on preferred embodiments shown in the drawings. However, the components that are the same as the components of the conventional system described in FIG. 21 and are not directly related to the present invention are not shown. Moreover, about the related element, the same code | symbol is attached | subjected and the overlapping description is abbreviate | omitted.

図１は本発明に係る自励式変換器の制御装置の第１の実施形態の構成を主回路と併せて示したブロック図である。この実施形態は、図２１に示す従来装置に対して、各変換器ごとの直流電圧Ｅｄｎ、Ｅｄｎ’を検出するための直流電圧検出回路１９、１９’、その検出値に対する規格化回路２０、２０’、有効電力成分の電流指令値Ｉｄｒｅｆと変換器ごとの直流電圧検出値Ｅｄｎ、Ｅｄｎ’からゲインＫを演算するための演算回路２１、２１’、得られたゲインＫを使ってｄ軸電圧Ｖｄｃに対するゲイン回路１５、１５’の出力に対して、さらに、１／Ｋ倍するゲイン回路２２、２２’を設けた構成になっている。図１では省略しているが、直流電圧制御回路、無効電力制御回路、交流電流制御回路等は、図２１に示す従来装置と同様のものが使用されている。信号Ｅｄｎ、Ｅｄｎ’は各変換器ごとに異なる信号であるが、電流指令値Ｉｄｒｅｆは各変換器で共通に使用される。規格化回路２０、２０’では各変換器の直流電圧Ｅｄｎ、Ｅｄｎ’が定格値の場合に「１」となるよう検出値を規格化する。すなわちＥｄｎ、Ｅｄｎ’がシステム全体（ＰＮ間）の定格値の１／２の場合に「１」となる。一方、電流指令値Ｉｄｒｅｆはｐｕ値で与えられており有効電力運転点とほぼ等価である。演算回路２１、２１’では、
Ｋ＝ＥｄｎＰ Ｋ’＝Ｅｄｎ’Ｐ …（５）
（ただしＰ（ｐｕ）＝Ｉｄｒｅｆ（ｐｕ） 順変換方向が正の値）
の演算を行い、ゲイン回路２２、２２’で使用するゲインＫ、Ｋ’を決める。 FIG. 1 is a block diagram showing a configuration of a first embodiment of a control device for a self-excited converter according to the present invention, together with a main circuit. This embodiment is different from the conventional apparatus shown in FIG. 21 in that DC voltage detection circuits 19 and 19 ′ for detecting DC voltages Edn and Edn ′ for each converter, and normalization circuits 20 and 20 for the detected values. ', A calculation circuit 21, 21' for calculating the gain K from the current command value Idref of the active power component and the DC voltage detection values Edn, Edn 'for each converter, and the d-axis voltage Vdc using the obtained gain K Further, gain circuits 22 and 22 ′ for multiplying the outputs of the gain circuits 15 and 15 ′ with respect to 1 / K are provided. Although omitted in FIG. 1, the same DC voltage control circuit, reactive power control circuit, AC current control circuit and the like as those of the conventional apparatus shown in FIG. 21 are used. The signals Edn and Edn ′ are different signals for each converter, but the current command value Idref is commonly used by each converter. In the normalization circuits 20 and 20 ′, the detection values are normalized so that the DC voltages Edn and Edn ′ of the respective converters are “1” when they are rated values. That is, it becomes “1” when Edn and Edn ′ are ½ of the rated value of the entire system (between PNs). On the other hand, the current command value Idref is given as a pu value and is substantially equivalent to the active power operating point. In the arithmetic circuits 21, 21 ′,
K = Edn P K ′ = Edn ′ P (5)
(However, P (pu) = Idref (pu) Forward conversion direction is a positive value)
The gains K and K ′ used in the gain circuits 22 and 22 ′ are determined.

交流電流制御回路１１から与えられた変換器出力電圧のｄｑ軸成分信号Ｖｄｃ、Ｖｑｃに対しては、従来装置と同様にＫｃｍによるゲイン変換を行った後、ｄ軸成分に対して上記Ｋ、Ｋ’によりさらに１／Ｋ倍、１／Ｋ’倍の補正を行なう。得られた結果をＰＷＭ正弦波信号のｄ軸成分Ｃｍｄ、Ｃｍｄ’として正弦波発生回路１６、１６’に与える。以下の構成は従来装置と同様である。   The dq axis component signals Vdc and Vqc of the converter output voltage given from the AC current control circuit 11 are subjected to gain conversion by Kcm as in the conventional apparatus, and then the above K and K are applied to the d axis component. Further correction is performed by 1 / K times and 1 / K 'times. The obtained result is given to the sine wave generation circuits 16 and 16 'as the d-axis components Cmd and Cmd' of the PWM sine wave signal. The following configuration is the same as that of the conventional apparatus.

上記のように構成された第１の実施形態の動作について以下に説明する。図１の制御装置では、システム全体（ＰＮ間）の直流電圧Ｅｄは直流電圧制御回路により定格値に制御される。従って規格化された各変換器の直流電圧Ｅｄｎ、Ｅｄｎ’の和は２となる。ここで直流電圧が均等、すなわち、Ｅｄｎ＝Ｅｄｎ’＝１の場合、演算回路２１、２１’の出力値はＰ（＝Ｉｄｒｅｆ）の値にかかわらず「１」であり、Ｃｍｄ、Ｃｍｄ’に対する補正は特には行なわない。   The operation of the first embodiment configured as described above will be described below. In the control device of FIG. 1, the DC voltage Ed of the entire system (between PN) is controlled to a rated value by a DC voltage control circuit. Therefore, the sum of the standardized DC voltages Edn and Edn ′ of each converter is 2. Here, when the DC voltage is equal, that is, when Edn = Edn ′ = 1, the output values of the arithmetic circuits 21 and 21 ′ are “1” regardless of the value of P (= Idref), and correction for Cmd and Cmd ′ is performed. Is not done in particular.

直流電圧がアンバランスとなり、例えばＥｄｎ＞１、Ｅｄｎ’＜１となった場合、変換器が順変換器運転（Ｐ＞０）をしておれば、変換器１側のＫはＥｄｎＰ＞１、変換器１’側のＫ’はＥｄｎ’Ｐ＜１となる。これにより、変換器１側の交流電圧のｄ軸成分Ｃｍｄは絶対値が小さくなるように補正され、逆に変換器１’側ではＣｍｄ’の絶対値が大きくなるように補正される。図２３で説明したようにＰ＞０運転時にはｄ軸成分を大きくすると直流電圧が大きくなるように作用するため、上記の動作で変換器１側はＥｄｎが小さくなるように、変換器１’側はＥｄｎ’が大きくなるようにそれ制御される。   When the DC voltage becomes unbalanced, for example, Edn> 1, Edn ′ <1, if the converter is operating as a forward converter (P> 0), K on the converter 1 side is EdnP> 1, K ′ on the side of the converter 1 ′ becomes Edn′P <1. Thereby, the d-axis component Cmd of the AC voltage on the converter 1 side is corrected so that the absolute value becomes small, and conversely, on the converter 1 'side, the absolute value of Cmd' is corrected so as to become large. As described with reference to FIG. 23, when P> 0 operation, if the d-axis component is increased, the DC voltage increases so that the converter 1 side becomes smaller in the above operation so that Edn becomes smaller. Is controlled so that Edn 'becomes larger.

同様に直流電圧がＥｄｎ＞１、Ｅｄｎ’＜１となり、変換器が逆変換器運転（Ｐ＜０）の場合には、（５）式のＰが負の値なので変換器１側のＫはＥｄｎＰ＜１、変換器１’側のＫ’はＥｄｎ’Ｐ＞１となる。これにより、変換器１側の交流電圧ｄ軸成分Ｃｍｄは絶対値が大きくなるように補正され、変換器１’側ではＣｍｄ’の絶対値が小さくなるように補正される。図２３でＰ＜０運転時にはｄ軸成分を小さくすると直流電圧が大きくなるように作用するため、上記の動作で変換器１側はＥｄｎが小さくなるように、変換器１’側はＥｄｎ’が大きくなるようにそれぞれ制御される。   Similarly, when the DC voltage is Edn> 1 and Edn ′ <1, and the converter is in the reverse converter operation (P <0), since P in the equation (5) is a negative value, K on the converter 1 side is EdnP <1, and K ′ on the converter 1 ′ side is Edn′P> 1. As a result, the AC voltage d-axis component Cmd on the converter 1 side is corrected so that the absolute value is increased, and the absolute value of Cmd 'is corrected on the converter 1' side. In FIG. 23, when P <0, the DC voltage increases when the d-axis component is reduced. Therefore, in the above operation, Edn 'is reduced on the converter 1' side so that Edn is reduced on the converter 1 side. Each is controlled to increase.

かくして、第１の実施形態によれば、有効電力の運転点が順変換器運転であっても、逆変換器運転であっても、個別の変換器の直流電圧が定格より大きくなった場合には電圧を下げるように、定格より小さくなった場合には電圧を上げるように制御され、全体の直流電圧は直流電圧制御により定格に保たれることによって、有効電力運転点にかかわらず、各変換器の直流電圧を均等に保ちながら、かつ変換器全体の直流電圧や有効電力出力に影響を与えることなく安定に運転を行なうことができる。   Thus, according to the first embodiment, even when the operating point of the active power is the forward converter operation or the reverse converter operation, when the DC voltage of the individual converter becomes larger than the rating. Is controlled to increase the voltage when the voltage is lower than the rated value, and the entire DC voltage is maintained at the rated value by the DC voltage control, regardless of the active power operating point. It is possible to perform stable operation while maintaining the DC voltage of the converter uniform and without affecting the DC voltage and active power output of the entire converter.

図２は本発明に係る自励式変換器の制御装置の第２の実施形態の構成を示すブロック図で、特に、パルス発生回路１４を示した図である。この図２では変換器１用の制御回路のみを示しているが、図１に示した第１の実施形態と同様に、同じ回路が変換器１’側にも設けられる。この第２の実施形態は、図１に示す第１の実施形態に対して、平均値演算回路２３を設け、各変換器の直流電圧検出値Ｅｄｎ、Ｅｄｎ’の平均値Ｅｄｔを求めている。得られた値を演算回路２１に与え、演算回路２１では（５）式の代わりに、
Ｋ＝（Ｅｄｎ／Ｅｄｔ）Ｐ Ｋ’＝（Ｅｄｎ’／Ｅｄｔ）Ｐ …（６）
（ただしＰ（ｐｕ）＝Ｉｄｒｅｆ（ｐｕ） 順変換方向が正の値）
の演算を行なう。その他の構成は図１に示す第１の実施形態と同じである。 FIG. 2 is a block diagram showing the configuration of the second embodiment of the control device for the self-excited converter according to the present invention, and in particular, shows the pulse generation circuit 14. In FIG. 2, only the control circuit for the converter 1 is shown, but the same circuit is also provided on the converter 1 ′ side as in the first embodiment shown in FIG. In the second embodiment, an average value calculation circuit 23 is provided with respect to the first embodiment shown in FIG. 1, and the average value Edt of the DC voltage detection values Edn and Edn ′ of each converter is obtained. The obtained value is given to the arithmetic circuit 21, and in the arithmetic circuit 21, instead of the equation (5),
K = (Edn / Edt) P K ′ = (Edn ′ / Edt) P (6)
(Where P (pu) = Idref (pu) forward conversion direction is a positive value)
Perform the operation. Other configurations are the same as those of the first embodiment shown in FIG.

上記のように構成された第２の実施形態の動作について以下に説明する。静止型無効電力補償装置や直流電源システム、あるいは周波数変換装置など、直流線路を介さない直流連系システムの場合はシステム全体の直流電圧は電圧制御により定格値で運転されている。しかし、例えば、長距離の直流送電システムで有効電力制御を行っている端子は、電圧降下の影響で例えば定格の９５％の電圧などで運転を行なっている場合がある。そうしたシステムで第１の実施形態を適用すると、変換器問の電圧が均等であっても補正係数Ｋが１ではなくなり、両変換器が同じ方向の補正を行ってシステム全体としての運転点が変動してしまう虞れがある。   The operation of the second embodiment configured as described above will be described below. In the case of a DC interconnection system that does not use a DC line, such as a static reactive power compensator, a DC power supply system, or a frequency converter, the DC voltage of the entire system is operated at a rated value by voltage control. However, for example, a terminal performing active power control in a long-distance DC power transmission system may be operated at a voltage of, for example, 95% of the rated voltage due to the influence of a voltage drop. When the first embodiment is applied to such a system, the correction coefficient K is not 1 even when the voltages of the converters are equal, and both converters perform correction in the same direction, and the operating point of the entire system varies. There is a risk of it.

図２に示した第２の実施形態は、そのようなシステムに適用するもので、（６）式のように平均電圧に対する個別の直流電圧の比率に対してＰ乗して補正係数Ｋを求めることで、平均値よりも電圧の上がった変換器ではそれを下げるように、平均値よりも電圧の下がった変換器では上げるように動作して、システム全体の電圧は変化しないようにする。   The second embodiment shown in FIG. 2 is applied to such a system, and the correction coefficient K is obtained by raising the ratio of the individual DC voltage with respect to the average voltage to the Pth power as shown in equation (6). Thus, it operates so as to decrease it in a converter whose voltage is higher than the average value and to increase it in a converter whose voltage is lower than the average value, so that the voltage of the entire system does not change.

かくして、第２の実施形態によれば、有効電力の運転点が順変換器運転であっても、逆変換器運転であっても、個別の変換器の直流電圧が平均値より大きくなった場合には電圧を下げるように、平均値より小さくなった場合には電圧を上げるように制御され、有効電力運転点にかかわらず、各変換器の直流電圧を均等に保ちながら、かつ変換器全体の直流電圧や有効電力出力に影響を与えることなく安定に運転を行なうことができる。   Thus, according to the second embodiment, even when the operating point of the active power is the forward converter operation or the reverse converter operation, the DC voltage of the individual converter becomes larger than the average value. Is controlled to increase the voltage when the voltage is lower than the average value, while maintaining the DC voltage of each converter evenly, regardless of the active power operating point. A stable operation can be performed without affecting the DC voltage or the active power output.

図３は本発明に係る自励式変換器の制御装置の第３の実施形態の構成を示すブロック図で、特に、パルス発生回路１４を示した図である。図３では変換器１用の制御回路のみを示しているが、図１の第１の実施形態と同様、同じ回路が変換器１’側にも設けられる。この第３の実施形態は、図２に示す第２の実施形態に対して、直流電圧平均値Ｅｄｔの代わりに規格化したシステム全体の直流電圧Ｅｄを使用するものである。直流電圧Ｅｄ（ｐｕ）は図２１の従来装置で示すように直流電圧検出回路５により検出されるＰＮ間電圧を規格化した値である。この値は第２の実施形態における平均電圧Ｅｄｔと等価であり、第３の実施形態は第２の実施形態と同等に作用する。   FIG. 3 is a block diagram showing the configuration of the third embodiment of the control device for the self-excited converter according to the present invention, and particularly shows the pulse generation circuit 14. Although only the control circuit for the converter 1 is shown in FIG. 3, the same circuit is also provided on the converter 1 'side as in the first embodiment of FIG. In the third embodiment, the standardized DC voltage Ed of the entire system is used instead of the DC voltage average value Edt in the second embodiment shown in FIG. The DC voltage Ed (pu) is a value obtained by standardizing the PN voltage detected by the DC voltage detection circuit 5 as shown in the conventional apparatus of FIG. This value is equivalent to the average voltage Edt in the second embodiment, and the third embodiment operates in the same manner as the second embodiment.

上記のように構成された第３の実施形態の動作について以下に説明する。この実施形態では、有効電力の運転点が順変換器運転であっても、逆変換器運転であっても、個別の変換器の規格化された直流電圧がシステム全体の規格化された直流電圧より大きくなった場合には電圧を下げるように、システム全体の規格化された直流電圧より小さくなった場合には電圧を上げるように制御され、有効電力運転点にかかわらず、各変換器の直流電圧を均等に保ちながら、かつ変換器全体の直流電圧や有効電力出力に影響を与えることなく安定に運転を行なうことができる。   The operation of the third embodiment configured as described above will be described below. In this embodiment, regardless of whether the operating point of the active power is the forward converter operation or the reverse converter operation, the standardized DC voltage of the individual converter is the standardized DC voltage of the entire system. When the voltage becomes larger, the voltage is reduced, and when the voltage becomes lower than the standardized DC voltage of the entire system, the voltage is raised. Regardless of the active power operating point, the DC of each converter is controlled. The operation can be stably performed while keeping the voltage uniform and without affecting the DC voltage and the active power output of the entire converter.

図４は本発明に係る自励式変換器の制御装置の第４の実施形態の構成を示すブロック図で、特に、パルス発生回路１４を示した図である。この実施形態では変換器１用の制御回路のみを示しているが、図１の第１の実施形態と同様、同じ回路が変換器１’側にも設けられる。これは、図３に示す第３の実施形態に対して、ゲイン回路２２をゲイン回路１５の出力部分ではなく正弦波発生回路１６の出力側である三相正弦波信号経路に挿入したものである。   FIG. 4 is a block diagram showing the configuration of the fourth embodiment of the control device for the self-excited converter according to the present invention, and more particularly, a diagram showing the pulse generation circuit 14. Although only the control circuit for the converter 1 is shown in this embodiment, the same circuit is also provided on the converter 1 'side as in the first embodiment of FIG. This is obtained by inserting the gain circuit 22 into the three-phase sine wave signal path on the output side of the sine wave generation circuit 16 instead of the output part of the gain circuit 15 with respect to the third embodiment shown in FIG. .

図４に示す第４の実施形態を使用した場合、変換器の直流電圧が大きくなり（Ｅｄｎ＞Ｅｄ）順変換器運転であればＫ＞１なので正弦波発生回路１６の出力である三相正弦波信号は波高値が小さくなる。変換器の直流電圧が大きくなり（Ｅｄｎ＞Ｅｄ）逆変換器運転であればＫ＜１なので三相正弦波信号は大きくなる。変換器の直流電圧が小さくなった場合には逆方向に動作する。   When the fourth embodiment shown in FIG. 4 is used, the DC voltage of the converter increases (Edn> Ed) and K> 1 in the case of forward converter operation, so K> 1, so that the three-phase sine that is the output of the sine wave generation circuit 16 The wave signal has a smaller peak value. If the DC voltage of the converter is increased (Edn> Ed) and the inverse converter is operated, K <1 and the three-phase sine wave signal is increased. When the DC voltage of the converter becomes small, it operates in the reverse direction.

かくして、第４の実施形態によれば、変換器の直流電圧が大きくなり（Ｅｄｎ＞Ｅｄ）順変換器運転であればＫ＞１なので正弦波発生回路１６の出力である三相正弦波信号は波高値が小さくなる。変換器の直流電圧が大きくなり（Ｅｄｎ＞Ｅｄ）逆変換器運転であればＫ＜１なので三相正弦波信号は大きくなる。変換器の直流電圧が小さくなった場合には逆方向に動作する。   Thus, according to the fourth embodiment, the DC voltage of the converter increases (Edn> Ed), and K> 1 in the case of forward converter operation, so the three-phase sine wave signal that is the output of the sine wave generation circuit 16 is The peak value becomes smaller. If the DC voltage of the converter is increased (Edn> Ed) and the inverse converter is operated, K <1 and the three-phase sine wave signal is increased. When the DC voltage of the converter becomes small, it operates in the reverse direction.

図５は本発明に係る自励式変換器の制御装置の第５の実施形態の構成を示すブロック図で、特に、パルス発生回路１４を示した図である。この実施形態では変換器１用の制御回路のみを示しているが、図１の第１の実施形態と同様、同じ回路が変換器１’側にも設けられる。これは、図３に示す第３の実施形態に対して、ゲイン回路２２をＰＷＭ正弦波信号のｄ軸成分Ｃｍｄ側だけでなくｑ軸成分Ｃｍｑの経路にも挿入したものである。   FIG. 5 is a block diagram showing the configuration of the fifth embodiment of the control device for the self-excited converter according to the present invention. In particular, FIG. 5 shows the pulse generation circuit 14. Although only the control circuit for the converter 1 is shown in this embodiment, the same circuit is also provided on the converter 1 'side as in the first embodiment of FIG. This is a circuit in which the gain circuit 22 is inserted not only into the d-axis component Cmd side of the PWM sine wave signal but also into the path of the q-axis component Cmq in the third embodiment shown in FIG.

図５に示す第５の実施形態を使用した場合には、変換器の直流電圧が大きくなり（Ｅｄｎ＞Ｅｄ）順変換器運転であれば、ＰＷＭ正弦波信号のｄ軸成分Ｃｍｄ及びｑ軸成分Ｃｍｑが１／Ｋ倍されて小さくなる。変換器の直流電圧が大きくなり（Ｅｄｎ＞Ｅｄ）逆変換器運転であれば、Ｃｍｄ及びｑ軸成分Ｃｍｑが１／Ｋ倍されて大きくなる。すなわち、（４）式より、第５の実施形態は、第４実施形態とは構成は異なるが作用は同じである。   When the fifth embodiment shown in FIG. 5 is used, the d-axis component Cmd and the q-axis component of the PWM sine wave signal are obtained if the DC voltage of the converter increases (Edn> Ed) and the forward converter operates. Cmq is reduced by 1 / K times. If the DC voltage of the converter is increased (Edn> Ed) and the inverse converter is operated, Cmd and the q-axis component Cmq are increased by 1 / K times. That is, from the equation (4), the fifth embodiment is different in configuration from the fourth embodiment, but the operation is the same.

上述した第１の実施形態から第３の実施形態までは、ゲインＫによる補正をＰＷＭ正弦波信号すなわち交流出力電圧のｄ軸成分（系統電圧と同位相成分）に対してのみ行なっていたが、第４の実施形態と第５の実施形態ではｄｑ軸両成分に対して行なうという違いがある。この差について以下に説明する。   From the first embodiment to the third embodiment described above, the correction by the gain K is performed only for the PWM sine wave signal, that is, the d-axis component of the AC output voltage (the same phase component as the system voltage). There is a difference that the fourth embodiment and the fifth embodiment are performed for both components of the dq axis. This difference will be described below.

図２３のベクトル図で説明したように無効電力Ｑ＝０で有効電力が順方向あるいは逆方向で運転している場合に各変換器ごとに有効電力を制御するためには、変換器出力電圧のｄ軸成分を補正すればよい。ここでｑ軸成分も変化させると変換器ごとに無効電力も変化する。しかし実際の運転では無効電力は必ずしもゼロではなく、ｄ軸成分のみの補正では逆に無効電力が変化する場合もある。以上のように厳密な最適補正値を得るためには有効電力と無効電力両方の運転点からｄ軸、ｑ軸それぞれの補正量を演算する必要があるが、本発明の目的は、常時は直流電圧が均等、すなわち、補正が行なわれていない状態で、アンバランスが生じかけた場合にそれを抑え込む動作をさせることである。従って、厳密な補正量を演算しなくても補正の方向が正しければ同等の効果が得られると考えられる。   As described in the vector diagram of FIG. 23, when the reactive power Q = 0 and the active power is operating in the forward direction or the reverse direction, in order to control the active power for each converter, the converter output voltage What is necessary is just to correct | amend a d-axis component. If the q-axis component is also changed here, the reactive power also changes for each converter. However, the reactive power is not always zero in actual operation, and the reactive power may change conversely when correcting only the d-axis component. As described above, in order to obtain a strict optimum correction value, it is necessary to calculate the correction amount for each of the d-axis and the q-axis from the operating points of both the active power and the reactive power. In the state where the voltage is equal, that is, in a state where correction is not performed, when an imbalance is about to occur, an operation for suppressing it is performed. Therefore, it is considered that the same effect can be obtained if the correction direction is correct without calculating a strict correction amount.

これを確認するためにシミュレーション解析を実施した。図６に解析結果の波形を示す。このケースでは４段の変換器が直流側で直列に接続されていて、有効電力Ｐ＝−０．６ｐｕ（逆変換器運転）、無効電力Ｑ＝＋０．５ｐｕ（誘導性運転）で起動した後、無効電力を−０．５ｐｕ（容量性運転）に反転している。図６（ａ）は補正を行なわない場合、（ｂ）はｄ軸成分のみに第３の実施形態による補正を行なった場合、（ｃ）はｄｑ軸両方に第５の実施形態による補正を行なった場合の、有効／無効電力出力波形と各変換器の直流電圧波形である。この結果から、補正を行なわないと変換器ごとに直流電圧に差が出て安定に運転できないが、ｄ軸のみの補正、及びｄｑ両軸の補正の場合には、両ケースともシステム全体の有効、無効電力出力には影響を与えることなく直流電圧を均等に制御できることが確認できた。   Simulation analysis was performed to confirm this. FIG. 6 shows the waveform of the analysis result. In this case, four-stage converters are connected in series on the DC side, and after starting up with active power P = −0.6 pu (inverse converter operation) and reactive power Q = + 0.5 pu (inductive operation) The reactive power is inverted to -0.5 pu (capacitive operation). FIG. 6A shows the case where no correction is performed, FIG. 6B shows the case where correction according to the third embodiment is performed only on the d-axis component, and FIG. 6C shows the correction according to the fifth embodiment performed on both dq axes. The active / reactive power output waveform and the DC voltage waveform of each converter in the case of From this result, if the correction is not performed, the DC voltage will be different for each converter and stable operation will not be possible. However, in the case of d-axis correction and dq both-axis correction, both cases are effective for the entire system. It was confirmed that the DC voltage can be uniformly controlled without affecting the reactive power output.

この結果、第４又は第５の実施形態によれば、有効電力の運転点が順変換器運転であっても、逆変換器運転であっても、個別の変換器の規格化された直流電圧がシステム全体の規格化された直流電圧より大きくなった場合には電圧を下げるように、システム全体の規格化された直流電圧より小さくなった場合には電圧を上げるように制御され、有効電力運転点に関わうず、各変換器の直流電圧を均等に保ちながら、かつ変換器全体の直流電圧や有効電力出力に影響を与えることなく安定に運転を行なうことができる。   As a result, according to the fourth or fifth embodiment, regardless of whether the operating point of the active power is the forward converter operation or the reverse converter operation, the standardized DC voltage of the individual converter Is controlled to increase the voltage when the voltage is lower than the standardized DC voltage of the entire system, and to increase the voltage when the voltage becomes lower than the standardized DC voltage of the entire system. Regardless of the point, stable operation can be performed while maintaining the DC voltage of each converter equal, and without affecting the DC voltage and active power output of the entire converter.

ところで、上述した第４の実施形態あるいは第５の実施形態では、演算回路２１において各変換器の直流電圧ＥｄｎとＰＮ間直流電圧Ｅｄを使ってゲインＫを演算しているが、第１の実施形態と同様にＥｄｎのみによる演算、あるいは第２の実施形態と同様にＥｄｎと平均電圧Ｅｄｔを使用した演算を行なう構成としても、同等の効果を得ることができる。また、各実施形態とも有効電力運転点（Ｐ）として、直流電圧制御回路あるいは有効電力制御回路の出力信号である有効電流指令値Ｉｄｒｅｆを使用しているが、その代わりに有効電流検出値ＩｄあるいはＩｄに対して１次遅れ回路等で平滑化を行なった信号を使用しても同等の効果を得ることができる。   By the way, in the fourth embodiment or the fifth embodiment described above, the calculation circuit 21 calculates the gain K using the DC voltage Edn and the inter-PN DC voltage Ed of each converter. The same effect can be obtained even if the calculation is performed using only Edn as in the embodiment, or the calculation using Edn and the average voltage Edt is performed as in the second embodiment. In each embodiment, the active current command value Idref, which is an output signal of the DC voltage control circuit or the active power control circuit, is used as the active power operation point (P). Instead, the active current detection value Id or The same effect can be obtained even if a signal obtained by smoothing Id with a primary delay circuit or the like is used.

図７は本発明に係る自励式変換器の制御装置の第６の実施形態の構成を示すブロック図であり、特に、パルス発生回路１４の構成を示す図である。図７では変換器１用の制御回路のみを示しているが、図１に示す請求項１の第１の実施形態と同様、同じ回路が変換器１’側にも設けられる。この第６の実施形態は、図２１に示す従来装置に対して、各変換器ごとの直流電圧Ｅｄｎ、Ｅｄｎ’より平均電圧を求める平均値演算回路２３、得られた平均値Ｅｄｔと変換器ごとの直流電圧Ｅｄｎの偏差分を演算するための加算器２５、比例回路あるいは比例積分回路等で構成されるゲイン回路２６、このゲイン回路２６の出力と無効電力制御回路１０の出力値である無効電流指令値Ｉｑｒｅｆの乗算を行なう乗算器２７を設け、さらに、パルス発生回路１４の内部において加算器２８で、乗算器２６の出力値を位相検出回路から与えられる系統電圧位相θに加算し、その結果として得られる値を正弦波発生回路１６に加えて、（４）式で示す２相→３相変換を行なう。その他の構成は従来装置と同様に構成されている。   FIG. 7 is a block diagram showing the configuration of the sixth embodiment of the control device for the self-excited converter according to the present invention. In particular, FIG. 7 is a diagram showing the configuration of the pulse generation circuit 14. Although only the control circuit for the converter 1 is shown in FIG. 7, the same circuit is also provided on the converter 1 'side as in the first embodiment of claim 1 shown in FIG. This sixth embodiment is different from the conventional device shown in FIG. 21 in that an average value calculation circuit 23 for obtaining an average voltage from DC voltages Edn and Edn ′ for each converter, the obtained average value Edt and each converter An adder 25 for calculating the deviation of the direct current voltage Edn, a gain circuit 26 composed of a proportional circuit, a proportional integration circuit, or the like, an output of the gain circuit 26 and a reactive current which is an output value of the reactive power control circuit 10 A multiplier 27 for multiplying the command value Iqref is provided, and the output value of the multiplier 26 is added to the system voltage phase θ given from the phase detection circuit by the adder 28 inside the pulse generation circuit 14, and the result Is added to the sine wave generation circuit 16 to perform the two-phase → three-phase conversion represented by the equation (4). Other configurations are the same as those of the conventional apparatus.

上記にように構成された第６の実施形態の動作について以下に説明する。直流電圧が均等、すなわち、Ｅｄｎ＝Ｅｄｎ’の場合は平均値Ｅｄｔ＝Ｅｄｎとなるため、その偏差分、すなわち、加算器２５、ゲイン回路２６の出力はゼロであり、乗算器２７の出力も無効電力の運転点、すなわち、Ｉｑｒｅｆ（Ｑ）の値にかかわらずゼロとなる。直流電圧がアンバランスとなり、例えばＥｄｎ＞１、Ｅｄｎ’＜１となった場合、変換器が誘導性無効電力運転（Ｑ＞０）をしておれば、変換器１側の加算器２５、ゲイン回路２６、及び乗算器２７の出力は負の値となり、それが負符号で加算器２８により系統電圧位相θに加算される。これにより、正弦波発生回路１６で作成される三相正弦波信号、すなわち、変換器１の出力電圧の位相が進み方向に変化する。図２３のベクトル図で説明したようにＱ＞０運転時には出力電圧の位相を遅れ方向に変化させると直流電圧が大きくなるように作用するため、上記の動作で変換器１側はＥｄｎが小さくなるように、逆に変換器１’側はＥｄｎ’が大きくなるように制御される。   The operation of the sixth embodiment configured as described above will be described below. When the DC voltage is equal, that is, when Edn = Edn ′, the average value Edt = Edn, so the deviation, that is, the output of the adder 25 and the gain circuit 26 is zero, and the output of the multiplier 27 is also invalid. It is zero regardless of the power operating point, that is, the value of Iqref (Q). When the DC voltage is unbalanced, for example, Edn> 1, Edn ′ <1, if the converter is inductive reactive power operation (Q> 0), the adder 25 on the converter 1 side, gain The outputs of the circuit 26 and the multiplier 27 become negative values, which are added to the system voltage phase θ by the adder 28 with a negative sign. As a result, the phase of the three-phase sine wave signal generated by the sine wave generation circuit 16, that is, the output voltage of the converter 1, changes in the advance direction. As described with reference to the vector diagram of FIG. 23, when Q> 0 is operated, the DC voltage increases when the phase of the output voltage is changed in the delay direction. Thus, on the contrary, the converter 1 'side is controlled so that Edn' becomes large.

同様に、直流電圧がＥｄｎ＞１、Ｅｄｎ’＜１で変換器が容量性無効電力運転（Ｑ＜０）の場合には、変換器１側の加算器２５、ゲイン回路２６はの出力は負の値となるが、乗算器２７の出力が正の値となり、それが負符号で加算器２８により系統電圧位相θに加算されるため、出力電圧は遅れ方向に変化する。図２３のベクトル図で説明したようにＱ＜０運転時には出力電圧の位相を進み方向に変化させると直流電圧が大きくなるように作用するため、上記の動作で変換器１側はＥｄｎが小さくなるように、逆に変換器１’側はＥｄｎ’が大きくなるように制御される。   Similarly, when the DC voltage is Edn> 1, Edn ′ <1, and the converter is in the capacitive reactive power operation (Q <0), the outputs of the adder 25 and the gain circuit 26 on the converter 1 side are negative. However, since the output of the multiplier 27 becomes a positive value and is added to the system voltage phase θ by the adder 28 with a negative sign, the output voltage changes in the delay direction. As described with reference to the vector diagram of FIG. 23, when Q <0, the DC voltage increases when the phase of the output voltage is changed in the advance direction. Therefore, the Edn decreases on the converter 1 side in the above operation. Thus, on the contrary, the converter 1 'side is controlled so that Edn' becomes large.

かくして、第６の実施形態によれば、無効電力の運転点が誘導性であっても容量性であっても、個別の変換器の直流電圧が定格より大きくなった場合には電圧を下げるよう、定格より小さくなった場合には電圧を上げるよう制御され、全体の直流電圧は直流電圧制御により定格に保たれることによって、無効電力運転点にかかわらず、各変換器の直流電圧を均等に保ちながら、かつ変換器全体の直流電圧や無効電力出力に影響を与えることなく安定に運転を行なうことができる。   Thus, according to the sixth embodiment, even if the reactive power operating point is inductive or capacitive, the voltage is lowered when the DC voltage of the individual converter becomes larger than the rating. When the voltage is lower than the rated value, the voltage is controlled to be increased, and the overall DC voltage is maintained at the rated value by the DC voltage control, so that the DC voltage of each converter is equalized regardless of the reactive power operating point. The operation can be stably performed while maintaining the DC voltage and reactive power output of the entire converter.

図８は本発明に係る電力変換器の第７の実施形態の構成を示すブロック図であり、特に、パルス発生回路１４の構成を示す図である。図８では変換器１用の制御回路のみを示しているが、図１の第１の実施形態と同様、同じ回路が変換器１’側にも適用される。図８に示す第７の実施形態の構成は、図７に示す第６の実施形態に対して、平均値Ｅｄｔの代わりにシスデ云全体の直流電圧検出値、すなわち、ＰＮ間直流電圧Ｅｄ（ｐｕ）を使用するものである。規格化した値であれば平均値ＥｄｔはＥｄと等価であるため、第７の実施形態は第６の実施形態と同様に作用し、同等の効果を得ることができる。   FIG. 8 is a block diagram showing the configuration of the seventh embodiment of the power converter according to the present invention, and in particular, shows the configuration of the pulse generation circuit 14. Although only the control circuit for the converter 1 is shown in FIG. 8, the same circuit is applied to the converter 1 'side as in the first embodiment of FIG. The configuration of the seventh embodiment shown in FIG. 8 is different from the sixth embodiment shown in FIG. 7 in that the DC voltage detection value of the entire system, that is, the inter-PN DC voltage Ed (pu) is used instead of the average value Edt. ). Since the average value Edt is equivalent to Ed if it is a normalized value, the seventh embodiment operates in the same manner as the sixth embodiment, and an equivalent effect can be obtained.

なお、第６及び第７の実施形態は両方とも、無効電力運転点（Ｑ）として、無効電力制御回路の出力信号である無効電流指令値Ｉｑｒｅｆを使用しているが、交流電圧制御を行っている変換器システムでは交流電圧制御回路の出力信号である無効電流指令値Ｉｑｒｅｆを使用して同等の効果を得ることができる。また、無効電流検出値Ｉｑ、あるいはＩｑに対して１次遅れ回路等で平滑化を行なった信号を使用しても同等の効果が得られる。   Both the sixth and seventh embodiments use the reactive current command value Iqref, which is the output signal of the reactive power control circuit, as the reactive power operating point (Q), but the AC voltage control is performed. In the converter system, an equivalent effect can be obtained by using the reactive current command value Iqref which is an output signal of the AC voltage control circuit. The same effect can be obtained even when the reactive current detection value Iq or a signal obtained by smoothing the Iq with a first-order lag circuit or the like is used.

図９は本発明に係る電力変換器の第８の実施形態の構成を示すブロック図であり、特に、パルス発生回路１４の構成を示している。図９では変換器１用の制御回路のみを示しているが、図１に示す請求項１の第１の実施形態と同様に、同じ回路が変換器１’側にも設けられる。この実施形態は、図３に示す第３の実施形態に対して、有効電流指令値Ｉｄｒｅｆの正負を判定する正負判定回路２９、演算回路３０、３１、及び正負判定回路２９の出力によって演算回路３０及び演算回路３１の出力のうちどちらか一方を選択するように切り替えを行うスイッチ回路３２を設けたものである。演算回路３０では、規格化された各変換器の直流電圧Ｅｄｎ（ｐｕ）と規格化されたシステム全体の直流電圧Ｅｄ（ｐｕ）からゲインＫとして、Ｅｄｎ／Ｅｄの値を演算する。演算回路３１では、ゲインＫとしてＥｄ／Ｅｄｎの値を演算する。それぞれの値がスイッチ回路３２の入力端子に加えられる。スイッチ回路３２では正負判定回路２９から与えられた信号が「正」の場合は演算回路３０、「負」の場合は演算回路３１の出力を選択し、その値をゲイン回路２２に加える。その他の構成は図３に示す第３の実施形態と同じである。   FIG. 9 is a block diagram showing the configuration of the eighth embodiment of the power converter according to the present invention. In particular, the configuration of the pulse generation circuit 14 is shown. Although only the control circuit for the converter 1 is shown in FIG. 9, the same circuit is provided on the converter 1 'side as in the first embodiment of claim 1 shown in FIG. This embodiment is different from the third embodiment shown in FIG. 3 in that the arithmetic circuit 30 is based on the outputs of the positive / negative determination circuit 29, the arithmetic circuits 30 and 31, and the positive / negative determination circuit 29 for determining the positive / negative of the active current command value Idref And a switch circuit 32 that performs switching so as to select either one of the outputs of the arithmetic circuit 31. The arithmetic circuit 30 calculates the value of Edn / Ed as a gain K from the standardized DC voltage Edn (pu) of each converter and the standardized DC voltage Ed (pu) of the entire system. The arithmetic circuit 31 calculates the value of Ed / Edn as the gain K. Each value is added to the input terminal of the switch circuit 32. The switch circuit 32 selects the output of the arithmetic circuit 30 when the signal given from the positive / negative determination circuit 29 is “positive”, and selects the output of the arithmetic circuit 31 when it is “negative”, and adds the value to the gain circuit 22. Other configurations are the same as those of the third embodiment shown in FIG.

上記のように構成された第８の実施形態の動作について説明する。直流電圧が均等の場合はＥｄ（ｐｕ）＝Ｅｄｎ（ｐｕ）となるため、演算回路３０、３１の出力値は双方とも「１」である。従って有効電力の運転点にかかわらずゲイン回路２２へ与えられる値は「１」であり、出力電圧信号に対する補正は行なわれない。直流電圧がアンバランスとなり、例えば、Ｅｄｎ＞Ｅｄ、Ｅｄｎ’＜Ｅｄとなった場合、変換器１側では演算回路３０の出力＞１、演算回路３１の出力＜１である。ここで変換器が順変換器運転（Ｐ＞０）をしていれば、スイッチ回路３２で演算回路３０の出力が選択されてゲイン回路２２に加えられるため、交流出力電圧ｄ軸成分Ｖｄｃの値は小さくなるように補正される。   The operation of the eighth embodiment configured as described above will be described. When the DC voltage is equal, Ed (pu) = Edn (pu), so that the output values of the arithmetic circuits 30 and 31 are both “1”. Therefore, the value given to the gain circuit 22 is “1” regardless of the operating point of the active power, and the output voltage signal is not corrected. When the DC voltage becomes unbalanced, for example, when Edn> Ed and Edn ′ <Ed, the output of the arithmetic circuit 30> 1 and the output of the arithmetic circuit 31 <1 on the converter 1 side. Here, if the converter is operating as a forward converter (P> 0), the output of the arithmetic circuit 30 is selected by the switch circuit 32 and applied to the gain circuit 22, and therefore the value of the AC output voltage d-axis component Vdc. Is corrected to be smaller.

同様に、直流電圧がＥｄｎ＞１、Ｅｄｎ’＜１で変換器が逆変換器運転（Ｐ＜０）の場合には、スイッチ回路３２で演算回路３１の出力が選択されてゲイン回路２２に加えられるため、出力電圧のｄ軸成分Ｖｄｃの値は大きくなるように補正される。図２３のベクトル図で説明したように、Ｐ＞０の時はｄ軸成分を小さくすれば直流電圧は低下し、Ｐ〈０の時はｄ軸成分を大きくすれば直流電圧が低下する。変換器１’側では逆に直流電圧を上げるように作用する。以上のように直流電圧が上がった変換器では、それを下げるように、直流電圧が下がった変換器では上げるように、交流出力電圧に対して補正が行われる。   Similarly, when the DC voltage is Edn> 1 and Edn ′ <1, and the converter is in the reverse converter operation (P <0), the output of the arithmetic circuit 31 is selected by the switch circuit 32 and added to the gain circuit 22. Therefore, the value of the d-axis component Vdc of the output voltage is corrected so as to increase. As described in the vector diagram of FIG. 23, when P> 0, the DC voltage decreases if the d-axis component is reduced, and when P <0, the DC voltage decreases when the d-axis component is increased. On the other hand, the converter 1 'operates to increase the DC voltage. As described above, correction is performed on the AC output voltage so as to lower the DC voltage of the converter and to increase the DC voltage of the converter.

かくして、第８の実施形態によれば、有効電力の運転点が順変換器運転であっても、逆変換器運転であっても、個別の変換器の規格化された直流電圧がシステム全体の規格化された直流電圧より大きくなった場合には電圧を下げるように、システみ全体の規格化された直流電圧より小さくなった場合には電圧を上げるように制御され、有効電力運転点にかかわらず、各変換器の直流電圧を均等に保ちながら、かつ、変換器全体の直流電圧や有効電力出力に影響を与えることなく安定に運転を行なうことができる。   Thus, according to the eighth embodiment, regardless of whether the operating point of the active power is the forward converter operation or the inverse converter operation, the standardized DC voltage of the individual converter is When the voltage becomes larger than the standardized DC voltage, the voltage is reduced, and when the voltage becomes smaller than the standardized DC voltage of the entire system, the voltage is raised. In addition, it is possible to stably operate while maintaining the DC voltage of each converter evenly and without affecting the DC voltage and active power output of the entire converter.

図１０は本発明に係る電力変換器の第９の実施形態の構成を示すブロック図であり、特に、パルス発生回路１４の構成を示した図である。図１０では変換器１用の制御回路のみを示しているが、図１の第１の実施形態と同様、同じ回路が変換器１，側にも設けられる。図１０に示す第９の実施形態は、図９に示す第８の実施形態に対して、演算回路３０、３１において各変換器の直流電圧Ｅｄｎのみを使用し、Ｋ＝Ｅｄｎ、Ｋ＝１／Ｅｄｎの演算を行なうものである。その他の構成は同じである。静止型無効電力補償装置のように自端で常に直流電圧制御を行うシステムや直流電源システム、あるいは直流線路を介さない直流連系シろテムでは直流回路全体の電圧は定格（１ｐｕ）に保たれて運転しているので、Ｅｄ＝１であり、第９の実施形態を使用した場合も第８の実施形態と同等の効果を得ることができる。これは、第３の実施形態に対する第１の実施形態の関係と同じである。   FIG. 10 is a block diagram showing the configuration of the ninth embodiment of the power converter according to the present invention. In particular, FIG. 10 shows the configuration of the pulse generation circuit 14. Although only the control circuit for the converter 1 is shown in FIG. 10, the same circuit is also provided on the converter 1 side as in the first embodiment of FIG. The ninth embodiment shown in FIG. 10 uses only the DC voltage Edn of each converter in the arithmetic circuits 30 and 31 as compared with the eighth embodiment shown in FIG. 9, and K = Edn, K = 1 / Edn is calculated. Other configurations are the same. The voltage of the entire DC circuit is maintained at the rated (1 pu) in the DC voltage control system, the DC power supply system, or the DC interconnection system that does not go through the DC line. Therefore, Ed = 1, and even when the ninth embodiment is used, the same effect as that of the eighth embodiment can be obtained. This is the same as the relationship of the first embodiment with respect to the third embodiment.

なお、上述した第８及び第９の実施形態において、各変換器の直流電圧の平均値Ｅｄｔを求める平均値演算回路を設け、演算回路３０、３１においてＥｄｎとＥｄｔを使った演算を行なっても同等の効果が得られる。これは、第３の実施形態に対する第２の実施形態の関係と同じである。また、第４の実施形態と同様に、ゲイン回路２２による補正を正弦波発生回路１６の出力信号である三相正弦波信号に対して行なった場合、第５の実施形態と同様に、ゲイン回路２２による補正をｄ軸とｑ軸の両方に対して行なった場合も同等の効果が得られる。   In the eighth and ninth embodiments described above, an average value calculation circuit for obtaining the average value Edt of the DC voltage of each converter is provided, and the calculation circuits 30 and 31 perform calculations using Edn and Edt. The same effect can be obtained. This is the same as the relationship of the second embodiment with respect to the third embodiment. Similarly to the fourth embodiment, when the correction by the gain circuit 22 is performed on the three-phase sine wave signal that is the output signal of the sine wave generation circuit 16, the gain circuit is the same as in the fifth embodiment. The same effect can be obtained when the correction by 22 is performed on both the d-axis and the q-axis.

図１１は本発明に係る電力変換装置の第１０の実施形態の構成を示すブロック図であり、特に、パルス発生回路１４の構成を示した図である。図１１では変換器１用の制御回路のみを示しているが、図１に示す第１の実施形態と同様、同じ回路が変換器１’側にも設けられる。この実施形態は、図９に示す第８の実施形態に対して、レベル判定回路３３、スイッチ回路３４を設けたものである。レベル判定回路３３では、有効電流Ｐの運転点、すなわち、有効電流指令値Ｉｄｒｅｆがゼロに近い一定の範囲内、例えば、−０．１＜Ｉｄｒｅｆ＜０．１の範囲にある場合に「１」を出力してスイッチ回路３４に与える。スイッチ回路３４の入力端子にはスイッチ回路３２の出力及び「１」が与えられていて、レベル判定回路３３の信号が「０」の場合にはスイッチ回路３２の出力を、レベル判定回路３３の信号が「１」の場合はＫ＝１を選択して、ゲイン回路２２に加える。その他の構成は図９に示す第８の実施形態と同じである。   FIG. 11 is a block diagram showing the configuration of the tenth embodiment of the power conversion apparatus according to the present invention, and in particular, shows the configuration of the pulse generation circuit 14. Although only the control circuit for the converter 1 is shown in FIG. 11, the same circuit is also provided on the converter 1 'side as in the first embodiment shown in FIG. In this embodiment, a level determination circuit 33 and a switch circuit 34 are provided with respect to the eighth embodiment shown in FIG. In the level determination circuit 33, when the operating point of the active current P, that is, the active current command value Idref is within a certain range close to zero, for example, in the range of −0.1 <Idref <0.1, “1”. Is supplied to the switch circuit 34. When the output of the switch circuit 32 and “1” are given to the input terminal of the switch circuit 34 and the signal of the level determination circuit 33 is “0”, the output of the switch circuit 32 is the signal of the level determination circuit 33. Is “1”, K = 1 is selected and added to the gain circuit 22. Other configurations are the same as those of the eighth embodiment shown in FIG.

上記のように構成された第１０の実施形態の動作について以下に説明する。直流電圧が均等の場合はＥｄ（ｐｕ）＝Ｅｄｎ（ｐｕ）となるため、演算回路３０、３１の出力値は双方とも「１」である。従って有効電力の運転点にかかわらずゲイン回路２２に加えられる値は「１」であり、出力電圧信号に対する補正は行なわれない。直流電圧がアンバランスとなり、例えばＥｄｎ＞Ｅｄ、Ｅｄｎ’＜Ｅｄとなった場合、変換器１側では演算回路３０の出力＞１、演算回路３１の出力＜１である。ここで変換器が順変換器運転（Ｐ＞０）でレベル判定回路３３で設定されたより大きな値で運転していれば、スイッチ回路３２で演算回路３０の出力が選択されてゲイン回路２２へ与えられるため、交流出力電圧ｄ軸成分Ｖｄｃの値は小さくなるように補正される。   The operation of the tenth embodiment configured as described above will be described below. When the DC voltage is equal, Ed (pu) = Edn (pu), so that the output values of the arithmetic circuits 30 and 31 are both “1”. Therefore, the value applied to the gain circuit 22 is “1” regardless of the operating point of the active power, and the output voltage signal is not corrected. When the DC voltage becomes unbalanced and, for example, Edn> Ed and Edn ′ <Ed, the output of the arithmetic circuit 30> 1 and the output of the arithmetic circuit 31 <1 on the converter 1 side. Here, if the converter operates in the forward converter operation (P> 0) and operates at a value larger than the value set by the level determination circuit 33, the output of the arithmetic circuit 30 is selected by the switch circuit 32 and given to the gain circuit 22. Therefore, the value of the AC output voltage d-axis component Vdc is corrected to be small.

同様に、直流電圧がＥｄｎ＞１、Ｅｄｎ’＜１で変換器が逆変換器運転（Ｐ＜０）でレベル判定回路３３で設定された値より大きな値で運転しておれば、スイッチ回路３２で演算回路３１の出力が選択されてゲイン回路２２に加えられるため、出力電圧のｄ軸成分Ｖｄｃの値は大きくなるように補正される。   Similarly, if the DC voltage is Edn> 1, Edn ′ <1, and the converter is operated at a value larger than the value set by the level determination circuit 33 in the inverse converter operation (P <0), the switch circuit 32 is used. Since the output of the arithmetic circuit 31 is selected and applied to the gain circuit 22, the value of the d-axis component Vdc of the output voltage is corrected so as to increase.

一方、変換器がレベル判定回路３３で設定された範囲内のゼロに近い有効電力で運転している場合には、スイッチ回路３４でＫ＝１が選択されてゲイン回路２２に加えられるため、出力電圧に対する補正は行なわれない。変換器が有効電力ゼロの状態で運転し続ける可能性のあるシステムの場合、実際の有効電力の運転点はゼロ付近の小さな正値、負値を行き来する。これによってスイッチ回路３２の切り替えを行うと頻繁に切換えを繰り返して動作が不安定になる。本実施形態を使用すると不動作範囲が設けられて不必要な切換え操作が行なわれない。   On the other hand, when the converter is operating with an active power close to zero within the range set by the level determination circuit 33, K = 1 is selected by the switch circuit 34 and applied to the gain circuit 22, so that the output No correction is made to the voltage. In the case of a system in which the converter may continue to operate with zero active power, the actual operating point of active power goes back and forth between small positive values and negative values near zero. Accordingly, when the switch circuit 32 is switched, the switching is frequently repeated and the operation becomes unstable. If this embodiment is used, a non-operation range is provided and unnecessary switching operation is not performed.

かくして、第１０の実施形態によれば、有効電力の運転点が順変換器運転であっても、逆変換器運転であっても、個別の変換器の規格化された直流電圧がシステム全体の規格化された直流電圧より大きくなった場合には電圧を下げるように、システム全体の規格化された直流電圧より小さくなった場合には電圧を上げるように制御され、また有効電力がゼロ付近にある場合の補償動作の頻繁な切換えを防止して、有効電力の運転点にかかわらず、各変換器の直流電圧を均等に保ちながら、かつ変換器全体の直流電圧や有効電力出力に影響を与えることなく安定に運転を行なうことができる。   Thus, according to the tenth embodiment, regardless of whether the operating point of the active power is the forward converter operation or the reverse converter operation, the standardized DC voltage of the individual converter is When the voltage becomes larger than the standardized DC voltage, the voltage is lowered. When the voltage becomes smaller than the standardized DC voltage of the entire system, the voltage is raised, and the active power is near zero. Prevents frequent switching of compensation operation in some cases, affects the DC voltage and active power output of the entire converter while maintaining the DC voltage of each converter equal regardless of the active power operating point It is possible to operate stably without any problems.

なお、上記第１０の実施形態に対して、第９の実施形態と同様に、有効電力がゼロ付近の場合にゲインＫ＝１をゲイン回路２２に与えるような回路を追加しても上述したと同等の効果が得られる。   It should be noted that, as in the ninth embodiment, the above-described tenth embodiment is the same as described above even if a circuit that provides gain K = 1 to the gain circuit 22 when the active power is near zero is added. The same effect can be obtained.

図１２は本発明に係る電力変換装置の第１１の実施形態の構成を示すブロック図であり、特に、パルス発生回路１４の構成を示す図である。図１２では変換器１用の制御回路のみを示しているが、図１に示す第１の実施形態と同様に、同じ回路が変換器１’側にも設けられる。   FIG. 12 is a block diagram showing the configuration of the eleventh embodiment of the power conversion apparatus according to the present invention, and in particular, shows the configuration of the pulse generation circuit 14. Although only the control circuit for the converter 1 is shown in FIG. 12, the same circuit is also provided on the converter 1 'side as in the first embodiment shown in FIG.

この実施形態は、図７に示す第６の実施形態に対して、無効電流指令値Ｉｑｒｅｆの正負を判定する正負判定回路２９、及び正負判定回路２９の出力によって「＋１」及び「−１」のうちどちらか一方を選択するように切り替えを行うスイッチ回路３５を設けたものである。スイッチ回路３５では正負判定回路２９から与えられた信号が「正」の場合は「＋１」、「負」の場合は「−１」を選択し、その値を乗算器２７に加える。その他の構成は図７に示す第６の実施形態と同じである。   This embodiment is different from the sixth embodiment shown in FIG. 7 in that “+1” and “−1” are output by the positive / negative determination circuit 29 for determining the positive / negative of the reactive current command value Iqref and the output of the positive / negative determination circuit 29. A switch circuit 35 that performs switching so as to select one of them is provided. The switch circuit 35 selects “+1” when the signal given from the positive / negative judgment circuit 29 is “positive”, and selects “−1” when it is “negative”, and adds the value to the multiplier 27. Other configurations are the same as those of the sixth embodiment shown in FIG.

上記のように構成された第１１の実施形態の動作について以下に説明する。直流電圧が均等の場合はＥｄ（ｐｕ）＝Ｅｄｎ（ｐｕ）となるため、加算器２５、ゲイン回路２６の出力はゼロであり、乗算器２７の出力もゼロとなる。従って無効電力の運転点にかかわらず加算器２８に加えられる値は「０」であり、出力電圧位相に対する補正は行なわれない。直流電圧がアンバランスとなり、例えばＥｄｎ＞Ｅｄ、Ｅｄｎ’＜Ｅｄとなった場合、変換器１側では加算器２５、ゲイン回路２６の出力が負の値となる。ここで変換器が誘導性無効電力運転（Ｑ＞０）していれば、スイッチ回路３５で「＋１」が選択されて乗算器２７へ与えられ、乗算器２７の出力は負の値となる。それが加算器２８において負符号で加算されるため、交流出力電圧の位相は進み方向に補正される。   The operation of the eleventh embodiment configured as described above will be described below. When the DC voltage is equal, Ed (pu) = Edn (pu), so that the outputs of the adder 25 and the gain circuit 26 are zero, and the output of the multiplier 27 is also zero. Therefore, the value applied to the adder 28 is “0” regardless of the reactive power operating point, and the output voltage phase is not corrected. When the DC voltage becomes unbalanced and, for example, Edn> Ed and Edn ′ <Ed, the outputs of the adder 25 and the gain circuit 26 become negative values on the converter 1 side. If the converter is in inductive reactive power operation (Q> 0), “+1” is selected by the switch circuit 35 and supplied to the multiplier 27, and the output of the multiplier 27 becomes a negative value. Since it is added with a negative sign in the adder 28, the phase of the AC output voltage is corrected in the advance direction.

同様に、直流電圧がＥｄｎ＞１、Ｅｄｎ’＜１で変換器が容量性無効電力運転（Ｑ＜０）の場合には、スイッチ回路３５で「−１」が選択されて乗算器２７へ与えられ、乗算器２７の出力は正の値となる。それが加算器２８において負符号で加算されるため、交流出力電圧の位相は遅れ方向に補正される。図２３のベクトル図で説明したように、Ｑ＞０の時は出力電圧位相を進めれば直流電圧は低下し、Ｑ＜０の時は位相を遅らせれば直流電圧が低下する。変換器１’側では逆に直流電圧を上げるように作用する。以上のように直流電圧が上がった変換器では、それを下げるように、直流電圧が下がった変換器では上げるように、交流出力電圧に対して補正が行われる。   Similarly, when the DC voltage is Edn> 1, Edn ′ <1, and the converter is in the capacitive reactive power operation (Q <0), “−1” is selected by the switch circuit 35 and supplied to the multiplier 27. Thus, the output of the multiplier 27 becomes a positive value. Since it is added with a negative sign in the adder 28, the phase of the AC output voltage is corrected in the delay direction. As explained in the vector diagram of FIG. 23, when Q> 0, the DC voltage decreases if the output voltage phase is advanced, and when Q <0, the DC voltage decreases if the phase is delayed. On the other hand, the converter 1 'operates to increase the DC voltage. As described above, correction is performed on the AC output voltage so as to lower the DC voltage of the converter and to increase the DC voltage of the converter.

かくして、第１１の実施形態によれば、無効電力の運転点が誘導性であっても容量性であっても、個別の変換器の直流電圧が平均電圧より大きくなった場合には電圧を下げるように、平均電圧より小さくなった場合には電圧を上げるように制御され、無効電力運転点にかかわらず、各変換器の直流電圧を均等に保ちながら、かつ変換器全体の直流電圧や無効電力出力に影響を与えることなく安定に運転を行なうことができる。   Thus, according to the eleventh embodiment, even if the reactive power operating point is inductive or capacitive, the voltage is lowered when the DC voltage of the individual converter becomes larger than the average voltage. Thus, when the voltage becomes lower than the average voltage, the voltage is controlled to increase, regardless of the reactive power operating point, while maintaining the DC voltage of each converter equal, and the DC voltage and reactive power of the entire converter. Stable operation can be performed without affecting the output.

なお、図１２に示す第１１の実施形態において、直流電圧平均値Ｅｄｔの代わりに規格化したシステム全体の直流電圧Ｅｄを使用しても同等の効果が得られる。これは、図７に示す第６の実施形態に対する図８に示す第７の実施形態の関係と同じである。   In the eleventh embodiment shown in FIG. 12, the same effect can be obtained even if the standardized DC voltage Ed of the entire system is used instead of the DC voltage average value Edt. This is the same as the relationship of the seventh embodiment shown in FIG. 8 with respect to the sixth embodiment shown in FIG.

図１３は本発明に係る自励式変換器の制御装置の第１２の実施形態の構成を示すブロック図であり、特に、パルス発生回路１４の構成を示す図である。図１３では変換器１用の制御回路のみを示しているが、図１に示す第１の実施形態と同様に、同じ回路が変換器１ノ側にも設けられる。   FIG. 13 is a block diagram showing the configuration of the twelfth embodiment of the control device for the self-excited converter according to the present invention. In particular, FIG. 13 is a diagram showing the configuration of the pulse generation circuit 14. Although only the control circuit for the converter 1 is shown in FIG. 13, the same circuit is also provided on the converter 1 side as in the first embodiment shown in FIG.

この実施形態は、図１２に示す第１１の実施形態に対して、レベル判定回路３６、スイッチ回路３７を設けたものである。レベル判定回路３６では、無効電力Ｑの運転点すなわち無効電流指令値Ｉｑｒｅｆがゼロに近い一定の範囲、例えば−０．１＜Ｉｑｒｅｆ＜０．１の範囲にある場合と、それ以上の場合Ｉｑｒｅｆ＞１、及びそれ以下の場合Ｉｑｒｅｆ＜−０．１の３レベルの判定を行なって、結果をスイッチ回路３７にｈ０５．与える。スイッチ回路３７の入力端子には「＋１」「０」「−１」が与えられていて、レベル判定回路３６の判定が「Ｉｑｒｅｆ＞０．１」の場合は「＋１」を、判定が「−０．１＜Ｉｑｒｅｆ＜０．１」の場合は「０」を、判定が「Ｉｑｒｅｆ＜−０．１」の場合は「−１」を選択して、乗算器２７へ与える。その他の構成は図１２に示す第１１の実施形態と同じである。   In this embodiment, a level determination circuit 36 and a switch circuit 37 are provided with respect to the eleventh embodiment shown in FIG. In the level determination circuit 36, the operating point of the reactive power Q, that is, the reactive current command value Iqref is in a certain range close to zero, for example, in the range of −0.1 <Iqref <0.1, and in the case of more than that, Iqref> 1 and lower, Iqref <−0.1 is determined at three levels, and the result is sent to the switch circuit 37 as h05. give. “+1”, “0”, “−1” is given to the input terminal of the switch circuit 37, and “+1” is determined when the determination of the level determination circuit 36 is “Iqref> 0.1”, and the determination is “− When 0.1 <Iqref <0.1, “0” is selected, and when determination is “Iqref <−0.1”, “−1” is selected and supplied to the multiplier 27. Other configurations are the same as those of the eleventh embodiment shown in FIG.

上記のように構成された第１２の実施形態の動作について以下に説明する。直流電圧が均等の場合はＥｄ（ｐｕ）＝Ｅｄｎ（ｐｕ）となるため、加算器２５、ゲイン回路２６の出力値はゼロである。従って無効電力の運転点にかかわらず加算器２８に加えられる値は「０」であり、出力電圧信号位相に対する補正は行なわれない。直流電圧がアンバランスとなり、例えば、Ｅｄｎ＞Ｅｄ、Ｅｄｎ’＜Ｅｄとなった場合、変換器１側では加算器２５及びゲイン回路２６の各出力は負の値となる。ここで変換器が誘導性無効電力運転（Ｑ＞０）で０．１ｐｕより大きな値で運転しておれば、スイッチ回路３７で「＋１」が選択されて乗算器２７に加えられるため、その出力は負の値であり、交流出力電圧位相は進み方向に補正される。   The operation of the twelfth embodiment configured as described above will be described below. When the DC voltage is equal, Ed (pu) = Edn (pu), so that the output values of the adder 25 and the gain circuit 26 are zero. Therefore, the value applied to the adder 28 is “0” regardless of the reactive power operating point, and the output voltage signal phase is not corrected. When the DC voltage becomes unbalanced, for example, when Edn> Ed and Edn ′ <Ed, the outputs of the adder 25 and the gain circuit 26 are negative values on the converter 1 side. If the converter is operated at a value larger than 0.1 pu in inductive reactive power operation (Q> 0), “+1” is selected by the switch circuit 37 and added to the multiplier 27, so that its output Is a negative value, and the AC output voltage phase is corrected in the advance direction.

同様に、直流電圧がＥｄｎ＞１、Ｅｄｎ’＜１で変換器が容量性無効電力運転（Ｑ＜０）で−０．１ｐｕより小さい値で運転していれば、スイッチ回路３７で「−１」が選択されて乗算器２７へ与えられ、交流出力電圧位相は遅れ方向に補正される。一方、変換器が−０．１ｐｕ＜Ｉｑｒｅｆ＜０．１ｐｕの範囲内の無効電力で運転している場合には、スイッチ回路３７で「０」が選択されて乗算器２７へ与えられるため、出力電圧位相に対する補正は行なわれない。変換器が無効電カゼロの状態で運転し続ける可能性のあるシステムの場合、実際の無効電力運転点はゼロ付近の小さな正値、負値を行き来する。これによって正負判定のみを行うと頻繁に切換えを繰り返して動作が不安定になる。本実施形態を使用すると不動作範囲が設けられて不必要な切換え操作が行なわれない。   Similarly, if the DC voltage is Edn> 1, Edn ′ <1, and the converter is operating at a value less than −0.1 pu in capacitive reactive power operation (Q <0), the switch circuit 37 sets “−1”. "Is selected and supplied to the multiplier 27, and the AC output voltage phase is corrected in the delay direction. On the other hand, when the converter is operated with a reactive power in the range of −0.1 pu <Iqref <0.1 pu, “0” is selected by the switch circuit 37 and is supplied to the multiplier 27, so that the output There is no correction for the voltage phase. In the case of a system in which the converter may continue to operate with zero reactive power, the actual reactive power operating point goes back and forth between small positive and negative values near zero. As a result, if only positive / negative determination is performed, the switching is frequently repeated and the operation becomes unstable. If this embodiment is used, a non-operation range is provided and unnecessary switching operation is not performed.

かくして、第１２の実施形態によれば、無効電力の運転点が誘導性であっても容量性であっても、個別の変換器の直流電圧が平均直流電圧より大きくなった場合には電圧を下げるように、平均直流電圧より小さくなった場合には電圧を上げるように制御され、また無効電力がゼロ付近にある場合の補償動作の頻繁な切換えを防止して、無効電力の運転点にかかわらず、各変換器の直流電圧を均等に保ちながら、かつ変換器全体の直流電圧や無効電力出力に影響を与えることなく安定に運転を行なうことができる。   Thus, according to the twelfth embodiment, even if the reactive power operating point is inductive or capacitive, the voltage is increased when the DC voltage of the individual converter becomes larger than the average DC voltage. The voltage is controlled to increase when the voltage becomes lower than the average DC voltage, and frequent switching of the compensation operation when the reactive power is near zero is prevented. Therefore, it is possible to stably operate while maintaining the DC voltage of each converter equal and without affecting the DC voltage and reactive power output of the entire converter.

なお、第１２の実施形態において、無効電力がゼロ付近の場合に「０」を乗算器２７に与えるような回路を追加しても同等の効果が得られる。   In the twelfth embodiment, the same effect can be obtained by adding a circuit that gives “0” to the multiplier 27 when the reactive power is near zero.

図１４は本発明に係る電力変換器の第１３の実施形態の構成を示すブロック図であり、特に、パルス発生回路１４の構成を示す図である。図１４では変換器１用の制御回路のみを示しているが、図１に示す第１の実施形態と同様、同じ回路が変換器１’側にも設けられる。この実施形態は、図２１に示す従来装置に対して、図３に示す第３の実施形態の回路と、図８に示す第７の実施形態の回路との両方を付加したものである。すなわち、第３の実施形態と同様に、各変換器ごとの直流電圧Ｅｄｎとシステム全体の直流電圧Ｅｄ（ＰＮ間直流電圧）及び有効電力運転点Ｐに相当する有効電流指令値ＩｄｒｅｆからゲインＫを演算する演算回路２１、パルス発生回路内でＰＷＭ正弦波のｄ軸成分に対して１／Ｋ倍の補正を行なうゲイン回路２２を設ける。一方、図８に示す第７の実施形態と同様に、Ｅｄ（ｐｕ）とＥｄｎ（ｐｕ）の偏差分を得るための加算器２５、比例回路あるいは比例積分回路等で構成されるゲイン回路２６、ゲイン回路２６の出力と無効電力運転点Ｑに相当する無効電流指令値Ｉｑｒｅｆの乗算を行なう乗算器２７、及びパルス発生回路内で位相信号に対して乗算器２７の出力を負符号で加算する加算器２８を設けた点が従来装置と構成を異にしている。   FIG. 14 is a block diagram showing the configuration of the thirteenth embodiment of the power converter according to the present invention, and in particular, shows the configuration of the pulse generation circuit 14. FIG. 14 shows only the control circuit for the converter 1, but the same circuit is also provided on the converter 1 'side as in the first embodiment shown in FIG. In this embodiment, both the circuit of the third embodiment shown in FIG. 3 and the circuit of the seventh embodiment shown in FIG. 8 are added to the conventional apparatus shown in FIG. That is, as in the third embodiment, the gain K is obtained from the DC voltage Edn for each converter, the DC voltage Ed for the entire system (DC voltage between PNs), and the active current command value Idref corresponding to the active power operating point P. An arithmetic circuit 21 for calculating and a gain circuit 22 for correcting 1 / K times the d-axis component of the PWM sine wave in the pulse generating circuit are provided. On the other hand, similarly to the seventh embodiment shown in FIG. 8, an adder 25 for obtaining a deviation between Ed (pu) and Edn (pu), a gain circuit 26 including a proportional circuit or a proportional integration circuit, A multiplier 27 that multiplies the output of the gain circuit 26 and the reactive current command value Iqref corresponding to the reactive power operating point Q, and an addition that adds the output of the multiplier 27 with a negative sign to the phase signal in the pulse generation circuit. The configuration of the device 28 is different from that of the conventional device.

上記のように構成された第１３の実施形態の動作について以下に説明する。この実施形態は図３に示す第３の実施形態と図８に示す第７の実施形態の両方の機能を併せ持っている。すなわち、直流電圧が均等でＥｄｎ＝Ｅｄの場合は演算回路２１の出力であるゲインＫは「１」であり、有効電力の運転点すなわちＩｄｒｅｆ（Ｐ）の値にかかわらずゲイン回路２２による補正は行われない。またＥｄｎとＥｄの偏差分、すなわち、加算器２５、ゲイン回路２６の出力はゼロであり、乗算器２７の出力も無効電力の運転点すなわちＩｑｒｅｆ（Ｑ）の値にかかわらずゼロとなって出力電圧位相の補正は行なわれない。直流電圧がアンバランスとなりＥｄｎとＥｄに差が生じた場合には、第１の実施形態と同様に有効電力の運転点及びＥｄｎとＥｄの大小関係によってゲイン回路２２による出力電圧の大きさに対する補正が行なわれ、かつ、（請求項２）の実施形態と同様に無効電力の運転点及びＥｄｎとＥｄの大小関係によって加算器２８による出力電圧の位相に対する補正が行なわれるよう動作する。   The operation of the thirteenth embodiment configured as described above will be described below. This embodiment has the functions of both the third embodiment shown in FIG. 3 and the seventh embodiment shown in FIG. That is, when the DC voltage is uniform and Edn = Ed, the gain K that is the output of the arithmetic circuit 21 is “1”, and the correction by the gain circuit 22 is performed regardless of the active power operating point, that is, the value of Idref (P). Not done. Further, the deviation of Edn and Ed, that is, the outputs of the adder 25 and the gain circuit 26 are zero, and the output of the multiplier 27 is also zero regardless of the reactive power operating point, that is, the value of Iqref (Q). The voltage phase is not corrected. When the DC voltage becomes unbalanced and a difference occurs between Edn and Ed, the gain circuit 22 corrects the magnitude of the output voltage by the active power operating point and the magnitude relationship between Edn and Ed, as in the first embodiment. In the same manner as in the second embodiment, the operation of the adder 28 corrects the phase of the output voltage according to the reactive power operating point and the magnitude relationship between Edn and Ed.

かくして、第１３の実施形態によれば、有効電力の運転点、無効電力の運転点に応じて出力電圧の大きさと位相が補正されることにより、運転点にかかわらず、各変換器の直流電圧を均等に保ちながら、かつ変換器全体の直流電圧や有効・無効電力出力に影響を与えることなく安定に運転を行なうことができる。   Thus, according to the thirteenth embodiment, the magnitude and phase of the output voltage are corrected according to the operating point of the active power and the operating point of the reactive power, so that the DC voltage of each converter regardless of the operating point. Can be stably operated without affecting the DC voltage and active / reactive power output of the entire converter.

なお、図１４に示す第１３の実施形態は、図３に示す第３の実施形態と図８に示す第７の実施形態を組合わせた構成とてしたが、有効電力運転点に関した制御として図１ないし５に示す第１ないし第５の各実施形態、図９、１０に示す第８又は第９の実施形態、図１１に示す第１０の各実施形態のうちいずれか１つと、無効電力運転点に関した制御として図７に示す第６の実施形態、図８に示す第７の実施形態、図１２に示す第１１の実施形態のうちいずれか１つを任意に組合わせることにより、図１４に示した第１３の実施形態と同様の効果を得ることができる。   In addition, although 13th Embodiment shown in FIG. 14 was set as the structure which combined 7th Embodiment shown in FIG. 3 and 3rd Embodiment shown in FIG. Any one of the first to fifth embodiments shown in FIGS. 1 to 5, the eighth or ninth embodiment shown in FIGS. 9 and 10, and the tenth embodiment shown in FIG. By arbitrarily combining any one of the sixth embodiment shown in FIG. 7, the seventh embodiment shown in FIG. 8, and the eleventh embodiment shown in FIG. The same effects as those of the thirteenth embodiment shown in FIG.

図１５は本発明に係る自励式変換器の制御装置の第１４の実施形態の構成を示すブロック図であり、特に、パルス発生回路１４と関連する制御回路の構成を示す図である。図１５では変換器１用の制御回路のみを示しているが、図１に示すの第１の実施形態と同様に、同じ回路が変換器１’側にも設けられる。この実施形態は、図１に示す第１の実施形態に対して、各変換器の規格化された直流電圧Ｅｄｎ、Ｅｄｎ’とシステム全体の規格化された直流電圧Ｅｄの偏差を出力する加算器３８、３８’、これらの加算器３８、３８’の出力に対してレベル判定を行なうレベル検出器３９、３９’、各レベル検出器出力に対する論理和回路４０、有効電力制御回路で使用される指令値Ｐｒｅｆに対するレベル検出器４１、論理和回路４０とレベル検出器４１の出力に対する論理積回路４２、カウンタ回路４３、レベル検出器４４、及びレベル検出器４４の出力信号によって開閉を行なうスイッチ回路４５とスイッチ回路４５の出力を有効電力指令値に加算するための加算器４６を追加したものである。レベル検出器３９、３９’では直流電圧の偏差分が一定範囲を逸脱した場合、例えば、ΔＥｄ＜−０．２又はΔＥｄ＞＋０．２となった場合に「１」を出力する。一方、レベル検出器４１では有効電力制御回路２４に加えられる指令値Ｐｒｅｆが、ゼロに近い一定範囲内例えば、−０．１＜Ｐｒｅｆ＜＋０．１にある場合「１」を出力する。また、カウンタ回路４３は論理積回路４２の出力を累積していき、レベル検出器４４はその累積値が一定値を越えた場合に、スイッチ回路４５に対して投入指令を与える。スイッチ回路４５には有効電力指令値の変化分ΔＰｒｅｆ例えば、０．２ｐｕといった値が与えられおり、スイッチ投入されることによってその値が指令値Ｐｒｅｆに加算されて有効電力制御回路２４に対する最終的な指令値として使用される。パルス発生回路１４の内部構成など、その他の部分の構成は図１ないし図５に示す第１ないし第５の実施形態のいずれか一つと同様である。   FIG. 15 is a block diagram showing the configuration of the fourteenth embodiment of the control device for the self-excited converter according to the present invention, and in particular, shows the configuration of the control circuit related to the pulse generation circuit 14. In FIG. 15, only the control circuit for the converter 1 is shown, but the same circuit is provided on the converter 1 'side as in the first embodiment shown in FIG. This embodiment is different from the first embodiment shown in FIG. 1 in that an adder that outputs a deviation between the standardized DC voltages Edn and Edn ′ of each converter and the standardized DC voltage Ed of the entire system. 38, 38 ', level detectors 39, 39' for performing level judgment on the outputs of these adders 38, 38 ', an OR circuit 40 for each level detector output, and commands used in the active power control circuit A level detector 41 for the value Pref, an OR circuit 40 and an AND circuit 42 for the output of the level detector 41, a counter circuit 43, a level detector 44, and a switch circuit 45 that opens and closes by an output signal of the level detector 44; An adder 46 for adding the output of the switch circuit 45 to the active power command value is added. The level detectors 39 and 39 ′ output “1” when the deviation of the DC voltage deviates from a certain range, for example, when ΔEd <−0.2 or ΔEd> +0.2. On the other hand, the level detector 41 outputs “1” when the command value Pref applied to the active power control circuit 24 is within a certain range close to zero, for example, −0.1 <Pref <+0.1. The counter circuit 43 accumulates the output of the AND circuit 42, and the level detector 44 gives an input command to the switch circuit 45 when the accumulated value exceeds a certain value. The switch circuit 45 is given a value ΔPref of the change in the active power command value, for example, 0.2 pu. When the switch is turned on, the value is added to the command value Pref, and the final value for the active power control circuit 24 is obtained. Used as a command value. The configuration of other parts such as the internal configuration of the pulse generation circuit 14 is the same as that of any one of the first to fifth embodiments shown in FIGS. 1 to 5.

上記のように構成された第１４の実施形態の動作について以下に説明する。直流電圧がバランスしていて各変換器の電圧値がシステム全体の電圧値とほぼ等しければレベル検出器３９、３９’、論理和回路４０の出力が「０」であるためレベル検出器４４の出力もゼロとなりスイッチ回路４５は投入されず、制御は第１ないし第５の実施形態と同じように動作する。また有効電力が順方向あるいは逆方向にある程度の大きさで融通されている場合にはレベル検出器４１の出力がゼロとなるためスイッチ回路４５は投入されず、制御は第１ないし第５の実施形態と同じように動作する。   The operation of the fourteenth embodiment configured as described above will be described below. If the DC voltage is balanced and the voltage value of each converter is substantially equal to the voltage value of the entire system, the outputs of the level detectors 39 and 39 'and the OR circuit 40 are "0", so the output of the level detector 44 And the switch circuit 45 is not turned on, and the control operates in the same manner as in the first to fifth embodiments. When the active power is accommodated in a certain amount in the forward direction or the reverse direction, the output of the level detector 41 becomes zero, so the switch circuit 45 is not turned on, and the control is performed in the first to fifth implementations. Works in the same way as the form.

本実施形態が第１ないし第５の実施形態と異なる動作をするのは、有効電力がほぼゼロ点付近で運転されていて、かつ、直流電圧に変換器間のアンバランスが発生した場合である。この場合、有効電力指令値Ｐｒｅｆがゼロに近い一定範囲内であることからレベル検出値４１の出力は「１」である。一方、複数の変換器のうちいずれか１台で、直流電圧とシステム全体の電圧との偏差が大きくなると論理和回路４０及び論理積回路４２の出力は「１」となる。この状態が継続するとカウンタ回路４３の出力が増加し、一定時間を越えるとレベル検出器４４が動作してスイッチ回路４５が投入される。これにより有効電力指令値は当初の値からΔＰｒｅｆ＝０．２ｐｕ分だけ変化した値となり、ゼロ付近の値ではない点へ運転点が移行する。   The present embodiment operates differently from the first to fifth embodiments when the active power is operated near the zero point and an imbalance between the converters occurs in the DC voltage. . In this case, since the active power command value Pref is within a certain range close to zero, the output of the level detection value 41 is “1”. On the other hand, when the deviation between the DC voltage and the voltage of the entire system increases in any one of the plurality of converters, the outputs of the OR circuit 40 and the AND circuit 42 become “1”. When this state continues, the output of the counter circuit 43 increases, and when the predetermined time is exceeded, the level detector 44 operates and the switch circuit 45 is turned on. As a result, the active power command value changes from the initial value by ΔPref = 0.2 pu, and the operating point shifts to a point that is not near zero.

図１５に示した第１５の実施形態によれば、図２３のベクトル図及び第１ないし第５の実施形態で説明したように、変換器出力電圧の大きさを補正することによって直流電圧のアンバランスを解消する場合は、有効電力の方向によって大きさの補正方法が異なってくるが有効電力がゼロだと適切な補正が行なえず、場合によっては有効電力の方向を誤認識して逆方向の補正となってしまう可能性がある。運転中、常時ある程度の有効電力を融通しているシステムでは問題はないが、有効電力ゼロで運転する可能性の大きいシステムでは、本実施形態を適用することにより、有効電力がゼロ付近の運転点で直流電圧のアンバランスが発生した場合には、有効電力の運転点を一時的に変えることによって適切な方向の補正制御が行えるようになり、直流電圧のアンバランスを抑制することができる。   According to the fifteenth embodiment shown in FIG. 15, as explained in the vector diagram of FIG. 23 and the first to fifth embodiments, the magnitude of the converter output voltage is corrected to correct the DC voltage. When canceling the balance, the method of correcting the magnitude differs depending on the direction of the active power.However, if the active power is zero, appropriate correction cannot be performed. There is a possibility of correction. There is no problem in a system that always allows a certain amount of active power during operation, but in a system that has a high possibility of operating with zero active power, by applying this embodiment, an operating point where the active power is near zero is achieved. When a DC voltage imbalance occurs, correction control in an appropriate direction can be performed by temporarily changing the operating point of the active power, and the DC voltage imbalance can be suppressed.

このように、本実施形態によれば、有効電力の運転点に応じて出力電圧の大きさが補正され、かつ、有効電力がゼロ付近で補正が行なえないような運転点にある場合には有効電力運転点を変更することにより、運転点にかかわらず、各変換器の直流電圧を均等に保ちながら安定に運転を行なうことができる。   As described above, according to the present embodiment, the output voltage is corrected in accordance with the operating point of the active power, and is effective when the operating power is at an operating point where the correction cannot be performed in the vicinity of zero. By changing the power operating point, it is possible to operate stably while maintaining the DC voltage of each converter equal regardless of the operating point.

図１６は本発明に係る自励式変換器の第１５の実施形態の構成を示すブロック図であり、特に、パルス発生回路１４と関連する制御回路の構成を示す図である。図１６では変換器１用の制御回路のみを示しているが、図１の第１の実施形態と同様に、同じ回路が変換器１’側にも設けられる。この実施形態は図１５に示す第１４の実施形態に対して、レベル検出器４１で有効電力運転点の判定に使用する信号として有効電力指令値Ｐｒｅｆの代わりに有効成分の電流指令値Ｉｄｒｅｆを使用するものである。Ｐｒｅｆは有効電力制御回路２４の入力信号であり、Ｉｄｒｅｆは出力信号である。有効電力は有効成分電流に電圧の大きさを掛けたものであり（Ｐ＝Ｖ×Ｉｄ）、制御回路などで使われる規格化した信号の場合、電圧Ｖはほぼ１ｐｕであるため、Ｐｒｅｆ信号とＩｄｒｅｆ信号はほとんど等価である。   FIG. 16 is a block diagram showing the configuration of the fifteenth embodiment of the self-excited converter according to the present invention, and in particular, shows the configuration of the control circuit related to the pulse generation circuit 14. Although only the control circuit for the converter 1 is shown in FIG. 16, the same circuit is also provided on the converter 1 'side as in the first embodiment of FIG. This embodiment uses the current command value Idref of the active component instead of the active power command value Pref as a signal used for the determination of the active power operating point by the level detector 41, compared to the fourteenth embodiment shown in FIG. To do. Pref is an input signal of the active power control circuit 24, and Idref is an output signal. The effective power is obtained by multiplying the effective component current by the magnitude of the voltage (P = V × Id). In the case of a standardized signal used in a control circuit or the like, the voltage V is approximately 1 pu. The Idref signal is almost equivalent.

なお、切り替える指令値はＩｄｒｅｆでなく上位制御系に対する指令値、すなわち、Ｐｒｅｆとする。Ｉｄｒｅｆを切り替えた場合、有効電力運転点が変化するが有効電力指令値は変わっていないため誤差が生じ、有効電力制御回路２４内部の積分回路が飽和するなどの問題が発生するため、切換え対象の指令値は上位制御回路に対する指令値が適当である。   Note that the command value to be switched is not Idref but a command value for the upper control system, that is, Pref. When Idref is switched, the active power operating point changes, but the active power command value does not change, so an error occurs, and problems such as saturation of the integrating circuit in the active power control circuit 24 occur. The command value for the host control circuit is appropriate.

かくして、図１６に示す第１５の実施形態によれば、図１５に示す第１４の実施形態と同様の効果が得られる。   Thus, according to the fifteenth embodiment shown in FIG. 16, the same effects as in the fourteenth embodiment shown in FIG. 15 are obtained.

ところで、パルス発生回路１４の内部構成は、第１ないし第５の実施形態、第８の実施形態、第９の実施形態、第１０の実施形態のいずれのものを使用しても、第１の実施形態、又は第２の実施形態と同じ有効電力指令値の切換え回路を設けることで、同様の効果が得られる。   By the way, the internal configuration of the pulse generation circuit 14 is the same as that of the first to fifth embodiments, the eighth embodiment, the ninth embodiment, and the tenth embodiment. By providing the same active power command value switching circuit as that of the embodiment or the second embodiment, the same effect can be obtained.

また、直流送電システムや直流連系システムなどで、当該変換器では直流電圧制御を行っており、直流回路を介した相手側変換器で有効電力制御を行っている場合には、相手側変換器の有効電力指令値に対して切換えを行う構成とすれば、同様の効果が得られる。また、図１５あるいは図１６の回路において、スイッチ回路４５と加算器４６の間に１次遅れ回路を入れることにより、指令値の切換えを緩やかにし、より安定に運転点を移行させることができる。   Also, in DC power transmission systems and DC interconnection systems, etc., the converter performs DC voltage control, and when the active power control is performed by the counterpart converter via the DC circuit, the counterpart converter A similar effect can be obtained by switching the active power command value. Further, in the circuit of FIG. 15 or FIG. 16, by inserting a first-order lag circuit between the switch circuit 45 and the adder 46, the switching of the command value can be made gradual and the operating point can be shifted more stably.

図１７は本発明に係る自励式変換器の制御装置の第１６の実施形態の構成を示すブロック図であり、特に、パルス発生回路１４と関連する制御回路の構成を示す図である。この実施形態は、図８に示す第７の実施形態に対して、各変換器の規格化された直流電圧Ｅｄｎ、Ｅｄｎ’とシステム全体の規格化された直流電圧Ｅｄの偏差を出力する加算器３８、３８’、加算器３８、３８’の出力に対してレベル判定を行なうレベル検出器３９、３９’、各レベル検出器出力に対する論理和回路４０、無効電力制御回路で使用される指令値Ｑｒｅｆに対するレベル検出器４１、論理和回路４０とレベル検出器４１の出力に対する論理積回路４２、カウンタ回路４３、レベル検出器４４、及びレベル検出器４４の出力信号によつて開閉を行なうスイッチ回路４７とスイッチ回路４７の出力を無効電力指令値に加算するための加算器４８を追加したものである。   FIG. 17 is a block diagram showing the configuration of the sixteenth embodiment of the control device for the self-excited converter according to the present invention, and in particular, the configuration of the control circuit related to the pulse generation circuit 14. This embodiment is different from the seventh embodiment shown in FIG. 8 in that an adder that outputs the deviation between the standardized DC voltages Edn and Edn ′ of each converter and the standardized DC voltage Ed of the entire system. 38, 38 ′, level detectors 39, 39 ′ for performing level determination on the outputs of the adders 38, 38 ′, an OR circuit 40 for the output of each level detector, and a command value Qref used in the reactive power control circuit. Level detector 41, logical sum circuit 40 and logical product circuit 42 for the output of level detector 41, counter circuit 43, level detector 44, and switch circuit 47 that opens and closes according to the output signal of level detector 44, An adder 48 for adding the output of the switch circuit 47 to the reactive power command value is added.

レベル検出器３９、３９’では直流電圧の偏差分が一定範囲を逸脱した場合、例えば、ΔＥｄ＜−０．２又はΔＥｄ＞＋０．２となった場合に「１」を出力する。一方レベル検出器４１では無効電力制御回路１０に加えられる指令値Ｑｒｅｆが、ゼロに近い一定範囲内、例えば、−０．１＜Ｑｒｅｆ＜＋０．１にある場合「１」を出力する。また、カウンタ回路４３は論理積回路４２の出力を累積していき、レベル検出器４４はその累積値が一定値を越えた場合に、スイッチ回路４７に対して投入指令を与える。スイッチ回路４７には無効電力指令値の変化分ΔＱｒｅｆ、例えば、０．２ｐｕといった値が与えられおり、スイッチ投入されることによってその値が指令値Ｑｒｅｆに加算されて無効電力制御回路１０に対する最終的な指令値として使用される。パルス発生回路１４の内部構成など、その他の部分の構成は図７に示す第６の実施形態又は図８に示す第７の実施形態と同様である。   The level detectors 39 and 39 ′ output “1” when the deviation of the DC voltage deviates from a certain range, for example, when ΔEd <−0.2 or ΔEd> +0.2. On the other hand, the level detector 41 outputs “1” when the command value Qref applied to the reactive power control circuit 10 is within a certain range close to zero, for example, −0.1 <Qref <+0.1. The counter circuit 43 accumulates the output of the AND circuit 42, and the level detector 44 gives an input command to the switch circuit 47 when the accumulated value exceeds a certain value. The change amount ΔQref of the reactive power command value, for example, a value of 0.2 pu, is given to the switch circuit 47. When the switch is turned on, the value is added to the command value Qref and finally the reactive power control circuit 10 Used as a correct command value. The configuration of other parts such as the internal configuration of the pulse generation circuit 14 is the same as that of the sixth embodiment shown in FIG. 7 or the seventh embodiment shown in FIG.

上記のように構成された第１６の実施形態の動作について以下に説明する。この実施形態において、直流電圧がバランスしていて各変換器の電圧値がシステム全体の電圧値とほぼ等しければレベル検出器３９、３９’、論理和回路４０の出力が「０」であるためレベル検出器４４の出力もゼロとなりスイッチ回路４７は投入されず、制御は図７に示す第６の実施形態又は図８に示す第７の実施形態と同じように動作する。また、無効電力が誘導性あるいは容量性にある程度の大きさで出力されている場合にはレベル検出器４１の出力がゼロとなるためスイッチ回路４７は投入されず、制御は図７に示す第６の実施形態又は図８に示す第７の実施形態と同じように動作する。   The operation of the sixteenth embodiment configured as described above will be described below. In this embodiment, if the DC voltage is balanced and the voltage value of each converter is substantially equal to the voltage value of the entire system, the level detectors 39, 39 ′ and the output of the OR circuit 40 are “0”. The output of the detector 44 is also zero, the switch circuit 47 is not turned on, and the control operates in the same manner as in the sixth embodiment shown in FIG. 7 or the seventh embodiment shown in FIG. When the reactive power is output in a certain amount inductively or capacitively, the output of the level detector 41 becomes zero, so the switch circuit 47 is not turned on, and the control is the sixth shown in FIG. This embodiment operates in the same way as the seventh embodiment or the seventh embodiment shown in FIG.

本実施形態が図７に示す第６の実施形態又は図８に示す第７の実施形態と異なる動作をするのは、無効電力がほぼゼロ点付近で運転されていて、かつ直流電圧に変換器間のアンバランスが発生した場合である。この場合、無効電力指令値Ｑｒｅｆがゼロに近い一定範囲内であることからレベル検出値４１の出力は「１」である。一方、複数の変換器のうちいずれか１台で、直流電圧とシステム全体の電圧との偏差が大きくなると論理和回路４０、及び論理積回路４２の出力が「１」となる。この状態が継続するとカウンタ回路４３の出力が増加し、一定時間を越えるとレベル検出器４４が動作してスイッチ回路４７が投入される。これにより無効電力指令値は当初の値からΔＱｒｅｆ＝０．２ｐｕ分変化した値となり、ゼロ付近の値ではない点へ運転点が移行する。   This embodiment operates differently from the sixth embodiment shown in FIG. 7 or the seventh embodiment shown in FIG. 8 because the reactive power is operated near the zero point and is converted to a DC voltage. This is a case where an imbalance occurs. In this case, since the reactive power command value Qref is within a certain range close to zero, the output of the level detection value 41 is “1”. On the other hand, when the deviation between the DC voltage and the voltage of the entire system increases in any one of the plurality of converters, the outputs of the OR circuit 40 and the AND circuit 42 become “1”. When this state continues, the output of the counter circuit 43 increases, and when the predetermined time is exceeded, the level detector 44 operates and the switch circuit 47 is turned on. As a result, the reactive power command value changes from the initial value by ΔQref = 0.2 pu, and the operating point shifts to a point that is not near zero.

図２３のベクトル図及び図７に示す第６の実施形態又は図８に示す第７の実施形態で説明したように、変換器出力電圧の位相を補正することによって直流電圧のアンバランスを解消する場合は、無効電力の方向によって大きさの補正方法が異なりてくるが無効電力がゼロだと適切な補正が行なえず、場合によっては無効電力の方向を誤認識して逆方向の補正となってしまう可能性がある。運転中、常時ある程度の無効電力を出力しているシステムでは問題ないが、無効電力ゼロで運転する可能性の大きいシステムでは、本実施形態を適用することにより、無効電力ゼロ付近の運転点で直流電圧アンバランスが発生した場合には無効電力の運転点を一時的に変えることによって適切な方向の補正制御が行えるようになり、直流電圧のアンバランスを抑制することができる。   As described in the vector diagram of FIG. 23 and the sixth embodiment shown in FIG. 7 or the seventh embodiment shown in FIG. 8, the DC voltage imbalance is eliminated by correcting the phase of the converter output voltage. If the reactive power is zero, appropriate correction cannot be performed if the reactive power is zero.In some cases, the reactive power direction is misrecognized and the reverse correction is performed. There is a possibility. There is no problem in a system that always outputs a certain amount of reactive power during operation, but in a system that is highly likely to operate with zero reactive power, applying this embodiment allows direct current at an operating point near zero reactive power. When voltage imbalance occurs, correction control in an appropriate direction can be performed by temporarily changing the operating point of reactive power, and DC voltage imbalance can be suppressed.

そこで、本実施形態を使用すると、無効電力の運転点に応じて出力電圧の位相が補正され、かつ無効電力がゼロ付近で補正が行なえないような運転点にある場合には無効電力運転点を変更することにより、運転点にかかわらず、各変換器の直流電圧を均等に保ちながら安定に運転を行なうことができる。   Therefore, when this embodiment is used, the reactive power operating point is set when the phase of the output voltage is corrected in accordance with the reactive power operating point and the reactive power is at an operating point where the reactive power cannot be corrected near zero. By changing, it is possible to stably operate while keeping the DC voltage of each converter equal regardless of the operating point.

図１８は本発明に係る自励式変換器の第１７の実施形態の構成を示すブロック図であり、特に、パルス発生回路１４と関連する制御回路の構成を示す図である。図１８に示す実施形態は、図１７に示す第１６の実施形態に対して、レベル検出器４１で無効電力運転点の判定に使用する信号として無効電力指令値Ｑｒｅｆの代わりに無効成分の電流指令値Ｉｑｒｅｆを使用するものである。Ｑｒｅｆは無効電力制御回路１０の入力信号であり、Ｉｑｒｅｆは出力信号である。無効電力は無効成分電流に電圧の大きさを掛けたものであり（Ｑ＝Ｖ×Ｉｑ）、制御回路などで使われる規格化した信号の場合、電圧Ｖはほぼ１ｐｕであるため、Ｑｒｅｆ信号とＩｑｒｅｆ信号はほとんど等価である。   FIG. 18 is a block diagram showing a configuration of a seventeenth embodiment of the self-excited converter according to the present invention, and in particular, a configuration of a control circuit related to the pulse generation circuit 14. The embodiment shown in FIG. 18 differs from the sixteenth embodiment shown in FIG. 17 in that the level detector 41 uses a reactive component current command instead of the reactive power command value Qref as a signal used to determine the reactive power operating point. The value Iqref is used. Qref is an input signal of the reactive power control circuit 10, and Iqref is an output signal. The reactive power is obtained by multiplying the reactive component current by the magnitude of the voltage (Q = V × Iq). In the case of a standardized signal used in a control circuit or the like, the voltage V is approximately 1 pu. The Iqref signal is almost equivalent.

なお、切り替える指令値はＩｑｒｅｆでなく上位制御系に対する指令値すなわちＱｒｅｆとする。Ｉｑｒｅｆを切り替えた場合、無効電力運転点が変化するが無効電力指令値は変わっていないため誤差が生じ、無効電力制御回路１０の内部の積分回路が飽和するなどの問題が発生するため、切換え対象の指令値は上位制御回路に対する指令値が適当である。この結果、図１７に示す第１６の実施形態と同様の効果が得られる。   Note that the command value to be switched is not Iqref but a command value for the upper control system, that is, Qref. When Iqref is switched, the reactive power operating point changes, but the reactive power command value does not change, so that an error occurs and problems such as saturation of the integrating circuit in the reactive power control circuit 10 occur. The command value for the host control circuit is appropriate. As a result, an effect similar to that of the sixteenth embodiment shown in FIG. 17 is obtained.

なお、パルス発生回路１４の内部構成は、図７に示す第６の実施形態、図８に示す第７の実施形態、図１２に示す第１１の実施形態、図１３に示す第１２の実施形態のいずれのものを使用しても、第１６又は第１７の実施形態と同じ無効電力指令値の切換え回路を設けることで、同様の効果が得られる。   The internal configuration of the pulse generation circuit 14 is the sixth embodiment shown in FIG. 7, the seventh embodiment shown in FIG. 8, the eleventh embodiment shown in FIG. 12, and the twelfth embodiment shown in FIG. Whichever of these is used, the same effect can be obtained by providing the same reactive power command value switching circuit as in the sixteenth or seventeenth embodiment.

また、無効電力制御ではなく交流電圧制御を行っている場合には、一般的な交流電圧制御で使用されるスロープ特性を得るための無効電力指令値に対して切換えを行なうことにより、同様の効果が得られる。また、図１７又は図１８に示す実施形態において、スイッチ回路４７と加算器４８の間に１次遅れ回路を入れることにより、指令値の切換えを緩やかにし、より安定に運転点を移行させることができる。   When AC voltage control is performed instead of reactive power control, the same effect can be obtained by switching the reactive power command value for obtaining the slope characteristic used in general AC voltage control. Is obtained. Further, in the embodiment shown in FIG. 17 or FIG. 18, by inserting a first-order lag circuit between the switch circuit 47 and the adder 48, the switching of the command value can be made gradual and the operating point can be shifted more stably. it can.

図１９は本発明に係る自励式変換器の制御装置の第１８の実施形態の構成を示すブロック図であり、特に、パルス発生回路１４と関連する制御回路の構成を示す図である。この実施形態は、図１４に示す第１３の実施形態に対して、各変換器の規格化された直流電圧Ｅｄｎ、Ｅｄｎ’とシステム全体の規格化された直流電圧Ｅｄの偏差を出力する加算器３８、３８’、加算器３８、３８’の出力に対してレベル判定を行なうレベル検出器３９、３９’、各レベル検出器出力に対する論理和回路４０、有効電力制御回路で使用される指令値Ｐｒｅｆに対するレベル検出器４１、無効電力制御回路で使用される指令値Ｑｒｅｆに対するレベル検出器４１’、論理和回路４０とレベル検出器４１、検出器４１’の出力に対する論理積回路４２、カウンタ回路４３、レベル検出器４４、及びレベル検出器４４の出力信号によって開閉を行なうスイッチ回路４７とスイッチ回路４７の出力を無効電力指令値に加算するための加算器４８を追加したものである。   FIG. 19 is a block diagram showing the configuration of the eighteenth embodiment of the control device for the self-excited converter according to the present invention, and in particular, shows the configuration of the control circuit related to the pulse generation circuit 14. This embodiment is different from the thirteenth embodiment shown in FIG. 14 in that an adder that outputs a deviation between the standardized DC voltages Edn and Edn ′ of each converter and the standardized DC voltage Ed of the entire system. 38, 38 ', level detectors 39, 39' for performing level judgment on the outputs of the adders 38, 38 ', a logical sum circuit 40 for each level detector output, and a command value Pref used in the active power control circuit. Level detector 41, level detector 41 ′ for command value Qref used in the reactive power control circuit, logical sum circuit 40 and level detector 41, logical product circuit 42 for the output of detector 41 ′, counter circuit 43, Level detector 44, switch circuit 47 that opens and closes according to the output signal of level detector 44, and the output of switch circuit 47 for adding to the reactive power command value It is obtained by adding the adder 48.

ここで、レベル検出器３９、３９’では直流電圧の偏差分が一定範囲を逸脱した場合、例えば、ΔＥｄ＜−０．２又はΔＥｄ＞＋０．２となった場合に「１」を出力する。一方レベル検出器４１及び４１’では、それぞれ有効電力制御回路２４に加えられろ指令値Ｐｒｅｆ、無効電力制御回路１０に加えられる指令値Ｑｒｅｆが、ゼロに近い一定範囲内、例えば、−０．１＜Ｐｒｅｆ＜＋０．１、−０．１＜Ｑｒｅｆ＜＋０．１にある場合「１」を出力する。またカウンタ回路４３は論理積回路４２の出力を累積していき、レベル検出器４４はその累積値が一定値を越えた場合に、スイッチ回路４７に対して投入指令を与える。スイッチ回路４７には無効電力指令値の変化分ΔＱｒｅｆ、例えば、０．２ｐｕといった値が与えられており、スイッチが投入されることによってその値が指令値Ｑｒｅｆに加算されて無効電力制御回路１０に対する最終的な指令値として使用される。パルス発生回路１４の内部構成など、その他の部分の構成は図１４に示す第１３の実施形態と同様である。   Here, the level detectors 39 and 39 ′ output “1” when the deviation of the DC voltage deviates from a certain range, for example, when ΔEd <−0.2 or ΔEd> +0.2. On the other hand, in the level detectors 41 and 41 ′, the command value Pref applied to the active power control circuit 24 and the command value Qref applied to the reactive power control circuit 10 are within a certain range close to zero, for example, −0.1 When <Pref <+0.1, −0.1 <Qref <+0.1, “1” is output. The counter circuit 43 accumulates the output of the AND circuit 42, and the level detector 44 gives an input command to the switch circuit 47 when the accumulated value exceeds a certain value. The change amount ΔQref of the reactive power command value, for example, a value of 0.2 pu, is given to the switch circuit 47, and when the switch is turned on, the value is added to the command value Qref and is applied to the reactive power control circuit 10. Used as final command value. Other parts such as the internal structure of the pulse generation circuit 14 are the same as those in the thirteenth embodiment shown in FIG.

上記のように構成された第１８の実施形態の動作について以下に説明する。この実施形態において、直流電圧がバランスしていて各変換器の電圧値がシステム全体の電圧値とほぼ等しければレベル検出器３９、３９’、論理和回路４０の出力は「０」であるため、レベル検出器４４の出力もゼロとなりスイッチ回路４７は投入されず、制御は（請求項７）の実施形態と同じように動作する。また有効電力又は無効電力がある程度の大きさで出力されている場合にはレベル検出器４１又は４１’の少なくとも一方の出力がゼロとなるため論理積回路４２の出力が「０」となり、スイッチ回路４７は投入されず、制御は図１４に示す第１３の実施形態と同じように動作する。   The operation of the eighteenth embodiment configured as described above will be described below. In this embodiment, if the DC voltage is balanced and the voltage value of each converter is substantially equal to the voltage value of the entire system, the outputs of the level detectors 39 and 39 ′ and the OR circuit 40 are “0”. The output of the level detector 44 is also zero, the switch circuit 47 is not turned on, and the control operates in the same manner as in the embodiment of (Claim 7). When the active power or reactive power is output to a certain level, the output of at least one of the level detectors 41 or 41 ′ becomes zero, so the output of the AND circuit 42 becomes “0”, and the switch circuit 47 is not input, and the control operates in the same manner as in the thirteenth embodiment shown in FIG.

本実施形態が第１３の実施形態と異なる動作をするのは、有効電力と無効電力の両方がほぼゼロ点付近で運転されていて、かつ、直流電圧に変換器間のアンバランスが発生した場合である。この場合、有効電力指令値Ｐｒｅｆがゼロに近い一定範囲内であることからレベル検出値４１の出力が「１」、無効電力指令値Ｑｒｅｆがゼロに近い一定範囲内であることからレベル検出値４１’の出力が「１」である。一方、複数の変換器のうちいずれか１台で、直流電圧とシステム全体の電圧との偏差が大きくなると論理和回路４０、及び論理積回路４２の出力が「１」となる。この状態が継続するとカウンタ回路４３の出力が増加し、一定時間をこえるとレベル検出器４４が動作してスイッチ回路４７が投入される。これにより無効電力指令値は当初の値からΔＱｒｅｆ＝０．２ｐｕ分変化した値となり、無効電力の運転点がゼロ付近の値ではない点へ移行する。   This embodiment operates differently from the thirteenth embodiment when both the active power and the reactive power are operated near the zero point, and the DC voltage is unbalanced between the converters. It is. In this case, since the active power command value Pref is within a certain range close to zero, the output of the level detection value 41 is “1”, and since the reactive power command value Qref is within a certain range near zero, the level detection value 41 The output of “1” is “1”. On the other hand, when the deviation between the DC voltage and the voltage of the entire system increases in any one of the plurality of converters, the outputs of the OR circuit 40 and the AND circuit 42 become “1”. When this state continues, the output of the counter circuit 43 increases, and when the predetermined time is exceeded, the level detector 44 operates and the switch circuit 47 is turned on. As a result, the reactive power command value changes from the initial value by ΔQref = 0.2 pu, and the reactive power operating point shifts to a point that is not near zero.

図２３のベクトル図から明らかなように、有効電力と無効電力のいずれかがある程度の大きさで運転されていれば、出力電圧の大きさあるいは位相を補正することにより直流電圧のアンバランスを抑制するように制御することが行える。しかし、有効電力と無効電力の両方がゼロの場合は基準となる電流が流れておらず、電圧の大きさや位相の補正方向を決めることができない。運転中常時ある程度の有効電力又は無効電力を出力しているシステムでは問題ないが、両方をゼロで運転する可能性の大きいシステムでは、本請求項の実施形態を適用することにより、有効・無効電カゼロ付近の運転点で直流電圧アンバランスが発生した場合には無効電力の運転点を一時的に変えることによって適切な方向の位相補正制御が行えるようになり、直流電圧のアンバランスを抑制することができる。   As is clear from the vector diagram of FIG. 23, if either active power or reactive power is operated at a certain level, the DC voltage imbalance is suppressed by correcting the magnitude or phase of the output voltage. Can be controlled. However, when both active power and reactive power are zero, the reference current does not flow, and the voltage magnitude and phase correction direction cannot be determined. There is no problem in a system that outputs a certain amount of active power or reactive power at all times during operation, but in a system that has a high possibility of operating both at zero, by applying the embodiment of this claim, effective / reactive power can be obtained. When DC voltage imbalance occurs at an operating point near Kazero, phase correction control in an appropriate direction can be performed by temporarily changing the operating point of reactive power, thereby suppressing DC voltage imbalance. Can do.

かくして、本実施形態によれば、有効電力と無効電力の運転点に応じて出力電圧の大きさと位相が補正され、かつ有効電力と無効電力の両方がゼロ付近で補正が行なえないような運転点にある場合には無効電力運転点を変更することにより、運転点にかかわらず、各変換器の直流電圧を均等に保ちながら安定に運転を行なうことができる。   Thus, according to the present embodiment, the operating point where the magnitude and phase of the output voltage are corrected according to the operating points of the active power and reactive power, and both the active power and reactive power cannot be corrected near zero. In this case, by changing the reactive power operating point, it is possible to stably operate while maintaining the DC voltage of each converter equal regardless of the operating point.

図２０は本発明に係る自励式変換器の制御装置の第１９の実施形態の構成を示すブロック図であり、特に、パルス発生回路１４と関連する制御回路の構成を示す図である。この実施形態は、図１９に示す第１８の実施形態に対して、レベル検出器４４の出力を加えるスイッチと、スイッチ投入により変化する指令値が異なる。第１８の実施形態ではレベル検出器４４の出力が「１」となった場合にスイッチ回路４７を投入することによって無効電力指令値Ｑｒｅｆを変更するのに対し、第１９の実施形態ではレベル検出器４４の出力が「１」となった場合にスイッチ回路４５を投入することによって有効電力指令値Ｐｒｅｆを変更する。   FIG. 20 is a block diagram showing the configuration of the nineteenth embodiment of the control device for the self-excited converter according to the present invention, and in particular, shows the configuration of the control circuit related to the pulse generation circuit 14. This embodiment is different from the eighteenth embodiment shown in FIG. 19 in the switch for adding the output of the level detector 44 and the command value that is changed by turning on the switch. In the eighteenth embodiment, the reactive power command value Qref is changed by turning on the switch circuit 47 when the output of the level detector 44 becomes “1”, whereas in the nineteenth embodiment, the level detector When the output of 44 becomes “1”, the switch circuit 45 is turned on to change the active power command value Pref.

これにより、本実施形態を適用することにより、有効・無効電カゼロ付近の運転点で直流電圧にアンバランスが発生した場合には有効電力の運転点を一時的に変えることによって適切な方向の電圧の大きさの補正が行えるようになり、直流電圧のアンバランスを抑制することができる。   As a result, by applying this embodiment, when an imbalance occurs in the DC voltage at the operating point near the active / reactive power zero, the voltage in the appropriate direction can be changed by temporarily changing the operating point of the active power. Can be corrected, and DC voltage imbalance can be suppressed.

かくして、第１９の実施形態によれば、有効電力と無効電力の運転点に応じて出力電圧の大きさと位相が補正され、かつ有効電力と無効電力の両方がゼゴ付近で補正が行なえないような運転点にある場合には有効電力運転点を変更することにより、運転点にかかわらず、各変換器の直流電圧を均等に保ちながら安定に運転を行なうことができる。   Thus, according to the nineteenth embodiment, the magnitude and phase of the output voltage are corrected according to the operating points of active power and reactive power, and both active power and reactive power cannot be corrected near Zego. By changing the active power operating point when the operating point is at a stable operating point, stable operation can be performed while maintaining the DC voltage of each converter equal regardless of the operating point.

なお、第１８の実施形態か第１９の実施形態のどちらを適用するかは、各システムの目的や接続される系統により判断される。例えば、接続される交流系統の電圧変動を小さくしたい場合には第１９の実施形態により有効電力を変更し、直流送電システムなどで相手端に融通する有効電力の変動を小さくしたい場合には第１８の実施形態により無効電力を変更する方法が考えられる。   Whether to apply the eighteenth embodiment or the nineteenth embodiment is determined by the purpose of each system and the connected system. For example, when it is desired to reduce the voltage fluctuation of the connected AC system, the effective power is changed according to the nineteenth embodiment, and when it is desired to reduce the fluctuation of the active power accommodated at the other end in the DC power transmission system or the like, the eighteenth embodiment. A method of changing the reactive power can be considered according to the embodiment.

ところで、図１９に示す第１８の実施形態におけるスイッチ回路４７と加算器４８、図２０に示す第１９の実施形態におけるスイッチ回路４５と加算器４６の両方を備え、レベル検出器４４の出力が「１」になった場合に、スイッチ回路４５、４７の両方を投入するように構成しても、同様の効果を得ることができる。この際、有効電力と無効電力の変化の方向、すなわち、ΔＰｒｅｆとΔＱｒｅｆの正負を適切に選択しておけば、接続される交流系統の電圧変動などを最小に抑制することが可能である。   By the way, the switch circuit 47 and the adder 48 in the eighteenth embodiment shown in FIG. 19 and the switch circuit 45 and the adder 46 in the nineteenth embodiment shown in FIG. Even when the switch circuits 45 and 47 are both turned on in the case of “1”, the same effect can be obtained. At this time, if the direction of change of the active power and the reactive power, that is, the positive / negative of ΔPref and ΔQref is appropriately selected, it is possible to minimize the voltage fluctuation of the connected AC system.

また、パルス発生回路１４の内部構成は、図１４に示す第１３の実施形態を使用しても、第１８の実施形態、又は第１９の実施形態と同じ有効電力指令値、無効電力指令値の切換え回路を設けることで、同様の効果が得られる。また、第１８あるいは第１９の実施形態において、スイッチ回路４７と加算器４８の間、スイッチ回路４５と加算器４６の間に１次遅れ回路脅入れることにより、指令値の切換えを緩やかにし、より安定に運転点を移行させることができる。   Further, the internal configuration of the pulse generation circuit 14 is the same active power command value and reactive power command value as those in the eighteenth embodiment or the nineteenth embodiment even if the thirteenth embodiment shown in FIG. 14 is used. By providing the switching circuit, the same effect can be obtained. In the eighteenth or nineteenth embodiment, the command value can be switched more slowly by threatening the first-order lag circuit between the switch circuit 47 and the adder 48 and between the switch circuit 45 and the adder 46. The operating point can be transferred stably.

本発明に係る自励式変換器の第１の実施形態の構成を、主回路と併せて示したブロック図。The block diagram which showed the structure of 1st Embodiment of the self-excited converter which concerns on this invention with the main circuit. 本発明に係る自励式変換器の制御装置の第２の実施形態の構成を示すブロック図で、特に、パルス発生回路を示した図。The block diagram which shows the structure of 2nd Embodiment of the control apparatus of the self-excited converter based on this invention, The figure which showed the pulse generation circuit especially. 本発明に係る自励式変換器の制御装置の第３の実施形態の構成を示すブロック図で、特に、パルス発生回路を示した図。The block diagram which shows the structure of 3rd Embodiment of the control apparatus of the self-excited converter based on this invention, The figure which showed the pulse generation circuit especially. 本発明に係る自励式変換器の制御装置の第４の実施形態の構成を示すブロック図で、特に、パルス発生回路を示した図。The block diagram which shows the structure of 4th Embodiment of the control apparatus of the self-excited converter based on this invention, and the figure which showed the pulse generation circuit especially. 本発明に係る自励式変換器の制御装置の第５の実施形態の構成を示すブロック図で、特に、パルス発生回路を示した図。FIG. 9 is a block diagram showing a configuration of a fifth embodiment of a control device for a self-excited converter according to the present invention, and more particularly a diagram showing a pulse generation circuit. 第１ないし第５の実施形態の効果を説明するために行った、シミュレーション解析結果の一例を示す波形図。The wave form diagram which shows an example of the simulation analysis result performed in order to demonstrate the effect of 1st thru | or 5th embodiment. 本発明に係る自励式変換器の制御装置の第６の実施形態の構成を示すブロック図で、特に、パルス発生回路を示した図。FIG. 10 is a block diagram showing a configuration of a sixth embodiment of a control device for a self-excited converter according to the present invention, and more particularly a diagram showing a pulse generation circuit. 本発明に係る自励式変換器の制御装置の第７の実施形態の構成を示すブロック図で、特に、パルス発生回路を示した図。FIG. 10 is a block diagram showing a configuration of a seventh embodiment of a control device for a self-excited converter according to the present invention, and more particularly a diagram showing a pulse generation circuit. 本発明に係る自励式変換器の制御装置の第８の実施形態の構成を示すブロック図で、特に、パルス発生回路を示した図。The block diagram which shows the structure of 8th Embodiment of the control apparatus of the self-excited converter based on this invention, and the figure which showed the pulse generation circuit especially. 本発明に係る自励式変換器の制御装置の第９の実施形態の構成を示すブロック図で、特に、パルス発生回路を示した図。It is a block diagram which shows the structure of 9th Embodiment of the control apparatus of the self-excited converter based on this invention, and the figure which showed the pulse generation circuit especially. 本発明に係る自励式変換器の制御装置の第１０の実施形態の構成を示すブロック図で、特に、パルス発生回路を示した図であり、関連部分の、第１の実施の形態を示すブロック図。It is a block diagram which shows the structure of 10th Embodiment of the control apparatus of the self-excited converter based on this invention, It is the figure which showed the pulse generation circuit especially, The block which shows 1st Embodiment of a relevant part Figure. 本発明に係る自励式変換器の制御装置の第１１の実施形態の構成を示すブロック図で、特に、パルス発生回路を示した図。The block diagram which shows the structure of 11th Embodiment of the control apparatus of the self-excited converter based on this invention, and the figure which showed the pulse generation circuit especially. 本発明に係る自励式変換器の制御装置の第１２の実施形態の構成を示すブロック図で、特に、パルス発生回路を示した図。It is a block diagram which shows the structure of 12th Embodiment of the control apparatus of the self-excited converter based on this invention, and the figure which showed the pulse generation circuit especially. 本発明に係る自励式変換器の制御装置の第１３の実施形態の構成を示すブロック図で、特に、パルス発生回路を示した図。It is a block diagram which shows the structure of 13th Embodiment of the control apparatus of the self-excited converter based on this invention, and the figure which showed the pulse generation circuit especially. 本発明に係る自励式変換器の制御装置の第１４の実施形態の構成を示すブロック図であり、特に、パルス発生回路と関連する制御回路の構成を示す図。It is a block diagram which shows the structure of 14th Embodiment of the control apparatus of the self-excited converter based on this invention, and is a figure which shows the structure of the control circuit especially related with a pulse generation circuit. 本発明に係る自励式変換器の制御装置の第１５の実施形態の構成を示すブロック図であり、特に、パルス発生回路と関連する制御回路の構成を示す図。It is a block diagram which shows the structure of 15th Embodiment of the control apparatus of the self-excited converter based on this invention, and is a figure which shows the structure of the control circuit especially related with a pulse generation circuit. 本発明に係る自励式変換器の制御装置の第１６の実施形態の構成を示すブロック図であり、特に、パルス発生回路と関連する制御回路の構成を示す図。It is a block diagram which shows the structure of 16th Embodiment of the control apparatus of the self-excited converter based on this invention, and is a figure which shows the structure of the control circuit relevant to a pulse generation circuit especially. 本発明に係る自励式変換器の制御装置の第１７の実施形態の構成を示すブロック図であり、特に、パルス発生回路と関連する制御回路の構成を示す図。It is a block diagram which shows the structure of 17th Embodiment of the control apparatus of the self-excited converter based on this invention, and is a figure which shows the structure of the control circuit relevant to a pulse generation circuit especially. 本発明に係る自励式変換器の制御装置の第１８の実施形態の構成を示すブロック図であり、特に、パルス発生回路と関連する制御回路の構成を示す図。It is a block diagram which shows the structure of 18th Embodiment of the control apparatus of the self-excited converter based on this invention, and is a figure which shows the structure of the control circuit especially related with a pulse generation circuit. 本発明に係る自励式変換器の制御装置の第１９の実施形態の構成を示すブロック図であり、特に、パルス発生回路と関連する制御回路の構成を示す図。It is a block diagram which shows the structure of 19th Embodiment of the control apparatus of the self-excited converter based on this invention, and is a figure which shows the structure of the control circuit especially related with a pulse generation circuit. 複数台の変換器が直流側で直列接続された従来の自励式変換器の制御装置の構成を主回路と併せて示したブロック図。The block diagram which showed the structure of the control apparatus of the conventional self-excited converter in which several converters were connected in series at the direct current | flow side with the main circuit. 従来の自励式変換器の制御装置を構成するパルス発生回路の内部構成を示すブロック図。The block diagram which shows the internal structure of the pulse generation circuit which comprises the control apparatus of the conventional self-excited converter. 複数台の変換器が直流側で直列接続された従来の自励式変換器の制御装置で、変換器ごとに有効電力の増減を行なう場合の動作を説明するために電圧と電流の関係を示した縛クトル図。In order to explain the operation when the active power is increased or decreased for each converter in a conventional self-excited converter control device in which a plurality of converters are connected in series on the DC side, the relationship between voltage and current is shown. Tied figure.

符号の説明Explanation of symbols

１、１’ 自励式変換器
２、２’ 直流キャパシタ
３、３’ 変圧器
４ 交流母線
５ 直流電圧検出回路
６ 直流電圧制御回路
７ 交流電圧検出回路
８ 交流電流検出回路
９ 無効電力検出回路
１０ 無効電力制御回路
１１ 交流電流制御回路
１２ 位相検出回路
１３ 直交軸変換回路
１４、１４’ パルス発生回路
１５、１５’ ゲイン回路
１６、１６’ 正弦波発生回路
１７、１７’ 搬送波発生回路
１８，１８’ 大小比較回路
１９、１９’ 直流電圧検出回路
２０、２０’ 規格化回路
２１、２１’ 演算回路
２２、２２’ ゲイン回路
２３ 平均値演算回路
２４ 有効電力制御回路
２５ 加算器
２６ ゲイン回路
２７ 乗算器
２８ 加算器
２９ 正負判定回路
３０ 演算回路
３１ 演算回路
３２ スイッチ回路
３３ レベル判回路
３４ スイッチ回路
３５ スイッチ回路
３６ レベル検出器
３７ スイッチ回路
３８、３８’ 加算器
３９、３９’ レベル検出器
４０ 論理和回路
４１、４１’ レベル検出器
４２ 論理積回路
４３ カウンタ回路
４４ レベル検出器
４５ スイッチ回路
４６ 加算器
４７ スイッチ回路
４８ 加算器 1, 1 ′ self-excited converter 2, 2 ′ DC capacitor 3, 3 ′ transformer 4 AC bus 5 DC voltage detection circuit 6 DC voltage control circuit 7 AC voltage detection circuit 8 AC current detection circuit 9 reactive power detection circuit 10 invalid Power control circuit 11 AC current control circuit 12 Phase detection circuit 13 Orthogonal axis conversion circuit 14, 14 'Pulse generation circuit 15, 15' Gain circuit 16, 16 'Sine wave generation circuit 17, 17' Carrier wave generation circuit 18, 18 'Large or small Comparison circuit 19, 19 'DC voltage detection circuit 20, 20' Normalization circuit 21, 21 'arithmetic circuit 22, 22' gain circuit 23 average value arithmetic circuit 24 active power control circuit 25 adder 26 gain circuit 27 multiplier 28 addition 29 Positive / negative judgment circuit 30 Arithmetic circuit 31 Arithmetic circuit 32 Switch circuit 33 Level circuit 34 Switch circuit 35 Switch circuit 36 Level detector 37 Switch H circuit 38, 38 'adder 39, 39' level detector 40 OR circuit 41, 41 'level detector 42 AND circuit 43 counter circuit 44 level detector 45 switch circuit 46 adder 47 switch circuit 48 adder

Claims (10)

複数の変換器が直流側で直列に接続された電圧型自励式変換器の制御装置において、
前記各変換器ごとの直流電圧の大きさを規格化した値をＰとし、各有効電力運転点をＰ乗した値、又は、各変換器ごとの直流電圧を平均電圧で割った値をＰ乗した値によって、当該変換器の交流出力電圧の振幅を乗算あるいは除算して補正する、ことを特徴とする自励式変換器の制御装置。 In the control device of the voltage type self-excited converter in which a plurality of converters are connected in series on the DC side,
The value obtained by standardizing the magnitude of the DC voltage for each converter is P, and the value obtained by dividing each active power operating point to the P power or the value obtained by dividing the DC voltage for each converter by the average voltage is the P power. A control device for a self-excited converter, wherein the amplitude of the AC output voltage of the converter is corrected by multiplying or dividing by the calculated value. 複数の変換器が直流側で直列に接続された電圧型自励式変換器の制御装置において、
前記各変換器ごとの直流電圧と平均値との偏差に対して、無効電流の指令値をかけた値に比例した大きさで、当該変換器の交流出力電圧の系統側電圧に対する位相差を補正する、ことを特徴とする、自励式変換器の制御装置。 In the control device of the voltage type self-excited converter in which a plurality of converters are connected in series on the DC side,
The difference between the DC voltage and average value of each converter is proportional to the value obtained by multiplying the command value of the reactive current, and the phase difference of the AC output voltage of the converter with respect to the system side voltage is corrected. A control device for a self-excited converter, characterized in that 複数の変換器が直流側で直列に接続された電圧型自励式変換器の制御装置において、
前記各変換器ごとの直流電圧、又は各変換器ごとの直流電圧を平均電圧で割った値に対して、直流電流指令値の正負によって＋１又は−１を乗じた値によって、当該変換器の交流出力電圧の振幅を乗算あるいは除算して補正する、ことを特徴とする自励式変換器の制御装置。 In the control device of the voltage type self-excited converter in which a plurality of converters are connected in series on the DC side,
The DC voltage for each converter or the value obtained by multiplying the DC voltage for each converter by the average voltage multiplied by +1 or -1 by the positive / negative of the DC current command value A control device for a self-excited converter, wherein the amplitude of the output voltage is corrected by multiplication or division. 有効電力運転点がゼロに近い一定の範囲にある場合には、交流出力電圧の振幅の補正を行なわないよう制御する、ことを特徴とする請求項３に記載の自励式変換器の制御装置。   4. The control device for a self-excited converter according to claim 3, wherein control is performed so as not to correct the amplitude of the AC output voltage when the active power operating point is in a certain range close to zero. 複数の変換器が直流側で直列に接続された電圧型自励式変換器の制御装置において、
前記各変換器ごとの直流電圧と平均値との偏差に対して、無効電力運転点の正負によって＋１又は−１を乗じた値に比例した大きさで、当該変換器の交流出力電圧の系統側電圧に対する位相差を補正する、ことを特徴とする自励式変換器の制御装置。 In the control device of the voltage type self-excited converter in which a plurality of converters are connected in series on the DC side,
The system side of the AC output voltage of the converter in a magnitude proportional to a value obtained by multiplying the deviation between the DC voltage and the average value for each converter by +1 or -1 depending on whether the reactive power operating point is positive or negative A control device for a self-excited converter, wherein a phase difference with respect to a voltage is corrected. 無効電力運転点がゼロに近い一定の範囲にある場合には、位相差の補正を行なわないよう制御する、ことを特徴とする請求項５に記載の自励式変換器の制御装置。   6. The control device for a self-excited converter according to claim 5, wherein when the reactive power operating point is in a certain range close to zero, control is performed so as not to correct the phase difference. 複数の変換器が直流側で直列に接続された電圧型自励式変換器の制御装置において、
請求項１、請求項３及び請求項４のいずれか１項による交流出力電圧の振幅の補正と、請求項２、請求項５及び請求項６のいずれか１項による交流出力電圧の位相差の補正とのの両方を行なう、ことを特徴とする自励式変換器の制御装置。 In the control device of the voltage type self-excited converter in which a plurality of converters are connected in series on the DC side,
The correction of the amplitude of the AC output voltage according to any one of claims 1, 3, and 4 and the phase difference of the AC output voltage according to any one of claims 2, 5, and 6. A control device for a self-excited converter, characterized in that both correction and correction are performed. 有効電力運転点がゼロに近い一定の範囲にあり、かつ、各変換器ごとの直流電圧と平均値との偏差のうち少なくとも１つの変換器の電圧偏差が、一定時間以上継続して所定の範囲を逸脱した場合には、当該変換器あるいは直流回路を介して接続される変換器の有効電力制御の指令値を変更する、ことを特徴とする、請求項１ないし３のいずれか１項に記載の自励式変換器の制御装置。   The active power operating point is in a certain range close to zero, and the voltage deviation of at least one converter among the deviations between the DC voltage and the average value for each converter continues for a certain time or longer. 4. The command value for active power control of the converter or the converter connected via the DC circuit is changed when the value deviates from the above, or any one of claims 1 to 3. Self-excited converter control device. 無効電力運転点がゼロに近い一定の範囲にあり、かつ、各変換器ごとの直流電圧と平均値との偏差のうち少なくとも１つの変換器の電圧偏差が、一定時間以上継続して所定の範囲を逸脱した場合には、無効電力制御の指令値あるいは交流電圧制御の指令値を変更する、ことを特徴とする、請求項４ないし６のいずれか１項に記載の自励式変換器の制御装置。   The reactive power operating point is in a certain range close to zero, and the voltage deviation of at least one converter among the deviations between the DC voltage and the average value for each converter continues for a certain time or longer. The control device for a self-excited converter according to any one of claims 4 to 6, wherein the command value for reactive power control or the command value for AC voltage control is changed when deviating from . 有効電力運転点及び無効電力運転点の両方がゼロに近い一定の範囲にあり、かつ、各変換器ごとの直流電圧と平均値との偏差のうち少なくとも１つの変換器の電圧偏差が、一定時間以上継続して所定の範囲を逸脱した場合には、有効電力制御の指令値、無効電力制御の指令値あるいは交流電圧制御の指令値のいずれかを変更する、ことを特徴とする、請求項７に記載の自励式変換器の制御装置。   Both the active power operating point and the reactive power operating point are in a certain range close to zero, and the voltage deviation of at least one converter among the deviations between the DC voltage and the average value for each converter is a certain time. 8. The command value for active power control, the command value for reactive power control, or the command value for AC voltage control is changed when continuously deviating from the predetermined range. Control device of self-excited converter as described in 1.
JP2005279580A 2005-09-27 2005-09-27 Controller for self-excited transformer Pending JP2007097246A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005279580A JP2007097246A (en) 2005-09-27 2005-09-27 Controller for self-excited transformer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005279580A JP2007097246A (en) 2005-09-27 2005-09-27 Controller for self-excited transformer

Publications (1)

Publication Number Publication Date
JP2007097246A true JP2007097246A (en) 2007-04-12

Family

ID=37982262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005279580A Pending JP2007097246A (en) 2005-09-27 2005-09-27 Controller for self-excited transformer

Country Status (1)

Country Link
JP (1) JP2007097246A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013162735A (en) * 2012-02-09 2013-08-19 Hitachi Ltd Current controller of voltage type power converter and current control method of voltage type power converter
JP2016025746A (en) * 2014-07-18 2016-02-08 富士電機株式会社 Power storage system, power converter, autonomous operation system, and control method for power storage system
JP6403036B1 (en) * 2018-03-30 2018-10-10 パナソニックＩｐマネジメント株式会社 Energy harvest terminal
CN109980913A (en) * 2017-12-27 2019-07-05 中兴通讯股份有限公司 Switching Power Supply, voltage output method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013162735A (en) * 2012-02-09 2013-08-19 Hitachi Ltd Current controller of voltage type power converter and current control method of voltage type power converter
JP2016025746A (en) * 2014-07-18 2016-02-08 富士電機株式会社 Power storage system, power converter, autonomous operation system, and control method for power storage system
CN109980913A (en) * 2017-12-27 2019-07-05 中兴通讯股份有限公司 Switching Power Supply, voltage output method
CN109980913B (en) * 2017-12-27 2021-11-02 中兴通讯股份有限公司 Switching power supply and voltage output method
JP6403036B1 (en) * 2018-03-30 2018-10-10 パナソニックＩｐマネジメント株式会社 Energy harvest terminal

Similar Documents

Publication Publication Date Title
US7403404B2 (en) Power inverter system and method of correcting supply voltage of the same
US7696730B2 (en) Control apparatus for AC-AC converter
JP6522140B2 (en) Power converter
CA2285846C (en) Power converting system multiplexed with voltage dividing transformers, the voltage transformers, and controller for the system
EP2763301B1 (en) Power converter control method
US10170913B2 (en) Static synchronous compensator device and related method of phase balancing a three-phase power system
KR100326103B1 (en) Control device of power conversion device
JP5580095B2 (en) Grid-connected inverter device
JP2007097246A (en) Controller for self-excited transformer
KR20160053336A (en) Device and method about controlling neutral point voltage of 3-level power conversion apparatus
JP2018148709A (en) Controller of multilevel power conversion circuit
WO2016114330A1 (en) Five-level power conversion device and control method
JP2010088162A (en) Inverter device
KR101704377B1 (en) The each phase output voltage controller for 3 phase space vector pulse width modulation inverter
AU2018377305B2 (en) Voltage compensation device
JP4996131B2 (en) Single-phase inverter control method
US10008937B1 (en) Apparatus for controlling DC link voltage in power cell of medium-voltage inverter
JP4320228B2 (en) Control device for self-excited converter
JP2009153297A (en) Controller of self-excited converter
US10581338B2 (en) Power supply system
JP2010220332A (en) Power converting device
JP4400442B2 (en) Parallel operation control method for uninterruptible power supply
JP2010011613A (en) Pwm converter device
US20230208319A1 (en) Control device for power conversion device and power conversion system
RU2381609C1 (en) Method to control static stabilised dc voltage sources operating in parallel into common load