JP2007093685A - 電気光学装置及び電子機器 - Google Patents

Abstract

【課題】 消費電力を低減することができ、また高歩留まりに製造することができる電気光学装置を提供する。
【解決手段】 本発明に係る液晶装置は、互いに交差して延びる複数の走査線３ａ（第１配線）及び複数のデータ線６ａ（第２配線）と、前記走査線３ａとデータ線６ａとの各交差点に対応して配列された複数の島状電極とを備えており、前記複数の島状電極のうち一部の島状電極である画素電極９が、画像表示を行う有効表示領域１１０ａに属して表示画素１１１を構成する一方、他の複数の前記島状電極１１９が、前記有効表示領域１１０ａの周辺に位置するダミー領域（周辺領域）１１０ｂに属してダミー素子１１２を構成しており、前記ダミー領域１１０ｂに属する前記島状電極１１９が、前記走査線３ａ及びデータ線６ａと絶縁されている。
【選択図】 図３

Description

本発明は、電気光学装置及び電子機器に関するものである。

従来から、基板上に画素を配列形成してなる液晶装置等において、表示領域における基板表面の平坦化や画素スイッチング素子の電気的特性のばらつきの低減を目的として、表示領域の周辺に表示画素と同一構成のダミー画素を形成することが知られている。例えば、下記特許文献１には、表示領域の周囲に１画素分のダミー画素領域を設けた液晶装置が記載されている。
特開２００４−６９９９３号公報

ところで、上記特許文献１に記載の液晶装置では、表示領域の周囲に表示画素と同一構成のダミー画素を設けており、このような構成とすることで、表示領域とダミー画素領域との境界で段差が生じるのを防止でき、ラビング処理の均一性を得る点では有効である。しかしながら、液晶装置の動作時に、表示に寄与しないダミー画素領域のＴＦＴ（薄膜トランジスタ）が動作するため消費電力が大きくなるという問題がある。また、ダミー画素のＴＦＴは表示領域から延びる走査線やデータ線に接続されているため、このダミー画素のＴＦＴに静電破壊が生じると表示画素の動作に支障を来し、液晶装置の製造歩留まりが低下するという問題もある。

本発明は、上記従来技術の問題点に鑑み成されたものであって、消費電力を低減することができ、また高歩留まりに製造することができる電気光学装置を提供することを目的としている。

本発明の電気光学装置は、画像表示を行う有効表示領域と、前記有効表示領域の周辺に位置する周辺領域とを有する電気光学装置であって、前記有効表示領域に属する表示画素は、基板上に、互いに交差して延びる複数の第１配線及び複数の第２配線と、前記第１配線と第２配線との間に介挿され電気的に接続されたスイッチング素子と、前記スイッチング素子に対応して設けられ電気的に接続された島状電極とを有し、前記周辺領域に属するダミー素子は、前記基板上に、前記表示画素の前記第１配線と前記第２配線と前記島状電極とで構成されていることを特徴とする。
このようにダミー素子が第１配線、第２配線、及び島状電極からなる構成とすることで、ダミー素子は表示画素と異なり動作しない構成とすることができる。これにより、当該スイッチング素子の動作に係る消費電力を節約することができる。また、周辺領域においてスイッチング素子の静電破壊が生じることがないため、かかる静電破壊による歩留まり低下を防止することができる。また、製造工程の一部を省略ないし変更するのみで移行が行えるので、製造が容易であるという利点もある。

本発明の電気光学装置は、画像表示を行う有効表示領域と、前記有効表示領域の周辺に位置する周辺領域とを有する電気光学装置であって、前記有効表示領域に属する表示画素は、基板上に、互いに交差して延びる複数の第１配線及び複数の第２配線と、前記第１配線と第２配線との間に介挿され電気的に接続されたスイッチング素子と、前記スイッチング素子に対応して設けられ電気的に接続された島状電極とを有し、前記周辺領域に属するダミー素子は、前記基板上に、前記表示画素の前記第１配線と前記第２配線と前記島状電極と、前記表示画素に設けられるスイッチング素子とを備えており、前記ダミー素子のスイッチング素子は、少なくとも前記ダミー素子の第１配線又は前記島状電極と電気的に接続されていないことを特徴とする。
このようにダミー素子においてスイッチング素子と第１配線、又はスイッチング素子と島状電極との電気的接続を行わない構成とすることで、スイッチング素子が実質的に動作しないものとなるので、ダミー素子における消費電力を節約でき、またスイッチング素子の静電破壊による歩留まり低下を回避することができる。さらに、本構成では表示画素の一部の導電接続構造を省略するのみでダミー素子を構成できるので、製造工程の移行が容易である。

本発明の電気光学装置では、前記ダミー素子が、前記表示画素から前記スイッチング素子を形成する半導体層を除いたものと同一の構成を備えていてもよい。
このようにダミー素子の半導体層が取り除かれている構成とすることで、ダミー素子にスイッチング素子が設けられている場合に比して当該スイッチング素子の動作に係る消費電力を節約することができる。また、ダミー素子にスイッチング素子が設けられていないので、ダミー素子において静電破壊が生じることもなく、従ってスイッチング素子の静電破壊による歩留まり低下を回避できる。また、表示画素の構成から半導体層を取り除くのみでダミー素子を構成できるので、製造工程の大幅な変更を伴わず本構成に移行することができ、容易に製造することが可能である。

前記ダミー素子の前記島状電極は、定電位の第３配線に接続されることを特徴とする請求項１又は２に記載の電気光学装置。
このような構成とすることで、前記第３配線を介して島状電極の電位制御を行うことができる。ダミー素子の島状電極が電気的に「浮いた」状態となっていると、島状電極の電位変動により電気光学物質が駆動されて表示品質の低下を生じるおそれがあるが、このような構成とすることで、周辺領域における電気光学物質の状態を制御することができ、表示品質の低下を防止することができる。

本発明の電気光学装置では、前記表示画素に、前記第１配線から前記スイッチング素子を介して前記島状電極に入力される電気信号を保持する蓄積容量が設けられ、前記ダミー素子には、前記蓄積容量を構成する一対の容量電極と略同一構成の一対の電極部材が設けられており、前記表示画素の一の容量電極と、前記ダミー素子の一の電極部材とが、前記第３配線と電気的に接続されている構成とすることができる。すなわち、前記第３配線が容量線である構成とすることができる。電気光学装置では、通常、表示画素に入力された電圧を保持するために蓄積容量が設けられているので、かかる蓄積容量の電極ないし配線を利用してダミー素子における電位制御を行うようにすれば、配線の複雑化を避けつつ表示品質に優れた電気光学装置を構成できる。なお、後述の実施形態では、ダミー素子中に延在する容量線が前記電極部材を兼ねている構成となっている。

本発明の電気光学装置では、前記周辺領域が、前記有効表示領域を取り囲む平面視額縁状の領域であることが好ましい。このような構成とすることで、液晶装置を構成する場合のラビング不良をより効果的に防止することができる。

本発明の電気光学装置では、電気光学物質を挟持して前記島状電極と対向する対向電極が設けられた対向基板を備え、前記ダミー素子の前記島状電極に前記対向電極の入力波形と同期した同一極性信号を入力する信号供給手段を備えていることが好ましい。このような構成とすれば、電気光学物質に印加される電圧を実質的にゼロにすることができるので、周辺領域において電気光学物質が駆動されるのを防止でき、表示品質の低下を防止することができる。

本発明の電気光学装置では、前記ダミー素子の平面領域内に、前記第１配線、第２配線、又は第３配線と同層、同一材質の導電膜が形成され、前記導電膜の平面形状によって当該ダミー素子に識別情報が付与されていてもよい。このような構成とすれば、周辺領域をさらに有効に利用することができる。

次に、本発明の電子機器は、先に記載の本発明の電気光学装置を備えたことを特徴とする。この構成によれば、本発明に係る電気光学装置からなる表示部を備えたことで、低消費電力の電子機器を安価に提供することが可能である。

以下、本発明の実施の形態について図面を参照しつつ説明する。なお、以下で参照する各図面においては、図面を見易くするために各部の寸法や膜厚について適宜変更して表示を行うこととする。また、複数の図面に共通の構成要素については同一の符号を付してその詳細な説明を省略することとする。

（第１の実施形態）
［全体構成］
図１は、本発明に係る電気光学装置の一実施形態である液晶装置の概略平面図である。図１に示す液晶装置１００は、矩形状のＴＦＴアレイ基板１０と、このＴＦＴアレイ基板１０上に配設された対向基板２０とを備えている。ＴＦＴアレイ基板１０と対向基板２０とは図示略のシール材を介して貼り合わされ、両基板１０，２０間には図示略の液晶（電気光学物質）が封入されている（図５参照）。

ＴＦＴアレイ基板１０の平面領域内には、矩形状の有効表示領域１１０ａと、有効表示領域１１０ａを取り囲む矩形枠状のダミー領域（周辺領域）１１０ｂと、データ線駆動回路１０１と、走査線駆動回路１０２と、制御回路１０５と、外部接続端子１０８とが設けられている。外部接続端子１０８には、外部回路１２０が実装されたフレキシブル基板１０６が接続されている。ここでダミー領域１１０ｂとは、後述するダミー素子が形成された、有効表示領域１１０ａの周囲の領域をいう。

有効表示領域１１０ａには、画像表示を行う表示画素１１１がマトリクス状に配列形成され、ダミー領域１１０ｂには、表示画素１１１の配列に連続して配列された表示を行わないダミー素子１１２が形成されている。ダミー素子１１２の外側に延出された配線（走査線及びデータ線）を介して走査線駆動回路１０２及びデータ線駆動回路１０１が接続され、画素駆動制御を行うようになっている。

液晶装置１００の有効表示領域においては、図２に示すように、複数の表示画素１１１がマトリクス状に配列され、これら表示画素１１１の各々には、画素スイッチング素子であるＴＦＴ３０が形成されており、画素信号Ｓ１、Ｓ２、…、Ｓｎを供給するデータ線６ａがＴＦＴ３０のソースと電気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次で供給してもよく、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍをこの順に線順次で印加するように構成されている。画素電極（島状電極）９は、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけオン状態とすることにより、データ線６ａから供給される画素信号Ｓ１、Ｓ２、…、Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極９を介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、…、Ｓｎは、液晶を挟持して画素電極９と対向する電極（対向電極）との間で一定期間保持される。

そして、保持された画素信号Ｓ１、Ｓ２、…、Ｓｎがリークするのを防ぐために、画素電極９と対向電極との間に形成される液晶容量と並列に蓄積容量６０が付加されている。この蓄積容量６０によって、画素電極９の電圧をソース電圧が印加された時間よりも３桁程度長く保持することができ、これによって電荷の保持特性が改善され、コントラスト比の高い液晶装置を実現することができる。

図３は、本実施形態の液晶装置における表示画素１１１及びダミー素子１１２の配列形態を示す平面構成図である。図３に示す平面構成は、図１に示す有効表示領域１１０ａ及びダミー領域１１０ｂのうち、図示左上側の角部を拡大して示している。

図３に示すように、有効表示領域１１０ａに延在する複数の走査線３ａ（第１配線）及び複数のデータ線６ａ（第２配線）は、ダミー領域１１０ｂを経由してダミー領域１１０ｂの外側の走査線駆動回路１０２及びデータ線駆動回路１０１と接続されている。また、走査線３ａに並行して延びる容量線３ｂ（第３配線）が、各表示画素１１１及びダミー素子１１２中に配置されている。有効表示領域１１０ａにおいて、隣接する走査線３ａ及び隣接するデータ線６ａに囲まれた矩形状の領域が表示画素１１１の平面領域であり、ダミー領域１１０ｂにおいて、走査線３ａとデータ線６ａとに囲まれた矩形状の領域がダミー素子１１２の平面領域である。

本実施形態の場合、液晶装置１００はカラー液晶装置であり、走査線３ａの延在方向に並んだ３つの表示画素１１１は、それぞれ赤（Ｒ）、緑（Ｇ）、青（Ｂ）の原色光を射出するサブ画素として機能し、３つのサブ画素によって１つの画像表示単位（画素）を構成するようになっている。そこで、本実施形態では、有効表示領域１１０ａの走査線３ａの延在方向外側に、表示画素１１１の配列に対応した個のダミー素子１１２を配置し、データ線６ａの延在方向外側には、最外周に配置された表示画素１１１に隣接して１個のダミー素子１１２を配置した構成としている。ただし、ダミー領域１１０ｂにおけるダミー素子１１２の配列は本実施形態に限定されず、液晶装置の態様に応じて種々に変更することができる。

［表示画素］
図４（ａ）は表示画素１１１の平面構成図である。表示画素１１１は、２本の走査線３ａと２本のデータ線６ａとに囲まれる矩形状の平面領域を有しており、当該平面領域にほぼ対応する形状の画素電極９と、画素電極９と電気的に接続されたＴＦＴ３０と、蓄積容量６０とを備えている。ＴＦＴ３０は、平面視Ｕ形の半導体層４２を主体としてなるものであり、蓄積容量６０は、半導体層４２と一体に形成された矩形状の容量電極４４を一方の電極として備えるものである。

Ｕ形の半導体層４２は、その両枝の２箇所において図示左右方向に延びる走査線３ａと交差しており、この交差部分において走査線３ａはＴＦＴ３０のゲート電極３２，３３として機能する。すなわちＴＦＴ３０は、デュアルゲート（ダブルゲート）構造のＴＦＴである。半導体層４２のうちデータ線６ａ側に延びる枝部は、その先端部に設けられた拡幅部分においてデータ線６ａの拡幅部６ｂと重なって配置されており、この重畳位置に設けられたソースコンタクトホール４３を介してデータ線６ａと電気的に接続されている。また、表示画素１１１の中央部側へ延びる他方の枝部は、その先端部において矩形状の容量電極４４と接続されている。容量電極４４は、前記走査線３ａと平行に延びる容量線３ｂと平面的に重なる位置まで延設されている。

画素電極９は、ＩＴＯ（インジウム錫酸化物）等からなる透明導電膜であり、容量電極４４とほぼ重なる位置に設けられた矩形状の中継電極４５に対して、画素コンタクトホール４６を介して電気的に接続されている。前記中継電極４５は画素コンタクトホール４６の走査線３ａ側に設けられたドレインコンタクトホール４７を介して容量電極４４と電気的に接続されている。このような構造により、画素電極９とＴＦＴ３０とが電気的に接続された構成となっている。

ここで、図５は図４（ａ）のＡ−Ａ’線に沿う断面構成図である。図５に示す断面構造を見ると、ＴＦＴアレイ基板１０は、例えば石英、ガラス、プラスチック等からなる基板本体（基体）１０ａの一面側（図示上面側）に、下地絶縁膜１１が形成されており、下地絶縁膜１１上にＴＦＴ３０の主要部を成す半導体層４２が設けられている。半導体層４２を覆って絶縁薄膜２が形成されている。下地絶縁膜１１は半導体層４２のパターニング工程におけるオーバーエッチングに対するバッファ層として機能するものであり、また基板本体１０ａの表面の荒れや汚染等に起因するＴＦＴ３０の特性劣化を抑える作用をも奏する。

半導体層４２を覆う絶縁薄膜２上に、例えばＭｏ膜とＡｌ膜との積層膜からなるゲート電極３２，３３（走査線３ａ）が形成されており、半導体層４２を延設してなる容量電極４４上には容量線３ｂが配置されている。従って絶縁薄膜２は、ゲート電極３２，３３と平面的に重なる位置ではＴＦＴ３０のゲート絶縁膜として機能し、容量線３ｂと容量電極４４とに挟まれた領域では、蓄積容量６０の誘電体膜として機能するものとなっている。

図示のように、本実施形態のＴＦＴ３０はデュアルゲート構造を有しており、さらにいわゆるＬＤＤ（Lightly Doped Drain）構造を有している。すなわち、ゲート電極３２，３３と対向する領域に各々形成されたＴＦＴ３０のチャネル領域１ａを挟んでＬＤＤ部を成す低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃがそれぞれ形成されている。前記低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｂの外側の半導体層４２は、より高濃度に不純物が導入された高濃度ソース領域ないし高濃度ドレイン領域となっている。蓄積容量６０の一方の電極をなす容量電極４４も同様の高濃度不純物領域である。

本実施形態に係る半導体層４２は多結晶シリコンにより形成されており、基板上に成膜したアモルファスシリコンを、レーザーアニール法や、Ｎｉ助長固相成長法等のガラス基板の融点より低い低温プロセスにより多結晶化したものを用いることが好ましい。ゲート電極３２，３３（走査線３ａ）、及び容量線３ｂ上を含む絶縁薄膜２上には、第１層間絶縁膜１３が形成されており、第１層間絶縁膜１３上には、中継電極４５が形成されている。中継電極４５と同層にはデータ線６ａが形成されている。データ線６ａ及び中継電極４５は、例えばＡｌ等の低抵抗金属を用いて形成される。

データ線６ａは、絶縁薄膜２及び第１層間絶縁膜１３を貫通して形成されたソースコンタクトホール４３を介して半導体層４２（高濃度ソース領域）と電気的に接続されている。また、絶縁薄膜２と第１層間絶縁膜１３とを貫通して半導体層４２に達するドレインコンタクトホール４７が形成されており、このドレインコンタクトホール４７を介して中継電極４５と容量電極（半導体層４２の高濃度ドレイン領域）とが電気的に接続されている。

中継電極４５及びデータ線６ａ上を含む第１層間絶縁膜１３上には、第２層間絶縁膜１４が形成されており、第２層間絶縁膜１４上に画素電極９が形成されている。そして、前記中継電極４５の平面領域において、上記第２層間絶縁膜１４を貫通して中継電極４５に達する画素コンタクトホール４６が形成されており、画素コンタクトホール４６を介して画素電極９と中継電極４５とが電気的に接続されている。以上の構成により、中継電極４５を介して半導体層４２の高濃度ドレイン領域と画素電極９とが電気的に接続されている。また、画素電極９上を含む第２層間絶縁膜１４上には、ラビング処理等の配向処理が施されたポリイミド膜などからなる配向膜１７が設けられている。

対向基板２０は、図５に示すように、基板本体２０ａの液晶層５０側に、カラーフィルタ２２と、ベタ状の対向電極２１と、対向電極２１を覆う配向膜２７とを備えている。対向電極２１は、ＩＴＯ等の透明導電材料により形成でき、配向膜２７は、先のＴＦＴアレイ基板１０の配向膜１７と同様の構成とすることができる。また、カラーフィルタ２２は、各表示画素１１１に対応した平面領域を有するＲ（赤）、Ｇ（緑）、Ｂ（青）の色材層からなるものである。また、基板本体１０ａ、２０ａの外面側（液晶層５０と反対側）には、それぞれ偏光板を含む光学素子１６，２６が配設されている。

［ダミー素子］
次に、図４（ｂ）はダミー素子１１２の平面構成図である。ダミー素子１１２は、表示画素１１１と同様、２本の走査線３ａと２本のデータ線６ａとに囲まれた矩形状の平面領域を有しており、表示画素１１１の画素電極９と同等の平面領域を有する矩形状の島状電極１１９を備えている。データ線６ａの拡幅部６ｂに挟まれた位置に矩形状の中継電極１１５が設けられており、中継電極１１５と島状電極１１９とは、コンタクトホール１１６を介して電気的に接続されている。

また、中継電極１１５は、容量線３ｂと一部平面的に重なって配置され、当該重畳位置に設けられたコンタクトホール１１７を介して容量線３ｂと電気的に接続されている。従って、ダミー素子１１２においては、島状電極１１９と容量線３ｂとが電気的に接続されており、液晶装置１００の動作時に島状電極１１９は容量線３ｂと同電位に保持されるようになっている。

図６は、図４（ｂ）のＢ−Ｂ’線に沿う断面構成図である。ダミー素子１１２の形成領域において、基板本体１０ａ上に下地絶縁膜１１と絶縁薄膜２とが積層され、その上に走査線３ａ、容量線３ｂが延在している。走査線３ａ、容量線３ｂを覆う第１層間絶縁膜１３には、当該第１層間絶縁膜１３を貫通して容量線３ｂに達するコンタクトホール１１７が設けられており、第１層間絶縁膜１３上に形成された中継電極１１５が、前記コンタクトホール１１７を介して容量線３ｂと電気的に接続されている。中継電極１１５を覆って形成された第２層間絶縁膜１４には、中継電極１１５に達するコンタクトホール１１６が貫設されており、このコンタクトホール１１６を介して第２層間絶縁膜１４上の島状電極１１９と中継電極１１５とが電気的に接続されている。かかる構造により、島状電極１１９と容量線３ｂとが電気的に接続されている。島状電極１１９上を含む第２層間絶縁膜１４上の領域には配向膜１７が形成されている。

図３及び図４から明らかなように、本実施形態のダミー素子１１２は、その概略形状において表示画素１１１と同様であり、より詳細には、表示画素１１１から半導体層４２（及び容量電極４４）を取り除き、中継電極と容量線３ｂとを電気的に接続した構成である。ダミー素子１１２には半導体層４２が設けられていないため、表示画素１１１におけるソースコンタクトホール４３、ドレインコンタクトホール４７に相当するコンタクトホールは省略されているが、コンタクトホール４３，４７に対応する位置にコンタクトホールが設けられていても構わない。

上記構成を備えた本実施形態の液晶装置１００では、各種素子が設けられた有効表示領域１１０ａの周囲に、表示画素１１１と大略同様の配線構造を有するダミー素子１１２からなるダミー領域１１０ｂを形成し、有効表示領域１１０ａとその外側の基板表面との間で段差が生じるのを防止している。これにより、配向膜１７が有効表示領域１１０ａとダミー領域１１０ｂとに渡って均一な表面形状を有して形成されるので、配向膜１７を有効表示領域１１０ａ上で均一にラビング処理することができ、またダミー領域１１０ｂにおいてラビング不良が生じたとしても、有効表示領域１１０ａに影響しないようにすることができる。従って、ラビング不良に起因する表示品質の低下を防止することができる。

また、本実施形態に係るダミー素子１１２では、特許文献１等に記載の従来構成に係るダミー画素と異なり、表示画素１１１に備えられる半導体層４２が取り除かれており、このような構成を備えたことで、本実施形態の液晶装置１００は、低消費電力であり、かつ高歩留まりに製造可能なものとなっている。
すなわち、ダミー素子１１２に表示画素１１１と同様の半導体層４２が備えられているとすれば、ダミー素子１１２にＴＦＴが形成されていることになり、液晶装置１００の動作時にはかかるＴＦＴも動作することになるので、その分消費電力が大きくなる。従って、本実施形態ではダミー領域にＴＦＴが設けられている構成に比して消費電力を低減することができる。

また、ダミー素子にＴＦＴが設けられていると、このＴＦＴが静電破壊されてソースとゲートとの間、及びゲートとドレインとの間で短絡が生じる可能性がある。このような静電破壊が生じると、走査線３ａとデータ線６ａとが短絡したり、走査線３ａと島状電極１１９とが短絡することになり、有効表示領域１１０ａの表示画素１１１にまで上記静電破壊の影響が及ぶおそれがある。そこで本実施形態のようにダミー素子１１２について半導体層を除去しておけば、ダミー領域での静電破壊は生じなくなるので、歩留まりの低下や、ダミー領域についてのリペアが不要になり、高歩留まりに効率よく製造可能なＴＦＴアレイ基板となる。
また、数万〜数百万のＴＦＴが設けられているＴＦＴアレイ基板では、ＴＦＴの破損は確率的に生じるため不可避的な面があるが、本実施形態の構成によれば、ＴＦＴアレイ基板１０のＴＦＴ総数が少なくなるので、ＴＦＴアレイ基板全体でのＴＦＴ破損の確率を低下させることができ、この点でも歩留まり向上に有効である。

さらに、本実施形態では、ダミー素子１１２について半導体層４２を取り除く一方で、中継電極１１５、走査線３ａ、容量線３ｂは表示画素１１１と同様に形成しており、一部部材を除去することによる表面形状の変化を最小限に抑えている。これにより、ダミー領域１１０ｂと有効表示領域１１０ａとの間で段差が生じるのを防止でき、配向膜１７のラビング処理に不良を生じるのを防止することができるようになっている。

またさらに、本実施形態では、ダミー素子１１２の島状電極１１９が、中継電極１１５を介して容量線３ｂと電気的に接続されているので、液晶装置の動作時に島状電極１１９を容量線３ｂと同電位に保持できる。このようにして島状電極１１９が電気的に「浮いた」状態となるのを防ぐことで、液晶装置の動作に伴ってダミー領域１１０ｂの液晶が駆動されるのを防止でき、光漏れ等によるコントラスト低下を抑えることができる。

あるいは、容量線３ｂを介して島状電極１１９に電気信号を供給することもできる。例えば、液晶装置１００がノーマリブラックの液晶装置であれば、島状電極１１９が対向電極２１と同電位になるように（両者の電位差がゼロになるように）容量線３ｂを介して電位制御すれば、ダミー領域１１０ｂを常に黒表示とすることができるので、有効表示領域１１０ａとダミー領域１１０ｂとのコントラストを高めることができる。なお、液晶装置１００がノーマリホワイトであれば、対向電極２１と逆極性の電位となるように島状電極１１９の電位制御を行えばよい。

なお、表示に寄与しないダミー領域１１０ｂでは、液晶装置１００は透光性を有している必要はないため、ダミー領域１１０ｂの配線層（走査線３ａの属する配線層、ないしデータ線６ａの属する配線層）を利用して、ダミー素子１１２にさらに機能を付加することもできる。例えば、上記配線層の導電膜をパターニングして、ダミー素子１１２の領域内に数値やアルファベット等の文字列や、図形等からなる識別情報を表示することもできる。具体的には、ダミー素子１１２の位置情報（行番号又は列番号）や、当該液晶装置の型番号、製造番号、ロット等のプロセス情報を表示することができる。前記配線層に識別情報を形成したとしても、島状電極１１９は透明導電膜であるので、前記識別情報は外部から容易に視認することができる。

（第２の実施形態）
次に、本発明の第２の実施形態について図７を参照して説明する。本実施形態は、第１の実施形態の液晶装置１００において、ダミー素子１１２の構成に変更を加えた変形例である。図７は、本実施形態の液晶装置２００に設けられた１つのダミー素子１１２の平面構成図であって、第１実施形態における図４（ｂ）に相当する図面である。図８は、図７のＤ−Ｄ’線に沿う断面構成図である。なお、本実施形態の液晶装置２００は、図７及び図８に示すダミー素子１１２の構成以外は第１実施形態の液晶装置１００と共通の構成を備えている。従って以下では、かかる相違点について主に説明することとする。

図７に示す本実施形態に係るダミー素子１１２と、図４に示した第１実施形態に係るダミー素子１１２と比較すると、本実施形態のダミー素子１１２は、表示画素１１１と共通の半導体層４２を備えている。ただし、表示画素１１１において半導体層４２とデータ線６ａとを電気的に接続しているソースコンタクトホール４３、及び半導体層４２（容量電極４４）と中継電極４５とを電気的に接続しているドレインコンタクトホール４７は、第１実施形態に係るダミー素子１１２と同様に形成されていない。そのため、図７に示すダミー素子１１２の半導体層４２はＴＦＴを構成しておらず、従って、本実施形態の液晶装置２００についても第１実施形態の液晶装置１００と同様の作用効果を得ることができる。

図８に示す断面構造をみると、基板本体１０ａ上に下地絶縁膜１１を介して半導体層４２が形成されており、この半導体層４２上に絶縁薄膜２を介して容量線３ｂが積層されている。そして、第１層間絶縁膜１３上にコンタクトホール１１７を介して容量線３ｂと導電接続された中継電極１１５が形成され、第２層間絶縁膜１４上にコンタクトホール１１６を介して中継電極１１５と導電接続された島状電極１１９が形成されている。

図５に示した表示画素１１１の断面構造と比較すれば明らかなように、本実施形態の液晶装置２００では、ダミー素子１１２における各部材の積層構造が表示画素１１１と共通の構造とされている。このような構成とすることで、ダミー領域１１０ｂにおけるＴＦＴアレイ基板１０の表面形状を、有効表示領域１１０ａと同じくすることができるので、ダミー領域１１０ｂと有効表示領域１１０ａとの境界において段差が形成されるのを防止することができ、前記段差に起因する配向膜１７のラビング不良を効果的に防止することができる。従って、本実施形態の液晶装置２００によれば、有効表示領域１１０ａのラビング処理の均一性がさらに向上し、より優れた表示品質を有するものとなる。

（第３の実施形態）
次に、本発明の第３の実施形態について図９を参照して説明する。図９は、本実施形態の液晶装置３００の画素配列を示す平面構成図であって、上記第１実施形態における図３に相当する図面である。本実施形態の液晶装置３００は、第１実施形態の液晶装置１００と同様の基本構成を備えており、有効表示領域１１０ａを構成する表示画素１１１及びダミー領域１１０ｂを構成するダミー素子１１２の具体的構成に相違点を有している。従って以下では、かかる相違点について主に説明することとする。

上記第１実施形態では、表示画素１１１に画素電極９の電圧を保持する蓄積容量６０が設けられ、ダミー素子１１２は、蓄積容量６０の構成を利用して形成した容量線３ｂと島状電極１１９との導線接続構造を有するものとなっていた。これに対して、本実施形態の液晶装置３００では、表示画素１１１に蓄積容量は設けられておらず、平面視Ｕ形の半導体層４２を主体としてなるＴＦＴ３０は、中継電極４５を介して画素電極９と電気的に接続されている。

より詳細には、半導体層４２の２本の枝部のうち、データ線６ａ側に延びる一方の枝部はソースコンタクトホール４３を介してデータ線６ａと電気的に接続され、中継電極４５側に延びる他方の枝部はドレインコンタクトホール４７を介して中継電極４５と電気的に接続されている。そして、中継電極４５の平面領域内に設けられた図示略の画素コンタクトホールを介して中継電極４５と画素電極９とが電気的に接続されている構成である。

そして、本実施形態に係るダミー素子１１２は、上記構成を備えた表示画素１１１から、半導体層４２を省略した構成となっている。すなわち、ダミー素子１１２は、画素電極９に対応する矩形状の島状電極１１９と、中継電極４５とを備えており、中継電極４５と島状電極１１９とは、表示画素１１１の前記画素コンタクトホールに相当するコンタクトホールを介して電気的に接続されている。また、実際に導電接続部として機能するものではないが、データ線６ａの形成領域にはコンタクトホール４３が形成され、中継電極４５の平面領域にはコンタクトホール４７が形成されている。

以上の構成を備えた液晶装置３００においても、ダミー素子１１２について半導体層４２が取り除かれているので、ダミー素子１１２に動作可能なＴＦＴが設けられている従来構成に比して消費電力を低減することができ、またダミー領域においてＴＦＴの静電破壊されるという不具合も生じることがないので、高歩留まりに効率よく製造することが可能である。また、有効表示領域１１０ａの表示画素１１１とダミー領域１１０ｂのダミー素子１１２とが半導体層４２の有無以外で共通の構成を備えているので、従来の製造工程に対してほとんど変更を加えることなく製造することが可能であり、製造プロセスの移行を極めて容易に行うことができる。
なお、本実施形態の液晶装置３００においても、ＴＦＴアレイ基板１０の製造工程において配向膜のラビング処理を有効表示領域１１０ａの領域内で均一化でき、表示品質を向上させることができるのは勿論である。

上記第３実施形態の液晶装置３００では、ダミー素子１１２として、表示画素１１１から半導体層４２を取り除いた構成のものを形成することで、ダミー素子１１２における電力消費の防止と、素子破壊の防止とを実現しているが、同様の作用効果を得られる範囲でダミー素子１１２の構成に変更を加えることもできる。
例えば、ダミー素子１１２について、半導体層４２を取り除くのに代えて、表示画素１１１において半導体層４２とデータ線６ａとを接続しているソースコンタクトホール４３を形成しない構成としてもよい。また同様に、ドレインコンタクトホール４７を形成しない構成としてもよい。このような構成とした場合であっても、ダミー素子１１２においてＴＦＴが動作しないようにすることができるので、先の作用効果を得ることができる。また、ダミー素子１１２の平面領域内に半導体層が形成されているので、ＴＦＴアレイ基板１０の表面形状において有効表示領域１１０ａとダミー領域１１０ｂとがほぼ同一の平面形状となり、ラビング処理の均一化の点で有効である。

（他の実施形態）
本発明の技術範囲は上記第１〜第３の実施形態に限定されるものではなく、本発明に係る電気光学装置の実施形態には、異なる構成を備えた液晶装置や、有機エレクトロルミネッセンス装置（有機ＥＬ装置）が含まれる。そこで以下に、画素領域にメモリ素子を備えた構成の液晶装置としての実施形態、及び有機ＥＬ装置としての実施形態について簡単に説明する。

［画素メモリ内蔵液晶装置］
図１０は、画素内にメモリ素子を有する電気光学装置を液晶装置に適用した場合における１画素の回路構成図である。図に示す画素１４０には、スイッチング素子として機能する４個のＴＦＴ１４１〜１４４、液晶容量１４５、蓄積容量１４６、及び一対のインバータ１４７ａ、１４７ｂを備えて構成されている。ＴＦＴ１４１〜１４４のうち、ＴＦＴ１４１〜１４３はｐチャネル型トランジスタであり、ＴＦＴ１４４はｎチャネル型トランジスタである。各ＴＦＴのチャネル型はこれに限定されるものではないが、ＴＦＴ１４２，１４３は排他的に導通すべきものであるので、これらを同一制御信号で制御する場合にはこれらＴＦＴ１４２，１４３について互いに異なるチャネル型を選択する必要がある。

第１のＴＦＴ１４１のソースは１本のデータ線６ａに接続され、そのゲートは１本の走査線３ａに接続されている。同一列に並んだ画素１４０に関してそれぞれのＴＦＴ１４１のソースが同一のデータ線６ａに接続され、同一行に並んだ画素１４０に関してそれぞれのＴＦＴ１４１のゲートが同一の走査線３ａに接続される点は先の第１実施形態等と同様である。第１のＴＦＴ１４１のドレインは、液晶容量１４５とそれに並列に設けられた蓄積容量１４６とに接続されている。液晶容量１４５は、画素電極と対向電極（共通電位Ｖｃｏｍ）との間に挟持された液晶により構成されており、蓄積容量１４６は画素電極と図示略の容量線（共通電位Ｖｃｓ）との間に付与されている。

画素１４０内には、一対のインバータ１４７ａ、１４７ｂを備えたメモリ素子１４７が内蔵されている。一方のインバータ１４７ａの出力端が他方のインバータ１４７ｂの入力端に接続されており、前記他方のインバータ１４７ｂの出力端は、第４のＴＦＴ１４４を介して前記一方のインバータ１４７ａの入力端に接続されている。第４のＴＦＴ１４４は第１の信号線ｄ１を介して供給される制御信号によって導通制御される。また前記インバータ１４７ａの入力端は第２のＴＦＴ１４２を介して第１のＴＦＴ１４１のドレインに接続されている。第２のＴＦＴ１４２は、第１の信号線ｄ１を介して供給される制御信号によって導通制御され、第４のＴＦＴ１４４がオフ状態となるときにはオン状態となり、逆にオン状態となるときにはオフ状態となる。他方のインバータ１４７ｂの入力端は、第３のＴＦＴ１４３を介して第１のＴＦＴ１４１のドレインに接続されている。第３のＴＦＴ１４３は、第２の信号線ｄ２を介して供給される制御信号によって導通制御される。このようなフリップフロップ構成により、一対のインバータ１４７ａ、１４７ｂは、１ビットのデータを記憶するメモリ素子１４７として機能する。

そして、上記構成の画素１４０を有効表示領域に備えた液晶装置においても、本発明は問題なく適用することができる。すなわち、有効表示領域の周辺に、ダミー素子として、画素１４０を構成するＴＦＴ１４１〜１４４の半導体層を除いた構成を具備したものを設けることができる。あるいは、画素１４０のＴＦＴ１４１〜１４４において、半導体層とソース電極ないしドレイン電極との導電接続を排除した構成のダミー素子を設けることができる。そして、このような構成のダミー素子からなるダミー領域を有効表示領域の外側に設けた液晶装置によれば、先の第１〜第３実施形態と同様の作用効果を得ることができる。

なお、上記画素１４０を備えた液晶装置によれば、画素１４０内に設けたメモリ素子１４７へのデータの書込動作又は読出動作によって画素１４０を駆動することが可能であるので、例えばデータ線６ａと接続されたデータ線駆動回路を停止した状態でメモリ素子１４７を低周波数で駆動することで、省電力の２値表示モードで液晶装置を動作させることができる。また、上記メモリ素子１４７はデータ線６ａにデコーダを接続することで、当該デコーダ（及び走査線駆動回路）を介して外部回路からアクセス可能になるので、外部回路の作業空間として利用することもできる。

［有機ＥＬ装置］
次に、図１１は、本発明を適用できる有機ＥＬ装置の回路構成図である。図１１に示す回路構成において、有機ＥＬ装置１５０は、複数の走査線１５１と、これら走査線１５１に対して交差する方向に延びる複数の信号線１５２と、これら信号線１５２に並列に延びる複数の共通給電線１５３とがそれぞれ配線されたもので、走査線１５１及び信号線１５２の各交点毎に、画素１７１が設けられて構成されている。

信号線１５２に対しては、シフトレジスタ、レベルシフタ、ビデオライン、及びアナログスイッチ等を備えるデータ側駆動回路１７２が設けられている。一方、走査線１５１に対しては、シフトレジスタ及びレベルシフタ等を備える走査側駆動回路１７３が設けられている。画素１７１の各々には、走査線１５１を介して走査信号がゲートに供給されるスイッチング用ＴＦＴ１６２と、このスイッチング用ＴＦＴ１６２を介して信号線１５２から供給される画像信号を保持する保持容量ｃａｐと、保持容量ｃａｐによって保持された画像信号がゲートに供給される駆動用ＴＦＴ１６３と、この駆動用ＴＦＴ１６３を介して共通給電線１５３に電気的に接続したときに共通給電線１５３から駆動電流が流れ込む画素電極１６１と、この画素電極１６１と共通電極１６４との間に挟み込まれる発光部１６０と、が設けられている。前記画素電極１６１と共通電極１６４と、発光部１６０とによって構成される素子が有機ＥＬ素子（発光素子）である。

このような構成のもとに、走査線１５１が駆動されてスイッチング用ＴＦＴ１６２がオンとなると、そのときの信号線１５２の電位が保持容量ｃａｐに保持され、該保持容量ｃａｐの状態に応じて、駆動用ＴＦＴ１６３のオン・オフ状態が決まる。そして、駆動用ＴＦＴ１６３のチャネルを介して共通給電線１５３から画素電極１６１に電流が流れ、さらに発光部１６０を通じて共通電極１６４に電流が流れることにより、発光部１６０は、これを流れる電流量に応じて発光する。

そして、上記構成の画素１７１を配列してなる有効表示領域に備えた有機ＥＬ装置１５０においても、本発明は問題なく適用することができる。すなわち、有効表示領域の周辺に、ダミー素子として、画素１７１を構成するＴＦＴ１６２，１６３の半導体層を除いた構成を具備したものを設けることができる。あるいは、画素１７１のＴＦＴ１６２，１６３において、半導体層とソース電極ないしドレイン電極との導電接続を排除した構成のダミー素子を設けることができる。そして、このような構成のダミー素子からなるダミー領域を有効表示領域の外側に設けた有機ＥＬ装置によれば、先の第１〜第３実施形態と同様、ダミー素子による無駄な電力消費を抑えることができる。

（電子機器）
次に、上記実施の形態の液晶装置ないし有機ＥＬ装置を備えた電子機器の例について説明する。図１２は、携帯電話の一例を示した斜視図である。図１２に示す携帯電話１３００は、上記実施形態の液晶装置又は有機ＥＬ装置からなる表示部１３０１と、操作ボタン部１３０２と、受話部１３０３と、送話部１３０４とを備えて構成されている。図１２に示す電子機器は、上記実施形態の液晶装置又は有機ＥＬ装置を備えているので、表示品質に優れた低消費電力の電子機器となる。

第１実施形態に係る液晶装置の平面構成図。 同、回路構成図。 有効表示領域とダミー領域の平面構成を拡大して示す図。 表示画素とダミー素子の平面構成図である。 図４（ａ）のＡ−Ａ’線に沿う断面構成図。 図４（ｂ）のＢ−Ｂ’線に沿う断面構成図。 第２実施形態に係るダミー素子の平面構成図。 図７のＤ−Ｄ’線に沿う断面構成図。 第３実施形態に係る有効表示領域及びダミー領域の平面構成図。 メモリ素子を内蔵した液晶装置の表示画素の回路構成図。 有機ＥＬ装置の回路構成の一例を示す図。 電子機器の一例を示す斜視構成図。

符号の説明

１００，２００，３００ 液晶装置（電気光学装置）、１０ ＴＦＴアレイ基板、２０ 対向基板、３０ ＴＦＴ（スイッチング素子）、１１０ａ 有効表示領域、１１０ｂ ダミー領域（周辺領域）、１１１ 表示画素、１１２ ダミー素子、９ 画素電極（島状電極）、１１９ 島状電極、３ａ 走査線（第１配線）、６ａ データ線（第２配線）、３ｂ 容量線（第３配線）、４２ 半導体層、４４ 容量電極、６０ 蓄積容量、１５０ 有機ＥＬ装置（電気光学装置）

Claims (6)

1. 画像表示を行う有効表示領域と、前記有効表示領域の周辺に位置する周辺領域とを有する電気光学装置であって、
   前記有効表示領域に属する表示画素は、基板上に、互いに交差して延びる複数の第１配線及び複数の第２配線と、前記第１配線と第２配線との間に介挿され電気的に接続されたスイッチング素子と、前記スイッチング素子に対応して設けられ電気的に接続された島状電極とを有し、
   前記周辺領域に属するダミー素子は、前記基板上に、前記表示画素の前記第１配線と前記第２配線と前記島状電極とで構成されていることを特徴とする電気光学装置。
2. 画像表示を行う有効表示領域と、前記有効表示領域の周辺に位置する周辺領域とを有する電気光学装置であって、
   前記有効表示領域に属する表示画素は、基板上に、互いに交差して延びる複数の第１配線及び複数の第２配線と、前記第１配線と第２配線との間に介挿され電気的に接続されたスイッチング素子と、前記スイッチング素子に対応して設けられ電気的に接続された島状電極とを有し、
   前記周辺領域に属するダミー素子は、前記基板上に、前記表示画素の前記第１配線と前記第２配線と前記島状電極と、前記表示画素に設けられるスイッチング素子とを備えており、
   前記ダミー素子のスイッチング素子は、少なくとも前記ダミー素子の第１配線又は前記島状電極と電気的に接続されていないことを特徴とする電気光学装置。
3. 前記ダミー素子の前記島状電極は、定電位の第３配線に接続されることを特徴とする請求項１又は２に記載の電気光学装置。
4. 前記周辺領域は、前記有効表示領域を取り囲む平面視額縁状の領域であることを特徴とする請求項１から３のいずれか１項に記載の電気光学装置。
5. 電気光学物質を挟持して前記島状電極と対向する対向電極が設けられた対向基板を備え、
   前記ダミー素子の前記島状電極に前記対向電極の入力波形と同期した同一極性信号を入力する信号供給手段を備えていることを特徴とする請求項１から４のいずれか１項に記載の電気光学装置。
6. 請求項１から５のいずれか１項に記載の電気光学装置を備えたことを特徴とする電子機器。

Images