JP2007091822A - プリプレグ - Google Patents
プリプレグ Download PDFInfo
- Publication number
- JP2007091822A JP2007091822A JP2005280578A JP2005280578A JP2007091822A JP 2007091822 A JP2007091822 A JP 2007091822A JP 2005280578 A JP2005280578 A JP 2005280578A JP 2005280578 A JP2005280578 A JP 2005280578A JP 2007091822 A JP2007091822 A JP 2007091822A
- Authority
- JP
- Japan
- Prior art keywords
- prepreg
- epoxy resin
- hole
- insulating layer
- resin composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Reinforced Plastic Materials (AREA)
Abstract
【課題】プリプレグに貫通穴をあけ、当該貫通穴に導電性樹脂ペーストを充填したプリプレグにおいて、これを加熱加圧成形して絶縁層を構成したとき、導電性樹脂ペーストによる導体の導通抵抗を低減させ、プリント配線板の導通信頼性を確保する。
【解決手段】加熱加圧成形により絶縁層となるプリプレグの所定箇所に貫通穴をあけ、当該貫通穴に前記加熱加圧成形により前記絶縁層を貫通する導体となる導電性樹脂ペーストを充填したプリプレグであって、前記プリプレグは、シート状繊維基材にエポキシ樹脂組成物を保持させ半硬化状態としたものであり、前記エポキシ樹脂組成物が、エポキシ基に対する硬化剤の当量比を1以下とする。
【選択図】 なし
【解決手段】加熱加圧成形により絶縁層となるプリプレグの所定箇所に貫通穴をあけ、当該貫通穴に前記加熱加圧成形により前記絶縁層を貫通する導体となる導電性樹脂ペーストを充填したプリプレグであって、前記プリプレグは、シート状繊維基材にエポキシ樹脂組成物を保持させ半硬化状態としたものであり、前記エポキシ樹脂組成物が、エポキシ基に対する硬化剤の当量比を1以下とする。
【選択図】 なし
Description
本発明は、プリント配線板製造用のプリプレグに関する。プリプレグは、シート状繊維基材にエポキシ樹脂組成物を保持させ半硬化状態としたものである。このプリプレグを加熱加圧成形して、プリント配線板の絶縁層を構成する。
電子機器の小型化・軽量化に伴い、プリント配線板は、配線ライン間隔を狭くし、ビアも小径化するといった高密度配線化・高集積化が強く要求されている。また、高度な電子機器に関しては、信号の歪み・遅延を抑制する観点から、配線距離の短縮が強く要求されている。
従来、プリント配線板の製造において、絶縁層の両面に配置された配線同士を接続する手段として、絶縁層にあけた貫通穴壁にめっきを施し、このめっきにより絶縁層の両面に配置されたプリント配線同士の接続を図る技術が使用されてきた。しかし、この技術では配線設計の自由度が制限されることから、高密度配線パターンの形成には限界があった。
従来、プリント配線板の製造において、絶縁層の両面に配置された配線同士を接続する手段として、絶縁層にあけた貫通穴壁にめっきを施し、このめっきにより絶縁層の両面に配置されたプリント配線同士の接続を図る技術が使用されてきた。しかし、この技術では配線設計の自由度が制限されることから、高密度配線パターンの形成には限界があった。
高密度配線パターンのプリント配線板を実現するための手段として、コア(或いはベース)となるプリント配線上に絶縁層とプリント配線導体を一層ずつ必要な層数だけ積み上げるビルドアップ工法が注目を集めている。ビルドアップ工法においては、積み上げの都度、絶縁層を介して一つ下層にあるプリント配線とそのときの表面にあるプリント配線との接続を行なう。
ビルドアップ工法は大きく分けて2種類ある。第1の工法は、絶縁層にその一つ下層にあるプリント配線に達する穴をあけ、穴壁にめっきを施して又は穴に導電性樹脂ペーストを充填することにより、絶縁層を介するプリント配線間の接続を行なうものである。第2の工法は、加熱加圧成形により絶縁層を構成するためのプリプレグの所定箇所に貫通穴をあけ、当該貫通穴に前記加熱加圧成形により前記絶縁層を貫通する導体となる導電性樹脂ペーストを充填したプリプレグを準備し、このプリプレグを銅はくとともに加熱加圧成形して積み上げていくものである(特許文献1)。第2の工法では、全配線層にIVH(インナービアホール)をもつ多層プリント配線板を容易に製造することができる。炭酸ガスレーザをプリプレグに照射して微細な貫通穴をあけ、ここに導電性樹脂ペーストを充填できることから、ビアの小径化と配線パターン面積を増大する効果が得られる。
ビルドアップ工法は大きく分けて2種類ある。第1の工法は、絶縁層にその一つ下層にあるプリント配線に達する穴をあけ、穴壁にめっきを施して又は穴に導電性樹脂ペーストを充填することにより、絶縁層を介するプリント配線間の接続を行なうものである。第2の工法は、加熱加圧成形により絶縁層を構成するためのプリプレグの所定箇所に貫通穴をあけ、当該貫通穴に前記加熱加圧成形により前記絶縁層を貫通する導体となる導電性樹脂ペーストを充填したプリプレグを準備し、このプリプレグを銅はくとともに加熱加圧成形して積み上げていくものである(特許文献1)。第2の工法では、全配線層にIVH(インナービアホール)をもつ多層プリント配線板を容易に製造することができる。炭酸ガスレーザをプリプレグに照射して微細な貫通穴をあけ、ここに導電性樹脂ペーストを充填できることから、ビアの小径化と配線パターン面積を増大する効果が得られる。
しかし、近年、更なるプリント配線板の高密度配線化・高集積化に伴い、ビアの小径化が進んでいる。ビアの小径化は、絶縁層を介するプリント配線間の導通抵抗を大きくする原因となるため、プリント配線板の導通信頼性が懸念されており、導通信頼性の更なる向上が要望されている。
本発明が解決しようとする課題は、加熱加圧成形により絶縁層となるプリプレグの所定箇所に貫通穴をあけ、当該貫通穴に前記加熱加圧成形により前記絶縁層を貫通する導体となる導電性樹脂ペーストを充填したプリプレグに関して、これを加熱加圧成形して絶縁層を構成したとき、導電性樹脂ペーストによる導体の導通抵抗を低減させ、プリント配線板の導通信頼性を確保することである。
上記課題を解決するために、本発明に係るプリプレグは、加熱加圧成形により絶縁層となるプリプレグの所定箇所に貫通穴をあけ、当該貫通穴に前記加熱加圧成形により前記絶縁層を貫通する導体となる導電性樹脂ペーストを充填したプリプレグであって、前記プリプレグは、シート状繊維基材にエポキシ樹脂組成物を保持させ半硬化状態としたものであり、前記エポキシ樹脂組成物が、エポキシ基に対する硬化剤の当量比を1以下としたものであることを特徴とする。
プリプレグを加熱加圧成形するとき、半硬化状態のエポキシ樹脂組成物は一旦溶融・流動して、その後硬化する。溶融したエポキシ樹脂組成物は導電性樹脂ペーストの中にも流れ込む。その際、エポキシ樹脂組成物中のエポキシ基に対する硬化剤の当量比を1以下としておくと、導電性樹脂ペースト中に含まれる金属粉の硬化剤による酸化を防ぐことができるので、導電性樹脂ペーストによる導体の導通抵抗を低減でき、プリント配線板の導通信頼性を確保できる。
上述のように、本発明に係るプリプレグは、シート状繊維基材にエポキシ樹脂組成物を保持させ半硬化状態としたものであり、前記エポキシ樹脂組成物において、エポキシ基に対する硬化剤の当量比を1以下とする。これにより、プリプレグを加熱加圧成形するとき、溶融したエポキシ樹脂組成物が導電性樹脂ペーストの中に流れ込んだ際、導電性樹脂ペースト中に含まれる金属粉の硬化剤による酸化を防ぐことができるので、導電性樹脂ペーストによる導体の導通抵抗を低減でき、プリント配線板の導通信頼性を確保できる。
本発明を実施するにあたり、使用するエポキシ樹脂は、2官能ないしは3官能以上の多官能エポキシ樹脂を単独ないしは混合して使用することができる。硬化剤は、耐熱性等の点からノボラック型フェノール樹脂が好ましいが、特に制限するものではない。エポキシ樹脂組成物は、前記エポキシ樹脂および硬化剤、そのほか必要に応じて硬化促進剤、充填材、着色剤などを配合する。
また、本発明に係るプリプレグは、上記エポキシ樹脂組成物を有機繊維ないしは無機繊維からなるシート状繊維基材に含浸、乾燥してなるものである。有機繊維からなるシート状繊維基材は、アラミド繊維不織布ないしはポリアリレート繊維織布が好ましく、また、無機繊維からなるシート状基材は、ガラス繊維不織布ないしはガラス繊維織布が好ましいが、特に制限するものではない。
上記プリプレグにレーザー、ドリル、打抜き等によって貫通穴をあけ、その貫通穴に導電性樹脂ペーストを充填する。導電性樹脂ペーストに使用される金属は電気伝導を促進するものであればよく、特に電気伝導率の高い銅、銀などが好ましいが、特に制限するものではない。
本発明の実施例を説明する前に、プリント配線板用として一般的に使用されるエポキシ樹脂組成物の構成成分であるエポキシ樹脂に含まれるエポキシ基および硬化剤に含まれる反応基が及ぼす導電性樹脂ペーストの導電性に対する影響を説明する。
参考例1〜7
下記に示す(A)〜(F)のエポキシ樹脂ないしは硬化剤(当量3.0×10−4mol)を銅粉末配合樹脂ペースト(質量5g)に添加した後、その銅粉末配合樹脂ペーストを加熱加圧成形により硬化させた。このようにして得られた銅粉末配合樹脂ペースト成形品の抵抗率を測定した。
(A)2官能エポキシ樹脂であるビスフェノールA型エポキシ樹脂(ジャパンエポキシレジン製「EP−828」)
(B)2官能エポキシ樹脂である高臭素化エポキシ樹脂(大日本インキ化学工業製「153−60T」)
(C)多官能エポキシ樹脂である3官能エポキシ樹脂(三井化学製「VG3101」)
(D)多官能エポキシ樹脂であるクレゾールノボラック型エポキシ樹脂(東都化成製「YDCN704」)
(E)硬化剤であるノボラック型フェノール樹脂(大日本インキ化学工業製「LF−6161」)
(F)硬化剤であるジシアンジアミド
参考例7として、銅粉末配合樹脂ペースト(質量5g)だけを、加熱加圧成形した銅粉末配合樹脂ペースト成形品を準備した。
参考例1〜7
下記に示す(A)〜(F)のエポキシ樹脂ないしは硬化剤(当量3.0×10−4mol)を銅粉末配合樹脂ペースト(質量5g)に添加した後、その銅粉末配合樹脂ペーストを加熱加圧成形により硬化させた。このようにして得られた銅粉末配合樹脂ペースト成形品の抵抗率を測定した。
(A)2官能エポキシ樹脂であるビスフェノールA型エポキシ樹脂(ジャパンエポキシレジン製「EP−828」)
(B)2官能エポキシ樹脂である高臭素化エポキシ樹脂(大日本インキ化学工業製「153−60T」)
(C)多官能エポキシ樹脂である3官能エポキシ樹脂(三井化学製「VG3101」)
(D)多官能エポキシ樹脂であるクレゾールノボラック型エポキシ樹脂(東都化成製「YDCN704」)
(E)硬化剤であるノボラック型フェノール樹脂(大日本インキ化学工業製「LF−6161」)
(F)硬化剤であるジシアンジアミド
参考例7として、銅粉末配合樹脂ペースト(質量5g)だけを、加熱加圧成形した銅粉末配合樹脂ペースト成形品を準備した。
上記各成分を添加した銅粉末配合樹脂ペースト成形品、および、何も添加していない銅粉末配合樹脂ペースト成形品の比重および抵抗率評価結果を表1に示す。
表1より、エポキシ樹脂ないしは硬化剤を添加した銅粉末配合樹脂ペースト成形品の比重に大きな差はみられないが、硬化剤を添加した銅粉末配合樹脂ペースト成形品の抵抗率は、エポキシ樹脂を添加した銅粉末配合樹脂ペースト成形品の抵抗率に比べ大幅に大きくなり、硬化剤が銅粉末配合樹脂ペーストの抵抗率を大きくする作用をしていることは明らかである。すなわち、エポキシ樹脂組成物の硬化剤当量とエポキシ当量の比が大きくなると、銅粉末配合樹脂ペーストを用いたビルドアップ法により作製されるプリント配線板の層間の導通抵抗値が大きくなることが解る。
以下に本発明の実施例を説明する。
上記の結果を踏まえ、硬化剤当量とエポキシ当量の比を変えたエポキシ樹脂組成物からなるプリント配線板の導通抵抗値について説明する。
実施例1〜4、比較例1〜2
有機繊維からなるシート状繊維基材として、次のように調整したアラミド繊維不織布を用いた。
パラ系アラミド繊維チョップおよびパルプ(東レ・デュポン製「ケブラ−」)、メタ系アラミド繊維チョップ(帝人製「コーネックス」)を水中に分散して抄造する。この抄造物に熱硬化性樹脂バインダをスプレーし加熱乾燥させ繊維同士を結着する。熱硬化性樹脂バインダの付着量は15質量%である。熱硬化性樹脂バインダはエポキシ樹脂エマルジョン(大日本インキ化学工業製「VコートA」)とブロックイソシアネート樹脂(大日本インキ化学工業製「CR−60B」)を主成分とし、エポキシ樹脂の質量85に対し、ブロックイソシアネートの配合質量を15としたものである。さらに前記不織布を線圧力200kN/m、温度333℃に設定した一対の熱ロールの間に通す事により加熱圧縮し、単位面積あたり72g/m2の不織布とした。
上記の結果を踏まえ、硬化剤当量とエポキシ当量の比を変えたエポキシ樹脂組成物からなるプリント配線板の導通抵抗値について説明する。
実施例1〜4、比較例1〜2
有機繊維からなるシート状繊維基材として、次のように調整したアラミド繊維不織布を用いた。
パラ系アラミド繊維チョップおよびパルプ(東レ・デュポン製「ケブラ−」)、メタ系アラミド繊維チョップ(帝人製「コーネックス」)を水中に分散して抄造する。この抄造物に熱硬化性樹脂バインダをスプレーし加熱乾燥させ繊維同士を結着する。熱硬化性樹脂バインダの付着量は15質量%である。熱硬化性樹脂バインダはエポキシ樹脂エマルジョン(大日本インキ化学工業製「VコートA」)とブロックイソシアネート樹脂(大日本インキ化学工業製「CR−60B」)を主成分とし、エポキシ樹脂の質量85に対し、ブロックイソシアネートの配合質量を15としたものである。さらに前記不織布を線圧力200kN/m、温度333℃に設定した一対の熱ロールの間に通す事により加熱圧縮し、単位面積あたり72g/m2の不織布とした。
上記シート状繊維基材に含浸させるエポキシ樹脂組成物は次のように配合した。
(イ)
(A)2官能エポキシ樹脂としてビスフェノールA型エポキシ樹脂(ジャパンエポキシレジン製「EP−828」)、多官能エポキシ樹脂として3官能エポキシ樹脂(三井化学製「VG3101」)およびクレゾールノボラック型エポキシ樹脂(東都化成製「YDCN704」)
(B)硬化剤として、テトラブロムビスフェノールA(ブロム・ケム・ファーイースト製「TBBA」)およびノボラック型フェノール樹脂(ジャパンエポキシレジン製「YLH129」)
(C)チクソ材としてアエロジル(日本アエロジル製「RY-200」)
(ロ)
(A)2官能エポキシ樹脂として高臭素化エポキシ樹脂(大日本インキ化学工業製「153−60T」)、多官能エポキシ樹脂として3官能エポキシ樹脂(三井化学製「VG3101」)およびクレゾールノボラック型エポキシ樹脂(東都化成製「YDCN704」)
(B)硬化剤としてノボラック型フェノール樹脂(大日本インキ化学工業製「LF−6161」)
なお、これらエポキシ樹脂組成物((イ)および(ロ))は、硬化促進剤として2−エチル4−メチルイミダゾールを樹脂固形分換算で0.2質量%含有している。
表2に各例におけるエポキシ樹脂組成物の硬化剤/エポキシ当量比を示した。
前記の硬化剤/エポキシ当量比は、(B)の硬化剤当量と(A)のエポキシ基当量の比である。
(イ)
(A)2官能エポキシ樹脂としてビスフェノールA型エポキシ樹脂(ジャパンエポキシレジン製「EP−828」)、多官能エポキシ樹脂として3官能エポキシ樹脂(三井化学製「VG3101」)およびクレゾールノボラック型エポキシ樹脂(東都化成製「YDCN704」)
(B)硬化剤として、テトラブロムビスフェノールA(ブロム・ケム・ファーイースト製「TBBA」)およびノボラック型フェノール樹脂(ジャパンエポキシレジン製「YLH129」)
(C)チクソ材としてアエロジル(日本アエロジル製「RY-200」)
(ロ)
(A)2官能エポキシ樹脂として高臭素化エポキシ樹脂(大日本インキ化学工業製「153−60T」)、多官能エポキシ樹脂として3官能エポキシ樹脂(三井化学製「VG3101」)およびクレゾールノボラック型エポキシ樹脂(東都化成製「YDCN704」)
(B)硬化剤としてノボラック型フェノール樹脂(大日本インキ化学工業製「LF−6161」)
なお、これらエポキシ樹脂組成物((イ)および(ロ))は、硬化促進剤として2−エチル4−メチルイミダゾールを樹脂固形分換算で0.2質量%含有している。
表2に各例におけるエポキシ樹脂組成物の硬化剤/エポキシ当量比を示した。
前記の硬化剤/エポキシ当量比は、(B)の硬化剤当量と(A)のエポキシ基当量の比である。
上記エポキシ樹脂組成物を前記シート状繊維基材に含浸し、加熱乾燥してプリプレグを得た。このプリプレグの樹脂含有量は53質量%である。このプリプレグ1枚に穴あけ加工およびその加工穴に銅粉末配合樹脂ペーストを充填し、厚さ18μmの銅はくを両側に配置した後、加熱加圧成形した銅張り積層板(絶縁層厚さ100μm)を製造し、これにプリント配線加工を施し試験に供した。
前述のように作製した各例のプリント配線板について、導通抵抗値の評価結果を表2に示した。表2に示す導通抵抗値は500穴連ビアパターンを用いて評価した。
表2より明らかなように、実施例1、2と比較例1、および実施例3、4と比較例2の比較から、硬化剤/エポキシ当量比が小さいほうがプリント配線板の導通抵抗値が小さくなることがわかる。
Claims (1)
- 加熱加圧成形により絶縁層となるプリプレグの所定箇所に貫通穴をあけ、当該貫通穴に前記加熱加圧成形により前記絶縁層を貫通する導体となる導電性樹脂ペーストを充填したプリプレグであって、前記プリプレグは、シート状繊維基材にエポキシ樹脂組成物を保持させ半硬化状態としたものであり、前記エポキシ樹脂組成物が、エポキシ基に対する硬化剤の当量比を1以下としたものであることを特徴とするプリプレグ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005280578A JP2007091822A (ja) | 2005-09-27 | 2005-09-27 | プリプレグ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005280578A JP2007091822A (ja) | 2005-09-27 | 2005-09-27 | プリプレグ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007091822A true JP2007091822A (ja) | 2007-04-12 |
Family
ID=37977906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005280578A Pending JP2007091822A (ja) | 2005-09-27 | 2005-09-27 | プリプレグ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007091822A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7785933B2 (en) | 2007-03-26 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US7883939B2 (en) | 2008-11-11 | 2011-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US8044499B2 (en) | 2008-06-10 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Wiring substrate, manufacturing method thereof, semiconductor device, and manufacturing method thereof |
US8240030B2 (en) | 2009-08-07 | 2012-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing electronic device |
US8338931B2 (en) | 2007-03-26 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and product tracing system utilizing the semiconductor device having top and bottom fibrous sealing layers |
US8345435B2 (en) | 2009-08-07 | 2013-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Terminal structure and manufacturing method thereof, and electronic device and manufacturing method thereof |
US8513977B2 (en) | 2009-01-22 | 2013-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Data holding circuit |
US8555497B2 (en) | 2008-06-20 | 2013-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of a wiring substrate |
US8563397B2 (en) | 2008-07-09 | 2013-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8642899B2 (en) | 2009-10-21 | 2014-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Terminal structure, electronic device, and manufacturing method thereof |
-
2005
- 2005-09-27 JP JP2005280578A patent/JP2007091822A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7785933B2 (en) | 2007-03-26 | 2010-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US8338931B2 (en) | 2007-03-26 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and product tracing system utilizing the semiconductor device having top and bottom fibrous sealing layers |
US8044499B2 (en) | 2008-06-10 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Wiring substrate, manufacturing method thereof, semiconductor device, and manufacturing method thereof |
US8555497B2 (en) | 2008-06-20 | 2013-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of a wiring substrate |
US8563397B2 (en) | 2008-07-09 | 2013-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US7883939B2 (en) | 2008-11-11 | 2011-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US8513977B2 (en) | 2009-01-22 | 2013-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Data holding circuit |
US9087283B2 (en) | 2009-01-22 | 2015-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8240030B2 (en) | 2009-08-07 | 2012-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing electronic device |
US8345435B2 (en) | 2009-08-07 | 2013-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Terminal structure and manufacturing method thereof, and electronic device and manufacturing method thereof |
US8642899B2 (en) | 2009-10-21 | 2014-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Terminal structure, electronic device, and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007091822A (ja) | プリプレグ | |
TW517504B (en) | Circuit board and a method of manufacturing the same | |
JP5281280B2 (ja) | エポキシ樹脂組成物、プリプレグ、金属張積層板、多層プリント配線板 | |
JP5357682B2 (ja) | 多層プリント配線板の製造方法 | |
JP4468080B2 (ja) | 多層配線基板用導電性ペースト組成物 | |
JP2006182918A (ja) | プリプレグ、リジッドフレキシブル基板および多層回路基板 | |
JP6015303B2 (ja) | プリプレグ、積層板及びプリント配線板 | |
JP5378954B2 (ja) | プリプレグおよび多層プリント配線板 | |
JP2015076589A (ja) | 積層板 | |
JP3818208B2 (ja) | プリプレグ、積層板及びプリント配線板 | |
JP5033153B2 (ja) | 片面板の製造方法及びプリント配線板の製造方法 | |
JP3588888B2 (ja) | 多層プリント配線基板の製造方法 | |
JP2003347743A (ja) | プリプレグ及び多層プリント配線板及びその製造方法 | |
JP4481733B2 (ja) | 多層配線基板用導電性ペースト組成物 | |
JP2004146711A (ja) | 多層プリント配線板の製造方法およびこれにより製造した多層プリント配線板 | |
JP3883727B2 (ja) | アラミド繊維基材絶縁基板ならびにプリント配線板 | |
JP2007090581A (ja) | 片面板の製造方法及びプリント配線板の製造方法 | |
JP2006315392A (ja) | 金属箔張り積層板の製造方法 | |
JP2000239415A (ja) | 電気絶縁用プリプレグの製造法、プリプレグ及びプリント配線板 | |
JP2533689B2 (ja) | 多層回路板の製造方法 | |
JP2006086544A (ja) | 回路形成基板および回路形成基板の製造方法 | |
JP2002280742A (ja) | 多層プリント配線板及びその製造法 | |
JP2001081214A (ja) | アラミド繊維不織布含浸用の樹脂組成物、プリプレグ、絶縁層、金属箔張り積層板 | |
JP2000174438A (ja) | プリプレグの製造法及び多層プリント配線板の製造法 | |
JP5108255B2 (ja) | プリント配線板の製造方法 |