JP2007086653A - Electrooptic device and electronic device - Google Patents
Electrooptic device and electronic device Download PDFInfo
- Publication number
- JP2007086653A JP2007086653A JP2005278137A JP2005278137A JP2007086653A JP 2007086653 A JP2007086653 A JP 2007086653A JP 2005278137 A JP2005278137 A JP 2005278137A JP 2005278137 A JP2005278137 A JP 2005278137A JP 2007086653 A JP2007086653 A JP 2007086653A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- enable
- circuit
- input
- enable signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
本発明は、例えば高い駆動周波数で時間的に相前後して供給されるサンプリング信号を用いてサンプリングされた画像信号によって画像を表示する液晶装置等の電気光学装置、及び該電気光学装置を備えて構成される電子機器の技術分野に関する。 The present invention includes, for example, an electro-optical device such as a liquid crystal device that displays an image using an image signal sampled using a sampling signal that is supplied temporally in succession at a high driving frequency, and the electro-optical device. The present invention relates to the technical field of configured electronic devices.
この種の電気光学装置は、例えばＴＦＴ等の半導体素子が形成されたＴＦＴアレイ基板と、この基板上に形成されたデータ線駆動回路及び走査線駆動回路等の各種回路とを備えている。その動作時には、データ線駆動回路が、画像信号線に供給される画像信号をサンプリングパルスのタイミングでサンプリングし、データ線に供給するように構成されている。ここで特に高い駆動周波数になると、サンプリングに用いられる時間的に相前後するサンプリングパルスの先端と後端とが僅かに重なってしまうため、相異なる時間にサンプリングされる筈の画像信号が部分的に重畳されてデータ線に供給されてしまう。この結果、解像度劣化やゴーストが発生する。 This type of electro-optical device includes a TFT array substrate on which semiconductor elements such as TFTs are formed, and various circuits such as a data line driving circuit and a scanning line driving circuit formed on the substrate. During the operation, the data line driving circuit is configured to sample the image signal supplied to the image signal line at the timing of the sampling pulse and supply it to the data line. Here, when the driving frequency is particularly high, the leading and trailing ends of sampling pulses used for sampling slightly overlap each other, so that part of the image signal that should be sampled at different times The data is superimposed and supplied to the data line. As a result, resolution degradation and ghost occur.
このため従来から、高い駆動周波数に追従して高精細な画像表示を実現するために、サンプリングパルスの各パルスを、順に選択される複数系列のイネーブル信号により夫々規定する技術がある。複数系列のイネーブル信号によってサンプリングパルスを規定した場合、駆動周波数が高くなる程イネーブル信号の系列間誤差の影響は相対的に増大するため、時間的に相前後するサンプリングパルスがイネーブル信号の系列間誤差によって互いに重ならないように、複数系列のイネーブル信号の系列数は周波数に応じて相応に設定されている。 For this reason, conventionally, in order to realize a high-definition image display following a high drive frequency, there is a technique for defining each pulse of a sampling pulse by a plurality of series of enable signals that are sequentially selected. When sampling pulses are defined by multiple series of enable signals, the effect of inter-sequence errors in the enable signals increases relatively as the drive frequency increases. Therefore, the number of multiple enable signal sequences is set in accordance with the frequency so as not to overlap each other.
また、電気光学装置の一例である液晶表示装置を応用したプロジェクタ等の画像投写装置では、各種信号を入出力する配線数を増大させることなく、多機能な画像表示を可能にする表示制御方法に関する技術（例えば、特許文献１参照。）、或いは液晶パネルを駆動するための周辺回路の配線を減らすことにより、周辺回路の簡素化を図るための技術（例えば、特許文献２参照。）も開示されている。 The present invention also relates to a display control method that enables multi-function image display without increasing the number of wires for inputting and outputting various signals in an image projection apparatus such as a projector that applies a liquid crystal display device that is an example of an electro-optical device. A technique (for example, see Patent Document 2) or a technique for simplifying the peripheral circuit by reducing the wiring of the peripheral circuit for driving the liquid crystal panel (for example, see Patent Document 1) is also disclosed. ing.
しかしながら、複数系列のイネーブル信号は、例えば電気光学装置の外部に別途設けられた外部回路からイネーブル信号の系列数と同数の配線を介して供給されている。このような配線の本数は、電気光学装置に作りこまれる回路の回路構成が複雑になる程、或いは高い駆動周波数に追従して高精細な画像表示を実現する観点からイネーブル信号の系列数を増大させる程増えることになり、基板上に形成される回路のレイアウトの制約及び配線幅の狭小化等の設計上の問題点が生じる虞がある。特許文献１に記載された技術によれば、配線数を低減することが困難である。特許文献２に開示された技術によれば、クロック信号線の本数の低減してのみであり、この技術を応用することによってネーブル信号による高精細な画像表示を実現しつつ、イネーブル信号を供給するための信号線の本数を低減することは困難である。
However, the plurality of series of enable signals are supplied, for example, from an external circuit separately provided outside the electro-optical device via the same number of wires as the number of series of enable signals. The number of such wirings increases as the circuit configuration of the circuit built in the electro-optical device becomes more complicated, or from the viewpoint of realizing high-definition image display by following a high drive frequency. Therefore, there is a possibility that design problems such as restrictions on the layout of circuits formed on the substrate and narrowing of the wiring width may occur. According to the technique described in
よって、本発明は、例えば上記問題点に鑑みなされたものであり、配線の本数が低減された簡便な回路構成で高品質な表示を可能とする電気光学装置及びこのような電気光学装置を適用した電子機器を提供することを課題とする。 Accordingly, the present invention has been made in view of the above-described problems, for example, and applies an electro-optical device that enables high-quality display with a simple circuit configuration in which the number of wirings is reduced, and such an electro-optical device. It is an object to provide an electronic device.
本発明に係る電気光学装置は上記課題を解決するために、基板上に、互いに交差して延びる複数のデータ線及び複数の走査線と、前記データ線及び前記走査線の夫々に電気的に接続された複数の画素部と、所定周期のクロック信号に基づいて複数の段の夫々から転送信号を順次出力するシフトレジスタと、前記転送信号のパルスよりも狭いパルス幅を有する複数系列のイネーブル信号を該複数系列のイネーブル信号の系列数より少ない系列数の入力信号に基づいて生成するイネーブル信号生成回路と、前記入力信号の系列数に応じて設けられており、前記入力信号を前記イネーブル信号生成回路に入力する複数の入力信号供給線と、前記転送信号及び前記イネーブル信号が入力され、該入力された転送信号の各パルスを前記イネーブル信号の夫々を基に整形することによって前記転送信号のパルス幅を前記イネーブル信号のパルス幅に制限すると共に、画像信号をサンプリングするサンプリング回路に前記パルス幅が制限された転送信号をサンプリング信号として供給する論理回路と、前記複数系列のイネーブル信号の系列数に応じて設けられており、前記イネーブル信号生成回路から前記論理回路に前記複数系列のイネーブル信号の夫々を供給する複数のイネーブル信号供給線とを備える。 In order to solve the above-described problem, an electro-optical device according to the present invention is electrically connected to a plurality of data lines and a plurality of scanning lines extending across each other on the substrate, and to each of the data lines and the scanning lines. A plurality of pixel units; a shift register that sequentially outputs a transfer signal from each of a plurality of stages based on a clock signal of a predetermined period; and a plurality of series of enable signals having a narrower pulse width than the pulse of the transfer signal. An enable signal generating circuit for generating a signal based on an input signal having a smaller number of sequences than the number of sequences of the plurality of enable signals; and an enable signal generating circuit provided according to the number of sequences of the input signal. A plurality of input signal supply lines to be input to the input signal, the transfer signal and the enable signal are input, and each pulse of the input transfer signal is input to the enable signal A logic that supplies the transfer signal with the limited pulse width as a sampling signal to a sampling circuit that samples the image signal, while limiting the pulse width of the transfer signal to the pulse width of the enable signal A circuit, and a plurality of enable signal supply lines that are provided according to the number of series of the plurality of enable signals and supply each of the plurality of enable signals from the enable signal generation circuit to the logic circuit. .
本発明に係る電気光学装置によれば、駆動時に、例えば走査線駆動回路による水平走査で選択された画素部列に、データ線駆動回路からデータ線を通じて画像信号が供給され、データが書き込まれる。データ線駆動回路におけるサンプリングパルスは、シフトレジスタから出力される転送信号のパルス幅を論理回路によってイネーブル信号のパルス幅に制限されることで、パルス幅が一定となるように調整される。例えば、サンプリング回路は、調整後の転送信号をサンプリングパルスとして画像信号をサンプリングし、サンプリングされた画像信号が対応するデータ線に入力される。尚、サンプリングパルスとは、前述のように、画像信号線に供給される画像信号をデータ線に選択的に供給するためのサンプリングの際のタイミング制御用の信号であり、一般には、サンプリング回路は画像信号線及びデータ線間に設けたサンプリングスイッチの開閉を制御するように構成されている。シフトレジスタからの転送信号は各段から「順次」出力されるが、これは、各段から次々に出力される、といった意味であり、必ずしも、転送信号の時系列が各段の物理的な配列と対応している場合に限定されない。 According to the electro-optical device of the invention, during driving, an image signal is supplied from the data line driving circuit through the data line to the pixel unit column selected by, for example, horizontal scanning by the scanning line driving circuit, and data is written. The sampling pulse in the data line driver circuit is adjusted so that the pulse width becomes constant by limiting the pulse width of the transfer signal output from the shift register to the pulse width of the enable signal by the logic circuit. For example, the sampling circuit samples the image signal using the adjusted transfer signal as a sampling pulse, and the sampled image signal is input to the corresponding data line. The sampling pulse is a signal for timing control at the time of sampling for selectively supplying the image signal supplied to the image signal line to the data line as described above. It is configured to control opening and closing of a sampling switch provided between the image signal line and the data line. The transfer signal from the shift register is output “sequentially” from each stage, which means that it is output one after another from each stage, and the time sequence of the transfer signal is not necessarily the physical arrangement of each stage. It is not limited to the case where it corresponds.
このような転送信号は、高周波化の常套手段として、論理回路において複数系列のイネーブル信号によって整形される。即ち、転送信号のパルス幅は、より幅が狭い、複数系列のイネーブル信号のパルス幅によって制限され、高い周波数で供給される場合であっても、サンプリング信号としてサンプリング回路に供給される転送信号は、互いに重なり合うことがない。ここで「複数系列」というのは、例えば同一構成又は異なる構成を有すると共に相互に独立して設けられる複数のイネーブル信号供給線が互いに異なっていることを指しており、最終的に重畳されて一つの連続信号として取り扱われる場合であっても、この概念に含まれる。そのような場合には、たとえ元々同一波形であることが意図されていても、回路素子の特性や素子や配線の電気的影響によって波形が僅かながら異なることがあり得る。複数系列のイネーブル信号は互いに独立した信号として取り扱うことができるため、一つの転送信号を時分割して複数の信号線に分配供給できる。 Such a transfer signal is shaped by a plurality of series of enable signals in a logic circuit as a conventional means for increasing the frequency. That is, the pulse width of the transfer signal is limited by the narrower pulse widths of the multiple series of enable signals. Even when the transfer signal is supplied at a high frequency, the transfer signal supplied to the sampling circuit as a sampling signal is , Do not overlap each other. Here, “multiple series” means that, for example, a plurality of enable signal supply lines that have the same configuration or different configurations and are provided independently of each other are different from each other. Even if it is handled as two continuous signals, it is included in this concept. In such a case, even if the waveforms are originally intended to be the same, the waveforms may be slightly different depending on the characteristics of the circuit elements and the electrical influence of the elements and wiring. Since a plurality of series of enable signals can be handled as independent signals, one transfer signal can be time-divisionally distributed and supplied to a plurality of signal lines.
イネーブル信号生成回路は、複数系列のイネーブル信号の系列数より少ない系列数の入力信号に基づいて該複数系列のイネーブル信号を生成する。入力信号は、これら入力信号の系列数に応じた、即ち入力信号の系列数と等しい本数の入力信号供給線を介して、例えば外部回路からイネーブル信号生成回路に供給される。したがって、入力信号供給線の本数は、イネーブル信号生成回路から複数系列のイネーブル信号を論理回路に供給するためのイネーブル信号供給線の本数より少なく、従来のように複数系列のイネーブル信号の系列数と同数の入力信号供給線を介して外部回路から直接イネーブル信号をデータ線駆動回路に供給する場合に比べて、基板上に形成される配線の本数を低減できる。したがって、イネーブル信号生成回路によれば、例えば高周波化に伴ってイネーブル信号の系列数を増やさざる得ない場合でも、イネーブル信号の系列数より少ない系列数の入力信号に基づいてイネーブル信号を生成できるため、例えばサンプリングに用いられる時間的に相前後するサンプリングパルスの先端と後端とが僅かに重なってしまうことに起因する解像度劣化やゴーストの発生が抑制された高品質の画像表示を可能にしつつ、配線数の低減による各種回路の設計マージンの確保、電気光学装置の製造コストの低減、及び電気光学装置を形成する資源の節約が可能になる。 The enable signal generation circuit generates the multiple series of enable signals based on an input signal having a number of series smaller than the number of series of the multiple series of enable signals. The input signals are supplied from, for example, an external circuit to the enable signal generation circuit via the number of input signal supply lines corresponding to the number of sequences of the input signals, that is, equal to the number of sequences of the input signals. Therefore, the number of input signal supply lines is smaller than the number of enable signal supply lines for supplying a plurality of series of enable signals from the enable signal generating circuit to the logic circuit, Compared to the case where the enable signal is directly supplied from the external circuit to the data line driving circuit via the same number of input signal supply lines, the number of wirings formed on the substrate can be reduced. Therefore, the enable signal generation circuit can generate an enable signal based on an input signal having a number of sequences smaller than the number of sequences of the enable signal even when the number of sequences of the enable signal has to be increased due to, for example, higher frequencies. For example, while enabling high-quality image display in which the deterioration of resolution and the occurrence of ghosts caused by the slight overlap between the leading and trailing ends of sampling pulses that are used for sampling are temporally overlapping, It becomes possible to secure a design margin for various circuits by reducing the number of wirings, reduce the manufacturing cost of the electro-optical device, and save resources for forming the electro-optical device.
本発明に係る電気光学装置の一態様では、前記複数のイネーブル信号供給線の本数は、前記複数の入力信号供給線の本数を２乗して得られる数以下であってよい。 In one aspect of the electro-optical device according to the present invention, the number of the plurality of enable signal supply lines may be equal to or less than the number obtained by squaring the number of the plurality of input signal supply lines.
この態様によれば、イネーブル信号供給線の本数に比べて入力信号供給線の本数を格段に減らすことができ、基板上に形成される回路の構成を簡便にできる。より具体的には、例えば、イネーブル信号生成回路は、３本（ｄ＝３）の入力信号供給線を介して外部回路から供給される３系列の入力信号に基づいて、最大で９本（ｍ＝９）のイネーブル信号供給線を介して９系列のイネーブル信号を論理回路に供給できる。 According to this aspect, the number of input signal supply lines can be significantly reduced as compared with the number of enable signal supply lines, and the configuration of the circuit formed on the substrate can be simplified. More specifically, for example, the enable signal generation circuit has a maximum of nine (m) based on three series of input signals supplied from an external circuit via three (d = 3) input signal supply lines. = 9) 9 series of enable signals can be supplied to the logic circuit via the enable signal supply line.
本発明に係る電気光学装置の他の態様では、前記論理回路は、前記イネーブル信号を基に前記転送信号のパルスを整形することによって、前記論理回路の出力における前記転送信号のパルス周期を規定してもよい。 In another aspect of the electro-optical device according to the invention, the logic circuit defines a pulse period of the transfer signal at an output of the logic circuit by shaping a pulse of the transfer signal based on the enable signal. May be.
この態様によれば、転送信号は、イネーブル信号による整形時に、パルス幅だけでなくパルス周期も規定されるので、タイミング信号を適正な形状（パルス幅及びパルス周期）に生成し出力することができる。ここでいう「整形」とは、パルス信号におけるパルス幅の他に、そのパルス周期や、立ち上がり時及び立ち下がり時の歪み具合を含めたパルス形状を所定値或いは所定形状に規定することを意味している。 According to this aspect, when the transfer signal is shaped by the enable signal, not only the pulse width but also the pulse period is defined, so that the timing signal can be generated and output in an appropriate shape (pulse width and pulse period). . The term “shaping” as used herein means that the pulse shape including the pulse period and the distortion at the time of rising and falling is specified to a predetermined value or a predetermined shape in addition to the pulse width in the pulse signal. ing.
本発明に係る電気光学装置の他の態様では、前記論理回路は、前記転送信号及び前記イネーブル信号の論理積を演算することによって前記転送信号のパルス幅を前記イネーブル信号のパルス幅に制限してもよい。 In another aspect of the electro-optical device according to the invention, the logic circuit limits a pulse width of the transfer signal to a pulse width of the enable signal by calculating a logical product of the transfer signal and the enable signal. Also good.
この態様によれば、論理回路において論理積をとることで、転送信号のパルス幅がイネーブル信号によって制限される。また、整形工程を実現する極めて単純に行うには、ＴＦＴ等のトランジスタのソース−ドレイン間に転送信号を供給し、そのゲートをイネーブル信号で制御する方法が考えられるが、論理回路で構成する方が入力信号に対する出力信号の動作安定性が格段に良好である。 According to this aspect, by taking the logical product in the logic circuit, the pulse width of the transfer signal is limited by the enable signal. In order to achieve the shaping process very simply, a method of supplying a transfer signal between the source and drain of a transistor such as a TFT and controlling the gate with an enable signal is conceivable. However, the operation stability of the output signal with respect to the input signal is remarkably good.
本発明に係る電気光学装置の他の態様では、前記サンプリング回路は、前記サンプリング信号によって規定されるタイミングで前記画像信号をサンプリングしてもよい。 In another aspect of the electro-optical device according to the invention, the sampling circuit may sample the image signal at a timing defined by the sampling signal.
この態様によれば、サンプリング信号は、前記データ線駆動部において前記画像信号のサンプリングタイミングを規定する。そのため、駆動時には、表示上の縦筋状の輝度斑を殆ど又は実践上全く生じさせないで済む。 According to this aspect, the sampling signal defines the sampling timing of the image signal in the data line driving unit. For this reason, at the time of driving, little or no vertical streak-like luminance spots on the display are required.
本発明に係る電気光学装置の他の態様では、前記イネーブル信号生成回路は前記論理回路に隣接して設けられていてもよい。 In another aspect of the electro-optical device according to the invention, the enable signal generation circuit may be provided adjacent to the logic circuit.
この態様によれば、従来は複数系列のイネーブル信号を供給する複数の信号線を外部接続端子から論理回路に向けて長い距離を引き回していたので、その間の複数の信号線同士の形状や抵抗の差に基づいてイネーブル信号間に遅延のばらつきが発生する恐れがあった。しかしながら、この態様によれば、イネーブル信号生成回路を論理回路の近くに配置してあるので、上述のような不具合を防ぐことが可能となる。 According to this aspect, conventionally, a plurality of signal lines that supply a plurality of series of enable signals are routed over a long distance from the external connection terminal to the logic circuit. Based on the difference, there may be a delay variation between the enable signals. However, according to this aspect, since the enable signal generation circuit is arranged near the logic circuit, the above-described problems can be prevented.
本発明に係る電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様を含む）を備える。 In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).
本発明の電子機器は上述した本発明の電気光学装置を具備しているため、高品位の画像を表示可能な、例えば、投射型表示装置、テレビジョン受像機、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル等の各種の電子機器に本発明に係る電子機器を適用可能である。 Since the electronic apparatus of the present invention includes the above-described electro-optical device of the present invention, it can display a high-quality image, for example, a projection display device, a television receiver, a mobile phone, an electronic notebook, a word processor, The electronic apparatus according to the present invention can be applied to various electronic apparatuses such as a viewfinder type or a monitor direct-view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel.
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。 Such an operation and other advantages of the present invention will become apparent from the embodiments described below.
以下、図面を参照しながら本発明に係る電気光学装置及び電子機器の各実施形態を説明する。以下の実施形態では、本発明に係る電気光学装置を液晶装置に適用した場合を例に挙げる。 Hereinafter, embodiments of an electro-optical device and an electronic apparatus according to the invention will be described with reference to the drawings. In the following embodiments, the electro-optical device according to the present invention is applied to a liquid crystal device as an example.
＜液晶装置の構成＞
先ず、図１及び図２を参照しながら本実施形態の液晶装置１の全体構成を説明する。図１は、対向基板側から見た液晶装置１の平面図であり、図２は、図１のＨ−Ｈ´線断面図である。
<Configuration of liquid crystal device>
First, the overall configuration of the
図１及び図２において、液晶装置１は、対向配置されたＴＦＴアレイ基板１０と対向基板２０とから構成されている。ＴＦＴアレイ基板１０と対向基板２０との間には液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
1 and 2, the
ＴＦＴアレイ基板１０上における、画像表示領域１０ａの周辺に位置する周辺領域では、データ線駆動回路１０１及び外部回路接続端子１０２が、ＴＦＴアレイ基板１０の一辺に沿って設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。また、ＴＦＴアレイ基板１０及び対向基板２０の間には、両基板間の電気的導通を確保するための上下導通端子１０６が配置されている。
In the peripheral region located around the
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用ＴＦＴや各種配線等の上に画素電極９ａが、更にその上から配向膜が形成されている。他方、対向基板２０上の画像表示領域１０ａには、液晶層５０を介して複数の画素電極９ａと対向する対向電極２１が形成されている。即ち、夫々に電圧が印加されることで、画素電極９ａと対向電極２１との間には液晶保持容量が形成される。この対向電極２１上には、格子状又はストライプ状の遮光膜２３が形成され、更にその上を配向膜が覆っている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
In FIG. 2, on the
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、後述するサンプリング回路７等が形成されている。これに加えて、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（ツイステッドネマティック）モード、 ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。以上が、この液晶装置の構成の概要である。
Although not shown here, in addition to the data line driving
次に、図３乃至図５を参照しながら液晶装置１の主要な構成について説明する。図３は、液晶装置１の電気的な接続構成を示したブロック図である。図４は、図３に示した構成のうち転送信号の整形に関する回路系を示した回路図であり、図５は、図４に示したイネーブル信号生成回路の回路構成を示す回路図である。
Next, the main configuration of the
図３において、液晶装置１は、例えば石英基板、ガラス基板或いはシリコン基板等からなるＴＦＴアレイ基板１０と対向基板２０（ここでは図示せず）とが液晶層を介して対向配置され、画像表示領域１０ａにおいて区画配列された画素電極９ａに印加する電圧を制御し、液晶層にかかる電界を画素毎に変調する構成となっている。これにより、両基板間の透過光量が制御され、画像が階調表示される。液晶装置１はＴＦＴアクティブマトリクス駆動方式を採り、ＴＦＴアレイ基板１０における画素表示領域１０ａには、マトリクス状に配置された複数の画素電極９ａと、互いに交差して配列された複数の走査線２及びデータ線３とが形成され、画素に対応する画素部が構築されている。尚、ここでは図示しないが、各画素電極９ａとデータ線３との間には、走査線２を介して夫々供給される走査信号に応じて導通、非導通が制御されるトランジスタまたは薄膜トランジスタ（ＴＦＴ）などのスイッチング素子や、画素電極９ａに印加した電圧を維持するための蓄積容量が形成されている。また、液晶装置１は、画像表示領域１０ａの周辺領域に形成されたデータ線駆動回路１０１及び走査線駆動回路１０４等の駆動回路を備えている。
In FIG. 3, a
データ線駆動回路１０１は、シフトレジスタ５１、イネーブル信号生成回路６０、論理回路５２、サンプリング回路７、イネーブル信号供給線８１及び入力信号供給線８２を備えて構成されている。
The data line driving
シフトレジスタ５１は、データ線駆動回路１０１内に入力される所定周期のＸ側クロック信号ＣＬＸ（及びその反転信号ＣＬＸ´）、シフトレジスタスタート信号ＤＸに基づいて、各段から転送信号Ｐｉ（ｉ＝１、・・・、ｎ）を順次出力するように構成されている。
The
論理回路５２は、転送信号Ｐｉ（ｉ＝１、・・・、ｎ）をイネーブル信号に基づいて整形し、それを基にして最終的にサンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）を出力する機能を有している。図４において、論理回路５２は、複数のＡＮＤ回路５２Ａを備えている。ＡＮＤ回路５２Ａの夫々は、シフトレジスタ５１から入力される転送信号Ｐｉ（ｉ＝１、・・・、ｎ）と、４本のイネーブル信号供給線８１の夫々から供給されるイネーブル信号ＥＮＢ１〜ＥＮＢ４のうちの一つとの論理積を、サンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）としてサンプリング回路７に出力する。ＡＮＤ回路５２Ａは、転送信号Ｐｉ（ｉ＝１、・・・、ｎ）とイネーブル信号供給線８１から供給されるイネーブル信号ＥＮＢ１〜４との論理積をサンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）として出力するように構成されている。論理積を求めることにより、転送信号Ｐｉ（ｉ＝１、・・・、ｎ）の波形は、よりパルス幅の狭いイネーブル信号ＥＮＢ１〜ＥＮＢ４の波形に基づいてトリミングされ、パルス幅がイネーブル信号のパルス幅に制限される。このような論理回路５２によれば、ＴＦＴ等のトランジスタのソース−ドレイン間に転送信号を供給し、そのゲートをイネーブル信号で制御することによって転送信号Ｐｉの波形を整形する場合に比べて、転送信号Ｐｉからサンプリング回路駆動信号Ｓｉを出力する際の動作安定性が格段に良好である。加えて、論理回路５２によれば、サンプリング回路駆動信号Ｓｉのパルス周期や、立ち上がり時及び立ち下がり時の歪み具合を含めたパルス形状を所定値或いは所定形状に規定できる。
The
ＡＮＤ回路５２Ａは、一対の組毎にシフトレジスタ５１から転送信号Ｐｉ（ｉ＝１、・・・、ｎ）が入力されるように構成されている。即ち、この部分では配線本数が半減されていることから、このような構成のデータ線駆動回路１０１では、レイアウトを省スペースに設計でき、狭ピッチ化に寄与する。対をなすＡＮＤ回路５２Ａは、転送信号Ｐｉ（ｉ＝１、・・・、ｎ）が同時に入力されるので、夫々が相異なるタイミングでサンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）を出力するように、イネーブル信号ＥＮＢ１〜ＥＮＢ４のうち相異なる信号が入力されるように構成されている。
The AND
サンプリング回路７は、画像信号線６に供給される画像信号ＶＩＤを、基準クロック信号であるサンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）に応じてサンプリングし、画像信号の夫々をデータ信号としてデータ線３に印加する。したがって、液晶装置１は、その駆動時に表示上の縦筋状の輝度斑を殆ど又は実践上全く生じさせないで済む。サンプリング回路７は、例えば図４に示すように、Ｐチャネル型又はＮチャネル型の片チャネル型ＴＦＴ若しくは相補型のＴＦＴから構成されたサンプリングスイッチ７１からなる。これらサンプリング回路駆動信号Ｓｉは、本発明の「サンプリング信号」の一例である。
The sampling circuit 7 samples the image signal VID supplied to the
尚、ここでは説明の簡便のために画像信号線６は一本とし、いずれのサンプリングスイッチ７１もこの画像信号線６から画像信号ＶＩＤが供給されるようにしたが、画像信号は、シリアル−パラレル展開（即ち、相展開）されていてもよい。例えば、画像信号を画像信号ＶＩＤ１〜ＶＩＤ６の６相にシリアル−パラレル展開した場合、これらの画像信号は、６本の画像信号線を夫々介してサンプリング回路７に入力される。複数の画像信号線に対し、シリアルな画像信号を変換して得たパラレルな画像信号を同時供給すると、データ線３への画像信号入力をグループ毎に行うことができ、駆動周波数が抑えられる。
Here, for the sake of simplicity of explanation, only one
イネーブル信号生成回路６０は、４系列のイネーブル信号より少ない３系列の入力信号に基づいて４系列のイネーブル信号を生成する。より具体的には、イネーブル信号生成回路６０は、本発明の「入力信号」の夫々一例であるマスターイネーブル信号（Ｍ−ＥＮＢ）、第１信号Ｄ１及び第２信号Ｄ２に基づいて、４系列のイネーブル信号を論理回路５２に供給する。マスターイネーブル信号Ｍ−ＥＮＢ、第１信号Ｄ１及び第２信号Ｄ２の夫々は、これら入力信号の系列数と同数の入力信号供給線８２を介してイネーブル信号生成回路６０に入力される。イネーブル信号生成回路６０は、４系列のイネーブル信号の系列数と同数のイネーブル信号供給線８１の夫々を介してイネーブル信号ＥＮＢ１〜４を論理回路５２に供給する。
The enable
したがって、入力信号供給線８２の本数は、イネーブル信号供給線８１の本数より少なく、従来のように複数系列のイネーブル信号の系列数と同数の入力信号供給線を介して外部回路から直接イネーブル信号をデータ線駆動回路に供給する場合に比べて、基板１０上に形成される配線の本数を低減できる。よって、イネーブル信号生成回路６０によれば、例えば高周波化に伴ってイネーブル信号の系列数を増やさざる得ない場合でも、イネーブル信号の系列数より少ない系列数の入力信号に基づいてイネーブル信号を生成できるため、例えばサンプリングに用いられる時間的に相前後するサンプリング回路駆動信号Ｓｉの先端と後端とが僅かに重なってしまうことに起因する解像度劣化やゴーストの発生が抑制された高品質の画像表示を可能にしつつ、配線数の低減による各種回路の設計マージンの確保、液晶装置の製造コストの低減、及び液晶装置を形成するための資源の節約が可能になる。
Therefore, the number of the input
尚、本実施形態では、３本の入力信号供給線８２から入力信号に基づいて生成された４系列のイネーブル信号を４本のイネーブル信号供給線８１を介して論理回路５２に供給する場合を例に挙げたが、イネーブル信号供給線の本数は、複数の入力信号供給線の本数を２乗して得られる本数まで増やすことも可能である。より具体的には、例えば、イネーブル信号生成回路６０、３本（ｄ＝３）の入力信号供給線８２を介して外部回路から供給される３系列の入力信号に基づいて、最大で９本（ｍ＝９）のイネーブル信号供給線８１を介して９系列のイネーブル信号ＥＮＢを生成し、これらイネーブル信号ＥＮＢを論理回路５２に供給できる。
In the present embodiment, an example in which four series of enable signals generated based on the input signals from the three input
また、イネーブル信号生成回路６０は図４に示されたように、論理回路５２の近傍に、より好ましくは論理回路５２に隣接して配置するとよい。
Further, the enable
すなわち、従来は複数系列のイネーブル信号を供給する複数の信号線を外部接続端子から論理回路５２に向けて長い距離を引き回していたので、その間の複数の信号線同士の形状や抵抗の差に基づいてイネーブル信号間に遅延のばらつきが発生する恐れがあったが、本発明では、イネーブル信号生成回路６０を論理回路の近くに配置してあるので、上述のような不具合を防ぐことが可能となる。
In other words, conventionally, a plurality of signal lines that supply a plurality of series of enable signals are routed a long distance from the external connection terminal toward the
さらに、本発明ではマスターイネーブル信号Ｍ−ＥＮＢを基準としてイネーブル信号ＥＮＢ１〜４の出力タイミングを決定しているので、従来の不具合を解消するのにより適した構成となっている。 Furthermore, in the present invention, since the output timing of the enable signals ENB1 to ENB4 is determined based on the master enable signal M-ENB, the configuration is more suitable for solving the conventional problems.
走査線駆動回路１０４は、マトリクス状に配置された複数の画素電極９ａをデータ信号及び走査信号により走査線２の配列方向に走査するために、走査信号印加の基準クロックであるＹ側クロック信号ＣＬＹ（及びその反転信号ＣＬＹ´）、シフトレジスタスタート信号ＤＹに基づいて生成される走査信号を、複数の走査線２に順次印加するように構成されている。その際には、各走査線２には、両端から同時に電圧が印加される。
The scanning
尚、クロック信号等の各種タイミング信号は、図示しないタイミングジェネレータにて生成され、ＴＦＴアレイ基板１０上の各回路に供給される。また、各駆動回路の駆動に必要な電源電圧等もまた外部回路から供給される。更に、上下導通端子１０６から引き出された信号線には、外部回路から対向電極電位ＬＣＣが供給される。対向電極電位ＬＣＣは、上下導通端子１０６を介して対向電極２１に供給される。対向電極電位ＬＣＣは、画素電極９ａとの電位差を適正に保持して液晶保持容量を形成するための対向電極２１の基準電位となる。
Various timing signals such as a clock signal are generated by a timing generator (not shown) and supplied to each circuit on the
次に、図５を参照しながらイネーブル信号生成回路６０の回路構成を説明する。
Next, the circuit configuration of the enable
図５において、イネーブル信号生成回路６０は、４つのＡＮＤ回路８４ａ、８４ｂ、８４ｃ及び８４ｄ、２つのＮＯＴ回路８３ａ及び８３ｂが互いに電気的に接続されている。入力信号供給線８２ａ、８２ｂ及び８２ｃを介してイネーブル信号生成回路６０に入力された入力信号に基づいて生成されたイネーブル信号ＥＮＢ１〜ＥＮＢ４は、各ＡＮＤ回路８４ａ、８４ｂ、８４ｃ及び８４ｃの出力側に電気的に接続された４本のイネーブル信号供給線８１ａ、８１ｂ、８１ｃ及び８１ｄを介して出力される。
In FIG. 5, the enable
＜液晶装置の駆動方法＞
次に、図３乃至図６を参照しながら、液晶装置１の動作、特に転送信号Ｐｉ（ｉ＝１、・・・、ｎ）をサンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）に整形する過程を説明する。図６は、図４に示した回路系における各種信号のタイミングチャートである。
<Driving method of liquid crystal device>
Next, referring to FIGS. 3 to 6, the operation of the
図６に示すように、データ線駆動回路１０１では、先ずシフトレジスタ５１から転送信号Ｐｉ（ｉ＝１、・・・、ｎ）がＰ１、Ｐ２、・・・と順に出力される。その際、奇数番目の転送信号Ｐ2ｋ-1と偶数番目の転送信号Ｐ2ｋ（但し、ｋ＝１、・・・、ｎ／２）とは、相補のタイミングで出力される。転送信号Ｐｉ（ｉ＝１、・・・、ｎ）の夫々は、ＡＮＤ回路５２Ａにおいて、イネーブル信号ＥＮＢ１〜ＥＮＢ４のいずれかとの論理積をとることによって、そのパルス幅がイネーブル信号ＥＮＢ１〜ＥＮＢ４のパルス幅ｄ１に制限される（即ち、イネーブル信号ＥＮＢ１〜ＥＮＢ４によって整形される）。
As shown in FIG. 6, in the data
イネーブル信号ＥＮＢ１〜ＥＮＢ４は、互いのパルスが重なり合わないように位相がずれているため、同一の転送信号Ｐｉ（ｉ＝１、・・・、ｎ）が分岐して入力されるＡＮＤ回路５２Ａの対においては、夫々に入力されたイネーブル信号に基づいて相異なるタイミングのパルス波形が出力される。転送信号Ｐｉ（ｉ＝１、・・・、ｎ）は、シフトレジスタ５１に入力されるクロック信号ＣＬＸ等に応じて出力されることから、その高周波化にはクロック周期による制限のために一定の限界があるが、このように論理回路５２にてイネーブル信号との論理積をとることでパルス幅を制限すれば、狭小化することが可能である。
Since the enable signals ENB1 to ENB4 are out of phase so that their pulses do not overlap, the same transfer signal Pi (i = 1,..., N) is branched and input to the AND
ＡＮＤ回路５２Ａの各出力は、サンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）とされる。
Each output of the AND
イネーブル信号ＥＮＢ１〜４は、マスターイネーブル信号Ｍ−ＥＮＢのパルス幅及びパルス周期に応じて、順次イネーブル信号生成回路６０で生成される。第１信号Ｄ１及び第２信号Ｄ２の夫々は、マスターイネーブル信号Ｍ−ＥＮＢの２周期分のパルス幅を有しており、互いにマスターイネーブル信号Ｍ−ＥＮＢの一周期分だけ時間的にずらされてイネーブル信号生成回路６０に入力される。したがって、イネーブル信号生成回路６０によれば、入力信号供給線８２ｂ及び８２ｃを介して直接ＡＮＤ回路８４ｂ、８４ｃ及び８４ｄに入力される第１信号Ｄ１及び第２信号Ｄ２と、ＮＯＴ回路８３ａ及び８３ｂを介して各ＡＮＤ回路８４に入力される第１信号Ｄ１及び第２信号Ｄ２と、入力信号供給線８２ａを介して各ＡＮＤ回路８４に直接入力されるマスターイネーブル信号Ｍ−ＥＮＢによって、イネーブル信号ＥＮＢ１〜４を生成できる。
The enable signals ENB1 to ENB4 are sequentially generated by the enable
サンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）は、サンプリング回路７のサンプリングスイッチ７１群を駆動し、サンプリングスイッチ７１に画像信号線６から画像信号ＶＩＤを供給する。こうして画像信号ＶＩＤはサンプリングされるが、ここでサンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）のパルス幅がパルス幅ｄ１に揃っているために、生成されるデータ信号のパルス幅もパルス幅ｄ１に規定されており、また一様に揃えられている。サンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）のパルス周波数若しくはパルス間隔が所定値をとることから、生成されるデータ信号のパルス周波数若しくはパルス間隔も所定値に規定される。更に、ここではサンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、２ｎ）のパルス形状が所定形状に規定されているため、生成されるデータ信号のパルス形状も所定形状に規定される。よって、パルス幅やパルス形状等が適正に制御されたデータ信号を得ることができる。
The sampling circuit drive signal Si (i = 1,..., 2n) drives the
データ信号は、各データ線３から選択画素列の画素電極９ａに印加され、また図示しない蓄積容量を充電又は放電して、データの書き込みを行う。その際、データ信号は、上述したようにパルス幅やパルス形状等が揃っているために輝度を相対的な適正値として表すことができ、表示像におけるパルス幅の差に基づく輝度斑の発生を低減或いは防止することができる。即ち、表示上の輝度は、画素電極９ａに供給されるデータ信号の高さ、幅、そして立ち上がり時及び立ち下がり時の歪み具合等によって左右されるからである。
The data signal is applied from each
このように本実施形態によれば、イネーブル信号によって転送信号Ｐｉを整形して得られるサンプリング回路駆動信号Ｓｉによってデータ信号のパルス幅が規定されるようにしたので、高周波化によるサンプリング回路駆動信号Ｓｉの重なりによる輝度斑を殆ど又は実践上全く生じさせないで済む。また、サンプリング回路駆動信号Ｓｉによりデータ信号のパルス周波数若しくはパルス間隔、及びパルス形状が夫々所定値及び所定形状に規定されるようにしたので、適正な駆動が可能である。 As described above, according to this embodiment, the pulse width of the data signal is defined by the sampling circuit drive signal Si obtained by shaping the transfer signal Pi by the enable signal. Little or no luminance spots due to the overlap are practically required. Further, since the pulse frequency or pulse interval of the data signal and the pulse shape are regulated to the predetermined value and the predetermined shape by the sampling circuit driving signal Si, respectively, proper driving is possible.
尚、上記実施形態では、イネーブル信号をイネーブル信号ＥＮＢ１〜ＥＮＢ４の４系列としたが、イネーブル信号の系列数はこれより少なくても（例えば２系列）、多くても（例えば８系列、或いはそれ以上）よい。より具体的には、イネーブル信号の系列数は入力信号の系列数を２乗して得られる系列数以下であればよい。高精細化に対応して駆動周波数の高周波化が更に進めば、パルス幅を狭めるためにイネーブル信号の系列数は増大するため、イネーブル信号供給線より少ない入力信号供給線を介して入力される入力信号に基づいてイネーブル信号を生成することにより、入力信号供給線の配線数を低減でき、表示品質保持しつつ、回路構成を簡単にすることが可能である。 In the above embodiment, the enable signals are four series of enable signals ENB1 to ENB4. However, the number of series of enable signals may be smaller (for example, two series) or larger (for example, eight series or more). ) Good. More specifically, the number of enable signal sequences may be equal to or less than the number of sequences obtained by squaring the number of input signal sequences. If the drive frequency is further increased in response to higher definition, the number of enable signal sequences will increase in order to narrow the pulse width. Therefore, the input that is input via the input signal supply lines that are fewer than the enable signal supply lines. By generating the enable signal based on the signal, the number of input signal supply lines can be reduced, and the circuit configuration can be simplified while maintaining display quality.
＜電子機器＞
以上に説明した液晶装置は、例えばプロジェクタに適用される。ここでは、上記実施形態の液晶装置をライトバルブとして用いたプロジェクタについて説明する。
<Electronic equipment>
The liquid crystal device described above is applied to, for example, a projector. Here, a projector using the liquid crystal device of the above embodiment as a light valve will be described.
図７は、本発明に係る電子機器の一例であるプロジェクタの構成例を示す平面図である。図７に示すように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。ランプユニット１１０２から射出された投射光は、ライトガイド内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶装置１００Ｒ、１００Ｂ及び１００Ｇに入射される。液晶装置１００Ｒ、１００Ｂ及び１００Ｇの構成は上述した液晶装置１と同等であり、それぞれの液晶装置において画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号が変調される。これらの液晶装置によって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。ダイクロイックプリズム１１１２では、各色の画像が合成され、カラー画像として射出される。カラー画像は、投射レンズ１１１４を介して、スクリーン１１２０等に投写される。
FIG. 7 is a plan view showing a configuration example of a projector that is an example of the electronic apparatus according to the invention. As shown in FIG. 7, a
このような投射型カラー表示装置では、上記実施形態の液晶装置を用いたことにより、輝度斑が少ない或いは殆ど生じない、高品位な表示が可能である。 In such a projection type color display device, by using the liquid crystal device of the above-described embodiment, high-quality display can be achieved with little or almost no luminance unevenness.
尚、上記実施形態の液晶装置は、プロジェクタ以外の直視型や反射型のカラー表示装置に適用することもできる。その場合、対向基板２０上における画素電極９ａに対向する領域に、ＲＧＢのカラーフィルタをその保護膜と共に形成すればよい。或いは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。更に、以上の各場合において、対向基板２０上に画素と１対１に対応するマイクロレンズを設けるようにすれば、入射光の集光効率が向上し、表示輝度を向上させることができる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用してＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るい表示が可能となる。
The liquid crystal device of the above embodiment can also be applied to a direct-view type or reflective type color display device other than the projector. In that case, an RGB color filter may be formed together with the protective film in a region facing the
以上では、液晶装置及び液晶プロジェクタを例に挙げて本発明について説明したが、液晶装置以外のマトリクス駆動が可能な電気光学装置も本発明の適用範囲である。そのような電気光学装置としては、例えば、エレクトロルミネッセンス装置や電気泳動装置、電子放出素子を利用した表示装置（Field Emission Display及びSurface-Conduction Electron-Emitter Display）等が挙げられる。また、本発明の電子機器は、このような本発明の電気光学装置を備えることで実現され、上述したプロジェクタの他に、テレビジョン受像機や、ビューファインダ型或いはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等の各種の電子機器として実現可能である。 Although the present invention has been described above by taking the liquid crystal device and the liquid crystal projector as examples, an electro-optical device capable of matrix driving other than the liquid crystal device is also within the scope of the present invention. Examples of such an electro-optical device include an electroluminescence device, an electrophoresis device, and a display device (Field Emission Display and Surface-Conduction Electron-Emitter Display) using an electron-emitting device. The electronic apparatus of the present invention is realized by including the electro-optical device of the present invention. In addition to the projector described above, a television receiver, a viewfinder type or a monitor direct-view type video tape recorder, It can be realized as various electronic devices such as a car navigation device, a pager, an electronic notebook, a calculator, a word processor, a workstation, a video phone, a POS terminal, and a device equipped with a touch panel.
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を具備してなる電子機器もまた本発明の技術的範囲に含まれるものである。 The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification, and an electro-optical device with such a change. In addition, an electronic apparatus including the electro-optical device is also included in the technical scope of the present invention.
２・・・走査線、３・・・データ線、６・・・画像信号線、７・・・サンプリング回路、１０・・・ＴＦＴアレイ基板、１０ａ・・・画像表示領域、５１・・・シフトレジスタ、５２・・・論理回路、５２Ａ、８４・・・ＡＮＤ回路、６０・・・イネーブル信号生成回路、８２・・・入力信号供給線、８３・・・ＮＯＴ回路、７１・・・サンプリングスイッチ、８１・・・イネーブル信号供給線、１０１・・・データ線駆動回路、１０４・・・走査線駆動回路、ｄ１・・・パルス幅、Ｐｉ・・・転送信号、ＥＮＢ１〜ＥＮＢ４・・・イネーブル信号、Ｍ−ＥＮＢ・・・マスターイネーブル信号、Ｓｉ・・・サンプリング回路駆動信号
2 ... scanning line, 3 ... data line, 6 ... image signal line, 7 ... sampling circuit, 10 ... TFT array substrate, 10a ... image display area, 51 ...
Claims (7)
互いに交差して延びる複数のデータ線及び複数の走査線と、
前記データ線及び前記走査線の夫々に電気的に接続された複数の画素部と、
所定周期のクロック信号に基づいて複数の段の夫々から転送信号を順次出力するシフトレジスタと、
前記転送信号のパルスよりも狭いパルス幅を有する複数系列のイネーブル信号を該複数系列のイネーブル信号の系列数より少ない系列数の入力信号に基づいて生成するイネーブル信号生成回路と、
前記入力信号の系列数に応じて設けられており、前記入力信号を前記イネーブル信号生成回路に入力する複数の入力信号供給線と、
前記転送信号及び前記イネーブル信号が入力され、該入力された転送信号の各パルスを前記イネーブル信号の夫々を基に整形することによって前記転送信号のパルス幅を前記イネーブル信号のパルス幅に制限すると共に、画像信号をサンプリングするサンプリング回路に前記パルス幅が制限された転送信号をサンプリング信号として供給する論理回路と、
前記複数系列のイネーブル信号の系列数に応じて設けられており、前記イネーブル信号生成回路から前記論理回路に前記複数系列のイネーブル信号の夫々を供給する複数のイネーブル信号供給線とを備えたこと
を特徴とする電気光学装置。 On the board
A plurality of data lines and a plurality of scanning lines extending crossing each other;
A plurality of pixel portions electrically connected to each of the data lines and the scanning lines;
A shift register that sequentially outputs a transfer signal from each of a plurality of stages based on a clock signal of a predetermined period;
An enable signal generating circuit that generates a plurality of series of enable signals having a narrower pulse width than a pulse of the transfer signal based on an input signal having a number of sequences smaller than the number of sequences of the plurality of enable signals;
A plurality of input signal supply lines that are provided according to the number of series of the input signals, and that input the input signals to the enable signal generation circuit;
The transfer signal and the enable signal are input, and the pulse width of the transfer signal is limited to the pulse width of the enable signal by shaping each pulse of the input transfer signal based on each of the enable signals. A logic circuit that supplies a transfer signal with a limited pulse width as a sampling signal to a sampling circuit that samples an image signal;
A plurality of enable signal supply lines that are provided according to the number of series of the plurality of enable signals and that supply each of the plurality of enable signals from the enable signal generation circuit to the logic circuit. Electro-optical device characterized.
を特徴とする請求項１に記載の電気光学装置。 The electro-optical device according to claim 1, wherein the number of the plurality of enable signal supply lines is equal to or less than a number obtained by squaring the number of the plurality of input signal supply lines.
を特徴とする請求項１又は２に記載の電気光学装置。 The said logic circuit prescribes | regulates the pulse period of the said transfer signal in the output of the said logic circuit by shaping the pulse of the said transfer signal based on the said enable signal. Electro-optic device.
を特徴とする請求項１から３の何れか一項に記載の電気光学装置。 The logic circuit limits a pulse width of the transfer signal to a pulse width of the enable signal by calculating a logical product of the transfer signal and the enable signal. The electro-optical device according to Item.
を特徴とする請求項１から４の何れか一項に記載の電気光学装置。 The electro-optical device according to any one of claims 1 to 4, wherein the sampling circuit samples the image signal at a timing defined by the sampling signal.
を特徴とする請求項１から５のいずれか一項に記載の電気光学装置。 The electro-optical device according to claim 1, wherein the enable signal generation circuit is provided adjacent to the logic circuit.
を特徴とする電子機器。 An electronic apparatus comprising the electro-optical device according to any one of claims 1 to 6.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005278137A JP2007086653A (en) | 2005-09-26 | 2005-09-26 | Electrooptic device and electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005278137A JP2007086653A (en) | 2005-09-26 | 2005-09-26 | Electrooptic device and electronic device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007086653A true JP2007086653A (en) | 2007-04-05 |
Family
ID=37973660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005278137A Pending JP2007086653A (en) | 2005-09-26 | 2005-09-26 | Electrooptic device and electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007086653A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2016152492A1 (en) * | 2015-03-26 | 2017-12-28 | 富士フイルム株式会社 | Matrix device and manufacturing method of matrix device |
-
2005
- 2005-09-26 JP JP2005278137A patent/JP2007086653A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2016152492A1 (en) * | 2015-03-26 | 2017-12-28 | 富士フイルム株式会社 | Matrix device and manufacturing method of matrix device |
| US10388675B2 (en) | 2015-03-26 | 2019-08-20 | Fujifilm Corporation | Matrix device and manufacturing method of matrix device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100758869B1 (en) | Driving circuit for electro-optical device, driving method of electro-optical device, electro-optical device, and electronic apparatus | |
| KR100722732B1 (en) | Electro-optical-device driving circuit, electro-optical device, and electronic apparatus | |
| JP4400508B2 (en) | Electro-optical device drive circuit, electro-optical device, and electronic apparatus | |
| JP5266725B2 (en) | Driving device and method, electro-optical device, and electronic apparatus | |
| JP4957190B2 (en) | Electro-optical device and electronic apparatus | |
| JP4285524B2 (en) | Electro-optical device and electronic apparatus | |
| JP5007495B2 (en) | Electro-optical device and electronic apparatus | |
| KR100637642B1 (en) | Driving circuit, driving method of electro-optical device, electro-optical device, and electronic apparatus | |
| JP4525152B2 (en) | Electro-optical device drive circuit, electro-optical device drive method, and electro-optical device and electronic apparatus including the same | |
| JP4513524B2 (en) | Electro-optical device drive circuit and method, and electro-optical device and electronic apparatus | |
| JP2007086653A (en) | Electrooptic device and electronic device | |
| JP2010127955A (en) | Electrooptical apparatus and electronic device | |
| CN100485765C (en) | Drive circuit, drive method, electro-optical apparatus, and electronic system | |
| JP4661182B2 (en) | Electro-optical device drive circuit and method, and electro-optical device and electronic apparatus | |
| JP4457811B2 (en) | Electro-optical device and electronic apparatus | |
| JP2006201707A (en) | Electrooptical device and electronic equipment | |
| JP2004061631A (en) | Optoelecronic device, flexible printed circuit board, and electronic device | |
| JP4529484B2 (en) | Electro-optical device and electronic apparatus | |
| KR100845763B1 (en) | Drive circuit for electro-optical apparatus, method of driving electro-optical apparatus, electro-optical apparatus, and electronic system | |
| JP2006208599A (en) | Electrooptical device and electronic equipment | |
| JP2005345879A (en) | Drive circuit and method of electrooptic device, electrooptic device, and electronic device | |
| JP2007114343A (en) | Electro-optical device and electronic equipment | |
| JP2006220979A (en) | Electrooptical device and electronic equipment | |
| JP2008122747A (en) | Driving circuit for electrooptical device, driving method of electrooptical device, electrooptical device and electronic apparatus | |
| JP2009180969A (en) | Electrooptical device and electronic apparatus |