JP2007081939A - Data smoothing circuit - Google Patents
Data smoothing circuit Download PDFInfo
- Publication number
- JP2007081939A JP2007081939A JP2005268407A JP2005268407A JP2007081939A JP 2007081939 A JP2007081939 A JP 2007081939A JP 2005268407 A JP2005268407 A JP 2005268407A JP 2005268407 A JP2005268407 A JP 2005268407A JP 2007081939 A JP2007081939 A JP 2007081939A
- Authority
- JP
- Japan
- Prior art keywords
- data
- smoothing circuit
- resolution
- value
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000009499 grossing Methods 0.000 title claims abstract description 103
- 238000012545 processing Methods 0.000 claims abstract description 31
- 238000006243 chemical reaction Methods 0.000 description 23
- 238000000034 method Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000003708 edge detection Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000003706 image smoothing Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012958 reprocessing Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
Description
本発明はデータ平滑化回路に関し、低解像度で送られてきたデータに対して平滑化を行い、高品位な出力を行う、画像出力装置に関するものである. The present invention relates to a data smoothing circuit, and more particularly to an image output apparatus that performs smoothing on data sent at a low resolution and performs high-quality output.
高品位な画像出力を行うプリンタに関して、文字が主体の文章などを高速に印刷するときに、ホスト側から転送するプリントデータの解像度を2分の1に下げて、転送データの縮小化を図る。低解像度のデータはプリンタ内部で解像度変換の処理を行い、このときにデータの平滑化を行い、高解像度の平滑化ドットを付加する。 With respect to a printer that outputs high-quality images, the resolution of print data to be transferred from the host side is reduced by a factor of two to reduce the transfer data when printing text mainly composed of characters at high speed. The low-resolution data is subjected to resolution conversion processing inside the printer. At this time, the data is smoothed and high-resolution smoothing dots are added.
従来のデータ平滑化回路は、入力されるプリントデータの2倍の解像度の平滑化ドットを付加する構成であり、写真画質向けの高品位出力を主とするプリンタは、文字出力を主とするプリンタの2倍の解像度をもつため、写真画質向けの高品位出力を主とするプリンタの入力データは、文字出力を主とするプリンタに対して、2倍の解像度のデータを必要とする。 A conventional data smoothing circuit is configured to add smoothing dots having a resolution twice that of input print data, and a printer mainly for high-quality output for photographic image quality is a printer mainly for character output. Therefore, the input data of a printer mainly for high-quality output for photographic image quality requires data with a resolution twice that of a printer mainly for character output.
そこで従来から、画像の輪郭を抽出し、画像をベクトルデータとして変換し、任意倍率に変倍して平滑処理を行う機能を施した物がある(例えば、特許文献1参照)。 In view of this, there has conventionally been an object in which the contour of an image is extracted, the image is converted as vector data, and subjected to a smoothing process by scaling to an arbitrary magnification (for example, see Patent Document 1).
また、パターンマッチングにより平滑化ドットを付加したときに、付加した画像のエッジを削ることで太くなった画像を細くする機能を施した物がある(例えば、特許文献2参照)。
従来のパターンマッチングによるデータ平滑化回路は、入力されるプリントデータの2倍の解像度の平滑化ドットを付加する構成であり、プリンタの出力解像度が上がった場合は、元画像も従来より高い解像度で構成されるため、転送するデータ量も増大する。 A conventional data smoothing circuit based on pattern matching is configured to add smoothing dots having a resolution twice that of the input print data. When the output resolution of the printer increases, the original image also has a higher resolution. As a result, the amount of data to be transferred increases.
また、画像の輪郭を抽出して変倍し、平滑化の処理を行う回路は、輪郭検出のアルゴリズムが複雑になり、回路規模が大きくなる。 In addition, a circuit that extracts and scales an image contour and performs smoothing processing has a complicated contour detection algorithm and a large circuit scale.
元画像の4倍の解像度の平滑化ドットを付加させるためには、2倍の解像度の平滑化ドットを付加させるパターンマッチングを2回繰り返して処理する必要があるが、1回のメモリ読み出し処理で終了させるためには、内部のシフトレジスタが従来の倍の数が必要になる。 In order to add a smoothing dot having a resolution four times that of the original image, pattern matching for adding a smoothing dot having a resolution twice that of the original image needs to be repeated twice. To complete the process, the number of internal shift registers is double that of the prior art.
また、平滑化ドットを付加しすぎると、元画像から膨張して見える傾向がある。従来から平滑化によって付加した画像のエッジを削除することで、太くなった画像を細くする機能を施した回路があるが、エッジ判定を平滑化のパターンマッチングと同時に行うため、参照する画像は平滑化前の低解像度であり、最終的な解像度でエッジ検出を行えていない。 Further, if too much smoothing dots are added, the original image tends to swell. Conventionally, there is a circuit that has the function of thinning a thickened image by deleting the edges of the image added by smoothing. However, since edge judgment is performed simultaneously with smoothing pattern matching, the image to be referenced is smoothed. It is a low resolution before conversion, and edge detection cannot be performed at the final resolution.
本発明は、以上の点に着目して成されたもので、元画像データの解像度から2倍の解像度の平滑化ドットを付加するデータ平滑化回路を用いて、1つの回路を2回繰り返して処理することで、元画像の4倍の解像度の平滑化ドットを付加し、回路規模の増加無しに、より高品位の画像を得られるデータ平滑化回路を提供することを目的とする。 The present invention has been made paying attention to the above points. A data smoothing circuit that adds smoothing dots having a resolution twice that of the original image data is used to repeat one circuit twice. An object of the present invention is to provide a data smoothing circuit that can add smoothing dots having a resolution four times that of the original image by processing and obtain a higher quality image without increasing the circuit scale.
本発明は、元画像データの解像度から2倍の解像度の平滑化ドットを付加するデータ平滑化回路を用いて、1つの回路を2回繰り返して処理することで、元画像の4倍の解像度の平滑化ドットを付加する。また、平滑化ドットを付加して膨張した画像に対して、最終出力の高解像度データに対して、エッジ検出処理を行い、膨張したエッジを削除する。 The present invention uses a data smoothing circuit that adds smoothing dots of twice the resolution from the resolution of the original image data, and repeatedly processes one circuit twice so that the resolution of the original image is four times that of the original image. Add smoothing dots. Further, edge detection processing is performed on the final output high-resolution data on the image expanded by adding smoothing dots, and the expanded edge is deleted.
すなわち、本発明の技術内容は以下の構成を備えることにより前記課題を解決できた。 That is, the technical contents of the present invention can solve the above-described problems by including the following configuration.
(1)1つの平滑化回路を2回繰り返して処理を行うことで、元画像から2段階に解像度を拡張した平滑化データを付加する機能を有することを特徴とするデータ平滑化回路。 (1) A data smoothing circuit having a function of adding smoothed data whose resolution is expanded in two stages from an original image by performing processing by repeating one smoothing circuit twice.
本発明によれば、従来の元画像から2倍の平滑化ドットを付加する平滑化回路を用いて、1回目の処理で元の格納メモリに書き戻してから、次に元画像の4倍の平滑化ドットを付加する再処理を行うため、回路規模の増加無しにより高品位の画像を得られる。 According to the present invention, using a smoothing circuit that adds twice as many smoothed dots from a conventional original image, the original processing is written back to the original storage memory, and then four times the original image. Since reprocessing for adding smoothing dots is performed, a high-quality image can be obtained without an increase in circuit scale.
また、エッジ検出処理を行い、平滑化ドットを付加して膨張したエッジを削除することにより、元画像に対して自然な平滑化が行える作用を有している。 Further, by performing edge detection processing and deleting the expanded edges by adding smoothing dots, the original image can be naturally smoothed.
以下本発明を実施するための最良の形態を、実施例により詳しく説明する。 Hereinafter, the best mode for carrying out the present invention will be described in detail with reference to examples.
(第1の実施例)
図1において本発明の機能を有するデータ平滑化回路は、メモリからデータを読み出すDMAインタフェースブロック101と、読み出したデータをラッチするレジスタ102と、読み出したオリジナルデータを蓄えるシフトレジスタ103と、入力画像から4分の1の解像度に変換する回路104と、入力画像から2分の1の解像度に変換する回路105と、解像度変換回路104、105の出力を格納するシフトレジスタ106と、平滑化ドットを付加するパターンを決定する、パターンマッチング回路107と、オリジナルデータと平滑化ドットを合成する回路108と、合成したデータを格納するシフトレジスタ109と、平滑化ドットからエッジ部分を削除する回路110と、オリジナルデータと平滑化ドットからエッジ部分を削除したデータを付加したデータをラッチするレジスタ111と、メモリに対してデータを書き込むDMAインタフェースブロック112から構成されている。
(First embodiment)
In FIG. 1, a data smoothing circuit having a function of the present invention includes a DMA interface block 101 for reading data from a memory, a register 102 for latching read data, a shift register 103 for storing read original data, and an input image. A circuit 104 that converts the resolution to a quarter resolution, a circuit 105 that converts the input image to a half resolution, a shift register 106 that stores the output of the resolution conversion circuits 104 and 105, and a smoothing dot are added. A pattern matching circuit 107 for determining a pattern to be performed, a circuit 108 for combining the original data and the smoothed dots, a shift register 109 for storing the combined data, a circuit 110 for deleting the edge portion from the smoothed dots, and the original Remove edge from data and smoothed dots A register 111 for latching the data of the data obtained by adding, and a DMA interface block 112 for writing data to the memory.
図2においてメインメモリ201に格納されたラスタデータは、メモリコントローラ202を用いて、中間バッファ203に転送される。中間バッファ203内に格納されたデータは、メモリコントローラ202を経由して、ラスタ・カラム変換回路204、平滑化回路205、その他画像処理回路206のそれぞれの回路で処理を行い、処理が終わるたびに、再び中間バッファ203にデータが格納される。よって、中間バッファ203に格納されるデータに対して行う処理回路、つまり前記に示す、その他画像処理回路206は複数の回路を設けることができる。 In FIG. 2, the raster data stored in the main memory 201 is transferred to the intermediate buffer 203 using the memory controller 202. The data stored in the intermediate buffer 203 is processed by the raster / column conversion circuit 204, the smoothing circuit 205, and the other image processing circuit 206 via the memory controller 202, and every time the processing is completed. The data is again stored in the intermediate buffer 203. Therefore, the processing circuit for the data stored in the intermediate buffer 203, that is, the other image processing circuit 206 described above can be provided with a plurality of circuits.
図3において、中間バッファ203に格納する画像データサイズと有効処理範囲の関係を示す。 FIG. 3 shows the relationship between the image data size stored in the intermediate buffer 203 and the effective processing range.
中間バッファは横方向のサイズ301、縦方向のサイズ302が、K×Lの画素数を持ち、有効処理領域の横方向のサイズ303、縦方向のサイズ304が、M×Nの画素数に対して、横方向の余剰サイズI、縦方向の余剰サイズJをもって構成される。よって、K=M+2×I、L=N+2×Jの関係で中間バッファの画素数が決定される。中間バッファ内の有効処理範囲の注目画素305に対して、平滑化回路は周辺領域の横方向のサイズ306、縦方向のサイズ307でパターンマッチングを行う。 In the intermediate buffer, the horizontal size 301 and the vertical size 302 have the number of pixels of K × L, and the horizontal size 303 and the vertical size 304 of the effective processing area correspond to the number of pixels of M × N. Thus, it has a surplus size I in the horizontal direction and a surplus size J in the vertical direction. Therefore, the number of pixels in the intermediate buffer is determined by the relationship of K = M + 2 × I and L = N + 2 × J. For the target pixel 305 in the effective processing range in the intermediate buffer, the smoothing circuit performs pattern matching with the horizontal size 306 and the vertical size 307 of the peripheral region.
中間バッファの有効処理領域外の横方向の余剰サイズIは、マッチングパターンの解像度が最終出力解像度の4分の1のとき、平滑化回路の横方向のサイズ306を4倍した2分の1以上、縦方向の余剰サイズJは、平滑化回路の縦方向のサイズ307を4倍した2分の1以上である必要がある。中間バッファはその他の画像処理回路が、有効処理領域の注目画素に対して、周辺の何画素を参照するかによって、縦横の余剰サイズが決定される。 The extra size I in the horizontal direction outside the effective processing area of the intermediate buffer is greater than or equal to one half that is four times the horizontal size 306 of the smoothing circuit when the resolution of the matching pattern is 1/4 of the final output resolution. The extra size J in the vertical direction needs to be at least half that obtained by quadrupling the vertical size 307 of the smoothing circuit. In the intermediate buffer, the vertical and horizontal surplus sizes are determined depending on how many peripheral pixels refer to the target pixel in the effective processing area by other image processing circuits.
メインメモリ201のラスタ画像の一部がメモリコントローラ202を用いて中間バッファに転送された後に、ラスタ・カラム変換回路204を用いて、中間バッファ内にカラム画像として格納される。平滑化回路が中間バッファ内の画像を処理するときは、画像をカラム列毎に読み出しを行う。 After a part of the raster image in the main memory 201 is transferred to the intermediate buffer using the memory controller 202, it is stored as a column image in the intermediate buffer using the raster / column conversion circuit 204. When the smoothing circuit processes the image in the intermediate buffer, the image is read for each column row.
図4において、中間バッファ内のカラムデータサイズ401は有効処理カラム数+平滑化回路のパターンマッチングで参照する領域分のデータから構成され、平滑化回路の読み出しデータレジスタ102にラッチされた後に、パターンマッチング用解像度変換回路104、105を通り、シフトレジスタ106に格納される。 In FIG. 4, the column data size 401 in the intermediate buffer is composed of data for the area to be referred to by the number of effective processing columns + smoothing circuit pattern matching, and is latched in the read data register 102 of the smoothing circuit. The data is stored in the shift register 106 through the matching resolution conversion circuits 104 and 105.
平滑化の様子を図5を用いて説明する。中間バッファ内に格納されているデータは、最終出力解像度で構成され、このときの画像データは最終出力解像度の4分の1の解像度の格子単位に画素が存在する(501)。中間バッファからカラム単位にデータの読み出しを行い、解像度変換を行って平滑化回路の内部シフトレジスタに複数カラムを格納する(502)。第一段の解像度変換は、4分の1の解像度まで変換するので、中間バッファに格納される画素データの4×4の格子単位毎に構成するドットをカウントする。平滑化回路に設定する閾値により、4×4の格子内に存在するドット数から閾値を越える領域を最大値‘1’、閾値を下回る物を最小値‘0’として、元の画像の解像度の4分の1の2値画像としてシフトレジスタに蓄える。 The state of smoothing will be described with reference to FIG. The data stored in the intermediate buffer is composed of the final output resolution, and the image data at this time has a pixel in a grid unit having a resolution of 1/4 of the final output resolution (501). Data is read from the intermediate buffer in units of columns, resolution conversion is performed, and a plurality of columns are stored in the internal shift register of the smoothing circuit (502). Since the resolution conversion of the first stage converts the resolution to a quarter of the resolution, the dots constituting each 4 × 4 grid unit of the pixel data stored in the intermediate buffer are counted. Based on the threshold value set in the smoothing circuit, the area exceeding the threshold value from the number of dots existing in the 4 × 4 grid is set to the maximum value “1”, and the object below the threshold value is set to the minimum value “0”. Store in the shift register as a one-quarter binary image.
次に、複数カラムから構成されるシフトレジスタの中心カラムを注目画素として平滑化パターンのマッチングをカラム内の全画素に対して行い、シフトレジスタの2倍の解像度の平滑化ドットを付加する(503)。 Next, smoothing pattern matching is performed on all pixels in the column using the central column of the shift register composed of a plurality of columns as the target pixel, and smoothing dots having a resolution twice that of the shift register are added (503). ).
次に、画像の解像度を元の解像度に変換して中間バッファに格納する。最初に中間バッファに格納されていた画像は、平滑化回路が読み出しを行ったときに、平滑化用のシフトレジスタとは別のシフトレジスタに、解像度変換を行わずにオリジナルのまま格納されている。元の画像の画素はこのオリジナルデータに置き換え、平滑化ドットとして付加した画素は、2倍の解像度に変換(2×2の格子を埋めるドット)してオリジナルデータとともに中間バッファに格納される(504)。 Next, the resolution of the image is converted to the original resolution and stored in the intermediate buffer. The image originally stored in the intermediate buffer is stored as it is in the original shift register without performing resolution conversion in a shift register different from the shift register for smoothing when the smoothing circuit reads it out. . The pixels of the original image are replaced with this original data, and the pixels added as smoothing dots are converted to double resolution (dots that fill a 2 × 2 grid) and stored in the intermediate buffer together with the original data (504) ).
中間バッファ内の有効処理領域のカラムに対して全て平滑化を行った後に、再び最初のカラムから画像の読み出しを行う。このときの画像データは最終出力解像度の2分の1の解像度の格子単位に画素が存在する(505)。中間バッファからカラム単位にデータの読み出しを行い、解像度変換を行って平滑化回路の内部シフトレジスタに複数カラムを格納する(506)。第二段の解像度変換は、2分の1の解像度まで変換するので、中間バッファに格納される画素データの2×2の格子単位毎に構成するドットをカウントする。平滑化回路に設定する閾値により、2×2の格子内に存在するドット数から閾値を越える領域を最大値‘1’、閾値を下回る物を最小値‘0’として、元の画像の解像度の2分の1の2値画像としてシフトレジスタに蓄える。 After smoothing all the columns in the effective processing area in the intermediate buffer, the image is read again from the first column. The image data at this time has a pixel in a grid unit having a resolution half the final output resolution (505). Data is read from the intermediate buffer in units of columns, resolution conversion is performed, and a plurality of columns are stored in the internal shift register of the smoothing circuit (506). Since the resolution conversion in the second stage converts the resolution to half, the dots that are configured for each 2 × 2 grid unit of the pixel data stored in the intermediate buffer are counted. Based on the threshold value set in the smoothing circuit, the area exceeding the threshold value from the number of dots existing in the 2 × 2 grid is set to the maximum value “1”, and the object below the threshold value is set to the minimum value “0”. Store in the shift register as a half binary image.
次に、シフトレジスタの注目カラムの全画素に対して平滑化パターンのマッチングを行い、シフトレジスタの2倍の解像度の平滑化ドットを付加する(507)。ここまでの2段階の平滑化処理を行い、画像の解像度を元の解像度に変換して中間バッファに格納する。第一段の平滑化のときと同様、平滑化用のシフトレジスタとは別のシフトレジスタに、解像度変換を行わずにオリジナルのまま格納されている画像データに置き換え、平滑化によって付加した画像はオリジナルの画像データの解像度と同じであるため、そのまま付加した場所のドットをオリジナルデータと合成して、中間バッファに書き戻す。以上で2段階の解像度変換を伴う平滑化が終了する。 Next, smoothing pattern matching is performed on all pixels in the target column of the shift register, and smoothing dots having a resolution twice that of the shift register are added (507). The two-step smoothing process so far is performed, and the resolution of the image is converted to the original resolution and stored in the intermediate buffer. As with the first stage smoothing, the image is replaced with the original image data stored in the shift register different from the smoothing shift register without performing resolution conversion. Since the resolution is the same as that of the original image data, the dot at the added location is synthesized with the original data and written back to the intermediate buffer. This completes the smoothing with two-stage resolution conversion.
(第2の実施例)
平滑化回路が中間バッファから画像データを読み出し、解像度変換を行うとき、低下させる解像度の格子内(例えば第一段の平滑化の時に行う4×4の格子領域)に存在するドットの数が、各領域で異なるときに、設定した閾値より大きい物は最大値‘11’、閾値より小さい物は‘01’、ドットが存在しない物は‘00’と、多値の画素情報としてシフトレジスタに格納する。多値のデータに変換する様子を図6に示す。601は中間バッファから読み出したデータであり、602が平滑化用のシフトレジスタに格納するデータである。多値のデータからパターンマッチングを行う方法は、特開2002−240365号公報と同様とする。また、平滑化ドットを付加して、元の解像度に変換して中間バッファに戻す構成は、第1の実施例と同様である。
(Second embodiment)
When the smoothing circuit reads the image data from the intermediate buffer and performs resolution conversion, the number of dots existing in the grid of the resolution to be reduced (for example, the 4 × 4 grid area performed at the time of the first stage smoothing) When different in each region, a value larger than the set threshold value is stored in the shift register as a maximum value “11”, a value smaller than the threshold value is “01”, and a dot-free object is “00”. To do. FIG. 6 shows the state of conversion into multi-value data. Reference numeral 601 denotes data read from the intermediate buffer, and reference numeral 602 denotes data stored in the smoothing shift register. A method for performing pattern matching from multi-value data is the same as that disclosed in Japanese Patent Laid-Open No. 2002-240365. Further, the configuration in which smoothing dots are added, converted to the original resolution, and returned to the intermediate buffer is the same as in the first embodiment.
(第3の実施例)
前記第1、第2の実施例で、2段階の平滑化を行ってオリジナルデータと平滑化ドットを合成した後に、別のシフトレジスタにデータを格納する。シフトレジスタの中心カラムの画素に対して、エッジ抽出を行う。注目画素の上下左右4方向に対して、2カ所以上の空白が接している場合にエッジと見なす処理を行う(509)。抽出したエッジに対して、付加した平滑化ドットのエッジのみをさらに抽出し、オリジナルデータと平滑化ドットを合成した画像に対して、付加した平滑化ドットのエッジを削除する(510)。削除した画像を中間バッファに書き戻すことで、平滑化および膨張したエッジを削除する処理を終了する。
(Third embodiment)
In the first and second embodiments, the original data and the smoothed dots are synthesized by performing two-stage smoothing, and then the data is stored in another shift register. Edge extraction is performed on the pixels in the center column of the shift register. When two or more blanks are in contact with the four directions of the pixel of interest, the processing is considered as an edge (509). Only the edge of the added smoothing dot is further extracted from the extracted edge, and the edge of the added smoothing dot is deleted from the image obtained by combining the original data and the smoothing dot (510). By writing the deleted image back to the intermediate buffer, the process of deleting the smoothed and expanded edges is completed.
以上説明したように、本発明に係る第1の実施例によれば、同一の回路を用いて、2回の処理を行うことで、元の解像度の4倍の解像度の平滑化処理を行うことを可能としている。 As described above, according to the first embodiment of the present invention, smoothing processing with a resolution four times the original resolution is performed by performing the processing twice using the same circuit. Is possible.
また、第2の実施例によれば、中間バッファから平滑化回路内のシフトレジスタに格納するときの解像度変換において、多値の画像データに変換してパターンマッチングを行うことを可能としている。これは記録装置に入力される画像データが多値の低解像度データの時に、中間バッファ内に格納される画像データが、多値の情報を元に2値画素展開されている場合に、平滑化回路内で低解像度に行う変換を多値データへの再変換を可能としている。 Further, according to the second embodiment, it is possible to perform pattern matching by converting into multi-valued image data in resolution conversion when storing from the intermediate buffer to the shift register in the smoothing circuit. This is smoothing when the image data input to the recording device is multi-valued low-resolution data and the image data stored in the intermediate buffer is developed as binary pixels based on the multi-valued information. Conversion that is performed at a low resolution in the circuit can be converted back to multi-value data.
また、第3の実施例によれば、付加した平滑化ドットのエッジのみを最終出力解像度で抽出して削除することで、ドットを付加して膨張してしまった画像を、より自然に平滑化する効果を得られる。 Further, according to the third embodiment, only the edge of the added smoothed dot is extracted and deleted at the final output resolution, so that the image that has been expanded by adding the dot is smoothed more naturally. The effect to do.
101 画像データ転送回路
102 カラムデータラッチ回路
103 オリジナルデータ格納シフトレジスタ
104 4分の1解像度変換回路
105 2分の1解像度変換回路
106 パターンマッチング用シフトレジスタ
107 マッチングパターン
108 平滑化データ、オリジナルデータ合成回路
109 平滑化ドット付加データ格納シフトレジスタ
110 平滑化ドット付加データのエッジ部分削除回路
111 平滑化処理終了カラム格納レジスタ
112 画像データ転送回路
201 画像記録装置のメインメモリ
202 画像記録装置の各ブロック間のデータ送受信をコントロールするメモリコントローラ
203 各画像処理ブロックが利用する中間バッファメモリ
204 画像データのラスタ・カラム変換ブロック
205 本発明を実施する、データ平滑化回路
206 その他の画像処理回路
207 プリントヘッド回路に転送する形式に加工されたデータを格納するプリントバッファメモリ
301 中間バッファの読み込みラスタ幅
302 中間バッファの読み込みカラム数
303 中間バッファの有効処理ラスタ幅
304 中間バッファの有効処理カラム数
305 平滑化回路のパターンマッチング注目画素
306 平滑化回路のパターンマッチング領域横幅
307 平滑化回路のパターンマッチング領域縦幅
401 中間バッファから平滑化回路が読み出しを行う1カラムの単位
402 メインメモリから中間バッファにオーバーラップをして読み出しを行う領域
501 平滑化を行う前のオリジナル画像データ
502 第1段のパターンマッチング用に解像度変換を行った画像データ
503 第1段のパターンマッチングにより付加された平滑化データ
504 平滑化データを含めてオリジナルの解像度に変換した画像データ
505 第1段の平滑化処理を施した画像データを再読込したデータ
506 第2段のパターンマッチング用に解像度変換を行った画像データ
507 第2段のパターンマッチングにより付加された平滑化データ
508 平滑化データを含めてオリジナルの解像度に変換した画像データ
509 画像のエッジを抽出するマトリクスパターン
510 平滑化処理によって付加されたドットのエッジを削除した画像データ
101 image data transfer circuit 102 column data latch circuit 103 original data storage shift register 104 quarter resolution conversion circuit 105 half resolution conversion circuit 106 pattern matching shift register 107 matching pattern 108 smoothed data, original data synthesis circuit 109 Smoothing dot addition data storage shift register 110 Smoothing dot addition data edge part deletion circuit 111 Smoothing processing end column storage register 112 Image data transfer circuit 201 Main memory 202 of image recording apparatus Data between blocks of image recording apparatus Memory controller 203 for controlling transmission / reception Intermediate buffer memory 204 used by each image processing block Raster / column conversion block 205 for image data Data plane for carrying out the present invention Generalization circuit 206 Other image processing circuit 207 Print buffer memory 301 for storing data processed into a format to be transferred to the printhead circuit Intermediate buffer read raster width 302 Intermediate buffer read column number 303 Intermediate buffer effective processing raster width 304 Number of effective processing columns 305 of the intermediate buffer Pattern matching target pixel 306 of the smoothing circuit Pattern matching region width 307 of the smoothing circuit Pattern matching region length 401 of the smoothing circuit Unit of one column from which the smoothing circuit reads out from the intermediate buffer 402 Area 501 where the main memory overlaps the intermediate buffer for reading 501 Original image data 502 before smoothing Image data 503 that has undergone resolution conversion for the first stage pattern matching 503 First stage pattern Smoothed data 504 added by the matching process Image data 505 converted to the original resolution including the smoothed data 505 Data that has been subjected to the smoothing process in the first stage 506 Data for the second stage pattern matching The image data 507 having undergone resolution conversion 507 Smoothed data 508 added by the second-stage pattern matching Image data 509 converted to the original resolution including the smoothed data 509 The matrix pattern 510 for extracting the edges of the image Smoothing processing Image data with dot edges added by removing
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005268407A JP2007081939A (en) | 2005-09-15 | 2005-09-15 | Data smoothing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005268407A JP2007081939A (en) | 2005-09-15 | 2005-09-15 | Data smoothing circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007081939A true JP2007081939A (en) | 2007-03-29 |
Family
ID=37941744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005268407A Withdrawn JP2007081939A (en) | 2005-09-15 | 2005-09-15 | Data smoothing circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007081939A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012004813A (en) * | 2010-06-16 | 2012-01-05 | Canon Inc | Image processing apparatus and recording apparatus |
-
2005
- 2005-09-15 JP JP2005268407A patent/JP2007081939A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012004813A (en) * | 2010-06-16 | 2012-01-05 | Canon Inc | Image processing apparatus and recording apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8331731B2 (en) | Image processing method and image processing apparatus | |
US8270663B2 (en) | Watermarked information embedding apparatus | |
JP2009071626A (en) | Image processor, image processing method, image processing program, and recording medium | |
JP2007200170A (en) | Image processor and image processing program | |
JP2007081939A (en) | Data smoothing circuit | |
JP4950919B2 (en) | Image processing apparatus and image processing method | |
JP3952188B2 (en) | Image interpolation apparatus, image interpolation method, and image interpolation program | |
JP4385628B2 (en) | Image data processing apparatus and image forming apparatus | |
JP2006237858A (en) | Image processing apparatus, image processing method, program for allowing computer to execute the method, and recording medium | |
JP2009044624A (en) | Data converting apparatus, recording device with the apparatus and data converting method | |
JP3997415B2 (en) | Edge generation apparatus, edge generation method, and edge generation program | |
RU2365510C1 (en) | Way of forming of symbols for microprinting | |
JP4058157B2 (en) | Image processing method, image forming apparatus, and recording medium | |
JP2006264257A (en) | Image processing apparatus for performing image processing in band unit | |
JP2950684B2 (en) | Image reduction device | |
JP5826147B2 (en) | Image forming apparatus | |
JP2007150722A (en) | Data smoothing circuit | |
JP2020090075A (en) | Image formation device and image formation method | |
JP4122533B2 (en) | Image forming apparatus | |
JP2001069349A (en) | Picture processing method, picture processor and recording medium | |
JP4861250B2 (en) | Image processing apparatus and control method thereof | |
JP4711008B2 (en) | Image data processing apparatus and image forming apparatus | |
JP3359361B2 (en) | Enlargement printing device | |
JP2020185686A (en) | Image processing device | |
JPH09154009A (en) | Printer system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081202 |