JP2007072923A - Serial data readout circuit and its reading method - Google Patents
Serial data readout circuit and its reading method Download PDFInfo
- Publication number
- JP2007072923A JP2007072923A JP2005261547A JP2005261547A JP2007072923A JP 2007072923 A JP2007072923 A JP 2007072923A JP 2005261547 A JP2005261547 A JP 2005261547A JP 2005261547 A JP2005261547 A JP 2005261547A JP 2007072923 A JP2007072923 A JP 2007072923A
- Authority
- JP
- Japan
- Prior art keywords
- data
- serial data
- read
- serial
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Information Transfer Systems (AREA)
Abstract
Description
本発明は、AV機器等に使用される半導体装置に使用される3線シリアルデータ受信回路に関する。 The present invention relates to a three-wire serial data receiving circuit used in a semiconductor device used for AV equipment and the like.
従来の半導体装置では、コマンド指令用あるいは電子ボリューム(以下「EVR」と称する。)用の3線シリアルデータ受信回路は、通常リードバック(以下「読み出し」と称する。)機能を持っていない。したがって、シリパラ変換後のレジスタに正しくデータが書き込まれたかどうかについて、3線シリアルデータ受信回路を検査するにあたっては、半導体装置の動作モード設定や、EVR用のR−2Rの出力でもって間接的にしか検査ができなかった。さらに、半導体装置の動作モードや、EVR用のR−2Rに不具合動作があった場合、レジスタへの書き込み不具合との判別がつかないという不都合も生じていた。 In a conventional semiconductor device, a 3-wire serial data receiving circuit for command command or electronic volume (hereinafter referred to as “EVR”) does not normally have a read back (hereinafter referred to as “read”) function. Therefore, when the 3-wire serial data receiving circuit is inspected as to whether data has been correctly written in the register after serial-parallel conversion, it is indirectly determined by setting the operation mode of the semiconductor device and the output of R-2R for EVR. Only inspection was possible. Furthermore, when there is a malfunction in the operation mode of the semiconductor device or the R-2R for EVR, there is a disadvantage that it cannot be distinguished from a register write malfunction.
一方、従来のシリアルデータ受信回路には以下のようなものがあるが、それぞれ課題を有している。 On the other hand, conventional serial data receiving circuits include the following, but each has a problem.
特許文献1に記載の回路は、データ読み出しにRAMを使用するものであるが、集積化した場合にサイズの増大を招くという課題がある。 The circuit described in Patent Document 1 uses a RAM for reading data, but there is a problem in that the size increases when integrated.
特許文献2に記載の回路は、シリパラ変換されたレジスタ値を全加算器で加算した結果で、正しく書き込みがされていたかどうかを判定するものであるが、検査回路部の増大を招いている。 The circuit described in Patent Document 2 determines whether or not data has been correctly written based on the result of addition of serially converted register values by a full adder. However, this increases the number of inspection circuit units.
特許文献3に記載の回路は、受信したシリアルデータの格納レジスタからの読み出し機能がない。 The circuit described in Patent Document 3 does not have a function of reading received serial data from a storage register.
すなわち、従来の3線シリアルデータ受信回路には、読み出し検査が容易にできないものが多い。シリアルデータのフォーマット仕様上で読み出し機能があるものは、シリアルデータの送受信回路であり、その送信つまり読み出し機能を使ってレジスタへ書き込みされたシリパラ変換データを読み出して検査することは可能である。 That is, there are many conventional 3-wire serial data receiving circuits that cannot be easily read out. A serial data transmission / reception circuit having a read function in the serial data format specification is capable of reading and inspecting serial-parallel conversion data written to a register by using the transmission, that is, read function.
一方、3線シリアルデータの受信のみの回路で、受信フォーマットの仕様を変えずに、書き込みされたシリパラ変換データを、シリアルデータの入出力端子から読み出しが行なえるシリアルデータの受信回路の提案がなかった。 On the other hand, there is no proposal for a serial data reception circuit that can read out serial-parallel conversion data written from a serial data input / output terminal without changing the specification of the reception format, with a circuit that only receives 3-wire serial data. It was.
図5は従来のシリアルデータ読み出し回路のブロック構成図である。図5ではシリアルデータの例として、アドレス部を3ビット、データ部を8ビットとしている。 FIG. 5 is a block diagram of a conventional serial data read circuit. In FIG. 5, as an example of serial data, the address portion is 3 bits and the data portion is 8 bits.
図5において、100は入力信号のシリアルデータSDATAを入力信号のシリアルクロックSCLKとともに受信するシフトレジスタ、110はシフトレジスタ100のアドレスデータ格納部、120はシフトレジスタ100のレジスタデータ格納部、200は3ビットのアドレスデータ(A2,A1,A0)からアドレス選択信号(A,B,・・・,G,H)を作成するアドレスデコーダ部、250は入力信号のロードパルスLOADとアドレス選択信号を各々ANDして得られるシリパラ変換用ラッチ信号作成部、300は各アドレス用のシリパラ変換データの格納レジスタ部、1000はシリパラ変換データの格納レジスタ部300の全出力端子である。10はシリアルデータ入力端子、20はシリアルクロック入力端子、30はLOADパルス入力端子である。
In FIG. 5, 100 is a shift register that receives serial data SDATA of an input signal together with the serial clock SCLK of the input signal, 110 is an address data storage unit of the
次に、図5の従来のシリアルデータ読み出し回路の動作を簡単に説明する。例えば、入力されるシリアルデータSDATAを、図6のようにMSBファーストで3ビットのアドレスデータに続いて8ビットレジスタデータが入力されるというフォーマットとする。この場合、11個のシリアルデータをシフトレジスタ100にシフトインすると、アドレス部110の出力(A2,A1,A0)がアドレスデコーダ部200でデコードされアドレス選択信号(A,B,・・・,G,H)のうちの1本が選択される。
Next, the operation of the conventional serial data read circuit of FIG. 5 will be briefly described. For example, the input serial data SDATA has a format in which 8-bit register data is input subsequently to 3-bit address data with MSB first as shown in FIG. In this case, when 11 pieces of serial data are shifted into the
次に、11個のシリアルデータのシフトインに続いて入力されるLOADパルスが、シリパラ変換用ラッチ信号作成部250でアドレス選択信号によりアドレス選択されたラッチ信号(WA,WB,・・・,WG,WH)のうちの1本となり、シフトレジスタ100のデータ部120の出力データが選択されたアドレスの格納レジスタ(310〜380)に転送される。
Next, the LOAD pulse that is input following the shift-in of 11 serial data is a latch signal (WA, WB,..., WG) that is address-selected by the serial-parallel conversion
この動作を繰り返して全アドレス(A,B,・・・,G,H)に8ビットデータが書き込まれる。
従来例のシリアルデータ読み出し回路での課題は、各アドレスのレジスタ(310〜380)に書き込みデータが正常に書き込まれたかどうかを判定することができない、ということである。 The problem with the serial data reading circuit of the conventional example is that it cannot be determined whether or not the write data is normally written in the registers (310 to 380) of the respective addresses.
アドレス部110を1ビット拡張して書き込み/読み出しの判別ビットを設定し、この判別ビットとアドレスデータとがシフトインされた時点で、読み出しモードとし、アドレス指定された格納レジスタに書き込まれていたデータを読み出すということが公知であるが、この場合は書き込み/読み出しの判別ビットを設定しなければならない。
The
シリパラ変換レジスタとして集積化された半導体装置における検査として、書き込みデータの読み出しが必要である。しかし、3線シリアルデータのフォーマット仕様として、書き込みのみの場合には、すなわち読み出しモードを仕様として持っていない場合に検査ができないという問題があった。 As an inspection in a semiconductor device integrated as a serial-parallel conversion register, it is necessary to read out write data. However, there is a problem that the inspection cannot be performed when only writing is performed as the format specification of the 3-wire serial data, that is, when the read mode is not included as the specification.
上記課題に鑑み、本発明は、シリアルデータの入出力端子から検査モードとして容易に、書き込みデータのシリアル読み出しが可能なシリアルデータ読み出し回路及びその方法を提供することを目的とする。 SUMMARY OF THE INVENTION In view of the above problems, an object of the present invention is to provide a serial data reading circuit and a method thereof that can easily read serially write data from an input / output terminal for serial data as an inspection mode.
上記目的を達成するために、本発明は、シリアルデータ入出力端子と、前記入出力端子を介して入力されたシリアルデータを格納する、第1のデータ格納用レジスタと、前記第1のデータ格納用レジスタと接続し、与えられた読み出し信号に基づき、前記第1のデータ格納用レジスタに事前に格納されたデータが送出される読み出し用バスと、前記読み出し用バスから出力されるデータを格納する第2のデータ格納用レジスタとを備え、前記第2のデータ格納用レジスタに格納されたデータを前記入出力端子を介して外部に出力するシリアルデータ読み出し回路であることを第1の特徴とする。 To achieve the above object, the present invention provides a serial data input / output terminal, a first data storage register for storing serial data input through the input / output terminal, and the first data storage. And a read bus to which data stored in advance in the first data storage register is transmitted, and data output from the read bus is stored based on a given read signal. A serial data read circuit including a second data storage register and outputting the data stored in the second data storage register to the outside via the input / output terminal. .
本発明の第2の特徴は、第1の特徴のシリアルデータ読み出し回路において、パルス信号を入力し、前記パルス信号に基づいて、プリセットパルス信号を生成するプリセットパルス信号生成部をさらに備え、前記第2のデータ格納用レジスタは、前記プリセットパルスに従って前記読み出し用バスに送出されたデータを格納すると共に、格納されたデータを1ビット毎にシフトしながら出力することである。 According to a second aspect of the present invention, the serial data read circuit according to the first aspect further includes a preset pulse signal generation unit that receives a pulse signal and generates a preset pulse signal based on the pulse signal. The second data storage register stores the data sent to the read bus in accordance with the preset pulse, and outputs the stored data while shifting the data every bit.
本発明の第3の特徴は、第1又は第2の特徴のシリアルデータ読み出し回路において、前記読み出し信号は、前記シリアルデータと同一のフォーマットを有し、且つ、読み出しデータのアドレスのみを指定するシリアルデータから生成されることである。 A third feature of the present invention is the serial data read circuit according to the first or second feature, wherein the read signal has the same format as the serial data and specifies only the address of the read data. It is generated from data.
本発明の第4の特徴は、シリアルデータ入出力端子を介して第1のシリアルデータを入力し、あらかじめ指定されたアドレス毎に格納する第1のステップと、前記シリアルデータと同一のフォーマットを有し、且つ、アドレスのみ指定する第2のシリアルデータを前記入出力端子を介して入力する第2のステップと、前記第2のシリアルデータで指定されたアドレスに従って、前記第1のステップで格納されたデータを前記入出力端子を介して出力する第3のステップとを含むシリアルデータ読み出し方法であることである。 The fourth feature of the present invention is that the first step of inputting the first serial data via the serial data input / output terminal and storing it at each address specified in advance has the same format as the serial data. And the second step of inputting the second serial data designating only the address through the input / output terminal and the first step according to the address designated by the second serial data. And a third step of outputting the data through the input / output terminal.
本発明の第5の特徴は、第4の特徴のシリアルデータ読み出し方法において、前記第1及び第2のシリアルデータは、データ部とアドレス部とから構成され、前記第2のシリアルデータのデータ部は無効であることである。 According to a fifth aspect of the present invention, in the serial data reading method according to the fourth aspect, the first and second serial data include a data portion and an address portion, and the data portion of the second serial data. Is invalid.
従来、シリパラ変換後のレジスタに正しくデータが書き込まれたかどうかという、3線シリアルデータ受信回路の検査を行う場合に、半導体装置の動作モード設定や、EVR用のR−2Rの出力でもって間接的にしか検査ができなかったが、本発明によれば、シリアルデータの入力フォーマットを変えることなく、シリパラ変換格納レジスタの任意の1ビットの値と、LOAD入力パルスのレベル操作によって、内部レジスタへの書き込みデータを、シリアルデータ入出力端子から読み出すことができ、この結果、また、半導体装置の動作モードや、EVR用のR−2Rに不具合動作があった場合のレジスタへの書き込み不具合かどうかは、読み出しデータで判定できる。 Conventionally, when the 3-wire serial data receiving circuit is inspected to determine whether data has been correctly written to the register after serial-parallel conversion, it is indirectly determined by setting the operation mode of the semiconductor device and the output of the R-2R for EVR. However, according to the present invention, an arbitrary 1-bit value of the serial-parallel conversion storage register and the level operation of the LOAD input pulse can be performed to the internal register without changing the serial data input format. The write data can be read from the serial data input / output terminal. As a result, whether the operation mode of the semiconductor device or the write failure to the register when the R-2R for EVR has a malfunction is determined as follows: It can be determined by the read data.
以下、本発明の実施の形態について、図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図1は、本発明の実施の形態に係るシリアルデータ読み出し回路の構成を示す図、図2は、図1のシリパラ変換データ格納レジスタ部300の構成を示す図、図3は、図1のシリアルデータ読み出し回路の読み出し動作を説明するためのタイムチャートである。
1 is a diagram showing a configuration of a serial data read circuit according to an embodiment of the present invention, FIG. 2 is a diagram showing a configuration of a serial-parallel conversion data
図1において、本実施の形態に係る読み出し回路では、シリアルデータ入出力端子11に入力されるシリアルデータSDATAを、シリアルクロック入力端子20に入力されるシリアルクロックSCLKでシフトインする。そして、シフトレジスタ100のアドレス部110の出力をアドレスデコーダ部200でデコードして8ビットのアドレス選択信号A〜Hを生成する。
In FIG. 1, in the read circuit according to the present embodiment, serial data SDATA input to the serial data input / output terminal 11 is shifted in by a serial clock SCLK input to the serial
アドレス選択された読み出し信号作成部350で、LOADパルス入力端子30に入力されるLOADパルスをアドレス選択信号A〜Hにしたがって、書き込み信号WA〜WHと読み出し信号RA〜RHを作成する。
The address-selected
シリアルデータをシフトインしたシフトレジスタ100のデータ部120の出力は、アドレス選択された書き込み信号WA〜WHによりシリパラ変換レジスタ300の各レジスタ310〜380にそのデータが書き込まれ、各レジスタ310〜380の出力は、出力端子1000に出力される。
The output of the
このようにして書き込まれた各レジスタ310〜380の値を、シリアルデータ入出力端子11から読み出す手段として、LOADパルス入力のLoからHiへの移行時にシリアルクロックSCLKの1周期分の幅を持つプリセットパルスを作成するプリセットパルス作成部400と、読み出しデータTBIT7〜TBIT0がそのプリセットパルスでプリセットされる読み出し用シフトレジスタ部500と、格納レジスタ部300の各格納レジスタ310〜380に書き込まれたデータを、アドレス選択された読み出し信号作成部350からの読み出し信号(RA,RB,・・・,RG,RH)によりシリパラ変換後格納レジスタの値を出力する読み出しバス600とを備える。
As a means for reading out the values of the
任意の格納レジスタ(図1では第8のレジスタ380)の任意の1ビットのデータ(TBIT=1)を読み出し条件とし、この条件のときにLOADパルス入力のLoからHiへの移行が到来することで、読み出しモードREADとしている。
Arbitrary 1-bit data (TBIT = 1) in an arbitrary storage register (the
読み出しモードREADすなわち、読み出し条件TBIT=1で、かつ、LOAD=Hiが成立すると、読み出し条件TBIT=1とアドレスデータとでアドレス選択された読み出し信号(RA,RB,・・・,RG,RH)により読み出しバス600に送出されていた読み出しデータが、LOAD入力のHi移行によって作成されるシリアルクロックSCLKの1周期分の幅を持つプリセットパルスによって読み出し用シフトレジスタ部500にプリセットされ、この読み出し用シフトレジスタ550の出力を、シリアルデータ入出力端子11から読み出しデータとしてSCLKのタイミングで出力することができる。
Read mode READ, that is, when the read condition TBIT = 1 and LOAD = Hi is satisfied, read signals (RA, RB,..., RG, RH) selected by the read condition TBIT = 1 and the address data. The read data sent to the read bus 600 is preset in the read
次に、この読み出し動作を詳細に説明する。 Next, this read operation will be described in detail.
読み出しモードREADが成立条件の1つであるTBIT=1によって、書き込み信号WA〜WGを非活性(Lo固定)にするので、TBIT=1にした時点で、第8のレジスタ380以外のアドレスのレジスタへは書き込みができないようになる。
The write signals WA to WG are deactivated (fixed at Lo) by TBIT = 1, which is one of the conditions for satisfying the read mode READ. Therefore, when TBIT = 1, the registers of addresses other than the
この状態で、図3に示すように、書き込み時と同じようにアドレス指定を行うためのシリアルデータをシフトレジスタ100にシフトインする。データの書き込みができない状態(TBIT=1)であるので、シリアルデータのデータ部120は、どういうデータでも良い。
In this state, as shown in FIG. 3, serial data for addressing is shifted into the
アドレスデータが、アドレス部110にシフトインされると、アドレス選択された読み出し信号RA〜RHのうち1本が活性(出力Lo)になり、図1及び図2に示す読み出しバス600(TBIT7〜TBIT0)に読み出しデータを送出する。読み出しバス600は、読み出しデータが送出される前は、非活性であるREAD信号により、Hi−zにならないようにしている(図2ではLo固定)。
When the address data is shifted into the
次に、図3に示すように、読み出しモードREADにするため、LOADパルス入力信号をLoからHiへ移行する。LOADパルス入力をLoからHiへ移行すると、プリセットパルス作成部400内の、D入力が電源(VDD)に接続されたD−FF410のQ出力がHiになり、次に到来するシリアルクロックSCLKの立ち上がりタイミングでプリセットパルス作成部400内の、D入力がD−FF410のQ出力に接続されたD−FF420のQ出力がHiになると同時にD−FF410のリセット入力がD−FF420のNQ出力に接続されているのでD−FF410のQ出力はLoに戻される。このようにして、シリアルクロックSCLKの立ち上がりから立ち上がりまでの1周期分の幅を持つプリセットパルス(D−FF420のQ出力)が作成される。
Next, as shown in FIG. 3, the LOAD pulse input signal is shifted from Lo to Hi in order to set the read mode READ. When the LOAD pulse input is shifted from Lo to Hi, the Q output of the D-
次に、このプリセットパルスによって、読み出しデータバス600に送出された読み出しデータ(TBIT7〜TBIT0)が、読み出し用シフトレジスタ部500にプリセットされる。プリセットされる期間は、シリアルクロックSCLKの1周期分であるので、その後は、シリアルクロックSCLK(の立ち上がり)で1ビットずつシフトしながら読み出し用シフトレジスタ部から読み出しデータをシリアルにシフトレジスタ550の出力として得ることができる。このとき、シフトレジスタ550の初段からの入力は、Lo(VSS)に固定されているので、最終の読み出しデータが550から出力された時点で、シフトレジスタ550の内部の値はall“0”となっている。したがって、次の読み出しデータがプリセットされるときには、読み出しデータの“1”のビットのみがプリセットされば良い。
Next, read data (TBIT7 to TBIT0) sent to the read data bus 600 is preset in the read
READモードによって入出力の方向が図1のトライステートゲート560で切り替えられるので、この読み出し用シフトレジスタ部500の出力は、シリアルデータ入出力端子11(SDATA)からSCLK毎にシリアルデータ入出力端子から出力される。
Since the input / output direction is switched by the
このようにして、読み出したいアドレスを指定してその読み出しデータをシリアル出力としてSDATA端子から得ることができる。 In this way, the address to be read can be designated and the read data can be obtained as a serial output from the SDATA terminal.
次の読み出しデータのアドレスを指定するシリアルデータのシフトインでは、LOADパルスをHiからLoへ戻し、SDATA入出力端子の方向を切り替えてシリアルデータを入力する。このとき、TBITは“1”のままで良い。また、TBITのレジスタがあるアドレスのレジスタ380は、TBIT=1でも書き込みを禁止しないので、TBITにはいつでも書き込み、TBIT=0に戻すことができる。
In the serial data shift-in designating the address of the next read data, the LOAD pulse is returned from Hi to Lo, the serial data is input by switching the direction of the SDATA input / output terminal. At this time, TBIT may remain “1”. Further, the
以上に説明をしたように、3線シリアルデータのフォーマットでシリアルデータを受信し、アドレスにしたがってシリパラ変換して複数のデータセットを格納するレジスタ群を備える書き込み(データの受信のみの)回路において、すなわちフォーマットとしての読み出しモードがない場合でも、この集積化されたシリアルデータ受信回路を、検査としてのデータ読み出しができるようにした3線シリアルデータ読み出し回路を提供する。 As described above, in a write (only data reception) circuit including a group of registers that receive serial data in the format of 3-wire serial data, serially convert it according to an address, and store a plurality of data sets. In other words, a three-wire serial data reading circuit is provided in which the integrated serial data receiving circuit can read data as a test even when there is no reading mode as a format.
従来は、3線シリアルデータ受信回路への書き込みが正しいかどうかは、このデータ読み出しを行なわないと、アナログ回路出力や、デジタル回路出力からの間接的な検査にならざるを得なかったが、本発明の3線シリアルデータ読み出し回路を半導体集積回路に搭載した場合、図4に示すように、アナログブロックやデジタルブロック、EVR用のR−2Rの入力部へ送出される各格納レジスタ(シリパラ変換レジスタ)の出力(X,Y,Z)が、正しい値かどうかを、そのデータの読み出しを行なうことができるので、容易に検査が可能である。 Conventionally, whether or not the writing to the 3-wire serial data receiving circuit is correct has to be indirect inspection from the analog circuit output or the digital circuit output unless this data reading is performed. When the 3-wire serial data reading circuit of the present invention is mounted on a semiconductor integrated circuit, as shown in FIG. 4, each storage register (serial-parallel conversion register) sent to an analog block, digital block, or EVR R-2R input unit ) Output (X, Y, Z) can be read out to check whether it is a correct value.
シリアルデータ読み出し回路は、3線シリアルのシリアルデータフォーマットで、読み出しモードが無い場合でも、シリアルデータの入出力端子から検査モードとして容易に、書き込みデータのシリアル読み出しが可能な検査回路を提供するもので、大なる効果がある。 The serial data read circuit is a three-wire serial data format, and provides a test circuit that can easily read the write data serially from the serial data input / output terminal as a test mode even when there is no read mode. There is a great effect.
11 シリアルデータ入出力端子
20 シリアルクロック入力端子
30 LOADパルス入力端子
100 シフトレジスタ
110 アドレスデータ格納部
120 レジスタデータ格納部
300 格納レジスタ部
350 読み出し信号作成部
400 プリセットパルス作成部
500 読み出し用シフトレジスタ部
550 読み出し用シフトレジスタ
600 読み出しバス
DESCRIPTION OF SYMBOLS 11 Serial data input /
Claims (5)
前記入出力端子を介して入力されたシリアルデータを格納する第1のデータ格納用レジスタと、
前記第1のデータ格納用レジスタと接続し、与えられた読み出し信号に基づき、前記第1のデータ格納用レジスタに事前に格納されたデータが送出される読み出し用バスと、
前記読み出し用バスから出力されるデータを格納する第2のデータ格納用レジスタと
を備え、
前記第2のデータ格納用レジスタに格納されたデータを前記入出力端子を介して外部に出力することを特徴とするシリアルデータ読み出し回路。 A serial data input / output terminal;
A first data storage register for storing serial data input via the input / output terminal;
A read bus connected to the first data storage register, and based on a given read signal, the data stored in advance in the first data storage register is transmitted;
A second data storage register for storing data output from the read bus,
A serial data read circuit for outputting the data stored in the second data storage register to the outside through the input / output terminal.
前記第2のデータ格納用レジスタは、前記プリセットパルスに従って前記読み出し用バスに送出されたデータを格納すると共に、格納されたデータを1ビット毎にシフトしながら出力することを特徴とする請求項1に記載のシリアルデータ読み出し回路。 A pulse signal is input, and a preset pulse signal generation unit that generates a preset pulse signal based on the pulse signal is further provided,
2. The second data storage register stores data sent to the read bus according to the preset pulse, and outputs the stored data while shifting the stored data bit by bit. The serial data reading circuit described in 1.
前記シリアルデータと同一のフォーマットを有し、且つ、アドレスのみ指定する第2のシリアルデータを前記入出力端子を介して入力する第2のステップと、
前記第2のシリアルデータで指定されたアドレスに従って、前記第1のステップで格納されたデータを前記入出力端子を介して出力する第3のステップと
を含むことを特徴とするシリアルデータ読み出し方法。 A first step of inputting first serial data via a serial data input / output terminal and storing the first serial data for each predetermined address;
A second step of inputting second serial data having the same format as the serial data and designating only an address through the input / output terminal;
And a third step of outputting the data stored in the first step via the input / output terminal according to an address designated by the second serial data.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005261547A JP2007072923A (en) | 2005-09-09 | 2005-09-09 | Serial data readout circuit and its reading method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005261547A JP2007072923A (en) | 2005-09-09 | 2005-09-09 | Serial data readout circuit and its reading method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007072923A true JP2007072923A (en) | 2007-03-22 |
Family
ID=37934290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005261547A Withdrawn JP2007072923A (en) | 2005-09-09 | 2005-09-09 | Serial data readout circuit and its reading method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007072923A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103528691A (en) * | 2013-09-24 | 2014-01-22 | 电子科技大学 | Row strobe signal generating circuit for infrared focal plane array reading circuit |
-
2005
- 2005-09-09 JP JP2005261547A patent/JP2007072923A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103528691A (en) * | 2013-09-24 | 2014-01-22 | 电子科技大学 | Row strobe signal generating circuit for infrared focal plane array reading circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5086709B2 (en) | Semiconductor memory device having data input / output error detection function | |
US7522440B2 (en) | Data input and data output control device and method | |
KR100557517B1 (en) | Method for testing semiconductor memory device and test circuit for semiconductor memory device | |
US6516430B1 (en) | Test circuit for semiconductor device with multiple memory circuits | |
US7230861B2 (en) | Semiconductor integrated circuit | |
US6898722B2 (en) | Parallel data transfer method and system of DDR divided data with associated transfer clock signal over three signal lines | |
US6810498B2 (en) | RAM functional test facilitation circuit with reduced scale | |
JP2007072923A (en) | Serial data readout circuit and its reading method | |
KR100564033B1 (en) | Semiconductor memory having a single buffer selecting input terminal and method of testing the same | |
JP2004030829A (en) | Semiconductor storage device | |
US20090303806A1 (en) | Synchronous semiconductor memory device | |
JP3606788B2 (en) | Semiconductor integrated circuit and inspection method for semiconductor integrated circuit | |
JP3102754B2 (en) | Information utilization circuit | |
JP2011138567A (en) | Semiconductor memory device | |
JP2006172623A (en) | Semiconductor device | |
JP5031393B2 (en) | Semiconductor memory device | |
JP2006228288A (en) | Semiconductor memory device | |
JP4844173B2 (en) | Serial data transfer circuit and serial data transfer method | |
JP4660115B2 (en) | Test mode setting circuit | |
JPH11250698A (en) | Parallel test circuit device of semiconductor storage and testing circuit | |
EP0398357A2 (en) | Test circuit in semiconductor memory device | |
JP2006208190A (en) | Integrated circuit and its test method | |
JP3539920B2 (en) | LSI inspection circuit | |
JP3057728B2 (en) | Semiconductor storage device | |
JP4113711B2 (en) | Semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080606 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091126 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110107 |