JP2007071750A - Current measuring circuit - Google Patents

Current measuring circuit Download PDF

Info

Publication number
JP2007071750A
JP2007071750A JP2005260419A JP2005260419A JP2007071750A JP 2007071750 A JP2007071750 A JP 2007071750A JP 2005260419 A JP2005260419 A JP 2005260419A JP 2005260419 A JP2005260419 A JP 2005260419A JP 2007071750 A JP2007071750 A JP 2007071750A
Authority
JP
Japan
Prior art keywords
potential
current
fet
source
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005260419A
Other languages
Japanese (ja)
Other versions
JP4154414B2 (en
Inventor
Shoji Haneda
正二 羽田
Hidehiro Takakusa
英博 高草
Minoru Okada
實 岡田
Haruki Wada
晴樹 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Data Ex Techno Corp
Original Assignee
NTT Data Ex Techno Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Data Ex Techno Corp filed Critical NTT Data Ex Techno Corp
Priority to JP2005260419A priority Critical patent/JP4154414B2/en
Publication of JP2007071750A publication Critical patent/JP2007071750A/en
Application granted granted Critical
Publication of JP4154414B2 publication Critical patent/JP4154414B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a precise current measuring circuit capable of providing a wide measuring range and an easy measuring operation. <P>SOLUTION: This current measuring circuit has: the first FET with a load current flowing therethrough; the first feedback means impressed with a source potential and for outputting the first control potential for controlling a gate potential thereof; the second FET with a measuring current flowing therethrough; the second feedback means impressed with a source potential thereof and for outputting the second control potential for controlling a gate potential thereof; and the third feedback means impressed with the first control potential and the second control potential in two inputs of phases reverse to each other, and for outputting the third control potential for controlling an input potential of the second feedback means to bring the second control potential into the same potential, using the first control potential as a reference. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、電力回路や電子機器等の電気回路に流れる電流を計測する電流計測回路に関し、高精度かつ広い測定レンジでの電流計測を実現する電流計測回路に関する。   The present invention relates to a current measurement circuit that measures a current flowing in an electric circuit such as a power circuit or an electronic device, and relates to a current measurement circuit that realizes current measurement in a high accuracy and wide measurement range.

電気回路に流れる電流の計測方法として、シャント抵抗器の両端の電圧降下を測定する方法が知られている。シャント抵抗器を用いる場合は、負荷電流Ｉと抵抗Ｒの積である電圧Ｖを検出することで負荷電流Ｉを測定する。この方式によるマルチテスタ等では、例えば、異なる値の抵抗Ｒをスイッチで切り替えることにより負荷電流の大小に対応する。   As a method for measuring a current flowing in an electric circuit, a method for measuring a voltage drop across a shunt resistor is known. When a shunt resistor is used, the load current I is measured by detecting the voltage V that is the product of the load current I and the resistance R. In a multi-tester or the like using this method, for example, the load current can be adjusted by switching different resistances R with switches.

また、カレントトランスを利用する方法、ホール素子を利用する方法等もある。   There are also a method using a current transformer, a method using a Hall element, and the like.

さらに、特許文献１及び２では、負荷電流をＦＥＴ(Field Effect Transisor)のドレイン・ソース間に流し、ＦＥＴのドレイン・ソース間電圧Ｖdsを測定することにより負荷電流を測定する方法を開示している。これは、ＦＥＴのドレイン・ソース間のオン抵抗Ｒdsがドレイン電流Ｉdsに対してほぼ一定であるという特性を利用したものである。この原理は、次式(1)の通りである。
Ｉd＝Ｖds／Ｒds ・・・(1)
Ｉd：ドレイン・ソース間電流（負荷電流）
Ｖds：ドレイン・ソース間電圧
Ｒds：ドレイン・ソース間オン抵抗 Further, Patent Documents 1 and 2 disclose a method of measuring a load current by passing a load current between the drain and source of an FET (Field Effect Transisor) and measuring the drain-source voltage Vds of the FET. . This utilizes the characteristic that the on-resistance Rds between the drain and source of the FET is substantially constant with respect to the drain current Ids. This principle is as shown in the following formula (1).
Id = Vds / Rds ... (1)
Id: drain-source current (load current)
Vds: drain-source voltage Rds: drain-source on-resistance

上記のＦＥＴ方式では、ゲート電圧によりオン抵抗Ｒdを所定値に設定する。従って、負荷電流の大きさに応じて測定に適した出力電圧が得られるオン抵抗Ｒdsとするためにゲート電圧を設定する。よって、ゲート電圧により負荷電流の大小に対応できる。
特開平６−２０１７３８号公報 特開平７−１９８７５８号公報 In the FET method, the on-resistance Rd is set to a predetermined value by the gate voltage. Therefore, the gate voltage is set in order to obtain an on-resistance Rds that can obtain an output voltage suitable for measurement according to the magnitude of the load current. Therefore, the magnitude of the load current can be accommodated by the gate voltage.
JP-A-6-201738 JP-A-7-198758

しかしながら、従来の電流計測方法はいずれも測定レンジに制限があり、例えば１μＡ〜１００Ａといった広範囲の電流を１つの回路で測定可能なものは実現されていない。   However, any of the conventional current measurement methods has a limitation on the measurement range, and for example, a method capable of measuring a wide range of current such as 1 μA to 100 A with one circuit has not been realized.

シャント抵抗器において一定の抵抗値を用いる場合は、その抵抗値に対して十分大きな電流であれば高い精度で電流Ｉを測定することができるが、微小電流の測定時には電圧Ｖが小さくなり、高精度の電流測定は困難となる。また、一定の抵抗値(例えば１Ω)の測定レンジ(例えば１〜１０Ａ)において、シャント抵抗器で発生する電力損失Ｉ２Ｒの変化(例えば１〜１００Ｗ)は非常に大きく、特に大電流では大きな電力損失となる。さらに、測定レンジ切り替えのために複数の抵抗値を切り替えるとき、電流路が遮断される。またさらに、マルチテスタ等では、大電流を測定する場合はスイッチ接点の電流容量の制限や接触抵抗の影響があるため、大電流測定用にスイッチ接点のない専用の端子を備えている。従って、大電流測定の場合には専用の端子に接続し替える操作が必要となり煩雑である。 When a constant resistance value is used in the shunt resistor, the current I can be measured with high accuracy if the current is sufficiently large with respect to the resistance value. Accurate current measurement becomes difficult. Further, in a measurement range (for example, 1 to 10 A) of a constant resistance value (for example, 1Ω), the change (for example, 1 to 100 W) of the power loss I 2 R generated by the shunt resistor is very large, particularly at a large current. Power loss. Furthermore, when switching a plurality of resistance values for switching the measurement range, the current path is interrupted. Furthermore, a multi-tester or the like is provided with a dedicated terminal without a switch contact for measuring a large current because of the limitation of the current capacity of the switch contact and the influence of contact resistance when measuring a large current. Therefore, in the case of measuring a large current, an operation for switching to a dedicated terminal is necessary, which is complicated.

カレントトランスやホール素子を利用する方法は、電流が発生する磁界の強さに基づいて電流計測するため、大きな電流領域では出力電圧の飽和により、また小さな電流領域では測定精度によって測定レンジが制限されることとなる。   The current transformer and Hall element methods measure current based on the strength of the magnetic field generated by the current, so the measurement range is limited by the output voltage saturation in the large current region and by the measurement accuracy in the small current region. The Rukoto.

ＦＥＴのドレイン・ソース間電圧Ｖdsによって電流を測定する方法では、ＦＥＴの特性により大電流領域でオン抵抗Ｒdsが一定領域ではなくなることにより測定レンジが制限され、小さな電流領域では測定精度によって測定レンジが制限されることとなる。   In the method of measuring the current using the FET drain-source voltage Vds, the measurement range is limited by the fact that the on-resistance Rds is not constant in the large current region due to the characteristics of the FET, and the measurement range is limited by the measurement accuracy in the small current region. It will be limited.

また、ＦＥＴ方式では、測定精度を高めるためには、ドレイン・ソース間のオン抵抗Ｒdsを高精度に設定しなければならないが、オン抵抗Ｒdsを決定するゲート電圧をどのように高精度に設定しても、オン抵抗Ｒdsは一意に決定されない。これは、個々のＦＥＴの特性にばらつきがあることに起因しており、ゲート電圧の精度を高めることによってはオン抵抗Ｒdsの高精度化は達成できない。   In addition, in the FET method, in order to increase the measurement accuracy, the drain-source on-resistance Rds must be set with high accuracy, but the gate voltage that determines the on-resistance Rds is set with high accuracy. However, the on-resistance Rds is not uniquely determined. This is due to variations in the characteristics of individual FETs, and it is impossible to achieve high accuracy of the on-resistance Rds by increasing the accuracy of the gate voltage.

さらに、ＦＥＴ個体の特性上、ゲート電圧をパラメータとしたドレイン・ソース間電圧Ｖdsとドレイン電流Ｉdとの関係は非線形である。これは、ゲート電圧及びドレイン電流Ｉdのいずれの変動に対しても、オン抵抗Ｒdsが非線形に変動することを意味する。従って、一個体のみでこの本質的な非線形性を解消することは不可能である。   Furthermore, the relationship between the drain-source voltage Vds using the gate voltage as a parameter and the drain current Id is nonlinear due to the characteristics of each FET. This means that the on-resistance Rds fluctuates nonlinearly with respect to any fluctuations in the gate voltage and the drain current Id. Therefore, it is impossible to eliminate this intrinsic non-linearity with only one individual.

またさらに、ドレイン・ソース間のオン抵抗Ｒdsの温度特性は正特性を有するため、同一ゲート電圧であっても温度によりオン抵抗Ｒdsは変化する。これらの要因から、ＦＥＴのドレイン・ソース間電圧Ｖdsによる電流計測方法の高精度化は困難であった。   Furthermore, since the temperature characteristic of the drain-source on-resistance Rds has a positive characteristic, the on-resistance Rds varies with temperature even at the same gate voltage. Due to these factors, it has been difficult to improve the accuracy of the current measurement method using the drain-source voltage Vds of the FET.

斯かる現状に鑑み本発明は、簡易な構成によって広範囲の測定レンジと容易な測定操作を実現した高精度の電流計測回路を提供することを目的とする。   In view of such a current situation, an object of the present invention is to provide a highly accurate current measurement circuit that realizes a wide measurement range and easy measurement operation with a simple configuration.

上記の目的を達成するべく本発明は以下の構成を提供する。
（１）請求項１に係る発明は、負荷電流を計測する電流計測回路において、
ソースからドレインへまたはドレインからソースへ負荷電流が流れる第１ＦＥＴと、
前記負荷電流により前記第１ＦＥＴのソースまたはドレインに生じる電位を第１入力として印加され、該第１ＦＥＴのゲート電位を制御するための第１制御電位を出力する第１フィードバック手段と、
ソースからドレインへまたはドレインからソースへ前記負荷電流に対応して計測用電流が流れる第２ＦＥＴと、
前記計測用電流により前記第２ＦＥＴのソースまたはドレインに生じる電位を第２入力として印加され、該第２ＦＥＴのゲート電位を制御するための第２制御電位を出力する第２フィードバック手段と、
互いに逆相の第３入力と第４入力とを具備し前記第１制御電位を該第３入力として印加されると共に前記第２制御電位を該第４入力として印加され、かつ該第３入力の電位を基準として該第４入力の電位を該第３入力の電位と同電位とするように、前記第２フィードバック手段の前記第２入力の電位を制御するための第３制御電位を出力する第３フィードバック手段とを有し、
前記第３制御電位を用いて計測を行うことを特徴とする。 In order to achieve the above object, the present invention provides the following configurations.
(1) The invention according to claim 1 is a current measuring circuit for measuring a load current,
A first FET through which a load current flows from source to drain or from drain to source;
First feedback means for applying a potential generated at the source or drain of the first FET by the load current as a first input and outputting a first control potential for controlling the gate potential of the first FET;
A second FET in which a measurement current flows from the source to the drain or from the drain to the source in response to the load current;
A second feedback means for applying a potential generated at the source or drain of the second FET by the measurement current as a second input and outputting a second control potential for controlling the gate potential of the second FET;
A third input and a fourth input that are out of phase with each other, wherein the first control potential is applied as the third input and the second control potential is applied as the fourth input; Outputting a third control potential for controlling the potential of the second input of the second feedback means so that the potential of the fourth input is the same as the potential of the third input with reference to the potential. 3 feedback means,
Measurement is performed using the third control potential.

（２）請求項２に係る発明は、請求項１の電流計測回路において、前記第１ＦＥＴと前記第２ＦＥＴとは、ソース電流またはドレイン電流の変化及びゲート電位の変化に対するソース・ドレイン間またはドレイン・ソース間のオン抵抗の変化特性が同一であることを特徴とする。 (2) According to a second aspect of the present invention, in the current measuring circuit according to the first aspect, the first FET and the second FET are configured such that the source-drain current or the drain- The on-resistance variation characteristics between the sources are the same.

（３）請求項３に係る発明は、請求項１または２の電流計測回路において、前記第１ＦＥＴと前記第２ＦＥＴとは、温度変化に対するソース・ドレイン間またはドレイン・ソース間のオン抵抗の変化特性が同一であることを特徴とする。 (3) The invention according to claim 3 is the current measurement circuit according to claim 1 or 2, wherein the first FET and the second FET have a change characteristic of on-resistance between source and drain or between drain and source with respect to temperature change. Are the same.

（４）請求項４に係る発明は、請求項１〜３のいずれかの電流計測回路において、前記第３制御電位が印加されて前記計測用電流が流れ、該計測用電流による計測用抵抗の両端電圧降下により計測を行うことを特徴とする。 (4) The invention according to claim 4 is the current measurement circuit according to any one of claims 1 to 3, wherein the third control potential is applied and the measurement current flows, and the measurement resistance caused by the measurement current is reduced. It is characterized in that measurement is performed by voltage drop across the both ends.

（５）請求項５に係る発明は、請求項４の電流計測回路において、前記計測用抵抗の値を変化させることにより、前記負荷電流の計測レンジを変化させることを特徴とする。 (5) The invention according to claim 5 is characterized in that, in the current measurement circuit according to claim 4, the measurement range of the load current is changed by changing the value of the measurement resistor.

（６）請求項６に係る発明は、請求項１〜５のいずれかの電流計測回路において、前記第１ＦＥＴ及び前記第２ＦＥＴのドレインを接地することを特徴とする。 (6) The invention according to claim 6 is characterized in that, in the current measurement circuit according to any one of claims 1 to 5, the drains of the first FET and the second FET are grounded.

（７）請求項７に係る発明は、請求項１〜６のいずれかの電流計測回路を内蔵したことを特徴とする集積回路素子である。 (7) The invention according to claim 7 is an integrated circuit element including the current measuring circuit according to any one of claims 1 to 6.

・請求項１に係る電流計測回路では、第１及び第２の２つのＦＥＴを用い、第１ＦＥＴのソースとドレインの間に負荷電流が流れる一方、第２ＦＥＴのソースとドレインの間に負荷電流に対応して計測用電流が流れる。この負荷電流と計測用電流との比例関係を実現し、かつ第１ＦＥＴの非線形特性による測定精度への影響を解消するように第１〜第３の３つのフィードバック手段が組み合わされている。この結果、第３フィードバック手段の出力電位である第３制御電位を用いて負荷電流の値を計測することができる。 The current measuring circuit according to claim 1 uses the first and second FETs, and the load current flows between the source and drain of the first FET, while the load current flows between the source and drain of the second FET. Correspondingly, measurement current flows. The first to third three feedback means are combined so as to realize the proportional relationship between the load current and the measurement current and eliminate the influence on the measurement accuracy due to the nonlinear characteristic of the first FET. As a result, the load current value can be measured using the third control potential which is the output potential of the third feedback means.

本発明の原理は、負荷電流が第１ＦＥＴのソースからドレインへ流れるように接続した場合も、その逆に流れるように接続した場合も同様である。従って、ソースからドレインへ負荷電流が流れる場合を例として説明する。先ず、第１のフィードバック手段は、負荷電流が流れる第１ＦＥＴのソース・ドレイン間のオン抵抗による電圧降下に相当する第１ＦＥＴのソース電位を第１入力として入力される。そして第１ＦＥＴのソース電位を均衡状態とするように、第１ＦＥＴのゲート電位を制御するための第１制御電位を出力する。この第１制御電位によりゲート電位が変化したときの第１ＦＥＴのソース・ドレイン間抵抗によりソース電位が変化し、再び第１フィードバック手段に入力され、第１制御電位が再び出力され、第１ＦＥＴのゲート電位を制御するために印加される。このフィードバックが一連の動作として実行されることにより、一定の負荷電流において第１ＦＥＴのソース電位、ゲート電位及びソース・ドレイン間抵抗がある一定の値をとり均衡状態となる。   The principle of the present invention is the same when the connection is made so that the load current flows from the source to the drain of the first FET and vice versa. Therefore, a case where a load current flows from the source to the drain will be described as an example. First, the first feedback means receives, as a first input, the source potential of the first FET corresponding to a voltage drop due to the on-resistance between the source and drain of the first FET through which the load current flows. Then, a first control potential for controlling the gate potential of the first FET is output so that the source potential of the first FET is in an equilibrium state. When the gate potential is changed by the first control potential, the source potential is changed by the resistance between the source and the drain of the first FET, is input again to the first feedback means, the first control potential is output again, and the gate of the first FET is changed. Applied to control the potential. By executing this feedback as a series of operations, the source potential, the gate potential, and the source-drain resistance of the first FET take a certain value at a certain load current and become an equilibrium state.

第２フィードバック手段は、第１フィードバック手段と同様のフィードバック動作を行うと同時に第３フィードバック手段によっても制御されるように構成されている。第１フィードバック手段と同様のフィードバック手段については、次の通りである。第２ＦＥＴのソースからドレインへ流れる電流（これを「計測用電流」と称する）により第２ＦＥＴのソース電位が生じ、第２フィードバック手段は、第２ＦＥＴのソース電位を第２入力として入力され、第２ＦＥＴのゲート電位を制御するための第２制御電位を出力する。第１フィードバック手段と同様に、一定の計測用電流において第２ＦＥＴのソース電位、ゲート電位及びソース・ドレイン間抵抗がある一定の値をとり均衡状態となる。
第１ＦＥＴと第２ＦＥＴは、計測用電流が負荷電流に対応して流れるように選択されている。「対応して」とは、計測用電流が負荷電流の変動に追随して変動し、かつ本発明の各フィードバック手段が働いて均衡状態となったときの計測用電流が負荷電流に比例するという意味である。 The second feedback means is configured to perform the same feedback operation as the first feedback means and at the same time be controlled by the third feedback means. Feedback means similar to the first feedback means are as follows. A current flowing from the source to the drain of the second FET (referred to as “measurement current”) generates the source potential of the second FET, and the second feedback means receives the source potential of the second FET as a second input, A second control potential for controlling the gate potential is output. Similar to the first feedback means, the source potential, the gate potential, and the source-drain resistance of the second FET take a certain value and reach an equilibrium state at a constant measurement current.
The first FET and the second FET are selected so that the measurement current flows corresponding to the load current. “Correspondingly” means that the current for measurement fluctuates following the fluctuation of the load current, and that the current for measurement when each feedback means of the present invention is in an equilibrium state is proportional to the load current. Meaning.

第３フィードバック手段は、第１フィードバック手段及び第２フィードバック手段と連係しており、かつ第２フィードバック手段の出力である上記の第２制御電位を制御するフィードバック動作を行う。上記の第１フィードバック手段の出力である第１制御電位、及び第２フィードバック手段の出力である第２制御電位が、第３フィードバック手段の互いに逆相である第３入力及び第４入力としてそれぞれ印加される。つまり、第３入力及び第４入力のうち、一方に印加される入力電位は同極性の出力電位として反映され、他方に印加される入力電位は逆極性の出力電位として反映される。すなわち、これら第３入力と第４入力にそれぞれ印加される２つの入力電位は、第３フィードバック手段の出力電位において互いに逆極性で重ね合わされることとなる。   The third feedback means is linked to the first feedback means and the second feedback means and performs a feedback operation for controlling the second control potential, which is the output of the second feedback means. The first control potential, which is the output of the first feedback means, and the second control potential, which is the output of the second feedback means, are applied as the third input and the fourth input which are opposite in phase to the third feedback means. Is done. That is, the input potential applied to one of the third input and the fourth input is reflected as an output potential having the same polarity, and the input potential applied to the other is reflected as an output potential having the opposite polarity. That is, the two input potentials respectively applied to the third input and the fourth input are superimposed with opposite polarities at the output potential of the third feedback means.

そして、第３フィードバック手段は、第３入力（第１制御電位）を基準として第４入力（第２制御電位）の電位をこれと同電位とするように、第２フィードバック手段の第２入力の電位を制御するための第３制御電位を出力する。第３フィードバック手段のフィードバック動作により均衡状態となったとき、第１ＦＥＴと第２ＦＥＴのゲート電位は同電位となり、第１ＦＥＴと第２ＦＥＴのソース電位も同電位で一定に定まる。このときの第３制御電位を用いて計測を行うことができる。   Then, the third feedback means uses the second input of the second feedback means so that the potential of the fourth input (second control potential) is the same potential with respect to the third input (first control potential). A third control potential for controlling the potential is output. When the balanced state is obtained by the feedback operation of the third feedback means, the gate potentials of the first FET and the second FET are the same, and the source potentials of the first FET and the second FET are also fixed at the same potential. Measurement can be performed using the third control potential at this time.

上記第１〜第３のフィードバック手段のフィードバック動作により均衡状態が達成されたときの負荷電流と計測用電流の比は、負荷電流が変化しても一定に保持される。第１ＦＥＴと第２ＦＥＴは、この関係を保持する特性をもつように選択されている。一対の第１ＦＥＴと第２ＦＥＴの組合せがこの関係を保持する限りにおいて、第１ＦＥＴ（または第２ＦＥＴ）自体の個体特性のばらつきを考慮する必要はなくなる。   The ratio of the load current to the measurement current when the equilibrium state is achieved by the feedback operation of the first to third feedback means is kept constant even when the load current changes. The first FET and the second FET are selected so as to have a characteristic that maintains this relationship. As long as the combination of the pair of first FET and second FET maintains this relationship, it is not necessary to consider variation in individual characteristics of the first FET (or second FET) itself.

また、負荷電流が変化すると、第１ＦＥＴのゲート電位が大きく変化し、ソース・ドレイン間抵抗も大きく変化するが、例えば、負荷電流が大きくなればゲート電位が上がりソース・ドレイン間抵抗が小さくなる傾向で変化する。このことは、負荷電流が大きくなってもソース・ドレイン間抵抗が小さくなることで第１ＦＥＴにおける電力消費が大きく増大しない、つまり電力消費の自己制御機構を有することを意味する（第２ＦＥＴについても同様）。この点で、一定の抵抗値の両端電圧降下を測定する従来方式に対して大きな利点がある。   When the load current changes, the gate potential of the first FET changes greatly, and the source-drain resistance also changes greatly. For example, when the load current increases, the gate potential increases and the source-drain resistance tends to decrease. It changes with. This means that even if the load current increases, the resistance between the source and the drain decreases, so that the power consumption in the first FET does not increase greatly, that is, it has a self-control mechanism for power consumption (the same applies to the second FET). ). In this respect, there is a significant advantage over the conventional method of measuring the voltage drop across a certain resistance value.

・請求項２に係る電流計測回路では、第１ＦＥＴと第２ＦＥＴとが、ソース電流（またはドレイン電流）の変化及びゲート電位の変化に対するソース・ドレイン間（またはドレイン・ソース間）のオン抵抗の変化特性すなわち非線形性が同一である。
均衡状態にある負荷電流の値が変化したとき、上記フィードバック手段が働いて、第１ＦＥＴと第２ＦＥＴのそれぞれのソース電位及びゲート電位は、再び均衡状態となる（両ＦＥＴのソース電位同士、ゲート電位同士はやはり同電位である）。このときの両ＦＥＴのソース・ドレイン間抵抗は別の値に変化している。ここで、第１ＦＥＴのソース電位は負荷電流とそのソース・ドレイン間抵抗の積であり、一方、第２ＦＥＴのソース電位は計測用電流とそのソース・ドレイン間抵抗の積である。従って、負荷電流が変化したときの両ＦＥＴのソース・ドレイン間抵抗の変化特性が同一であれば、負荷電流と計測用電流の比は不変に保持される。 In the current measuring circuit according to claim 2, the first FET and the second FET have a change in the on-resistance between the source and the drain (or between the drain and the source) with respect to a change in the source current (or drain current) and a change in the gate potential. The characteristics, i.e. non-linearity, are the same.
When the value of the load current in the balanced state changes, the feedback means works, and the source potential and the gate potential of each of the first FET and the second FET become balanced again (the source potentials of both FETs, the gate potentials). They are also at the same potential). At this time, the resistance between the source and drain of both FETs changes to another value. Here, the source potential of the first FET is the product of the load current and its source-drain resistance, while the source potential of the second FET is the product of the measurement current and its source-drain resistance. Therefore, if the change characteristics of the resistance between the source and drain of both FETs when the load current changes are the same, the ratio between the load current and the measurement current is maintained unchanged.

つまり、本回路では、第３フィードバック手段により、第１ＦＥＴのもつ個体特性の非線形性と、第２ＦＥＴのもつそれとが完全に相殺されるため、負荷電流と計測用電流の比には影響を及ぼさない。これにより、ＦＥＴの個体特性の非線形性、特にソース電流及びゲート電位に対するソース・ドレイン間抵抗の非線形性による誤差を全く含まない、高精度の電流計測回路が実現される。   That is, in this circuit, the non-linearity of the individual characteristics of the first FET and that of the second FET are completely canceled out by the third feedback means, so that the ratio between the load current and the measurement current is not affected. . This realizes a highly accurate current measurement circuit that does not include any errors due to the nonlinearity of the individual characteristics of the FET, particularly the nonlinearity of the resistance between the source and drain with respect to the source current and the gate potential.

・請求項３に係る電流計測回路では、第１ＦＥＴと第２ＦＥＴとは、温度変化に対するソース・ドレイン間（またはドレイン・ソース間）のオン抵抗の変化特性が同一である。これにより、両ＦＥＴの温度環境を共通とすれば、各ＦＥＴの温度変化に対するソース・ドレイン間抵抗の変化を完全に相殺することができ、高精度の電流計測回路が実現される。 In the current measurement circuit according to claim 3, the first FET and the second FET have the same on-resistance change characteristics between the source and the drain (or between the drain and the source) with respect to a temperature change. Thereby, if the temperature environment of both FETs is made common, the change in resistance between the source and the drain with respect to the temperature change of each FET can be completely canceled, and a highly accurate current measurement circuit is realized.

・請求項４に係る電流計測回路では、計測用電流を所定の計測用抵抗に流せば、均衡状態におけるその両端電圧降下を計測することにより負荷電流を計測することができる。 In the current measuring circuit according to the fourth aspect, the load current can be measured by measuring the voltage drop across the balanced state when the measuring current is passed through the predetermined measuring resistor.

・請求項５に係る電流計測回路では、請求項４における計測用抵抗の値を変化させることにより、負荷電流の計測レンジを変化させる。これにより広範囲の電流計測が可能となる。従来のシャント抵抗方式では、負荷電流の電流路であるシャント抵抗を変更して計測レンジの切り替えを行うため、切り替え時に負荷電流の遮断が生じるが、本回路では、負荷電流の電流路（第１ＦＥＴのソース・ドレイン間またはドレイン・ソース間）を遮断することなく計測レンジの切り替えができる。 In the current measuring circuit according to claim 5, the measurement range of the load current is changed by changing the value of the measuring resistor according to claim 4. This enables a wide range of current measurements. In the conventional shunt resistance method, the shunt resistance that is the current path of the load current is changed to switch the measurement range, so that the load current is interrupted at the time of switching. In this circuit, the current path of the load current (first FET) The measurement range can be switched without interrupting the source / drain or drain / source).

・請求項６に係る電流計測回路では、第１ＦＥＴ及び第２ＦＥＴのドレインを接地する。両ＦＥＴのドレイン同士を強固に温度結合させることができ、両ＦＥＴのソース・ドレイン間抵抗をよりいっそう安定化させることができ、より高精度の電流測定を実現できる。 In the current measuring circuit according to claim 6, the drains of the first FET and the second FET are grounded. The drains of both FETs can be strongly temperature-coupled, the resistance between the source and drain of both FETs can be further stabilized, and more accurate current measurement can be realized.

・請求項７に係る集積回路素子は、請求項１〜６のいずれかの電流計測回路を内蔵したものである。これにより、コンパクト化、製造コストの低減、省電力消費等を図ることができる。 An integrated circuit element according to a seventh aspect includes the current measuring circuit according to any one of the first to sixth aspects. Thereby, downsizing, reduction of manufacturing cost, power saving consumption, and the like can be achieved.

（１）回路構成
図１は、本発明による電流計測回路の基本構成回路図である。本回路は、Ｑ１及びＱ２で示す２つのＮチャネル型ＦＥＴ並びにＯＰ１〜ＯＰ３で示す３つの演算増幅器を主たる構成要素とする。本回路は、被測定電流路から流れ込む（矢印の方向）負荷電流ｉd1を計測するためのものであり、負荷電流ｉd1の大きさに対応する計測出力電圧は、計測用電流ｉd2が流れる計測用抵抗Ｒxの両端間電圧Ｖoutとして得られる。 (1) Circuit Configuration FIG. 1 is a basic configuration circuit diagram of a current measuring circuit according to the present invention. This circuit mainly includes two N-channel FETs indicated by Q1 and Q2 and three operational amplifiers indicated by OP1 to OP3. This circuit is for measuring the load current id1 flowing in the measured current path (in the direction of the arrow), and the measurement output voltage corresponding to the magnitude of the load current id1 is the resistance for measurement through which the measurement current id2 flows. It is obtained as the voltage Vout across Rx.

第１のＦＥＴＱ１のソースは負荷電流ｉd1の入力端子へ接続され、ドレインは接地される。よって負荷電流ｉd1は、ＦＥＴＱ１のソースからドレインへと流れる(ＦＥＴＱ１のソース電流)。図示の回路では、この方向へ流れる電流のみ（すなわち直流のみ）を計測できる。さらに、ＦＥＴＱ１のソースは、適宜の入力抵抗を介して演算増幅器ＯＰ１の非反転入力ＩＮ１に接続されている。すなわち、ＦＥＴＱ１のソース電位Ｖs1が演算増幅器ＯＰ１の非反転入力ＩＮ１（第１入力）に入力される。ＦＥＴＱ１のゲートは、演算増幅器ＯＰ１の出力に接続されている。   The source of the first FET Q1 is connected to the input terminal of the load current id1, and the drain is grounded. Therefore, the load current id1 flows from the source to the drain of the FET Q1 (source current of the FET Q1). In the illustrated circuit, only the current flowing in this direction (that is, only DC) can be measured. Further, the source of the FET Q1 is connected to the non-inverting input IN1 of the operational amplifier OP1 through an appropriate input resistance. That is, the source potential Vs1 of the FET Q1 is input to the non-inverting input IN1 (first input) of the operational amplifier OP1. The gate of the FET Q1 is connected to the output of the operational amplifier OP1.

尚、図１の回路において、ＦＥＴＱ１のソースとドレインを入れ替えて接続してもよい。その場合、ドレインからソースへ負荷電流ｉd1が流れ（ＦＥＴＱ１のドレイン電流）、ドレイン電位が演算増幅器ＯＰ１の非反転入力ＩＮ１に入力される。   In the circuit of FIG. 1, the source and drain of the FET Q1 may be switched and connected. In that case, the load current id1 flows from the drain to the source (the drain current of the FET Q1), and the drain potential is input to the non-inverting input IN1 of the operational amplifier OP1.

演算増幅器ＯＰ１は、反転入力と出力との間にフィードバック抵抗Ｒ２が接続されかつ反転入力と接地点との間に抵抗Ｒ１が接続されている。これにより、演算増幅器ＯＰ１は、増幅率１＋Ｒ２／Ｒ１の非反転増幅器を構成する。そして演算増幅器ＯＰ１の出力は、ＦＥＴＱ１のゲートへ接続されると同時に、適宜の入力抵抗を介して演算増幅器ＯＰ３の非反転入力ＩＮ３（第３入力）に接続される。   In the operational amplifier OP1, a feedback resistor R2 is connected between the inverting input and the output, and a resistor R1 is connected between the inverting input and the ground point. Thus, the operational amplifier OP1 constitutes a non-inverting amplifier with an amplification factor of 1 + R2 / R1. The output of the operational amplifier OP1 is connected to the gate of the FET Q1, and at the same time is connected to the non-inverting input IN3 (third input) of the operational amplifier OP3 through an appropriate input resistance.

第２のＦＥＴＱ２のソースは、適宜の入力抵抗を介して演算増幅器ＯＰ２の非反転入力ＩＮ２（第２入力）に接続されている。すなわち、ＦＥＴＱ２のソース電位Ｖs2が演算増幅器ＯＰ２の非反転入力ＩＮ２に入力される。ＦＥＴＱ２のドレインは接地される。ＦＥＴＱ２のゲートは演算増幅器ＯＰ２の出力に接続されている。   The source of the second FET Q2 is connected to the non-inverting input IN2 (second input) of the operational amplifier OP2 through an appropriate input resistance. That is, the source potential Vs2 of the FET Q2 is input to the non-inverting input IN2 of the operational amplifier OP2. The drain of the FET Q2 is grounded. The gate of the FET Q2 is connected to the output of the operational amplifier OP2.

演算増幅器ＯＰ２は、反転入力と出力との間にフィードバック抵抗Ｒ２が接続されかつ反転入力と接地点との間に抵抗Ｒ１が接続されている。これにより、演算増幅器ＯＰ２は、演算増幅器ＯＰ１と同じく増幅率１＋Ｒ２／Ｒ１の非反転増幅器を構成する。そして演算増幅器ＯＰ２の出力は、ＦＥＴＱ２のゲートへ接続されると同時に、適宜の入力抵抗を介して演算増幅器ＯＰ３の反転入力ＩＮ４（第４入力）に接続される。   In the operational amplifier OP2, a feedback resistor R2 is connected between the inverting input and the output, and a resistor R1 is connected between the inverting input and the ground point. As a result, the operational amplifier OP2 constitutes a non-inverting amplifier having an amplification factor of 1 + R2 / R1 as with the operational amplifier OP1. The output of the operational amplifier OP2 is connected to the gate of the FET Q2, and at the same time, connected to the inverting input IN4 (fourth input) of the operational amplifier OP3 through an appropriate input resistance.

上記の通り、演算増幅器ＯＰ３の非反転入力ＩＮ３へは演算増幅器ＯＰ１の出力電位Ｖop1が印加され、反転入力ＩＮ４へは演算増幅器ＯＰ２の出力電位Ｖop2が印加される。演算増幅器ＯＰ３の出力は、計測用抵抗Ｒx及び適宜の入力抵抗を介して演算増幅器ＯＰ２の非反転入力ＩＮ２に接続される。さらに計測用抵抗Ｒxの一端は、ＦＥＴＱ２のソースと接続される。すなわち、計測用抵抗Ｒxと、ＦＥＴＱ２のソース・ドレイン間抵抗とは直列となり、演算増幅器ＯＰ３の出力電位Ｖop3がこの直列接続要素に印加されることにより計測用電流ｉd2が流れることとなる（ＦＥＴＱ２のソース電流）。   As described above, the output potential Vop1 of the operational amplifier OP1 is applied to the non-inverting input IN3 of the operational amplifier OP3, and the output potential Vop2 of the operational amplifier OP2 is applied to the inverting input IN4. The output of the operational amplifier OP3 is connected to the non-inverting input IN2 of the operational amplifier OP2 through the measurement resistor Rx and an appropriate input resistance. Furthermore, one end of the measurement resistor Rx is connected to the source of the FET Q2. That is, the measurement resistor Rx and the source-drain resistance of the FET Q2 are in series, and the measurement current id2 flows when the output potential Vop3 of the operational amplifier OP3 is applied to this series connection element (the FET Q2 Source current).

また、ＦＥＴＱ１のソースとドレインを入れ替えて接続する場合は、ＦＥＴＱ２についてもソースとドレインを入れ替えて接続する。その場合、ドレインからソースへ計測用電流ｉd2が流れ（ＦＥＴＱ２のドレイン電流）、ドレイン電位が演算増幅器ＯＰ２の非反転入力ＩＮ２に入力される。   When the source and drain of the FET Q1 are switched and connected, the source and drain of the FET Q2 are also switched and connected. In this case, the measurement current id2 flows from the drain to the source (the drain current of the FET Q2), and the drain potential is input to the non-inverting input IN2 of the operational amplifier OP2.

尚、ＦＥＴＱ１は、負荷電流ｉd1が流れる測定用電流路であるから、大電流計測を行う場合は大電流容量のものが必要であるのに対し、ＦＥＴＱ２はＦＥＴＱ１の非線形特性相殺用、かつ電流計測用であるから大電流用である必要はなく、また、測定電力損を回避すべく小電流用とする。   The FET Q1 is a measurement current path through which the load current id1 flows. Therefore, when measuring a large current, a FET with a large current capacity is necessary. On the other hand, the FET Q2 is for canceling the nonlinear characteristic of the FET Q1 and measuring the current. Therefore, it is not necessary to use a large current, and a small current is used to avoid a measurement power loss.

さらに、ＦＥＴＱ１とＦＥＴＱ２とは、ソース電流（またはドレイン電流）及びゲート電位の変化に対するソース・ドレイン間（またはドレイン・ソース間）のオン抵抗の変化特性が同一であるように選択される。これは、後述する本回路の動作により高精度の電流計測を実現するための要件である。同様の理由から、ＦＥＴＱ１とＦＥＴＱ２とは、温度変化に対するソース・ドレイン間（またはドレイン・ソース間）のオン抵抗の変化特性が同一であることが好適である。   Further, the FET Q1 and the FET Q2 are selected so that the change characteristics of the on-resistance between the source and the drain (or between the drain and the source) with respect to changes in the source current (or drain current) and the gate potential are the same. This is a requirement for realizing highly accurate current measurement by the operation of the circuit described later. For the same reason, it is preferable that the FETQ1 and the FETQ2 have the same on-resistance change characteristics between the source and the drain (or between the drain and the source) with respect to a temperature change.

（２）回路動作
本回路は、負荷電流ｉd1に対して常に同じ比率で計測用電流ｉd2が流れるように動作する３つの演算増幅器によるフィードバック手段を有している。よって、初期状態から負荷電流ｉd1が流れ始めたとき、あるいは、負荷電流ｉd1が一定の値から別の値に変化したときは、これらのフィードバック手段が動作し、過渡状態を経て均衡状態へと移行する。実際には、均衡状態への移行に要する時間は、実時間電流計測に支障がない程度に短時間である。この均衡状態において電流計測が行われる。 (2) Circuit Operation This circuit has feedback means by three operational amplifiers that operate so that the measurement current id2 always flows at the same ratio to the load current id1. Therefore, when the load current id1 starts to flow from the initial state, or when the load current id1 changes from a certain value to another value, these feedback means operate and shift to the equilibrium state through the transient state. To do. Actually, the time required to shift to the equilibrium state is short enough that there is no problem in real-time current measurement. Current measurement is performed in this equilibrium state.

（２−１）初期状態から均衡状態へのＦＥＴＱ１、演算増幅器ＯＰ１の過渡動作
初期状態では、ＦＥＴＱ１はオフ状態である。すなわち、ＦＥＴＱ１のソース・ドレイン間の電流路は遮断されている（ソース・ドレイン間抵抗Ｒds1は無限大）。被測定電流路がＦＥＴＱ１のソースに接続された瞬間は、ＦＥＴＱ１のソース電位Ｖs1は、負荷の電位と同電位である。このソース電位Ｖs1は、演算増幅器ＯＰ１の非反転入力ＩＮ１に入力され、演算増幅器ＯＰ１の所定の増幅率１＋Ｒ２／Ｒ１で増幅される。この増幅された出力電位Ｖop1が、ＦＥＴＱ１のゲート電位Ｖg1を制御するために印加される。増幅率１＋Ｒ２／Ｒ１を十分大きく設定すれば、演算増幅器ＯＰ１の当初の出力電位Ｖop1は自己に供給される電源電圧の最大電位付近まで上昇しようとし、この電位がゲートに供給されるＦＥＴＱ１は直ちに、あるソース・ドレイン間抵抗Ｒds1をもって導通する。尚、後述するフィードバック動作により、演算増幅器ＯＰ１の出力電位Ｖop1は瞬時に均衡状態の電位となるため、実際に必ず最大電位まで上昇するわけではない。 (2-1) Transient operation of FET Q1 and operational amplifier OP1 from the initial state to the balanced state In the initial state, FET Q1 is in the off state. That is, the current path between the source and drain of the FET Q1 is cut off (the source-drain resistance Rds1 is infinite). At the moment when the current path to be measured is connected to the source of the FET Q1, the source potential Vs1 of the FET Q1 is the same as the potential of the load. This source potential Vs1 is input to the non-inverting input IN1 of the operational amplifier OP1, and is amplified at a predetermined amplification factor 1 + R2 / R1 of the operational amplifier OP1. This amplified output potential Vop1 is applied to control the gate potential Vg1 of the FET Q1. If the amplification factor 1 + R2 / R1 is set sufficiently large, the initial output potential Vop1 of the operational amplifier OP1 tends to rise to the vicinity of the maximum potential of the power supply voltage supplied to itself, and the FETQ1 supplied to the gate immediately It conducts with a certain source-drain resistance Rds1. Note that the output potential Vop1 of the operational amplifier OP1 instantaneously becomes a balanced potential due to a feedback operation described later, and therefore does not always rise to the maximum potential in practice.

ＦＥＴＱ１のソース電位Ｖs1は、負荷電流ｉd1とソース・ドレイン間抵抗Ｒds1の積であるから、ソース・ドレイン間抵抗Ｒds1が無限大からオン抵抗の値となると、ＦＥＴＱ１のソース電位Ｖs1は下がり、演算増幅器ＯＰ１の非反転入力ＩＮ１の入力が下がり、出力電位Ｖop1が下がりゲート電位Ｖg1も下がる。これにより、ソース・ドレイン間抵抗Ｒds1は大きくなる。ソース・ドレイン間抵抗Ｒds1が大きくなるとＦＥＴＱ１のソース電位Ｖs1は上がり、演算増幅器ＯＰ１の非反転入力ＩＮ１の入力が上がり、出力電位Ｖop1が上がりゲート電位Ｖg1も上がる。尚、このフィードバックの過渡動作の説明におけるソース電位Ｖs1の変動の様子は、説明の便宜上のものであり、実際にはフィードバックの働きによりソース電位は瞬時に所定の値に定まる。   Since the source potential Vs1 of the FET Q1 is the product of the load current id1 and the source-drain resistance Rds1, the source potential Vs1 of the FET Q1 decreases when the source-drain resistance Rds1 changes from infinity to the on-resistance value, and the operational amplifier The input of the non-inverting input IN1 of OP1 falls, the output potential Vop1 falls, and the gate potential Vg1 also falls. This increases the source-drain resistance Rds1. When the source-drain resistance Rds1 increases, the source potential Vs1 of the FET Q1 rises, the input of the non-inverting input IN1 of the operational amplifier OP1 rises, the output potential Vop1 rises, and the gate potential Vg1 rises. Note that the state of fluctuation of the source potential Vs1 in the description of the feedback transient operation is for convenience of explanation, and in practice, the source potential is instantaneously determined to a predetermined value by the action of feedback.

このように本回路では、ゲート電位Ｖg1が印加されることによりＦＥＴＱ１のソース・ドレイン間抵抗Ｒds1が決定し、負荷電流ｉd1によりソース・ドレイン間抵抗Ｒds1に応じたソース電位Ｖs1が現れ、このソース電位Ｖs1が演算増幅器ＯＰ１により再びゲート電位Ｖg1を制御するためにフィードバックされ、瞬時に均衡状態に達する。均衡状態となったとき、ＦＥＴＱ１のソース電位Ｖs1、ゲート電位Ｖg1及びソース・ドレイン間抵抗Ｒds1はそれぞれ一定値に定まる。   As described above, in this circuit, the gate-potential Vg1 is applied to determine the source-drain resistance Rds1 of the FET Q1, and the source potential Vs1 corresponding to the source-drain resistance Rds1 appears by the load current id1. Vs1 is fed back to control the gate potential Vg1 again by the operational amplifier OP1, and an equilibrium state is instantaneously reached. When the equilibrium state is reached, the source potential Vs1, the gate potential Vg1, and the source-drain resistance Rds1 of the FET Q1 are each set to a constant value.

このフィードバック動作は、均衡状態において負荷電流ｉd1の値が変化し、均衡が破れたときも同様に実行され、再び均衡状態が実現される。その際は、ＦＥＴＱ１のソース電位Ｖs1、ゲート電位Ｖg1及びソース・ドレイン間抵抗Ｒds1もまたそれぞれ変化し、別の値に定まる。尚、均衡が破れてから再び均衡状態となるまでのフィードバック動作も、瞬時に行われる。   This feedback operation is similarly executed when the value of the load current id1 changes in the equilibrium state and the equilibrium is broken, and the equilibrium state is realized again. At that time, the source potential Vs1, the gate potential Vg1, and the source-drain resistance Rds1 of the FET Q1 also change and are set to different values. Note that a feedback operation from when the balance is broken to when the balance is again reached is instantaneously performed.

尚、均衡状態において演算増幅器ＯＰ１により増幅されてフィードバックされる成分は、ソース電位変化分ΔＶs1である。ソース電位変化分ΔＶs1がＡ倍増幅されてΔＶop1として出力され、これがゲート電位変化分ΔＶg1としてゲート電位に加算されゲート電位Ｖg1となる。但し、この場合の増幅度Ａは、演算増幅器ＯＰ１とＦＥＴＱ１回路系全体の増幅度である。   The component amplified and fed back by the operational amplifier OP1 in the equilibrium state is the source potential change ΔVs1. The source potential change ΔVs1 is amplified A times and output as ΔVop1, and this is added to the gate potential as the gate potential change ΔVg1 to become the gate potential Vg1. However, the amplification degree A in this case is the amplification degree of the operational amplifier OP1 and the entire FETQ1 circuit system.

（２−２）初期状態から均衡状態へのＦＥＴＱ２、演算増幅器ＯＰ２、ＯＰ３の過渡動作
上記のように初期状態で負荷電流ｉd1が流れ始め、演算増幅器ＯＰ１の出力電位Ｖop1が上昇すると、この電位が演算増幅器ＯＰ３の非反転入力ＩＮ３に印加される。そして演算増幅器ＯＰ３により理論的に無限大増幅され、演算増幅器ＯＰ３の出力電位Ｖop3は自己に供給される電源電圧の最大電位付近まで上昇しようとし、これが演算増幅器ＯＰ２の非反転入力ＩＮ２に印加される。 (2-2) Transient operation of FET Q2 and operational amplifiers OP2 and OP3 from the initial state to the balanced state As described above, when the load current id1 begins to flow in the initial state and the output potential Vop1 of the operational amplifier OP1 rises, Applied to the non-inverting input IN3 of the operational amplifier OP3. Then, it is theoretically amplified infinitely by the operational amplifier OP3, and the output potential Vop3 of the operational amplifier OP3 tends to rise to the vicinity of the maximum potential of the power supply voltage supplied to itself, and this is applied to the non-inverting input IN2 of the operational amplifier OP2. .

さらに、演算増幅器ＯＰ２の所定の増幅率１＋Ｒ２／Ｒ１で増幅され、増幅率が十分に大きければ演算増幅器ＯＰ２の出力電位Ｖop2は自己に供給される電源電圧の最大電位付近まで上昇しようとする。この増幅された出力電位Ｖop2は、ＦＥＴＱ２のゲート電位Ｖg2を制御するために印加される。これにより、ＦＥＴＱ２のソース・ドレイン間抵抗Ｒsd2が当初の無限大から、直ちに、あるソース・ドレイン間抵抗Ｒds2をもって導通する。ＦＥＴＱ２もＦＥＴＱ１と同様に、ソース電位Ｖs2が演算増幅器ＯＰ２の非反転入力ＩＮ２に入力され、増幅されて、ゲート電位Ｖg2を制御するためにフィードバックされる。こうして、ＦＥＴＱ２のソース電位Ｖs2、ゲート電位Ｖg2及びソース・ドレイン間抵抗Ｒsd2が均衡状態となるように演算増幅器ＯＰ２によるフィードバック動作が行われる。   Further, the signal is amplified at a predetermined amplification factor 1 + R2 / R1 of the operational amplifier OP2. If the amplification factor is sufficiently large, the output potential Vop2 of the operational amplifier OP2 tends to rise to the vicinity of the maximum potential of the power supply voltage supplied to itself. The amplified output potential Vop2 is applied to control the gate potential Vg2 of the FET Q2. As a result, the source-drain resistance Rsd2 of the FET Q2 is immediately conducted with a certain source-drain resistance Rds2 from the initial infinity. Similarly to the FET Q1, the FET Q2 also inputs the source potential Vs2 to the non-inverting input IN2 of the operational amplifier OP2, amplifies it, and feeds it back to control the gate potential Vg2. Thus, the feedback operation by the operational amplifier OP2 is performed so that the source potential Vs2, the gate potential Vg2 and the source-drain resistance Rsd2 of the FET Q2 are in an equilibrium state.

尚、均衡状態において演算増幅器ＯＰ２により増幅されてフィードバックされる成分は、ソース電位変化分ΔＶs2である。ソース電位変化分ΔＶs2がＡ倍増幅されてΔＶop2として出力され、これがゲート電位変化分ΔＶg2としてゲート電位に加算されゲート電位Ｖg2となる。但し、この場合の増幅度Ａは、演算増幅器ＯＰ２とＦＥＴＱ２回路系全体の増幅度である。   The component amplified and fed back by the operational amplifier OP2 in the equilibrium state is the source potential change ΔVs2. The source potential change ΔVs2 is amplified A times and output as ΔVop2, and this is added to the gate potential as the gate potential change ΔVg2 to become the gate potential Vg2. However, the amplification degree A in this case is the amplification degree of the operational amplifier OP2 and the entire FETQ2 circuit system.

これと同時に、演算増幅器ＯＰ３の非反転入力ＩＮ３に入力されている演算増幅器ＯＰ１の出力電位Ｖop1を基準電位とし、反転入力ＩＮ４に入力される演算増幅器ＯＰ２の出力電位Ｖop2が基準電位と同電位となるように、演算増幅器ＯＰ３の出力電位Ｖop3により演算増幅器Ｖop2の非反転入力ＩＮ２が制御される。   At the same time, the output potential Vop1 of the operational amplifier OP1 input to the non-inverting input IN3 of the operational amplifier OP3 is set as the reference potential, and the output potential Vop2 of the operational amplifier OP2 input to the inverting input IN4 is the same potential as the reference potential. Thus, the non-inverting input IN2 of the operational amplifier Vop2 is controlled by the output potential Vop3 of the operational amplifier OP3.

尚、演算増幅器ＯＰ３の出力電位Ｖop3により、計測用抵抗Ｒxと、ＦＥＴＱ２のソース・ドレイン間抵抗Ｒds2との直列接続回路に計測用電流ｉd2が流れる。ＦＥＴＱ２のソース電位Ｖs2は、計測用電流ｉd2とソース・ドレイン間抵抗Ｒds2の積となる。   Note that the measurement current id2 flows through a series connection circuit of the measurement resistor Rx and the source-drain resistor Rds2 of the FET Q2 by the output potential Vop3 of the operational amplifier OP3. The source potential Vs2 of the FET Q2 is the product of the measurement current id2 and the source-drain resistance Rds2.

上記の演算増幅器ＯＰ２及びＯＰ３によるフィードバック動作により、瞬時に均衡状態に達する。均衡状態となったとき、ＦＥＴＱ２のソース電位Ｖs2、ゲート電位Ｖg2及びソース・ドレイン間抵抗Ｒds2は一定値に定まる。また、演算増幅器ＯＰ３の出力電位Ｖop3及び計測用電流ｉd2も一定値に定まる。   By the feedback operation by the operational amplifiers OP2 and OP3, the equilibrium state is instantaneously reached. When the equilibrium state is reached, the source potential Vs2, the gate potential Vg2 and the source-drain resistance Rds2 of the FET Q2 are determined to be constant values. Further, the output potential Vop3 of the operational amplifier OP3 and the measurement current id2 are also determined to be constant values.

このフィードバック動作は、均衡状態において負荷電流ｉd1の値が変化し、演算増幅器ＯＰ１の出力電位Ｖop1を基準電位が変化して均衡が破れたときも同様に実行され、再び均衡状態が瞬時に実現される。その際は、ＦＥＴＱ２のソース電位Ｖs2、ゲート電位Ｖg2及びソース・ドレイン間抵抗Ｒds2もまたそれぞれ変化し、別の値に定まる。同じく、演算増幅器ＯＰ３の出力電位Ｖop3及び計測用電流ｉd2も別の値に定まる。   This feedback operation is executed in the same way when the value of the load current id1 changes in the equilibrium state and the balance is broken by changing the reference potential of the output potential Vop1 of the operational amplifier OP1, and the equilibrium state is instantly realized again. The At that time, the source potential Vs2, the gate potential Vg2 and the source-drain resistance Rds2 of the FET Q2 also change and are set to different values. Similarly, the output potential Vop3 and the measurement current id2 of the operational amplifier OP3 are determined to different values.

(２−３)実測値による説明
以下、表１の実測値を用いて本回路の動作をさらに具体的に説明する。 (2-3) Explanation by Actual Value Hereinafter, the operation of this circuit will be described more specifically using the actual value shown in Table 1.

Figure 2007071750
Figure 2007071750

表１の上表は、ＦＥＴＱ１の測定結果である。負荷電流ｉd1、ソース電位Ｖs1、ゲート電位Ｖg1（Ｖop1）は実測値である。ソース・ドレイン間抵抗Ｒds1、増幅度Ａは計算により求めた値である。
Ｒds1＝Ｖs1／ｉd1、増幅度Ａ＝［Ｖg1／Ｖs1（ｍＶ）］×1000である。表１中のΔＲds1、ΔＶs1、ΔＶg1は、ｉd1＝１.01(A)時の値を基準としての差分である。すなわち、ｉd1の各電流値におけるＶs1、Ｖg1の値からｉd1＝１.01(A)時のＶs1、Ｖg1のそれぞれの値を減じたものであり、ΔＲds1については、ｉd1＝１.01(A)時のＲds1の値から各ｉd1時のＲds1の値を減じたものである。 The upper table of Table 1 shows the measurement results of FETQ1. The load current id1, the source potential Vs1, and the gate potential Vg1 (Vop1) are actually measured values. The source-drain resistance Rds1 and the amplification degree A are values obtained by calculation.
Rds1 = Vs1 / id1, amplification degree A = [Vg1 / Vs1 (mV)] × 1000. ΔRds1, ΔVs1, and ΔVg1 in Table 1 are differences with reference to a value at id1 = 1.01 (A). That is, the values of Vs1 and Vg1 at the time of id1 = 1.01 (A) are subtracted from the values of Vs1 and Vg1 at the respective current values of id1, and for ΔRds1, id1 = 1.01 (A). The value of Rds1 at each id1 is subtracted from the value of Rds1 at the time.

但し、ｉd1＝0.10(Ａ)時については、ΔＲds1＝Ｒds1（ｉd1＝0.10(A)時）−Ｒds1（ｉd1＝１.01(A)時）、ΔＶs1＝Ｖs1（ｉd1＝１.01(A)時）−Ｖs1（ｉd1＝0.10(A)時）とする。ΔＶg1もΔＶs1の場合と同様である。これは、ｉd1＝１.01(A)を基準としているので、ｉd1の0.10(A)〜10.00(A)間の幾何平均である１.01(A)を中心としたためである。   However, when id1 = 0.10 (A), ΔRds1 = Rds1 (when id1 = 0.10 (A)) − Rds1 (when id1 = 1.01 (A)), ΔVs1 = Vs1 (id1 = 1.01 (A)) Hour) −Vs1 (when id1 = 0.10 (A)). ΔVg1 is the same as in the case of ΔVs1. This is because id1 = 1.01 (A) is used as a reference, and 1.01 (A), which is a geometric average between 0.10 (A) and 10.00 (A) of id1, is centered.

増幅度Ａは、演算増幅器ＯＰ１とＦＥＴＱ１のフィードバック回路系全体の増幅度であり、したがって、ｉd1の値によりＦＥＴＱ１のゲートにフィードバックされる電位が異なり、このゲート電位がＦＥＴＱ１のソース・ドレイン間抵抗を変化させ、これによりＦＥＴＱ１のソース電位が変化するため、演算増幅器ＯＰ１自体の増幅率が一定であっても増幅度Ａは変動する。   The amplification degree A is the amplification degree of the entire feedback circuit system of the operational amplifier OP1 and the FET Q1, and therefore, the potential fed back to the gate of the FET Q1 differs depending on the value of id1, and this gate potential reduces the resistance between the source and drain of the FET Q1. As a result, the source potential of the FET Q1 changes, so that the amplification degree A varies even if the amplification factor of the operational amplifier OP1 itself is constant.

表１の下表は、ＦＥＴＱ２の測定結果である。各電圧、電流の測定方法、ソース・ドレイン間抵抗、増幅度Ａの考え方及び計算方法はＦＥＴＱ１の場合と同一である。   The lower table of Table 1 shows the measurement results of FETQ2. The method for measuring each voltage and current, the resistance between the source and drain, and the concept and calculation method of the amplification degree A are the same as in the case of FETQ1.

表１の上表におけるＦＥＴＱ１のソース・ドレイン間抵抗Ｒds1は、負荷電流用であるから大きな電流も流せるようソース・ドレイン間抵抗の小さいものを使用しているためｍΩ単位のものを使用している。
表１の下表のＦＥＴＱ２のソース・ドレイン間抵抗Ｒds2は、計測用電流路であるから微少電圧を検出できるようソース・ドレイン間抵抗の大きいものを使用しているためkΩ単位のものを使用している。 The resistance Rds1 between the source and drain of the FET Q1 in the upper table of Table 1 is for load current, so that the resistance between the source and drain is small so that a large current can flow. .
The resistance Rds2 between the source and drain of the FETQ2 in the lower table of Table 1 is a measurement current path, so a resistor with a large resistance between the source and drain is used so that a minute voltage can be detected. ing.

表１の上表と下表の各ｉd1（単位：A）、各ｉd2（単位：μA）の電流計測において、各対応する列のソース電流値は、ＦＥＴＱ１の負荷電流ｉd1の百万分の１の値がＦＥＴＱ２の計測用電流ｉd2となっていることが判る。例えば、負荷電流ｉd1が4.00(A)であるのに対し、計測用電流ｉd2はその百万分の１の4.00(μA)となっている。   In the current measurement of each id1 (unit: A) and each id2 (unit: μA) in the upper table and the lower table of Table 1, the source current value of each corresponding column is one millionth of the load current id1 of the FET Q1. Is the measurement current id2 of the FET Q2. For example, while the load current id1 is 4.00 (A), the measurement current id2 is one millionth of 4.00 (μA).

このように、負荷電流ｉd1の値に依らず、均衡状態における負荷電流ｉd1と計測用電流ｉd2との比率が常に同じであれば、計測用電流ｉd2は、負荷電流ｉd1を正確に反映したものとなる。このためには、負荷電流ｉd1が一定の値から別の値に変化したとき、ＦＥＴＱ１とＦＥＴＱ２のそれぞれのソース・ドレイン間抵抗Ｒds1とＲds2の変化の割合が同じであればよい。言い換えれば、ＦＥＴＱ１とＦＥＴＱ２のそれぞれのソース・ドレイン間抵抗Ｒds1とＲds2の変化分の比率が常に同じであればよい。   Thus, if the ratio between the load current id1 and the measurement current id2 in the equilibrium state is always the same regardless of the value of the load current id1, the measurement current id2 accurately reflects the load current id1. Become. For this purpose, when the load current id1 changes from a constant value to another value, it is only necessary that the rates of change of the source-drain resistances Rds1 and Rds2 of the FETs Q1 and Q2 are the same. In other words, it is only necessary that the ratios of changes in the source-drain resistances Rds1 and Rds2 of the FETs Q1 and Q2 are always the same.

これは、ＦＥＴＱ１とＦＥＴＱ２の個体特性の非線形性を同一とすることにより実現できる。両ＦＥＴの非線形特性は、それぞれのソース電位が演算増幅器ＯＰ１、ＯＰ２によりゲート電位にフィードバックされることと、演算増幅器ＯＰ３の互いに逆相の入力ＩＮ３、ＩＮ４に対し電圧の形態で同相同電位で印加されることにより、演算増幅器ＯＰ３の出力電位において相殺される。   This can be realized by making the nonlinearity of the individual characteristics of FETQ1 and FETQ2 the same. The non-linear characteristics of both FETs are that the respective source potentials are fed back to the gate potentials by the operational amplifiers OP1 and OP2, and the same homogenous potentials are applied in the form of voltages to the inputs IN3 and IN4 of opposite phases to the operational amplifier OP3. This cancels out the output potential of the operational amplifier OP3.

上記のように本回路では、ＦＥＴＱ１のソース電位Ｖs1、ゲート電位Ｖg1は、演算増幅器ＯＰ１のフィードバック動作により変動するが、ＦＥＴＱ１と演算増幅器ＯＰ１の回路系において独立変数である。そしてＦＥＴＱ２がＦＥＴＱ１のこの変動に従属して変動することにより、ＦＥＴＱ１の個体特性の非線形性を相殺して、高精度の電流計測を可能とする。   As described above, in this circuit, the source potential Vs1 and the gate potential Vg1 of the FET Q1 vary depending on the feedback operation of the operational amplifier OP1, but are independent variables in the circuit system of the FET Q1 and the operational amplifier OP1. The FET Q2 varies depending on the variation of the FET Q1, thereby canceling the non-linearity of the individual characteristics of the FET Q1 and enabling highly accurate current measurement.

さらに、ＦＥＴＱ１とＦＥＴＱ２とは、温度変化に対するソース・ドレイン間のオン抵抗の変化特性が同一であることにより、両ＦＥＴの温度環境を共通とすれば、各ＦＥＴの温度変化に対するソース・ドレイン間抵抗の変化を完全に相殺することができ、より高精度の電流計測回路が実現される。両ＦＥＴのドレイン同士を強固に温度結合させることができるという点で、図１のようにＦＥＴＱ１とＦＥＴＱ２のドレインを接地することが好適である。両ＦＥＴのドレインを接地する場合、ドレインを共通基盤としてＩＣ化することができ、容易に温度特性を一致させ、温度特性から生じる誤差を相殺できる。
以上により、本測定回路系全体として誤差率０％を達成できる。 Further, the FETQ1 and the FETQ2 have the same on-resistance change characteristics with respect to temperature change, and therefore, if the temperature environment of both FETs is made common, the resistance between the source and drain with respect to the temperature change of each FET. Change can be completely cancelled, and a more accurate current measurement circuit can be realized. It is preferable to ground the drains of FETQ1 and FETQ2 as shown in FIG. 1 in that the drains of both FETs can be strongly temperature-coupled. When the drains of both FETs are grounded, an IC can be formed using the drain as a common base, and the temperature characteristics can be easily matched to cancel errors caused by the temperature characteristics.
As a result, an error rate of 0% can be achieved for the entire measurement circuit system.

（３）計測レンジの設定及びレンジ切り替え
表１を参照して、本回路における計測レンジの設定方法及びレンジ切り替え方法について説明する。
表１では、負荷電流ｉd1が10.00(A)のとき、計測用電流ｉd2は10.00(μA)となっている。従って、このとき図１の計測用抵抗Ｒxの両端電圧Ｖoutを10Vとするには、Ｒxを1MΩに設定すればよい。 (3) Measurement range setting and range switching With reference to Table 1, a measurement range setting method and a range switching method in this circuit will be described.
In Table 1, when the load current id1 is 10.00 (A), the measurement current id2 is 10.00 (μA). Therefore, at this time, in order to set the voltage Vout across the measuring resistor Rx in FIG. 1 to 10 V, Rx may be set to 1 MΩ.

Ｒxを１MΩに設定すれば、負荷電流ｉd1が1(A)のとき、計測用電流ｉd2は1(μA)となるからその両端電圧Ｖoutは1Vとなる。こうして10(A)〜1(A)の負荷電流に対し、10V〜1Vの線形出力電圧を得ることができる。   If Rx is set to 1 MΩ, when the load current id1 is 1 (A), the measurement current id2 is 1 (μA), so that the voltage Vout across it is 1V. Thus, a linear output voltage of 10V to 1V can be obtained with respect to a load current of 10 (A) to 1 (A).

このように計測用抵抗Ｒxの値を設定することにより、計測しやすいようにフルレンジを設定できる。   By setting the value of the measurement resistor Rx in this way, the full range can be set so as to facilitate measurement.

尚、実際に計測を行う場合には、Ｖoutの替わりにＶop3を用いてもよい。Ｖop3は接地点からの電位であるので計測し易く、また、表１からも明らかなように計測用抵抗ＲxがＦＥＴＱ２のオン抵抗Ｒds2より十分大きい場合には、Ｖop3をＶoutの近似値とみなすことができるからである。   In actual measurement, Vop3 may be used in place of Vout. Since Vop3 is a potential from the grounding point, it is easy to measure, and as is clear from Table 1, when the measuring resistance Rx is sufficiently larger than the on-resistance Rds2 of the FET Q2, Vop3 is regarded as an approximate value of Vout. Because you can.

本回路の計測レンジの切り替えは、計測用抵抗Ｒxの値を変更することで行うことができる。計測用抵抗Ｒxを1MΩに設定したとき、1(A)の負荷電流ｉd1に対して1Vの出力電圧Ｖoutが得られる回路構成において、計測用抵抗Ｒxを1MΩから10MΩに変更すると、1(A)の負荷電流ｉd1に対して10Ｖの出力電圧Ｖoutが得られるようになる。これは、計測用電流ｉd2が負荷電流にｉd1によって決まるものであり、計測用抵抗Ｒxの変更とは無関係だからである。   The measurement range of this circuit can be switched by changing the value of the measurement resistor Rx. When the measurement resistance Rx is set to 1 MΩ and the circuit configuration is such that the output voltage Vout of 1 V is obtained for the load current id1 of 1 (A), if the measurement resistance Rx is changed from 1 MΩ to 10 MΩ, 1 (A) An output voltage Vout of 10 V can be obtained with respect to the load current id1. This is because the measurement current id2 is determined by the load current id1 and is irrelevant to the change of the measurement resistor Rx.

このように計測用抵抗Ｒxの値を変更することにより、広範囲の計測レンジを実現することができる。   Thus, by changing the value of the measurement resistor Rx, a wide measurement range can be realized.

また、従来のシャント抵抗方式では、負荷電流の電流路であるシャント抵抗を変更して計測レンジの切り替えを行うため、切り替え時に負荷電流の遮断が生じるが、本回路では、負荷電流の電流路（ＦＥＴＱ１のソース・ドレイン間）を遮断することなく計測レンジの切り替えができる。   In the conventional shunt resistance method, the shunt resistance that is the current path of the load current is changed and the measurement range is switched. Therefore, the load current is interrupted at the time of switching, but in this circuit, the current path of the load current ( The measurement range can be switched without blocking the FET Q1 (between the source and drain).

またさらに、負荷電流が増大するとその電流路の抵抗が減少する傾向があるので、電流路における電力消費が負荷電流に比例して増大することがない。この点に関して表１を参照すると、表１のｉd1が1.01Ａから10.00Ａに変化したとき、Ｖs1は9.80mVから61.90mVに変化している。すなわち、電流値が１０倍に変化したとき、ソース電位は６.３２倍しか変化しない。
一方、シャント抵抗を使用した同一レンジ計測では、電流が１０倍に変化すると、抵抗端子間電圧は１０倍に変化する。
これを電流計測に伴う計測器の消費電力ベースで比較すると、本発明の電力増加指数は、６．３２の二乗で３９．９４倍であるのに対し、シャント抵抗の場合の電力増加指数は、１０の二乗で１００倍となる。すなわち、本発明ではシャント抵抗の場合の２．５分の１の電力増加率で済む。
本発明では、ΔＶs1を検出し、これを増幅してΔＶg1として、この電圧をゲートにフィードバックしてソース・ドレイン間抵抗Ｒds1を小さくするため、上記のように電力増加指数を小さくできる。 Furthermore, since the resistance of the current path tends to decrease when the load current increases, the power consumption in the current path does not increase in proportion to the load current. Referring to Table 1 in this regard, when id1 in Table 1 changes from 1.01 A to 10.00 A, Vs1 changes from 9.80 mV to 61.90 mV. That is, when the current value changes 10 times, the source potential changes only 6.32 times.
On the other hand, in the same range measurement using a shunt resistor, when the current changes 10 times, the resistance terminal voltage changes 10 times.
Comparing this on the basis of the power consumption of the measuring instrument for current measurement, the power increase index of the present invention is 39.94 times the square of 6.32, whereas the power increase index in the case of the shunt resistor is 100 times the square of 10. That is, in the present invention, a power increase rate of 1 / 2.5 that of a shunt resistor is sufficient.
In the present invention, ΔVs1 is detected and amplified to obtain ΔVg1, and this voltage is fed back to the gate to reduce the source-drain resistance Rds1. Therefore, the power increase index can be reduced as described above.

以上の本発明の回路動作説明におけるソース電位Ｖs1の変動は、演算増幅器ＯＰ１の増幅率が有限であることにより生じる。仮にソース電位Ｖs1が無限大の増幅率でゲート電位Ｖg1にフィードバックされればＶs1は全く変動しないが、有限増幅率であるために増幅率に応じた変動が生じる。表１は有限増幅率の例であるので、ｉd1が大きくなりＶs1が上昇すると、この上昇分が増幅されゲート電位Ｖg1の上昇分として印加され、フィードバックによる均衡時には、ソース電位Ｖs1の上昇によるゲート電位の上昇という状態が維持される。このソース電位Ｖs1の変動は、理論上は負荷電流に影響を与えることとなるが、実際の測定上、精度に影響を与えるというようなものではない。なお、表１によれば、増幅度Ａがソース電流により変化しているが、増幅度Ａはソース電位の変化をどこまで押え込むかによるものであり、電流計測における測定精度とは無関係である。   The fluctuation of the source potential Vs1 in the above description of the circuit operation of the present invention is caused by the fact that the amplification factor of the operational amplifier OP1 is finite. If the source potential Vs1 is fed back to the gate potential Vg1 with an infinite amplification factor, Vs1 does not change at all, but since it is a finite amplification factor, a change corresponding to the amplification factor occurs. Since Table 1 is an example of a finite amplification factor, when id1 increases and Vs1 rises, this rise is amplified and applied as the rise in gate potential Vg1, and at the time of equilibrium by feedback, the gate potential due to the rise in source potential Vs1 The state of rising is maintained. The fluctuation of the source potential Vs1 theoretically affects the load current, but does not affect the accuracy in actual measurement. According to Table 1, the amplification degree A changes with the source current, but the amplification degree A depends on how far the change in the source potential is suppressed, and is irrelevant to the measurement accuracy in the current measurement.

（４）交流への対応
図１の回路では、負荷電流ｉd1が被測定電流路から流れ込む方向の場合にのみ計測可能である。負荷電流ｉd1が被測定電流路へ流れ出す方向の場合は、演算増幅器ＯＰ１の出力電位Ｖop1が負電位となり、また演算増幅器ＯＰ３の非反転入力ＩＮ３もまた負電位となるため、ＦＥＴＱ１もＦＥＴＱ２もオン状態とならず、回路が動作しないからである。 (4) Correspondence to AC In the circuit of FIG. 1, measurement is possible only when the load current id1 flows from the current path to be measured. When the load current id1 flows in the current path to be measured, the output potential Vop1 of the operational amplifier OP1 becomes a negative potential, and the non-inverting input IN3 of the operational amplifier OP3 also becomes a negative potential, so that both the FET Q1 and the FET Q2 are in the on state. This is because the circuit does not operate.

そこで、双方向の負荷電流を計測可能とするには、例えば、図１のＭ点（演算増幅器ＯＰ１の出力の後段）に全波整流回路を挿入する。負荷電流ｉd1が被測定電流路から流れ込む方向の場合には、演算増幅器ＯＰ１の出力電位Ｖop1は正電位であるから、全波整流回路はそのままの極性で出力する。一方、負荷電流ｉd1が被測定電流路へ流れ出す方向の場合は、演算増幅器ＯＰ１の出力電位Ｖop1は負電位であるから、全波整流回路は正電位へ反転させて出力する。このような全波整流回路の動作により、負荷電流ｉd1がいずれの向きであってもＦＥＴＱ１のゲート及び演算増幅器ＯＰ３の非反転入力ＩＮ３に正電位を印加することができる。よって、負荷電流が交流の場合も計測可能となる。全波整流回路の具体的構成は、周知慣用の技術であるので省略する。   Therefore, in order to be able to measure the bidirectional load current, for example, a full-wave rectifier circuit is inserted at the point M in FIG. 1 (after the output of the operational amplifier OP1). When the load current id1 flows from the measured current path, since the output potential Vop1 of the operational amplifier OP1 is a positive potential, the full-wave rectifier circuit outputs with the same polarity. On the other hand, when the load current id1 flows to the current path to be measured, since the output potential Vop1 of the operational amplifier OP1 is a negative potential, the full-wave rectifier circuit is inverted to a positive potential and output. By such an operation of the full-wave rectifier circuit, a positive potential can be applied to the gate of the FET Q1 and the non-inverting input IN3 of the operational amplifier OP3 regardless of the direction of the load current id1. Therefore, measurement is possible even when the load current is alternating current. Since the specific configuration of the full-wave rectifier circuit is a well-known and commonly used technique, it will be omitted.

本発明による電流計測回路の基本構成回路図である。It is a basic composition circuit diagram of the current measurement circuit by the present invention.

符号の説明Explanation of symbols

Ｑ１ 第１のＦＥＴ
Ｑ２ 第２のＦＥＴ
ＯＰ１ 第１の演算増幅器
ＯＰ２ 第２の演算増幅器
ＯＰ３ 第３の演算増幅器
Ｒｘ 計測用抵抗 Q1 first FET
Q2 Second FET
OP1 1st operational amplifier OP2 2nd operational amplifier OP3 3rd operational amplifier Rx Resistance for measurement

Claims (7)

負荷電流を計測する電流計測回路において、
ソースからドレインへまたはドレインからソースへ負荷電流が流れる第１ＦＥＴと、
前記負荷電流により前記第１ＦＥＴのソースまたはドレインに生じる電位を第１入力として印加され、該第１ＦＥＴのゲート電位を制御するための第１制御電位を出力する第１フィードバック手段と、
ソースからドレインへまたはドレインからソースへ前記負荷電流に対応して計測用電流が流れる第２ＦＥＴと、
前記計測用電流により前記第２ＦＥＴのソースまたはドレインに生じる電位を第２入力として印加され、該第２ＦＥＴのゲート電位を制御するための第２制御電位を出力する第２フィードバック手段と、
互いに逆相の第３入力と第４入力とを具備し前記第１制御電位を該第３入力として印加されると共に前記第２制御電位を該第４入力として印加され、かつ該第３入力の電位を基準として該第４入力の電位を該第３入力の電位と同電位とするように、前記第２フィードバック手段の前記第２入力の電位を制御するための第３制御電位を出力する第３フィードバック手段とを有し、
前記第３制御電位を用いて計測を行うことを特徴とする電流計測回路。 In the current measurement circuit that measures the load current,
A first FET through which a load current flows from source to drain or from drain to source;
First feedback means for applying a potential generated at the source or drain of the first FET by the load current as a first input and outputting a first control potential for controlling the gate potential of the first FET;
A second FET in which a measurement current flows from the source to the drain or from the drain to the source in response to the load current;
A second feedback means for applying a potential generated at the source or drain of the second FET by the measurement current as a second input and outputting a second control potential for controlling the gate potential of the second FET;
A third input and a fourth input that are out of phase with each other, wherein the first control potential is applied as the third input and the second control potential is applied as the fourth input; Outputting a third control potential for controlling the potential of the second input of the second feedback means so that the potential of the fourth input is the same as the potential of the third input with reference to the potential. 3 feedback means,
A current measurement circuit that performs measurement using the third control potential. 前記第１ＦＥＴと前記第２ＦＥＴとは、ソース電流またはドレイン電流の変化及びゲート電位の変化に対するソース・ドレイン間またはドレイン・ソース間のオン抵抗の変化特性が同一であることを特徴とする請求項１に記載の電流計測回路。   The first FET and the second FET have the same on-resistance change characteristics between a source and a drain or between a drain and a source with respect to a change in source current or drain current and a change in gate potential. The current measurement circuit described in 1. 前記第１ＦＥＴと前記第２ＦＥＴとは、温度変化に対するソース・ドレイン間またはドレイン・ソース間のオン抵抗の変化特性が同一であることを特徴とする請求項１または２に記載の電流計測回路。   3. The current measuring circuit according to claim 1, wherein the first FET and the second FET have the same on-resistance change characteristics between a source and a drain or between a drain and a source with respect to a temperature change. 4. 前記第３制御電位が印加されて前記計測用電流が流れ、該計測用電流による計測用抵抗の両端電圧降下により計測を行うことを特徴とする請求項１〜３のいずれかに記載の電流計測回路。   4. The current measurement according to claim 1, wherein the measurement current flows when the third control potential is applied, and the measurement is performed by a voltage drop across the measurement resistor due to the measurement current. circuit. 前記計測用抵抗の値を変化させることにより、前記負荷電流の計測レンジを変化させることを特徴とする請求項４に記載の電流計測回路。   The current measurement circuit according to claim 4, wherein a measurement range of the load current is changed by changing a value of the measurement resistor. 前記第１ＦＥＴ及び前記第２ＦＥＴのドレインを接地することを特徴とする請求項１〜５のいずれかに記載の電流計測回路。   6. The current measuring circuit according to claim 1, wherein drains of the first FET and the second FET are grounded. 請求項１〜６のいずれかの電流計測回路を内蔵したことを特徴とする集積回路素子。   An integrated circuit element comprising the current measuring circuit according to claim 1.
JP2005260419A 2005-09-08 2005-09-08 Current measurement circuit Expired - Fee Related JP4154414B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005260419A JP4154414B2 (en) 2005-09-08 2005-09-08 Current measurement circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005260419A JP4154414B2 (en) 2005-09-08 2005-09-08 Current measurement circuit

Publications (2)

Publication Number Publication Date
JP2007071750A true JP2007071750A (en) 2007-03-22
JP4154414B2 JP4154414B2 (en) 2008-09-24

Family

ID=37933306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005260419A Expired - Fee Related JP4154414B2 (en) 2005-09-08 2005-09-08 Current measurement circuit

Country Status (1)

Country Link
JP (1) JP4154414B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116973618A (en) * 2023-09-25 2023-10-31 上海紫鹰微电子有限公司 Current sampling circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116973618A (en) * 2023-09-25 2023-10-31 上海紫鹰微电子有限公司 Current sampling circuit
CN116973618B (en) * 2023-09-25 2023-12-08 上海紫鹰微电子有限公司 Current sampling circuit

Also Published As

Publication number Publication date
JP4154414B2 (en) 2008-09-24

Similar Documents

Publication Publication Date Title
US7365559B2 (en) Current sensing for power MOSFETs
US8232781B2 (en) Device for measuring the current flowing through a power transistor of a voltage regulator
CN107607770B (en) Current sampling circuit, switch circuit and current sampling method
US10261137B2 (en) Magnetic sensor
TWI487277B (en) Constant switch vgs circuit for minimizing rflatness and improving audio performance
US9024678B2 (en) Current sensing circuit arrangement for output voltage regulation
TW420751B (en) Current detection circuit
WO2008113239A1 (en) A current testing circuit and device
EP2876453B1 (en) Bi-directional current sensor
US8988141B2 (en) On-chip port current control arrangement
US10459468B1 (en) Load current sense circuit
US9696352B2 (en) Current sense circuit with offset calibration
EP2143201A1 (en) An improved amplifier
JPWO2014203525A1 (en) Amplifier circuit and amplifier circuit IC chip
JP6020223B2 (en) Overcurrent detection circuit
TW201800722A (en) Sensing circuit and method for controlling sensing circuit
JP6785705B2 (en) Overcurrent protection circuit and voltage regulator
JP5057950B2 (en) Insulation resistance tester
JP4154414B2 (en) Current measurement circuit
US20090021271A1 (en) Measuring the On-Resistance of a Transistor Load Path
JP4216286B2 (en) Current measuring circuit and integrated circuit element thereof
JP2011095037A (en) Range switching circuit
JP4366468B2 (en) Current detection circuit
US20190277800A1 (en) Conductance measurement circuit
JP2006300677A (en) Current detecting device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080617

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080707

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees