JP2007067202A - Manufacturing method of capacitor - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide the manufacturing method of a capacitor which is capable of preventing the generation of crack in a flattening film on a substrate, and realizing a dielectric film of a high dielectric constant. <P>SOLUTION: The capacitor is manufactured by a method wherein the deposit of a dielectric material is effected with a speed less than 0.1 nm/s, and the substrate 4 is heated at a temperature lower than 500°C in a dielectric film forming process. The dielectric film 7, high in crystallinity at a low temperature, can be obtained. Accordingly, the occurrence of crack can be prevented as occurred due to the expansion of a first conductive unit 2 and a second conductive unit 3 in the flattening film 5 on the substrate 4, and the dielectric film 7 of a high dielectric constant can be realized. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、コンデンサの製造方法に関する。   The present invention relates to a method for manufacturing a capacitor.

半導体ＩＣ、不揮発性メモリ、超高密度ＤＲＡＭ等においてはコンデンサが用いられており、このようなコンデンサは一般に、シリコン単結晶、サファイヤなどのセラミック基板に形成されたスルーホールやプラグに導電体を充填し、その上に下部電極と上部電極を形成し、両電極間に強誘電材料などからなる誘電体膜を挟んだ構造を有している。   Capacitors are used in semiconductor ICs, non-volatile memories, ultra-high density DRAMs, etc. These capacitors are generally filled with conductors in through-holes and plugs formed in ceramic substrates such as silicon single crystals and sapphire. A lower electrode and an upper electrode are formed thereon, and a dielectric film made of a ferroelectric material or the like is sandwiched between the electrodes.

このようなコンデンサにおける誘電体膜の製造方法として、ＡＢＯ_３で構成されるペロブスカイト型複合化合物に対し、Ａサイト及びＢサイトの元素の酸化物又は複合酸化物をターゲットとしてパルスレーザー光を照射して蒸発させ、同じくレーザー光を照射した基板上に被膜を堆積させることにより組成制御性良く低温で合成する、いわゆるパルスレーザーデポジション法を用いた方法が知られている（下記特許文献１参照）。
特開平５−２６７５７０号公報 As a method for manufacturing a dielectric film in such a capacitor, a perovskite complex compound composed of ABO ₃ is irradiated with pulsed laser light using an oxide or complex oxide of an element at A site and B site as a target. There is known a method using a so-called pulsed laser deposition method in which a composition is controlled at a low temperature by evaporating and depositing a film on a substrate that is also irradiated with laser light (see Patent Document 1 below).
JP-A-5-267570

ところで、上記のようなコンデンサにおいては、導電体や下部電極材料としては一般に、Ａｇなどの比較的低い融点を有する金属が用いられており、この金属が拡散するのを防止するために拡散防止層が各導電体上に設けられ、拡散防止層の凹凸を平坦化するために当該拡散防止層上に絶縁性の平坦化膜が形成される。また近年、コスト低減の観点から、アルミナとガラスを主成分としたＬＴＣＣ（Low Temperature Co-fired Ceramics）基板がセラミック基板として多用されるようになっている。   By the way, in the capacitor as described above, a metal having a relatively low melting point such as Ag is generally used as the conductor and the lower electrode material. In order to prevent the metal from diffusing, a diffusion preventing layer is used. Are provided on each conductor, and in order to flatten the unevenness of the diffusion prevention layer, an insulating flattening film is formed on the diffusion prevention layer. In recent years, from the viewpoint of cost reduction, LTCC (Low Temperature Co-fired Ceramics) substrates mainly composed of alumina and glass have been widely used as ceramic substrates.

しかしながら、本発明者らは、上記のような平坦化膜を有するコンデンサにおいて、５００℃を超える温度で基板を加熱すると、誘電体膜の結晶性が向上して高誘電率が実現されるものの、コンデンサの作製に多大な時間を要するほか、上部電極と電気的に接続される導電体と平坦化膜との熱膨張差により平坦化膜にクラックが発生し、上部電極と下部電極との間の絶縁性が低下して、高電圧印加時に両電極間で短絡が生じるおそれがあることを見出した。そのため、基板を５００℃以下の温度で加熱することが望ましいが、この場合、誘電体膜の結晶性が十分に向上せず、高誘電率が実現されなくなる。   However, the inventors of the present invention have a capacitor having a flattening film as described above, and when the substrate is heated at a temperature exceeding 500 ° C., the crystallinity of the dielectric film is improved and a high dielectric constant is realized. In addition to the time required for manufacturing the capacitor, a crack occurs in the planarization film due to the difference in thermal expansion between the conductor electrically connected to the upper electrode and the planarization film. It has been found that there is a possibility that a short circuit may occur between both electrodes when a high voltage is applied due to a decrease in insulation. Therefore, it is desirable to heat the substrate at a temperature of 500 ° C. or lower. In this case, however, the crystallinity of the dielectric film is not sufficiently improved, and a high dielectric constant cannot be realized.

本発明は、上記事情に鑑みてなされたものであり、基板上の平坦化膜におけるクラックの発生を防止でき、且つ高誘電率の誘電体膜を実現できるコンデンサの製造方法を提供することを目的とする。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a capacitor manufacturing method capable of preventing the occurrence of cracks in a planarizing film on a substrate and realizing a dielectric film having a high dielectric constant. And

本発明者らは、上記課題を解決するため鋭意検討した。その結果、本発明者らは、誘電体膜をＰＶＤ法で蒸着するときの蒸着速度と、そのときの基板温度が特定の範囲にあることで上記課題を解決し得ることを見出し、本発明を完成するに至った。   The present inventors diligently studied to solve the above problems. As a result, the present inventors have found that the above problem can be solved by the deposition rate when the dielectric film is deposited by the PVD method and the substrate temperature at that time being in a specific range. It came to be completed.

即ち本発明は、本体部、前記本体部に埋め込まれ互いに離れて配置される第１導電部および第２導電部を有する基板上に、絶縁体からなる平坦化膜を形成する平坦化膜形成工程と、前記平坦化膜上に、前記第１導電部と導通するように第１電極膜を形成する第１電極膜形成工程と、前記第１電極膜の上に、ＰＶＤ法を用いて誘電体材料を蒸着させて誘電体膜を形成する誘電体膜形成工程と、前記誘電体膜の上に、前記第２導電部と導通するように第２電極膜を形成する第２電極膜形成工程とを含み、前記誘電体膜形成工程において、前記誘電体材料の蒸着を０．１ｎｍ／ｓ以下の速度で行い、前記基板を５００℃以下の温度で加熱する、コンデンサの製造方法である。   That is, the present invention provides a planarization film forming step of forming a planarization film made of an insulator on a substrate having a main body portion, a first conductive portion and a second conductive portion embedded in the main body portion and spaced apart from each other. A first electrode film forming step of forming a first electrode film on the planarizing film so as to be electrically connected to the first conductive portion; and a dielectric on the first electrode film using a PVD method. A dielectric film forming step of depositing a material to form a dielectric film; and a second electrode film forming step of forming a second electrode film on the dielectric film so as to be electrically connected to the second conductive portion; In the dielectric film forming step, the dielectric material is deposited at a rate of 0.1 nm / s or less, and the substrate is heated at a temperature of 500 ° C. or less.

この発明によれば、低温で結晶性の高い誘電体膜を得ることができる。このため、第２導電部と平坦化膜との間に熱膨張差があっても、基板上の平坦化膜において第２導電部の膨張によるクラックの発生を防止でき、且つ高誘電率の誘電体膜を実現できる。したがって、第１電極膜と第２電極膜との間での短絡を十分に防止し得るコンデンサが得られる。   According to the present invention, a dielectric film having high crystallinity can be obtained at a low temperature. For this reason, even if there is a difference in thermal expansion between the second conductive portion and the planarizing film, the occurrence of cracks due to the expansion of the second conductive portion in the planarizing film on the substrate can be prevented, and a dielectric having a high dielectric constant can be obtained. A body membrane can be realized. Therefore, a capacitor that can sufficiently prevent a short circuit between the first electrode film and the second electrode film is obtained.

本発明のコンデンサの製造方法は、前記平坦化膜と前記第２導電部との間の熱膨張係数の差の絶対値が１０ｐｐｍ／Ｋ以上である場合に有効である。この場合、特に、平坦化膜におけるクラックの発生が顕著となる。   The capacitor manufacturing method of the present invention is effective when the absolute value of the difference in thermal expansion coefficient between the planarizing film and the second conductive portion is 10 ppm / K or more. In this case, the occurrence of cracks in the planarizing film is particularly significant.

上記誘電体膜形成工程においては、基板の温度を４００℃以上とすることが好ましい。基板の温度が４００℃未満では、４００℃以上の場合に比べて誘電率が大幅に小さくなる傾向がある。   In the dielectric film forming step, the temperature of the substrate is preferably 400 ° C. or higher. When the temperature of the substrate is less than 400 ° C., the dielectric constant tends to be significantly smaller than when the temperature is 400 ° C. or higher.

上記誘電体膜形成工程においては、ＰＶＤ法が、前記誘電体材料を前記第１電極膜上にそのまま蒸着させる原料転写型ＰＶＤ法であることが好ましい。この場合、ＰＶＤ法が、原料転写型ＰＶＤ法以外のＰＶＤ法である場合と比べて、より低い基板温度において高い誘電率が得られる傾向がある。   In the dielectric film forming step, the PVD method is preferably a raw material transfer type PVD method in which the dielectric material is directly deposited on the first electrode film. In this case, compared with the case where the PVD method is a PVD method other than the raw material transfer type PVD method, a high dielectric constant tends to be obtained at a lower substrate temperature.

ここで、原料転写型ＰＶＤ法がパルスレーザーデポジション法であることが好ましい。この場合、パルスレーザーが誘電体材料を励起させることで、誘電体材料が高エネルギー状態とされる。このため、より低温で誘電体材料を結晶化させることが可能となる。   Here, the raw material transfer type PVD method is preferably a pulse laser deposition method. In this case, the dielectric material is brought into a high energy state by exciting the dielectric material with the pulse laser. For this reason, it becomes possible to crystallize the dielectric material at a lower temperature.

上記コンデンサの製造方法においては、前記誘電体膜形成工程を、７Ｐａ以下の酸素分圧下で行うことが好ましい。この場合、７Ｐａを超える場合と比べて、低温での結晶化が容易となる傾向がある。   In the method for manufacturing a capacitor, the dielectric film forming step is preferably performed under an oxygen partial pressure of 7 Pa or less. In this case, crystallization at a low temperature tends to be easier than in the case of exceeding 7 Pa.

上記コンデンサの製造方法においては、前記誘電体材料が金属酸化物であることが好ましい。この場合、誘電体材料が金属酸化物以外の材料である場合に比べて高い誘電率を実現させることができる。   In the method for manufacturing a capacitor, the dielectric material is preferably a metal oxide. In this case, a higher dielectric constant can be realized as compared with the case where the dielectric material is a material other than the metal oxide.

本発明のコンデンサの製造方法は、上記金属酸化物が、チタン酸バリウム、チタン酸バリウムストロンチウム、ジルコン酸チタン酸鉛及びタンタル酸ストロンチウムビスマスからなる群より選ばれる少なくとも１種を含む場合に有効である。上記金属酸化物は、結晶化による高誘電率化を実現するために一般には高温アニールを必要とし、これにより基板が劣化してしまう場合があるが、本発明によれば、基板を劣化しない程度の低い温度で、結晶化を促進して高い誘電率を有する誘電体膜を得ることができる。   The capacitor manufacturing method of the present invention is effective when the metal oxide contains at least one selected from the group consisting of barium titanate, barium strontium titanate, lead zirconate titanate, and strontium bismuth tantalate. . The metal oxide generally requires high-temperature annealing in order to achieve a high dielectric constant by crystallization, which may cause the substrate to deteriorate. However, according to the present invention, the substrate does not deteriorate. A dielectric film having a high dielectric constant can be obtained by promoting crystallization at a low temperature.

上記誘電体膜形成工程においては、前記誘電体材料がチタン酸バリウムストロンチウムであり、前記誘電体材料の蒸着を０．０５ｎｍ／ｓ以下の速度で行うことが好ましい。   In the dielectric film forming step, it is preferable that the dielectric material is barium strontium titanate and the dielectric material is deposited at a rate of 0.05 nm / s or less.

この場合、より高い誘電率を有する誘電体膜が得られる。   In this case, a dielectric film having a higher dielectric constant can be obtained.

本発明によるコンデンサの製造方法によれば、低温で結晶性の高い誘電体膜を得ることができるので、基板上の平坦化膜において第１導電部及び第２導電部の膨張によるクラックの発生を防止でき、且つ高誘電率の誘電体膜を実現できる。   According to the method for manufacturing a capacitor according to the present invention, a dielectric film having high crystallinity can be obtained at a low temperature. Therefore, cracks due to expansion of the first conductive portion and the second conductive portion in the planarizing film on the substrate are prevented. A dielectric film having a high dielectric constant can be realized.

以下、添付図面を参照して本発明に係るコンデンサの製造方法の実施形態について詳細に説明する。   Embodiments of a method for manufacturing a capacitor according to the present invention will be described below in detail with reference to the accompanying drawings.

図１は、本発明に係るコンデンサの製造方法で製造されるコンデンサの一例を示す断面図である。図１に示すように、コンデンサ１０は基板４を有する。基板４は、セラミック製の本体部１を有し、本体部１には複数（図１では２つのみ示す）のスルーホール１ａ，１ｂが形成されている。スルーホール１ａ，１ｂは互いに離れて配置されており、スルーホール１ａには、例えばＡｇからなる導電体（第１導電部）２が充填され、スルーホール１ｂには、例えばＡｇからなる導電体（第２導電部）３が充填されている。従って、導電体２，３は互いに離れて配置されることになる。そして、基板４のうち本体部１の上には絶縁性の平坦化膜５、下部電極膜（第１電極膜）６、誘電体膜７および上部電極膜（第２電極膜）８が順次積層されている。下部電極膜（第１電極膜）６、誘電体膜７および上部電極膜（第２電極膜）８はコンデンサ部を構成している。   FIG. 1 is a cross-sectional view showing an example of a capacitor manufactured by the capacitor manufacturing method according to the present invention. As shown in FIG. 1, the capacitor 10 has a substrate 4. The substrate 4 has a ceramic main body 1, and a plurality of (only two are shown in FIG. 1) through-holes 1 a and 1 b are formed in the main body 1. The through holes 1a and 1b are arranged apart from each other, the through hole 1a is filled with a conductor (first conductive portion) 2 made of, for example, Ag, and the through hole 1b is made of a conductor made of, for example, Ag (for example, Ag). The second conductive part) 3 is filled. Therefore, the conductors 2 and 3 are arranged away from each other. An insulating planarizing film 5, a lower electrode film (first electrode film) 6, a dielectric film 7 and an upper electrode film (second electrode film) 8 are sequentially stacked on the main body 1 of the substrate 4. Has been. The lower electrode film (first electrode film) 6, the dielectric film 7, and the upper electrode film (second electrode film) 8 constitute a capacitor unit.

また導電体２と下部電極膜６との間には拡散防止層１１が設けられ、導電体３と上部電極膜８との間にも拡散防止層１１が設けられている。   A diffusion prevention layer 11 is provided between the conductor 2 and the lower electrode film 6, and a diffusion prevention layer 11 is also provided between the conductor 3 and the upper electrode film 8.

即ち、下部電極膜６は、拡散防止層１１を介して導電体２に接触するように設けられており、導電体２と導通されている。また上部電極膜８は、拡散防止層１１を介して導電体３に接触するように設けられており、導電体３と導通されている。   That is, the lower electrode film 6 is provided so as to be in contact with the conductor 2 through the diffusion prevention layer 11 and is electrically connected to the conductor 2. The upper electrode film 8 is provided so as to be in contact with the conductor 3 through the diffusion preventing layer 11 and is electrically connected to the conductor 3.

平坦化膜５は、例えばＳｉＯ_２などの絶縁性材料で構成され、下部電極膜６及び上部電極８は、例えばＰｔなどの導電材料で構成され、誘電体膜７は金属酸化物で構成される。 The planarization film 5 is made of an insulating material such as SiO ₂ , the lower electrode film 6 and the upper electrode 8 are made of a conductive material such as Pt, and the dielectric film 7 is made of a metal oxide. .

次に、上記コンデンサの製造方法について図２（ａ）〜（ｆ）を参照して詳細に説明する。図２（ａ）〜（ｆ）は、図１のコンデンサ１０の一連の製造工程を示す工程図である。   Next, a method for manufacturing the capacitor will be described in detail with reference to FIGS. 2A to 2F are process diagrams showing a series of manufacturing steps of the capacitor 10 of FIG.

まず基板４を用意する。基板４としては、本体部１を低温同時焼成セラミックス（ＬＴＣＣ）基板材料で構成したものが用いられる。ここで、ＬＴＣＣ基板材料は、アルミナ及びガラスを主成分として含む材料で構成され、導電体２，３は、例えばＡｇなどで構成される。   First, a substrate 4 is prepared. As the board | substrate 4, what comprised the main-body part 1 with the low-temperature co-fired ceramics (LTCC) board | substrate material is used. Here, the LTCC substrate material is made of a material containing alumina and glass as main components, and the conductors 2 and 3 are made of, for example, Ag.

次に、基板４を焼成する。基板４の焼成温度は、例えば３５０〜５００℃とすればよい。   Next, the substrate 4 is fired. The firing temperature of the substrate 4 may be set to 350 to 500 ° C., for example.

続いて、焼成後の基板４に対し、導電体２，３を覆うように拡散防止層１１を形成する。拡散防止層１１の構成材料は特に限定されるものではないが、このような構成材料としては、例えば、Ｔａ、Ｔｉ等の拡散防止能に富んだ金属材料又はその化合物を用いることが好ましい。特に、拡散防止層１１は、上記金属材料の化合物からなる金属化合物層と、上記金属材料単体からなる金属単体層との積層構造体（図示せず）で構成されることが特に好ましい。この場合、より高い拡散防止能と導電体２，３への密着性とが得られる。このような効果が得られる積層構造体としては、例えば、ＴｉＮ／Ｔｉ積層構造体、ＴａＮ／Ｔａ積層構造体が特に好ましい。ここで、例えばＴｉＮ／Ｔｉ積層構造体とは、金属化合物層がＴｉＮから構成され、金属単体層がＴｉから構成される積層構造体を意味する。このとき、積層構造体の導電体２，３側を金属単体層とすると、拡散防止層１１と導電体２，３との間で更に高い密着性が得られるため特に好ましい。積層構造体の膜厚は材料によって適宜選択されるが、例えば、金属化合物層を１００〜５００ｎｍ、金属単体層を５〜２０ｎｍの範囲とすると、導電体２，３との密着性と拡散阻止能のいずれも高く得られるため好ましい。拡散防止層１１は、公知のスパッタリング法、蒸着法等の成膜方法により容易に成膜することができる。   Subsequently, a diffusion prevention layer 11 is formed on the substrate 4 after firing so as to cover the conductors 2 and 3. The constituent material of the diffusion prevention layer 11 is not particularly limited, but as such a constituent material, it is preferable to use a metal material rich in diffusion prevention ability such as Ta or Ti or a compound thereof. In particular, the diffusion preventing layer 11 is particularly preferably formed of a laminated structure (not shown) of a metal compound layer made of a compound of the metal material and a metal single layer made of the metal material alone. In this case, higher diffusion preventing ability and adhesion to the conductors 2 and 3 can be obtained. For example, a TiN / Ti laminated structure and a TaN / Ta laminated structure are particularly preferable as the laminated structure that can provide such an effect. Here, for example, a TiN / Ti multilayer structure means a multilayer structure in which the metal compound layer is composed of TiN and the single metal layer is composed of Ti. At this time, it is particularly preferable to use the single metal layer on the conductors 2 and 3 side of the laminated structure because higher adhesion can be obtained between the diffusion prevention layer 11 and the conductors 2 and 3. The film thickness of the laminated structure is appropriately selected depending on the material. For example, when the metal compound layer is in the range of 100 to 500 nm and the metal single layer is in the range of 5 to 20 nm, the adhesion to the conductors 2 and 3 and the diffusion preventing ability Both of these are preferable because they can be obtained at high levels. The diffusion prevention layer 11 can be easily formed by a known film formation method such as sputtering or vapor deposition.

この拡散防止層１１は、リークを防止するために導電体２，３の表面のみに形成することが望ましい。拡散防止層１１の形成領域の限定は、従来公知のフォトリソグラフィーを用いて容易に行うことができる。上記のように拡散防止層１１を導電体２，３の表面上のみに形成する場合、基板４の全面に形成した拡散防止膜の一部を除去して拡散防止膜をパターン処理することが必要となるが、拡散防止膜の除去は、従来公知の各種方法、例えば、不活性ガスイオンの照射や、ハロゲン系の反応性ガスプラズマを用いたイオンエッチング等を用いることができる。   The diffusion prevention layer 11 is desirably formed only on the surfaces of the conductors 2 and 3 in order to prevent leakage. The formation region of the diffusion preventing layer 11 can be easily limited using conventionally known photolithography. When the diffusion prevention layer 11 is formed only on the surfaces of the conductors 2 and 3 as described above, it is necessary to pattern the diffusion prevention film by removing a part of the diffusion prevention film formed on the entire surface of the substrate 4. However, the diffusion prevention film can be removed by various conventionally known methods such as irradiation with inert gas ions or ion etching using halogen-based reactive gas plasma.

そして、基板４のうち、パターン処理により得られる拡散防止層１１を含む全面に絶縁性の平坦化膜５を形成する。平坦化膜５の形成は、例えば、ゾル−ゲル法のような溶液法を用いて行うことができる（平坦化膜形成工程）。平坦化膜５の構成材料は、絶縁性材料であればよく、このような絶縁性材料としては、例えばＳｉＯ_２、ＴｉＯ_２、Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５等が挙げられる。 Then, an insulating planarizing film 5 is formed on the entire surface of the substrate 4 including the diffusion prevention layer 11 obtained by pattern processing. The planarization film 5 can be formed by using, for example, a solution method such as a sol-gel method (planarization film forming step). The constituent material of the planarization film 5 may be an insulating material, and examples of such an insulating material include SiO ₂ , TiO ₂ , Al ₂ O ₃ , Ta ₂ O _{5 and the} like.

次に、平坦化膜５の上にレジスト膜（図示せず）を形成した後、フォトリソグラフィーによりレジスト膜をパターニングし、このパターニングされたレジスト膜をマスクとして平坦化膜５をエッチングし、スルーホール１ａに充填された導電体２を露出させるように平坦化膜５に開口部５ａを形成する（図２（ａ）参照）。   Next, after forming a resist film (not shown) on the flattening film 5, the resist film is patterned by photolithography, and the flattening film 5 is etched using the patterned resist film as a mask, and through holes are formed. An opening 5a is formed in the planarizing film 5 so as to expose the conductor 2 filled in 1a (see FIG. 2A).

続いて、スパッタリングにより、例えばＰｔからなる下部電極層６Ａを形成する（図２（ｂ）参照）。この下部電極層６Ａ上にレジスト膜を形成し、フォトリソグラフィーによりレジスト膜をパターニングし、パターン化されたレジスト膜をマスクとして下部電極層６Ａをエッチングし、下部電極膜６を形成する（図２（ｃ）参照）。こうして、導電体２の表面上に設けられる拡散防止層１１と下部電極膜６とが接触し、導電体２と下部電極膜６とが拡散防止層１１を介して電気的に接続されるようになる（第１電極膜形成工程）。   Subsequently, the lower electrode layer 6A made of, for example, Pt is formed by sputtering (see FIG. 2B). A resist film is formed on the lower electrode layer 6A, the resist film is patterned by photolithography, and the lower electrode layer 6A is etched using the patterned resist film as a mask to form the lower electrode film 6 (FIG. 2 ( c)). In this way, the diffusion prevention layer 11 provided on the surface of the conductor 2 and the lower electrode film 6 are in contact with each other so that the conductor 2 and the lower electrode film 6 are electrically connected via the diffusion prevention layer 11. (First electrode film forming step).

次に、図２（ｄ）に示すように、下部電極膜６及び、露出している平坦化膜５の上に、ＰＶＤ法を用いて誘電体材料を蒸着させて誘電体膜７を形成する（誘電体膜形成工程）。このとき、誘電体材料の蒸着を０．１ｎｍ／ｓ以下の速度で行い、基板４を５００℃以下の温度で加熱する。ここで、ＰＶＤ法としては、パルスレーザーでポジション法を用いる。即ち、基板４を加熱したまま、ターゲットである誘電体材料にパルスレーザー光を集光して蒸発させ、誘電体材料を下部電極膜６及び露出した平坦化膜５の上にそのまま堆積させ、誘電体膜７を形成する。こうして、原料である誘電体材料をそのまま下部電極膜６及び平坦化膜５の上に転写して誘電体膜７を形成する。これにより、誘電体材料が結晶化され、高誘電率の誘電体膜７が得られる。   Next, as shown in FIG. 2D, a dielectric material 7 is deposited on the lower electrode film 6 and the exposed planarizing film 5 by using a PVD method to form a dielectric film 7. (Dielectric film forming step). At this time, the dielectric material is deposited at a rate of 0.1 nm / s or less, and the substrate 4 is heated at a temperature of 500 ° C. or less. Here, as the PVD method, a position method is used with a pulse laser. That is, while the substrate 4 is heated, the pulsed laser beam is condensed and evaporated on the target dielectric material, and the dielectric material is deposited as it is on the lower electrode film 6 and the exposed flattening film 5. A body film 7 is formed. Thus, the dielectric material as a raw material is transferred as it is onto the lower electrode film 6 and the planarizing film 5 to form the dielectric film 7. Thereby, the dielectric material is crystallized, and the dielectric film 7 having a high dielectric constant is obtained.

ここで、誘電体材料としては、チタン酸バリウム、チタン酸バリウムストロンチウム、ジルコン酸チタン酸鉛、タンタル酸ストロンチウムビスマスなどの金属酸化物が用いられる。   Here, metal oxides such as barium titanate, barium strontium titanate, lead zirconate titanate, and strontium bismuth tantalate are used as the dielectric material.

なお、蒸着速度は、誘電体材料の種類により異なるため一概には言えないが、レーザー光の繰り返し周波数及びレーザー出力の両方を制御することにより調整することができる。   The vapor deposition rate differs depending on the type of dielectric material and cannot be generally stated, but can be adjusted by controlling both the repetition frequency of laser light and the laser output.

上記誘電体材料がチタン酸バリウムストロンチウムである場合には、特に誘電体材料の蒸着を０．０５ｎｍ／ｓ以下の速度で行うことが好ましい。この場合、より高い誘電率を有する誘電体膜７が得られる。   When the dielectric material is barium strontium titanate, it is particularly preferable to deposit the dielectric material at a rate of 0.05 nm / s or less. In this case, the dielectric film 7 having a higher dielectric constant can be obtained.

また、誘電体材料の蒸着の際には、基板４の温度を４００℃以上とすることが好ましい。基板４の温度が４００℃未満では、４００℃以上の場合に比べて誘電率が大幅に小さくなる傾向がある。   Further, when depositing the dielectric material, the temperature of the substrate 4 is preferably set to 400 ° C. or higher. When the temperature of the substrate 4 is less than 400 ° C., the dielectric constant tends to be significantly reduced as compared with the case of 400 ° C. or higher.

上記のようにして誘電体膜７を形成したならば、誘電体膜７の上にレジスト膜を形成し、このレジスト膜をフォトリソグラフィーによりパターニングし、このレジスト膜をマスクとして誘電体膜７の一部及び平坦化膜５の一部をエッチングして、導電体３上に設けられる拡散防止層１１を露出させるように開口部９を形成する（図２（ｅ）参照）。   When the dielectric film 7 is formed as described above, a resist film is formed on the dielectric film 7, this resist film is patterned by photolithography, and the resist film is used as a mask to form a dielectric film 7. The opening 9 is formed so as to expose the diffusion prevention layer 11 provided on the conductor 3 by etching the portion and part of the planarizing film 5 (see FIG. 2E).

そして、スパッタリングにより、例えばＰｔからなる上部電極層（図２（ｆ）参照）８Ａを形成する。この上部電極層８Ａ上にレジスト膜を形成し、フォトリソグラフィーによりレジスト膜をパターニングし、このレジスト膜をマスクとして上部電極層８Ａをエッチングし、上部電極膜８を形成する。こうして、導電体３の表面上に設けられる拡散防止層１１が上部電極膜８と接触し、導電体３が拡散電極１１を介して上部電極膜８と電気的に接続されるようになる（第２電極膜形成工程）。   Then, an upper electrode layer (see FIG. 2F) 8A made of, for example, Pt is formed by sputtering. A resist film is formed on the upper electrode layer 8A, the resist film is patterned by photolithography, and the upper electrode layer 8A is etched using the resist film as a mask to form the upper electrode film 8. In this way, the diffusion preventing layer 11 provided on the surface of the conductor 3 comes into contact with the upper electrode film 8, and the conductor 3 is electrically connected to the upper electrode film 8 through the diffusion electrode 11 (first). 2 electrode film formation process).

以上のようにして、基板４の上に、下部電極膜６、誘電体膜７及び上部誘電体膜８で構成されたコンデンサ部が形成され、基板４とコンデンサ部とからなるコンデンサ１０が得られる。   As described above, the capacitor portion composed of the lower electrode film 6, the dielectric film 7, and the upper dielectric film 8 is formed on the substrate 4, and the capacitor 10 including the substrate 4 and the capacitor portion is obtained. .

こうしてコンデンサ１０を製造すると、５００℃以下の低温で結晶性の高い誘電体膜７を得ることができる。このため、導電体３と平坦化膜５との間に熱膨張差があっても、導電体３の膨張が十分に防止されるため、基板４上の平坦化膜５において導電体３の膨張によるクラックの発生を防止でき、且つ高誘電率の誘電体膜７を実現できる。したがって、下部電極膜６と上部電極膜８との間での短絡を十分に防止し得るコンデンサ１０が得られる。   When the capacitor 10 is manufactured in this manner, the dielectric film 7 having high crystallinity can be obtained at a low temperature of 500 ° C. or lower. For this reason, even if there is a difference in thermal expansion between the conductor 3 and the planarization film 5, the expansion of the conductor 3 is sufficiently prevented, so that the expansion of the conductor 3 in the planarization film 5 on the substrate 4 is prevented. It is possible to prevent the occurrence of cracks due to the above and to realize a dielectric film 7 having a high dielectric constant. Therefore, the capacitor 10 that can sufficiently prevent a short circuit between the lower electrode film 6 and the upper electrode film 8 is obtained.

このように５００℃以下の低温で結晶性が向上する理由は定かではないが、基板４の温度を低くし且つ低い蒸着速度で誘電体材料の蒸着を行うことで、下部電極膜６及び平坦化膜５上で誘電体材料の表面拡散が十分に進むためではないかと本発明者らは考えている。   The reason why the crystallinity is improved at a low temperature of 500 ° C. or lower is not clear, but by lowering the temperature of the substrate 4 and depositing the dielectric material at a low deposition rate, the lower electrode film 6 and the planarization are performed. The present inventors consider that the surface diffusion of the dielectric material proceeds sufficiently on the film 5.

また、本実施形態においては、誘電体材料が、チタン酸バリウム、チタン酸バリウムストロンチウム、ジルコン酸チタン酸鉛、タンタル酸ストロンチウムビスマスなどの金属酸化物で構成されている。一般にこれら金属酸化物は、結晶化のために通常、７００℃以上の高温でのアニ―ルを必要とする。本実施形態の製造方法によれば、５００℃以下の低温で十分に結晶化が行われるため、上記のような高温アニールが不要となる。このため、基板４を構成する本体部１がＬＴＣＣで構成されていても、誘電体材料の結晶化を促進して高い誘電率を有する誘電体膜７を得ることができる。   In the present embodiment, the dielectric material is composed of a metal oxide such as barium titanate, barium strontium titanate, lead zirconate titanate, and strontium bismuth tantalate. In general, these metal oxides usually require annealing at a high temperature of 700 ° C. or higher for crystallization. According to the manufacturing method of the present embodiment, crystallization is sufficiently performed at a low temperature of 500 ° C. or lower, so that the high-temperature annealing as described above is unnecessary. For this reason, even if the main body 1 constituting the substrate 4 is made of LTCC, the dielectric film 7 having a high dielectric constant can be obtained by promoting crystallization of the dielectric material.

また本実施形態では、誘電体材料の蒸着を、パルスレーザーデポジション法で行っているが、この場合、パルスレーザーが誘電体材料を励起させることで、誘電体材料が高エネルギー状態とされる。このため、パルスレーザーデポジション法以外のＰＶＤ法で蒸着される場合と比較して、より低温で誘電体材料を結晶化させることが可能となる。   In this embodiment, the dielectric material is deposited by the pulse laser deposition method. In this case, the pulse material excites the dielectric material to bring the dielectric material into a high energy state. For this reason, it becomes possible to crystallize the dielectric material at a lower temperature as compared with the case where vapor deposition is performed by a PVD method other than the pulse laser deposition method.

本発明は、上記実施形態に限定されるものではない。例えば平坦化膜５と導電体３との間の熱膨張係数の差の絶対値は、特に限定されない。但し、本発明は、熱膨張率の差の絶対値が１０以上である場合に特に有効である。この場合に、特に平坦化膜５にクラックの発生が顕著になるからである。   The present invention is not limited to the above embodiment. For example, the absolute value of the difference in thermal expansion coefficient between the planarizing film 5 and the conductor 3 is not particularly limited. However, the present invention is particularly effective when the absolute value of the difference in coefficient of thermal expansion is 10 or more. This is because in this case, cracks are particularly prominent in the planarizing film 5.

また、上記誘電体材料の蒸着の際には、酸素分圧は特に制限されないが、誘電体材料の蒸着は７．０Ｐａ以下の酸素分圧下で行うことが好ましい。この場合、７．０Ｐａを超える場合と比べて、低温での結晶化が特に容易となる傾向がある。   In the vapor deposition of the dielectric material, the oxygen partial pressure is not particularly limited, but the vapor deposition of the dielectric material is preferably performed under an oxygen partial pressure of 7.0 Pa or less. In this case, crystallization at a low temperature tends to be particularly easy as compared with the case of exceeding 7.0 Pa.

更に、上記実施形態では、誘電体材料の蒸着がパルスレーザーデポジション法で行われているが、誘電体材料の蒸着は、原料転写型のＰＶＤ法で行われればよく、例えばスパッタリング法、イオンビームスパッタ法、電子線蒸着法、分子ビームエピタキシー（ＭＢＥ）法などで行うこともできる。   Further, in the above embodiment, the dielectric material is vapor-deposited by the pulse laser deposition method, but the dielectric material may be vapor-deposited by a raw material transfer type PVD method. It can also be performed by sputtering, electron beam evaporation, molecular beam epitaxy (MBE), or the like.

更にまた、上記実施形態では、基板４が、本体部をＬＴＣＣ基板材料で構成したものとなっているが、基板は本体部をシリコン単結晶やサファイヤで構成したものであってもよい。   Furthermore, in the above embodiment, the substrate 4 has a main body portion made of an LTCC substrate material, but the substrate may have a main body portion made of silicon single crystal or sapphire.

以下、本発明の内容を、実施例及び比較例を挙げてより具体的に説明するが、本発明は、以下の実施例に限定されるものではない。   Hereinafter, the content of the present invention will be described more specifically with reference to examples and comparative examples, but the present invention is not limited to the following examples.

（実施例１）
まず基板４を用意した。基板４としては、複数のスルーホール１ａ，１ｂが形成された本体部１を用意し、スルーホール１ａ，１ｂにＡｇからなる導電材料を充填したＬＴＣＣ基板材料を用いた。 Example 1
First, a substrate 4 was prepared. As the substrate 4, a body portion 1 having a plurality of through holes 1 a and 1 b was prepared, and an LTCC substrate material in which the through holes 1 a and 1 b were filled with a conductive material made of Ag was used.

そして、反応性スパッタリング法により、Ｔａ（５ｎｍ）とＴａＮ（５００ｎｍ）をこの順に形成し、この積層体を拡散防止膜とした。その後、この拡散防止膜及び基板の表面上に、ノボラック樹脂からなるレジスト膜を形成した後、フォトリソグラフィーによりレジスト膜をパターニングし、スルーホール１ａ，１ｂのＡｇ表面上にマスクが形成されるようにした。更に、Ａｒイオンビームを用いたミリング法によって、拡散防止膜のうちスルーホール１ａ，１ｂ上以外の部分を除去し、拡散防止層１１がスルーホール１ａ，１ｂを覆うように拡散防止膜をパターン処理した。   And Ta (5 nm) and TaN (500 nm) were formed in this order by the reactive sputtering method, and this laminate was used as a diffusion barrier film. Thereafter, a resist film made of a novolak resin is formed on the diffusion prevention film and the surface of the substrate, and then the resist film is patterned by photolithography so that a mask is formed on the Ag surfaces of the through holes 1a and 1b. did. Further, the diffusion prevention film is patterned so that the diffusion prevention layer 11 covers the through holes 1a and 1b by removing portions of the diffusion prevention film other than the through holes 1a and 1b by a milling method using an Ar ion beam. did.

続いて、基板４上の拡散防止層１１及びＬＴＣＣ基板の上に、溶液法を用いてＳｉＯ_２からなる厚さ１０μｍの平坦化膜を形成した。 Subsequently, a 10 μm thick planarizing film made of SiO ₂ was formed on the diffusion preventing layer 11 on the substrate 4 and the LTCC substrate using a solution method.

次に、平坦化膜５の上にノボラック樹脂からなるレジスト膜を形成した後、フォトリソグラフィーによりレジスト膜をパターニングし、このパターニングされたレジスト膜をエッチングして、スルーホール１ａに充填された導電体２上の拡散防止層を露出させるように開口部を形成した。   Next, after forming a resist film made of a novolak resin on the planarizing film 5, the resist film is patterned by photolithography, and the patterned resist film is etched to fill the through hole 1a. An opening was formed so as to expose the diffusion prevention layer on 2.

続いて、スパッタリングにより、Ｐｔからなる厚さ０．２μｍの下部電極層を形成した。この下部電極層上にレジスト膜を形成し、フォトリソグラフィーによりレジスト膜をパターニングし、このレジスト膜をマスクとしてエッチングし、下部電極膜６を形成した。こうして、導電体２に拡散防止層を介して下部電極膜６を接触させ、導電体２を、拡散防止層を介して下部電極膜６と電気的に接続させた。   Subsequently, a lower electrode layer made of Pt and having a thickness of 0.2 μm was formed by sputtering. A resist film was formed on the lower electrode layer, the resist film was patterned by photolithography, and this resist film was used as a mask for etching to form the lower electrode film 6. Thus, the lower electrode film 6 was brought into contact with the conductor 2 via the diffusion prevention layer, and the conductor 2 was electrically connected to the lower electrode film 6 via the diffusion prevention layer.

次に、下部電極膜６及び露出している平坦化膜５の上に、パルスレーザーデポジション法を用いて誘電体材料を蒸着させて誘電体膜７を形成した。具体的には、基板４を加熱したまま、ターゲットである誘電体材料にパルスレーザー光を照射して蒸発させ、誘電体材料を下部電極膜６及び露出した平坦化膜５の上にそのまま堆積させ、誘電体膜７を形成した。このとき、パルス光源として、発振波長２４８ｎｍのエキシマレーザーを用い、誘電体材料としては、Ｂａ_０．７Ｓｒ_０．３Ｔｉ_０．３を用いた。そして、レーザー出力を３Ｊ／ｃｍ^２、レーザー光の繰り返し周波数を５Ｈｚとし、これにより誘電体材料の蒸着速度を０．０２５ｎｍ／ｓとした。また、蒸着時の酸素分圧を１．３Ｐａとし、基板４の加熱温度は４００℃とした。 Next, a dielectric material 7 was formed on the lower electrode film 6 and the exposed planarizing film 5 by vapor deposition using a pulse laser deposition method. Specifically, while the substrate 4 is heated, the target dielectric material is irradiated with a pulsed laser beam to evaporate, and the dielectric material is directly deposited on the lower electrode film 6 and the exposed planarization film 5. A dielectric film 7 was formed. At this time, an excimer laser having an oscillation wavelength of 248 nm was used as the pulse light source, and Ba _0.7 Sr _0.3 Ti _0.3 was used as the dielectric material. The laser output was 3 J / cm ² , the laser beam repetition frequency was 5 Hz, and the deposition rate of the dielectric material was 0.025 nm / s. The oxygen partial pressure during vapor deposition was 1.3 Pa, and the heating temperature of the substrate 4 was 400 ° C.

こうして誘電体膜７を形成したならば、誘電体膜７の上にポジ型のフォトレジスト膜からなるレジスト膜を形成し、このレジスト膜をフォトリソグラフィーによりパターニングしてこのレジスト膜をマスクとして誘電体膜７の一部及び平坦化膜５の一部をエッチングして導電体３上に形成された拡散防止層を露出させるように開口部を形成した。   When the dielectric film 7 is thus formed, a resist film made of a positive photoresist film is formed on the dielectric film 7, and the resist film is patterned by photolithography, and the resist film is used as a mask to form the dielectric film. Part of the film 7 and part of the planarizing film 5 were etched to form an opening so as to expose the diffusion prevention layer formed on the conductor 3.

そして、スパッタリングにより、Ｐｔからなる厚さ０．２μｍの上部電極層を形成した。この上部電極層上にレジスト膜を形成し、フォトリソグラフィーによりレジスト膜をパターニングし、このレジスト膜をマスクとしてエッチングし、上部電極膜８を形成した。こうして、導電体３に拡散防止層を介して上部電極膜８を接触させ、導電体３を、拡散防止層を介して上部電極膜８と電気的に接続させた。   Then, an upper electrode layer made of Pt and having a thickness of 0.2 μm was formed by sputtering. A resist film was formed on the upper electrode layer, the resist film was patterned by photolithography, and the upper electrode film 8 was formed by etching using the resist film as a mask. Thus, the upper electrode film 8 was brought into contact with the conductor 3 via the diffusion prevention layer, and the conductor 3 was electrically connected to the upper electrode film 8 via the diffusion prevention layer.

以上のようにして、基板４の上に、下部電極膜６、誘電体膜７及び上部誘電体膜８で構成されたコンデンサ部を形成し、コンデンサ１０を得た。   As described above, a capacitor portion composed of the lower electrode film 6, the dielectric film 7 and the upper dielectric film 8 was formed on the substrate 4 to obtain a capacitor 10.

（実施例２）
レーザー光の繰り返し周波数を１０Ｈｚとすることにより、蒸着速度を０．０７ｎｍ／ｓとしたこと以外は実施例１と同様にしてコンデンサを得た。 (Example 2)
A capacitor was obtained in the same manner as in Example 1 except that the repetition rate of the laser beam was 10 Hz, and the deposition rate was 0.07 nm / s.

（実施例３）
誘電体材料の蒸着の際に基板の温度を５００℃としたこと以外は実施例１と同様にしてコンデンサを得た。 (Example 3)
A capacitor was obtained in the same manner as in Example 1 except that the temperature of the substrate was set to 500 ° C. during the deposition of the dielectric material.

（実施例４）
誘電体材料としてジルコン酸チタン酸鉛を用いたこと以外は実施例１と同様にしてコンデンサを得た。 Example 4
A capacitor was obtained in the same manner as in Example 1 except that lead zirconate titanate was used as the dielectric material.

（実施例５）
基板４を構成する本体部の材料として、ＳｉＯ_２に代えて、ＴｉＯ_２を用い、導電体として、Ａｇに代えてＣｕを用いたこと以外は実施例１と同様にしてコンデンサを得た。 (Example 5)
A capacitor was obtained in the same manner as in Example 1 except that TiO ₂ was used instead of SiO ₂ as the material of the main body constituting the substrate 4 and Cu was used as the conductor instead of Ag.

（実施例６）
誘電体材料の蒸着を、パルスレーザーデポジション法に代えて、スパッタリング法を用いたこと以外は実施例１と同様にしてコンデンサを得た。 (Example 6)
A capacitor was obtained in the same manner as in Example 1 except that the sputtering method was used instead of the pulsed laser deposition method for vapor deposition of the dielectric material.

（実施例７）
誘電体材料の蒸着の酸素分圧を１．３Ｐａに代えて、１３Ｐａとしたこと以外は実施例１と同様にしてコンデンサを得た。 (Example 7)
A capacitor was obtained in the same manner as in Example 1 except that the oxygen partial pressure of the dielectric material was changed to 1.3 Pa instead of 1.3 Pa.

（実施例８）
誘電体材料の蒸着の際に基板の温度を４５０℃としたこと以外は実施例１と同様にしてコンデンサを得た。 (Example 8)
A capacitor was obtained in the same manner as in Example 1 except that the temperature of the substrate was set to 450 ° C. during the deposition of the dielectric material.

（比較例１）
レーザー光の繰り返し周波数を１５Ｈｚとすることにより、蒸着速度を０．１１ｎｍ／ｓとし、上部電極膜を得た後に誘電体膜を４００℃でアニールしたこと以外は実施例１と同様にしてコンデンサを得た。 (Comparative Example 1)
The repetition rate of the laser beam was 15 Hz, the deposition rate was 0.11 nm / s, and the capacitor was fabricated in the same manner as in Example 1 except that the dielectric film was annealed at 400 ° C. after obtaining the upper electrode film. Obtained.

（比較例２）
誘電体材料の蒸着の際に基板の温度を５５０℃としたこと以外は実施例１と同様にしてコンデンサを得た。 (Comparative Example 2)
A capacitor was obtained in the same manner as in Example 1 except that the temperature of the substrate was changed to 550 ° C. during the deposition of the dielectric material.

実施例１〜７及び比較例１，２に係るコンデンサについて、金属顕微鏡および走査型電子顕微鏡による表面観察を用いて、平坦化膜にクラックが発生しているかどうかを調べた。その結果、実施例１〜７に係るコンデンサについては、平坦化膜においてクラックが発生していないことが確認された。これに対し、比較例１，２に係るコンデンサについては、平坦化膜においてクラックが発生していることが確認された。結果を表１にまとめた。

About the capacitor | condenser which concerns on Examples 1-7 and Comparative Examples 1 and 2, it was investigated whether the crack was generate | occur | produced in the planarization film | membrane using the surface observation by a metal microscope and a scanning electron microscope. As a result, for the capacitors according to Examples 1 to 7, it was confirmed that no crack was generated in the planarization film. On the other hand, regarding the capacitors according to Comparative Examples 1 and 2, it was confirmed that cracks occurred in the planarization film. The results are summarized in Table 1.

また、実施例１〜８及び比較例１，２に係るコンデンサについて誘電率を測定したところ、誘電率は表１に示す通りであった。   Further, when the dielectric constants of the capacitors according to Examples 1 to 8 and Comparative Examples 1 and 2 were measured, the dielectric constants were as shown in Table 1.

以上の実施例１〜８及び比較例１，２の結果より、本発明のコンデンサの製造方法によれば、基板上の平坦化膜におけるクラックの発生を防止でき、且つ高誘電率の誘電体膜を実現できることが確認された。   From the results of Examples 1 to 8 and Comparative Examples 1 and 2 described above, according to the capacitor manufacturing method of the present invention, generation of cracks in the planarizing film on the substrate can be prevented, and a dielectric film having a high dielectric constant can be obtained. It was confirmed that can be realized.

本発明に係るコンデンサの製造方法により得られるコンデンサの一例を示す図である。It is a figure which shows an example of the capacitor | condenser obtained by the manufacturing method of the capacitor | condenser which concerns on this invention. 図１のコンデンサの一連の製造工程を示す工程図である。FIG. 2 is a process diagram showing a series of manufacturing steps for the capacitor of FIG. 1.

符号の説明Explanation of symbols

１…本体部、２…導電体（第１導電部）、３…導電体（第２導電部）、４…基板、５…平坦化膜、６…下部電極膜（第１電極膜）、７…誘電体膜、８…上部電極膜（第２電極膜）。   DESCRIPTION OF SYMBOLS 1 ... Main-body part, 2 ... Conductor (1st conductive part), 3 ... Conductor (2nd conductive part), 4 ... Substrate, 5 ... Planarization film, 6 ... Lower electrode film (1st electrode film), 7 ... dielectric film, 8 ... upper electrode film (second electrode film).

Claims (9)

本体部、前記本体部に埋め込まれ互いに離れて配置される第１導電部および第２導電部を有する基板上に、絶縁体からなる平坦化膜を形成する平坦化膜形成工程と、
前記平坦化膜上に、前記第１導電部と導通するように第１電極膜を形成する第１電極膜形成工程と、
前記第１電極膜の上に、ＰＶＤ法を用いて誘電体材料を蒸着させて誘電体膜を形成する誘電体膜形成工程と、
前記誘電体膜の上に、前記第２導電部と導通するように第２電極膜を形成する第２電極膜形成工程とを含み、
前記誘電体膜形成工程において、前記誘電体材料の蒸着を０．１ｎｍ／ｓ以下の速度で行い、前記基板を５００℃以下の温度で加熱する、コンデンサの製造方法。 A planarization film forming step of forming a planarization film made of an insulator on a substrate having a main body portion, a first conductive portion and a second conductive portion embedded in the main body portion and spaced apart from each other;
A first electrode film forming step of forming a first electrode film on the planarizing film so as to be electrically connected to the first conductive portion;
A dielectric film forming step of forming a dielectric film by depositing a dielectric material on the first electrode film using a PVD method;
A second electrode film forming step of forming a second electrode film on the dielectric film so as to be electrically connected to the second conductive portion;
In the dielectric film forming step, the dielectric material is deposited at a rate of 0.1 nm / s or less, and the substrate is heated at a temperature of 500 ° C. or less. 前記平坦化膜と前記第２導電部との間の熱膨張係数の差の絶対値が１０ｐｐｍ／Ｋ以上である、請求項１に記載のコンデンサの製造方法。   2. The method of manufacturing a capacitor according to claim 1, wherein an absolute value of a difference in coefficient of thermal expansion between the planarizing film and the second conductive portion is 10 ppm / K or more. 前記誘電体膜形成工程において、前記基板の温度を４００℃以上とする請求項１又は２に記載のコンデンサの製造方法。   The method for manufacturing a capacitor according to claim 1, wherein in the dielectric film forming step, the temperature of the substrate is set to 400 ° C. or higher. 前記誘電体膜形成工程において、前記ＰＶＤ法が、前記誘電体材料を前記第１電極膜上にそのまま蒸着させる原料転写型ＰＶＤ法である、請求項１〜３のいずれか一項に記載のコンデンサの製造方法。   4. The capacitor according to claim 1, wherein in the dielectric film forming step, the PVD method is a raw material transfer type PVD method in which the dielectric material is directly deposited on the first electrode film. Manufacturing method. 前記原料転写型ＰＶＤ法が、パルスレーザーデポジション法である、請求項４に記載のコンデンサの製造方法。   The method of manufacturing a capacitor according to claim 4, wherein the raw material transfer type PVD method is a pulse laser deposition method. 前記誘電体膜形成工程を、７Ｐａ以下の酸素分圧下で行う、請求項１〜５のいずれか一項に記載のコンデンサの製造方法。   The method for manufacturing a capacitor according to claim 1, wherein the dielectric film forming step is performed under an oxygen partial pressure of 7 Pa or less. 前記誘電体材料が金属酸化物である、請求項１〜６のいずれか一項に記載のコンデンサの製造方法。   The method for manufacturing a capacitor according to claim 1, wherein the dielectric material is a metal oxide. 前記金属酸化物が、チタン酸バリウム、チタン酸バリウムストロンチウム、ジルコン酸チタン酸鉛及びタンタル酸ストロンチウムビスマスからなる群より選ばれる少なくとも１種を含む、請求項７に記載のコンデンサの製造方法。   The method for manufacturing a capacitor according to claim 7, wherein the metal oxide includes at least one selected from the group consisting of barium titanate, barium strontium titanate, lead zirconate titanate, and strontium bismuth tantalate. 前記誘電体膜形成工程において、前記誘電体材料がチタン酸バリウムストロンチウムであり、前記誘電体材料の蒸着を０．０５ｎｍ／ｓ以下の速度で行う、請求項１〜８のいずれか一項に記載のコンデンサの製造方法。   9. The dielectric film forming step according to claim 1, wherein the dielectric material is barium strontium titanate and the dielectric material is deposited at a rate of 0.05 nm / s or less. Of manufacturing the capacitor.

Images