JP2007067020A - 投影マスク、レーザ加工方法、レーザ加工装置および薄膜トランジスタ素子 - Google Patents

投影マスク、レーザ加工方法、レーザ加工装置および薄膜トランジスタ素子 Download PDF

Info

Publication number
JP2007067020A
JP2007067020A JP2005248455A JP2005248455A JP2007067020A JP 2007067020 A JP2007067020 A JP 2007067020A JP 2005248455 A JP2005248455 A JP 2005248455A JP 2005248455 A JP2005248455 A JP 2005248455A JP 2007067020 A JP2007067020 A JP 2007067020A
Authority
JP
Japan
Prior art keywords
light
laser
semiconductor film
light transmission
projection mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005248455A
Other languages
English (en)
Inventor
Junichiro Nakayama
純一郎 中山
Hiroshi Tsunasawa
啓 綱沢
Ikumi Kashiwagi
郁未 柏木
Shinji Maekawa
真司 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005248455A priority Critical patent/JP2007067020A/ja
Priority to PCT/JP2006/317018 priority patent/WO2007026722A1/ja
Priority to TW095131876A priority patent/TW200720836A/zh
Publication of JP2007067020A publication Critical patent/JP2007067020A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract


【課題】 照射対象物を均一に結晶化させることができる投影マスク、レーザ加工方法およびレーザ加工装置を提供するとともに、照射対象物に形成したときの電気的特性を均一にすることができる薄膜トランジスタ素子を提供する。
【解決手段】 照射対象物である半導体膜３７を結晶化させるべき複数の方向に対し、前記第１軸線および第２軸線を含む平面内において、第１軸線と第２軸線との交点を中心として第２軸線から予め定める周方向一方に４５度傾斜した第１方向に延びる複数の第１光透過パターン２５ａと、前記平面内において前記４５度傾斜した第１方向に直交する第２方向に延びる複数の第２光透過パターン２５ｂとが形成される投影マスク２５に、光源２１から発せられるレーザ光３１を照射し、前記第１および第２光透過パターン２５ａ，２５ｂを透過したレーザ光を半導体膜３７に照射する。
【選択図】 図１

Description

本発明は、照射対象物にレーザ光を照射して結晶化させるときに用いられる投影マスク、レーザ加工方法およびレーザ加工装置に関し、さらに結晶化された照射対象物に形成される薄膜トランジスタ素子に関する。
半導体デバイスは、基板を兼ねて構成される単結晶シリコン（Ｓｉ）またはガラス基板上に成層されるシリコン薄膜に形成される。このような半導体デバイスは、イメージセンサおよびアクティブマトリクス液晶表示装置などに用いられる。液晶表示装置に用いられる半導体デバイスは、透明な基板上にたとえば薄膜トランジスタ（略称：ＴＦＴ）素子の規則的なアレイが形成されることによって構成され、各ＴＦＴ素子は画素コントローラとして機能している。液晶表示装置に用いられているＴＦＴ素子は、非晶質シリコン膜に形成されているけれども、電子移動度の低い非晶質シリコン膜に代えて、電子移動度の高い多結晶シリコン膜にＴＦＴ素子を形成することによって、ＴＦＴ素子のスイッチング特性を向上し、消費電力が低くて応答速度が高い液晶表示装置が製造されるようになってきている。
多結晶シリコン膜は、基板上に堆積している非晶質シリコンまたは微結晶シリコン膜にエキシマレーザから発せられるレーザ光、たとえば線長が２００ｍｍ以上４００ｍｍ未満で、かつ線幅が０.２ｍｍ以上１.０ｍｍ未満である線状のレーザ光を照射して溶融し、凝固過程においてシリコンを結晶化（Excimer Laser Crystallization；略称：ＥＬＣ）させる方法（以下、「ＥＬＣ法」という場合がある）によって形成される。
ＥＬＣ法では、レーザ光を照射した部分の半導体膜を厚み方向全域にわたって溶融するのではなく、半導体膜の一部の領域を残して溶融する。ＥＬＣ法によって半導体膜を単に溶融凝固させるだけでは、未溶融領域と溶融領域との界面の全面において、至る所に結晶核が発生し、半導体膜の最表層に向かって結晶が成長して、異なる大きさでかつ異なる結晶方位を有する多数の結晶粒が形成される。したがって結晶粒径は非常に小さく、具体的には１００ｎｍ以上２００ｎｍ未満となる。多数の小さな結晶粒が形成されると、結晶粒同士の接触界面である結晶粒界が多数形成され、この結晶粒界が、電子を捕獲して電子移動の障壁となるので、結晶粒界が少ない、つまり結晶粒径が比較的大きい多結晶シリコン膜に比べて電子移動度が低くなる。
また大きさおよび方位が異なる小さな結晶内においては、電子移動度が結晶毎にそれぞれ異なるので、換言すれば異なる動作性能を備えるＴＦＴ素子が多数形成されることになるので、各ＴＦＴ素子の相互間で構造の不均一性が生じるとともに、ＴＦＴアレイにスイッチング特性の不均一性が生じる。このような不均一性が生じると、液晶表示装置において、一表示画面中に応答速度の高い画素と応答速度の低い画素とが並存するという問題が生じる。したがって液晶表示装置のさらなる性能向上のためには、スイッチング特性の均一化されたＴＦＴアレイが形成される必要があり、ＴＦＴ素子のスイッチング特性を均一化するためには、ＴＦＴ素子を形成する多結晶シリコン膜の結晶化領域を広くするとともに、多結晶シリコン膜の品質を向上する、つまり結晶化される結晶粒径を可能な限り大きくすること、および結晶方位を制御することなどが必要とされる。そこで、単結晶シリコンに近い性能を有する多結晶シリコン膜を得るための種々の技術が提案されている。
図１７は、第１の従来技術のレーザ加工装置１の構成を示す図である。図１８は、半導体素子８の構成を示す断面図である。図１９は、半導体膜１７における結晶の成長過程を模式的に示す図である。第１の従来技術は、ラテラル成長法に分類されるレーザ結晶化技術であり、レーザ加工装置１によって、結晶の成長方向に方位の揃った長細状の結晶を形成する。レーザ加工装置１は、パルス状のレーザ光１２を発することが可能な光源２、可変減衰器３、光源２から発せられるレーザ光１２を反射してその方向を変化させる複数のミラー４、可変焦点視野レンズ５、可変焦点視野レンズ５を透過したレーザ光を所定のパターンに限定して通過させる投影マスク６、投影マスク６を通過したレーザ光を後述する半導体素子８の一表面部に結像させる結像レンズ７、半導体素子８を載置して半導体素子８を矢符１１で示す方向に移動可能なステージ９、ならびに光源２の出力制御およびステージ９の矢符１１で示す方向への駆動制御を行う制御部１０を含んで構成される。光源２は、たとえばエキシマレーザによって実現される。光源２であるエキシマレーザから発せられたレーザ光１２は、可変減衰器３、ミラー４、可変焦点視野レンズ５、投影マスク６、結像レンズ７を経由して、ステージ９に載置された半導体素子８の一表面部に照射される。
半導体素子８は、図１８に示すように、光透過性を有する透明基板１５、透明基板１５上に形成される下地膜１６および下地膜１６上に形成される半導体膜１７を含む。下地膜１６上の半導体膜１７の延設方向、図１８では矢符Ａで示す方向に沿って結晶領域を形成するにあたり、まず半導体膜１７の矢符Ｂで示す領域（以下、「領域Ｂ」という場合がある）以外の領域をマスキングし、エキシマレーザから発せられるレーザ光１２を半導体膜１７の領域Ｂに照射することで半導体膜１７に熱を誘導する。これによって領域Ｂに照射されたレーザ光１２のエネルギが熱エネルギに変換されて、半導体膜１７の領域Ｂに熱を誘導することができるとともに、半導体膜１７をその厚み方向にわたって溶融することができる。
次に、領域Ｂが溶融されている半導体膜１７を冷却することによって凝固させ、図１９（１）に示すように、領域Ｂとそれ以外の領域との境界Ｂ１,Ｂ２から、領域Ｂの中心に向かうように結晶を成長させる。さらに、図１９（２）に示すように、領域Ｂにおいて結晶が形成されていない部分が含まれるように、領域Ｂと隣り合う新たな領域Ｃを設定し、前記手順と同様に領域Ｃを溶融する。そして、領域Ｃで溶融されている半導体膜１７を凝固させ、図１９（３）に示すように、領域Ｃに結晶を形成する。このような手順を繰返して、所望の結晶を半導体膜１７の延設方向Ａに沿って段階的に成長させる。これによって、図１９（４）に示すように、多結晶構造の半導体結晶を拡大させることができ、結晶粒の大きい多結晶シリコン膜を形成することができる（たとえば、特許文献１参照）。
前述の第１の従来技術では、ステージ９の移動速度が低く、半導体膜１７の結晶化に長時間を要する。この問題点を解決するために第２の従来技術がある。第２の従来技術では、マスクのスリットを複数のブロックに分割し、基板全面で結晶を成長させずに、部分的に成長させた結晶を並べるようにして多結晶シリコン膜を形成するように構成される（たとえば、特許文献２参照）。
特表２０００−５０５２４１号公報（第１５〜１６頁、第１図） 特表２００３−５０９８４４号公報（第９図） 米国特許第６，７０６，５４５号明細書（Ｆｉｇ．６〜Ｆｉｇ．８）
前述のように結晶化した半導体膜を有する基板上に形成されるＴＦＴ素子は、可能な限り実装密度を高くするために、または回路配置の都合のために必ずしも一方向に固定されて配設されるわけではなく、表示素子などのアレイ構造にも依存して配設される。つまり、ＴＦＴ素子は、図１９（４）に模式的に示すように、ソースＳからドレインＤに流れる電流の方向、つまり矢符Ｊで示す電流が流れる方向と結晶の成長方向とが平行となるように配設される場合と、前記電流が流れる方向と結晶の成長方向とが垂直となるように配設される場合とがある。電流が流れる方向と結晶の成長方向とが平行である場合のＴＦＴ素子のスイッチング特性は良好であるけれども、電流が流れる方向と結晶の成長方向とが垂直である場合のＴＦＴ素子のスイッチング特性には不均一性が生じるという問題がある。
この問題点を解決すべく第３の従来技術では、結晶の成長方向を予め定める方向に沿って延びる軸線から４５度傾けるように構成され、また多結晶シリコン同士の境界エリアを無くすためにマスクを用いる試みがなされている（たとえば、特許文献３参照）。しかし第３の従来技術では、結晶の成長方向を傾斜させてもＴＦＴ素子のスイッチング特性が必ずしも均一にならないという問題、および結晶粒の境界を少なくするための前記マスクの設計が困難であるという問題がある。さらにスイッチング特性の均一化のためには、結晶の成長方向の傾け角度を４５度近傍で試験を行い、適正な角度を決定する必要があるうえ、レーザ光の照射パターンを変更するたびに再調整が必要となるので、量産の支障となっている。第２の従来技術でも、水玉マスクを用いて結晶の成長方向のばらつきを低減し、結晶粒の大きさおよび方位を均一にする試みがなされているが、多結晶シリコンを製造するときのプロセス条件を決定することが困難であり、量産の支障となっている。
本発明の目的は、照射対象物を均一に結晶化させることができる投影マスク、レーザ加工方法およびレーザ加工装置を提供することであり、また照射対象物に形成したときの電気的特性を均一にすることができる薄膜トランジスタ素子を提供することである。
本発明は、照射対象物を結晶化させるための光を透過する光透過パターンが形成される投影マスクであって、
照射対象物を結晶化させるべき複数の方向に対し、光透過パターンの延び方向をそれぞれ傾斜させるように形成されることを特徴とする投影マスクである。
また本発明は、照射対象物を結晶化させるための光を透過する光透過パターンが形成される投影マスクであって、
照射対象物を結晶化させるべき複数の方向に対し、光透過パターンの延び方向がそれぞれ傾斜される複数のマスク部を含むことを特徴とする投影マスクである。
また本発明は、前記光透過パターンは、予め定める第１方向に延びる第１光透過パターンと、第１方向に直交する第２方向に延びる第２光透過パターンとを有することを特徴とする。
また本発明は、複数のマスク部のうち一方のマスク部には、予め定める第１方向に延びる第１光透過パターンが形成され、他方のマスク部には、第１方向に直交する第２方向に延びる第２光透過パターンが形成されることを特徴とする。
また本発明は、前記第１光透過パターンと第２光透過パターンとは、互いに連結しない態様で形成されることを特徴とする。
また本発明は、前記第１および第２光透過パターンは、各延び方向の両端部が、投影マスクの厚み方向に見て先細状に形成されることを特徴とする。
また本発明は、前記第１および第２光透過パターンの延び方向の長さ寸法は、照射対象物に形成される薄膜トランジスタ素子のチャンネル長の４分の３未満であることを特徴とする。
また本発明は、照射対象物である非晶質材料から成る層にレーザ光を照射して結晶化させるレーザ加工方法であって、
照射対象物を結晶化させるべき複数の方向に対し、照射領域の延び方向を傾斜させるようにレーザ光を照射し、前記非晶質材料を結晶化する結晶化工程を有することを特徴とするレーザ加工方法である。
また本発明は、照射対象物を、レーザ光を発する光源に対して相対移動させる移動工程をさらに有することを特徴とする。
また本発明は、結晶化工程と移動工程とを繰返す繰返し工程を、さらに有することを特徴とする。
また本発明は、結晶化工程は、
一の発振波長のレーザ光を照射対象物に照射する第１照射段階と、
前記一の発振波長のレーザ光を照射するとともに、前記一の発振波長とは異なる他の発振波長のレーザ光を照射対象物に照射する第２照射段階とを有することを特徴とする。
また本発明は、照射対象物である非晶質材料から成る層にレーザ光を照射して結晶化させるレーザ加工装置であって、
照射対象物を結晶化させるべき複数の方向に対し、照射領域の延び方向を傾斜させるようにレーザ光を照射する光源を有することを特徴とするレーザ加工装置である。
また本発明は、前記レーザ加工装置を用いて結晶化された照射対象物に形成されることを特徴とする薄膜トランジスタ素子である。
本発明によれば、照射対象物を結晶化させるべき複数の方向に対し、照射対象物を結晶化させるための光を透過する光透過パターンの延び方向をそれぞれ傾斜させるように投影マスクが形成される。前述のように形成される投影マスクに光を照射し、投影マスクに形成される光透過パターンを透過した光を照射対象物に照射することによって、光透過パターンの形状の光が照射された照射対象物を溶融し、ほぼ均一に結晶化させることが可能となる。
このようにほぼ均一に結晶化された照射対象物に、たとえば複数の薄膜トランジスタ素子（略称：ＴＦＴ素子）を形成するとき、照射対象物に対する一方のＴＦＴ素子の配設方向と他方のＴＦＴ素子の配設方向とが異なる場合でも、結晶の成長方向に対する複数のＴＦＴ素子にそれぞれ流れる電流の方向をほぼ同一にすることができる。これによって照射対象物に形成する複数のＴＦＴ素子の電気的特性、具体的にはスイッチング特性をほぼ同一にすることができる。換言すれば、複数のＴＦＴ素子のスイッチング特性をほぼ均一にすることができる。
また本発明によれば、投影マスクは、照射対象物を結晶化させるべき複数の方向に対し、照射対象物を結晶化させるための光を透過する光透過パターンの延び方向がそれぞれ傾斜される複数のマスク部を含む。前述の複数のマスク部にそれぞれ光を照射し、複数のマスク部に形成される光透過パターンを透過した光をそれぞれ照射対象物に照射することによって、光透過パターンの形状の光が照射された照射対象物を溶融し、ほぼ均一に結晶化させることが可能となる。
このようにほぼ均一に結晶化された照射対象物に、たとえば複数の薄膜トランジスタ素子（略称：ＴＦＴ素子）を形成するとき、照射対象物に対する一方のＴＦＴ素子の配設方向と他方のＴＦＴ素子の配設方向とが異なる場合でも、結晶の成長方向に対する複数のＴＦＴ素子にそれぞれ流れる電流の方向をほぼ同一にすることができる。これによって照射対象物に形成する複数のＴＦＴ素子の電気的特性、具体的にはスイッチング特性をほぼ同一にすることができる。換言すれば、複数のＴＦＴ素子のスイッチング特性をほぼ均一にすることができる。
また本発明によれば、光透過パターンは、予め定める第１方向に延びる第１光透過パターンと、第１方向に直交する第２方向に延びる第２光透過パターンとを有する。前述のように延び方向が互いに直交する第１および第２光透過パターンが形成される投影マスクに光を照射し、投影マスクに形成される第１および第２光透過パターンを透過した光を照射対象物に照射することによって、第１および第２光透過パターンの形状の光が照射された照射対象物を溶融し、均一に結晶化させることができる。
このように均一に結晶化された照射対象物に、たとえば複数の薄膜トランジスタ素子（略称：ＴＦＴ素子）を形成するとき、照射対象物に対する一方のＴＦＴ素子の配設方向と他方のＴＦＴ素子の配設方向とが異なる場合でも、結晶の成長方向に対する複数のＴＦＴ素子にそれぞれ流れる電流の方向を同一にすることができる。これによって照射対象物に形成する複数のＴＦＴ素子の電気的特性、具体的にはスイッチング特性を同一にすることができる。換言すれば、複数のＴＦＴ素子のスイッチング特性を均一にすることができる。
また本発明によれば、複数のマスク部のうち一方のマスク部には、予め定める第１方向に延びる第１光透過パターンが形成され、他方のマスク部には、第１方向に直交する第２方向に延びる第２光透過パターンが形成される。複数のマスク部にそれぞれ光を照射し、一方のマスク部に形成される第１光透過パターンを透過した光を照射対象物に照射するとともに、他方のマスク部に形成される第２光透過パターンを透過した光を照射対象物に照射することによって、第１および第２光透過パターンの形状の光が照射された照射対象物を溶融し、均一に結晶化させることができる。
このように均一に結晶化された照射対象物に、たとえば複数の薄膜トランジスタ素子（略称：ＴＦＴ素子）を形成するとき、照射対象物に対する一方のＴＦＴ素子の配設方向と他方のＴＦＴ素子の配設方向とが異なる場合でも、結晶の成長方向に対する複数のＴＦＴ素子にそれぞれ流れる電流の方向を同一にすることができる。これによって照射対象物に形成する複数のＴＦＴ素子の電気的特性、具体的にはスイッチング特性を同一にすることができる。換言すれば、複数のＴＦＴ素子のスイッチング特性を均一にすることができる。
また本発明によれば、第１光透過パターンと第２光透過パターンとは、互いに連結しない態様で形成される。仮に、第１光透過パターンと第２光透過パターンとが互いに連結する態様で形成された投影マスクを介して、照射対象物に光を照射した場合、照射対象物における第１および第２光透過パターンの形状の光が照射された部分、さらに具体的には第１光透過パターンと第２光透過パターンとの連結部分における結晶の成長方向は、連結部分以外の部分における結晶の成長方向と異なる。
このように結晶の成長方向が異なって結晶化された照射対象物に、複数の薄膜トランジスタ素子（略称：ＴＦＴ素子）を形成するとき、照射対象物に対する一方のＴＦＴ素子の配設方向と他方のＴＦＴ素子の配設方向とが異なる場合では、結晶の成長方向に対する複数のＴＦＴ素子にそれぞれ流れる電流の方向にばらつきが生じ、ＴＦＴ素子の電気的特性、具体的にはスイッチング特性が不均一になってしまう。
これに対して本発明では、第１および第２光透過パターンが互いに連結しない態様で形成される投影マスクを介して、照射対象物に光を照射することによって、第１および第２光透過パターンの形状の光が照射された部分、さらに具体的には第１光透過パターンと第２光透過パターンとの形状の光の重畳部分における結晶の成長方向は、重畳部分以外の部分における結晶の成長方向と同一になる。
したがって照射対象物に複数のＴＦＴ素子を形成するとき、一方のＴＦＴ素子の配設方向と他方のＴＦＴ素子の配設方向が異なる場合でも、結晶の成長方向に対する複数のＴＦＴ素子にそれぞれ流れる電流の方向を同一にすることができる。これによって複数のＴＦＴ素子の電気的特性、具体的にはスイッチング特性を確実に同一にすることができる。換言すれば、複数のＴＦＴ素子のスイッチング特性を確実に均一にすることができる。
また本発明によれば、第１および第２光透過パターンは、各延び方向の両端部が、投影マスクの厚み方向に見て先細状に形成される。したがって長方形状などのように先細状に形成されない光透過パターンとは異なり、第１および第２光透過パターンの形状の光が照射された照射対象物の照射領域で、延び方向および照射対象物の厚み方向に垂直な方向の両端部から成長する結晶が衝突してできる突起部が、前記照射領域の延び方向の両端部にまで形成される。これによって照射対象物に複数のＴＦＴ素子を形成するとき、複数のＴＦＴ素子が形成される照射対象物をより均一に結晶化することができる。
したがって照射対象物に対する一方のＴＦＴ素子の配設方向と他方のＴＦＴ素子の配設方向が異なる場合でも、結晶の成長方向に対する複数のＴＦＴ素子にそれぞれ流れる電流の方向を同一にすることができる。それ故、複数のＴＦＴ素子の電気的特性、具体的にはスイッチング特性を確実に同一にすることができる。換言すれば、複数のＴＦＴ素子のスイッチング特性を確実に均一にすることができる。
また本発明によれば、第１および第２光透過パターンの延び方向の長さ寸法を、照射対象物に形成される薄膜トランジスタ素子のチャンネル長の４分の３未満にすることによって、照射対象物において第１光透過パターンおよび第２光透過パターンの形状の光が照射されて結晶化された部分が、薄膜膜トランジスタ（略称：ＴＦＴ素子）のチャンネル部分に含まれるように、照射対象物にＴＦＴ素子を形成することができる。
したがって照射対象物に対する一方のＴＦＴ素子の配設方向と他方のＴＦＴ素子の配設方向が異なる場合でも、各ＴＦＴ素子のチャンネル部分の結晶化形状を同一にすることができ、結晶の成長方向に対する複数のＴＦＴ素子の各チャンネルを流れる電流の方向を同一にすることができる。これによって複数のＴＦＴ素子の電気的特性、具体的にはスイッチング特性を確実に同一にすることができる。換言すれば、複数のＴＦＴ素子のスイッチング特性を確実に均一にすることができる。
また本発明によれば、結晶化工程において、照射対象物を結晶化させるべき複数の方向に対し、照射領域の延び方向を傾斜させるように、照射対象物である非晶質材料から成る層にレーザ光を照射することによって、前記非晶質材料を均一に結晶化させることができる。このように均一に結晶化された非晶質材料から成る層（以下、「非晶質材料層」という場合がある）に、たとえば複数の薄膜トランジスタ素子（略称：ＴＦＴ素子）を形成するとき、非晶質材料層に対する一方のＴＦＴ素子の配設方向と他方のＴＦＴ素子の配設方向とが異なる場合でも、結晶の成長方向に対する複数のＴＦＴ素子にそれぞれ流れる電流の方向を同一にすることができる。これによって非晶質材料層に形成する複数のＴＦＴ素子の電気的特性、具体的にはスイッチング特性を同一にすることができる。換言すれば、複数のＴＦＴ素子のスイッチング特性を均一にすることができる。
また本発明によれば、移動工程において、照射対象物を、レーザ光を発する光源に対して相対移動させることによって、照射対象物の所望の領域にレーザ光を照射させることができ、所望する形状になるように結晶化させることができる。
また本発明によれば、繰返し工程において、照射対象物である非晶質材料を結晶化させるべき複数の方向に対し、照射領域の延び方向を傾斜させるように、非晶質材料から成る層（以下、「非晶質材料層」という場合がある）にレーザ光を照射し、前記非晶質材料を結晶化する結晶化工程と、非晶質材料を、レーザ光を発する光源に対して相対移動させる移動工程とを繰返すことによって、照射対象物の所望の領域に所望の大きさの結晶粒を確実に形成することができる。
また本発明によれば、結晶化工程の第１照射段階において、一の発振波長のレーザ光を照射対象物に照射し、結晶化工程の第２照射段階において、前記一の発振波長とは異なる他の発振波長のレーザ光を照射対象物に照射する。前述のように第１照射段階で一の発振波長のレーザ光が照射され、溶融状態である照射対象物に対して、他の発振波長のレーザ光を照射するので、溶融状態の照射対象物の冷却速度を低下させることができる。
これによって照射対象物を結晶化するにあたり、比較的大きな結晶粒に成長させることができる。比較的大きな結晶粒に成長させることによって、照射対象物の電子移動度を比較的高くすることができ、電子移動度の比較的高い照射対象物に薄膜トランジスタ（略称：ＴＦＴ素子）を形成することによって、ＴＦＴ素子の電気的特性、具体的にはスイッチング特性を向上することができる。
また本発明によれば、光源によって、照射対象物である非晶質材料を結晶化させるべき複数の方向に対し、照射領域の延び方向を傾斜させるように、非晶質材料から成る層にレーザ光を照射することによって、前記非晶質材料を均一に結晶化させることができる。このように均一に結晶化された非晶質材料から成る層（以下、「非晶質材料層」という場合がある）に、たとえば複数の薄膜トランジスタ素子（略称：ＴＦＴ素子）を形成するとき、非晶質材料層に対する一方のＴＦＴ素子の配設方向と他方のＴＦＴ素子の配設方向とが異なる場合でも、結晶の成長方向に対する複数のＴＦＴ素子にそれぞれ流れる電流の方向を同一にすることができる。これによって非晶質材料層に形成する複数のＴＦＴ素子の電気的特性、具体的にはスイッチング特性を同一にすることができる。換言すれば、複数のＴＦＴ素子のスイッチング特性を均一にすることができる。
また光源から発せられるレーザ光を照射対象物に前述のように照射することによって、投影マスクを用いることなく照射対象物を均一に結晶化させることができる。したがってレーザ加工装置の部品点数を削減することができる。これによってレーザ加工装置の構造を簡単化して小型化を図ることができるとともに、レーザ加工装置の製造コストの低減化を図ることができる。
また本発明によれば、レーザ加工装置を用いて、照射対象物にレーザ光を照射することによって照射対象物を均一に結晶化し、その均一に結晶化した照射対象物に薄膜トランジスタ素子（略称：ＴＦＴ素子）が形成される。したがって均一に結晶化された照射対象物に複数のＴＦＴ素子を形成するとき、照射対象物に対する一方のＴＦＴ素子の配設方向と他方のＴＦＴ素子の配設方向とが異なる場合でも、結晶の成長方向に対する複数のＴＦＴ素子にそれぞれ流れる電流の方向を同一にすることができる。
これによって照射対象物に形成する複数のＴＦＴ素子の電気的特性、具体的にはスイッチング特性を同一にすることができる。換言すれば、複数のＴＦＴ素子のスイッチング特性を均一にすることができる。前述のように照射対象物に対するＴＦＴ素子の配設方向に依らず、ＴＦＴ素子のスイッチング特性を均一にすることができるので、ＴＦＴ素子を用いた表示装置などの設計の自由度を高めることができる。
以下に、本発明を実施するための複数の形態について説明する。以下の説明において、先行して説明している事項に対応する部分については同一の参照符を付し、重複する説明を省略する場合がある。構成の一部のみを説明している場合、構成の他の部分は、先行して説明している部分と同様とする。
図１は、本発明の第１の実施の形態であるレーザ加工装置２０の構成を示す図である。図２は、半導体素子２７の構成を示す断面図である。図３は、投影マスク２５を模式的に示す平面図である。本発明の第１の実施の形態であるレーザ加工方法は、レーザ加工装置２０によって実施される。レーザ加工装置２０は、光源２１、可変減衰器２２、ミラー２３、可変焦点視野レンズ２４、投影マスク２５、結像レンズ２６、ステージ２８および制御部２９を含んで構成される。光源２１は、パルス状のレーザ光を発することが可能であり、たとえば波長が３０８ｎｍの塩化キセノン（ＸｅＣｌ）を用いたエキシマレーザ発振器によって実現される。本実施の形態では、エキシマレーザ発振器から、パルス幅が３０ｎｓであるレーザ光が発せられる。光源とエキシマレーザ発振器とは実質的に同一であるので、以下の説明では「光源２１」を「エキシマレーザ発振器２１」という場合がある。
可変減衰器２２は、光源２１から発せられたレーザ光３１の透過率を設定可能に構成される。可変減衰器２２で透過率を変えることによって、光源２１から発せられたレーザ光３１の照度を調整することができる。ミラー２３は、光源２１から発せられたレーザ光３１を反射してその方向を変化させる。可変焦点視野レンズ２４は、光源２１から発せられて入射したレーザ光３１を集光して焦点を調整するレンズである。投影マスク２５には、照射対象物を結晶化させるための光を透過する光透過パターンが形成される。可変焦点視野レンズ２４を透過したレーザ光は、投影マスク２５に形成される所定の光透過パターンを透過する。結像レンズ２６は、投影マスク２５を透過したレーザ光を後述する半導体素子２７の厚み方向一表面部に結像させる。ステージ２８は、予め定める第１移動方向（図１では紙面の左右方向）Ｘと、第１移動方向Ｘおよびステージ２８の厚み方向にそれぞれ垂直な方向である第２移動方向（図１では紙面に垂直な方向）Ｙとにそれぞれ移動可能に構成される。ステージ２８上には、照射対象物である半導体素子２７が載置される。
制御部２９は、中央演算処理装置（Central Processing Unit；略称：ＣＰＵ）を備えるマイクロコンピュータなどによって実現される処理回路である。制御部２９には、光源２１およびステージ２８が電気的に接続されている。制御部２９は、光源２１の出力を制御、具体的には光源２１から発せられるレーザ光３１の発振パルス時間および周期を制御するとともに、ステージ２８の第１移動方向Ｘおよび第２移動方向Ｙへの駆動制御、具体的にはステージ２８上に載置される半導体素子２７の位置を制御する。レーザ光の発振パルス時間および周期の制御は、制御部２９が、たとえば半導体素子２７の結晶化処理条件毎に予め定められる発振パルス時間および周期を関連情報として対応表を生成し、その対応表が記憶される記憶部を制御部２９に設け、記憶部から読出した前記対応表の関連情報に基づく制御信号を光源２１に与えることによって実現される。ステージ２８の駆動制御は、予め制御部２９に与えられる情報に基づいて数値制御（Numerical Control；略称：ＮＣ）を行うように構成してもよいし、半導体素子２７の位置を検出する位置センサを設け、位置センサからの検出出力に応答して制御を行うように構成してもよい。
制御部２９からの制御信号に従って光源２１から発せられるレーザ光３１は、図１に示すように、可変減衰器２２、可変焦点視野レンズ２４、投影マスク２５を経由し、結像レンズ２６によって半導体素子２７の厚み方向一表面部に照射される。
半導体素子２７は、図２に示すように、光透過性を有する透明基板３５、下地膜３６および半導体膜３７を含み、透明基板３５上に下地膜３６および半導体膜３７が順次積層されて構成される。下地膜３６として用いられる材料は、二酸化珪素（ＳｉＯ２）、酸化窒化珪素（ＳｉＯＮ）、窒化珪素（ＳｉＮ）、窒化アルミニウム（ＡｌＮ）などの誘電体材料である。下地膜３６は、蒸着、イオンプレーティング、またはスパッタリングなどによって透明基板３５上に積層される。下地膜３６上には、半導体膜３７であるアモルファスシリコン膜が積層される。半導体膜３７は、プラズマエンハンスド化学気相堆積（Plasma Enhanced Chemical Vapor Deposition；略称：ＰＥＣＶＤ）、蒸着またはスパッタリングなどによって下地膜３６上に積層される。この時点で、半導体膜３７は、アモルファス（非晶質）の状態である。本実施の形態では、下地膜３６の膜厚は１００ｎｍであり、半導体膜３７の膜厚は５０ｎｍである。
投影マスク２５は、たとえば合成石英基板（以下、単に「基板」という場合がある）にクロム薄膜をパターニングすることによって形成される。投影マスク２５には、基板の厚み方向に貫通し、照射対象物である半導体素子２７の半導体膜３７を結晶化させるための光を透過する複数の第１光透過パターン２５ａおよび第２光透過パターン２５ｂが形成されている。投影マスク２５の第１および第２光透過パターン２５ａ，２５ｂ以外の部分は、光を透過しない非透過部２５ｃである。本実施の形態の投影マスク２５は、図３に示すように、大略的に長方形状である。投影マスク２５は、第１領域、第２領域、第３領域および第４領域の４つの領域に分割されている。換言すると投影マスク２５は、第１領域に対応する第１ブロックＢＡ、第２領域に対応する第２ブロックＢＢ、第３領域に対応する第３ブロックＢＣおよび第４領域に対応する第４ブロックＢＤを含む。以下の説明では、第１領域を第１ブロックＢＡ、第２領域を第２ブロックＢＢ、第３領域を第３ブロックＢＣおよび第４領域を第４ブロックＢＤと称する場合がある。第１ブロックＢＡ、第２ブロックＢＢ、第３ブロックＢＣおよび第４ブロックＢＤは、この順で投影マスク２５の長手方向に一列に並んで設けられる。第１〜第４ブロックＢＢ〜ＢＤは、投影マスク２５の短手方向に延びる長方形状である。
第１および第２ブロックＢＡ，ＢＢには、複数の第１光透過パターン２５ａが形成されている。複数の第１光透過パターン２５ａは、投影マスク２５の長手方向および短手方向のそれぞれの方向に間隔をあけて形成されている。第１光透過パターン２５ａは、投影マスク２５の長手方向に沿って延びる第１軸線と、投影マスク２５の短手方向に沿って延びる第２軸線とを含む平面内において、予め定める第１方向、本実施の形態では第１軸線と第２軸線との交点を中心として第２軸線から予め定める周方向一方に４５度傾斜した方向に延びている。ここで、前記周方向一方とは、投影マスク２５のレーザ光の入射側平面において、第１軸線と第２軸線との交点を中心として反時計まわりに角変位する方向をいう。
第３および第４ブロックＢＣ，ＢＤには、複数の第２光透過パターン２５ｂが形成されている。複数の第２光透過パターン２５ｂは、投影マスク２５の長手方向および短手方向のそれぞれの方向に間隔をあけて形成されている。第２光透過パターン２５ｂは、前記第１および第２軸線を含む平面内において、予め定める第２方向、本実施の形態では前記第１方向に直交する方向に延びている。第１光透過パターン２５ａおよび第２光透過パターン２５ｂは、略六角形状である。本実施の形態において、略六角形状は、六角形状を含む。
次にレーザ加工装置２０によって、ステージ２８に載置される半導体素子２７の半導体膜３７を結晶化する工程について、図１〜図３を参照して説明する。半導体素子２７の下地膜３６上の半導体膜３７の延設方向、図２では矢符Ｅで示す方向に沿って結晶領域を形成するにあたり、まず結晶化工程において、半導体膜３７の矢符Ｆで示す領域（以下「領域Ｆ」という場合がある）以外の領域をマスキングし、エキシマレーザ発振器２１から発せられるレーザ光３１を半導体膜３７の領域Ｆに照射することによって半導体膜３７に熱を誘導する。これによって領域Ｆに照射されたレーザ光３１のエネルギが熱エネルギに変換されて、半導体膜３７の領域Ｆに熱を誘導することができるとともに、半導体膜３７をその厚み方向にわたって溶融することができる。領域Ｆが溶融されている半導体膜３７を冷却することによって凝固させて結晶化する。
そして移動工程において、制御部２９がステージ２８を駆動制御することによって、ステージ２８を第１移動方向Ｘ一方に所定の距離だけ移動させる。ステージ２８を移動させることによって、ステージ２８上に載置される半導体素子２７を、第１移動方向Ｘ一方に所定の距離だけ移動させることができる。これによって、投影マスク２５に形成される複数の第１および第２光透過パターン２５ａ，２５ｂを透過したレーザ光３１が半導体素子２７の半導体膜３７の厚み方向一表面部に照射される新たな領域は、第１移動方向Ｘ一方に所定の距離だけ移動した領域となる。前記新たな領域は、移動前の領域と一部分が重複している。ステージ２８を第１移動方向Ｘ一方に移動させるときの前記所定の距離は、投影マスク２５の第１〜第４ブロックＢＡ〜ＢＤの短手方向寸法Ｗである。
図４は、結晶化工程で形成される結晶４０の状態を模式的に示す図である。図４では、理解を容易にするために、ステージ２８を予め定める基準位置から移動させない状態で、前記投影マスク２５の第１光透過パターン２５ａを透過したレーザ光を半導体膜３７の厚み方向一表面部に照射することによって形成される結晶４０の状態を示している。結晶４０の形状は、第１光透過パターン２５ａの形状と同一の形状、具体的には六角形状であり、半導体膜３７の厚み方向一方から見て、結晶４０の延び方向に直交する方向（以下、「結晶の幅方向」という場合がある）の両端部から、結晶４０の幅方向中央部に向かうようにして段階的に成長する。そして結晶４０の幅方向中央部で、幅方向一方側から成長した結晶と幅方向他方側から成長した結晶とが衝突して、半導体膜３７の厚み方向一方に突出する突起部４１が形成される。突起部４１は、半導体膜３７の厚み方向一方から見て、六角形状の前記結晶４０の第１頂点４２および第２頂点４３を結ぶ線分上に形成される。さらに述べると、突起部４１は、半導体膜３７の厚み方向一方から見て、照射領域の延び方向に平行に形成される。図４では、照射領域の幅方向両端部から成長した複数の結晶同士の境界部分４４を示している。
図５は、半導体膜３７に形成される結晶化領域４６と、結晶化領域４６が形成された半導体膜３７に形成される薄膜トランジスタ素子４７とを示す平面図である。図６は、半導体膜３７に形成される結晶化領域４６と、結晶化領域４６が形成された半導体膜３７に形成される薄膜トランジスタ素子４７とを示す平面図である。図５および図６では、理解を容易にするために半導体膜３７に形成される結晶化領域４６の一部を示している。本実施の形態では、ステージ２８に載置される半導体素子２７の半導体膜３７の長手方向の参照符号として、ステージ２８の第１移動方向と同一の参照符号「Ｘ」を付し、半導体膜３７の短手方向の参照符号として、ステージ２８の第２移動方向と同一の参照符号「Ｙ」を付して説明する。
本実施の形態では、繰返し工程において、前述の結晶化工程と移動工程とを交互に繰返すことによって、照射対象物である半導体膜３７を結晶化する。具体的に述べると、繰返し工程では、光源２１から発せられ、投影マスク２５の第１および第２光透過パターン２５ａ，２５ｂを透過したレーザ光３１を、照射対象物である半導体膜３７に対して照射し、照射された領域を結晶化する結晶化工程を４回行うとともに、ステージ２８を第１移動方向Ｘ一方に、前記第１〜第４ブロックＢＡ〜ＢＤの短手方向寸法Ｗに相当する距離だけ移動させる移動工程を３回行う。
このような繰返し工程を行うことによって、図５および図６に示すように、第１光透過パターン２５ａの形状に結晶化された領域（以下、「第１結晶化領域」という場合がある）４６ａと、第２光透過パターン２５ｂの形状に結晶化された領域（以下、「第２結晶化領域」という場合がある）４６ｂとが、半導体膜３７の短手方向Ｙに、連続的に交互に屈曲した波形状に並ぶ結晶化領域４６が形成される。また結晶化領域４６は、第１結晶化領域４６ａおよび第２結晶化領域４６ｂが延在する第１延在方向に垂直な方向（以下、「第２延在方向」という場合がある）に関して、第２延在方向一方に突出する凸部分の山と山とが一致し、第２延在方向他方に突出する凸部分の谷と谷とが一致するような形状に形成される。
図５では、結晶化領域４６が形成された半導体膜３７の長手方向Ｘ一方から他方に向かうにつれて、ソースＳ、ゲートＧおよびドレインＤの順に並ぶように、前記半導体膜３７に薄膜トランジスタ素子（以下、「ＴＦＴ素子」という場合がある）４７を形成した状態を示している。図６では、結晶化領域４６が形成された半導体膜３７の短手方向Ｙ一方から他方に向かうにつれて、ドレインＤ、ゲートＧおよびソースＳの順に並ぶように、前記半導体膜３７にＴＦＴ素子４７を形成した状態を示している。以下の実施の形態の説明において、半導体膜３７の長手方向Ｘ一方から他方に向かうにつれて、ソースＳ、ゲートＧおよびドレインＤの順に並ぶように、半導体膜３７に形成されるＴＦＴ素子４７の配設方向を第１配設方向と称し、半導体膜３７の短手方向Ｙ一方から他方に向かうにつれて、ドレインＤ、ゲートＧおよびソースＳの順に並ぶように、半導体膜３７に形成されるＴＦＴ素子４７の配設方向を第２配設方向と称する。
ここで、第１および第２光透過パターン２５ａ，２５ｂの延び方向の長さ寸法、つまり図４および図５に示すように、第１および第２光透過パターン２５ｂの形状のレーザ光が照射されて形成された結晶４０の延び方向一端部Ｐ１から延び方向他端部Ｐ２までの長さ寸法をａとし、図５に示すようにＴＦＴ素子４７のチャンネル長をＬとする。このとき、半導体膜３７に対して第１配設方向に配設されるＴＦＴ素子４７のチャンネル部分と、第２配設方向に配設されるＴＦＴ素子４７のチャンネル部分とのそれぞれに含まれる結晶化領域４６の形状が完全に同一になるようにするためには、前記長さ寸法ａとチャンネル長Ｌとの大小関係が、以下に示す式（２）を満足すればよい。つまり、「２」の平方根を「２」で除した値に、チャンネル長Ｌを乗じた値よりも、長さ寸法ａが小さくなるように、長さ寸法ａおよびチャンネル長Ｌが規定される。
（２×ａ）＜Ｌ×√２ …（１）
より、
ａ＜Ｌ×（√２／２）≒Ｌ×（３／４） …（２）
前述のように本実施の形態によれば、照射対象物である半導体膜３７を結晶化させるべき複数の方向に対し、前記第１軸線および第２軸線を含む平面内において、第１軸線と第２軸線との交点を中心として第２軸線から予め定める周方向一方に４５度傾斜した第１方向に延びる複数の第１光透過パターン２５ａと、前記平面内において前記４５度傾斜した第１方向に直交する第２方向に延びる複数の第２光透過パターン２５ｂとが形成される投影マスク２５に光を照射し、前記投影マスク２５に形成される第１および第２光透過パターン２５ａ，２５ｂを透過したレーザ光を半導体膜３７に照射することによって、第１および第２光透過パターン２５ａ，２５ｂの形状のレーザ光が照射された半導体膜３７を溶融し、均一に結晶化させることができる。
このように均一に結晶化された半導体膜３７に、たとえば複数のＴＦＴ素子４７を形成するとき、半導体膜３７に対する一方のＴＦＴ素子４７の配設方向が第１配設方向、他方のＴＦＴ素子４７の配設方向が第２配設方向というように、ＴＦＴ素子４７の配設方向が異なる場合でも、各配設方向に配設される各ＴＦＴ素子４７のチャンネル部分に含まれる結晶化領域の形状を同一にすることができる。換言すると、結晶化領域４６が形成される半導体膜３７に対する複数のＴＦＴ素子４７の配設方向が第１配設方向および第２配設方向のいずれの場合であっても、結晶の成長方向に対する複数のＴＦＴ素子４７のソースＳからドレインＤに流れる電流の方向を同一にすることができる。これによって半導体膜３７に形成する複数のＴＦＴ素子４７の電気的特性、具体的にはスイッチング特性を同一にすることができる。換言すれば、複数のＴＦＴ素子４７のスイッチング特性を均一にすることができる。
また本実施の形態によれば、第１および第２光透過パターン２５ａ，２５ｂの延び方向の長さ寸法ａを、ＴＦＴ素子４７のチャンネル長Ｌの３／４未満にすることによって、換言すれば前記延び方向の長さ寸法ａおよびＴＦＴ素子４７のチャンネル長Ｌの値として、式（２）を満足する値を選ぶことによって、前記第１配設方向に配設されるＴＦＴ素子４７のチャンネル部分と、第２配設方向に配設されるＴＦＴ素子４７のチャンネル部分とのそれぞれに含まれる結晶化領域４６の形状を完全に同一にすることができる。
したがって半導体膜３７に対する一方のＴＦＴ素子４７の配設方向と他方のＴＦＴ素子４７の配設方向とが異なる場合でも、結晶の成長方向に対する複数のＴＦＴ素子４７のソースＳからドレインＤに流れる電流の方向を確実に同一にすることができる。これによって複数のＴＦＴ素子４７の電気的特性、具体的にはスイッチング特性を確実に同一にすることができる。換言すれば、複数のＴＦＴ素子４７のスイッチング特性を確実に均一にすることができる。
図７は、投影マスクに形成される光透過パターン４９を示す図である。図８は、図７に示す光透過パターン４９が形成される投影マスクを透過したレーザ光を照射して形成した結晶５０の状態を示す図である。図９は、投影マスク２５に形成される第１光透過パターン２５ａおよび第２光透過パターン２５ｂを示す図である。図１０は、図９に示す第１および第２光透過パターン２５ａ，２５ｂが形成される投影マスク２５を透過したレーザ光を照射して形成した結晶５１の状態を示す図である。
図７に示すように、第１光透過パターン２５ａと第２光透過パターン２５ｂとが連結して略Ｖ字状に形成された光透過パターン４９が形成される投影マスクを介して、照射対象物である半導体膜３７にレーザ光を照射した場合を想定する。本実施の形態において、略Ｖ字状は、Ｖ字状を含む。半導体膜３７における光透過パターン４９の形状のレーザ光が照射されて形成された結晶５０のうち、半導体膜３７の厚み方向一方から見た結晶５０の屈曲部５０ａ以外の部分に形成される突起部４１の形成方向Ｓ１は、結晶５０の延び方向に平行になるけれども、半導体膜３７の厚み方向一方から見た結晶５０の屈曲部５０ａに形成される突起部４１の形成方向Ｓ２は、結晶５０の延び方向に対して平行にならない。換言すると結晶５０の延び方向一端部、つまり前記結晶５０の屈曲部５０ａにおける結晶の成長方向と、結晶５０の延び方向一端部よりも延び方向他端部側の部分、つまり前記結晶５０の屈曲部５０ａ以外の部分における結晶の成長方向とが異なる。
このように結晶の成長方向が異なって結晶化された半導体膜３７に、複数のＴＦＴ素子４７を形成するとき、半導体膜３７に対する一方のＴＦＴ素子４７の配設方向と他方のＴＦＴ素子４７の配設方向とが異なると、結晶の成長方向に対する複数のＴＦＴ素子４７のソースからドレインに流れる電流の方向にばらつきが生じてしまう。
具体的に述べると、ＴＦＴ素子４７のソースからドレインに流れる電流の方向が結晶の成長方向に平行、つまり前記電流の方向が突起部４１に対して垂直な方向である場合には、ＴＦＴ素子４７の電気的特性は良好となるが、前記電流の方向が結晶の成長方向に垂直、つまり前記電流の方向が突起部４１に対して平行な方向である場合には、ＴＦＴ素子４７の電気的特性が悪化してしまう。したがって前述のように不均一に結晶化された半導体膜３７にＴＦＴ素子４７を形成すると、ＴＦＴ素子４７の配設方向によっては、ＴＦＴ素子４７の電気的特性、具体的にはスイッチング特性が不均一になってしまう場合がある。
そこで本実施の形態では、図９に示すように、第１および第２光透過パターン２５ａ，２５ｂが互いに連結しない態様で形成される投影マスク２５を用いて、照射対象物である半導体膜３７にレーザ光を照射する。これによって第１および第２光透過パターン２５ａ，２５ｂの形状のレーザ光が照射されて形成された結晶５１のうち、半導体膜３７の厚み方向一方から見た、第１光透過パターン２５ａの形状のレーザ光と第２光透過パターン２５ｂの形状のレーザ光との重畳部５１ａ以外の部分に形成される突起部４１の形成方向Ｔ１は、結晶５１の延び方向に平行になる。
また半導体膜３７の厚み方向一方から見た前記重畳部５１ａに形成される突起部４１の形成方向Ｔ２も、結晶５１の延び方向に平行になる。換言すると、結晶５１の延び方向一端部、つまり前記重畳部５１ａにおける結晶の成長方向と、結晶５１の延び方向一端部よりも延び方向他端部側の部分、つまり前記重畳部５１ａ以外の部分における結晶の成長方向とが同一になる。
したがって半導体膜３７に複数のＴＦＴ素子４７を形成するとき、半導体膜３７に対する一方のＴＦＴ素子４７の配設方向と他方のＴＦＴ素子４７の配設方向とが異なる場合でも、結晶の成長方向に対する複数のＴＦＴ素子４７のソースからドレインに流れる電流の方向を同一にすることができる。これによって複数のＴＦＴ素子４７の電気的特性、具体的にはスイッチング特性を確実に同一にすることができる。換言すれば、複数のＴＦＴ素子４７のスイッチング特性を確実に均一にすることができる。
また本実施の形態によれば、第１および第２光透過パターン２５ａ，２５ｂは、各延び方向の両端部が、投影マスク２５の厚み方向に見て先細状に形成される。したがって長方形状などのように先細状に形成されない光透過パターンとは異なり、第１および第２光透過パターン２５ａ，２５ｂの形状のレーザ光が照射された半導体膜３７の照射領域で、延び方向および半導体膜３７の厚み方向に垂直な方向の両端部から成長する結晶が衝突してできる突起部４１が、延び方向の両端部の先細状の部分にまで形成される。
これによって半導体膜３７に複数のＴＦＴ素子４７を形成するとき、複数のＴＦＴ素子４７が形成される半導体膜３７をより均一に結晶化することができる。したがって半導体膜３７に対する一方のＴＦＴ素子４７の配設方向と他方のＴＦＴ素子４７の配設方向とが異なる場合でも、結晶の成長方向に対する複数のＴＦＴ素子４７にそれぞれ流れる電流の方向を同一にすることができる。それ故、半導体膜３７に形成される複数のＴＦＴ素子４７の電気的特性、具体的にはスイッチング特性を確実に同一にすることができる。換言すれば、複数のＴＦＴ素子４７のスイッチング特性を確実に均一にすることができる。
次に本発明の第２の実施の形態であるレーザ加工装置およびレーザ加工方法について説明する。図１１は、半導体膜３７に形成される結晶化領域４６と、結晶化領域４６が形成された半導体膜３７に形成される薄膜トランジスタ素子４７とを示す平面図である。図１２は、半導体膜３７に形成される結晶化領域４６と、結晶化領域４６が形成された半導体膜３７に形成される薄膜トランジスタ素子４７とを示す平面図である。図１１および図１２では、理解を容易にするために半導体膜３７の一部に形成される結晶化領域４６の一部を示している。本実施の形態では、ステージ２８に載置される半導体素子２７の半導体膜３７の長手方向の参照符号として、ステージ２８の第１移動方向と同一の参照符号「Ｘ」を付し、半導体膜３７の短手方向の参照符号として、ステージ２８の第２移動方向と同一の参照符号「Ｙ」を付して説明する。
本実施の形態では、第１の実施の形態の投影マスク２５に代えて、以下に説明する投影マスクを用いて照射対象物である半導体膜３７を結晶化する。本実施の形態の投影マスクは、第１の実施の形態の投影マスク２５と同様に、第１〜第４領域の４つの領域に分割されている。具体的に述べると、投影マスクは、第１領域に対応する第１ブロックＢＡ、第２領域に対応する第２ブロックＢＢ、第３領域に対応する第３ブロックＢＣおよび第４領域に対応する第４ブロックＢＤに分割されている。
第１および第２ブロックＢＡ，ＢＢには、複数の第１光透過パターン２５ａが形成されている。複数の第１光透過パターン２５ａは、投影マスクの長手方向および短手方向のそれぞれの方向に間隔をあけて形成されている。第１光透過パターン２５ａは、予め定める第１方向、本実施の形態では投影マスクの長手方向に沿って延びる第１軸線と、投影マスクの短手方向に沿って延びる第２軸線とを含む平面内において、第１軸線と第２軸線との交点を中心として第２軸線から予め定める周方向一方に１５度傾斜した方向に延びている。ここで、前記周方向一方とは、投影マスクのレーザ光の入射側平面において、第１軸線と第２軸線との交点を中心として反時計まわりに角変位する方向をいう。
第３および第４ブロックＢＣ，ＢＤには、複数の第２光透過パターン２５ｂが形成されている。複数の第２光透過パターン２５ｂは、投影マスクの長手方向および短手方向のそれぞれの方向に間隔をあけて形成されている。第２光透過パターン２５ｂは、予め定める第２方向、本実施の形態では前記第１および第２軸線を含む平面内において、前記第１方向に直交する方向に延びている。第１光透過パターン２５ａおよび第２光透過パターン２５ｂは、略六角形状である。本実施の形態において、略六角形状は、六角形状を含む。
本実施の形態では、第１の実施の形態と同様に、光源２１から発せられ、投影マスク２５の第１および第２光透過パターン２５ａ，２５ｂを透過したレーザ光３１を照射対象物である半導体膜３７に対して照射し、照射された領域を結晶化する結晶化工程を４回行うとともに、ステージ２８を第１移動方向Ｘ一方に、前記第１〜第４ブロックＢＡ〜ＢＤの短手方向寸法Ｗに相当する距離だけ移動させる移動工程を３回行う。
このような繰返し工程を行うことによって、図１１および図１２に示すように、第１光透過パターン２５ａの形状に結晶化された領域（以下、「第１結晶化領域」という場合がある）４６ａと、第２光透過パターン２５ｂの形状に結晶化された領域（以下、「第２結晶化領域」という場合がある）４６ｂとが連続的に交互に屈曲した波形状に並ぶ結晶化領域４６が形成される。また結晶化領域４６は、第１結晶化領域４６ａおよび第２結晶化領域４６ｂが延在する第１延在方向に垂直な方向（以下、「第２延在方向」という場合がある）に関して、第２延在方向一方に突出する凸部分の山と山とが一致し、第２延在方向他方に突出する凸部分の谷と谷とが一致するような形状に形成される。
図１１では、結晶化領域４６が形成された半導体膜３７の長手方向Ｘ一方から他方に向かうにつれて、ソースＳ、ゲートＧおよびドレインＤの順に並ぶように、前記半導体膜３７にＴＦＴ素子４７を形成した状態を示している。図１２では、結晶化領域４６が形成された半導体膜３７の短手方向Ｙ一方から他方に向かうにつれて、ドレインＤ、ゲートＧおよびソースＳの順に並ぶように、前記半導体膜３７にＴＦＴ素子４７を形成した状態を示している。
前述のように本実施の形態によれば、前記第１軸線および第２軸線を含む平面内において、第１軸線と第２軸線との交点を中心として第２軸線から予め定める周方向一方に１５度傾斜した第１方向に延びる複数の第１光透過パターン２５ａと、前記平面内において前記１５度傾斜した第１方向に直交する第２方向に延びる複数の第２光透過パターン２５ｂとが形成される投影マスク２５を用いて、照射対象物である半導体膜３７に光を照射する。つまり、前記投影マスク２５に形成される第１および第２光透過パターン２５ａ，２５ｂを透過したレーザ光を半導体膜３７に照射することによって、第１および第２光透過パターン２５ａ，２５ｂの形状のレーザ光が照射された半導体膜３７を溶融し、均一に結晶化させることができる。
このように均一に結晶化された半導体膜３７に、たとえば複数のＴＦＴ素子４７を形成するとき、半導体膜３７に対する一方のＴＦＴ素子４７の配設方向が第１配設方向、他方のＴＦＴ素子４７の配設方向が第２配設方向というように、ＴＦＴ素子４７の配設方向が異なる場合でも、各配設方向に配設される各ＴＦＴ素子４７のチャンネル部分に含まれる結晶化領域４６の形状を同一にすることができる。換言すると、結晶化領域４６が形成される半導体膜３７に対する複数のＴＦＴ素子４７の配設方向が第１配設方向および第２配設方向のいずれの場合であっても、結晶の成長方向に対する複数のＴＦＴ素子４７のソースＳからドレインＤに流れる電流の方向を同一にすることができる。
これによって半導体膜３７に形成する複数のＴＦＴ素子４７の電気的特性、具体的にはスイッチング特性を同一、つまり複数のＴＦＴ素子４７のスイッチング特性を均一にすることができる。
次に本発明の第３の実施の形態であるレーザ加工装置およびレーザ加工方法について説明する。図１３は、半導体膜３７に形成される結晶化領域４６と、結晶化領域４６が形成された半導体膜３７に形成される薄膜トランジスタ素子４７とを示す平面図である。図１４は、半導体膜３７に形成される結晶化領域４６と、結晶化領域４６が形成された半導体膜３７に形成される薄膜トランジスタ素子４７とを示す平面図である。図１３および図１４では、理解を容易にするために半導体膜３７の一部に形成される結晶化領域４６の一部を示している。本実施の形態では、ステージ２８に載置される半導体素子２７の半導体膜３７の長手方向の参照符号として、ステージ２８の第１移動方向と同一の参照符号「Ｘ」を付し、半導体膜３７の短手方向の参照符号として、ステージ２８の第２移動方向と同一の参照符号「Ｙ」を付して説明する。
本実施の形態では、第１の実施の形態の投影マスク２５に代えて、以下に説明する投影マスクを用いて照射対象物である半導体膜３７を結晶化する。本実施の形態の投影マスクは、第１の実施の形態の投影マスク２５と同様に、第１〜第４領域の４つの領域に分割されている。具体的に述べると、投影マスクは、第１領域に対応する第１ブロックＢＡ、第２領域に対応する第２ブロックＢＢ、第３領域に対応する第３ブロックＢＣおよび第４領域に対応する第４ブロックＢＤに分割されている。
第１および第２ブロックＢＡ，ＢＢには、複数の第１光透過パターン２５ａが形成されている。複数の第１光透過パターン２５ａは、投影マスクの長手方向および短手方向のそれぞれの方向に間隔をあけて形成されている。第１光透過パターン２５ａは、予め定める第１方向、本実施の形態では投影マスクの長手方向に沿って延びる第１軸線と、投影マスクの短手方向に沿って延びる第２軸線とを含む平面内において、第１軸線と第２軸線との交点を中心として第２軸線から予め定める周方向一方に６０度傾斜した方向に延びている。ここで、前記周方向一方とは、投影マスクのレーザ光の入射側平面において、第１軸線と第２軸線との交点を中心として反時計まわりに角変位する方向をいう。
第３および第４ブロックＢＣ，ＢＤには、複数の第２光透過パターン２５ｂが形成されている。複数の第２光透過パターン２５ｂは、投影マスクの長手方向および短手方向のそれぞれの方向に間隔をあけて形成されている。第２光透過パターン２５ｂは、予め定める第２方向、本実施の形態では前記第１および第２軸線を含む平面内において、前記第１方向に直交する方向に延びている。第１光透過パターン２５ａおよび第２光透過パターン２５ｂは、略六角形状である。
本実施の形態では、第１の実施の形態と同様に、光源２１から発せられ、投影マスク２５の第１および第２光透過パターン２５ａ，２５ｂを透過したレーザ光３１を照射対象物である半導体膜３７に対して照射し、照射された領域を結晶化する結晶化工程を４回行うとともに、ステージ２８を第１移動方向Ｘ一方に、前記第１〜第４ブロックＢＡ〜ＢＤの短手方向寸法Ｗに相当する距離だけ移動させる移動工程を３回行う。このような繰返し工程を行うことによって、図１３および図１４に示すように、第１光透過パターン２５ａの形状に結晶化された第１結晶化領域４６ａと、第２光透過パターン２５ｂの形状に結晶化された第２結晶化領域４６ｂとが連続的に交互に屈曲した波形状に並ぶ結晶化領域４６が形成される。また結晶化領域４６は、第１結晶化領域４６ａおよび第２結晶化領域４６ｂが延在する第１延在方向に垂直な第２延在方向に関して、第２延在方向一方に突出する凸部分の山と山とが一致し、第２延在方向他方に突出する凸部分の谷と谷とが一致するような形状に形成される。
図１３では、結晶化領域４６が形成された半導体膜３７の長手方向Ｘ一方から他方に向かうにつれて、ソースＳ、ゲートＧおよびドレインＤの順に並ぶように、前記半導体膜３７にＴＦＴ素子４７を形成した状態を示している。図１４では、結晶化領域４６が形成された半導体膜３７の短手方向Ｙ一方から他方に向かうにつれて、ドレインＤ、ゲートＧおよびソースＳの順に並ぶように、前記半導体膜３７にＴＦＴ素子４７を形成した状態を示している。
前述のように本実施の形態によれば、前記第１軸線および第２軸線を含む平面内において、第１軸線と第２軸線との交点を中心として第２軸線から予め定める周方向一方に６０度傾斜した第１方向に延びる複数の第１光透過パターン２５ａと、前記平面内において前記６０度傾斜した第１方向に直交する第２方向に延びる複数の第２光透過パターン２５ｂとが形成される投影マスク２５を用いて、照射対象物である半導体膜３７に光を照射する。つまり、前記投影マスク２５に形成される第１および第２光透過パターン２５ａ，２５ｂを透過したレーザ光を半導体膜３７に照射することによって、第１および第２光透過パターン２５ａ，２５ｂの形状のレーザ光が照射された半導体膜３７を溶融し、均一に結晶化させることができる。
このように均一に結晶化された半導体膜３７に、たとえば複数のＴＦＴ素子４７を形成するとき、半導体膜３７に対する一方のＴＦＴ素子４７の配設方向が第１配設方向、他方のＴＦＴ素子４７の配設方向が第２配設方向というように、ＴＦＴ素子４７の配設方向が異なる場合でも、各配設方向に配設される各ＴＦＴ素子４７のチャンネル部分に含まれる結晶化領域の形状を同一にすることができる。換言すると、結晶化領域４６が形成される半導体膜３７に対する複数のＴＦＴ素子４７の配設方向が第１配設方向および第２配設方向のいずれの場合であっても、結晶の成長方向に対する複数のＴＦＴ素子４７のソースＳからドレインＤに流れる電流の方向を同一にすることができる。
これによって半導体膜３７に形成する複数のＴＦＴ素子４７の電気的特性、具体的にはスイッチング特性を同一、つまり複数のＴＦＴ素子４７のスイッチング特性を均一にすることができる。
図１５は、本発明の第４の実施の形態であるレーザ加工装置６０の構成を示す図である。本発明の第４の実施の形態であるレーザ加工方法は、レーザ加工装置６０によって実施される。レーザ加工装置６０は、第１の実施の形態のレーザ加工装置２０と類似しているので、対応する部分については同一の参照符を付して説明を省略する。レーザ加工装置６０は、第１光源６１、可変減衰器２２、ミラー２３、可変焦点視野レンズ２４、投影マスク２５、結像レンズ２６、第２光源６２、均一照射光学系６３、ステージ２８および制御部２９を含んで構成される。
第１光源６１は、紫外域の波長、具体的には３０８ｎｍの第１レーザ光６５を発することが可能なエキシマレーザ発振器によって実現される。第２光源６２は、可視域から赤外域までの波長の第２レーザ光６６を発することが可能なレーザ発振器によって実現される。具体的に述べると、第２光源６２は、波長が５３４ｎｍの第２レーザ光６６を発することが可能なＹＡＧ高調波レーザ発振器、波長が１０６４ｎｍの第２レーザ光６６を発することが可能なＹＡＧレーザ発振器および波長が１０.６μｍの第２レーザ光６６を発することが可能な炭酸ガスレーザ発振器によって実現される。
第１レーザ光６５は、第２レーザ光６６に比べて、溶融状態よりも固体状態にある半導体膜３７への吸収率が高い。また第１レーザ光６５は、固体状態にある半導体膜３７であるアモルファスシリコン膜を溶融させるに足るエネルギ量を有することが好ましい。このエネルギ量は、半導体膜３７の材質の種類、膜厚および結晶化領域の面積などの各条件によって変化し、一義的に定めることはできない。したがって半導体膜３７の前記各条件に応じて適当なエネルギ量を有する第１レーザ光６５を用いることが望ましい。具体的には、半導体膜３７であるアモルファスシリコン膜を、全膜厚において融点以上の温度に加熱することができるエネルギ量を有する第１レーザ光６５を用いることが推奨される。このことは、アモルファスシリコン膜に代えて他の種類の半導体膜３７を結晶化する場合も同様である。
第２レーザ光６６は、第１レーザ光６５に比べて、固体状態よりも溶融状態にある半導体膜３７への吸収率が高い。第２レーザ光６６は、固体状態にある半導体膜３７を溶融させるに足るエネルギ量未満であることが好ましい。このエネルギ量は、半導体膜３７の材質の種類、膜厚および結晶化領域の面積などの各条件によって変化し、一義的に定めることはできない。したがって半導体膜３７の前記条件に応じて適当なエネルギ量を有する第２レーザ光６６を用いることが望ましい。具体的には、半導体膜３７を融点以上の温度に加熱するに足るエネルギ量未満である第２レーザ光６６を用いることが推奨される。このことは、アモルファスシリコン膜に代えて他の種類の半導体膜３７に適用する場合も同様である。
制御部１０からの制御信号に従って第１光源６１から発せられる第１レーザ光６５は、可変減衰器２２、ミラー２３、可変焦点視野レンズ２４、投影マスク２５、結像レンズ２６を経由して、ステージ２８上に載置される半導体素子２７の半導体膜３７の厚み方向一表面部に照射される。第２光源６２から発せられる第２レーザ光６６は、第２レーザ光を照射対象物である半導体膜３７に均一に照射させるための均一照射光学系６３およびミラー２３を経由して、ステージ２８に載置される半導体素子２７の半導体膜３７の厚み方向一表面部に照射される。レーザ加工装置６０では、第１レーザ光６５を、半導体膜３７の厚み方向一表面部に対して垂直な方向から入射させることができるとともに、第２レーザ光６６を、半導体膜３７の厚み方向一表面部に対して斜め方向から入射させることができる。
第１光源６１は、第１レーザ光６５を発することが可能で、かつ半導体膜３７を溶融することが可能であるレーザ発振器であればよく、特にエキシマレーザ発振器に限定されない。第１光源６１は、紫外域の波長のレーザ光を発することが可能なレーザ発振器、たとえばエキシマレーザ発振器およびＹＡＧレーザ発振器に代表される固体レーザ発振器であることが望ましい。また第１光源６１を構成するレーザ発振器としては、パルス状のレーザ光を発することが可能で、波長が３０８ｎｍの第１レーザ光６５を発することが可能なエキシマレーザ発振器が特に好ましい。第２光源６２を構成する発振器としては、溶融状態の半導体膜３７に吸収される波長の第２レーザ光６６を発することができるレーザ発振器であることが望ましい。
図１６は、第１レーザ光６５および第２レーザ光６６を発する時間と出力との関係を示すグラフである。グラフの横軸は時間を表し、グラフの縦軸は第１および第２レーザ光６５，６６の出力、具体的には第１および第２レーザ光６５，６６の単位面積あたりのエネルギ量を表す。図１６に破線で示す曲線Ｖ１は、エキシマレーザ発振器などの第１光源６１から発せられる第１レーザ光６５の出力特性を表している。図１６に実線で示す曲線Ｖ２は、炭酸ガスレーザ発振器などの第２光源６２から発せられる第２レーザ光６６の出力特性を表している。第１レーザ光６５の出力、換言すれば単位面積あたりのエネルギ量は、たとえば２００ｍＪ／ｃｍ２以上１０００ｍＪ／ｃｍ２未満である。第２レーザ光６６の出力、換言すれば単位面積あたりのエネルギ量は、たとえば１００ｍＪ／ｃｍ２以上１０００ｍＪ／ｃｍ２未満である。
本実施の形態では、図１６に示すように、第２レーザ光６６は、時刻ｔ０から時刻ｔ３にわたって第２光源６２から発せられ、第１レーザ光６５は、時刻ｔ０の後の時刻ｔ１から時刻ｔ３より前の時刻ｔ２にわたって第１光源６１から発せられる。第１レーザ光６５が発せられている時間は、第２レーザ光６６が発せられている時間に比べて短く、第２レーザ光６６が発せられている時間の１／１００以下、具体的には第２レーザ光６６が発せられている時間の１／１０００程度である。さらに具体的に述べると、時刻ｔ０から時刻ｔ３までの時間は、たとえば１００μｓであり、時刻ｔ１から時刻ｔ２までの時間は、たとえば１００ｎｓである。
本実施の形態では、曲線Ｖ１で示すように、第１レーザ光６５の出力の立上がりおよび立下りは比較的急峻であり、時刻ｔ１の経過後に比較的短時間で出力が最大値に到達し、その後に比較的短時間で出力を低下させるようにしている。また曲線Ｖ２で示すように、時刻ｔ０の経過後に比較的短時間で出力が最大値に到達し、時刻ｔ２が経過するまで出力を最大値に保持する。時刻ｔ２の経過後の第２レーザ光６６の出力の立下りは、立上がりに比べて緩やかであり、時刻ｔ３が経過するまで徐々に出力を低下させるようにしている。第１レーザ光６５および第２レーザ光６６を発する時間と出力との関係は、図１６のグラフに示す関係に限定されないが、図１６のグラフに示す関係と同様の関係にあることが好ましい。時刻ｔ１から時刻ｔ３までの間において、半導体膜３７であるアモルファスシリコン膜は溶融状態にある。
本実施の形態において、照射対象物である半導体膜３７に対して時刻ｔ０から時刻ｔ１までの間、および時刻ｔ２から時刻ｔ３までの間に第２レーザ光６６を照射する段階は、結晶化工程における第１照射段階に相当する。また照射対象物である半導体膜３７に対して時刻ｔ１から時刻ｔ２までの間に、第１レーザ光６５および第２レーザ光６６を照射する段階は、結晶化工程における第２照射段階に相当する。
次にレーザ加工装置６０によって、ステージ２８に載置される半導体素子２７の半導体膜３７を結晶化する工程について説明する。まず結晶化工程において、図１６の曲線Ｖ１に示すようなタイミングで、具体的には時刻ｔ１から時刻ｔ２までの間に第１光源６１から発せられる第１レーザ光６５を、投影マスク２５に形成される第１および第２光透過パターン２５ａ，２５ｂを透過して、ステージ２８に載置される半導体素子２７の半導体膜３７の厚み方向一表面部に画される第１領域に照射する。また図１６の曲線Ｖ２に示すようなタイミングで、具体的には時刻ｔ０から時刻ｔ３までの間に第２光源６２から発せられる第２レーザ光６６を、前記半導体膜３７の厚み方向一表面部に照射する。第１および第２レーザ光６５，６６の照射によって、前記第１領域の半導体膜３７を溶融し、溶融した第１領域の半導体膜３７を凝固させて結晶化する。
次に移動工程において、制御部２９がステージ２８を駆動制御することによって、ステージ２８を第１移動方向Ｘ一方に所定の距離だけ移動させる。ステージ２８を第１移動方向Ｘ一方に移動させることによって、ステージ２８上に載置される半導体素子２７を、第１移動方向Ｘ一方に所定の距離だけ移動させることができる。これによって、投影マスク２５に形成される複数の第１および第２光透過パターン２５ａ，２５ｂを透過した第１レーザ光６５が半導体素子２７の半導体膜３７の厚み方向一表面部に照射される新たな領域は、第１移動方向Ｘ一方に所定の距離だけ移動した領域となる。前記新たな領域は、移動前の領域と一部分が重畳している。ステージ２８を第１移動方向Ｘ一方に移動させるときの前記所定の距離は、投影マスク２５の第１〜第４ブロックＢＡ〜ＢＤの短手方向寸法Ｗである。
移動工程において所定の距離だけ移動した後は、再度結晶化工程において、図１６の曲線Ｖ１に示すようなタイミングで第１光源６１から発せられる第１レーザ光６５を、投影マスク２５に形成される第１および第２光透過パターン２５ａ，２５ｂを透過して、ステージ２８に載置される半導体素子２７の半導体膜３７の厚み方向一表面部に画される第２領域に照射する。第２領域は、前記第１領域と一部分が重畳している。また第１回目の結晶化工程と同様に、図１６の曲線Ｖ２に示すようなタイミングで第２光源６２から発せられる第２レーザ光６６も、前記半導体膜３７の厚み方向一表面部に照射する。第１および第２レーザ光６５，６６の照射によって、前記第２領域の半導体膜３７を溶融し、溶融した第２領域の半導体膜３７を凝固させて結晶化する。さらに繰返し工程において、前記半導体膜３７の結晶化される領域が所定の大きさに達するまで、前述の結晶化工程と移動工程とを交互に行う。これによって、たとえば前述の図５、図６および図１１〜図１４に示す結晶化領域４６を形成することができる。
前述のように本実施の形態によれば、レーザ加工装置６０を用いて、照射対象物である半導体膜３７に第１および第２レーザ光６５，６６を照射することによって、半導体膜３７を均一に結晶化し、その均一に結晶化した半導体膜３７にＴＦＴ素子４７が形成される。したがって均一に結晶化された半導体膜３７に複数のＴＦＴ素子４７を形成するとき、半導体膜３７に対する一方のＴＦＴ素子４７の配設方向と他方のＴＦＴ素子４７の配設方向とが異なる場合でも、結晶の成長方向に対する複数のＴＦＴ素子４７のソースＳからドレインＤに流れる電流の方向を同一にすることができる。
これによって半導体膜３７に形成する複数のＴＦＴ素子４７の電気的特性、具体的にはスイッチング特性を同一にすることができる。換言すれば、複数のＴＦＴ素子４７のスイッチング特性を均一にすることができる。また半導体膜３７に対するＴＦＴ素子４７の配設方向に依らず、ＴＦＴ素子４７のスイッチング特性を均一にすることができるので、ＴＦＴ素子４７を用いた表示装置などの設計の自由度を高めることができる。
また本実施の形態によれば、溶融状態にある半導体膜３７に対して、結晶化工程における第２照射段階において、第１レーザ光６５に加えて第２レーザ光６６を照射することによって、前記溶融状態の半導体膜３７の冷却速度を低下させることができる。これによって溶融状態の半導体膜３７が凝固するまでの時間を延長することができる。したがって溶融状態にある半導体膜３７であるアモルファスシリコン膜が凝固することによって形成される半導体多結晶のラテラル成長の距離を大幅に延ばすことができる。
それ故、半導体膜３７を結晶化するにあたり、比較的大きな結晶粒に成長させることができる。比較的大きな結晶粒に成長させることによって、結晶化された半導体膜３７の電子移動度を比較的高くすることができ、電子移動度の比較的高い半導体膜３７にＴＦＴ素子４７を形成することによって、ＴＦＴ素子４７の電気的特性、具体的にはスイッチング特性を向上することができる。
前述の各実施の形態は、本発明の例示に過ぎず、発明の範囲内において構成を変更することができる。前述の各実施の形態では、前記第１軸線および第２軸線を含む平面内において、第１軸線と第２軸線との交点を中心として第２軸線から予め定める周方向一方に４５度、１５度および６０度のうちいずれか１つの角度だけ傾斜した第１方向に延びる複数の第１光透過パターン２５ａと、前記平面内において前記第１方向に直交する第２方向に延びる複数の第２光透過パターン２５ｂとが形成される投影マスク２５を用いて、半導体膜３７を結晶化する場合について述べたが、投影マスク２５に形成される第１および第２光透過パターン２５ａ，２５ｂは、これらに限定されない。
本発明の他の実施の形態では、前記第２軸線から予め定める周方向一方に１５度以上３０度未満の範囲、および６０度以上７５度未満の範囲の角度のうち、任意の角度だけ傾斜した第１方向に延びる複数の第１光透過パターン２５ａと、前記第１軸線および第２軸線を含む平面内において前記第１方向に直交する第２方向に延びる複数の第２光透過パターン２５ｂとが形成される投影マスクを用いてもよい。この場合でも前述の各実施の形態と同様の効果、つまり照射対象物である半導体膜３７を均一に結晶化させることができ、半導体膜３７に形成される複数のＴＦＴ素子４７のスイッチング特性を均一にすることができる。
また前述の各実施の形態では、第１および第２光透過パターン２５ａ，２５ｂが形成される一の投影マスク２５を備えるレーザ加工装置２０，６０を用いて照射対象物である半導体膜３７を結晶化する場合の構成について述べたが、複数のマスク部を含む投影マスクを備えるレーザ加工装置を用いてもよい。たとえば、第１光透過パターンが形成される一方のマスク部を透過したレーザ光を照射対象物に照射するとともに、第２光透過パターンが形成される他方のマスク部を透過したレーザ光を照射対象物に照射することによって、照射対象物である半導体膜３７を結晶化するようにしてもよい。この場合でも、一の投影マスク２５を用いた場合と同様に、半導体膜３７を均一に結晶化することができ、半導体膜３７に形成される複数のＴＦＴ素子４７のスイッチング特性を均一にすることができる。
前述の各実施の形態では、投影マスク２５を用いて照射対象物である半導体膜３７を結晶化する場合について述べたが、光源に対してステージ２８を相対移動させて、照射対象物である半導体膜３７を結晶化させるべき複数の方向に対し、照射領域の延び方向を傾斜させるようにレーザ光を照射することによって、投影マスク２５を用いることなく、半導体膜３７を結晶化することが可能となる。このように投影マスク２５を用いることなく半導体膜３７を結晶化することによって、レーザ加工装置の部品点数を削減することができるとともに、レーザ加工装置の構造を簡素化することができる。
前述の各実施の形態では、半導体膜３７としてアモルファスシリコン膜を適用した場合について説明したが、これに限定されることなく、非晶質のゲルマニウムおよびそれらの合金でもよい。
本発明の第１の実施の形態であるレーザ加工装置２０の構成を示す図である。 半導体素子２７の構成を示す断面図である。 投影マスク２５を模式的に示す平面図である。 結晶化工程で形成される結晶４０の状態を模式的に示す図である。 半導体膜３７に形成される結晶化領域４６と、結晶化領域４６が形成された半導体膜３７に形成される薄膜トランジスタ素子４７とを示す平面図である。 半導体膜３７に形成される結晶化領域４６と、結晶化領域４６が形成された半導体膜３７に形成される薄膜トランジスタ素子４７とを示す平面図である。 投影マスクに形成される光透過パターン４９を示す図である。 図７に示す光透過パターン４９が形成される投影マスクを透過したレーザ光を照射して形成した結晶５０の状態を示す図である。 投影マスク２５に形成される第１光透過パターン２５ａおよび第２光透過パターン２５ｂを示す図である。 図９に示す第１および第２光透過パターン２５ａ，２５ｂが形成される投影マスク２５を透過したレーザ光を照射して形成した結晶５１の状態を示す図である。 半導体膜３７に形成される結晶化領域４６と、結晶化領域４６が形成された半導体膜３７に形成される薄膜トランジスタ素子４７とを示す平面図である。 半導体膜３７に形成される結晶化領域４６と、結晶化領域４６が形成された半導体膜３７に形成される薄膜トランジスタ素子４７とを示す平面図である。 半導体膜３７に形成される結晶化領域４６と、結晶化領域４６が形成された半導体膜３７に形成される薄膜トランジスタ素子４７とを示す平面図である。 半導体膜３７に形成される結晶化領域４６と、結晶化領域４６が形成された半導体膜３７に形成される薄膜トランジスタ素子４７とを示す平面図である。 本発明の第４の実施の形態であるレーザ加工装置６０の構成を示す図である。 第１レーザ光６５および第２レーザ光６６を発する時間と出力との関係を示すグラフである。 第１の従来技術のレーザ加工装置１の構成を示す図である。 半導体素子８の構成を示す断面図である。 半導体膜１７における結晶の成長過程を模式的に示す図である。
符号の説明
２０，６０ レーザ加工装置
２１ 光源（エキシマレーザ発振器）
２２ 可変減衰器
２３ ミラー
２４ 可変減焦点視野レンズ
２５ 投影マスク
２５ａ 第１光透過パターン
２５ｂ 第２光透過パターン
２５ｃ 非透過部
２６ 結像レンズ
２７ 半導体素子
２８ ステージ
２９ 制御部
３１ レーザ光
３５ 透明基板
３６ 下地膜
３７ 半導体膜
４０，５０，５１ 結晶
４１ 突起部
４６ 結晶化領域
４７ 薄膜トランジスタ素子（ＴＦＴ素子）
４９ 光透過パターン
６１ 第１光源
６２ 第２光源
６３ 均一照射光学系
６５ 第１レーザ光
６６ 第２レーザ光
ＢＡ 第１ブロック（第１領域）
ＢＢ 第２ブロック（第２領域）
ＢＣ 第３ブロック（第３領域）
ＢＤ 第４ブロック（第４領域）

Claims (13)

  1. 照射対象物を結晶化させるための光を透過する光透過パターンが形成される投影マスクであって、
    照射対象物を結晶化させるべき複数の方向に対し、光透過パターンの延び方向をそれぞれ傾斜させるように形成されることを特徴とする投影マスク。
  2. 照射対象物を結晶化させるための光を透過する光透過パターンが形成される投影マスクであって、
    照射対象物を結晶化させるべき複数の方向に対し、光透過パターンの延び方向がそれぞれ傾斜される複数のマスク部を含むことを特徴とする投影マスク。
  3. 前記光透過パターンは、予め定める第１方向に延びる第１光透過パターンと、第１方向に直交する第２方向に延びる第２光透過パターンとを有することを特徴とする請求項１記載の投影マスク。
  4. 複数のマスク部のうち一方のマスク部には、予め定める第１方向に延びる第１光透過パターンが形成され、他方のマスク部には、第１方向に直交する第２方向に延びる第２光透過パターンが形成されることを特徴とする請求項２記載の投影マスク。
  5. 前記第１光透過パターンと第２光透過パターンとは、互いに連結しない態様で形成されることを特徴とする請求項３記載の投影マスク。
  6. 前記第１および第２光透過パターンは、各延び方向の両端部が、投影マスクの厚み方向に見て先細状に形成されることを特徴とする請求項３〜５のいずれか１つに記載の投影マスク。
  7. 前記第１および第２光透過パターンの延び方向の長さ寸法は、照射対象物に形成される薄膜トランジスタ素子のチャンネル長の４分の３未満であることを特徴とする請求項３記載の投影マスク。
  8. 照射対象物である非晶質材料から成る層にレーザ光を照射して結晶化させるレーザ加工方法であって、
    照射対象物を結晶化させるべき複数の方向に対し、照射領域の延び方向を傾斜させるようにレーザ光を照射し、前記非晶質材料を結晶化する結晶化工程を有することを特徴とするレーザ加工方法。
  9. 照射対象物を、レーザ光を発する光源に対して相対移動させる移動工程をさらに有することを特徴とする請求項８記載のレーザ加工方法。
  10. 結晶化工程と移動工程とを繰返す繰返し工程を、さらに有することを特徴とする請求項８記載のレーザ加工方法。
  11. 結晶化工程は、
    一の発振波長のレーザ光を照射対象物に照射する第１照射段階と、
    前記一の発振波長のレーザ光を照射するとともに、前記一の発振波長とは異なる他の発振波長のレーザ光を照射対象物に照射する第２照射段階とを有することを特徴とする請求項８〜１０のいずれか１つに記載のレーザ加工方法。
  12. 照射対象物である非晶質材料から成る層にレーザ光を照射して結晶化させるレーザ加工装置であって、
    照射対象物を結晶化させるべき複数の方向に対し、照射領域の延び方向を傾斜させるようにレーザ光を照射する光源を有することを特徴とするレーザ加工装置。
  13. 請求項１２記載のレーザ加工装置を用いて結晶化された照射対象物に形成されることを特徴とする薄膜トランジスタ素子。
JP2005248455A 2005-08-29 2005-08-29 投影マスク、レーザ加工方法、レーザ加工装置および薄膜トランジスタ素子 Pending JP2007067020A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005248455A JP2007067020A (ja) 2005-08-29 2005-08-29 投影マスク、レーザ加工方法、レーザ加工装置および薄膜トランジスタ素子
PCT/JP2006/317018 WO2007026722A1 (ja) 2005-08-29 2006-08-29 投影マスク、レーザ加工方法、レーザ加工装置および薄膜トランジスタ素子
TW095131876A TW200720836A (en) 2005-08-29 2006-08-29 Projection mask, laser-machining method, laser machining apparatus, and thin-film transistor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005248455A JP2007067020A (ja) 2005-08-29 2005-08-29 投影マスク、レーザ加工方法、レーザ加工装置および薄膜トランジスタ素子

Publications (1)

Publication Number Publication Date
JP2007067020A true JP2007067020A (ja) 2007-03-15

Family

ID=37808809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005248455A Pending JP2007067020A (ja) 2005-08-29 2005-08-29 投影マスク、レーザ加工方法、レーザ加工装置および薄膜トランジスタ素子

Country Status (3)

Country Link
JP (1) JP2007067020A (ja)
TW (1) TW200720836A (ja)
WO (1) WO2007026722A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097453B (zh) * 2015-08-14 2018-10-19 京东方科技集团股份有限公司 低温多晶硅薄膜、薄膜晶体管及各自制备方法、显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1164883A (ja) * 1997-08-12 1999-03-05 Toshiba Corp 多結晶半導体薄膜の製造方法および製造装置
US20020177259A1 (en) * 1999-10-29 2002-11-28 Yun-Ho Jung Method of fabricating a liquid crystal display
JP2003037061A (ja) * 2001-07-24 2003-02-07 Sharp Corp 半導体薄膜およびその形成方法並びに半導体装置
JP2004119971A (ja) * 2002-09-04 2004-04-15 Sharp Corp レーザ加工方法およびレーザ加工装置
JP2004207691A (ja) * 2002-12-11 2004-07-22 Sharp Corp 半導体薄膜の製造方法、その製造方法により得られる半導体薄膜、その半導体薄膜を用いる半導体素子および半導体薄膜の製造装置
JP2004214614A (ja) * 2002-12-31 2004-07-29 Lg Philips Lcd Co Ltd 多結晶シリコン形成方法及び多結晶シリコン形成用レーザー装置のマスク

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1164883A (ja) * 1997-08-12 1999-03-05 Toshiba Corp 多結晶半導体薄膜の製造方法および製造装置
US20020177259A1 (en) * 1999-10-29 2002-11-28 Yun-Ho Jung Method of fabricating a liquid crystal display
JP2003037061A (ja) * 2001-07-24 2003-02-07 Sharp Corp 半導体薄膜およびその形成方法並びに半導体装置
JP2004119971A (ja) * 2002-09-04 2004-04-15 Sharp Corp レーザ加工方法およびレーザ加工装置
JP2004207691A (ja) * 2002-12-11 2004-07-22 Sharp Corp 半導体薄膜の製造方法、その製造方法により得られる半導体薄膜、その半導体薄膜を用いる半導体素子および半導体薄膜の製造装置
JP2004214614A (ja) * 2002-12-31 2004-07-29 Lg Philips Lcd Co Ltd 多結晶シリコン形成方法及び多結晶シリコン形成用レーザー装置のマスク

Also Published As

Publication number Publication date
TW200720836A (en) 2007-06-01
WO2007026722A1 (ja) 2007-03-08

Similar Documents

Publication Publication Date Title
JP5789011B2 (ja) 薄膜の直線走査連続横方向凝固
KR100821813B1 (ko) 반도체 박막 장치를 이용한 화상 표시 장치의 제조 방법
JP2004119919A (ja) 半導体薄膜および半導体薄膜の製造方法
KR100698436B1 (ko) 레이저 빔 투영 마스크 및 그것을 이용한 레이저 가공방법, 레이저 가공 장치
JP2004311906A (ja) レーザ処理装置及びレーザ処理方法
KR100663221B1 (ko) 레이저 가공 방법 및 레이저 가공 장치
JP2007096244A (ja) 投影マスク、レーザ加工方法、レーザ加工装置および薄膜トランジスタ素子
JP2008227077A (ja) レーザ光のマスク構造、レーザ加工方法、ｔｆｔ素子およびレーザ加工装置
JP2006196539A (ja) 多結晶半導体薄膜の製造方法および製造装置
JP4769491B2 (ja) 結晶化方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
JP2007067020A (ja) 投影マスク、レーザ加工方法、レーザ加工装置および薄膜トランジスタ素子
JP2002057105A (ja) 半導体薄膜製造方法、半導体薄膜製造装置、およびマトリクス回路駆動装置
JP4763983B2 (ja) 光変調素子、結晶化装置、結晶化方法、薄膜半導体基板の製造装置、薄膜半導体基板の製造方法、薄膜半導体装置、薄膜半導体装置の製造方法、表示装置及び位相シフタ
JP2007221062A (ja) 半導体デバイスの製造方法および製造装置
JP2007207896A (ja) レーザビーム投影マスクおよびそれを用いたレーザ加工方法、レーザ加工装置
JP2004281771A (ja) 半導体薄膜の結晶成長方法および結晶成長装置ならびに薄膜トランジスタの製造方法
TWI556284B (zh) 非週期性脈衝連續橫向結晶之系統及方法
JP2007123445A (ja) レーザビーム投影マスク、レーザ加工方法、レーザ加工装置および薄膜トランジスタ素子
US20070170426A1 (en) Silicon crystallizing mask, apparatus for crystallizing silicon having the mask and method for crystallizing silicon using the apparatus
JP4467276B2 (ja) 半導体薄膜を製造する方法と装置
JP2011139082A (ja) 光変調素子、結晶化装置、結晶化方法、薄膜半導体基板の製造装置、薄膜半導体基板の製造方法、薄膜半導体装置、薄膜半導体装置の製造方法および表示装置
KR20050121548A (ko) 실리콘 결정화 방법과 이를 이용한 박막트랜지스터 기판의제조방법
JP2008147236A (ja) 結晶化装置およびレーザ加工方法
JP2007305852A (ja) 半導体薄膜の製造方法および半導体デバイス
JP2009302251A (ja) レーザ結晶化装置、マスク、レーザ結晶化方法、結晶材、および半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111018