JP2007060853A - Voltage control unit - Google Patents
Voltage control unit Download PDFInfo
- Publication number
- JP2007060853A JP2007060853A JP2005245571A JP2005245571A JP2007060853A JP 2007060853 A JP2007060853 A JP 2007060853A JP 2005245571 A JP2005245571 A JP 2005245571A JP 2005245571 A JP2005245571 A JP 2005245571A JP 2007060853 A JP2007060853 A JP 2007060853A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switch element
- current
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、主として、自動車の操舵装置や太陽光発電装置に適用する電圧制御装置に関する。 The present invention mainly relates to a voltage control device applied to an automobile steering device or a solar power generation device.
近年、自動車の操舵装置において、低燃費及びステアリング系統の簡略化のために、電圧制御装置を採用している。 2. Description of the Related Art In recent years, voltage control devices have been adopted in automobile steering devices in order to reduce fuel consumption and simplify the steering system.
電圧制御装置に用いられるアシスト用モータは高出力のため、車載用電源のバッテリー電圧を昇圧回路によりモータ駆動電圧まで昇圧して使用される。アシスト用モータは、操舵用ハンドルの操舵軸の回転を補助し操舵角が得られるようモータ駆動電圧をスイッチングさせて回転駆動制御している。 Since the assist motor used in the voltage control device has a high output, the battery voltage of the on-vehicle power supply is boosted to the motor drive voltage by a booster circuit. The assist motor performs rotation drive control by switching the motor drive voltage so as to assist the rotation of the steering shaft of the steering handle and obtain a steering angle.
この操舵装置において、操舵用ハンドルの操作によってはアシスト用モータに大きな逆回転負荷が発生し、逆起電力が発生する。昇圧回路の構成で昇圧方向のみの制御とした場合、逆起電力発生による電流は、昇圧回路の出力平滑コンデンサに蓄積され、アシスト用モータの駆動用スイッチング素子及び昇圧回路の出力コンデンサと昇圧整流ダイオード(並列にFET接続)に過電圧を印加させるという不具合を生じさせる。 In this steering apparatus, depending on the operation of the steering handle, a large reverse rotational load is generated in the assist motor, and a counter electromotive force is generated. When the boost circuit is configured to control only in the boosting direction, the current generated by the back electromotive force is accumulated in the output smoothing capacitor of the boosting circuit, the driving switching element of the assist motor, the output capacitor of the boosting circuit, and the boosting rectifier diode This causes a problem of applying an overvoltage to the FET connected in parallel.
このため、逆起電力発生時に昇圧回路の出力コンデンサから入力側のバッテリー間に別回路(抵抗とスイッチング素子)を設けてエネルギをバッテリーに帰還させ、アシスト用モータの駆動用スイッチング素子及び昇圧回路の出力コンデンサと昇圧整流ダイオード(並列にFET接続)に過電圧が印加される不具合を防止している(例えば、特許文献1を参照。)。 Therefore, when back electromotive force is generated, a separate circuit (resistor and switching element) is provided between the output capacitor of the booster circuit and the battery on the input side to return energy to the battery, and the switching element for driving the assist motor and the booster circuit This prevents a problem that an overvoltage is applied to the output capacitor and the boost rectifier diode (connected in parallel with the FET) (see, for example, Patent Document 1).
しかし、別回路及びその制御回路が余分である。また、別回路の抵抗とスイッチング素子のため、逆起電力の大きさにより逆電圧値発生に差が生じる。さらに、これらの制御では、制御が複雑で理想的な帰還方法ではない。 However, a separate circuit and its control circuit are redundant. Further, because of the resistance and switching element of another circuit, a difference occurs in the generation of the reverse voltage value depending on the magnitude of the back electromotive force. Furthermore, these controls are complicated and not an ideal feedback method.
また、別回路を設けないで降圧用のFETを通してエネルギをバッテリーに帰還させる方法もある(例えば、特許文献2から5を参照。)。これらの方法によれば、特許文献1に記載の方法での不具合を防止することができると考えられる。
しかし、特許文献2から5に記載された方法では、昇圧回路からの出力電圧のみを検出するため、負荷による逆起電力発生時に即時に対応して電圧制御することは不可能である。そこで、本発明では、昇圧モードから降圧モード、或いは降圧モードから昇圧モードに連続してスムースに双方向の電圧制御が可能な電圧制御装置を提供することを目的とする。
However, in the methods described in
本願第一発明に係る電圧制御装置は、入力端子と共通端子との間の入力電圧を昇圧して出力端子と前記共通端子との間から出力し、前記出力端子と前記共通端子との間の出力電圧を降圧して前記入力端子と前記共通端子との間に回生する昇降圧回路と、前記昇降圧回路の前記出力端子と前記共通端子との間の電圧を制御する昇降圧制御回路と、を有する電圧制御装置であって、前記昇降圧回路は、前記共通端子を一端とし導通/遮断を切り換える第1スイッチ素子と、前記第1スイッチ素子の他端と前記出力端子との間に接続され導通/遮断を切り換える第2スイッチ素子と、前記第1スイッチ素子の前記他端と前記入力端子との間に接続されたインダクタと、前記第1スイッチ素子に並列でアノードが前記共通端子の側にカソードが前記インダクタの側にそれぞれ接続されたフライホイールダイオードと、前記第2スイッチ素子に並列でアノードが前記インダクタの側にカソードが前記出力端子の側にそれぞれ接続された整流ダイオードと、前記出力端子と前記共通端子との間に接続された出力平滑コンデンサと、を含み、前記昇降圧制御回路は、前記出力端子の電圧を検出する電圧検出手段と、前記インダクタの電流を検出する電流検出手段と、前記電圧検出手段の検出する電圧の基準電圧からの差に応じた誤差増幅信号を出力する誤差信号出力回路を含み、前記第1スイッチ素子を周期的に導通させ、前記電流検出手段の検出する電流の電流値に応じた電流信号と前記誤差増幅信号とを比較して、前記電流信号が前記誤差増幅信号以上になったときに前記第1スイッチ素子を遮断し、前記第2スイッチ素子を相補的に前記第1スイッチ素子とは位相反転して制御することで、前記入力電圧を昇圧して前記出力端子に出力し、かつ、前記出力端子と前記共通端子との間の電圧が所定値を超えたときには、前記出力端子の電圧を降圧して前記入力端子に回生させることを特徴とする。 The voltage control device according to the first invention of the present application boosts the input voltage between the input terminal and the common terminal and outputs the boosted voltage between the output terminal and the common terminal. A step-up / step-down circuit that steps down an output voltage and regenerates between the input terminal and the common terminal; a step-up / down control circuit that controls a voltage between the output terminal of the step-up / down circuit and the common terminal; The step-up / step-down circuit is connected between a first switch element that switches the conduction / cutoff with the common terminal as one end, and the other end of the first switch element and the output terminal. A second switch element for switching between conduction / cutoff, an inductor connected between the other end of the first switch element and the input terminal, and an anode in parallel with the first switch element on the common terminal side The cathode is A flywheel diode connected to each of the inductors; a rectifier diode connected in parallel to the second switch element; an anode connected to the inductor; a cathode connected to the output terminal; and the output terminal and the common An output smoothing capacitor connected between the output terminal and the step-up / down control circuit, wherein the step-up / step-down control circuit detects voltage at the output terminal, current detection means for detecting the inductor current, and the voltage An error signal output circuit that outputs an error amplification signal corresponding to a difference between a voltage detected by the detection means and a reference voltage; and periodically energizes the first switch element to detect a current detected by the current detection means A current signal according to a value is compared with the error amplification signal, and when the current signal becomes equal to or greater than the error amplification signal, the first switch element is And controlling the second switch element in a phase-inverted manner with the first switch element in a complementary manner, boosting the input voltage and outputting the boosted voltage to the output terminal, and sharing the same with the output terminal When the voltage between the terminals exceeds a predetermined value, the voltage at the output terminal is stepped down and regenerated at the input terminal.
本願第一発明では、出力端子の電圧を検出する以外に、インダクタに流れる電流を検出し、第1スイッチ素子を制御して、第2スイッチ素子を相補的に動作させており、昇圧モードと降圧モードのときで制御方法を変えることがないため、昇圧モードから降圧モード、降圧モードから昇圧モードへ連続してスムースに双方向制御ができる。そのため、昇圧モードにおいて、特に無負荷近辺の動作においても時比率を極端に小さくする必要がなく、安定した動作で出力電圧を設定値に制御できる。また、逆起電力発生時にも、出力電圧をスムースに安定化できるため、過電圧の印加がなくメイン部品の破損及び寿命低下を効果的に防止できる。また、電流信号と誤差増幅信号とを比較し、電流信号が誤差増幅信号以上となったらスイッチ素子の導通を切り換えるため、両モードにおいて電流制御が可能となる。そして、インダクタに流れる電流を直流磁場の変化により検出すると、電力消費を抑制できる。さらに、相補的とすることにより、ダイオードが導通するモードにおいてスイッチ素子により導通することとなるため、ダイオードによる損失を低減し効率を向上させることができる。 In the first invention of the present application, in addition to detecting the voltage at the output terminal, the current flowing through the inductor is detected, the first switch element is controlled, and the second switch element is operated in a complementary manner. Since the control method is not changed in the mode, bidirectional control can be performed smoothly and continuously from the step-up mode to the step-down mode and from the step-down mode to the step-up mode. Therefore, in the boost mode, it is not necessary to extremely reduce the time ratio even in the operation near the no load, and the output voltage can be controlled to the set value with a stable operation. In addition, since the output voltage can be stabilized smoothly even when a counter electromotive force is generated, no overvoltage is applied, and damage to the main components and a reduction in life can be effectively prevented. In addition, since the current signal is compared with the error amplification signal and the conduction of the switch element is switched when the current signal becomes equal to or higher than the error amplification signal, current control is possible in both modes. And if the electric current which flows into an inductor is detected by the change of a direct-current magnetic field, power consumption can be controlled. Furthermore, by making complementary, the switching element conducts in the mode in which the diode conducts, so that the loss due to the diode can be reduced and the efficiency can be improved.
また、本願第二発明に係る電圧制御装置は、N個の入力端子及びN個の出力端子をそれぞれ共通にして接続されるN(ただし、Nは2以上の整数とする。)個の本願第一発明に係る電圧制御装置の昇降圧回路と、前記昇降圧回路の前記出力端子と共通端子との間の電圧を制御する昇降圧制御回路と、を有する電圧制御装置であって、前記昇降圧制御回路は、前記出力端子の電圧を検出する電圧検出手段と、前記インダクタの電流を検出する電流検出手段と、前記電圧検出手段の検出する電圧の基準電圧からの差に応じた誤差増幅信号を出力する誤差信号出力回路を含み、N個の前記昇降圧回路のそれぞれについて前記第1スイッチ素子を周期的に導通させ、前記電流検出手段の検出する電流の電流値に応じた電流信号と前記誤差増幅信号とを比較して、前記電流信号が前記誤差増幅信号以上になったときに前記第1スイッチ素子を遮断し、前記第2スイッチ素子を相補的に前記第1スイッチ素子とは位相反転して制御することで、前記入力電圧を昇圧して前記出力端子に出力し、かつ、前記出力端子と前記共通端子との間の電圧が所定値を超えたときには、前記出力端子の電圧を降圧して前記入力端子に回生させると共に、N個の前記第1スイッチ素子を導通状態とする位相をそれぞれ2π/Nずつずらすことを特徴とする。 In the voltage control device according to the second invention of the present application, N input terminals and N output terminals are connected in common (N is an integer of 2 or more). A voltage control apparatus comprising: a step-up / step-down circuit of a voltage control apparatus according to one aspect of the invention; and a step-up / down control circuit that controls a voltage between the output terminal and the common terminal of the step-up / down circuit. The control circuit includes a voltage detection means for detecting the voltage of the output terminal, a current detection means for detecting the current of the inductor, and an error amplification signal corresponding to a difference from a reference voltage of the voltage detected by the voltage detection means. An error signal output circuit for outputting, the first switch element is periodically turned on for each of the N step-up / step-down circuits, and a current signal corresponding to a current value detected by the current detection means and the error Amplified signal and In comparison, when the current signal becomes equal to or greater than the error amplification signal, the first switch element is cut off, and the second switch element is controlled in a phase-inverted manner complementary to the first switch element. The input voltage is stepped up and output to the output terminal, and when the voltage between the output terminal and the common terminal exceeds a predetermined value, the voltage at the output terminal is stepped down to the input terminal. And the phase at which the N first switch elements are turned on is shifted by 2π / N.
本願第二発明では、出力端子の電圧を検出する以外に、インダクタに流れる電流を検出し、第1スイッチ素子を制御して、第2スイッチ素子を相補的に動作させており、昇圧モードと降圧モードのときで制御方法を変えることがないため、昇圧モードから降圧モード、降圧モードから昇圧モードへ連続してスムースに双方向制御ができる。そのため、昇圧モードにおいて、特に無負荷近辺の動作においても時比率を極端に小さくする必要がなく、安定した動作で出力電圧を設定値に制御できる。また、逆起電力発生時にも、出力電圧をスムースに安定化できるため、過電圧の印加がなくメイン部品の破損及び寿命低下を効果的に防止できる。また、電流信号と誤差増幅信号とを比較し、電流信号が誤差増幅信号以上となったらスイッチ素子の導通を切り換えるため、両モードにおいて電流制御が可能となる。そして、インダクタに流れる電流を直流磁場の変化により検出すると、電力消費を抑制できる。さらに、相補的とすることにより、ダイオードが導通するモードにおいてスイッチ素子により導通することとなるため、ダイオードによる損失を低減し効率を向上させることができる。 In the second invention of the present application, in addition to detecting the voltage at the output terminal, the current flowing through the inductor is detected, the first switch element is controlled, and the second switch element is operated in a complementary manner. Since the control method is not changed in the mode, bidirectional control can be performed smoothly and continuously from the step-up mode to the step-down mode and from the step-down mode to the step-up mode. Therefore, in the boost mode, it is not necessary to extremely reduce the time ratio even in the operation near the no load, and the output voltage can be controlled to the set value with a stable operation. In addition, since the output voltage can be stabilized smoothly even when a counter electromotive force is generated, no overvoltage is applied, and damage to the main components and a reduction in life can be effectively prevented. In addition, since the current signal is compared with the error amplification signal and the conduction of the switch element is switched when the current signal becomes equal to or higher than the error amplification signal, current control is possible in both modes. And if the electric current which flows into an inductor is detected by the change of a direct-current magnetic field, power consumption can be controlled. Furthermore, by making complementary, the switching element conducts in the mode in which the diode conducts, so that the loss due to the diode can be reduced and the efficiency can be improved.
さらに、上記の効果に加え、本願第二発明では、多相化するため、負荷の均等分担をできる。また、昇降圧制御回路がそれぞれの昇降圧回路のインダクタに流れる電流を検出しているので、合成された出力電圧を安定に制御することができる。また、位相をずらすため、出力側の動作周波数が倍になり、出力平滑コンデンサのリプル電流が低減し、小型化・信頼性が向上する。また、多相化によりスイッチングピーク電流が減少し、ノイズが低減する。さらに、パターンの銅損、メインのスイッチング損失の減少を期待でき、効率が向上する。 Furthermore, in addition to the above effects, the second invention of the present application is capable of sharing the load evenly because of the multiphase. Further, since the buck-boost control circuit detects the current flowing through the inductor of each buck-boost circuit, the synthesized output voltage can be controlled stably. Further, since the phase is shifted, the operating frequency on the output side is doubled, the ripple current of the output smoothing capacitor is reduced, and miniaturization and reliability are improved. In addition, the switching peak current is reduced due to the multi-phase, and noise is reduced. In addition, the copper loss of the pattern and the main switching loss can be expected to be reduced, and the efficiency is improved.
上記第二発明に係る電圧制御装置において、前記Nを2とすることが望ましい。 In the voltage control apparatus according to the second aspect of the invention, it is preferable that the N is 2.
多相化による効果を得ると共に、2相化した場合には、インダクタに流れる電流を検出することで、2相のバランスが保たれる。 In addition to obtaining the effect of multi-phase, when the two-phase is achieved, the balance between the two phases is maintained by detecting the current flowing through the inductor.
また、上記第一及び第二発明に係る電圧制御装置において、前記誤差信号出力回路は、前記インダクタに流れる電流が前記入力端子側から前記出力端子側に向かって正となる昇圧動作においては、正の前記誤差増幅信号を出力し、前記インダクタに流れる電流が前記入力端子側から前記出力端子側に向かって負となる降圧動作においては、負の前記誤差増幅信号を出力し、前記昇降圧制御回路は、それぞれ同一極性の前記電流信号と前記誤差増幅信号とを比較することが望ましい。 In the voltage control device according to the first and second inventions, the error signal output circuit is positive in a step-up operation in which a current flowing through the inductor is positive from the input terminal side to the output terminal side. In the step-down operation in which the current flowing through the inductor becomes negative from the input terminal side toward the output terminal side, the negative error amplification signal is output, and the step-up / down control circuit It is desirable to compare the current signal having the same polarity with the error amplification signal.
このように、電流基準を設定しておくことで、昇圧モードと降圧モードの両モードにおいて、負荷回路への出力電圧が急変しても、電流制御が可能となる。 Thus, by setting the current reference, current control can be performed even if the output voltage to the load circuit changes suddenly in both the step-up mode and the step-down mode.
本発明では、昇圧モードから降圧モード、或いは降圧モードから昇圧モードに連続してスムースに双方向の電圧制御が可能である。 In the present invention, bidirectional voltage control can be performed smoothly and continuously from the step-up mode to the step-down mode or from the step-down mode to the step-up mode.
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、本発明は、以下に示す実施形態に限定されるものではない。なお、本明細書及び図面において番号が同じ構成要素は、相互に同一のものを示すものとする。さらに、同一の構成要素が複数ある場合には、同一の番号のあとにハイフンを付加して区別することとする。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In addition, this invention is not limited to embodiment shown below. In addition, in this specification and drawing, the component with the same number shall show the same thing mutually. Furthermore, when there are a plurality of identical components, they are distinguished by adding a hyphen after the same number.
(第1実施形態)
図1に、本実施形態に係る電圧制御装置の概略構成図を示す。
(First embodiment)
In FIG. 1, the schematic block diagram of the voltage control apparatus which concerns on this embodiment is shown.
本実施形態に係る電圧制御装置2は、入力端子20と共通端子22との間の入力電圧を昇圧して出力端子21と共通端子22との間から出力し、出力端子21と共通端子22との間の電圧を降圧して入力端子20と共通端子22との間に回生する昇降圧回路50と、昇降圧回路50の出力端子21と共通端子22との間の電圧を制御する昇降圧制御回路30と、を有する。
The
本実施形態に係る昇降圧回路50は、電源回路40と負荷回路41との間に接続される。そして、電源回路40での設定電圧が負荷回路41への出力電圧よりも低いときは、電源回路40からの出力電圧を昇圧し、一方、負荷回路41への出力電圧が電源回路40での設定電圧より高くなったときは、負荷回路41で発生した逆起電力により電圧を降圧する。このようにして、共通端子22と出力端子21との間の電圧を電源回路40での設定電圧に保持する。
The step-up / step-down
昇降圧回路50は、例えば、車載ハンドルの回転をアシストする電動パワーステアリング装置に搭載される昇降圧回路として適用できる。この場合、電源回路40としては車載バッテリーが想定され、負荷回路41としてはアシスト用モータドライバが想定される。アシスト用モータドライバによって駆動されるモータは、車載ハンドルのアシスト時(力行モード)において昇降圧回路50にアシスト用モータドライバを介して負荷として作用する。一方、車載ハンドルの回生時(回生モード)には昇降圧回路50にアシスト用モータドライバを介して電源として作用する。そのため、力行モードで昇降圧回路50は、電源回路40からの出力電圧(共通端子22−入力端子20間の電圧)を昇圧して負荷回路41に向けて出力し、回生モードで昇降圧回路50は、負荷回路41からの出力電圧(共通端子22−出力端子21間の電圧)を降圧して電源回路40に向けて回生することとなる。以下、電源回路40からの出力電圧を昇圧する場合を「昇圧モード」、負荷回路41からの出力電圧を降圧する場合を「降圧モード」ということとする。
The step-up / step-down
昇降圧回路50は、共通端子22を一端とし導通/遮断を切り換える第1スイッチ素子10と、第1スイッチ素子10の他端と出力端子21との間に接続され導通/遮断を切り換える第2スイッチ素子11と、第1スイッチ素子10の他端と入力端子20との間に接続されたインダクタ12と、第1スイッチ素子10に並列でアノードが共通端子22の側にカソードがインダクタ12の側にそれぞれ接続されたフライホイールダイオード15と、第2スイッチ素子11に並列でアノードがインダクタ12の側にカソードが出力端子21の側にそれぞれ接続された整流ダイオード16と、出力端子21と共通端子22との間に接続された出力平滑コンデンサ17と、を含んでいる。
The step-up / step-
第1スイッチ素子10及び第2スイッチ素子11は、外部制御により導通/遮断を切り換えることができるものであればいずれのものであってもよい。本実施形態では、電界効果トランジスタ(FET)を適用した。第1スイッチ素子10は、ソースを共通端子22にドレインを電源ラインにそれぞれ接続し、ゲートに、後述するスイッチ駆動回路31からの制御信号を入力することにより導通/遮断を切り換える構成とした。また、第2スイッチ素子11については、ソースを第1スイッチ素子10のドレインにドレインを出力端子21にそれぞれ接続し、ゲートに、スイッチ駆動回路31からの制御信号を入力することにより導通/遮断を切り換える構成とした。また、第1スイッチ素子10及び第2スイッチ素子11としてFETを適用すれば、フライホイールダイオード15及び整流ダイオード16とを別途備える代わりに、FETの寄生ダイオードを利用することができる。
The
上記構成により、昇降圧回路50では、昇圧モードのときに第1スイッチ素子10を導通状態にしてインダクタ12にエネルギを蓄積し、遮断状態にしてエネルギを開放させて昇圧する。一方、降圧モードのときに第1スイッチ素子10を遮断状態にして相補的に第2スイッチ素子11を導通状態にしてインダクタ12にエネルギを蓄積し、第1スイッチ素子10を導通状態にして相補的に第2スイッチ素子11を遮断状態にしてエネルギを開放させて降圧する。ここで、昇圧モードの場合、第2スイッチ素子11は、遮断の状態で整流ダイオード16を通じてインダクタ12からの開放エネルギを出力に伝達してもよいが、第1スイッチ素子10を遮断状態にすると共に相補的に第2スイッチ素子11を導通状態にすると、インダクタ12からの開放エネルギによる整流ダイオード16の損失を低減させることができる。一方、降圧モードの場合、第1スイッチ素子10が遮断状態で、相補的に第2スイッチ素子11が導通状態となり、フライホイールダイオード15の整流作用が確保される。また、降圧モードの場合、インダクタ12に蓄積された回生電流によるエネルギは、フライホイールダイオード15を通じて、電源回路40に回生してもよいが、第1スイッチ素子10を導通状態にすると、インダクタ12からの開放エネルギによるフライホイールダイオード15の損失を防止することができる。
With the above-described configuration, in the step-up / step-
第1及び第2スイッチ素子10、11の上記の動作を確保するため、第1スイッチ素子10及び第2スイッチ素子11を相補的に切り換えることが望ましい。相補的に切り換えることで、上述した整流ダイオード16及びフライホイールダイオード15による損失を低減できる効果に加え、後述するように昇圧モードと降圧モードにおいて1つの制御信号で第1及び第2スイッチ素子10、11を制御することが可能となるため、昇圧と降圧との切り換えをスムースにすることができる。
In order to ensure the above-described operation of the first and
昇降圧制御回路30は、出力端子21の電圧を検出する電圧検出手段としての電圧センサ14と、インダクタ12の電流を検出する電流検出手段としての電流センサ13と、電圧センサ14の検出する電圧の基準電圧からの差に応じた誤差増幅信号を出力する誤差信号出力回路を含み、電流センサ13の検出する電流の電流値に応じた電流信号及び誤差信号出力回路からの誤差増幅信号に基づいて第1スイッチ素子10の動作を制御し、相補的に第2スイッチ素子11を制御する。本実施形態では、第1及び第2スイッチ素子10、11に制御信号を出力するスイッチ駆動回路31を設け、スイッチ素子であるFETの駆動電流を増幅することとしたが、後述するように、スイッチ駆動回路31を設けないで、昇降圧制御回路30からの信号により直接スイッチ素子を駆動してもよい。
The step-up / step-down
電圧センサ14は、抵抗141、142により出力端子21の電圧を分圧して検出する。
The
電流センサ13は、インダクタ12に流れる電流の向き及び大きさを検出して電流値に応じた電流信号として出力する。例えば、インダクタ12に流れる電流が入力端子20側から出力端子21側に向かって正のときは、電流値に応じた正の電圧信号を出力し、インダクタ12に流れる電流が入力端子20側から出力端子21側に向かって負のときは、電流値に応じた負の電圧信号を出力することとする。また、電流センサ13は、インダクタ12の電流を検出することができればいずれのものであってもよいが、インダクタ12に流れる電流による直流磁場の変化から電流を検出すると、電力消費を抑制できるため望ましい。また、本実施形態では電流センサ13をインダクタ12と入力端子20との間に配置することとしたが、電流センサ13は、当然にインダクタ12と第1スイッチ素子10のドレインとの間に配置することとしても、インダクタ12に流れる電流を検出することが可能である。ここで、重要なことは、昇圧モードと降圧モードの両モードに対応させて、両極性の電流を検出する点にある。
The
ここで、昇降圧制御回路30の構成について説明する。昇降圧制御回路30は、主に、AVR(Automatic Voltage Regulator)回路とラッチ回路とから構成される。なお、電流センサ13は、前述の通り、昇降圧制御回路30に含まれる。
Here, the configuration of the step-up / step-down
図2に、本実施形態に係る昇降圧制御回路の概略構成図を示す。 FIG. 2 shows a schematic configuration diagram of the step-up / step-down control circuit according to the present embodiment.
AVR回路80は、抵抗141、142により検出した出力端子21の電圧を基準電圧59と比較して基準電圧59からの差に応じて増幅する誤差増幅器51を有する誤差信号出力回路90と、誤差信号出力回路90からの誤差増幅信号と電流センサ13からの電流信号とを比較するコンパレータ52と、を有する。
The
誤差信号出力回路90の誤差増幅器51は、昇圧モードと降圧モードの両モードに対応するために、正の電位+Vと負の電位−Vに接続されており、出力端子21の電圧が基準電圧59より高い場合は、正の誤差増幅信号を出力し、低い場合は負の誤差増幅信号を出力する。そして、コンパレータ52は、それぞれ同一極性の、増幅信号出力回路90からの誤差増幅信号と電流センサ13からの電流信号を比較して電流信号が誤差増幅信号以上となったときに、インバータバッファ53を介して第1スイッチ素子10を遮断状態とする遮断信号を出力する。このように、電流基準を設定しておくことで、昇圧モードと降圧モードの両モードにおいて、負荷回路への出力電圧が急変しても、電流制御が可能となる。
The
また、ラッチ回路81は、基準発振信号を出力する発振器54と、発振器54からの基準発振信号を所定のDeadTimeだけ遅延させる第1遅延部55と、第1遅延部55から出力される基準発振信号をラッチして第1スイッチ素子10を導通状態とする制御信号を出力する第1ラッチ部57と、発振器54から出力される基準発振信号をラッチして第2スイッチ素子11を遮断状態とする制御信号を出力する第2ラッチ部58と、を有する。また、ラッチ回路81は、AVR回路80からの第1スイッチ素子10の遮断信号を所定のDeadTimeだけ遅延させる第2遅延部56を有する。
The
また、第1ラッチ部57は、AVR回路80からの第1スイッチ素子10の遮断信号の入力により図1に示す第1スイッチ素子10を遮断状態とする。また、第2ラッチ部58は、AVR回路80からの第1スイッチ素子10の遮断信号の入力により図1に示す第2スイッチ素子11を導通状態とする制御信号を出力する。これにより、常に第1スイッチ素子10を制御して(第2スイッチ素子11の導通時間)=(基準発振信号の1周期時間)−(第1スイッチ素子10の導通時間)の関係で第2スイッチ素子11についても制御する。本実施形態では、第1ラッチ部57及び第2ラッチ部58の後段に、スイッチ駆動回路31を設け、スイッチ素子であるFETの駆動電流を増幅しているが、スイッチ駆動回路31を設けないで、第1ラッチ部57及び第2ラッチ部58により、直接スイッチ素子を駆動してもよい。
Further, the
ここで、AVR回路80及びラッチ回路81の動作を図2、図3及び図4を参照して説明する。
Here, the operations of the
図3は、AVR回路及びラッチ回路の動作手順を示したフローを示している。また、図4は、AVR回路及びラッチ回路から出力される各信号のタイミングチャートの1例を示している。 FIG. 3 shows a flow showing the operation procedure of the AVR circuit and the latch circuit. FIG. 4 shows an example of a timing chart of each signal output from the AVR circuit and the latch circuit.
図4において、(b)及び(d)は電流センサから検出されたインダクタの電流に比例した電圧信号、(a)及び(c)は誤差信号出力回路から出力される誤差増幅信号、(e)は第1スイッチ素子の遮断信号、(f)は発振器からの基準発振信号、(h)は第1スイッチ素子の駆動信号、(j)は第2スイッチ素子の駆動信号をそれぞれ示している。なお、(a)から(j)では便宜上昇圧モード及び降圧モードの各モードでの信号を同一軸上で表示するが、実際は、昇降圧制御回路では、いずれか1のモードのみの信号が使用される。また、第1スイッチ素子及び第2スイッチ素子の同時導通を防止するために、所定のDeadTime(0.5μsec程度)を設けており、(g)は基準発振信号の立ち上がり時から設けた第1スイッチ素子のDeadTime信号、(i)は第1スイッチ素子の遮断信号の立ち上がり時から設けた第2スイッチ素子のDeadTime信号である。 4, (b) and (d) are voltage signals proportional to the inductor current detected from the current sensor, (a) and (c) are error amplification signals output from the error signal output circuit, and (e). Is a cutoff signal for the first switch element, (f) is a reference oscillation signal from the oscillator, (h) is a drive signal for the first switch element, and (j) is a drive signal for the second switch element. In (a) to (j), the signals in the boost mode and the step-down mode are displayed on the same axis for the sake of convenience. However, in actuality, only the signal of any one mode is used in the step-up / down control circuit. The In addition, in order to prevent simultaneous conduction of the first switch element and the second switch element, a predetermined DeadTime (about 0.5 μsec) is provided, and (g) is a first switch provided from the rising edge of the reference oscillation signal. A dead time signal of the element, and (i) is a dead time signal of the second switch element provided from the rising edge of the cutoff signal of the first switch element.
図2に示す発振器54から出力される基準信号(図4(f))の立ち上がり(時刻t1(t5))を基準として、予め第1遅延部55から第1スイッチ素子のDeadTime信号(時刻t1〜t2)を第1ラッチ部57に向けて出力する(ステップS1:図3、図4(g))。時刻t2で第1スイッチ素子の導通信号を出力する(ステップS2:図3、図4(h))。抵抗141、142により、出力端子21の電圧Voを分圧して検出し、誤差信号出力回路90により基準電圧59との差を増幅した誤差増幅信号Vaに変換する(ステップS3:図3、図4(a)、(c))。ここで、誤差増幅信号Vaは、昇圧モードの場合、正となり(図4(a))、降圧モードの場合、負となる(図4(c))。電流センサ13でインダクタ12の電流を検出して電流信号としての電圧信号Vbに変換する(ステップS4:図3、図4(b)、(d))。ここで、昇圧モードの場合で、インダクタ12の電流が入力端子20側から出力端子21側に向かって流れる場合、電圧信号Vbは、正となり(図4(b))、降圧モードの場合で、インダクタ12の電流が出力端子21側から入力端子20側に向かって流れる場合、電圧信号Vbは、負となる(図4(d))。昇降圧回路50は昇圧モードの場合、第1スイッチ素子10の導通状態でインダクタ12は、エネルギを蓄積する。そして、AVR回路80は、誤差増幅信号Vaと電圧信号Vbとをコンパレータ52で比較(ステップS5:図3)して、電圧信号Vbが誤差増幅信号Va(図4(a))以上となったときに第1スイッチ素子10を遮断状態にする制御信号(図4(e))をインバータバッファ53を介してラッチ回路81に向けて出力する(ステップS6:図3、図4(e):遮断信号)。
With reference to the rising edge (time t1 (t5)) of the reference signal output from the
ラッチ回路81では、遮断信号を第1ラッチ部57で取得して第1スイッチ素子10を遮断させる制御信号を出力する(図4(h))。これにより、インダクタ12は蓄積したエネルギを開放することとなる。また、遮断信号を第2遅延部56で取得して所定のDeadTimeだけ遅延させて第2ラッチ部58に向けて出力する(ステップS6:図3、図4(i))。そして、第2ラッチ部58では、第2遅延部56から取得した遮断信号により第2スイッチ素子11を導通させる制御信号を出力する(ステップS7:図3、図4(j))。また、第2スイッチ素子11を発振器54の発振周波数で遮断させるため、第2ラッチ部58で発振器54からの基準発振信号を取得して第2スイッチ素子11を遮断させる制御信号を出力する(ステップS8:図3、図4(j))。
In the
一方、インダクタ12の電流が入力端子20側から出力端子21側に向かって負(図4(d))を検出した場合においても、取得した電流信号が誤差増幅信号(図4(c))以上となったときに、第1スイッチ素子10を遮断状態にして、相補的に第2スイッチ素子11を導通状態にする制御信号(図4(j))をスイッチ駆動回路31から出力させる。この場合、昇降圧回路50は降圧モードであるため、第2スイッチ素子11の導通状態でインダクタ12は、エネルギを蓄積することとなる。また、第1スイッチ素子10を導通状態にして、相補的に第2スイッチ素子11を周期的に遮断状態にする制御信号(図4(j))をスイッチ駆動回路31から出力させる。これにより、インダクタ12は蓄積したエネルギを開放することとなる。
On the other hand, even when the current of the
以上説明したように、本実施形態の電圧制御装置2では、出力端子21の電圧を検出する以外に、インダクタ12に流れる電流を検出するため、第1スイッチ素子10のみPWM制御すればよく、昇圧モードから降圧モード、降圧モードから昇圧モードへ連続してスムースに双方向制御ができる。そのため、昇圧モードにおいて、特に無負荷近辺の動作においても時比率を極端に小さくする必要がなく、安定した動作で出力電圧を設定値に制御できる。また、負荷回路41での逆起電力発生時にも、出力電圧をスムースに安定化できるため、過電圧の印加がなくメイン部品の破損及び寿命低下を効果的に防止できる。また、電流信号と誤差増幅信号とを比較し、電流信号が誤差増幅信号以上になったらスイッチ素子の導通を切り換えるため、両モードにおいて電流制御が可能となる。
As described above, in the
(第2実施形態)
図5に、本実施形態に係る電圧制御装置の概略構成図を示す。
(Second Embodiment)
FIG. 5 shows a schematic configuration diagram of the voltage control apparatus according to the present embodiment.
本実施形態に係る電圧制御装置3は、入力端子20及び出力端子21をそれぞれ共通に接続したN個の昇降圧回路50−1から50−Nと、昇降圧回路50−1から50−Nの出力端子21と共通端子22との間の電圧を制御する昇降圧制御回路32と、を有する。N個の昇降圧回路50−1から50−Nは、それぞれ第1実施形態で説明した昇降圧回路の構成と同様であるため、説明は省略する。
The
昇降圧制御回路32は、N個の昇降圧回路50−1から50−Nのそれぞれについて第1実施形態で説明した制御方法により第1スイッチ素子及び第2スイッチ素子(不図示)を導通/遮断させる。そして、本実施形態では、昇降圧制御回路32は、さらにN個の第1スイッチ素子を導通状態とする位相をそれぞれ2π/Nずつずらすように第1スイッチ素子を駆動させ、N個の第2スイッチ素子を相補的に第1スイッチ素子とは位相反転して制御する。すなわち、図2に示す発振器54の基準発振信号の位相をそれぞれ2π/NずつずらしたN個の基準発振信号により、N個の昇降圧回路50−1から50−Nの第1スイッチ素子及び第2スイッチ素子を動作させる。
The step-up / step-down
本実施形態では、多相とするため、負荷の均等分担をできる。また、昇降圧制御回路32がそれぞれの昇降圧回路50−1から50−Nのインダクタ(不図示)に流れる電流を検出しているので、合成された出力電圧を安定に制御することができる。また、位相をずらすため、出力側の動作周波数が倍になり、出力平滑コンデンサのリプル電流が低減し、小型化・信頼性が向上する。また、多相化によりスイッチングピーク電流が減少し、ノイズが低減する。さらに、パターンの銅損、メインのスイッチング損失の減少を期待でき、効率が向上する。
In this embodiment, since it is multiphase, the load can be equally shared. Further, since the step-up / step-down
なお、本実施形態では、N個の昇降圧回路50−1から50−Nのそれぞれの構成及びその動作は、第1実施形態で説明した昇降圧回路50及びその動作と変わるところがないため、第1実施形態で説明した構成上の効果は総て当然に具備する。
In the present embodiment, the configuration and operation of each of the N step-up / step-down circuits 50-1 to 50-N are the same as the step-up / step-
(第3実施形態)
図6に、本実施形態に係る電圧制御装置の概略構成図を示す。
(Third embodiment)
FIG. 6 shows a schematic configuration diagram of the voltage control apparatus according to the present embodiment.
本実施形態に係る電圧制御装置4は、第2実施形態で説明した電圧制御装置3の昇降圧回路の数を2つにして2相化した形態である。本実施形態では、昇降圧回路50−1、50−2のそれぞれの構成及びその動作は、第1実施形態で説明した昇降圧回路50と同様である。また、昇降圧回路50−1、50−2で2相であるため、昇降圧制御回路33は、さらに2個の第1スイッチ素子10−1、10−2を導通状態とする位相をそれぞれπずつずらすように第1スイッチ素子10−1、10−2を駆動させ、2個の第2スイッチ素子11−1、11−2を相補的に第1スイッチ素子10−1、10−2とは位相反転して制御する。
The voltage control device 4 according to the present embodiment has a two-phase configuration in which the number of step-up / down circuits of the
このように、2相化した場合には、インダクタ12−1、12−2に流れる電流をそれぞれ検出することで、2相のバランスが保たれる。 As described above, when the two-phase structure is used, the two-phase balance is maintained by detecting the currents flowing through the inductors 12-1 and 12-2.
なお、本実施形態では、昇降圧回路50−1、50−2のそれぞれの構成及びその動作は、第1実施形態で説明した昇降圧回路50及びその動作と変わるところがないため、第1実施形態で説明した構成上の効果は総て当然に具備する。また、2相であるため、効果の大きさに違いがあるものの、第2実施形態で説明した多相の場合の効果についても当然に具備する。つまり、2相とするため、負荷の均等分担をできる。また、位相をずらすため、出力側の動作周波数が倍になり、出力平滑コンデンサのリプル電流が低減し、小型化・信頼性が向上する。また、2相化によりスイッチングピーク電流が減少し、ノイズが低減する。さらに、パターンの銅損、メインのスイッチング損失の減少を期待でき、効率が向上する。
In the present embodiment, the configurations and operations of the step-up / step-down circuits 50-1 and 50-2 are the same as those of the step-up / step-
ここで、昇降圧制御回路33の具体的な構成について説明する。本実施形態に係る昇降圧制御回路33では、図2で説明したAVR回路80の誤差信号出力回路90についてそのまま適用できる。そして、図2に示すAVR回路80の誤差信号出力回路90から先のコンパレータ52及びラッチ回路81に相当する部分について以下に説明する位相振分け回路を適用する。
Here, a specific configuration of the step-up / step-down
図7に、本実施形態に係る位相振分け回路の概略構成図を示す。また、図8に、図7に示す位相振分け回路の各点(a、b、c、・・・、q)における電圧信号のタイミングチャートの1例を示す。 FIG. 7 shows a schematic configuration diagram of a phase distribution circuit according to the present embodiment. FIG. 8 shows an example of a timing chart of the voltage signal at each point (a, b, c,..., Q) of the phase distribution circuit shown in FIG.
位相振分け回路82は、電流センサ13−1からの電圧信号Vb1及び図2に示す誤差信号出力回路90からの誤差増幅信号Vaを比較し、電圧信号Vb1が誤差増幅信号Va以上となったら第1スイッチ素子を遮断状態とする遮断信号を出力するコンパレータ61と、電流センサ13−2からの電圧信号Vb2及び図2に示す誤差信号出力回路90からの誤差増幅信号Vaを比較し、電圧信号Vb2が誤差増幅信号Va以上となったら第1スイッチ素子を遮断状態とする遮断信号を出力するコンパレータ60と、基準発振信号(d)を基準としてそれぞれ位相をπずらした信号e及び信号fを出力する制御部62と、論理回路(OR回路63及びAND回路65、69、70)と、インバータバッファ71、72と、DeadTime信号を設けるマルチバイブレータ64、67、68と、AND回路65から出力される信号iを分周して位相を振り分ける位相振分け部66と、を有している。
The
昇降圧制御回路33の一部として図7に示す構成とする位相振分け回路82を適用することにより、図8に示すように、図6に示す並列接続した2つの昇降圧回路50−1及び50−2のそれぞれの第1スイッチ素子10−1、10−2を駆動する信号であり、互いに位相がπずれた第1スイッチ素子駆動信号jと第1スイッチ素子駆動信号kとを得ることができる。また、図6に示す並列接続した2つの昇降圧回路50−1及び50−2のそれぞれの第2スイッチ素子11−1、11−2を駆動する信号であり、第1スイッチ素子駆動信号jに相補する第2スイッチ素子駆動信号p及び第1スイッチ素子駆動信号kに相補する第2スイッチ素子駆動信号qを得ることができる。
By applying the
本発明の電圧制御装置は、電動パワーステアリング装置や太陽光発電装置における電圧制御装置に適用することができる。 The voltage control device of the present invention can be applied to a voltage control device in an electric power steering device or a solar power generation device.
2:電圧制御装置
3:電圧制御装置
4:電圧制御装置
10:第1スイッチ素子
10−1、10−2:第1スイッチ素子
11:第2スイッチ素子
11−1、11−2:第2スイッチ素子
12:インダクタ
12−1、12−2:インダクタ
13:電流センサ
13−1、13−2:電流センサ
13−1から13−N:電流センサ
14:電圧センサ
15:フライホイールダイオード
15−1、15−2:フライホイールダイオード
16:整流ダイオード
16−1、16−2:整流ダイオード
17:出力平滑コンデンサ
17−1、17−2:出力平滑コンデンサ
20:入力端子
21:出力端子
22:共通端子
30:昇降圧制御回路
31:スイッチ駆動回路
31−1、31−2:スイッチ駆動回路
32:昇降圧制御回路
33:昇降圧制御回路
31−1から31−N:スイッチ駆動回路
40:電源回路
41:負荷回路
50:昇降圧回路
50−1、50−2:昇降圧回路
50−1から50−N:昇降圧回路
51:誤差増幅器
52:コンパレータ
53:インバータバッファ
54:発振器
55:第1遅延部
56:第2遅延部
57:第1ラッチ部
58:第2ラッチ部
59:基準電圧
60:コンパレータ
61:コンパレータ
62:制御部
63:OR回路
64:マルチバイブレータ
65:AND回路
66:位相振分け部
67:マルチバイブレータ
68:マルチバイブレータ
69:AND回路
70:AND回路
71:インバータバッファ
72:インバータバッファ
80:AVR回路
81:ラッチ回路
82:位相振分け回路
90:誤差信号出力回路
141:抵抗
142:抵抗
2: Voltage control device 3: Voltage control device 4: Voltage control device 10: First switch element 10-1, 10-2: First switch element 11: Second switch element 11-1, 11-2: Second switch Element 12: Inductor 12-1, 12-2: Inductor 13: Current sensor 13-1, 13-2: Current sensors 13-1 to 13-N: Current sensor 14: Voltage sensor 15: Flywheel diode 15-1, 15-2: Flywheel diode 16: Rectifier diode 16-1, 16-2: Rectifier diode 17: Output smoothing capacitor 17-1, 17-2: Output smoothing capacitor 20: Input terminal 21: Output terminal 22: Common terminal 30 : Buck-boost control circuit 31: Switch drive circuit 31-1, 31-2: Switch drive circuit 32: Buck-boost control circuit 33: From buck-boost control circuit 31-1 1-N: Switch drive circuit 40: Power supply circuit 41: Load circuit 50: Buck-boost circuit 50-1, 50-2: Buck-boost circuit 50-1 to 50-N: Buck-boost circuit 51: Error amplifier 52: Comparator 53 : Inverter buffer 54: oscillator 55: first delay unit 56: second delay unit 57: first latch unit 58: second latch unit 59: reference voltage 60: comparator 61: comparator 62: control unit 63: OR circuit 64: Multivibrator 65: AND circuit 66: Phase distribution unit 67: Multivibrator 68: Multivibrator 69: AND circuit 70: AND circuit 71: Inverter buffer 72: Inverter buffer 80: AVR circuit 81: Latch circuit 82: Phase distribution circuit 90: Error signal output circuit 141: resistor 142: resistor
Claims (4)
前記昇降圧回路は、
前記共通端子を一端とし導通/遮断を切り換える第1スイッチ素子と、
前記第1スイッチ素子の他端と前記出力端子との間に接続され導通/遮断を切り換える第2スイッチ素子と、
前記第1スイッチ素子の前記他端と前記入力端子との間に接続されたインダクタと、
前記第1スイッチ素子に並列でアノードが前記共通端子の側にカソードが前記インダクタの側にそれぞれ接続されたフライホイールダイオードと、
前記第2スイッチ素子に並列でアノードが前記インダクタの側にカソードが前記出力端子の側にそれぞれ接続された整流ダイオードと、
前記出力端子と前記共通端子との間に接続された出力平滑コンデンサと、
を含み、
前記昇降圧制御回路は、
前記出力端子の電圧を検出する電圧検出手段と、
前記インダクタの電流を検出する電流検出手段と、
前記電圧検出手段の検出する電圧の基準電圧からの差に応じた誤差増幅信号を出力する誤差信号出力回路を含み、
前記第1スイッチ素子を周期的に導通させ、前記電流検出手段の検出する電流の電流値に応じた電流信号と前記誤差増幅信号とを比較して、前記電流信号が前記誤差増幅信号以上になったときに前記第1スイッチ素子を遮断し、前記第2スイッチ素子を相補的に前記第1スイッチ素子とは位相反転して制御することで、前記入力電圧を昇圧して前記出力端子に出力し、かつ、前記出力端子と前記共通端子との間の電圧が所定値を超えたときには、前記出力端子の電圧を降圧して前記入力端子に回生させることを特徴とする電圧制御装置。 An input voltage between the input terminal and the common terminal is boosted and output from between the output terminal and the common terminal, and an output voltage between the output terminal and the common terminal is stepped down to reduce the input terminal and the common terminal. A voltage control device comprising a step-up / step-down circuit that regenerates between a common terminal, and a step-up / down control circuit that controls a voltage between the output terminal of the step-up / down circuit and the common terminal,
The step-up / down circuit is
A first switch element that switches between conduction and interruption with the common terminal as one end;
A second switch element connected between the other end of the first switch element and the output terminal to switch between conduction and interruption;
An inductor connected between the other end of the first switch element and the input terminal;
A flywheel diode connected in parallel to the first switch element and having an anode connected to the common terminal and a cathode connected to the inductor;
A rectifier diode connected in parallel to the second switch element and having an anode connected to the inductor side and a cathode connected to the output terminal side;
An output smoothing capacitor connected between the output terminal and the common terminal;
Including
The step-up / down control circuit includes:
Voltage detecting means for detecting the voltage of the output terminal;
Current detecting means for detecting the current of the inductor;
An error signal output circuit that outputs an error amplification signal according to a difference from a reference voltage of a voltage detected by the voltage detection means;
The first switch element is periodically turned on, and a current signal corresponding to a current value of a current detected by the current detecting means is compared with the error amplification signal, so that the current signal becomes equal to or greater than the error amplification signal. The first switch element is cut off, and the second switch element is complementarily controlled by inverting the phase of the first switch element to boost the input voltage and output it to the output terminal. In addition, when the voltage between the output terminal and the common terminal exceeds a predetermined value, the voltage of the output terminal is stepped down and regenerated at the input terminal.
前記昇降圧制御回路は、
前記出力端子の電圧を検出する電圧検出手段と、
前記インダクタの電流を検出する電流検出手段と、
前記電圧検出手段の検出する電圧の基準電圧からの差に応じた誤差増幅信号を出力する誤差信号出力回路を含み、
N個の前記昇降圧回路のそれぞれについて前記第1スイッチ素子を周期的に導通させ、前記電流検出手段の検出する電流の電流値に応じた電流信号と前記誤差増幅信号とを比較して、前記電流信号が前記誤差増幅信号以上になったときに前記第1スイッチ素子を遮断し、前記第2スイッチ素子を相補的に前記第1スイッチ素子とは位相反転して制御することで、前記入力電圧を昇圧して前記出力端子に出力し、かつ、前記出力端子と前記共通端子との間の電圧が所定値を超えたときには、前記出力端子の電圧を降圧して前記入力端子に回生させると共に、N個の前記第1スイッチ素子を導通状態とする位相をそれぞれ2π/Nずつずらすことを特徴とする電圧制御装置。 2. The step-up / down circuit according to claim 1, wherein N input terminals and N output terminals are connected in common, where N is an integer equal to or greater than 2. A voltage step-up / down control circuit for controlling a voltage between the output terminal and the common terminal,
The step-up / down control circuit includes:
Voltage detecting means for detecting the voltage of the output terminal;
Current detecting means for detecting the current of the inductor;
An error signal output circuit that outputs an error amplification signal according to a difference from a reference voltage of a voltage detected by the voltage detection means;
The first switch element is periodically turned on for each of the N step-up / step-down circuits, and a current signal corresponding to a current value of a current detected by the current detection means is compared with the error amplification signal, When the current signal becomes equal to or higher than the error amplification signal, the first switch element is cut off, and the second switch element is controlled in a phase-inverted manner with respect to the first switch element in a complementary manner. And when the voltage between the output terminal and the common terminal exceeds a predetermined value, the voltage of the output terminal is stepped down and regenerated at the input terminal, A voltage control apparatus, wherein the phase at which the N first switch elements are turned on is shifted by 2π / N.
The error signal output circuit outputs a positive error amplification signal in a boost operation in which the current flowing through the inductor is positive from the input terminal side toward the output terminal side, and the current flowing through the inductor is In the step-down operation that is negative from the input terminal side toward the output terminal side, the negative error amplification signal is output, and the step-up / down control circuit outputs the current signal and the error amplification signal of the same polarity, respectively. The voltage control device according to claim 1, wherein the voltage control device is compared.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005245571A JP4597815B2 (en) | 2005-08-26 | 2005-08-26 | Voltage control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005245571A JP4597815B2 (en) | 2005-08-26 | 2005-08-26 | Voltage control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007060853A true JP2007060853A (en) | 2007-03-08 |
JP4597815B2 JP4597815B2 (en) | 2010-12-15 |
Family
ID=37923802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005245571A Expired - Fee Related JP4597815B2 (en) | 2005-08-26 | 2005-08-26 | Voltage control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4597815B2 (en) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008120773A1 (en) * | 2007-03-29 | 2008-10-09 | Mitsubishi Heavy Industries, Ltd. | Electric vehicle drive dc-dc converter and electric vehicle |
JP2009027867A (en) * | 2007-07-20 | 2009-02-05 | Sumitomo Heavy Ind Ltd | Drive controller of step-up/down converter and step-up/down converter |
JP2009148106A (en) * | 2007-12-17 | 2009-07-02 | Panasonic Corp | Power conversion circuit |
JP2010206883A (en) * | 2009-03-02 | 2010-09-16 | Fujitsu Telecom Networks Ltd | Bidirectional dc-dc converter |
JP2011114980A (en) * | 2009-11-27 | 2011-06-09 | Toyota Motor Corp | Power supply apparatus |
JP2011254598A (en) * | 2010-06-01 | 2011-12-15 | Fujitsu Telecom Networks Ltd | Regenerative power supply device |
JP2013048516A (en) * | 2011-08-29 | 2013-03-07 | Sharp Corp | Power factor improvement circuit |
JP2013048514A (en) * | 2011-08-29 | 2013-03-07 | Sharp Corp | Power factor improvement circuit |
EP2567857A1 (en) * | 2011-09-09 | 2013-03-13 | Siemens Aktiengesellschaft | Energy supply system for an electric vehicle |
WO2013038512A1 (en) * | 2011-09-14 | 2013-03-21 | 三菱電機株式会社 | Multiplex chopper device |
US10284091B2 (en) | 2015-02-26 | 2019-05-07 | Panasonic Intellectual Property Management Co., Ltd. | Bi-directional converter, controller, and semiconductor device |
CN113890343A (en) * | 2021-09-14 | 2022-01-04 | 宁波吉利罗佑发动机零部件有限公司 | Control method, device and system of boost converter and readable storage medium |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10304690A (en) * | 1997-04-25 | 1998-11-13 | Nippon Electric Ind Co Ltd | Operation control circuit of switched reluctance motor with variable dc power supply voltage |
JP2001128369A (en) * | 1999-10-26 | 2001-05-11 | Toyota Autom Loom Works Ltd | Power supply apparatus |
JP2003304644A (en) * | 2002-04-08 | 2003-10-24 | Fujitsu Access Ltd | Bidirectional converter |
JP2004507999A (en) * | 2000-08-25 | 2004-03-11 | シンクォール・インコーポレーテッド | Interleaved power converter incorporating bang / bang control |
-
2005
- 2005-08-26 JP JP2005245571A patent/JP4597815B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10304690A (en) * | 1997-04-25 | 1998-11-13 | Nippon Electric Ind Co Ltd | Operation control circuit of switched reluctance motor with variable dc power supply voltage |
JP2001128369A (en) * | 1999-10-26 | 2001-05-11 | Toyota Autom Loom Works Ltd | Power supply apparatus |
JP2004507999A (en) * | 2000-08-25 | 2004-03-11 | シンクォール・インコーポレーテッド | Interleaved power converter incorporating bang / bang control |
JP2003304644A (en) * | 2002-04-08 | 2003-10-24 | Fujitsu Access Ltd | Bidirectional converter |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008120773A1 (en) * | 2007-03-29 | 2008-10-09 | Mitsubishi Heavy Industries, Ltd. | Electric vehicle drive dc-dc converter and electric vehicle |
JP2009027867A (en) * | 2007-07-20 | 2009-02-05 | Sumitomo Heavy Ind Ltd | Drive controller of step-up/down converter and step-up/down converter |
JP2009148106A (en) * | 2007-12-17 | 2009-07-02 | Panasonic Corp | Power conversion circuit |
JP2010206883A (en) * | 2009-03-02 | 2010-09-16 | Fujitsu Telecom Networks Ltd | Bidirectional dc-dc converter |
JP2011114980A (en) * | 2009-11-27 | 2011-06-09 | Toyota Motor Corp | Power supply apparatus |
JP2011254598A (en) * | 2010-06-01 | 2011-12-15 | Fujitsu Telecom Networks Ltd | Regenerative power supply device |
JP2013048516A (en) * | 2011-08-29 | 2013-03-07 | Sharp Corp | Power factor improvement circuit |
JP2013048514A (en) * | 2011-08-29 | 2013-03-07 | Sharp Corp | Power factor improvement circuit |
EP2567857A1 (en) * | 2011-09-09 | 2013-03-13 | Siemens Aktiengesellschaft | Energy supply system for an electric vehicle |
WO2013038512A1 (en) * | 2011-09-14 | 2013-03-21 | 三菱電機株式会社 | Multiplex chopper device |
JPWO2013038512A1 (en) * | 2011-09-14 | 2015-03-23 | 三菱電機株式会社 | Multiple chopper device |
US10284091B2 (en) | 2015-02-26 | 2019-05-07 | Panasonic Intellectual Property Management Co., Ltd. | Bi-directional converter, controller, and semiconductor device |
CN113890343A (en) * | 2021-09-14 | 2022-01-04 | 宁波吉利罗佑发动机零部件有限公司 | Control method, device and system of boost converter and readable storage medium |
Also Published As
Publication number | Publication date |
---|---|
JP4597815B2 (en) | 2010-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4597815B2 (en) | Voltage control device | |
US8896279B2 (en) | Multi-phase non-inverting buck boost voltage converter | |
KR101379047B1 (en) | Multi-phase non-inverting buck boost voltage converter | |
JP6394421B2 (en) | Drive device for semiconductor switching element | |
JP6367337B2 (en) | Multi-output boost regulator with single control loop | |
US20140225577A1 (en) | Buck-boost converter with buck-boost transition switching control | |
US20150028830A1 (en) | Current-mode buck converter and electronic system using the same | |
CN108141131B (en) | Multi-phase converter | |
JP2012120427A (en) | Synchronous rectifier bi-directional converter | |
US7659702B2 (en) | Buck topology allowing step-up and polarity change | |
US10135332B2 (en) | DC-DC converter | |
JP5975648B2 (en) | Switching regulator and control method thereof | |
JP5394975B2 (en) | Switching transistor control circuit and power converter using the same | |
JP2018007386A (en) | Dc-dc converter and electric power supply | |
CN107086778B (en) | Low power standby mode for buck regulator | |
WO2011020737A1 (en) | A direct current-direct current converter | |
US10826394B2 (en) | Integrated circuit and motor device | |
JP6375845B2 (en) | Motor control device and motor control method | |
JP5652088B2 (en) | Switching power supply control circuit and electronic device | |
JP5141122B2 (en) | Switching power supply | |
TWI405392B (en) | Voltage converter | |
JP2019022274A (en) | Dc voltage conversion circuit and control method therefor | |
JP2005168229A (en) | Power supply device | |
JP5465959B2 (en) | Electric fan control device | |
JP7312088B2 (en) | Power conversion device and power conversion control device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070816 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100921 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100922 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |