JP2007060853A - Voltage control unit - Google Patents

Voltage control unit Download PDF

Info

Publication number
JP2007060853A
JP2007060853A JP2005245571A JP2005245571A JP2007060853A JP 2007060853 A JP2007060853 A JP 2007060853A JP 2005245571 A JP2005245571 A JP 2005245571A JP 2005245571 A JP2005245571 A JP 2005245571A JP 2007060853 A JP2007060853 A JP 2007060853A
Authority
JP
Japan
Prior art keywords
voltage
switch element
current
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005245571A
Other languages
Japanese (ja)
Other versions
JP4597815B2 (en
Inventor
Yoshio Suzuki
義雄 鈴木
Hiroaki Aizawa
博明 合澤
Masaoki Sekine
正興 関根
Koji Sasajima
晃治 笹嶋
Hiroyuki Koibuchi
宏之 鯉渕
Hirotaka Katayama
博貴 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Origin Electric Co Ltd
Original Assignee
Honda Motor Co Ltd
Origin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd, Origin Electric Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2005245571A priority Critical patent/JP4597815B2/en
Publication of JP2007060853A publication Critical patent/JP2007060853A/en
Application granted granted Critical
Publication of JP4597815B2 publication Critical patent/JP4597815B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a voltage control unit capable of continuously and smoothly performing two-way voltage control from a step-up mode to a step-down mode, or from the step-down mode to the step-up mode. <P>SOLUTION: This voltage control unit includes: a step up/down circuit having a first and a second switching elements, and an inductor or the like; and a step up/down control circuit having an error signal output circuit for outputting a voltage detector, a current detector, and an error amplified signal. The first switching element is periodically conducted. The current signal and the error amplified signal in accordance with the current value of the current detected by the current detector are compared to cut off the first switching element if the current signal becomes the error amplified signal or more. The phase of the second switching element is complementarily inverted to the first switching element and controlled, so that the input voltage is stepped up and output it to an output terminal. If a voltage between the output terminal and a common terminal exceeds a predetermined value, the voltage of the output terminal is stepped down and regenerated it to the input terminal. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、主として、自動車の操舵装置や太陽光発電装置に適用する電圧制御装置に関する。   The present invention mainly relates to a voltage control device applied to an automobile steering device or a solar power generation device.

近年、自動車の操舵装置において、低燃費及びステアリング系統の簡略化のために、電圧制御装置を採用している。   2. Description of the Related Art In recent years, voltage control devices have been adopted in automobile steering devices in order to reduce fuel consumption and simplify the steering system.

電圧制御装置に用いられるアシスト用モータは高出力のため、車載用電源のバッテリー電圧を昇圧回路によりモータ駆動電圧まで昇圧して使用される。アシスト用モータは、操舵用ハンドルの操舵軸の回転を補助し操舵角が得られるようモータ駆動電圧をスイッチングさせて回転駆動制御している。   Since the assist motor used in the voltage control device has a high output, the battery voltage of the on-vehicle power supply is boosted to the motor drive voltage by a booster circuit. The assist motor performs rotation drive control by switching the motor drive voltage so as to assist the rotation of the steering shaft of the steering handle and obtain a steering angle.

この操舵装置において、操舵用ハンドルの操作によってはアシスト用モータに大きな逆回転負荷が発生し、逆起電力が発生する。昇圧回路の構成で昇圧方向のみの制御とした場合、逆起電力発生による電流は、昇圧回路の出力平滑コンデンサに蓄積され、アシスト用モータの駆動用スイッチング素子及び昇圧回路の出力コンデンサと昇圧整流ダイオード（並列にＦＥＴ接続）に過電圧を印加させるという不具合を生じさせる。   In this steering apparatus, depending on the operation of the steering handle, a large reverse rotational load is generated in the assist motor, and a counter electromotive force is generated. When the boost circuit is configured to control only in the boosting direction, the current generated by the back electromotive force is accumulated in the output smoothing capacitor of the boosting circuit, the driving switching element of the assist motor, the output capacitor of the boosting circuit, and the boosting rectifier diode This causes a problem of applying an overvoltage to the FET connected in parallel.

このため、逆起電力発生時に昇圧回路の出力コンデンサから入力側のバッテリー間に別回路（抵抗とスイッチング素子）を設けてエネルギをバッテリーに帰還させ、アシスト用モータの駆動用スイッチング素子及び昇圧回路の出力コンデンサと昇圧整流ダイオード（並列にＦＥＴ接続）に過電圧が印加される不具合を防止している（例えば、特許文献１を参照。）。   Therefore, when back electromotive force is generated, a separate circuit (resistor and switching element) is provided between the output capacitor of the booster circuit and the battery on the input side to return energy to the battery, and the switching element for driving the assist motor and the booster circuit This prevents a problem that an overvoltage is applied to the output capacitor and the boost rectifier diode (connected in parallel with the FET) (see, for example, Patent Document 1).

しかし、別回路及びその制御回路が余分である。また、別回路の抵抗とスイッチング素子のため、逆起電力の大きさにより逆電圧値発生に差が生じる。さらに、これらの制御では、制御が複雑で理想的な帰還方法ではない。   However, a separate circuit and its control circuit are redundant. Further, because of the resistance and switching element of another circuit, a difference occurs in the generation of the reverse voltage value depending on the magnitude of the back electromotive force. Furthermore, these controls are complicated and not an ideal feedback method.

また、別回路を設けないで降圧用のＦＥＴを通してエネルギをバッテリーに帰還させる方法もある（例えば、特許文献２から５を参照。）。これらの方法によれば、特許文献１に記載の方法での不具合を防止することができると考えられる。
特開２００４−２８２９６３号公報 特開２００３−３２４９８９号公報 特開２００３−１５３５８４号公報 特開２００３−２００８４５号公報 特開２００４−６４８５８号公報 There is also a method of returning energy to the battery through a step-down FET without providing a separate circuit (see, for example, Patent Documents 2 to 5). According to these methods, it is thought that the malfunction by the method of patent document 1 can be prevented.
JP 2004-282963 A JP 2003-324989 A Japanese Patent Laid-Open No. 2003-153584 Japanese Patent Laid-Open No. 2003-200845 JP 2004-64858 A

しかし、特許文献２から５に記載された方法では、昇圧回路からの出力電圧のみを検出するため、負荷による逆起電力発生時に即時に対応して電圧制御することは不可能である。そこで、本発明では、昇圧モードから降圧モード、或いは降圧モードから昇圧モードに連続してスムースに双方向の電圧制御が可能な電圧制御装置を提供することを目的とする。   However, in the methods described in Patent Documents 2 to 5, since only the output voltage from the booster circuit is detected, it is impossible to immediately perform voltage control when a counter electromotive force is generated by a load. Accordingly, an object of the present invention is to provide a voltage control device capable of performing bidirectional voltage control smoothly and continuously from the step-up mode to the step-down mode or from the step-down mode to the step-up mode.

本願第一発明に係る電圧制御装置は、入力端子と共通端子との間の入力電圧を昇圧して出力端子と前記共通端子との間から出力し、前記出力端子と前記共通端子との間の出力電圧を降圧して前記入力端子と前記共通端子との間に回生する昇降圧回路と、前記昇降圧回路の前記出力端子と前記共通端子との間の電圧を制御する昇降圧制御回路と、を有する電圧制御装置であって、前記昇降圧回路は、前記共通端子を一端とし導通／遮断を切り換える第１スイッチ素子と、前記第１スイッチ素子の他端と前記出力端子との間に接続され導通／遮断を切り換える第２スイッチ素子と、前記第１スイッチ素子の前記他端と前記入力端子との間に接続されたインダクタと、前記第１スイッチ素子に並列でアノードが前記共通端子の側にカソードが前記インダクタの側にそれぞれ接続されたフライホイールダイオードと、前記第２スイッチ素子に並列でアノードが前記インダクタの側にカソードが前記出力端子の側にそれぞれ接続された整流ダイオードと、前記出力端子と前記共通端子との間に接続された出力平滑コンデンサと、を含み、前記昇降圧制御回路は、前記出力端子の電圧を検出する電圧検出手段と、前記インダクタの電流を検出する電流検出手段と、前記電圧検出手段の検出する電圧の基準電圧からの差に応じた誤差増幅信号を出力する誤差信号出力回路を含み、前記第１スイッチ素子を周期的に導通させ、前記電流検出手段の検出する電流の電流値に応じた電流信号と前記誤差増幅信号とを比較して、前記電流信号が前記誤差増幅信号以上になったときに前記第１スイッチ素子を遮断し、前記第２スイッチ素子を相補的に前記第１スイッチ素子とは位相反転して制御することで、前記入力電圧を昇圧して前記出力端子に出力し、かつ、前記出力端子と前記共通端子との間の電圧が所定値を超えたときには、前記出力端子の電圧を降圧して前記入力端子に回生させることを特徴とする。   The voltage control device according to the first invention of the present application boosts the input voltage between the input terminal and the common terminal and outputs the boosted voltage between the output terminal and the common terminal. A step-up / step-down circuit that steps down an output voltage and regenerates between the input terminal and the common terminal; a step-up / down control circuit that controls a voltage between the output terminal of the step-up / down circuit and the common terminal; The step-up / step-down circuit is connected between a first switch element that switches the conduction / cutoff with the common terminal as one end, and the other end of the first switch element and the output terminal. A second switch element for switching between conduction / cutoff, an inductor connected between the other end of the first switch element and the input terminal, and an anode in parallel with the first switch element on the common terminal side The cathode is A flywheel diode connected to each of the inductors; a rectifier diode connected in parallel to the second switch element; an anode connected to the inductor; a cathode connected to the output terminal; and the output terminal and the common An output smoothing capacitor connected between the output terminal and the step-up / down control circuit, wherein the step-up / step-down control circuit detects voltage at the output terminal, current detection means for detecting the inductor current, and the voltage An error signal output circuit that outputs an error amplification signal corresponding to a difference between a voltage detected by the detection means and a reference voltage; and periodically energizes the first switch element to detect a current detected by the current detection means A current signal according to a value is compared with the error amplification signal, and when the current signal becomes equal to or greater than the error amplification signal, the first switch element is And controlling the second switch element in a phase-inverted manner with the first switch element in a complementary manner, boosting the input voltage and outputting the boosted voltage to the output terminal, and sharing the same with the output terminal When the voltage between the terminals exceeds a predetermined value, the voltage at the output terminal is stepped down and regenerated at the input terminal.

本願第一発明では、出力端子の電圧を検出する以外に、インダクタに流れる電流を検出し、第１スイッチ素子を制御して、第２スイッチ素子を相補的に動作させており、昇圧モードと降圧モードのときで制御方法を変えることがないため、昇圧モードから降圧モード、降圧モードから昇圧モードへ連続してスムースに双方向制御ができる。そのため、昇圧モードにおいて、特に無負荷近辺の動作においても時比率を極端に小さくする必要がなく、安定した動作で出力電圧を設定値に制御できる。また、逆起電力発生時にも、出力電圧をスムースに安定化できるため、過電圧の印加がなくメイン部品の破損及び寿命低下を効果的に防止できる。また、電流信号と誤差増幅信号とを比較し、電流信号が誤差増幅信号以上となったらスイッチ素子の導通を切り換えるため、両モードにおいて電流制御が可能となる。そして、インダクタに流れる電流を直流磁場の変化により検出すると、電力消費を抑制できる。さらに、相補的とすることにより、ダイオードが導通するモードにおいてスイッチ素子により導通することとなるため、ダイオードによる損失を低減し効率を向上させることができる。   In the first invention of the present application, in addition to detecting the voltage at the output terminal, the current flowing through the inductor is detected, the first switch element is controlled, and the second switch element is operated in a complementary manner. Since the control method is not changed in the mode, bidirectional control can be performed smoothly and continuously from the step-up mode to the step-down mode and from the step-down mode to the step-up mode. Therefore, in the boost mode, it is not necessary to extremely reduce the time ratio even in the operation near the no load, and the output voltage can be controlled to the set value with a stable operation. In addition, since the output voltage can be stabilized smoothly even when a counter electromotive force is generated, no overvoltage is applied, and damage to the main components and a reduction in life can be effectively prevented. In addition, since the current signal is compared with the error amplification signal and the conduction of the switch element is switched when the current signal becomes equal to or higher than the error amplification signal, current control is possible in both modes. And if the electric current which flows into an inductor is detected by the change of a direct-current magnetic field, power consumption can be controlled. Furthermore, by making complementary, the switching element conducts in the mode in which the diode conducts, so that the loss due to the diode can be reduced and the efficiency can be improved.

また、本願第二発明に係る電圧制御装置は、Ｎ個の入力端子及びＮ個の出力端子をそれぞれ共通にして接続されるＮ（ただし、Ｎは２以上の整数とする。）個の本願第一発明に係る電圧制御装置の昇降圧回路と、前記昇降圧回路の前記出力端子と共通端子との間の電圧を制御する昇降圧制御回路と、を有する電圧制御装置であって、前記昇降圧制御回路は、前記出力端子の電圧を検出する電圧検出手段と、前記インダクタの電流を検出する電流検出手段と、前記電圧検出手段の検出する電圧の基準電圧からの差に応じた誤差増幅信号を出力する誤差信号出力回路を含み、Ｎ個の前記昇降圧回路のそれぞれについて前記第１スイッチ素子を周期的に導通させ、前記電流検出手段の検出する電流の電流値に応じた電流信号と前記誤差増幅信号とを比較して、前記電流信号が前記誤差増幅信号以上になったときに前記第１スイッチ素子を遮断し、前記第２スイッチ素子を相補的に前記第１スイッチ素子とは位相反転して制御することで、前記入力電圧を昇圧して前記出力端子に出力し、かつ、前記出力端子と前記共通端子との間の電圧が所定値を超えたときには、前記出力端子の電圧を降圧して前記入力端子に回生させると共に、Ｎ個の前記第１スイッチ素子を導通状態とする位相をそれぞれ２π／Ｎずつずらすことを特徴とする。   In the voltage control device according to the second invention of the present application, N input terminals and N output terminals are connected in common (N is an integer of 2 or more). A voltage control apparatus comprising: a step-up / step-down circuit of a voltage control apparatus according to one aspect of the invention; and a step-up / down control circuit that controls a voltage between the output terminal and the common terminal of the step-up / down circuit. The control circuit includes a voltage detection means for detecting the voltage of the output terminal, a current detection means for detecting the current of the inductor, and an error amplification signal corresponding to a difference from a reference voltage of the voltage detected by the voltage detection means. An error signal output circuit for outputting, the first switch element is periodically turned on for each of the N step-up / step-down circuits, and a current signal corresponding to a current value detected by the current detection means and the error Amplified signal and In comparison, when the current signal becomes equal to or greater than the error amplification signal, the first switch element is cut off, and the second switch element is controlled in a phase-inverted manner complementary to the first switch element. The input voltage is stepped up and output to the output terminal, and when the voltage between the output terminal and the common terminal exceeds a predetermined value, the voltage at the output terminal is stepped down to the input terminal. And the phase at which the N first switch elements are turned on is shifted by 2π / N.

本願第二発明では、出力端子の電圧を検出する以外に、インダクタに流れる電流を検出し、第１スイッチ素子を制御して、第２スイッチ素子を相補的に動作させており、昇圧モードと降圧モードのときで制御方法を変えることがないため、昇圧モードから降圧モード、降圧モードから昇圧モードへ連続してスムースに双方向制御ができる。そのため、昇圧モードにおいて、特に無負荷近辺の動作においても時比率を極端に小さくする必要がなく、安定した動作で出力電圧を設定値に制御できる。また、逆起電力発生時にも、出力電圧をスムースに安定化できるため、過電圧の印加がなくメイン部品の破損及び寿命低下を効果的に防止できる。また、電流信号と誤差増幅信号とを比較し、電流信号が誤差増幅信号以上となったらスイッチ素子の導通を切り換えるため、両モードにおいて電流制御が可能となる。そして、インダクタに流れる電流を直流磁場の変化により検出すると、電力消費を抑制できる。さらに、相補的とすることにより、ダイオードが導通するモードにおいてスイッチ素子により導通することとなるため、ダイオードによる損失を低減し効率を向上させることができる。   In the second invention of the present application, in addition to detecting the voltage at the output terminal, the current flowing through the inductor is detected, the first switch element is controlled, and the second switch element is operated in a complementary manner. Since the control method is not changed in the mode, bidirectional control can be performed smoothly and continuously from the step-up mode to the step-down mode and from the step-down mode to the step-up mode. Therefore, in the boost mode, it is not necessary to extremely reduce the time ratio even in the operation near the no load, and the output voltage can be controlled to the set value with a stable operation. In addition, since the output voltage can be stabilized smoothly even when a counter electromotive force is generated, no overvoltage is applied, and damage to the main components and a reduction in life can be effectively prevented. In addition, since the current signal is compared with the error amplification signal and the conduction of the switch element is switched when the current signal becomes equal to or higher than the error amplification signal, current control is possible in both modes. And if the electric current which flows into an inductor is detected by the change of a direct-current magnetic field, power consumption can be controlled. Furthermore, by making complementary, the switching element conducts in the mode in which the diode conducts, so that the loss due to the diode can be reduced and the efficiency can be improved.

さらに、上記の効果に加え、本願第二発明では、多相化するため、負荷の均等分担をできる。また、昇降圧制御回路がそれぞれの昇降圧回路のインダクタに流れる電流を検出しているので、合成された出力電圧を安定に制御することができる。また、位相をずらすため、出力側の動作周波数が倍になり、出力平滑コンデンサのリプル電流が低減し、小型化・信頼性が向上する。また、多相化によりスイッチングピーク電流が減少し、ノイズが低減する。さらに、パターンの銅損、メインのスイッチング損失の減少を期待でき、効率が向上する。   Furthermore, in addition to the above effects, the second invention of the present application is capable of sharing the load evenly because of the multiphase. Further, since the buck-boost control circuit detects the current flowing through the inductor of each buck-boost circuit, the synthesized output voltage can be controlled stably. Further, since the phase is shifted, the operating frequency on the output side is doubled, the ripple current of the output smoothing capacitor is reduced, and miniaturization and reliability are improved. In addition, the switching peak current is reduced due to the multi-phase, and noise is reduced. In addition, the copper loss of the pattern and the main switching loss can be expected to be reduced, and the efficiency is improved.

上記第二発明に係る電圧制御装置において、前記Ｎを２とすることが望ましい。   In the voltage control apparatus according to the second aspect of the invention, it is preferable that the N is 2.

多相化による効果を得ると共に、２相化した場合には、インダクタに流れる電流を検出することで、２相のバランスが保たれる。   In addition to obtaining the effect of multi-phase, when the two-phase is achieved, the balance between the two phases is maintained by detecting the current flowing through the inductor.

また、上記第一及び第二発明に係る電圧制御装置において、前記誤差信号出力回路は、前記インダクタに流れる電流が前記入力端子側から前記出力端子側に向かって正となる昇圧動作においては、正の前記誤差増幅信号を出力し、前記インダクタに流れる電流が前記入力端子側から前記出力端子側に向かって負となる降圧動作においては、負の前記誤差増幅信号を出力し、前記昇降圧制御回路は、それぞれ同一極性の前記電流信号と前記誤差増幅信号とを比較することが望ましい。   In the voltage control device according to the first and second inventions, the error signal output circuit is positive in a step-up operation in which a current flowing through the inductor is positive from the input terminal side to the output terminal side. In the step-down operation in which the current flowing through the inductor becomes negative from the input terminal side toward the output terminal side, the negative error amplification signal is output, and the step-up / down control circuit It is desirable to compare the current signal having the same polarity with the error amplification signal.

このように、電流基準を設定しておくことで、昇圧モードと降圧モードの両モードにおいて、負荷回路への出力電圧が急変しても、電流制御が可能となる。   Thus, by setting the current reference, current control can be performed even if the output voltage to the load circuit changes suddenly in both the step-up mode and the step-down mode.

本発明では、昇圧モードから降圧モード、或いは降圧モードから昇圧モードに連続してスムースに双方向の電圧制御が可能である。   In the present invention, bidirectional voltage control can be performed smoothly and continuously from the step-up mode to the step-down mode or from the step-down mode to the step-up mode.

以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、本発明は、以下に示す実施形態に限定されるものではない。なお、本明細書及び図面において番号が同じ構成要素は、相互に同一のものを示すものとする。さらに、同一の構成要素が複数ある場合には、同一の番号のあとにハイフンを付加して区別することとする。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In addition, this invention is not limited to embodiment shown below. In addition, in this specification and drawing, the component with the same number shall show the same thing mutually. Furthermore, when there are a plurality of identical components, they are distinguished by adding a hyphen after the same number.

（第１実施形態）
図１に、本実施形態に係る電圧制御装置の概略構成図を示す。 (First embodiment)
In FIG. 1, the schematic block diagram of the voltage control apparatus which concerns on this embodiment is shown.

本実施形態に係る電圧制御装置２は、入力端子２０と共通端子２２との間の入力電圧を昇圧して出力端子２１と共通端子２２との間から出力し、出力端子２１と共通端子２２との間の電圧を降圧して入力端子２０と共通端子２２との間に回生する昇降圧回路５０と、昇降圧回路５０の出力端子２１と共通端子２２との間の電圧を制御する昇降圧制御回路３０と、を有する。   The voltage control apparatus 2 according to the present embodiment boosts the input voltage between the input terminal 20 and the common terminal 22 and outputs the boosted voltage between the output terminal 21 and the common terminal 22. A step-up / step-down circuit 50 that steps down the voltage between the input terminal 20 and the common terminal 22 and controls a voltage between the output terminal 21 of the step-up / down circuit 50 and the common terminal 22. Circuit 30.

本実施形態に係る昇降圧回路５０は、電源回路４０と負荷回路４１との間に接続される。そして、電源回路４０での設定電圧が負荷回路４１への出力電圧よりも低いときは、電源回路４０からの出力電圧を昇圧し、一方、負荷回路４１への出力電圧が電源回路４０での設定電圧より高くなったときは、負荷回路４１で発生した逆起電力により電圧を降圧する。このようにして、共通端子２２と出力端子２１との間の電圧を電源回路４０での設定電圧に保持する。   The step-up / step-down circuit 50 according to the present embodiment is connected between the power supply circuit 40 and the load circuit 41. When the set voltage in the power circuit 40 is lower than the output voltage to the load circuit 41, the output voltage from the power circuit 40 is boosted, while the output voltage to the load circuit 41 is set in the power circuit 40. When it becomes higher than the voltage, the voltage is stepped down by the counter electromotive force generated in the load circuit 41. In this way, the voltage between the common terminal 22 and the output terminal 21 is held at the set voltage in the power supply circuit 40.

昇降圧回路５０は、例えば、車載ハンドルの回転をアシストする電動パワーステアリング装置に搭載される昇降圧回路として適用できる。この場合、電源回路４０としては車載バッテリーが想定され、負荷回路４１としてはアシスト用モータドライバが想定される。アシスト用モータドライバによって駆動されるモータは、車載ハンドルのアシスト時（力行モード）において昇降圧回路５０にアシスト用モータドライバを介して負荷として作用する。一方、車載ハンドルの回生時（回生モード）には昇降圧回路５０にアシスト用モータドライバを介して電源として作用する。そのため、力行モードで昇降圧回路５０は、電源回路４０からの出力電圧（共通端子２２−入力端子２０間の電圧）を昇圧して負荷回路４１に向けて出力し、回生モードで昇降圧回路５０は、負荷回路４１からの出力電圧（共通端子２２−出力端子２１間の電圧）を降圧して電源回路４０に向けて回生することとなる。以下、電源回路４０からの出力電圧を昇圧する場合を「昇圧モード」、負荷回路４１からの出力電圧を降圧する場合を「降圧モード」ということとする。   The step-up / step-down circuit 50 can be applied, for example, as a step-up / step-down circuit mounted on an electric power steering device that assists the rotation of the vehicle-mounted handle. In this case, an in-vehicle battery is assumed as the power circuit 40, and an assist motor driver is assumed as the load circuit 41. The motor driven by the assist motor driver acts as a load on the step-up / down circuit 50 via the assist motor driver when assisting the vehicle-mounted handle (powering mode). On the other hand, when the vehicle-mounted handle is regenerated (regeneration mode), it acts on the buck-boost circuit 50 as a power source via the assist motor driver. Therefore, the step-up / step-down circuit 50 boosts the output voltage (voltage between the common terminal 22 and the input terminal 20) from the power supply circuit 40 in the powering mode and outputs it to the load circuit 41, and in the regeneration mode, the step-up / down circuit 50 The output voltage from the load circuit 41 (the voltage between the common terminal 22 and the output terminal 21) is stepped down and regenerated toward the power supply circuit 40. Hereinafter, the case where the output voltage from the power supply circuit 40 is boosted is referred to as “boost mode”, and the case where the output voltage from the load circuit 41 is stepped down is referred to as “step-down mode”.

昇降圧回路５０は、共通端子２２を一端とし導通／遮断を切り換える第１スイッチ素子１０と、第１スイッチ素子１０の他端と出力端子２１との間に接続され導通／遮断を切り換える第２スイッチ素子１１と、第１スイッチ素子１０の他端と入力端子２０との間に接続されたインダクタ１２と、第１スイッチ素子１０に並列でアノードが共通端子２２の側にカソードがインダクタ１２の側にそれぞれ接続されたフライホイールダイオード１５と、第２スイッチ素子１１に並列でアノードがインダクタ１２の側にカソードが出力端子２１の側にそれぞれ接続された整流ダイオード１６と、出力端子２１と共通端子２２との間に接続された出力平滑コンデンサ１７と、を含んでいる。   The step-up / step-down circuit 50 has a common switch 22 as one end, a first switch element 10 that switches between conduction and interruption, and a second switch that is connected between the other end of the first switch element 10 and the output terminal 21 and switches between conduction and interruption. The element 11, the inductor 12 connected between the other end of the first switch element 10 and the input terminal 20, and the anode on the common terminal 22 side in parallel with the first switch element 10 and the cathode on the inductor 12 side A flywheel diode 15 connected thereto, a rectifier diode 16 connected in parallel to the second switch element 11 and having an anode connected to the inductor 12 side and a cathode connected to the output terminal 21 side; an output terminal 21 and a common terminal 22; And an output smoothing capacitor 17 connected between the two.

第１スイッチ素子１０及び第２スイッチ素子１１は、外部制御により導通／遮断を切り換えることができるものであればいずれのものであってもよい。本実施形態では、電界効果トランジスタ（ＦＥＴ）を適用した。第１スイッチ素子１０は、ソースを共通端子２２にドレインを電源ラインにそれぞれ接続し、ゲートに、後述するスイッチ駆動回路３１からの制御信号を入力することにより導通／遮断を切り換える構成とした。また、第２スイッチ素子１１については、ソースを第１スイッチ素子１０のドレインにドレインを出力端子２１にそれぞれ接続し、ゲートに、スイッチ駆動回路３１からの制御信号を入力することにより導通／遮断を切り換える構成とした。また、第１スイッチ素子１０及び第２スイッチ素子１１としてＦＥＴを適用すれば、フライホイールダイオード１５及び整流ダイオード１６とを別途備える代わりに、ＦＥＴの寄生ダイオードを利用することができる。   The first switch element 10 and the second switch element 11 may be any ones that can be switched on / off by external control. In this embodiment, a field effect transistor (FET) is applied. The first switch element 10 has a source connected to a common terminal 22 and a drain connected to a power supply line, and a control signal from a switch drive circuit 31 described later is input to the gate to switch between conduction and interruption. The second switch element 11 is connected / disconnected by connecting the source to the drain of the first switch element 10 and the drain to the output terminal 21 and inputting the control signal from the switch drive circuit 31 to the gate. It was set as the structure switched. If FETs are applied as the first switch element 10 and the second switch element 11, a parasitic diode of the FET can be used instead of separately providing the flywheel diode 15 and the rectifier diode 16.

上記構成により、昇降圧回路５０では、昇圧モードのときに第１スイッチ素子１０を導通状態にしてインダクタ１２にエネルギを蓄積し、遮断状態にしてエネルギを開放させて昇圧する。一方、降圧モードのときに第１スイッチ素子１０を遮断状態にして相補的に第２スイッチ素子１１を導通状態にしてインダクタ１２にエネルギを蓄積し、第１スイッチ素子１０を導通状態にして相補的に第２スイッチ素子１１を遮断状態にしてエネルギを開放させて降圧する。ここで、昇圧モードの場合、第２スイッチ素子１１は、遮断の状態で整流ダイオード１６を通じてインダクタ１２からの開放エネルギを出力に伝達してもよいが、第１スイッチ素子１０を遮断状態にすると共に相補的に第２スイッチ素子１１を導通状態にすると、インダクタ１２からの開放エネルギによる整流ダイオード１６の損失を低減させることができる。一方、降圧モードの場合、第１スイッチ素子１０が遮断状態で、相補的に第２スイッチ素子１１が導通状態となり、フライホイールダイオード１５の整流作用が確保される。また、降圧モードの場合、インダクタ１２に蓄積された回生電流によるエネルギは、フライホイールダイオード１５を通じて、電源回路４０に回生してもよいが、第１スイッチ素子１０を導通状態にすると、インダクタ１２からの開放エネルギによるフライホイールダイオード１５の損失を防止することができる。   With the above-described configuration, in the step-up / step-down circuit 50, in the boost mode, the first switch element 10 is turned on to store energy in the inductor 12, and in the cut-off state, the energy is released and boosted. On the other hand, in the step-down mode, the first switch element 10 is cut off and the second switch element 11 is turned on complementarily to store energy in the inductor 12, and the first switch element 10 is turned on and complementary. Then, the second switch element 11 is shut off to release the energy and step down the voltage. Here, in the step-up mode, the second switch element 11 may transmit the open energy from the inductor 12 to the output through the rectifier diode 16 in the cut-off state, but the first switch element 10 is put in the cut-off state. When the second switch element 11 is made conductive in a complementary manner, the loss of the rectifier diode 16 due to the open energy from the inductor 12 can be reduced. On the other hand, in the step-down mode, the first switch element 10 is in the cut-off state, and the second switch element 11 is complementarily turned on, so that the rectifying action of the flywheel diode 15 is ensured. Further, in the step-down mode, the energy due to the regenerative current accumulated in the inductor 12 may be regenerated to the power supply circuit 40 through the flywheel diode 15, but when the first switch element 10 is turned on, the energy from the inductor 12 The loss of the flywheel diode 15 due to the open energy can be prevented.

第１及び第２スイッチ素子１０、１１の上記の動作を確保するため、第１スイッチ素子１０及び第２スイッチ素子１１を相補的に切り換えることが望ましい。相補的に切り換えることで、上述した整流ダイオード１６及びフライホイールダイオード１５による損失を低減できる効果に加え、後述するように昇圧モードと降圧モードにおいて１つの制御信号で第１及び第２スイッチ素子１０、１１を制御することが可能となるため、昇圧と降圧との切り換えをスムースにすることができる。   In order to ensure the above-described operation of the first and second switch elements 10, 11, it is desirable to switch the first switch element 10 and the second switch element 11 in a complementary manner. In addition to the effect that the loss due to the rectifier diode 16 and the flywheel diode 15 can be reduced by complementary switching, the first and second switch elements 10 are controlled by one control signal in the step-up mode and the step-down mode as described later. 11 can be controlled, and switching between step-up and step-down can be performed smoothly.

昇降圧制御回路３０は、出力端子２１の電圧を検出する電圧検出手段としての電圧センサ１４と、インダクタ１２の電流を検出する電流検出手段としての電流センサ１３と、電圧センサ１４の検出する電圧の基準電圧からの差に応じた誤差増幅信号を出力する誤差信号出力回路を含み、電流センサ１３の検出する電流の電流値に応じた電流信号及び誤差信号出力回路からの誤差増幅信号に基づいて第１スイッチ素子１０の動作を制御し、相補的に第２スイッチ素子１１を制御する。本実施形態では、第１及び第２スイッチ素子１０、１１に制御信号を出力するスイッチ駆動回路３１を設け、スイッチ素子であるＦＥＴの駆動電流を増幅することとしたが、後述するように、スイッチ駆動回路３１を設けないで、昇降圧制御回路３０からの信号により直接スイッチ素子を駆動してもよい。   The step-up / step-down control circuit 30 includes a voltage sensor 14 as voltage detection means for detecting the voltage at the output terminal 21, a current sensor 13 as current detection means for detecting the current of the inductor 12, and a voltage detected by the voltage sensor 14. An error signal output circuit for outputting an error amplification signal corresponding to the difference from the reference voltage, and based on the current signal corresponding to the current value of the current detected by the current sensor 13 and the error amplification signal from the error signal output circuit. The operation of one switch element 10 is controlled, and the second switch element 11 is controlled in a complementary manner. In this embodiment, the switch drive circuit 31 that outputs a control signal is provided to the first and second switch elements 10 and 11 to amplify the drive current of the FET that is the switch element. The switch element may be directly driven by a signal from the step-up / step-down control circuit 30 without providing the drive circuit 31.

電圧センサ１４は、抵抗１４１、１４２により出力端子２１の電圧を分圧して検出する。   The voltage sensor 14 divides and detects the voltage of the output terminal 21 by the resistors 141 and 142.

電流センサ１３は、インダクタ１２に流れる電流の向き及び大きさを検出して電流値に応じた電流信号として出力する。例えば、インダクタ１２に流れる電流が入力端子２０側から出力端子２１側に向かって正のときは、電流値に応じた正の電圧信号を出力し、インダクタ１２に流れる電流が入力端子２０側から出力端子２１側に向かって負のときは、電流値に応じた負の電圧信号を出力することとする。また、電流センサ１３は、インダクタ１２の電流を検出することができればいずれのものであってもよいが、インダクタ１２に流れる電流による直流磁場の変化から電流を検出すると、電力消費を抑制できるため望ましい。また、本実施形態では電流センサ１３をインダクタ１２と入力端子２０との間に配置することとしたが、電流センサ１３は、当然にインダクタ１２と第１スイッチ素子１０のドレインとの間に配置することとしても、インダクタ１２に流れる電流を検出することが可能である。ここで、重要なことは、昇圧モードと降圧モードの両モードに対応させて、両極性の電流を検出する点にある。   The current sensor 13 detects the direction and magnitude of the current flowing through the inductor 12 and outputs it as a current signal corresponding to the current value. For example, when the current flowing through the inductor 12 is positive from the input terminal 20 side toward the output terminal 21 side, a positive voltage signal corresponding to the current value is output, and the current flowing through the inductor 12 is output from the input terminal 20 side. When it is negative toward the terminal 21, a negative voltage signal corresponding to the current value is output. The current sensor 13 may be any one as long as it can detect the current of the inductor 12. However, detecting the current from the change of the DC magnetic field due to the current flowing through the inductor 12 is preferable because power consumption can be suppressed. . In the present embodiment, the current sensor 13 is disposed between the inductor 12 and the input terminal 20. However, the current sensor 13 is naturally disposed between the inductor 12 and the drain of the first switch element 10. Even so, it is possible to detect the current flowing through the inductor 12. Here, what is important is that a bipolar current is detected in correspondence with both the step-up mode and the step-down mode.

ここで、昇降圧制御回路３０の構成について説明する。昇降圧制御回路３０は、主に、ＡＶＲ（Ａｕｔｏｍａｔｉｃ Ｖｏｌｔａｇｅ Ｒｅｇｕｌａｔｏｒ）回路とラッチ回路とから構成される。なお、電流センサ１３は、前述の通り、昇降圧制御回路３０に含まれる。   Here, the configuration of the step-up / step-down control circuit 30 will be described. The step-up / down control circuit 30 mainly includes an AVR (Automatic Voltage Regulator) circuit and a latch circuit. The current sensor 13 is included in the step-up / step-down control circuit 30 as described above.

図２に、本実施形態に係る昇降圧制御回路の概略構成図を示す。   FIG. 2 shows a schematic configuration diagram of the step-up / step-down control circuit according to the present embodiment.

ＡＶＲ回路８０は、抵抗１４１、１４２により検出した出力端子２１の電圧を基準電圧５９と比較して基準電圧５９からの差に応じて増幅する誤差増幅器５１を有する誤差信号出力回路９０と、誤差信号出力回路９０からの誤差増幅信号と電流センサ１３からの電流信号とを比較するコンパレータ５２と、を有する。   The AVR circuit 80 includes an error signal output circuit 90 having an error amplifier 51 that compares the voltage of the output terminal 21 detected by the resistors 141 and 142 with the reference voltage 59 and amplifies the voltage according to the difference from the reference voltage 59, and an error signal. A comparator 52 for comparing the error amplification signal from the output circuit 90 and the current signal from the current sensor 13;

誤差信号出力回路９０の誤差増幅器５１は、昇圧モードと降圧モードの両モードに対応するために、正の電位＋Ｖと負の電位−Ｖに接続されており、出力端子２１の電圧が基準電圧５９より高い場合は、正の誤差増幅信号を出力し、低い場合は負の誤差増幅信号を出力する。そして、コンパレータ５２は、それぞれ同一極性の、増幅信号出力回路９０からの誤差増幅信号と電流センサ１３からの電流信号を比較して電流信号が誤差増幅信号以上となったときに、インバータバッファ５３を介して第１スイッチ素子１０を遮断状態とする遮断信号を出力する。このように、電流基準を設定しておくことで、昇圧モードと降圧モードの両モードにおいて、負荷回路への出力電圧が急変しても、電流制御が可能となる。   The error amplifier 51 of the error signal output circuit 90 is connected to a positive potential + V and a negative potential −V in order to correspond to both the step-up mode and the step-down mode, and the voltage at the output terminal 21 is the reference voltage 59. When it is higher, a positive error amplification signal is output, and when it is lower, a negative error amplification signal is output. The comparator 52 compares the error amplified signal from the amplified signal output circuit 90 and the current signal from the current sensor 13 with the same polarity, and when the current signal becomes equal to or greater than the error amplified signal, the comparator 52 And a shutoff signal for shutting off the first switch element 10 is output. Thus, by setting the current reference, current control can be performed even if the output voltage to the load circuit changes suddenly in both the step-up mode and the step-down mode.

また、ラッチ回路８１は、基準発振信号を出力する発振器５４と、発振器５４からの基準発振信号を所定のＤｅａｄＴｉｍｅだけ遅延させる第１遅延部５５と、第１遅延部５５から出力される基準発振信号をラッチして第１スイッチ素子１０を導通状態とする制御信号を出力する第１ラッチ部５７と、発振器５４から出力される基準発振信号をラッチして第２スイッチ素子１１を遮断状態とする制御信号を出力する第２ラッチ部５８と、を有する。また、ラッチ回路８１は、ＡＶＲ回路８０からの第１スイッチ素子１０の遮断信号を所定のＤｅａｄＴｉｍｅだけ遅延させる第２遅延部５６を有する。   The latch circuit 81 includes an oscillator 54 that outputs a reference oscillation signal, a first delay unit 55 that delays the reference oscillation signal from the oscillator 54 by a predetermined DeadTime, and a reference oscillation signal that is output from the first delay unit 55. And latches the reference oscillation signal output from the oscillator 54 and shuts off the second switch element 11. And a second latch unit 58 that outputs a signal. The latch circuit 81 includes a second delay unit 56 that delays the cutoff signal of the first switch element 10 from the AVR circuit 80 by a predetermined DeadTime.

また、第１ラッチ部５７は、ＡＶＲ回路８０からの第１スイッチ素子１０の遮断信号の入力により図１に示す第１スイッチ素子１０を遮断状態とする。また、第２ラッチ部５８は、ＡＶＲ回路８０からの第１スイッチ素子１０の遮断信号の入力により図１に示す第２スイッチ素子１１を導通状態とする制御信号を出力する。これにより、常に第１スイッチ素子１０を制御して（第２スイッチ素子１１の導通時間）＝（基準発振信号の１周期時間）−（第１スイッチ素子１０の導通時間）の関係で第２スイッチ素子１１についても制御する。本実施形態では、第１ラッチ部５７及び第２ラッチ部５８の後段に、スイッチ駆動回路３１を設け、スイッチ素子であるＦＥＴの駆動電流を増幅しているが、スイッチ駆動回路３１を設けないで、第１ラッチ部５７及び第２ラッチ部５８により、直接スイッチ素子を駆動してもよい。   Further, the first latch unit 57 puts the first switch element 10 shown in FIG. 1 into a cut-off state when the cut-off signal of the first switch element 10 from the AVR circuit 80 is input. Further, the second latch unit 58 outputs a control signal for turning on the second switch element 11 shown in FIG. 1 in response to the input of the cutoff signal of the first switch element 10 from the AVR circuit 80. As a result, the first switch element 10 is always controlled (conduction time of the second switch element 11) = (one cycle time of the reference oscillation signal) − (conduction time of the first switch element 10). The element 11 is also controlled. In this embodiment, the switch drive circuit 31 is provided at the subsequent stage of the first latch unit 57 and the second latch unit 58 to amplify the drive current of the FET that is the switch element, but the switch drive circuit 31 is not provided. The switch element may be directly driven by the first latch portion 57 and the second latch portion 58.

ここで、ＡＶＲ回路８０及びラッチ回路８１の動作を図２、図３及び図４を参照して説明する。   Here, the operations of the AVR circuit 80 and the latch circuit 81 will be described with reference to FIGS.

図３は、ＡＶＲ回路及びラッチ回路の動作手順を示したフローを示している。また、図４は、ＡＶＲ回路及びラッチ回路から出力される各信号のタイミングチャートの１例を示している。   FIG. 3 shows a flow showing the operation procedure of the AVR circuit and the latch circuit. FIG. 4 shows an example of a timing chart of each signal output from the AVR circuit and the latch circuit.

図４において、（ｂ）及び（ｄ）は電流センサから検出されたインダクタの電流に比例した電圧信号、（ａ）及び（ｃ）は誤差信号出力回路から出力される誤差増幅信号、（ｅ）は第１スイッチ素子の遮断信号、（ｆ）は発振器からの基準発振信号、（ｈ）は第１スイッチ素子の駆動信号、（ｊ）は第２スイッチ素子の駆動信号をそれぞれ示している。なお、（ａ）から（ｊ）では便宜上昇圧モード及び降圧モードの各モードでの信号を同一軸上で表示するが、実際は、昇降圧制御回路では、いずれか１のモードのみの信号が使用される。また、第１スイッチ素子及び第２スイッチ素子の同時導通を防止するために、所定のＤｅａｄＴｉｍｅ（０．５μｓｅｃ程度）を設けており、（ｇ）は基準発振信号の立ち上がり時から設けた第１スイッチ素子のＤｅａｄＴｉｍｅ信号、（ｉ）は第１スイッチ素子の遮断信号の立ち上がり時から設けた第２スイッチ素子のＤｅａｄＴｉｍｅ信号である。   4, (b) and (d) are voltage signals proportional to the inductor current detected from the current sensor, (a) and (c) are error amplification signals output from the error signal output circuit, and (e). Is a cutoff signal for the first switch element, (f) is a reference oscillation signal from the oscillator, (h) is a drive signal for the first switch element, and (j) is a drive signal for the second switch element. In (a) to (j), the signals in the boost mode and the step-down mode are displayed on the same axis for the sake of convenience. However, in actuality, only the signal of any one mode is used in the step-up / down control circuit. The In addition, in order to prevent simultaneous conduction of the first switch element and the second switch element, a predetermined DeadTime (about 0.5 μsec) is provided, and (g) is a first switch provided from the rising edge of the reference oscillation signal. A dead time signal of the element, and (i) is a dead time signal of the second switch element provided from the rising edge of the cutoff signal of the first switch element.

図２に示す発振器５４から出力される基準信号（図４（ｆ））の立ち上がり（時刻ｔ１（ｔ５））を基準として、予め第１遅延部５５から第１スイッチ素子のＤｅａｄＴｉｍｅ信号（時刻ｔ１〜ｔ２）を第１ラッチ部５７に向けて出力する（ステップＳ１：図３、図４（ｇ））。時刻ｔ２で第１スイッチ素子の導通信号を出力する（ステップＳ２：図３、図４（ｈ））。抵抗１４１、１４２により、出力端子２１の電圧Ｖｏを分圧して検出し、誤差信号出力回路９０により基準電圧５９との差を増幅した誤差増幅信号Ｖａに変換する（ステップＳ３：図３、図４（ａ）、（ｃ））。ここで、誤差増幅信号Ｖａは、昇圧モードの場合、正となり（図４（ａ））、降圧モードの場合、負となる（図４（ｃ））。電流センサ１３でインダクタ１２の電流を検出して電流信号としての電圧信号Ｖｂに変換する（ステップＳ４：図３、図４（ｂ）、（ｄ））。ここで、昇圧モードの場合で、インダクタ１２の電流が入力端子２０側から出力端子２１側に向かって流れる場合、電圧信号Ｖｂは、正となり（図４（ｂ））、降圧モードの場合で、インダクタ１２の電流が出力端子２１側から入力端子２０側に向かって流れる場合、電圧信号Ｖｂは、負となる（図４（ｄ））。昇降圧回路５０は昇圧モードの場合、第１スイッチ素子１０の導通状態でインダクタ１２は、エネルギを蓄積する。そして、ＡＶＲ回路８０は、誤差増幅信号Ｖａと電圧信号Ｖｂとをコンパレータ５２で比較（ステップＳ５：図３）して、電圧信号Ｖｂが誤差増幅信号Ｖａ（図４（ａ））以上となったときに第１スイッチ素子１０を遮断状態にする制御信号（図４（ｅ））をインバータバッファ５３を介してラッチ回路８１に向けて出力する（ステップＳ６：図３、図４（ｅ）：遮断信号）。   With reference to the rising edge (time t1 (t5)) of the reference signal output from the oscillator 54 shown in FIG. 2 (time t1 (t5)), the dead time signal (time t1 to time t1) of the first switch element from the first delay unit 55 in advance. t2) is output toward the first latch unit 57 (step S1: FIG. 3 and FIG. 4G). At time t2, a conduction signal of the first switch element is output (step S2: FIG. 3 and FIG. 4 (h)). Resistors 141 and 142 divide and detect the voltage Vo at the output terminal 21, and the error signal output circuit 90 converts the difference from the reference voltage 59 into an amplified error amplified signal Va (step S3: FIGS. 3 and 4). (A), (c)). Here, the error amplification signal Va is positive in the step-up mode (FIG. 4A), and is negative in the step-down mode (FIG. 4C). The current of the inductor 12 is detected by the current sensor 13 and converted into a voltage signal Vb as a current signal (step S4: FIGS. 3, 4B, and 4D). Here, in the step-up mode, when the current of the inductor 12 flows from the input terminal 20 side toward the output terminal 21 side, the voltage signal Vb becomes positive (FIG. 4B), and in the step-down mode, When the current of the inductor 12 flows from the output terminal 21 side toward the input terminal 20 side, the voltage signal Vb becomes negative (FIG. 4D). When the step-up / step-down circuit 50 is in the boost mode, the inductor 12 accumulates energy while the first switch element 10 is in a conductive state. The AVR circuit 80 compares the error amplification signal Va and the voltage signal Vb by the comparator 52 (step S5: FIG. 3), and the voltage signal Vb becomes equal to or higher than the error amplification signal Va (FIG. 4 (a)). Sometimes, a control signal (FIG. 4E) for turning off the first switch element 10 is output to the latch circuit 81 via the inverter buffer 53 (step S6: FIG. 3, FIG. 4E: cutoff). signal).

ラッチ回路８１では、遮断信号を第１ラッチ部５７で取得して第１スイッチ素子１０を遮断させる制御信号を出力する（図４（ｈ））。これにより、インダクタ１２は蓄積したエネルギを開放することとなる。また、遮断信号を第２遅延部５６で取得して所定のＤｅａｄＴｉｍｅだけ遅延させて第２ラッチ部５８に向けて出力する（ステップＳ６：図３、図４（ｉ））。そして、第２ラッチ部５８では、第２遅延部５６から取得した遮断信号により第２スイッチ素子１１を導通させる制御信号を出力する（ステップＳ７：図３、図４（ｊ））。また、第２スイッチ素子１１を発振器５４の発振周波数で遮断させるため、第２ラッチ部５８で発振器５４からの基準発振信号を取得して第２スイッチ素子１１を遮断させる制御信号を出力する（ステップＳ８：図３、図４（ｊ））。   In the latch circuit 81, the cutoff signal is acquired by the first latch unit 57 and a control signal for shutting off the first switch element 10 is output (FIG. 4 (h)). As a result, the inductor 12 releases the accumulated energy. Further, the cutoff signal is acquired by the second delay unit 56, delayed by a predetermined DeadTime, and output to the second latch unit 58 (step S6: FIGS. 3 and 4 (i)). Then, the second latch unit 58 outputs a control signal for making the second switch element 11 conductive by the interruption signal acquired from the second delay unit 56 (step S7: FIG. 3, FIG. 4 (j)). Further, in order to block the second switch element 11 at the oscillation frequency of the oscillator 54, the second latch unit 58 acquires a reference oscillation signal from the oscillator 54 and outputs a control signal for blocking the second switch element 11 (step). S8: FIG. 3, FIG. 4 (j)).

一方、インダクタ１２の電流が入力端子２０側から出力端子２１側に向かって負（図４（ｄ））を検出した場合においても、取得した電流信号が誤差増幅信号（図４（ｃ））以上となったときに、第１スイッチ素子１０を遮断状態にして、相補的に第２スイッチ素子１１を導通状態にする制御信号（図４（ｊ））をスイッチ駆動回路３１から出力させる。この場合、昇降圧回路５０は降圧モードであるため、第２スイッチ素子１１の導通状態でインダクタ１２は、エネルギを蓄積することとなる。また、第１スイッチ素子１０を導通状態にして、相補的に第２スイッチ素子１１を周期的に遮断状態にする制御信号（図４（ｊ））をスイッチ駆動回路３１から出力させる。これにより、インダクタ１２は蓄積したエネルギを開放することとなる。   On the other hand, even when the current of the inductor 12 is negative (FIG. 4D) from the input terminal 20 side to the output terminal 21 side, the acquired current signal is equal to or higher than the error amplification signal (FIG. 4C). At this time, the switch driving circuit 31 outputs a control signal (FIG. 4 (j)) that sets the first switch element 10 in a cut-off state and complementarily makes the second switch element 11 conductive. In this case, since the step-up / step-down circuit 50 is in the step-down mode, the inductor 12 accumulates energy when the second switch element 11 is in a conductive state. In addition, the switch drive circuit 31 outputs a control signal (FIG. 4 (j)) that causes the first switch element 10 to be in a conductive state and complementarily causes the second switch element 11 to be periodically cut off. As a result, the inductor 12 releases the accumulated energy.

以上説明したように、本実施形態の電圧制御装置２では、出力端子２１の電圧を検出する以外に、インダクタ１２に流れる電流を検出するため、第１スイッチ素子１０のみＰＷＭ制御すればよく、昇圧モードから降圧モード、降圧モードから昇圧モードへ連続してスムースに双方向制御ができる。そのため、昇圧モードにおいて、特に無負荷近辺の動作においても時比率を極端に小さくする必要がなく、安定した動作で出力電圧を設定値に制御できる。また、負荷回路４１での逆起電力発生時にも、出力電圧をスムースに安定化できるため、過電圧の印加がなくメイン部品の破損及び寿命低下を効果的に防止できる。また、電流信号と誤差増幅信号とを比較し、電流信号が誤差増幅信号以上になったらスイッチ素子の導通を切り換えるため、両モードにおいて電流制御が可能となる。   As described above, in the voltage control apparatus 2 according to the present embodiment, in addition to detecting the voltage at the output terminal 21, only the first switch element 10 needs to be PWM controlled in order to detect the current flowing through the inductor 12. Continuous bidirectional control can be performed continuously from mode to step-down mode and from step-down mode to step-up mode. Therefore, in the boost mode, it is not necessary to extremely reduce the time ratio even in the operation near the no load, and the output voltage can be controlled to the set value with a stable operation. In addition, since the output voltage can be stabilized smoothly even when the counter electromotive force is generated in the load circuit 41, the overvoltage is not applied, and the main components can be effectively prevented from being damaged and the lifespan being reduced. In addition, since the current signal and the error amplification signal are compared and the conduction of the switch element is switched when the current signal becomes equal to or higher than the error amplification signal, current control is possible in both modes.

（第２実施形態）
図５に、本実施形態に係る電圧制御装置の概略構成図を示す。 (Second Embodiment)
FIG. 5 shows a schematic configuration diagram of the voltage control apparatus according to the present embodiment.

本実施形態に係る電圧制御装置３は、入力端子２０及び出力端子２１をそれぞれ共通に接続したＮ個の昇降圧回路５０−１から５０−Ｎと、昇降圧回路５０−１から５０−Ｎの出力端子２１と共通端子２２との間の電圧を制御する昇降圧制御回路３２と、を有する。Ｎ個の昇降圧回路５０−１から５０−Ｎは、それぞれ第１実施形態で説明した昇降圧回路の構成と同様であるため、説明は省略する。   The voltage control device 3 according to this embodiment includes N step-up / step-down circuits 50-1 to 50-N, and step-up / step-down circuits 50-1 to 50-N that commonly connect the input terminal 20 and the output terminal 21, respectively. And a step-up / step-down control circuit 32 that controls a voltage between the output terminal 21 and the common terminal 22. Since the N step-up / step-down circuits 50-1 to 50-N have the same configuration as that of the step-up / step-down circuit described in the first embodiment, description thereof will be omitted.

昇降圧制御回路３２は、Ｎ個の昇降圧回路５０−１から５０−Ｎのそれぞれについて第１実施形態で説明した制御方法により第１スイッチ素子及び第２スイッチ素子（不図示）を導通／遮断させる。そして、本実施形態では、昇降圧制御回路３２は、さらにＮ個の第１スイッチ素子を導通状態とする位相をそれぞれ２π／Ｎずつずらすように第１スイッチ素子を駆動させ、Ｎ個の第２スイッチ素子を相補的に第１スイッチ素子とは位相反転して制御する。すなわち、図２に示す発振器５４の基準発振信号の位相をそれぞれ２π／ＮずつずらしたＮ個の基準発振信号により、Ｎ個の昇降圧回路５０−１から５０−Ｎの第１スイッチ素子及び第２スイッチ素子を動作させる。   The step-up / step-down control circuit 32 conducts / cuts off the first switch element and the second switch element (not shown) by the control method described in the first embodiment for each of the N step-up / step-down circuits 50-1 to 50-N. Let In this embodiment, the step-up / step-down control circuit 32 further drives the first switch elements so that the phase at which the N first switch elements are turned on is shifted by 2π / N, respectively. The switch element is controlled in a phase-inverted manner complementary to the first switch element. That is, N reference oscillation signals obtained by shifting the phase of the reference oscillation signal of the oscillator 54 shown in FIG. Two switch elements are operated.

本実施形態では、多相とするため、負荷の均等分担をできる。また、昇降圧制御回路３２がそれぞれの昇降圧回路５０−１から５０−Ｎのインダクタ（不図示）に流れる電流を検出しているので、合成された出力電圧を安定に制御することができる。また、位相をずらすため、出力側の動作周波数が倍になり、出力平滑コンデンサのリプル電流が低減し、小型化・信頼性が向上する。また、多相化によりスイッチングピーク電流が減少し、ノイズが低減する。さらに、パターンの銅損、メインのスイッチング損失の減少を期待でき、効率が向上する。   In this embodiment, since it is multiphase, the load can be equally shared. Further, since the step-up / step-down control circuit 32 detects the current flowing through the inductors (not shown) of the respective step-up / step-down circuits 50-1 to 50-N, the synthesized output voltage can be controlled stably. Further, since the phase is shifted, the operating frequency on the output side is doubled, the ripple current of the output smoothing capacitor is reduced, and miniaturization and reliability are improved. In addition, the switching peak current is reduced due to the multiphase, and noise is reduced. In addition, the copper loss of the pattern and the main switching loss can be expected to be reduced, and the efficiency is improved.

なお、本実施形態では、Ｎ個の昇降圧回路５０−１から５０−Ｎのそれぞれの構成及びその動作は、第１実施形態で説明した昇降圧回路５０及びその動作と変わるところがないため、第１実施形態で説明した構成上の効果は総て当然に具備する。   In the present embodiment, the configuration and operation of each of the N step-up / step-down circuits 50-1 to 50-N are the same as the step-up / step-down circuit 50 and its operation described in the first embodiment. Naturally, all the structural effects described in the embodiment are provided.

（第３実施形態）
図６に、本実施形態に係る電圧制御装置の概略構成図を示す。 (Third embodiment)
FIG. 6 shows a schematic configuration diagram of the voltage control apparatus according to the present embodiment.

本実施形態に係る電圧制御装置４は、第２実施形態で説明した電圧制御装置３の昇降圧回路の数を２つにして２相化した形態である。本実施形態では、昇降圧回路５０−１、５０−２のそれぞれの構成及びその動作は、第１実施形態で説明した昇降圧回路５０と同様である。また、昇降圧回路５０−１、５０−２で２相であるため、昇降圧制御回路３３は、さらに２個の第１スイッチ素子１０−１、１０−２を導通状態とする位相をそれぞれπずつずらすように第１スイッチ素子１０−１、１０−２を駆動させ、２個の第２スイッチ素子１１−１、１１−２を相補的に第１スイッチ素子１０−１、１０−２とは位相反転して制御する。   The voltage control device 4 according to the present embodiment has a two-phase configuration in which the number of step-up / down circuits of the voltage control device 3 described in the second embodiment is two. In the present embodiment, the configurations and operations of the step-up / step-down circuits 50-1 and 50-2 are the same as those of the step-up / step-down circuit 50 described in the first embodiment. Further, since the step-up / step-down circuits 50-1 and 50-2 have two phases, the step-up / step-down control circuit 33 further sets the phase at which the two first switch elements 10-1 and 10-2 are in a conductive state to π, respectively. The first switch elements 10-1 and 10-2 are driven so as to be shifted one by one, and the two second switch elements 11-1 and 11-2 are complementary to the first switch elements 10-1 and 10-2. Control by phase inversion.

このように、２相化した場合には、インダクタ１２−１、１２−２に流れる電流をそれぞれ検出することで、２相のバランスが保たれる。   As described above, when the two-phase structure is used, the two-phase balance is maintained by detecting the currents flowing through the inductors 12-1 and 12-2.

なお、本実施形態では、昇降圧回路５０−１、５０−２のそれぞれの構成及びその動作は、第１実施形態で説明した昇降圧回路５０及びその動作と変わるところがないため、第１実施形態で説明した構成上の効果は総て当然に具備する。また、２相であるため、効果の大きさに違いがあるものの、第２実施形態で説明した多相の場合の効果についても当然に具備する。つまり、２相とするため、負荷の均等分担をできる。また、位相をずらすため、出力側の動作周波数が倍になり、出力平滑コンデンサのリプル電流が低減し、小型化・信頼性が向上する。また、２相化によりスイッチングピーク電流が減少し、ノイズが低減する。さらに、パターンの銅損、メインのスイッチング損失の減少を期待でき、効率が向上する。   In the present embodiment, the configurations and operations of the step-up / step-down circuits 50-1 and 50-2 are the same as those of the step-up / step-down circuit 50 and its operation described in the first embodiment. Naturally, all the structural effects described in the above are provided. In addition, since there are two phases, there is a difference in the magnitude of the effect, but the effect in the case of the multiphase described in the second embodiment is naturally provided. That is, since the two phases are used, the load can be equally shared. Further, since the phase is shifted, the operating frequency on the output side is doubled, the ripple current of the output smoothing capacitor is reduced, and miniaturization and reliability are improved. Further, switching into two phases reduces the switching peak current and reduces noise. In addition, the copper loss of the pattern and the main switching loss can be expected to be reduced, and the efficiency is improved.

ここで、昇降圧制御回路３３の具体的な構成について説明する。本実施形態に係る昇降圧制御回路３３では、図２で説明したＡＶＲ回路８０の誤差信号出力回路９０についてそのまま適用できる。そして、図２に示すＡＶＲ回路８０の誤差信号出力回路９０から先のコンパレータ５２及びラッチ回路８１に相当する部分について以下に説明する位相振分け回路を適用する。   Here, a specific configuration of the step-up / step-down control circuit 33 will be described. The step-up / step-down control circuit 33 according to the present embodiment can be applied as it is to the error signal output circuit 90 of the AVR circuit 80 described in FIG. Then, the phase distribution circuit described below is applied to the portions corresponding to the comparator 52 and the latch circuit 81 from the error signal output circuit 90 of the AVR circuit 80 shown in FIG.

図７に、本実施形態に係る位相振分け回路の概略構成図を示す。また、図８に、図７に示す位相振分け回路の各点（ａ、ｂ、ｃ、・・・、ｑ）における電圧信号のタイミングチャートの１例を示す。   FIG. 7 shows a schematic configuration diagram of a phase distribution circuit according to the present embodiment. FIG. 8 shows an example of a timing chart of the voltage signal at each point (a, b, c,..., Q) of the phase distribution circuit shown in FIG.

位相振分け回路８２は、電流センサ１３−１からの電圧信号Ｖｂ１及び図２に示す誤差信号出力回路９０からの誤差増幅信号Ｖａを比較し、電圧信号Ｖｂ１が誤差増幅信号Ｖａ以上となったら第１スイッチ素子を遮断状態とする遮断信号を出力するコンパレータ６１と、電流センサ１３−２からの電圧信号Ｖｂ２及び図２に示す誤差信号出力回路９０からの誤差増幅信号Ｖａを比較し、電圧信号Ｖｂ２が誤差増幅信号Ｖａ以上となったら第１スイッチ素子を遮断状態とする遮断信号を出力するコンパレータ６０と、基準発振信号（ｄ）を基準としてそれぞれ位相をπずらした信号ｅ及び信号ｆを出力する制御部６２と、論理回路（ＯＲ回路６３及びＡＮＤ回路６５、６９、７０）と、インバータバッファ７１、７２と、ＤｅａｄＴｉｍｅ信号を設けるマルチバイブレータ６４、６７、６８と、ＡＮＤ回路６５から出力される信号ｉを分周して位相を振り分ける位相振分け部６６と、を有している。   The phase distribution circuit 82 compares the voltage signal Vb1 from the current sensor 13-1 with the error amplification signal Va from the error signal output circuit 90 shown in FIG. 2, and the first is performed when the voltage signal Vb1 becomes equal to or higher than the error amplification signal Va. Comparing the comparator 61 that outputs a cut-off signal for turning off the switch element, the voltage signal Vb2 from the current sensor 13-2 and the error amplification signal Va from the error signal output circuit 90 shown in FIG. 2, the voltage signal Vb2 is When the error amplification signal Va becomes equal to or higher than the comparator 60 that outputs a cutoff signal that shuts off the first switch element, and a control that outputs a signal e and a signal f whose phases are shifted by π with respect to the reference oscillation signal (d). Unit 62, logic circuit (OR circuit 63 and AND circuits 65, 69, 70), inverter buffers 71, 72, DeadTime signal A multivibrator 64,67,68 provided, and a phase distribution unit 66 for distributing the phase, the signal i output from the AND circuit 65 by dividing.

昇降圧制御回路３３の一部として図７に示す構成とする位相振分け回路８２を適用することにより、図８に示すように、図６に示す並列接続した２つの昇降圧回路５０−１及び５０−２のそれぞれの第１スイッチ素子１０−１、１０−２を駆動する信号であり、互いに位相がπずれた第１スイッチ素子駆動信号ｊと第１スイッチ素子駆動信号ｋとを得ることができる。また、図６に示す並列接続した２つの昇降圧回路５０−１及び５０−２のそれぞれの第２スイッチ素子１１−１、１１−２を駆動する信号であり、第１スイッチ素子駆動信号ｊに相補する第２スイッチ素子駆動信号ｐ及び第１スイッチ素子駆動信号ｋに相補する第２スイッチ素子駆動信号ｑを得ることができる。   By applying the phase distribution circuit 82 having the configuration shown in FIG. 7 as a part of the step-up / down control circuit 33, as shown in FIG. 8, two step-up / down circuits 50-1 and 50 connected in parallel shown in FIG. -2 are the signals for driving the first switch elements 10-1 and 10-2, respectively, and the first switch element drive signal j and the first switch element drive signal k that are out of phase with each other by π can be obtained. . 6 is a signal for driving the second switch elements 11-1 and 11-2 of the two step-up / step-down circuits 50-1 and 50-2 connected in parallel shown in FIG. A complementary second switch element drive signal p and a second switch element drive signal q complementary to the first switch element drive signal k can be obtained.

本発明の電圧制御装置は、電動パワーステアリング装置や太陽光発電装置における電圧制御装置に適用することができる。   The voltage control device of the present invention can be applied to a voltage control device in an electric power steering device or a solar power generation device.

１実施形態に係る電圧制御装置の概略構成図である。It is a schematic block diagram of the voltage control apparatus which concerns on 1 embodiment. １実施形態に係る昇降圧制御回路の概略構成図である。It is a schematic block diagram of the step-up / step-down control circuit according to one embodiment. ＡＶＲ回路及びラッチ回路の動作手順を示したフローの１例を示した図である。It is the figure which showed one example of the flow which showed the operation | movement procedure of an AVR circuit and a latch circuit. ＡＶＲ回路及びラッチ回路から出力される各信号のタイミングチャートの１例を示した図である。It is the figure which showed one example of the timing chart of each signal output from an AVR circuit and a latch circuit. １実施形態に係る電圧制御装置の概略構成図である。It is a schematic block diagram of the voltage control apparatus which concerns on 1 embodiment. １実施形態に係る電圧制御装置の概略構成図である。It is a schematic block diagram of the voltage control apparatus which concerns on 1 embodiment. １実施形態に係る位相振分け回路の概略構成図である。It is a schematic block diagram of the phase distribution circuit which concerns on 1 embodiment. 図７に示す位相振分け回路の各点（ａ、ｂ、ｃ、・・・、ｑ）における電圧信号のタイミングチャートの１例を示した図である。FIG. 8 is a diagram showing an example of a timing chart of voltage signals at points (a, b, c,..., Q) of the phase distribution circuit shown in FIG. 7.

符号の説明Explanation of symbols

２：電圧制御装置
３：電圧制御装置
４：電圧制御装置
１０：第１スイッチ素子
１０−１、１０−２：第１スイッチ素子
１１：第２スイッチ素子
１１−１、１１−２：第２スイッチ素子
１２：インダクタ
１２−１、１２−２：インダクタ
１３：電流センサ
１３−１、１３−２：電流センサ
１３−１から１３−Ｎ：電流センサ
１４：電圧センサ
１５：フライホイールダイオード
１５−１、１５−２：フライホイールダイオード
１６：整流ダイオード
１６−１、１６−２：整流ダイオード
１７：出力平滑コンデンサ
１７−１、１７−２：出力平滑コンデンサ
２０：入力端子
２１：出力端子
２２：共通端子
３０：昇降圧制御回路
３１：スイッチ駆動回路
３１−１、３１−２：スイッチ駆動回路
３２：昇降圧制御回路
３３：昇降圧制御回路
３１−１から３１−Ｎ：スイッチ駆動回路
４０：電源回路
４１：負荷回路
５０：昇降圧回路
５０−１、５０−２：昇降圧回路
５０−１から５０−Ｎ：昇降圧回路
５１：誤差増幅器
５２：コンパレータ
５３：インバータバッファ
５４：発振器
５５：第１遅延部
５６：第２遅延部
５７：第１ラッチ部
５８：第２ラッチ部
５９：基準電圧
６０：コンパレータ
６１：コンパレータ
６２：制御部
６３：ＯＲ回路
６４：マルチバイブレータ
６５：ＡＮＤ回路
６６：位相振分け部
６７：マルチバイブレータ
６８：マルチバイブレータ
６９：ＡＮＤ回路
７０：ＡＮＤ回路
７１：インバータバッファ
７２：インバータバッファ
８０：ＡＶＲ回路
８１：ラッチ回路
８２：位相振分け回路
９０：誤差信号出力回路
１４１：抵抗
１４２：抵抗
2: Voltage control device 3: Voltage control device 4: Voltage control device 10: First switch element 10-1, 10-2: First switch element 11: Second switch element 11-1, 11-2: Second switch Element 12: Inductor 12-1, 12-2: Inductor 13: Current sensor 13-1, 13-2: Current sensors 13-1 to 13-N: Current sensor 14: Voltage sensor 15: Flywheel diode 15-1, 15-2: Flywheel diode 16: Rectifier diode 16-1, 16-2: Rectifier diode 17: Output smoothing capacitor 17-1, 17-2: Output smoothing capacitor 20: Input terminal 21: Output terminal 22: Common terminal 30 : Buck-boost control circuit 31: Switch drive circuit 31-1, 31-2: Switch drive circuit 32: Buck-boost control circuit 33: From buck-boost control circuit 31-1 1-N: Switch drive circuit 40: Power supply circuit 41: Load circuit 50: Buck-boost circuit 50-1, 50-2: Buck-boost circuit 50-1 to 50-N: Buck-boost circuit 51: Error amplifier 52: Comparator 53 : Inverter buffer 54: oscillator 55: first delay unit 56: second delay unit 57: first latch unit 58: second latch unit 59: reference voltage 60: comparator 61: comparator 62: control unit 63: OR circuit 64: Multivibrator 65: AND circuit 66: Phase distribution unit 67: Multivibrator 68: Multivibrator 69: AND circuit 70: AND circuit 71: Inverter buffer 72: Inverter buffer 80: AVR circuit 81: Latch circuit 82: Phase distribution circuit 90: Error signal output circuit 141: resistor 142: resistor

Claims (4)

入力端子と共通端子との間の入力電圧を昇圧して出力端子と前記共通端子との間から出力し、前記出力端子と前記共通端子との間の出力電圧を降圧して前記入力端子と前記共通端子との間に回生する昇降圧回路と、前記昇降圧回路の前記出力端子と前記共通端子との間の電圧を制御する昇降圧制御回路と、を有する電圧制御装置であって、
前記昇降圧回路は、
前記共通端子を一端とし導通／遮断を切り換える第１スイッチ素子と、
前記第１スイッチ素子の他端と前記出力端子との間に接続され導通／遮断を切り換える第２スイッチ素子と、
前記第１スイッチ素子の前記他端と前記入力端子との間に接続されたインダクタと、
前記第１スイッチ素子に並列でアノードが前記共通端子の側にカソードが前記インダクタの側にそれぞれ接続されたフライホイールダイオードと、
前記第２スイッチ素子に並列でアノードが前記インダクタの側にカソードが前記出力端子の側にそれぞれ接続された整流ダイオードと、
前記出力端子と前記共通端子との間に接続された出力平滑コンデンサと、
を含み、
前記昇降圧制御回路は、
前記出力端子の電圧を検出する電圧検出手段と、
前記インダクタの電流を検出する電流検出手段と、
前記電圧検出手段の検出する電圧の基準電圧からの差に応じた誤差増幅信号を出力する誤差信号出力回路を含み、
前記第１スイッチ素子を周期的に導通させ、前記電流検出手段の検出する電流の電流値に応じた電流信号と前記誤差増幅信号とを比較して、前記電流信号が前記誤差増幅信号以上になったときに前記第１スイッチ素子を遮断し、前記第２スイッチ素子を相補的に前記第１スイッチ素子とは位相反転して制御することで、前記入力電圧を昇圧して前記出力端子に出力し、かつ、前記出力端子と前記共通端子との間の電圧が所定値を超えたときには、前記出力端子の電圧を降圧して前記入力端子に回生させることを特徴とする電圧制御装置。 An input voltage between the input terminal and the common terminal is boosted and output from between the output terminal and the common terminal, and an output voltage between the output terminal and the common terminal is stepped down to reduce the input terminal and the common terminal. A voltage control device comprising a step-up / step-down circuit that regenerates between a common terminal, and a step-up / down control circuit that controls a voltage between the output terminal of the step-up / down circuit and the common terminal,
The step-up / down circuit is
A first switch element that switches between conduction and interruption with the common terminal as one end;
A second switch element connected between the other end of the first switch element and the output terminal to switch between conduction and interruption;
An inductor connected between the other end of the first switch element and the input terminal;
A flywheel diode connected in parallel to the first switch element and having an anode connected to the common terminal and a cathode connected to the inductor;
A rectifier diode connected in parallel to the second switch element and having an anode connected to the inductor side and a cathode connected to the output terminal side;
An output smoothing capacitor connected between the output terminal and the common terminal;
Including
The step-up / down control circuit includes:
Voltage detecting means for detecting the voltage of the output terminal;
Current detecting means for detecting the current of the inductor;
An error signal output circuit that outputs an error amplification signal according to a difference from a reference voltage of a voltage detected by the voltage detection means;
The first switch element is periodically turned on, and a current signal corresponding to a current value of a current detected by the current detecting means is compared with the error amplification signal, so that the current signal becomes equal to or greater than the error amplification signal. The first switch element is cut off, and the second switch element is complementarily controlled by inverting the phase of the first switch element to boost the input voltage and output it to the output terminal. In addition, when the voltage between the output terminal and the common terminal exceeds a predetermined value, the voltage of the output terminal is stepped down and regenerated at the input terminal. Ｎ個の入力端子及びＮ個の出力端子をそれぞれ共通にして接続されるＮ（ただし、Ｎは２以上の整数とする。）個の請求項１に記載の昇降圧回路と、前記昇降圧回路の前記出力端子と共通端子との間の電圧を制御する昇降圧制御回路と、を有する電圧制御装置であって、
前記昇降圧制御回路は、
前記出力端子の電圧を検出する電圧検出手段と、
前記インダクタの電流を検出する電流検出手段と、
前記電圧検出手段の検出する電圧の基準電圧からの差に応じた誤差増幅信号を出力する誤差信号出力回路を含み、
Ｎ個の前記昇降圧回路のそれぞれについて前記第１スイッチ素子を周期的に導通させ、前記電流検出手段の検出する電流の電流値に応じた電流信号と前記誤差増幅信号とを比較して、前記電流信号が前記誤差増幅信号以上になったときに前記第１スイッチ素子を遮断し、前記第２スイッチ素子を相補的に前記第１スイッチ素子とは位相反転して制御することで、前記入力電圧を昇圧して前記出力端子に出力し、かつ、前記出力端子と前記共通端子との間の電圧が所定値を超えたときには、前記出力端子の電圧を降圧して前記入力端子に回生させると共に、Ｎ個の前記第１スイッチ素子を導通状態とする位相をそれぞれ２π／Ｎずつずらすことを特徴とする電圧制御装置。 2. The step-up / down circuit according to claim 1, wherein N input terminals and N output terminals are connected in common, where N is an integer equal to or greater than 2. A voltage step-up / down control circuit for controlling a voltage between the output terminal and the common terminal,
The step-up / down control circuit includes:
Voltage detecting means for detecting the voltage of the output terminal;
Current detecting means for detecting the current of the inductor;
An error signal output circuit that outputs an error amplification signal according to a difference from a reference voltage of a voltage detected by the voltage detection means;
The first switch element is periodically turned on for each of the N step-up / step-down circuits, and a current signal corresponding to a current value of a current detected by the current detection means is compared with the error amplification signal, When the current signal becomes equal to or higher than the error amplification signal, the first switch element is cut off, and the second switch element is controlled in a phase-inverted manner with respect to the first switch element in a complementary manner. And when the voltage between the output terminal and the common terminal exceeds a predetermined value, the voltage of the output terminal is stepped down and regenerated at the input terminal, A voltage control apparatus, wherein the phase at which the N first switch elements are turned on is shifted by 2π / N. 前記Ｎを２としたことを特徴とする請求項２に記載の電圧制御装置。   The voltage control apparatus according to claim 2, wherein the N is 2. 前記誤差信号出力回路は、前記インダクタに流れる電流が前記入力端子側から前記出力端子側に向かって正となる昇圧動作においては、正の前記誤差増幅信号を出力し、前記インダクタに流れる電流が前記入力端子側から前記出力端子側に向かって負となる降圧動作においては、負の前記誤差増幅信号を出力し、前記昇降圧制御回路は、それぞれ同一極性の前記電流信号と前記誤差増幅信号とを比較することを特徴とする請求項１から３のいずれかに記載の電圧制御装置。
The error signal output circuit outputs a positive error amplification signal in a boost operation in which the current flowing through the inductor is positive from the input terminal side toward the output terminal side, and the current flowing through the inductor is In the step-down operation that is negative from the input terminal side toward the output terminal side, the negative error amplification signal is output, and the step-up / down control circuit outputs the current signal and the error amplification signal of the same polarity, respectively. The voltage control device according to claim 1, wherein the voltage control device is compared.
JP2005245571A 2005-08-26 2005-08-26 Voltage control device Expired - Fee Related JP4597815B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005245571A JP4597815B2 (en) 2005-08-26 2005-08-26 Voltage control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005245571A JP4597815B2 (en) 2005-08-26 2005-08-26 Voltage control device

Publications (2)

Publication Number Publication Date
JP2007060853A true JP2007060853A (en) 2007-03-08
JP4597815B2 JP4597815B2 (en) 2010-12-15

Family

ID=37923802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005245571A Expired - Fee Related JP4597815B2 (en) 2005-08-26 2005-08-26 Voltage control device

Country Status (1)

Country Link
JP (1) JP4597815B2 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008120773A1 (en) * 2007-03-29 2008-10-09 Mitsubishi Heavy Industries, Ltd. Electric vehicle drive dc-dc converter and electric vehicle
JP2009027867A (en) * 2007-07-20 2009-02-05 Sumitomo Heavy Ind Ltd Drive controller of step-up/down converter and step-up/down converter
JP2009148106A (en) * 2007-12-17 2009-07-02 Panasonic Corp Power conversion circuit
JP2010206883A (en) * 2009-03-02 2010-09-16 Fujitsu Telecom Networks Ltd Bidirectional dc-dc converter
JP2011114980A (en) * 2009-11-27 2011-06-09 Toyota Motor Corp Power supply apparatus
JP2011254598A (en) * 2010-06-01 2011-12-15 Fujitsu Telecom Networks Ltd Regenerative power supply device
JP2013048516A (en) * 2011-08-29 2013-03-07 Sharp Corp Power factor improvement circuit
JP2013048514A (en) * 2011-08-29 2013-03-07 Sharp Corp Power factor improvement circuit
EP2567857A1 (en) * 2011-09-09 2013-03-13 Siemens Aktiengesellschaft Energy supply system for an electric vehicle
WO2013038512A1 (en) * 2011-09-14 2013-03-21 三菱電機株式会社 Multiplex chopper device
US10284091B2 (en) 2015-02-26 2019-05-07 Panasonic Intellectual Property Management Co., Ltd. Bi-directional converter, controller, and semiconductor device
CN113890343A (en) * 2021-09-14 2022-01-04 宁波吉利罗佑发动机零部件有限公司 Control method, device and system of boost converter and readable storage medium

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10304690A (en) * 1997-04-25 1998-11-13 Nippon Electric Ind Co Ltd Operation control circuit of switched reluctance motor with variable dc power supply voltage
JP2001128369A (en) * 1999-10-26 2001-05-11 Toyota Autom Loom Works Ltd Power supply apparatus
JP2003304644A (en) * 2002-04-08 2003-10-24 Fujitsu Access Ltd Bidirectional converter
JP2004507999A (en) * 2000-08-25 2004-03-11 シンクォール・インコーポレーテッド Interleaved power converter incorporating bang / bang control

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10304690A (en) * 1997-04-25 1998-11-13 Nippon Electric Ind Co Ltd Operation control circuit of switched reluctance motor with variable dc power supply voltage
JP2001128369A (en) * 1999-10-26 2001-05-11 Toyota Autom Loom Works Ltd Power supply apparatus
JP2004507999A (en) * 2000-08-25 2004-03-11 シンクォール・インコーポレーテッド Interleaved power converter incorporating bang / bang control
JP2003304644A (en) * 2002-04-08 2003-10-24 Fujitsu Access Ltd Bidirectional converter

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008120773A1 (en) * 2007-03-29 2008-10-09 Mitsubishi Heavy Industries, Ltd. Electric vehicle drive dc-dc converter and electric vehicle
JP2009027867A (en) * 2007-07-20 2009-02-05 Sumitomo Heavy Ind Ltd Drive controller of step-up/down converter and step-up/down converter
JP2009148106A (en) * 2007-12-17 2009-07-02 Panasonic Corp Power conversion circuit
JP2010206883A (en) * 2009-03-02 2010-09-16 Fujitsu Telecom Networks Ltd Bidirectional dc-dc converter
JP2011114980A (en) * 2009-11-27 2011-06-09 Toyota Motor Corp Power supply apparatus
JP2011254598A (en) * 2010-06-01 2011-12-15 Fujitsu Telecom Networks Ltd Regenerative power supply device
JP2013048516A (en) * 2011-08-29 2013-03-07 Sharp Corp Power factor improvement circuit
JP2013048514A (en) * 2011-08-29 2013-03-07 Sharp Corp Power factor improvement circuit
EP2567857A1 (en) * 2011-09-09 2013-03-13 Siemens Aktiengesellschaft Energy supply system for an electric vehicle
WO2013038512A1 (en) * 2011-09-14 2013-03-21 三菱電機株式会社 Multiplex chopper device
JPWO2013038512A1 (en) * 2011-09-14 2015-03-23 三菱電機株式会社 Multiple chopper device
US10284091B2 (en) 2015-02-26 2019-05-07 Panasonic Intellectual Property Management Co., Ltd. Bi-directional converter, controller, and semiconductor device
CN113890343A (en) * 2021-09-14 2022-01-04 宁波吉利罗佑发动机零部件有限公司 Control method, device and system of boost converter and readable storage medium

Also Published As

Publication number Publication date
JP4597815B2 (en) 2010-12-15

Similar Documents

Publication Publication Date Title
JP4597815B2 (en) Voltage control device
US8896279B2 (en) Multi-phase non-inverting buck boost voltage converter
KR101379047B1 (en) Multi-phase non-inverting buck boost voltage converter
JP6394421B2 (en) Drive device for semiconductor switching element
JP6367337B2 (en) Multi-output boost regulator with single control loop
US20140225577A1 (en) Buck-boost converter with buck-boost transition switching control
US20150028830A1 (en) Current-mode buck converter and electronic system using the same
CN108141131B (en) Multi-phase converter
JP2012120427A (en) Synchronous rectifier bi-directional converter
US7659702B2 (en) Buck topology allowing step-up and polarity change
US10135332B2 (en) DC-DC converter
JP5975648B2 (en) Switching regulator and control method thereof
JP5394975B2 (en) Switching transistor control circuit and power converter using the same
JP2018007386A (en) Dc-dc converter and electric power supply
CN107086778B (en) Low power standby mode for buck regulator
WO2011020737A1 (en) A direct current-direct current converter
US10826394B2 (en) Integrated circuit and motor device
JP6375845B2 (en) Motor control device and motor control method
JP5652088B2 (en) Switching power supply control circuit and electronic device
JP5141122B2 (en) Switching power supply
TWI405392B (en) Voltage converter
JP2019022274A (en) Dc voltage conversion circuit and control method therefor
JP2005168229A (en) Power supply device
JP5465959B2 (en) Electric fan control device
JP7312088B2 (en) Power conversion device and power conversion control device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100922

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees