JP2007059613A - Semiconductor device and method of manufacturing same - Google Patents
Semiconductor device and method of manufacturing same Download PDFInfo
- Publication number
- JP2007059613A JP2007059613A JP2005242981A JP2005242981A JP2007059613A JP 2007059613 A JP2007059613 A JP 2007059613A JP 2005242981 A JP2005242981 A JP 2005242981A JP 2005242981 A JP2005242981 A JP 2005242981A JP 2007059613 A JP2007059613 A JP 2007059613A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- semiconductor device
- polymer material
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は半導体装置およびその製造方法に関し、特に、Ｔ字型の電極構造を有する化合物半導体装置、およびその製造方法に関するものである。 The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a compound semiconductor device having a T-shaped electrode structure and a manufacturing method thereof.
低雑音性、高利得性を有し、ミリ波帯に対応するトランジスタとして、高電子移動度トランジスタ（ＨＥＭＴ；High Electron Mobility Transistor）が用いられている。このようなトランジスタでは、ゲート長を短くすると高性能化を図ることができる。しかし、ゲート長を短くすると、ゲート断面積が小さくなり、ゲート抵抗が上昇する。この抵抗上昇分を補うため、断面形状をＴ字型としたＴ型ゲート電極が広く用いられている（例えば、特許文献１参照）。 A high electron mobility transistor (HEMT) is used as a transistor having low noise and high gain and corresponding to the millimeter wave band. In such a transistor, high performance can be achieved by shortening the gate length. However, when the gate length is shortened, the gate cross-sectional area is reduced and the gate resistance is increased. In order to compensate for this increase in resistance, a T-shaped gate electrode having a T-shaped cross-section is widely used (for example, see Patent Document 1).
ここで、上述したＴ字型ゲート電極の形成方法として、Ｔ字型のアルミニウム（Al）電極の形成方法の例を説明する。
まず、半導体基板上に、エピタキシャル成長法等により、活性層を形成する。次に、活性層の上に、シリコン窒化膜からなるスペーサー膜を形成する。次に、スペーサー膜の上に、金（Au）からなるソース電極、ドレイン電極を形成する。次に、全面に、電子ビーム用レジスト膜、リソグラフィ用レジスト膜を順次積層する。次に、ソース電極とドレイン電極との間の位置で、リソグラフィ用レジスト膜を露光、現像して、開口パターンを形成する。次に、この開口パターンの内側の位置で、電子ビーム用レジスト膜に電子ビームを照射する。次に、このレジスト膜を露光、現像して、開口パターンを形成する。この結果、ソース電極とドレイン電極との間に、断面形状がＴ字型となるレジスト開口パターンが形成される。
次に、上記レジスト開口パターンをマスクとして、スペーサー膜を選択的にドライエッチングして、スペーサー膜の開口部を形成する。次に、上記開口部をマスクとして活性層の表面をウェットエッチングし、リセス溝を形成する。次に、上記開口部からスペーサー膜を後退させるように、スペーサー膜のサイドエッチングを行う。次に、全面にAlを蒸着する。次に、リフトオフ法により不要なAl、レジスト膜を除去する。この結果、リセス溝の底面上に、Ｔ字型のAl電極が形成される。
Here, an example of a method for forming a T-shaped aluminum (Al) electrode will be described as a method for forming the T-shaped gate electrode.
First, an active layer is formed on a semiconductor substrate by an epitaxial growth method or the like. Next, a spacer film made of a silicon nitride film is formed on the active layer. Next, a source electrode and a drain electrode made of gold (Au) are formed on the spacer film. Next, an electron beam resist film and a lithography resist film are sequentially laminated on the entire surface. Next, the resist film for lithography is exposed and developed at a position between the source electrode and the drain electrode to form an opening pattern. Next, the electron beam resist film is irradiated with an electron beam at a position inside the opening pattern. Next, the resist film is exposed and developed to form an opening pattern. As a result, a resist opening pattern having a T-shaped cross section is formed between the source electrode and the drain electrode.
Next, the spacer film is selectively dry-etched using the resist opening pattern as a mask to form an opening of the spacer film. Next, using the opening as a mask, the surface of the active layer is wet-etched to form a recess groove. Next, side etching of the spacer film is performed so that the spacer film is retracted from the opening. Next, Al is vapor-deposited on the entire surface. Next, unnecessary Al and resist films are removed by a lift-off method. As a result, a T-shaped Al electrode is formed on the bottom surface of the recess groove.
次に、上記Al電極を覆うように、シリコン窒化膜からなるパッシベーション膜を形成する。次に、ソース電極、ドレイン電極の上に、Au配線を形成する。次に、Au配線の上に、エアブリッジ配線を形成する。次に、半導体基板の裏面を研削し、ワイヤボンディング等のアセンブリ工程を行う。次に、半導体基板の全面をモールド樹脂等で覆う。 Next, a passivation film made of a silicon nitride film is formed so as to cover the Al electrode. Next, Au wiring is formed on the source electrode and the drain electrode. Next, an air bridge wiring is formed on the Au wiring. Next, the back surface of the semiconductor substrate is ground and an assembly process such as wire bonding is performed. Next, the entire surface of the semiconductor substrate is covered with a mold resin or the like.
上述した方法により形成された半導体装置は、スペーサー膜として、シリコン窒化膜が用いられている。シリコン窒化膜は比誘電率が大きい（４程度）ため、隣接する電極間の素子容量が大きくなる。
また、上記形成方法において、スペーサー膜の開口部を形成する際には、ドライエッチングが行われる。このとき、半導体基板の表面に、プラズマ等によるダメージが与えられ、半導体基板の表面が酸化されることがある。そうすると、デバイス特性のばらつきが大きくなる。
In the semiconductor device formed by the above-described method, a silicon nitride film is used as the spacer film. Since the silicon nitride film has a large relative dielectric constant (about 4), the element capacitance between adjacent electrodes increases.
Further, in the above formation method, dry etching is performed when the opening of the spacer film is formed. At this time, the surface of the semiconductor substrate may be damaged by plasma or the like, and the surface of the semiconductor substrate may be oxidized. As a result, variations in device characteristics increase.
本発明は上記課題を解決するためになされたもので、半導体基板上にＴ字型電極を形成する半導体装置において、隣接する電極間の素子容量を小さくした構造を得ることを目的とする。
また、上記半導体装置の製造方法において、半導体基板の表面に与えられるダメージを低減し、デバイス特性のばらつきを抑制することを目的とする。
The present invention has been made to solve the above problems, and an object of the present invention is to obtain a structure in which an element capacitance between adjacent electrodes is reduced in a semiconductor device in which a T-shaped electrode is formed on a semiconductor substrate.
Another object of the method of manufacturing a semiconductor device is to reduce damage given to the surface of a semiconductor substrate and suppress variations in device characteristics.
本発明に係る半導体装置は、基板上に設けられ、断面形状がＴ字型であるＴ字型電極と、前記Ｔ字型電極の支持部分に接触し、多孔質系の有機膜、または有機系の高分子材料、またはボラジン系の高分子材料からなる第１絶縁膜とを有することを特徴とする。 A semiconductor device according to the present invention is provided on a substrate and is in contact with a T-shaped electrode having a T-shaped cross section and a supporting portion of the T-shaped electrode, and is a porous organic film, or an organic system And a first insulating film made of a borazine-based polymer material.
また、本発明に係る半導体装置の製造方法は、基板上に化合物半導体層を形成する工程と、前記化合物半導体層の上に、多孔質系の有機膜、または有機系の高分子材料、またはボラジン系の高分子材料からなる第１絶縁膜を形成する工程と、前記第１絶縁膜を選択的にエッチングして、前記第１絶縁膜の開口部を形成する工程と、前記開口部の底面に露出した前記化合物半導体層の表面を等方性エッチングして、溝を形成する工程と、前記溝の底面上に、Ｔ字型の断面形状を有し、支持部分が前記第１絶縁膜に接触するＴ字型電極を形成する工程とを含むことを特徴とする。
本発明のその他の特徴については、以下において詳細に説明する。
In addition, a method for manufacturing a semiconductor device according to the present invention includes a step of forming a compound semiconductor layer on a substrate, a porous organic film, an organic polymer material, or borazine on the compound semiconductor layer. A step of forming a first insulating film made of a polymer material, a step of selectively etching the first insulating film to form an opening of the first insulating film, and a bottom surface of the opening A step of isotropically etching the exposed surface of the compound semiconductor layer to form a groove; and a T-shaped cross-sectional shape on the bottom surface of the groove; and a supporting portion is in contact with the first insulating film Forming a T-shaped electrode.
Other features of the present invention are described in detail below.
本発明によれば、半導体基板上にＴ字型電極を形成する半導体装置において、隣接する電極間の素子容量を小さくした構造を得ることができる。また、上記半導体装置の製造方法において、半導体基板の表面に与えられるダメージを低減し、デバイス特性のばらつきを抑制することができる。 According to the present invention, in a semiconductor device in which a T-shaped electrode is formed on a semiconductor substrate, a structure in which the element capacitance between adjacent electrodes can be reduced. Further, in the method for manufacturing a semiconductor device, damage given to the surface of the semiconductor substrate can be reduced, and variations in device characteristics can be suppressed.
以下、図面を参照しながら本発明の実施の形態について説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals, and the description thereof is simplified or omitted.
実施の形態１．
本実施の形態に係る半導体装置の断面構造を図１に示す。
この半導体装置は、GaAsなどの化合物半導体基板（以下、単に「基板」という）上に形成されている。基板１の上に、活性層２が設けられている。活性層２の表面には、リセス溝３が設けられている。リセス溝３の底面上に、断面形状がＴ字型のアルミニウム（Al）電極（以下、「Al電極」という）４が設けられている。Al電極４のＴ字型の支持部分に接触するように、第１絶縁膜５が設けられている。
この膜は、比誘電率が２程度の低誘電率膜である。例えば、ポーラス（多孔質）系の有機膜、有機系の高分子材料、ボラジン系の高分子材料等が用いられている。上記低誘電率膜を用いることにより、Al電極４と、これに隣接するAl電極（図示しない）との間の素子容量（以下、「電極間容量」という）を低減させ、ばらつきを抑えることができる。
FIG. 1 shows a cross-sectional structure of the semiconductor device according to this embodiment.
This semiconductor device is formed on a compound semiconductor substrate (hereinafter simply referred to as “substrate”) such as GaAs. An
This film is a low dielectric constant film having a relative dielectric constant of about 2. For example, porous (porous) organic films, organic polymer materials, borazine polymer materials, and the like are used. By using the low dielectric constant film, the device capacitance between the
第１絶縁膜５の上で、Al電極４を覆うように、第２絶縁膜６が設けられている。この膜は、第１絶縁膜５と同様、比誘電率が２程度の低誘電率膜であり、ポーラス系の有機膜、有機系の高分子材料、ボラジン系の高分子材料等が用いられている。上記低誘電率膜を用いることにより、電極間容量を低減させ、ばらつきを抑えることができる。また、シリコン酸化膜を用いた場合と比較して、Al電極４の耐湿性を向上させることができる。
A second
活性層２の上で、第１絶縁膜５および第２絶縁膜６の左側に、ソース電極７ａが設けられている。その上面は、第１絶縁膜５の上面と第２絶縁膜６の上面との間に位置している。ソース電極７ａの上に、第１配線８ａが設けられている。活性層２の上で、第１絶縁膜５および第２絶縁膜６の右側に、ドレイン電極７ｂが設けられている。その上面は、第１絶縁膜５の上面と第２絶縁膜６の上面との間に位置している。ドレイン電極７ｂの上に、第１配線８ｂが設けられている。第２絶縁膜６の上面と、第１配線８ａ、８ｂの上面とは、ほぼ同じ高さとなっている。
On the
第１配線８ａ、８ｂの上に、それぞれ第２配線（エアブリッジ配線）９ａ、９ｂが設けられている。第２絶縁膜６の上に、第２配線９ａ、９ｂを覆うように、第３絶縁膜１０が設けられている。その上に、第４絶縁膜１１が設けられている。第３絶縁膜１０、第４絶縁膜１１は、電極パッド部およびスクライブライン（図示しない）以外の箇所を覆うように形成されている。
Second wires (air bridge wires) 9a and 9b are provided on the
上述した第３絶縁膜１０としては、比誘電率（εｒ）が２．５〜３．５程度の有機系高分子材料、例えば、ポリイミド等の膜が用いられている。この膜は、従来技術で用いられていたモールド樹脂（比誘電率４程度）と比較すると、比誘電率が小さい膜である。従って、第２配線９ａ−９ｂ間の素子容量（以下、「配線間容量」という）を低減させ、ばらつきを抑えることができる。
また、第４絶縁膜１１としては、触媒化学気相成長（Catalytic Chemical Vapor Deposition；以下、「Cat-CVD」という）法により形成したシリコン酸化膜が用いられている。Cat-CVD法により形成された膜は、緻密で化学耐性に優れ、表面保護膜として優れた性質を有している。このため、表面めっき配線（図示しない）のスクラッチによる外観不良を、効果的に抑制することができる。
As the third insulating
The fourth insulating
次に、図１に示した半導体装置の製造方法について説明する。
まず、図２に示すように、基板１の上に、エピタキシャル成長法等により活性層２を形成する。これは、GaAs等を含む化合物半導体層である。次に、リフトオフ法等を用いて、活性層２の上に、金（Au）からなるソース電極、ドレイン電極（図示しない）を形成する。次に、これらの電極と離間した位置で、活性層２の上に、第１絶縁膜５（ライナー膜）を１０〜１００ｎｍ程度の膜厚で形成する。この膜は、比誘電率が２程度の低誘電率膜である。例えば、ポーラス（多孔質）系の有機膜、有機系の高分子材料、ボラジン系の高分子材料等の膜を用いる。
次に、第１絶縁膜５の上に、電子ビーム用レジスト膜１２を１００〜２００ｎｍ程度の膜厚で形成する。その上に、フォトレジスト膜１３を５００〜２０００ｎｍ程度の膜厚で形成する。次に、フォトマスク１４を用いてリソグラフィを行い、フォトレジスト膜１３を露光する。
Next, a method for manufacturing the semiconductor device shown in FIG. 1 will be described.
First, as shown in FIG. 2, an
Next, an electron beam resist
次に、図２に示したフォトレジスト膜１３を現像する。この結果、図３に示すように、第１溝パターン１５が形成される。その底面には、電子ビーム用レジスト膜１２が露出している。次に、露出した電子ビーム用レジスト膜１２の表面に、選択的に電子ビームを照射し、現像する。この結果、第１溝パターン１５の底面に、第２溝パターン１６が形成される。第２溝パターン１６の底面には、第１絶縁膜５が露出している。
Next, the
次に、図３に示した第２溝パターン１６をマスクとして、第１絶縁膜５を選択的にエッチングする。この結果、図４に示すように、第１絶縁膜５の開口部１６ａが形成される。その底面には、活性層２が露出している。
上述したように、第１絶縁膜５（ライナー膜）として、ポーラス（多孔質）系の有機膜、有機系の高分子材料、ボラジン系の高分子材料等を形成した。これらの膜をドライエッチングする場合、シリコン窒化膜をエッチングする場合と比較して、エッチング時間を短くすることができる。このため、ライナー膜としてシリコン窒化膜を用いた場合よりも、オーバーエッチング時間を短くすることができる。これにより、基板１の表面に与えられるプラズマダメージを低減し、基板１表面の酸化を抑え、デバイス特性のばらつきを抑制することができる。
Next, the first insulating
As described above, as the first insulating film 5 (liner film), a porous (porous) organic film, an organic polymer material, a borazine polymer material, and the like were formed. When these films are dry-etched, the etching time can be shortened compared with the case of etching a silicon nitride film. For this reason, the overetching time can be shortened compared with the case where a silicon nitride film is used as the liner film. Thereby, the plasma damage given to the surface of the board |
次に、開口部１６ａの底面に露出した活性層２の表面をウェットエッチングする。この結果、図５に示すように、活性層２の表面が等方的にエッチングされ、リセス溝３が形成される。このとき、リセス溝３の幅は、開口部１６ａの幅よりも大きくなっている。つまり、リセス溝３の上に、第１絶縁膜５の端部が突き出した状態となっている。
また、スペーサー膜としてシリコン窒化膜を用いた場合は、電極間容量を低減させるために、シリコン窒化膜をサイドエッチングする必要があった。しかし、本実施の形態では、上述した低誘電率膜を用いているため、スペーサー膜をサイドエッチングする必要がない。これにより、電子ビーム用レジスト膜１２の浮き上がりによるゲート長ばらつきを抑制することができる。
Next, the surface of the
Further, when a silicon nitride film is used as the spacer film, it is necessary to side-etch the silicon nitride film in order to reduce the interelectrode capacitance. However, since the low dielectric constant film described above is used in this embodiment, it is not necessary to side-etch the spacer film. As a result, it is possible to suppress variations in gate length due to the floating of the electron beam resist
次に、図５に示した第１溝パターン１５、開口部１６ａ、リセス溝３の内部に、アルミニウム膜を蒸着する。このとき、リセス溝３の開口部１６ａよりも外側の部分には、アルミニウム膜は形成されない。次に、図５に示した電子ビーム用レジスト膜１２およびフォトレジスト膜１３を除去する。すると、第１溝パターン１５の外部に形成されたアルミニウム膜がリフトオフされる。この結果、図６に示すように、Ｔ字型の断面形状を有するAl電極４が形成される。このとき、Al電極４の支持部分は、第１絶縁膜５に接触している。
Next, an aluminum film is deposited inside the
次に、図６に示したAl電極４、第１絶縁膜５の上に、全面に第２絶縁膜を５００〜１０００ｎｍ程度の膜厚で形成する。この膜としては、第１絶縁膜５と同様に、ポーラス（多孔質）系の有機膜、有機系の高分子材料、ボラジン系の高分子材料等を用いる。
この結果、図７に示すように、Al電極４、ソース電極７ａ、ドレイン電極７ｂを覆うように、第２絶縁膜６が形成される。（これ以降の工程については、ソース電極７ａ、ドレイン電極７ｂを含めて図示する）
Next, a second insulating film is formed over the entire surface of the
As a result, as shown in FIG. 7, the second
次に、図８に示すように、第２絶縁膜６の上に、フォトレジスト膜１７を２０００〜３２００ｎｍ程度の膜厚で形成する。次に、フォトマスク１８をマスクとしてリソグラフィを行い、フォトレジスト膜１７を露光する。次に、フォトレジスト膜１７を現像して、レジストパターン（図示しない）を形成する。これをマスクとして、第２絶縁膜６を選択的にエッチングして、ソース電極７ａ、ドレイン電極７ｂの表面を露出させる。次に、全面にAuを蒸着する。次に、リフトオフ法により、不要なAuおよびレジストパターンを除去する。この結果、図９に示すように、ソース電極７ａの上に第１配線８ａが形成され、ドレイン電極７ｂの上に第１配線８ｂが形成される。
Next, as shown in FIG. 8, a
次に、図９に示した第１配線８ａ、８ｂ、第２絶縁膜６の上に、Au供給層を形成する。その上に、リソグラフィによりレジストパターンを形成する。その上に、Au層をめっきにより形成する。次に、上記レジストパターンを、アッシングまたは有機溶剤等により除去する。さらに、不要なAu層をミリングにより除去する。この結果、第１配線８ａ、８ｂの上に、それぞれ第２配線（エアブリッジ配線）が形成される。次に、第２絶縁膜６の上に、第２配線を覆うように、全面に第３絶縁膜を形成する。この膜は、比誘電率（εｒ）が２．５〜３．５程度となるポリイミド膜等の有機系高分子材料である。次に、第３絶縁膜の上に、第４絶縁膜を形成する。例えば、Cat-CVD法により、シリコン酸化膜を形成する。次に、第３絶縁膜、第４絶縁膜の上にレジストパターンを形成する。これをマスクとして第３絶縁膜、第４絶縁膜を選択的にエッチングし、パッド部、スクライブライン部以外の部分を除去する。この結果、図１に示した構造を得ることができる。
Next, an Au supply layer is formed on the
上述したように、第３絶縁膜１０として、比誘電率（εｒ）が２．５〜３．５程度となるポリイミド膜等の有機系高分子材料を形成するようにした。これにより、モールド樹脂（比誘電率４程度）を用いた場合と比較して、配線間容量を低減させ、ばらつきを抑えることができる。
また、第４絶縁膜１１として、Cat-CVD法によりシリコン酸化膜を形成するようにした。これにより、表面めっき配線（図示しない）を形成する際に、スクラッチによる外観不良を抑制することができる。
As described above, a third insulating
Further, as the fourth insulating
実施の形態２．
本実施の形態に係る半導体装置の断面構造を図１０に示す。本実施の形態では、実施の形態１と異なる点を中心に説明する。
活性層２の表面には、リセス溝３が設けられている。リセス溝３の側面に、側壁絶縁膜２５が設けられている。この膜は、比誘電率が２程度の低誘電率膜である。例えば、ポーラス系の有機膜、有機系の高分子材料、ボラジン系の高分子材料等が用いられている。
リセス溝３の底面上に、WSi膜１９、Au膜２０からなるゲート電極２１が設けられている。ゲート電極２１はＴ字型形状で、上部に窪みを有している。ゲート電極２１を覆うように、第２絶縁膜６が設けられている。
ゲート電極２１の支持部分は、側壁絶縁膜２５および第１絶縁膜５と接触している。また、ゲート電極２１を覆うように、第２絶縁膜６が形成されている。第１絶縁膜５、第２絶縁膜６は、実施の形態１と同様に、比誘電率が２程度の低誘電率膜である。例えば、ポーラス系の有機膜、有機系の高分子材料、ボラジン系の高分子材料等が用いられている。
その他の構成については、実施の形態１と同様であるので、説明を省略する。
FIG. 10 shows a cross-sectional structure of the semiconductor device according to this embodiment. In the present embodiment, a description will be given focusing on differences from the first embodiment.
A
On the bottom surface of the
The support portion of the
Since other configurations are the same as those in the first embodiment, description thereof is omitted.
上記構造とすることにより、ゲート電極２１と、これに隣接するゲート電極（図示しない）との間の素子容量（以下、「電極間容量」という）を低減させ、ばらつきを抑えることができる。また、ゲート電極２１の耐湿性を向上させることができる。
With the above structure, the element capacitance (hereinafter referred to as “interelectrode capacitance”) between the
次に、図１０に示した半導体装置の製造方法について説明する。
まず、図１１に示すように、基板１の上に、エピタキシャル成長法等により活性層２を形成する。その表面を選択的にエッチングして、リセス溝３を形成する。
Next, a method for manufacturing the semiconductor device shown in FIG. 10 will be described.
First, as shown in FIG. 11, an
次に、図１２に示すように、全面に第１絶縁膜５を１００〜４００ｎｍ程度の膜厚で形成する。この膜としては、ポーラス系の有機膜、有機系の高分子材料、ボラジン系の高分子材料等を用いる。次に、第１絶縁膜５の上に、フォトレジスト膜２２を５００〜１２００ｎｍ程度の膜厚で形成する。次に、フォトマスク２３をマスクとしてリソグラフィを行い、フォトレジスト膜２２を露光する。
Next, as shown in FIG. 12, the first insulating
次に、図１２に示したフォトレジスト膜２２を現像して、レジストパターンを形成する。次に、これをマスクとして、リセス溝３の上の第１絶縁膜５をエッチングする。この結果、図１３に示すように、ホールパターン２４が形成される。この後、図示しないが、フォトレジスト膜２２を除去する。
Next, the
次に、図１４に示すように、全面に、側壁絶縁膜２５を１００〜４００ｎｍ程度の膜厚で形成する。この膜としては、ポーラス系の有機膜、有機系の高分子材料、ボラジン系の高分子材料等を用いる。
Next, as shown in FIG. 14, a
次に、図１４に示した側壁絶縁膜２５を全面エッチバックする。この結果、図１５に示すように、リセス溝３の側面に、側壁絶縁膜２５が残存する。
Next, the entire
次に、図１６に示すように、全面にWSi膜１９、Au膜２０をスパッタ等により形成する。次に、Au膜２０の上に、フォトレジスト膜２６を１０００〜２４００ｎｍ程度の膜厚で形成する。次に、Au膜２０の上に、フォトレジスト膜２６を形成する。次に、フォトマスク２７をマスクとしてリソグラフィを行い、フォトレジスト膜２６を露光する。
Next, as shown in FIG. 16, a
次に、図１６に示したフォトレジスト膜２６を現像して、レジストパターン（図示しない）を形成する。これをマスクとしてAu膜２０、WSi膜１９を選択的にエッチングして、Ｔ字型のゲート電極を形成する。次に、フォトレジスト膜２６を有機溶剤により除去する。次に、ウェットエッチングにより、第１絶縁膜５を除去する。このとき、リセス溝３の側面には、側壁絶縁膜２５が残存している。
この結果、図１７に示すように、リセス溝３の底面上に、断面形状がＴ字型のゲート電極２１が形成される。これは、WSi膜１９、Au膜２０からなっている。ゲート電極２１の支持部分は、側壁絶縁膜２５に接触している。このような構造としたことにより、電極間容量を低減させ、ばらつきを抑えることができる。
Next, the
As a result, as shown in FIG. 17, the
この後、図１７に示したゲート電極２１を覆うように、実施の形態１と同様にして、第２絶縁膜を形成する。次に、実施の形態１と同様にして、ソース電極、ドレイン電極の上に、それぞれ第１配線を形成する。次に、第２配線、第３絶縁膜、第４絶縁膜を、実施の形態１と同様にして形成する。
この結果、図１０に示した構造を得ることができる。
Thereafter, a second insulating film is formed in the same manner as in the first embodiment so as to cover the
As a result, the structure shown in FIG. 10 can be obtained.
このとき、第３絶縁膜１０として、ポリイミド膜等の有機系高分子材料が用いるようにした。これにより、実施の形態１と同様に、配線間容量を低減させ、ばらつきを抑制することができる。
また、第４絶縁膜１１として、Cat-CVD法によりシリコン酸化膜を形成するようにした。これにより、実施の形態１と同様に、表面めっき配線（図示しない）を形成する際に、スクラッチによる外観不良を抑制することができる。
At this time, an organic polymer material such as a polyimide film was used as the third insulating
Further, as the fourth insulating
１ 半導体基板、２ 活性層、３ リセス溝、４ Al電極、５ 第１絶縁膜、６ 第２絶縁膜、７ａ ソース電極、７ｂ ドレイン電極、８ａ、８ｂ 第１配線、９ａ、９ｂ 第２配線、１０ 第３絶縁膜、１１ 第４絶縁膜、１９ ＷＳｉ膜、２０ Ａｕ膜、２１ ゲート電極、２５ 側壁絶縁膜。
DESCRIPTION OF
Claims (10)
前記Ｔ字型電極の支持部分に接触し、多孔質系の有機膜、または有機系の高分子材料、またはボラジン系の高分子材料からなる第１絶縁膜と、
を有することを特徴とする半導体装置。 A T-shaped electrode provided on a substrate and having a T-shaped cross section;
A first insulating film made of a porous organic film, an organic polymer material, or a borazine-based polymer material in contact with the supporting portion of the T-shaped electrode;
A semiconductor device comprising:
前記化合物半導体層の上に、多孔質系の有機膜、または有機系の高分子材料、またはボラジン系の高分子材料からなる第１絶縁膜を形成する工程と、
前記第１絶縁膜を選択的にエッチングして、前記第１絶縁膜の開口部を形成する工程と、
前記開口部の底面に露出した前記化合物半導体層の表面を等方性エッチングして、溝を形成する工程と、
前記溝の底面上に、Ｔ字型の断面形状を有し、支持部分が前記第１絶縁膜に接触するＴ字型電極を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 Forming a compound semiconductor layer on the substrate;
Forming a first insulating film made of a porous organic film, an organic polymer material, or a borazine-based polymer material on the compound semiconductor layer;
Selectively etching the first insulating film to form an opening of the first insulating film;
Forming a groove by isotropically etching the surface of the compound semiconductor layer exposed at the bottom of the opening;
Forming a T-shaped electrode having a T-shaped cross-sectional shape on the bottom surface of the groove and having a supporting portion in contact with the first insulating film;
A method for manufacturing a semiconductor device, comprising:
前記化合物半導体層の表面に溝を形成する工程と、
前記溝の外側で、前記化合物半導体層の上に、多孔質系の有機膜、または有機系の高分子材料、またはボラジン系の高分子材料からなる第１絶縁膜を形成する工程と、
前記溝の側面に、多孔質系の有機膜、または有機系の高分子材料、またはボラジン系の高分子材料からなる側壁絶縁膜を形成する工程と、
前記溝の底面上に、Ｔ字型の断面形状を有し、支持部分が前記側壁絶縁膜に接触するＴ字型電極を形成する工程と、
前記第１絶縁膜を除去する工程と、
を含むことを特徴とする半導体装置の製造方法。 Forming a compound semiconductor layer on the substrate;
Forming a groove in the surface of the compound semiconductor layer;
Forming a first insulating film made of a porous organic film, an organic polymer material, or a borazine-based polymer material on the compound semiconductor layer outside the groove;
Forming a sidewall insulating film made of a porous organic film, an organic polymer material, or a borazine-based polymer material on a side surface of the groove;
Forming a T-shaped electrode having a T-shaped cross-sectional shape on the bottom surface of the groove and having a support portion in contact with the sidewall insulating film;
Removing the first insulating film;
A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005242981A JP2007059613A (en) | 2005-08-24 | 2005-08-24 | Semiconductor device and method of manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005242981A JP2007059613A (en) | 2005-08-24 | 2005-08-24 | Semiconductor device and method of manufacturing same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007059613A true JP2007059613A (en) | 2007-03-08 |
Family
ID=37922839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005242981A Pending JP2007059613A (en) | 2005-08-24 | 2005-08-24 | Semiconductor device and method of manufacturing same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007059613A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010010489A (en) * | 2008-06-27 | 2010-01-14 | Fujitsu Ltd | Semiconductor device and method of manufacturing the same |
| JP2010251370A (en) * | 2009-04-10 | 2010-11-04 | Nec Corp | Semiconductor device and method for manufacturing the same |
| JP2016086167A (en) * | 2014-10-24 | 2016-05-19 | 蘇州能訊高能半導体有限公司Ｄｙｎａｘ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． | Semiconductor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001313270A (en) * | 2000-02-22 | 2001-11-09 | Matsushita Electric Ind Co Ltd | Method for processing organic material film and method for manufacturing semiconductor device |
| JP2004063492A (en) * | 2002-07-24 | 2004-02-26 | Nippon Telegr & Teleph Corp <Ntt> | Method of manufacturing semiconductor device |
| JP2004266266A (en) * | 2003-02-10 | 2004-09-24 | Matsushita Electric Ind Co Ltd | Field effect transistor, integrated circuit device using it, and switch circuit |
| JP2005085962A (en) * | 2003-09-08 | 2005-03-31 | National Institute Of Advanced Industrial & Technology | Low dielectric constant insulating material and semiconductor device using the same |
-
2005
- 2005-08-24 JP JP2005242981A patent/JP2007059613A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001313270A (en) * | 2000-02-22 | 2001-11-09 | Matsushita Electric Ind Co Ltd | Method for processing organic material film and method for manufacturing semiconductor device |
| JP2004063492A (en) * | 2002-07-24 | 2004-02-26 | Nippon Telegr & Teleph Corp <Ntt> | Method of manufacturing semiconductor device |
| JP2004266266A (en) * | 2003-02-10 | 2004-09-24 | Matsushita Electric Ind Co Ltd | Field effect transistor, integrated circuit device using it, and switch circuit |
| JP2005085962A (en) * | 2003-09-08 | 2005-03-31 | National Institute Of Advanced Industrial & Technology | Low dielectric constant insulating material and semiconductor device using the same |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010010489A (en) * | 2008-06-27 | 2010-01-14 | Fujitsu Ltd | Semiconductor device and method of manufacturing the same |
| JP2010251370A (en) * | 2009-04-10 | 2010-11-04 | Nec Corp | Semiconductor device and method for manufacturing the same |
| JP2016086167A (en) * | 2014-10-24 | 2016-05-19 | 蘇州能訊高能半導体有限公司Ｄｙｎａｘ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4845872B2 (en) | Semiconductor device having MIS structure and manufacturing method thereof | |
| US7696531B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5162823B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| KR101583094B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2007059613A (en) | Semiconductor device and method of manufacturing same | |
| JP4768996B2 (en) | Field effect transistor and method of manufacturing the same | |
| US20110291203A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH0661266A (en) | Semiconductor device and its manufacture | |
| JP2007165638A (en) | Semiconductor device and its manufacturing method | |
| JP4339736B2 (en) | Manufacturing method of semiconductor device | |
| US9859205B2 (en) | Semiconductor device having an airbridge and method of fabricating the same | |
| JP2010067650A (en) | Semiconductor device, manufacturing method for the semiconductor device, and power module | |
| JP2003100775A (en) | Semiconductor device and manufacturing method thereof | |
| US7517761B2 (en) | Method for manufacturing semiconductor device | |
| US11094792B2 (en) | Manufacturing method of split gate structure and split gate structure | |
| JP2010087063A (en) | Semiconductor device, and method of manufacturing the same | |
| JP2001053083A (en) | Field-effect transistor and manufacture thereof | |
| US6300190B1 (en) | Method for fabricating semiconductor integrated circuit device | |
| JP2008021766A (en) | Field effect transistor, and its manufacturing method | |
| US20090146204A1 (en) | Semiconductor device and method of fabricating the same | |
| JP2004055677A (en) | Gate electrode of field effect transistor and methodof manufacturing the same | |
| KR100780637B1 (en) | Method for forming semiconductor device | |
| JP2010067691A (en) | Compound semiconductor device and method for manufacturing same | |
| JP2001102570A (en) | Semiconductor transistor and manufacturing method therefor | |
| KR101060700B1 (en) | Formation of Ipyrom Cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080724 |
|
| A977 | Report on retrieval |
Effective date: 20110829 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20110906 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120131 |