JP2007058849A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2007058849A
JP2007058849A JP2006204229A JP2006204229A JP2007058849A JP 2007058849 A JP2007058849 A JP 2007058849A JP 2006204229 A JP2006204229 A JP 2006204229A JP 2006204229 A JP2006204229 A JP 2006204229A JP 2007058849 A JP2007058849 A JP 2007058849A
Authority
JP
Japan
Prior art keywords
insulating layer
substrate
layer
conductive layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006204229A
Other languages
Japanese (ja)
Other versions
JP2007058849A5 (en
JP4845623B2 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Ryosuke Watanabe
了介 渡邊
Jun Koyama
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006204229A priority Critical patent/JP4845623B2/en
Publication of JP2007058849A publication Critical patent/JP2007058849A/en
Publication of JP2007058849A5 publication Critical patent/JP2007058849A5/ja
Application granted granted Critical
Publication of JP4845623B2 publication Critical patent/JP4845623B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device that is improved in reliability by improving the strength, and to provide a semiconductor device realized of turning into high-value added by improving the strength. <P>SOLUTION: The method for manufacturing the semiconductor device comprises steps of forming a transistor on a first substrate; forming a first insulating layer on the transistor; forming a first conductive layer, connected to the source or drain of the transistor via an opening part provided in the first insulating layer; forming a second insulating layer separated from a second substrate on the first insulating layer and the first conductive layer; and disposing a third substrate, having an anisotropic conductive layer and a second conductive layer which functions as an antenna on the second insulating layer, to electrically connect the first conductive layer to the second conductive layer through the anisotropic conductive layer. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体装置に関する。半導体装置とは、トランジスタを含むものである。 The present invention relates to a semiconductor device. A semiconductor device includes a transistor.

近年、非接触でデータの送信と受信を行うことが可能な半導体装置の開発が進められている。このような半導体装置は、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）、ＲＦチップ、ＲＦタグ、ＩＣチップ、ＩＣタグ、ＩＣラベル、無線チップ、無線タグ、電子チップ、電子タグ、無線プロセッサ、無線メモリ等と呼ばれ（例えば、特許文献１参照）、既に一部の分野において、導入が開始されている。なお、非接触でデータの送信と受信を行うことが可能な半導体装置は、トランジスタとアンテナの両者が設けられた基板を用いる場合と、トランジスタが設けられた第１の基板とアンテナが設けられた第２の基板を用いる場合の２つに大別される。
特開２００４−２８２０５０号公報 In recent years, development of semiconductor devices capable of transmitting and receiving data without contact has been underway. Such a semiconductor device is called an RFID (Radio Frequency IDentification), an RF chip, an RF tag, an IC chip, an IC tag, an IC label, a wireless chip, a wireless tag, an electronic chip, an electronic tag, a wireless processor, a wireless memory, or the like. (For example, refer to Patent Document 1), introduction has already begun in some fields. Note that a semiconductor device capable of transmitting and receiving data without contact includes a case where a substrate provided with both a transistor and an antenna is used, and a case where a first substrate provided with a transistor and an antenna are provided. It is roughly divided into two cases in which the second substrate is used.
JP 2004-282050 A

本発明は、強度を向上させることにより、信頼性を向上させた半導体装置を提供することを課題とする。また、強度を向上させることにより、高付加価値化を実現した半導体装置を提供することを課題とする。また、本発明は、生産性を向上させることを目的とする。 An object of the present invention is to provide a semiconductor device with improved reliability by improving strength. It is another object of the present invention to provide a semiconductor device that achieves high added value by improving strength. Another object of the present invention is to improve productivity.

本発明の半導体装置は、複数のトランジスタを含む積層体と、導電層が設けられた基板との間に、１０μｍ〜３００μｍの厚さの絶縁層（保護層、バッファ層ともいう）を設けることを特徴とする。上記特徴により、強度を向上させ、信頼性を向上させることができる。また、強度の向上により、信頼性の向上、高付加価値化を実現することができる。 In the semiconductor device of the present invention, an insulating layer (also referred to as a protective layer or a buffer layer) with a thickness of 10 μm to 300 μm is provided between a stacked body including a plurality of transistors and a substrate provided with a conductive layer. Features. With the above characteristics, strength can be improved and reliability can be improved. In addition, improvement in strength makes it possible to improve reliability and increase added value.

本発明の半導体装置は、トランジスタと、トランジスタ上に設けられた第１の絶縁層と、第１の絶縁層に設けられた開口部を介して、トランジスタのソース又はドレインに接続された第１の導電層と、第１の絶縁層と第１の導電層上に設けられた第２の絶縁層と、第２の絶縁層上に設けられた第２の導電層と、第２の絶縁層と第２の導電層上に設けられた基板とを有する。第１の導電層は、第２の絶縁層に設けられた開口部を介して、第２の導電層に電気的に接続されている。また、第２の絶縁層の厚さは、１０μｍ乃至３００μｍである。より好ましくは、５０μｍ乃至３００μｍである。 The semiconductor device of the present invention includes a transistor, a first insulating layer provided over the transistor, and a first insulating layer connected to the source or drain of the transistor through an opening provided in the first insulating layer. A conductive layer; a first insulating layer; a second insulating layer provided on the first conductive layer; a second conductive layer provided on the second insulating layer; and a second insulating layer; And a substrate provided over the second conductive layer. The first conductive layer is electrically connected to the second conductive layer through an opening provided in the second insulating layer. The thickness of the second insulating layer is 10 μm to 300 μm. More preferably, it is 50 μm to 300 μm.

上記構成において、第１の導電層は、ソース配線又はドレイン配線に相当する。また、第２の導電層は、接続配線として機能する。また、第２の導電層は、アンテナとして機能する。また、第２の絶縁層（保護層、バッファ層ともいう）は、シリコーン、ポリエチレン、ポリプロピレン、ポリスチレン、アクリル、ポリ塩化ビニル、ポリアセタール、ポリアミド、ポリカーボネート、ポリブチレンテレフタレート、ポリエチレンナフタレート、ポリエチレンテレフタレート、ポリサルフォン、ポリエーテルサルフォン、ポリフェニレンサルファイド、ポリアミドイミド、ポリメチルペンテン、フェノール、ユリア、メラミン、エポキシ、ジアリルフタレート、ポリイミド又はポリウレタンである。 In the above structure, the first conductive layer corresponds to a source wiring or a drain wiring. The second conductive layer functions as a connection wiring. Further, the second conductive layer functions as an antenna. The second insulating layer (also referred to as protective layer or buffer layer) is made of silicone, polyethylene, polypropylene, polystyrene, acrylic, polyvinyl chloride, polyacetal, polyamide, polycarbonate, polybutylene terephthalate, polyethylene naphthalate, polyethylene terephthalate, polysulfone. , Polyethersulfone, polyphenylene sulfide, polyamideimide, polymethylpentene, phenol, urea, melamine, epoxy, diallyl phthalate, polyimide or polyurethane.

本発明の半導体装置の作製方法は、第１の基板上にトランジスタを形成する工程と、トランジスタ上に第１の絶縁層を形成する工程と、第１の絶縁層に設けられた開口部を介して、トランジスタのソース又はドレインに接続された第１の導電層を形成する工程と、第１の絶縁層と第２の絶縁層が接着するように、第１の絶縁層上に第２の絶縁層が設けられた第２の基板を配置する工程と、第１の基板、第１の絶縁層、第１の導電層及び第２の絶縁層を基板から分離する工程と、第２の絶縁層上に、異方性導電層とアンテナとして機能する第２の導電層が設けられた第３の基板を配置して、異方性導電層を介して第１の導電層と第２の導電層を電気的に接続させる工程を含むことを特徴とする。 A method for manufacturing a semiconductor device of the present invention includes a step of forming a transistor over a first substrate, a step of forming a first insulating layer over the transistor, and an opening provided in the first insulating layer. Forming a first conductive layer connected to a source or a drain of the transistor and a second insulating layer on the first insulating layer so that the first insulating layer and the second insulating layer are bonded to each other. Disposing a second substrate provided with a layer; separating the first substrate, the first insulating layer, the first conductive layer, and the second insulating layer from the substrate; and a second insulating layer. A third substrate provided with an anisotropic conductive layer and a second conductive layer functioning as an antenna is disposed over the first conductive layer and the second conductive layer with the anisotropic conductive layer interposed therebetween. Including a step of electrically connecting the two.

本発明の半導体装置の作製方法は、第１の基板上にトランジスタを形成する工程と、トランジスタ上に第１の絶縁層を形成する工程と、第１の絶縁層に設けられた開口部を介して、トランジスタのソース又はドレインに接続された第１の導電層を形成する工程と、第１の絶縁層と第２の絶縁層が接着するように、第１の絶縁層上に第２の絶縁層が設けられた第２の基板を配置する工程と、第１の基板、第１の絶縁層、第１の導電層及び第２の絶縁層を基板から分離する工程と、第２の絶縁層上に、突起電極、異方性導電層及びアンテナとして機能する第２の導電層が設けられた第３の基板を配置して、突起電極及び異方性導電層を介して第１の導電層と第２の導電層を電気的に接続させる工程を含むことを特徴とする。 A method for manufacturing a semiconductor device of the present invention includes a step of forming a transistor over a first substrate, a step of forming a first insulating layer over the transistor, and an opening provided in the first insulating layer. Forming a first conductive layer connected to a source or a drain of the transistor and a second insulating layer on the first insulating layer so that the first insulating layer and the second insulating layer are bonded to each other. Disposing a second substrate provided with a layer; separating the first substrate, the first insulating layer, the first conductive layer, and the second insulating layer from the substrate; and a second insulating layer. A third substrate provided with a protruding electrode, an anisotropic conductive layer, and a second conductive layer functioning as an antenna is disposed over the first conductive layer via the protruding electrode and the anisotropic conductive layer. And a step of electrically connecting the second conductive layer.

上記構成を有する本発明により、強度を向上させ、信頼性を向上させた半導体装置を提供することができる。また、強度の向上により、高付加価値化を実現した半導体装置を提供することができる。また、上記構成を有する本発明により、生産性を向上させた半導体装置の作製方法を提供することができる。 According to the present invention having the above structure, a semiconductor device with improved strength and improved reliability can be provided. In addition, a semiconductor device that realizes high added value can be provided by improving the strength. Further, according to the present invention having the above structure, a method for manufacturing a semiconductor device with improved productivity can be provided.

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下の説明において、同じものを指す符号は異なる図面間で共通して用いる。 Embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in the following description, the same reference numerals are used in different drawings.

（実施の形態１）
本発明の半導体装置とその作製方法について、図１、２の断面図と図３、４の上面図を参照して説明する。なお、図１（Ａ）は図３（Ａ）、図１（Ｂ）は図３（Ｂ）、図２（Ａ）は図３（Ｃ）、図２（Ｂ）は図４（Ｃ）の上面図の点Ａから点Ｂの断面図である。 (Embodiment 1)
A semiconductor device of the present invention and a manufacturing method thereof will be described with reference to cross-sectional views of FIGS. 1 and 2 and top views of FIGS. 1A is shown in FIG. 3A, FIG. 1B is shown in FIG. 3B, FIG. 2A is shown in FIG. 3C, and FIG. 2B is shown in FIG. It is sectional drawing from the point A of the top view to the point B. FIG.

まず、基板１０の一方の面上に、絶縁層１１を形成する（図１（Ａ）参照）。次に、絶縁層１１上に剥離層１２を形成する。続いて、剥離層１２上に絶縁層１３を形成する。 First, the insulating layer 11 is formed over one surface of the substrate 10 (see FIG. 1A). Next, the peeling layer 12 is formed over the insulating layer 11. Subsequently, an insulating layer 13 is formed on the release layer 12.

基板１０は、ガラス基板、プラスチック基板、シリコン基板、石英基板等である。好適には、基板１０として、ガラス基板又はプラスチック基板を用いるとよい。ガラス基板とプラスチック基板は、１辺が１メートル以上のものを作成することが容易であり、また、四角形状等の所望の形状のものを作成することが容易であるからである。これは、例えば、四角形状で、１辺が１メートル以上のガラス基板やプラスチック基板を用いると、生産性を大幅に向上させることができるからである。このような利点は、円形で、最大で直径が３０センチ程度のシリコン基板を用いる場合と比較すると、大きな優位点である。 The substrate 10 is a glass substrate, a plastic substrate, a silicon substrate, a quartz substrate, or the like. Preferably, a glass substrate or a plastic substrate is used as the substrate 10. This is because it is easy to create a glass substrate and a plastic substrate having a side of 1 meter or more, and it is easy to create a desired shape such as a square shape. This is because, for example, when a glass substrate or a plastic substrate having a square shape and one side of 1 meter or more is used, the productivity can be greatly improved. Such an advantage is a great advantage as compared with the case of using a circular silicon substrate having a diameter of about 30 cm at the maximum.

絶縁層１１、１３は、プラズマＣＶＤ法やスパッタリング法等により、珪素の酸化物、珪素の窒化物、窒素を含む珪素の酸化物、酸素を含む珪素の窒化物などを形成する。絶縁層１１は、基板１０からの不純物元素が上層に侵入してしまうことを防止する役目を担う。但し、絶縁層１１は、必要がなければ、形成しなくてもよい。 The insulating layers 11 and 13 are formed of silicon oxide, silicon nitride, silicon oxide containing nitrogen, silicon nitride containing oxygen, or the like by a plasma CVD method, a sputtering method, or the like. The insulating layer 11 serves to prevent the impurity element from the substrate 10 from entering the upper layer. However, the insulating layer 11 may not be formed if it is not necessary.

剥離層１２は、プラズマＣＶＤ法やスパッタリング法等により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる層を、単層又は積層して形成する。剥離層１２として、珪素を含む層を形成する場合、この層の結晶構造は、非晶質、微結晶、多結晶のいずれでもよい。 The release layer 12 is formed by tungsten (W), molybdenum (Mo), titanium (Ti), tantalum (Ta), niobium (Nb), nickel (Ni), cobalt (Co), zirconium, etc. by plasma CVD or sputtering. An element selected from (Zr), zinc (Zn), ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir), silicon (Si) or the element as a main component A layer made of an alloy material or a compound material is formed as a single layer or a stacked layer. When a layer containing silicon is formed as the peeling layer 12, the crystal structure of this layer may be any of amorphous, microcrystalline, and polycrystalline.

剥離層１２が単層構造の場合、好ましくは、タングステン、モリブデン、タングステンとモリブデンの混合物、タングステンの酸化物、タングステンの酸化窒化物、タングステンの窒化酸化物、モリブデンの酸化物、モリブデンの酸化窒化物、モリブデンの窒化酸化物、タングステンとモリブデンの混合物の酸化物、タングステンとモリブデンの混合物の酸化窒化物、タングステンとモリブデンの混合物の窒化酸化物のいずれかを含む層を形成する。 When the separation layer 12 has a single-layer structure, preferably tungsten, molybdenum, a mixture of tungsten and molybdenum, tungsten oxide, tungsten oxynitride, tungsten nitride oxide, molybdenum oxide, molybdenum oxynitride Forming a layer containing any one of molybdenum nitride oxide, oxide of tungsten and molybdenum mixture, oxynitride of tungsten and molybdenum mixture, and nitride oxide of tungsten and molybdenum mixture.

剥離層１２が積層構造の場合、好ましくは、１層目として、タングステン、モリブデン、タングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステンの酸化物、モリブデンの酸化物、タングステンとモリブデンの混合物の酸化物、タングステンの酸化窒化物、モリブデンの酸化窒化物、タングステンとモリブデンの混合物の酸化窒化物を形成する。 In the case where the separation layer 12 has a stacked structure, preferably, a first layer is formed using tungsten, molybdenum, and a mixture containing tungsten and molybdenum, and a second layer is formed using tungsten oxide, molybdenum oxide, and tungsten. Oxide of molybdenum mixture, tungsten oxynitride, molybdenum oxynitride, oxynitride of tungsten and molybdenum mixture.

なお、剥離層１２として、タングステンとタングステンの酸化物の積層構造を形成する場合、まず、剥離層１２としてタングステンを含む層を形成し、その上層の絶縁層１３として、珪素の酸化物を含む層を形成することにより、タングステンを含む層と珪素の酸化物を含む層との間に、タングステンの酸化物を含む層が形成されることを活用してもよい。また、タングステンの窒化物、タングステンの酸化窒化物、タングステンの酸化窒化物を含む層等を形成する場合も同様であり、タングステンを含む層を形成後、その上層に珪素の窒化物を含む層、酸素を含む窒化珪素層、窒素を含む酸化珪素層を形成するとよい。 Note that in the case where a stacked structure of tungsten and a tungsten oxide is formed as the separation layer 12, first, a layer containing tungsten is formed as the separation layer 12, and a layer containing silicon oxide is formed as the insulating layer 13 thereabove. It may be used that a layer containing a tungsten oxide is formed between a layer containing tungsten and a layer containing silicon oxide. The same applies to the case of forming a tungsten nitride, a tungsten oxynitride, a layer containing tungsten oxynitride, etc., and after forming a layer containing tungsten, a layer containing silicon nitride on the upper layer, A silicon nitride layer containing oxygen and a silicon oxide layer containing nitrogen are preferably formed.

次に、絶縁層１３上に複数のトランジスタ１４を形成する。この工程では、複数のトランジスタ１４として、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を形成する。 Next, a plurality of transistors 14 are formed over the insulating layer 13. In this step, thin film transistors are formed as the plurality of transistors 14.

複数のトランジスタ１４の各々は、半導体層５０、ゲート絶縁層（単に絶縁層ともいう）５１、ゲート（ゲート電極ともいう）である導電層５２を有する。半導体層５０は、ソース又はドレインとして機能する不純物領域５３、５４、チャネル形成領域５５を有する。不純物領域５３、５４には、Ｎ型を付与する不純物元素（例えばリン（Ｐ）、砒素（Ａｓ））、又はＰ型を付与する不純物元素（例えばボロン（Ｂ））が添加されている。不純物領域５４は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域である。 Each of the plurality of transistors 14 includes a semiconductor layer 50, a gate insulating layer (also simply referred to as an insulating layer) 51, and a conductive layer 52 that is a gate (also referred to as a gate electrode). The semiconductor layer 50 includes impurity regions 53 and 54 that function as a source or a drain, and a channel formation region 55. An impurity element imparting N-type (for example, phosphorus (P) or arsenic (As)) or an impurity element imparting P-type (for example, boron (B)) is added to the impurity regions 53 and 54. The impurity region 54 is an LDD (Lightly Doped Drain) region.

なお、複数のトランジスタ１４の各々は、半導体層５０上にゲート絶縁層５１が設けられ、ゲート絶縁層５１上に導電層５２が設けられたトップゲート型、導電層５２上にゲート絶縁層５１が設けられ、ゲート絶縁層５１上に半導体層５０が設けられたボトムゲート型のどちらのタイプでもよい。また、複数のトランジスタ１４から選択された１つ又は複数のトランジスタは、ゲート電極が２つ以上、チャネル形成領域が２つ以上あるマルチゲート型のトランジスタでもよい。 Note that each of the plurality of transistors 14 is a top gate type in which a gate insulating layer 51 is provided on the semiconductor layer 50 and a conductive layer 52 is provided on the gate insulating layer 51, and the gate insulating layer 51 is provided on the conductive layer 52. Any of the bottom gate type in which the semiconductor layer 50 is provided on the gate insulating layer 51 may be used. Further, the one or more transistors selected from the plurality of transistors 14 may be multi-gate transistors having two or more gate electrodes and two or more channel formation regions.

また、図示する構成では、基板１０上に複数のトランジスタ１４のみを形成しているが、本発明はこの構成に制約されない。基板１０上に設ける素子は、半導体装置の用途によって適宜調整するとよい。例えば、非接触でデータの送信と受信を行う機能を有する場合、基板１０上に複数のトランジスタのみ、又は基板１０上に複数のトランジスタとアンテナとして機能する導電層を形成するとよい。また、データを記憶する機能を有する場合、基板１０上に複数のトランジスタと記憶素子（例えば、トランジスタ、メモリトランジスタ等）を形成するとよい。また、回路を制御する機能や信号を生成する機能等を有する場合（例えば、ＣＰＵ、信号生成回路等）、基板１０上にトランジスタを形成するとよい。また、上記以外にも、必要に応じて、抵抗素子や容量素子などの他の素子を形成するとよい。 In the illustrated configuration, only the plurality of transistors 14 are formed on the substrate 10, but the present invention is not limited to this configuration. Elements provided over the substrate 10 may be appropriately adjusted depending on the use of the semiconductor device. For example, in the case of having a function of transmitting and receiving data without contact, a plurality of transistors may be formed over the substrate 10 or a plurality of transistors and a conductive layer functioning as an antenna may be formed over the substrate 10. In the case of having a function of storing data, a plurality of transistors and memory elements (eg, transistors and memory transistors) may be formed over the substrate 10. In the case where the circuit has a function of controlling a circuit, a function of generating a signal, or the like (eg, a CPU, a signal generation circuit, or the like), a transistor may be formed over the substrate 10. In addition to the above, other elements such as a resistance element and a capacitor element may be formed as necessary.

次に、複数のトランジスタ１４上に、絶縁層１５〜１７を形成する。絶縁層１５〜１７は、プラズマＣＶＤ法、スパッタリング法、ＳＯＧ（スピン オン グラス）法、液滴吐出法等を用いて、珪素の酸化物、珪素の窒化物、ポリイミド、アクリル、シリコーン、シロキサン等を用いて形成する。シロキサンは、例えば、シリコンと酸素との結合で骨格構造が構成され、置換基に、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）、フルオロ基、又は少なくとも水素を含む有機基とフルオロ基を用いたものである。 Next, insulating layers 15 to 17 are formed over the plurality of transistors 14. The insulating layers 15 to 17 are formed of silicon oxide, silicon nitride, polyimide, acrylic, silicone, siloxane, etc. by using a plasma CVD method, a sputtering method, an SOG (spin on glass) method, a droplet discharge method, or the like. Use to form. Siloxane has, for example, a skeleton structure formed of a bond of silicon and oxygen, and has an organic group containing at least hydrogen (eg, an alkyl group or aromatic hydrocarbon), a fluoro group, or an organic group containing at least hydrogen as a substituent. A fluoro group is used.

なお、上記の構成では、複数のトランジスタ１４上に３層の絶縁層（絶縁層１５〜１７）を形成しているが、本発明はこの構成に制約されない。複数のトランジスタ１４上に設けられる絶縁層の数は制約されない。 In the above configuration, three insulating layers (insulating layers 15 to 17) are formed over the plurality of transistors 14, but the present invention is not limited to this configuration. The number of insulating layers provided on the plurality of transistors 14 is not limited.

次に、絶縁層１５〜１７に開口部を形成して、複数のトランジスタ１４の各々のソース（ソース領域、ソース電極ともいう）、又はドレイン（ドレイン領域、ドレイン電極ともいう）に接続された導電層１８〜２５を形成する（図１（Ａ）、図３（Ａ）参照）。導電層１８〜２５は、プラズマＣＶＤ法、スパッタリング法、蒸着法、めっき法等により、チタン（Ｔｉ）、アルミニウム（Ａｌ）等から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。導電層１８〜２５は、ソース配線又はドレイン配線として機能する。 Next, openings are formed in the insulating layers 15 to 17, and the conductive layers connected to the sources (also referred to as source regions and source electrodes) or the drains (also referred to as drain regions and drain electrodes) of the plurality of transistors 14. Layers 18 to 25 are formed (see FIGS. 1A and 3A). The conductive layers 18 to 25 are elements selected from titanium (Ti), aluminum (Al), or the like by a plasma CVD method, a sputtering method, a vapor deposition method, a plating method, or the like, or an alloy material containing these elements as a main component or The compound material is formed as a single layer or a stacked layer. The conductive layers 18 to 25 function as source wirings or drain wirings.

次に、絶縁層１７と導電層１８〜２５上に、絶縁層３２（保護層、バッファ層ともいう）を設ける（図１（Ｂ）、図３（Ｂ）参照）。絶縁層３２は、プラズマＣＶＤ法、スパッタリング法、ＳＯＧ（スピン オン グラス）法、液滴吐出法等を用いて１０μｍ〜３００μｍ、好ましくは５０μｍ〜３００μｍ、より好ましくは１００〜３００μｍの厚さになるように、単層又は積層で形成する。なお、絶縁層３２には、開口部３３〜３６が設けられている。絶縁層３２は、シリコーン、ポリエチレン、ポリプロピレン、ポリスチレン、ＡＳ樹脂、ＡＢＳ樹脂（アクリルニトリル、ブタジエン、スチレンの三つが重合した樹脂）、アクリル樹脂、ポリ塩化ビニル、ポリアセタール、ポリアミド、ポリカーボネート、変性ポリフェニレンエーテル、ポリブチレンテレフタレート、ポリエチレンナフタレート、ポリエチレンテレフタレート、ポリサルフォン、ポリエーテルサルフォン、ポリフェニレンサルファイド、ポリアミドイミド、ポリメチルペンテン、フェノール樹脂、ユリア樹脂、メラミン樹脂、エポキシ樹脂、ジアリルフタレート樹脂、不飽和ポリエステル樹脂、ポリイミド、ポリウレタン等の材料により形成する。 Next, the insulating layer 32 (also referred to as a protective layer or a buffer layer) is provided over the insulating layer 17 and the conductive layers 18 to 25 (see FIGS. 1B and 3B). The insulating layer 32 is formed to have a thickness of 10 μm to 300 μm, preferably 50 μm to 300 μm, more preferably 100 to 300 μm using a plasma CVD method, a sputtering method, an SOG (spin on glass) method, a droplet discharge method, or the like. Further, it is formed as a single layer or a stacked layer. The insulating layer 32 is provided with openings 33 to 36. The insulating layer 32 is made of silicone, polyethylene, polypropylene, polystyrene, AS resin, ABS resin (resin in which three of acrylonitrile, butadiene and styrene are polymerized), acrylic resin, polyvinyl chloride, polyacetal, polyamide, polycarbonate, modified polyphenylene ether, Polybutylene terephthalate, polyethylene naphthalate, polyethylene terephthalate, polysulfone, polyethersulfone, polyphenylene sulfide, polyamideimide, polymethylpentene, phenol resin, urea resin, melamine resin, epoxy resin, diallyl phthalate resin, unsaturated polyester resin, polyimide It is made of a material such as polyurethane.

絶縁層３２の厚さは、半導体装置の用途、半導体装置の用途に必要な強度、半導体装置に必要な信頼性に応じて、適宜決定される。半導体装置の強度を向上するためには、絶縁層３２の厚さはより厚くするとよい。 The thickness of the insulating layer 32 is appropriately determined according to the use of the semiconductor device, the strength required for the use of the semiconductor device, and the reliability required for the semiconductor device. In order to improve the strength of the semiconductor device, the insulating layer 32 is preferably made thicker.

なお、作製工程を連続的に行う場合、基板３１上の絶縁層３２を剥離し、剥離された絶縁層３２を、絶縁層１７と導電層１８〜２５上に設けるという手法で、絶縁層３２を形成するとよい。なお、基板３１上の絶縁層３２には、開口部３３〜３６が設けられているが、これらの開口部３３〜３６は、基板３１上の全面に絶縁層３２を形成し、その後、フォトリソグラフィ法により形成するとよい。または、スクリーン印刷法や液滴吐出法により、基板３１上に、開口部３３〜３６を含む絶縁層３２を設けるとよい。 Note that when the manufacturing process is performed continuously, the insulating layer 32 on the substrate 31 is peeled off, and the peeled insulating layer 32 is provided on the insulating layer 17 and the conductive layers 18 to 25 to form the insulating layer 32. It is good to form. Note that openings 33 to 36 are provided in the insulating layer 32 on the substrate 31. These openings 33 to 36 form the insulating layer 32 on the entire surface of the substrate 31, and then photolithography. It may be formed by the method. Alternatively, the insulating layer 32 including the openings 33 to 36 may be provided over the substrate 31 by a screen printing method or a droplet discharge method.

また、基板３１上から絶縁層３２の剥離は、例えば、以下の方法で行うとよい。まず、あらかじめ基板３１と絶縁層３２の間に、加熱により接着力が弱くなる接着剤からなる層（接着層ともいう）を設けておく。次に、加熱処理を行って、基板３１と絶縁層３２との密着性を弱くして、基板３１から絶縁層３２を剥離するという方法である。また、上記の方法とは別の方法として、あらかじめ基板３１と絶縁層３２の間に、光学的作用（例えば、紫外光）により接着力が弱くなる接着剤からなる層を設けておく。次に、紫外光を照射し、基板３１と絶縁層３２との密着性を弱くして、基板３１から絶縁層３２を剥離するという方法である。 The insulating layer 32 may be peeled off from the substrate 31 by the following method, for example. First, a layer (also referred to as an adhesive layer) made of an adhesive whose adhesive strength is weakened by heating is provided between the substrate 31 and the insulating layer 32 in advance. Next, a heat treatment is performed to weaken the adhesion between the substrate 31 and the insulating layer 32, and the insulating layer 32 is peeled off from the substrate 31. As a method different from the above method, a layer made of an adhesive whose adhesive strength is weakened by optical action (for example, ultraviolet light) is previously provided between the substrate 31 and the insulating layer 32. Next, ultraviolet light is irradiated to weaken the adhesion between the substrate 31 and the insulating layer 32, and the insulating layer 32 is peeled off from the substrate 31.

次に、少なくとも、剥離層１２の一部が露出するような開口部（穴ともいう）３７を形成する（図２（Ａ）、図３（Ｃ）参照）。この工程は、フォトリソグラフィ法やレーザービームの照射等により行う。但し、処理時間が短い点から、レーザービームの照射により行うとよい。レーザービームは、基板１０、絶縁層１１、剥離層１２、絶縁層１３、１５〜１７、３２に対して照射される。また、レーザービームは、絶縁層３２の表面から照射される。開口部３７は、少なくとも、剥離層１２の一部が露出するように形成される。そのため、少なくとも、絶縁層１３、１５〜１７、３２には、開口部３７が設けられる。図示する構成では、レーザービームが、基板１０にまで達し、絶縁層１１、剥離層１２、絶縁層１３、１５〜１７、３２に開口部３７を形成した場合を示す。 Next, an opening (also referred to as a hole) 37 that exposes at least part of the release layer 12 is formed (see FIGS. 2A and 3C). This step is performed by photolithography or laser beam irradiation. However, it is preferable to perform the irradiation with a laser beam because the processing time is short. The laser beam is applied to the substrate 10, the insulating layer 11, the release layer 12, and the insulating layers 13, 15 to 17 and 32. Further, the laser beam is irradiated from the surface of the insulating layer 32. The opening 37 is formed so that at least a part of the release layer 12 is exposed. Therefore, an opening 37 is provided at least in the insulating layers 13, 15 to 17, and 32. In the configuration shown in the figure, the laser beam reaches the substrate 10 and the opening 37 is formed in the insulating layer 11, the release layer 12, and the insulating layers 13, 15 to 17 and 32.

レーザーは、レーザー媒質、励起源、共振器により構成されている。レーザーは、媒質により分類すると、気体レーザー、液体レーザー、固体レーザーがあり、発振の特徴により分類すると、自由電子レーザー、半導体レーザー、Ｘ線レーザーがあるが、本発明では、いずれのレーザーを用いてもよい。なお、好ましくは、気体レーザー又は固体レーザーを用いるとよく、さらに好ましくは固体レーザーを用いるとよい。 The laser is composed of a laser medium, an excitation source, and a resonator. Lasers are classified into gas lasers, liquid lasers, and solid-state lasers according to the medium. Free lasers, semiconductor lasers, and X-ray lasers are classified according to the characteristics of oscillation. In the present invention, any laser is used. Also good. Note that a gas laser or a solid laser is preferably used, and a solid laser is more preferably used.

なお、本発明に用いるレーザーには、連続発振型のレーザービームやパルス発振型のレーザービームを用いることができる。レーザービームの照射条件、例えば、周波数、パワー密度、エネルギー密度、ビームプロファイル等は、複数のトランジスタ１４を含む積層体の厚さなどを考慮して調整するとよい。 Note that a continuous wave laser beam or a pulsed laser beam can be used for the laser used in the present invention. Laser beam irradiation conditions, such as frequency, power density, energy density, and beam profile, may be adjusted in consideration of the thickness of the stacked body including the plurality of transistors 14.

また、上記のレーザービームを照射する工程では、アブレーション加工を用いることを特徴としている。アブレーション加工とは、レーザービームを照射した部分、つまり、レーザービームを吸収した部分の分子結合が切断されて、光分解し、気化して蒸発する現象を用いた加工である。つまり、本発明では、レーザービームを照射して、基板１０、絶縁層１１、剥離層１２、絶縁層１３、１５〜１７、３２の一部の表面（ある部分）の分子結合を切断し、光分解し、気化して蒸発させることにより、開口部３７を形成している。 In the step of irradiating the laser beam, ablation processing is used. Ablation processing is processing using a phenomenon in which a molecular bond in a portion irradiated with a laser beam, that is, a portion that has absorbed the laser beam is cut, photodecomposed, vaporized and evaporated. In other words, in the present invention, a laser beam is irradiated to break molecular bonds on a part of surfaces (certain portions) of the substrate 10, the insulating layer 11, the release layer 12, and the insulating layers 13, 15 to 17, and 32. The opening 37 is formed by decomposing, evaporating and evaporating.

また、レーザーは、紫外領域である１〜３８０ｎｍの波長の固体レーザーを用いるとよい。好ましくは、１〜３８０ｎｍの波長のＮｄ：ＹＶＯ４レーザーを用いるとよい。その理由は、１〜３８０ｎｍの波長のＮｄ：ＹＶＯ４レーザーは、他の高波長側のレーザーに比べ、基板に光が吸収されやすく、アブレーション加工が容易であるという利点、また、加工部の周辺に影響を与えず、加工性がよいという利点があるからである。 The laser may be a solid-state laser having a wavelength of 1 to 380 nm which is an ultraviolet region. Preferably, an Nd: YVO 4 laser with a wavelength of 1 to 380 nm is used. The reason is that the Nd: YVO 4 laser with a wavelength of 1 to 380 nm is more easily absorbed by the substrate than other high-wavelength lasers, and is easy to ablate, and the periphery of the processed part This is because there is an advantage that the workability is good without affecting the process.

次に、アンテナ（アンテナとして機能する導電層）２６と容量素子２７が設けられた基板３８を準備する（図４（Ａ）参照）。アンテナ２６、容量素子２７の各々は、スクリーン印刷法、液滴吐出法、フォトリソグラフィ法、スパッタ法、ＣＶＤ法などを用いて形成する。図２（Ｂ）には、アンテナ２６の導電層３９、４０の一部を図示する。 Next, a substrate 38 provided with an antenna (a conductive layer functioning as an antenna) 26 and a capacitor 27 is prepared (see FIG. 4A). Each of the antenna 26 and the capacitor 27 is formed by a screen printing method, a droplet discharge method, a photolithography method, a sputtering method, a CVD method, or the like. FIG. 2B illustrates part of the conductive layers 39 and 40 of the antenna 26.

次に、アンテナ２６と基板３８上に、突起電極（バンプともいう）４１、４２と、異方性導電層４３を形成する。なお、突起電極４１、４２は、絶縁層３２の開口部３３〜３６を充填する厚さである必要がある。そのため、突起電極４１、４２は、１０μｍ〜３００μｍ、好ましくは５０μｍ〜３００μｍの厚さのものを用いる。突起電極４１、４２は、金、銀、銅、ニッケル、すず、鉛、はんだなどを用いて形成する。異方性導電層４３は、接着剤中に導電性フィラーが設けられた材料であり、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）ともよばれる。異方性導電層４３は、スクリーン印刷法、液滴吐出法、フォトリソグラフィ法等を用いて、均一の厚さで形成する。なお、上記の構成では、突起電極４１、４２と異方性導電層４３の両方を設けているが、本発明はこの構成に制約されない。突起電極４１、４２と異方性導電層４３の一方のみを設けてもよい。 Next, projecting electrodes (also referred to as bumps) 41 and 42 and an anisotropic conductive layer 43 are formed on the antenna 26 and the substrate 38. The protruding electrodes 41 and 42 need to have a thickness that fills the openings 33 to 36 of the insulating layer 32. Therefore, the protruding electrodes 41 and 42 have a thickness of 10 μm to 300 μm, preferably 50 μm to 300 μm. The protruding electrodes 41 and 42 are formed using gold, silver, copper, nickel, tin, lead, solder, or the like. The anisotropic conductive layer 43 is a material in which a conductive filler is provided in an adhesive, and is also referred to as ACP (Anisotropic Conductive Paste). The anisotropic conductive layer 43 is formed with a uniform thickness by using a screen printing method, a droplet discharge method, a photolithography method, or the like. In the above configuration, both the protruding electrodes 41 and 42 and the anisotropic conductive layer 43 are provided, but the present invention is not limited to this configuration. Only one of the protruding electrodes 41 and 42 and the anisotropic conductive layer 43 may be provided.

次に、突起電極４１、４２と異方性導電層４３を用いて、基板３８と複数のトランジスタ１４を含む積層体とを貼り合わせる。突起電極４１、４２と異方性導電層４３を設けることにより、導電層１８と導電層３９、導電層２１と導電層４０とを電気的に接続させることができる。この際、必要があれば、フリップチップボンダー、ダイボンダー、ＡＣＦ貼り付け機、圧着機等により、基板３８と複数のトランジスタ１４を含む積層体に対して、加圧処理と加熱処理の一方又は両方を行う。 Next, the substrate 38 and the stacked body including the plurality of transistors 14 are bonded using the protruding electrodes 41 and 42 and the anisotropic conductive layer 43. By providing the protruding electrodes 41 and 42 and the anisotropic conductive layer 43, the conductive layer 18 and the conductive layer 39, and the conductive layer 21 and the conductive layer 40 can be electrically connected. At this time, if necessary, one or both of pressure treatment and heat treatment is performed on the laminate including the substrate 38 and the plurality of transistors 14 by a flip chip bonder, a die bonder, an ACF bonding machine, a crimping machine, or the like. Do.

次に、基板３８を用いて、基板１０から、複数のトランジスタ１４を含む積層体を分離する（図２（Ｂ）、図４（Ｃ）参照）。なお、基板１０からの、複数のトランジスタ１４を含む積層体の分離は、剥離層１２の内部又は剥離層１２と絶縁層１３を境界として行われる。図示する構成では、分離の工程は、剥離層１２と絶縁層１３の間を境界として行われた場合を示す。なお、この分離の工程では、基板３８を用いることを特徴としている。このように、基板３８を用いると、基板１０からの積層体の分離の工程を容易にかつ短時間で行うことができる。 Next, the stacked body including the plurality of transistors 14 is separated from the substrate 10 using the substrate 38 (see FIGS. 2B and 4C). Note that the stacked body including the plurality of transistors 14 is separated from the substrate 10 inside the separation layer 12 or with the separation layer 12 and the insulating layer 13 as a boundary. In the configuration shown in the figure, the separation process is performed when the separation layer 12 and the insulating layer 13 are used as a boundary. In this separation step, the substrate 38 is used. Thus, when the substrate 38 is used, the process of separating the laminate from the substrate 10 can be performed easily and in a short time.

次に、上記の複数の工程を連続的に行うことができる貼り合わせ装置（ラミネート装置、封止装置、ロールトウロール装置ともいう）の構成について、図５を参照して説明する。 Next, the structure of a bonding apparatus (also referred to as a laminating apparatus, a sealing apparatus, or a roll-to-roll apparatus) that can continuously perform the plurality of steps will be described with reference to FIG.

貼り合わせ装置は、基板１０を搬送する搬送手段２０３と、基板３１の移動を制御するローラー２０６と、基板３１を回収するローラー２０７と、基板３８の移動を制御するローラー２１２を有する。また、貼り合わせ装置には、複数のトランジスタを含む層２０１が設けられた基板１０と、絶縁層３２が設けられた基板３１と、切断手段２０８とが用いられる。 The bonding apparatus includes a transport unit 203 that transports the substrate 10, a roller 206 that controls the movement of the substrate 31, a roller 207 that collects the substrate 31, and a roller 212 that controls the movement of the substrate 38. In the bonding apparatus, the substrate 10 provided with the layer 201 including a plurality of transistors, the substrate 31 provided with the insulating layer 32, and the cutting means 208 are used.

搬送手段２０３は、複数のトランジスタを含む層２０１が設けられた基板１０を搬送するものであり、ローラー２０６が回転する速度に合わせて、所定の速度で、基板１０を搬送する。搬送手段２０３は、例えば、ベルトコンベア、複数のローラー、ロボットアームに相当する。搬送手段２０３がロボットアームに相当する場合、ロボットアームは、基板１０をそのまま搬送するか、又は基板１０が設置されたステージを搬送する。 The transport unit 203 transports the substrate 10 provided with the layer 201 including a plurality of transistors, and transports the substrate 10 at a predetermined speed in accordance with the speed at which the roller 206 rotates. The transport unit 203 corresponds to, for example, a belt conveyor, a plurality of rollers, and a robot arm. When the transport unit 203 corresponds to a robot arm, the robot arm transports the substrate 10 as it is or transports a stage on which the substrate 10 is installed.

ローラー２０６、２０７、２１２の各々は、円筒形のころがるものであり、例えば、表面の磨かれた円筒状の鋳造品等に相当する。ローラー２０６、２０７、２１２の各々は、所定の速度で回転する。ローラー２０６が回転することにより、基板３１が移動し、基板３１はローラー２０７の方向に流れていく。また、ローラー２０７が回転することにより、ローラー２０７自体に基板３１が巻き付けてられていく。つまり、ローラー２０７により、基板３１が回収される。また、ローラー２１２が回転することにより、基板３８が移動する。切断手段２０８は、ダイシング装置、スクライビング装置、レーザー照射装置等に相当する。 Each of the rollers 206, 207, and 212 is a cylindrical roller, and corresponds to, for example, a cylindrical casting with a polished surface. Each of the rollers 206, 207, and 212 rotates at a predetermined speed. As the roller 206 rotates, the substrate 31 moves, and the substrate 31 flows in the direction of the roller 207. Further, as the roller 207 rotates, the substrate 31 is wound around the roller 207 itself. That is, the substrate 31 is collected by the roller 207. In addition, the substrate 38 moves as the roller 212 rotates. The cutting means 208 corresponds to a dicing device, a scribing device, a laser irradiation device, or the like.

ローラー２０６、２０７、２１２の各々は、例えば、表面に耐熱性のゴムが設けられた円筒形のものに相当する。このような耐熱性のゴムの耐熱温度は、２００〜２８０℃である。 Each of the rollers 206, 207, 212 corresponds to, for example, a cylindrical one provided with heat-resistant rubber on the surface. The heat resistant temperature of such heat resistant rubber is 200 to 280 ° C.

次に、上記構成の貼り合わせ装置の動作について、説明する。まず、搬送手段２０３により、複数のトランジスタを含む層２０１が設けられた基板１０が搬送される（図１（Ａ）、図５参照）。複数の基板１０は、規則的に配列され、順次搬送される。 Next, the operation of the bonding apparatus having the above configuration will be described. First, the substrate 10 provided with the layer 201 including a plurality of transistors is transferred by the transfer means 203 (see FIGS. 1A and 5). The plurality of substrates 10 are regularly arranged and sequentially conveyed.

次に、複数のトランジスタを含む層２０１上に、絶縁層３２が設けられる（図１（Ａ）、図５参照）。この動作では、基板３１上に設けられた絶縁層３２を剥離し、剥離された絶縁層３２が、複数のトランジスタを含む層２０１上に設けられる。 Next, the insulating layer 32 is provided over the layer 201 including a plurality of transistors (see FIGS. 1A and 5). In this operation, the insulating layer 32 provided over the substrate 31 is peeled off, and the peeled insulating layer 32 is provided over the layer 201 including a plurality of transistors.

このように、基板３１上の絶縁層３２を剥離（分離）し、剥離した絶縁層３２を用いると、複数のトランジスタを含む層２０１上に絶縁層３２を設ける工程を連続的に行うことができる。これは、版を必要とした技術（例えば、スクリーン印刷）を用いる場合と比較して、大きな利点である。その理由は、版は、その大きさに制限があるからである。 In this manner, when the insulating layer 32 over the substrate 31 is peeled (separated) and the peeled insulating layer 32 is used, the step of providing the insulating layer 32 over the layer 201 including a plurality of transistors can be continuously performed. . This is a great advantage compared to the case of using a technique that requires a plate (for example, screen printing). The reason is that the size of the plate is limited.

次に、切断手段２０８により、複数のトランジスタを含む層２０１が有する剥離層が露出するような開口部を形成する（図２（Ａ）、図５参照）。この工程では、切断手段２０８により、絶縁層３２、複数のトランジスタを含む層２０１及び基板１０を切断する。 Next, an opening is formed by the cutting means 208 so that the separation layer included in the layer 201 including a plurality of transistors is exposed (see FIGS. 2A and 5). In this step, the insulating layer 32, the layer 201 including a plurality of transistors, and the substrate 10 are cut by the cutting means 208.

次に、導電層３９、４０が設けられた基板３８を用いて、基板１０から、複数のトランジスタを含む層２０１の積層体を分離する（図２（Ｂ）、図５参照）。そうすると、基板３８と複数のトランジスタを含む半導体装置が完成する。なお、基板１０からの複数のトランジスタを含む層２０１の分離は、上述したように、剥離層の内部、又は剥離層とその上層の絶縁層との界面を境界として行われるが、図５では、剥離層の図示を省略している。 Next, the stacked body of the layers 201 including a plurality of transistors is separated from the substrate 10 using the substrate 38 provided with the conductive layers 39 and 40 (see FIGS. 2B and 5). Then, a semiconductor device including the substrate 38 and a plurality of transistors is completed. Note that the separation of the layer 201 including a plurality of transistors from the substrate 10 is performed as described above, with the boundary of the inside of the peeling layer or the interface between the peeling layer and the upper insulating layer. Illustration of the release layer is omitted.

上記の貼り合わせ装置を用いて、複数の工程を連続的に行うことにより、作製時間を短縮させて、生産性を向上させることができる。また、生産性を向上させることにより、作製費用の低減を図ることができる。 By performing a plurality of steps continuously using the above bonding apparatus, the manufacturing time can be shortened and productivity can be improved. In addition, the production cost can be reduced by improving productivity.

（実施の形態２）
上記とは異なる本発明の半導体装置の作製方法について、図６、７の断面図と図３、８の上面図を参照して説明する。 (Embodiment 2)
A method for manufacturing a semiconductor device of the present invention, which is different from the above, is described with reference to cross-sectional views in FIGS. 6 and 7 and top views in FIGS.

まず、基板１０の一方の面上に、絶縁層１１を形成する（図６（Ａ）参照）。次に、絶縁層１１上に剥離層１２を形成する。続いて、剥離層１２上に絶縁層１３を形成する。次に、絶縁層１３上に複数のトランジスタ１４を形成する。次に、複数のトランジスタ１４上に、絶縁層１５〜１７を形成する。次に、絶縁層１５〜１７に開口部を形成して、複数のトランジスタ１４の各々のソース又はドレインに接続された導電層１８〜２５を形成する（図６（Ａ）、図３（Ａ）参照）。次に、絶縁層１７と導電層１８〜２５上に、絶縁層４６が設けられた基板４５を設ける（図６（Ａ）参照）。 First, the insulating layer 11 is formed over one surface of the substrate 10 (see FIG. 6A). Next, the peeling layer 12 is formed over the insulating layer 11. Subsequently, an insulating layer 13 is formed on the release layer 12. Next, a plurality of transistors 14 are formed over the insulating layer 13. Next, insulating layers 15 to 17 are formed over the plurality of transistors 14. Next, openings are formed in the insulating layers 15 to 17 to form conductive layers 18 to 25 connected to the sources or drains of the plurality of transistors 14 (FIGS. 6A and 3A). reference). Next, the substrate 45 provided with the insulating layer 46 is provided over the insulating layer 17 and the conductive layers 18 to 25 (see FIG. 6A).

次に、絶縁層４６が設けられた基板４５を用いて、基板１０から、複数のトランジスタ１４を含む積層体を分離する（図６（Ｂ）参照）。なお、基板１０からの複数のトランジスタ１４を含む積層体の分離は、剥離層１２の内部、又は剥離層１２と絶縁層１３を境界として行われる。図示する構成では、基板１０から、複数のトランジスタ１４を含む積層体の分離は、剥離層１２と絶縁層１３の間を境界として行われた場合を示す。また、絶縁層４６の表面には、接着剤を含む層（接着層）を設けておくとよい。そして、絶縁層４６と絶縁層１７とを接着させることにより、基板１０から、複数のトランジスタ１４を含む積層体を分離するとよい。 Next, the stacked body including the plurality of transistors 14 is separated from the substrate 10 using the substrate 45 provided with the insulating layer 46 (see FIG. 6B). Note that separation of the stacked body including the plurality of transistors 14 from the substrate 10 is performed inside the peeling layer 12 or with the peeling layer 12 and the insulating layer 13 as a boundary. In the structure shown in the figure, the separation of the stacked body including the plurality of transistors 14 from the substrate 10 is performed with the boundary between the peeling layer 12 and the insulating layer 13 as a boundary. In addition, a layer containing an adhesive (adhesive layer) may be provided on the surface of the insulating layer 46. Then, the stacked body including the plurality of transistors 14 may be separated from the substrate 10 by bonding the insulating layer 46 and the insulating layer 17.

次に、基板４５と絶縁層４６とを分離すると共に、絶縁層１１の表面に基板６１を設ける（図７（Ａ）参照）。なお、基板４５と絶縁層４６を分離するため、基板４５と絶縁層４６との間には、加熱により接着力が弱くなる接着剤からなる層（接着層ともいう）を設けておくよい。その後、加熱処理を行って、基板４５と絶縁層４６との密着性を弱くして、基板４５から絶縁層４６を剥離するとよい。また、上記の方法とは別の方法として、基板４５と絶縁層４６の間に、光学的作用（例えば、紫外光）により接着力が弱くなる接着剤からなる層を設けておくよい。その後、紫外光を照射し、基板４５と絶縁層４６との密着性を弱くして、基板４５から絶縁層４６を剥離するとよい。 Next, the substrate 45 and the insulating layer 46 are separated, and a substrate 61 is provided on the surface of the insulating layer 11 (see FIG. 7A). Note that in order to separate the substrate 45 and the insulating layer 46, a layer (also referred to as an adhesive layer) made of an adhesive whose adhesive strength is weakened by heating may be provided between the substrate 45 and the insulating layer 46. After that, heat treatment is performed to weaken the adhesion between the substrate 45 and the insulating layer 46, and the insulating layer 46 is peeled off from the substrate 45. In addition, as a method different from the above method, a layer made of an adhesive whose adhesive strength is weakened by optical action (for example, ultraviolet light) may be provided between the substrate 45 and the insulating layer 46. After that, ultraviolet light is irradiated to weaken the adhesion between the substrate 45 and the insulating layer 46, and the insulating layer 46 is peeled off from the substrate 45.

このように、基板４５上の絶縁層４６を分離し、分離した絶縁層４６を用いると、複数のトランジスタ１４を含む積層体上に絶縁層４６を設ける工程を連続的に行うことができる。これは、版を必要とした技術（例えば、スクリーン印刷）を用いる場合と比較して、大きな利点である。その理由は、版は、その大きさに制限があるからである。 As described above, when the insulating layer 46 on the substrate 45 is separated and the separated insulating layer 46 is used, the step of providing the insulating layer 46 over the stacked body including the plurality of transistors 14 can be continuously performed. This is a great advantage compared to the case of using a technique that requires a plate (for example, screen printing). The reason is that the size of the plate is limited.

次に、基板６１、絶縁層１３、１５〜１７、絶縁層４６に、開口部６２を形成する（図７（Ｂ）参照）。開口部６２の形成は、フォトリソグラフィ法やレーザービームの照射により行う。 Next, an opening 62 is formed in the substrate 61, the insulating layers 13, 15 to 17, and the insulating layer 46 (see FIG. 7B). The opening 62 is formed by photolithography or laser beam irradiation.

次に、アンテナ６４が設けられた基板６８を準備する（図８（Ｂ）参照）。アンテナ６４は、スクリーン印刷法、液滴吐出法、フォトリソグラフィ法、スパッタ法、ＣＶＤ法などを用いて形成する。続いて、アンテナ６４と基板６８上に、突起電極６６、６７と異方性導電層６５を形成する。 Next, a substrate 68 provided with an antenna 64 is prepared (see FIG. 8B). The antenna 64 is formed by a screen printing method, a droplet discharge method, a photolithography method, a sputtering method, a CVD method, or the like. Subsequently, protruding electrodes 66 and 67 and an anisotropic conductive layer 65 are formed on the antenna 64 and the substrate 68.

次に、異方性導電層６５を用いて、基板６３と複数のトランジスタ１４を含む積層体とを貼り合わせる（図８（Ａ）（Ｃ）参照）。必要があれば、フリップチップボンダー、ダイボンダー、ＡＣＦ貼り付け機、圧着機等により、基板６３と複数のトランジスタ１４を含む積層体に対して、加圧処理と加熱処理の一方又は両方を行う。 Next, the substrate 63 and the stacked body including the plurality of transistors 14 are attached to each other using the anisotropic conductive layer 65 (see FIGS. 8A and 8C). If necessary, one or both of pressure treatment and heat treatment are performed on the laminate including the substrate 63 and the plurality of transistors 14 by a flip chip bonder, a die bonder, an ACF bonding machine, a crimping machine, or the like.

次に、上記の複数の工程を連続的に行うことができる貼り合わせ装置の構成について、図９を参照して説明する。 Next, the structure of the bonding apparatus which can perform said several process continuously is demonstrated with reference to FIG.

貼り合わせ装置は、基板１０を搬送する搬送手段２０３と、基板４５の移動を制御するローラー２２３〜２２６と、基板４５を回収するローラー２２２と、基板６１の移動を制御するローラー２２７、２２８と、ローラー２２７、２２８に基板６１を供給するローラー２２１とを有する（図９（Ａ）（Ｂ）参照）。また、貼り合わせ装置には、複数のトランジスタを含む層２０１が設けられた基板１０と、絶縁層４６が設けられた基板４５と、切断手段２０８と、アンテナ６４が設けられた基板６８（図１０（Ｂ）参照）とが用いられる。 The bonding apparatus includes a transport unit 203 that transports the substrate 10, rollers 223 to 226 that control the movement of the substrate 45, a roller 222 that collects the substrate 45, and rollers 227 and 228 that control the movement of the substrate 61, And rollers 221 for supplying the substrate 61 to the rollers 227 and 228 (see FIGS. 9A and 9B). In the bonding apparatus, the substrate 10 provided with the layer 201 including a plurality of transistors, the substrate 45 provided with the insulating layer 46, the cutting means 208, and the substrate 68 provided with the antenna 64 (FIG. 10). (See (B)).

ローラー２１２、２２１〜２２８の各々は、所定の速度で回転する。ローラー２２３〜２２６が回転することにより、基板４５が移動する。また、ローラー２２２が回転することにより、基板４５が、ローラー２２２（ローラー２２２自体）に巻き付く。ローラー２２７、２２８が回転することにより、基板６１が移動する。ローラー２２１が回転することにより、基板６１がローラー２２７、２２８の方向に供給される。 Each of the rollers 212 and 221 to 228 rotates at a predetermined speed. As the rollers 223 to 226 rotate, the substrate 45 moves. Further, when the roller 222 is rotated, the substrate 45 is wound around the roller 222 (the roller 222 itself). As the rollers 227 and 228 rotate, the substrate 61 moves. As the roller 221 rotates, the substrate 61 is supplied in the direction of the rollers 227 and 228.

次に、上記の貼り合わせ装置の動作について、以下に説明する。 Next, operation | movement of said bonding apparatus is demonstrated below.

まず、搬送手段２０３により、複数のトランジスタを含む層２０１が設けられた基板１０が搬送される（図６（Ａ）、図９（Ａ）参照）。複数の基板１０は、規則的に配列され、順次搬送される。 First, the substrate 10 provided with the layer 201 including a plurality of transistors is transferred by the transfer means 203 (see FIGS. 6A and 9A). The plurality of substrates 10 are regularly arranged and sequentially conveyed.

次に、複数のトランジスタを含む層２０１上に、基板４５を設ける。基板４５を用いて、基板１０から、複数のトランジスタを含む層２０１を分離する（図６（Ａ）（Ｂ）、図９（Ａ）参照）。なお、基板４５上には、絶縁層４６が設けられている。また、基板３８からの複数のトランジスタを含む層２０１の分離は、上述したように、剥離層の内部、又は剥離層とその上層の絶縁層との界面を境界として行われるが、図５では、剥離層の図示を省略している。 Next, the substrate 45 is provided over the layer 201 including a plurality of transistors. The layer 201 including a plurality of transistors is separated from the substrate 10 using the substrate 45 (see FIGS. 6A and 6B and FIG. 9A). Note that an insulating layer 46 is provided on the substrate 45. Further, as described above, the separation of the layer 201 including a plurality of transistors from the substrate 38 is performed in the inside of the peeling layer or the boundary between the peeling layer and the upper insulating layer, but in FIG. Illustration of the release layer is omitted.

次に、複数のトランジスタを含む層２０１の表面に、基板６１を設けると共に、絶縁層４６と基板４５を分離する（図７（Ａ）、図９（Ｂ）参照）。次に、切断手段２０８により、基板６１、複数のトランジスタを含む層２０１及び絶縁層４６を切断する（図７（Ｂ）、図９（Ｂ）参照）。次に、アンテナ６４が設けられた基板６８と、複数のトランジスタを含む層２０１を有する積層体とを接着する（図８（Ａ）、図９（Ｂ）参照）。そうすると、基板３８と複数のトランジスタを含む半導体装置が完成する。 Next, the substrate 61 is provided on the surface of the layer 201 including a plurality of transistors, and the insulating layer 46 and the substrate 45 are separated (see FIGS. 7A and 9B). Next, the substrate 61, the layer 201 including a plurality of transistors, and the insulating layer 46 are cut by the cutting means 208 (see FIGS. 7B and 9B). Next, the substrate 68 provided with the antenna 64 is bonded to the stacked body including the layer 201 including a plurality of transistors (see FIGS. 8A and 9B). Then, a semiconductor device including the substrate 38 and a plurality of transistors is completed.

上記の貼り合わせ装置を用いて、複数の工程を連続的に行うことにより、作製時間を短縮させて、生産性を向上させることができる。また、生産性を向上させることにより、作製費用の低減を図ることができる。 By performing a plurality of steps continuously using the above bonding apparatus, the manufacturing time can be shortened and productivity can be improved. In addition, the production cost can be reduced by improving productivity.

本発明の半導体装置に用いられる、導電層が設けられた基板の例について説明する。導電層が設けられた基板は、例えば、以下の２つのようなものがある。導電層は、アンテナや接続配線として機能する。 An example of a substrate provided with a conductive layer used in the semiconductor device of the present invention will be described. Examples of the substrate provided with the conductive layer include the following two. The conductive layer functions as an antenna or connection wiring.

１つは、基板上に、導電層が設けられたものである。導電層は、銅、銀、金、アルミニウム、チタンなどにより形成されている。導電層の露出された部分は、酸化防止のため、金などによりメッキが施されている。 One is that a conductive layer is provided on a substrate. The conductive layer is made of copper, silver, gold, aluminum, titanium, or the like. The exposed portion of the conductive layer is plated with gold or the like to prevent oxidation.

もう１つは、基板上に、導電層が設けられ、当該導電層上に保護層が設けられたものである。保護層は、基板と絶縁性の樹脂の一方又は両方が設けられている。絶縁性の樹脂とは、例えば、エポキシ樹脂、シリコーン樹脂、合成ゴム系樹脂である。保護層には、所望の箇所に穴（開口部）が設けられており、その穴を介して、導電層が露出されている。 The other is that a conductive layer is provided over a substrate and a protective layer is provided over the conductive layer. The protective layer is provided with one or both of the substrate and the insulating resin. The insulating resin is, for example, an epoxy resin, a silicone resin, or a synthetic rubber resin. The protective layer is provided with a hole (opening) at a desired location, and the conductive layer is exposed through the hole.

なお、基板２３０上の導電層２３１をアンテナとして機能させる場合、導電層２３１の形状は制約されない（図１０（Ａ）〜（Ｄ）参照）。例えば、線状（ダイポールアンテナ等、図１０（Ａ）参照）、輪状（ループアンテナ）、らせん状（スパイラルアンテナ）、直方体で平坦なもの（パッチアンテナ等、図１０（Ｂ）参照）、リボン型のもの（図１０（Ｃ）参照）、曲線状のもの（図１０（Ｄ）参照）などがある。そして、導電層２３１が設けられた基板２３０上に、複数のトランジスタを含む積層体２３２を貼り付ければ、非接触でデータの送信と受信が可能な半導体装置が完成する。 Note that when the conductive layer 231 over the substrate 230 functions as an antenna, the shape of the conductive layer 231 is not limited (see FIGS. 10A to 10D). For example, linear (dipole antenna, etc., see FIG. 10A), ring (loop antenna), spiral (spiral antenna), rectangular parallelepiped (patch antenna, etc., see FIG. 10B), ribbon type (See FIG. 10C), curved one (see FIG. 10D), and the like. Then, when a stacked body 232 including a plurality of transistors is attached to the substrate 230 provided with the conductive layer 231, a semiconductor device capable of transmitting and receiving data without contact is completed.

また、導電層を形成する材料も制約されない。材料には、例えば、金、銀、銅等を用いればよく、そのうち、抵抗値が低い銀を用いるとよい。また、その作製方法も制約されず、スパッタリング法、ＣＶＤ法、スクリーン印刷法、液滴吐出法（例えばインクジェット法）、ディスペンサ法等を用いるとよい。 Further, the material for forming the conductive layer is not limited. For example, gold, silver, copper, or the like may be used as the material, and silver having a low resistance value may be used. Further, the manufacturing method is not limited, and a sputtering method, a CVD method, a screen printing method, a droplet discharge method (for example, an ink jet method), a dispenser method, or the like may be used.

なお、アンテナを、直接、金属の表面に貼り付けると、金属の表面を通る磁束によって、金属にうず電流が発生する。このようなうず電流は、リーダ／ライタの磁界に対して、逆向きに発生してしまう。そこで、アンテナと導電層の間に、高い透磁率で高周波損失の少ないフェライトや金属薄膜シートを挟み、うず電流の発生を防止するとよい。 When the antenna is directly attached to the metal surface, an eddy current is generated in the metal by the magnetic flux passing through the metal surface. Such an eddy current is generated in the opposite direction to the magnetic field of the reader / writer. Therefore, it is preferable to prevent the generation of eddy current by sandwiching a ferrite or metal thin film sheet having high magnetic permeability and low high-frequency loss between the antenna and the conductive layer.

基板（基体、フィルム、テープとよぶこともできる）は、可撓性の性質を有することが好ましい。基板は、単層のものでもよいし、積層したものでもよい。また、その表面には、接着層が設けられていてもよい。接着層は、接着剤を含む層である。基板の表面は、二酸化珪素（シリカ）により、コーティングされていてもよい。コーティングにより、高温で高湿度の環境下においても防水性を保つことができる。また、その表面は、インジウム錫酸化物等の導電性材料によりコーティングされていてもよい。コーティングした材料が静電気をチャージし、複数のトランジスタ１４を含む積層体を静電気から保護することができる。また、その表面は、炭素を主成分とする材料（例えば、ダイヤモンドライクカーボン）によりコーティングされていてもよい。コーティングにより強度が増し、複数のトランジスタ１４を含む積層体の劣化や破壊を抑制することができる。また、基板は、基材の材料（例えば樹脂）と、二酸化珪素や導電性材料や炭素を主成分とする材料とを混合した材料により形成してもよい。 The substrate (also referred to as a substrate, a film, or a tape) preferably has a flexible property. The substrate may be a single layer or a stacked layer. Further, an adhesive layer may be provided on the surface. The adhesive layer is a layer containing an adhesive. The surface of the substrate may be coated with silicon dioxide (silica). The coating can maintain waterproofness even in a high temperature and high humidity environment. Further, the surface thereof may be coated with a conductive material such as indium tin oxide. The coated material is charged with static electricity, and the stacked body including the plurality of transistors 14 can be protected from the static electricity. The surface may be coated with a material containing carbon as a main component (for example, diamond-like carbon). The strength is increased by the coating, and deterioration and destruction of the stacked body including the plurality of transistors 14 can be suppressed. The substrate may be formed of a material obtained by mixing a base material (for example, resin) and silicon dioxide, a conductive material, or a material mainly containing carbon.

本発明の半導体装置の構成について、図１１を参照して説明する。本発明の半導体装置１００は、演算処理回路１０１、記憶回路１０３、アンテナ１０４、電源回路１０９、復調回路１１０、変調回路１１１を有する。 The structure of the semiconductor device of the present invention will be described with reference to FIG. The semiconductor device 100 of the present invention includes an arithmetic processing circuit 101, a memory circuit 103, an antenna 104, a power supply circuit 109, a demodulation circuit 110, and a modulation circuit 111.

演算処理回路１０１は、復調回路１１０から入力される信号に基づき、命令の解析、記憶回路１０３の制御、外部に送信するデータの変調回路１１１への出力などを行う。 The arithmetic processing circuit 101 performs instruction analysis, control of the storage circuit 103, output of data to be transmitted to the modulation circuit 111, and the like based on a signal input from the demodulation circuit 110.

記憶回路１０３は、記憶素子を含む回路と、データの書き込みやデータの読み出しを制御する制御回路を有する。記憶回路１０３には、少なくとも、半導体装置自体の識別番号が記憶されている。識別番号は、他の半導体装置と区別するために用いられる。また、記憶回路１０３は、有機メモリ、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、マスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）及びフラッシュメモリから選択された一種又は複数種を有する。有機メモリは、一対の導電層間に有機化合物を含む層が挟まれた構造を有する。有機メモリは、構造が単純であるため、作成工程を簡略化することができ、費用を削減することができる。また、構造が単純であるために、積層体の面積を小型化することが容易であり、大容量化を容易に実現することができる。また、不揮発性であり、電池を内蔵する必要がないという長所がある。従って、記憶回路１０３として、有機メモリを用いることが好ましい。 The memory circuit 103 includes a circuit including a memory element and a control circuit that controls data writing and data reading. The memory circuit 103 stores at least an identification number of the semiconductor device itself. The identification number is used to distinguish from other semiconductor devices. The memory circuit 103 includes an organic memory, a DRAM (Dynamic Random Access Memory), an SRAM (Static Random Access Memory), an FeRAM (Ferroelectric Random Access Memory), a mask ROM (Read Only Memory ROM). It has one or more types selected from EPROM (Electrically Programmable Read Only Memory), EEPROM (Electrically Erasable Programmable Read Only Memory) and flash memory. An organic memory has a structure in which a layer containing an organic compound is sandwiched between a pair of conductive layers. Since the organic memory has a simple structure, the manufacturing process can be simplified and the cost can be reduced. In addition, since the structure is simple, the area of the stacked body can be easily reduced, and a large capacity can be easily realized. In addition, it is non-volatile and does not require a built-in battery. Therefore, it is preferable to use an organic memory as the memory circuit 103.

アンテナ１０４は、リーダ／ライタ１１２から供給された搬送波を、交流の電気信号に変換する。また、変調回路１１１により、負荷変調が加えられる。電源回路１０９は、アンテナ１０４が変換した交流の電気信号を用いて電源電圧を生成し、各回路に電源電圧を供給する。 The antenna 104 converts the carrier wave supplied from the reader / writer 112 into an AC electrical signal. Further, load modulation is applied by the modulation circuit 111. The power supply circuit 109 generates a power supply voltage using the AC electrical signal converted by the antenna 104 and supplies the power supply voltage to each circuit.

復調回路１１０は、アンテナ１０４が変換した交流の電気信号を復調し、復調した信号を、演算処理回路１０１に供給する。変調回路１１１は、演算処理回路１０１から供給される信号に基づき、アンテナ１０４に負荷変調を加える。 The demodulation circuit 110 demodulates the AC electrical signal converted by the antenna 104 and supplies the demodulated signal to the arithmetic processing circuit 101. The modulation circuit 111 applies load modulation to the antenna 104 based on the signal supplied from the arithmetic processing circuit 101.

リーダ／ライタ１１２は、アンテナ１０４に加えられた負荷変調を、搬送波として受信する。また、リーダ／ライタ１１２は、搬送波を半導体装置１００に送信する。なお、搬送波とは、リーダ／ライタ１１２が発する電磁波である。 The reader / writer 112 receives the load modulation applied to the antenna 104 as a carrier wave. Further, the reader / writer 112 transmits a carrier wave to the semiconductor device 100. The carrier wave is an electromagnetic wave emitted from the reader / writer 112.

本発明の半導体装置１２５は、非接触でデータの送信と受信ができるという機能を活用することにより、様々な物品、様々なシステムに用いることができる。物品とは、例えば、鍵（図１２（Ａ）参照）、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等）、書籍類、容器類（シャーレ等、図１２（Ｂ）参照）、装身具（鞄や眼鏡等、図１２（Ｃ）参照）、包装用容器類（包装紙やボトル等、図１２（Ｄ）参照）、記録媒体（ディスクやビデオテープ等）、乗物類（自転車等）、食品類、衣類、生活用品類、電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、携帯端末等）等である。本発明の半導体装置は、上記のような様々な形状の物品の表面に貼り付けたり、埋め込んだりして、固定される。 The semiconductor device 125 of the present invention can be used for various articles and various systems by utilizing the function of transmitting and receiving data without contact. Articles include, for example, keys (see FIG. 12A), banknotes, coins, securities, bearer bonds, certificates (driver's license, resident's card, etc.), books, containers (pets, etc.) 12 (B)), accessories (such as bags and glasses, see FIG. 12 (C)), packaging containers (wrapping paper, bottles, etc., see FIG. 12 (D)), recording media (discs, video tapes, etc.) Vehicles (bicycles, etc.), foods, clothing, daily necessities, electronic devices (liquid crystal display devices, EL display devices, television devices, portable terminals, etc.). The semiconductor device of the present invention is fixed by being attached or embedded on the surface of an article having various shapes as described above.

また、システムとは、物流・在庫管理システム、認証システム、流通システム、生産履歴システム、書籍管理システム等であり、本発明の半導体装置の非接触でデータの送信と受信ができるという機能を用いることにより、システムの高機能化、多機能化、高付加価値化を図ることができる。 Further, the system is a distribution / inventory management system, an authentication system, a distribution system, a production history system, a book management system, etc., and uses a function capable of transmitting and receiving data without contact of the semiconductor device of the present invention. As a result, the system can be enhanced in function, multifunction, and added value.

具体例として、利便性の向上を目的としたシステムについて説明する。このシステムは、本発明の半導体装置、リーダ／ライタ、コンピュータを用いる。まず、本発明の半導体装置を身分証明証の内部に設けておく。また、建物の入り口等の認証機能が必要な箇所に、リーダ／ライタ１２１を設けておく（図１２（Ｅ）参照）。リーダ／ライタ１２１は、各人が所有する身分証明証内の認証番号を読み取り、その読み取った認証番号に関する情報を、コンピュータ１２２に供給する。コンピュータ１２２では、リーダ／ライタ１２１から供給された情報に基づき、入室又は退室を許可するか否かを判断する。このように、本発明の半導体装置の非接触でデータの送信と受信ができるという機能を用いることにより、利便性を向上させた入退室管理システムを提供することができる。 As a specific example, a system for the purpose of improving convenience will be described. This system uses the semiconductor device, reader / writer, and computer of the present invention. First, the semiconductor device of the present invention is provided inside the identification card. In addition, a reader / writer 121 is provided in a place where an authentication function is required, such as an entrance of a building (see FIG. 12E). The reader / writer 121 reads an authentication number in an identification card owned by each person and supplies information related to the read authentication number to the computer 122. Based on the information supplied from the reader / writer 121, the computer 122 determines whether to permit entry or exit from the room. As described above, by using the function of the semiconductor device of the present invention in which data can be transmitted and received without contact, an entrance / exit management system with improved convenience can be provided.

本発明の半導体装置は、複数のトランジスタを有する。複数のトランジスタの各々は、半導体層、ゲート絶縁層及びゲート電極を有する。最初に、複数のトランジスタの各々が含む半導体層の作製方法の一例について説明する。 The semiconductor device of the present invention has a plurality of transistors. Each of the plurality of transistors includes a semiconductor layer, a gate insulating layer, and a gate electrode. First, an example of a method for manufacturing a semiconductor layer included in each of the plurality of transistors is described.

まず、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により非晶質半導体層を形成する。次に、非晶質半導体層を、レーザー結晶化法、ＲＴＡ法（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、ファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザー結晶化法を組み合わせた方法などを用いて、結晶化し、結晶化された半導体層を形成する。次に、結晶化された半導体層を所望の形状に加工する。 First, an amorphous semiconductor layer is formed by sputtering, LPCVD, plasma CVD, or the like. Next, the amorphous semiconductor layer is subjected to laser crystallization, RTA (Rapid Thermal Anneal), thermal crystallization using a furnace annealing furnace, thermal crystallization using a metal element that promotes crystallization, and crystallization. Crystallization is performed by using a combination of a thermal crystallization method using a promoting metal element and a laser crystallization method to form a crystallized semiconductor layer. Next, the crystallized semiconductor layer is processed into a desired shape.

なお、結晶化された半導体層を形成する上記の作製方法のうち、好ましくは、熱処理を伴った結晶化法と、連続発振レーザー又は１０ＭＨｚ以上の周波数で発振するレーザービームを照射する結晶化法とを組み合わせた方法を用いるとよい。連続発振レーザー又は１０ＭＨｚ以上の周波数で発振するレーザービームを照射することで、結晶化された半導体層の表面を平坦なものとすることができる。また、結晶化された半導体層の表面を平坦化することにより、当該半導体層の上層のゲート絶縁層を薄膜化することができる。また、ゲート絶縁層の耐圧を向上させることができる。 Of the above manufacturing methods for forming a crystallized semiconductor layer, preferably, a crystallization method with heat treatment, and a crystallization method of irradiating a continuous wave laser or a laser beam oscillating at a frequency of 10 MHz or higher, It is recommended to use a method combining the above. By irradiation with a continuous wave laser or a laser beam oscillated at a frequency of 10 MHz or higher, the surface of the crystallized semiconductor layer can be flattened. Further, by planarizing the surface of the crystallized semiconductor layer, the gate insulating layer over the semiconductor layer can be thinned. In addition, the breakdown voltage of the gate insulating layer can be improved.

また、結晶化された半導体層を形成する上記の作製方法のうち、好ましくは、連続発振レーザー又は１０ＭＨｚ以上の周波数で発振するレーザービームを用いるとよい。連続発振レーザー又は１０ＭＨｚ以上の周波数で発振するレーザービームを照射しながら、一方向に走査して結晶化させた半導体層は、そのビームの走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせてトランジスタを配置し、なおかつ、ゲート絶縁層の作製方法に下記の方法を採用することにより、特性のばらつきが小さく、しかも電界効果移動度が高いトランジスタを得ることができる。 Of the above manufacturing methods for forming a crystallized semiconductor layer, a continuous wave laser or a laser beam oscillating at a frequency of 10 MHz or higher is preferably used. A semiconductor layer which is crystallized by scanning in one direction while irradiating a continuous wave laser or a laser beam oscillating at a frequency of 10 MHz or more has a characteristic that crystals grow in the scanning direction of the beam. By arranging the transistor in accordance with the scanning direction in the channel length direction (the direction in which carriers flow when the channel formation region is formed) and adopting the following method as a method for forming the gate insulating layer, A transistor with small variation and high field-effect mobility can be obtained.

次に、複数のトランジスタの各々が含むゲート絶縁層の作製方法の一例について説明する。ゲート絶縁層は、半導体層に対し、プラズマ処理を行うことにより、表面を酸化又は窒化することで形成するとよい。例えば、希ガス（Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなど）と混合ガス（酸素、酸化窒素、アンモニア、窒素、水素など）を導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。このような高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体層の表面を酸化又は窒化することにより、５〜１０ｎｍの絶縁層が半導体層に形成される。この絶縁層をゲート絶縁層として用いるとよい。 Next, an example of a method for manufacturing a gate insulating layer included in each of the plurality of transistors is described. The gate insulating layer is preferably formed by oxidizing or nitriding the surface of the semiconductor layer by performing plasma treatment. For example, the plasma treatment is performed by introducing a rare gas (He, Ar, Kr, Xe, or the like) and a mixed gas (oxygen, nitrogen oxide, ammonia, nitrogen, hydrogen, or the like). When excitation of plasma in this case is performed by introducing microwaves, high-density plasma can be generated at a low electron temperature. By oxidizing or nitriding the surface of the semiconductor layer with oxygen radicals (which may include OH radicals) or nitrogen radicals (which may also include NH radicals) generated by such high-density plasma, 5 to 10 nm. The insulating layer is formed on the semiconductor layer. This insulating layer is preferably used as a gate insulating layer.

なお、この場合の高密度プラズマを用いた処理による反応は、固相反応であるため、当該ゲート絶縁層と半導体層との界面準位密度はきわめて低くすることができる。このような高密度プラズマ処理は、半導体層（結晶性シリコン、或いは多結晶シリコン）を直接酸化（若しくは窒化）するため、形成されるゲート絶縁層の厚さのばらつきをきわめて小さくすることができる。また、結晶性シリコンの結晶粒界でも、強く酸化されることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で、半導体層の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低いゲート絶縁層を形成することができる。 Note that the reaction by the treatment using the high-density plasma in this case is a solid-phase reaction, and thus the interface state density between the gate insulating layer and the semiconductor layer can be extremely low. Such a high-density plasma treatment directly oxidizes (or nitrides) a semiconductor layer (crystalline silicon or polycrystalline silicon), so that variation in thickness of the formed gate insulating layer can be extremely reduced. In addition, since it is not strongly oxidized even at the crystal grain boundary of crystalline silicon, a very preferable state is obtained. That is, by performing solid-phase oxidation of the surface of the semiconductor layer by the high-density plasma treatment shown here, the gate insulating layer has good uniformity and low interface state density without causing an abnormal oxidation reaction at the grain boundary. Can be formed.

なお、トランジスタが含むゲート絶縁層は、高密度プラズマ処理によって形成される絶縁層のみを用いてもよいし、高密度プラズマ処理によって形成される絶縁層に加えて、プラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁層を積層させて形成してもよい。いずれにしても、高密度プラズマで形成した絶縁層をゲート絶縁層の一部又は全部に含むトランジスタは、その特性のばらつきを小さくすることができる。 Note that as the gate insulating layer included in the transistor, only an insulating layer formed by high-density plasma treatment may be used, or in addition to an insulating layer formed by high-density plasma treatment, CVD using plasma or thermal reaction is used. Alternatively, an insulating layer such as silicon oxide, silicon oxynitride, or silicon nitride may be stacked by a method. In any case, a transistor including an insulating layer formed by high-density plasma as part or all of a gate insulating layer can reduce variation in characteristics.

また、トランジスタが含む半導体層とゲート絶縁層や、その他の絶縁層は、プラズマ処理を用いて形成する場合がある。このようなプラズマ処理は、電子密度が１×１０１１ｃｍ−３以上であり、プラズマの電子温度が１．５ｅＶ以下で行うことが好ましい。より詳しくは、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下で行うことが好ましい。 In some cases, a semiconductor layer and a gate insulating layer included in the transistor and other insulating layers are formed by plasma treatment. Such plasma treatment is preferably performed at an electron density of 1 × 10 11 cm −3 or more and an electron temperature of plasma of 1.5 eV or less. More specifically, it is preferable that the electron density is 1 × 10 11 cm −3 or more and 1 × 10 13 cm −3 or less and the plasma electron temperature is 0.5 eV or more and 1.5 eV or less.

プラズマの電子密度が高密度であり、被処理物（例えば、トランジスタが含む半導体層、ゲート絶縁層等）付近での電子温度が低いと、被処理物に対するプラズマによる損傷を防止することができる。また、プラズマの電子密度が１×１０１１ｃｍ−３以上と高密度であるため、プラズマ処理を用いて、被処理物を酸化または窒化することよって形成される酸化物または窒化物は、ＣＶＤ法やスパッタリング法等により形成された薄膜と比較して、膜厚等が均一性に優れ、緻密な膜を形成することができる。また、プラズマの電子温度が１．５ｅＶ以下と低いため、従来のプラズマ処理や熱酸化法と比較して、低温度で酸化または窒化処理を行うことができる。例えば、ガラス基板の歪点よりも１００度以上低い温度でプラズマ処理を行っても、被処理物を十分に酸化または窒化することによって、酸化物または窒化物を形成することができる。 When the electron density of plasma is high and the electron temperature in the vicinity of an object to be processed (for example, a semiconductor layer included in a transistor, a gate insulating layer, or the like) is low, damage to the object to be processed can be prevented. In addition, since the electron density of plasma is as high as 1 × 10 11 cm −3 or higher, an oxide or nitride formed by oxidizing or nitriding an object to be processed using plasma treatment is a CVD method. Compared with a thin film formed by sputtering or the like, the film thickness is excellent in uniformity and a dense film can be formed. In addition, since the electron temperature of plasma is as low as 1.5 eV or less, oxidation or nitridation treatment can be performed at a lower temperature than conventional plasma treatment or thermal oxidation. For example, even when plasma treatment is performed at a temperature lower than 100 degrees below the strain point of a glass substrate, an oxide or nitride can be formed by sufficiently oxidizing or nitriding the object to be processed.

本発明の半導体装置及びその作製方法について説明する図。4A and 4B illustrate a semiconductor device and a manufacturing method thereof according to the present invention. 本発明の半導体装置及びその作製方法について説明する図。4A and 4B illustrate a semiconductor device and a manufacturing method thereof according to the present invention. 本発明の半導体装置及びその作製方法について説明する図。4A and 4B illustrate a semiconductor device and a manufacturing method thereof according to the present invention. 本発明の半導体装置及びその作製方法について説明する図。4A and 4B illustrate a semiconductor device and a manufacturing method thereof according to the present invention. 貼り合わせ装置について説明する図。The figure explaining a bonding apparatus. 本発明の半導体装置及びその作製方法について説明する図。4A and 4B illustrate a semiconductor device and a manufacturing method thereof according to the present invention. 本発明の半導体装置及びその作製方法について説明する図。4A and 4B illustrate a semiconductor device and a manufacturing method thereof according to the present invention. 本発明の半導体装置及びその作製方法について説明する図。4A and 4B illustrate a semiconductor device and a manufacturing method thereof according to the present invention. 貼り合わせ装置について説明する図。The figure explaining a bonding apparatus. 導電層が設けられた基板について説明する図。6A and 6B illustrate a substrate provided with a conductive layer. 半導体装置について説明する図。6A and 6B illustrate a semiconductor device. 半導体装置について説明する図。6A and 6B illustrate a semiconductor device.

Claims (4)

第１の基板上にトランジスタを形成し、
前記トランジスタ上に第１の絶縁層を形成し、
前記第１の絶縁層に設けられた開口部を介して、前記トランジスタのソース又はドレインに接続された第１の導電層を形成し、
前記第１の絶縁層と第２の絶縁層が接するように、前記第１の絶縁層上に、前記第２の絶縁層が設けられた第２の基板を配置し、
前記第２の基板から、前記第２の絶縁層を分離し、
前記第２の絶縁層上に、異方性導電層とアンテナとして機能する第２の導電層が設けられた第３の基板を配置して、前記異方性導電層を介して前記第１の導電層と前記第２の導電層を電気的に接続させることを特徴とする半導体装置の作製方法。 Forming a transistor on a first substrate;
Forming a first insulating layer on the transistor;
Forming a first conductive layer connected to a source or a drain of the transistor through an opening provided in the first insulating layer;
A second substrate provided with the second insulating layer is disposed on the first insulating layer so that the first insulating layer and the second insulating layer are in contact with each other;
Separating the second insulating layer from the second substrate;
A third substrate provided with an anisotropic conductive layer and a second conductive layer functioning as an antenna is disposed on the second insulating layer, and the first substrate is interposed through the anisotropic conductive layer. A method for manufacturing a semiconductor device, wherein a conductive layer and the second conductive layer are electrically connected. 第１の基板上にトランジスタを形成し、
前記トランジスタ上に第１の絶縁層を形成し、
前記第１の絶縁層に設けられた開口部を介して、前記トランジスタのソース又はドレインに接続された第１の導電層を形成し、
前記第１の絶縁層と第２の絶縁層が接するように、前記第１の絶縁層上に、前記第２の絶縁層が設けられた第２の基板を配置し、
前記第２の基板から、前記第２の絶縁層を分離し、
前記第２の絶縁層上に、アンテナとして機能する第２の導電層とバンプが設けられた第３の基板を配置して、前記バンプを介して前記第１の導電層と前記第２の導電層を電気的に接続させることを特徴とする半導体装置の作製方法。 Forming a transistor on a first substrate;
Forming a first insulating layer on the transistor;
Forming a first conductive layer connected to a source or a drain of the transistor through an opening provided in the first insulating layer;
A second substrate provided with the second insulating layer is disposed on the first insulating layer so that the first insulating layer and the second insulating layer are in contact with each other;
Separating the second insulating layer from the second substrate;
A third substrate provided with a second conductive layer and a bump functioning as an antenna is disposed on the second insulating layer, and the first conductive layer and the second conductive layer are interposed through the bump. A method for manufacturing a semiconductor device, wherein layers are electrically connected. 請求項１又は請求項２において、
前記第２の絶縁層の厚さは、１０μｍ乃至３００μｍであることを特徴とする半導体装置の作製方法。 In claim 1 or claim 2,
The method for manufacturing a semiconductor device, wherein the thickness of the second insulating layer is 10 μm to 300 μm. 請求項１又は請求項２において、
前記第２の絶縁層は、シリコーン、ポリエチレン、ポリプロピレン、ポリスチレン、アクリル、ポリ塩化ビニル、ポリアセタール、ポリアミド、ポリカーボネート、ポリブチレンテレフタレート、ポリエチレンナフタレート、ポリエチレンテレフタレート、ポリサルフォン、ポリエーテルサルフォン、ポリフェニレンサルファイド、ポリアミドイミド、ポリメチルペンテン、フェノール、ユリア、メラミン、エポキシ、ジアリルフタレート、ポリイミド又はポリウレタンであることを特徴とする半導体装置の作製方法。 In claim 1 or claim 2,
The second insulating layer is made of silicone, polyethylene, polypropylene, polystyrene, acrylic, polyvinyl chloride, polyacetal, polyamide, polycarbonate, polybutylene terephthalate, polyethylene naphthalate, polyethylene terephthalate, polysulfone, polyethersulfone, polyphenylene sulfide, polyamide. A method for manufacturing a semiconductor device, which is imide, polymethylpentene, phenol, urea, melamine, epoxy, diallyl phthalate, polyimide, or polyurethane.
JP2006204229A 2005-07-29 2006-07-27 Method for manufacturing semiconductor device Expired - Fee Related JP4845623B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006204229A JP4845623B2 (en) 2005-07-29 2006-07-27 Method for manufacturing semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005222161 2005-07-29
JP2005222161 2005-07-29
JP2006204229A JP4845623B2 (en) 2005-07-29 2006-07-27 Method for manufacturing semiconductor device

Publications (3)

Publication Number Publication Date
JP2007058849A true JP2007058849A (en) 2007-03-08
JP2007058849A5 JP2007058849A5 (en) 2009-05-28
JP4845623B2 JP4845623B2 (en) 2011-12-28

Family

ID=37922240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006204229A Expired - Fee Related JP4845623B2 (en) 2005-07-29 2006-07-27 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP4845623B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009033124A (en) * 2007-06-22 2009-02-12 Semiconductor Energy Lab Co Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device and electronic device
JP2009081426A (en) * 2007-09-07 2009-04-16 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2020120086A (en) * 2019-01-28 2020-08-06 トヨタ自動車株式会社 Method of manufacturing semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189566A (en) * 1996-08-22 1998-07-21 Nippon Telegr & Teleph Corp <Ntt> Thin film forming device
JP2002268585A (en) * 2001-03-08 2002-09-20 Matsushita Electric Ind Co Ltd Active matrix substrate and method for manufacturing the same
JP2005202947A (en) * 2003-12-19 2005-07-28 Semiconductor Energy Lab Co Ltd Semiconductor device, radio tag, and label

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189566A (en) * 1996-08-22 1998-07-21 Nippon Telegr & Teleph Corp <Ntt> Thin film forming device
JP2002268585A (en) * 2001-03-08 2002-09-20 Matsushita Electric Ind Co Ltd Active matrix substrate and method for manufacturing the same
JP2005202947A (en) * 2003-12-19 2005-07-28 Semiconductor Energy Lab Co Ltd Semiconductor device, radio tag, and label

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009033124A (en) * 2007-06-22 2009-02-12 Semiconductor Energy Lab Co Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device and electronic device
JP2009081426A (en) * 2007-09-07 2009-04-16 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
US9508619B2 (en) 2007-09-07 2016-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2020120086A (en) * 2019-01-28 2020-08-06 トヨタ自動車株式会社 Method of manufacturing semiconductor device
JP7120051B2 (en) 2019-01-28 2022-08-17 株式会社デンソー Semiconductor device manufacturing method

Also Published As

Publication number Publication date
JP4845623B2 (en) 2011-12-28

Similar Documents

Publication Publication Date Title
JP5376706B2 (en) Method for manufacturing semiconductor device
US7727859B2 (en) Semiconductor device and manufacturing method thereof
US7683838B2 (en) Semiconductor device
JP5523593B2 (en) Semiconductor device
US8232181B2 (en) Manufacturing method of semiconductor device
JP5600714B2 (en) Method for manufacturing semiconductor device
KR20120102819A (en) Semiconductor device and manufacturing method thereof
JP5331917B2 (en) Semiconductor device
JP2008141167A (en) Method of forming conductive layers and substrate having the conductive layers, and method of manufacturing semiconductor device
JP5089033B2 (en) Method for manufacturing semiconductor device
KR20080072567A (en) Semiconductor device and manufacturing method thereof
JP5296360B2 (en) Semiconductor device and manufacturing method thereof
JP5298216B2 (en) Semiconductor device
JP4845623B2 (en) Method for manufacturing semiconductor device
JP5108381B2 (en) Bonding method, bonding apparatus, semiconductor device manufacturing method, and semiconductor device manufacturing apparatus
JP4912900B2 (en) Method for manufacturing semiconductor device
JP5352048B2 (en) Method for manufacturing semiconductor device
JP5004537B2 (en) Semiconductor device
JP5159053B2 (en) Semiconductor device
JP4908936B2 (en) Method for manufacturing semiconductor device
JP5004503B2 (en) Semiconductor device
JP5127167B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090409

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees