JP2007053394A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2007053394A JP2007053394A JP2006280187A JP2006280187A JP2007053394A JP 2007053394 A JP2007053394 A JP 2007053394A JP 2006280187 A JP2006280187 A JP 2006280187A JP 2006280187 A JP2006280187 A JP 2006280187A JP 2007053394 A JP2007053394 A JP 2007053394A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- channel mosfet
- silicon
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
nMOSFETのゲートとpMOSFETのゲートとが異なる低抵抗材料で形成された半導体装置とその製造方法を提供する。
【解決手段】
pMOSFETとnMOSFETとを有する半導体装置であって、pMOSFET及びnMOSFETのそれぞれは、シリコン基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、ゲート電極両側に形成されたソース/ドレイン領域と、を有し、pMOSFETのゲート電極及びソース/ドレイン領域と、nMOSFETのソース/ドレイン領域とは、金属リッチのシリサイドで形成され、nMOSFETのゲート電極は、置換アルミニウムで形成される。
【選択図】 図6
Description
ゲート電極の抵抗を更に低減化するため,シリサイドより抵抗の低い金属でゲートを作成する提案もある。当初,シリコン層で使い捨てゲートを形成し,その後シリコンをアルミニウムに置換して置換アルミニウムゲート電極を形成する提案もある(特許文献3)。
pMOSFETとnMOSFETとを有する半導体装置であって、
前記pMOSFET及びnMOSFETのそれぞれは、
シリコン基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極両側に形成されたソース/ドレイン領域と、
を有し、
前記pMOSFETの前記ゲート電極及びソース/ドレイン領域と、前記nMOSFETの前記ソース/ドレイン領域とは、金属リッチのシリサイドで形成され、
前記nMOSFETのゲート電極は、置換アルミニウムで形成された半導体装置
が提供される。
pチャネルMOSFET領域、nチャネルMOSFET領域を含むシリコン基板上にゲート絶縁膜,ポリシリコン層を積層する工程と、
前記nチャネルMOSFET領域の前記ポリシリコン層上に絶縁キャップ層を形成する工程と、
前記ゲート絶縁膜、ポリシリコン層、及び絶縁キャップ層をパターニングし、ゲート電極を形成する工程と、
露出したシリコンおよび前記pチャネルMOSFET領域の前記ゲート電極をシリサイド化する工程と、
前記絶縁キャップ層を除去し、前記nチャネルMOSFET領域のゲート電極に接するようにアルミニウム層を形成する工程と、
熱処理を行い,前記nチャネルMOSFET領域のゲート電極をアルミニウムで置換する工程と、
を含む半導体装置の製造方法
が提供される。
前記シリコン基板上に形成されたゲート絶縁層と、
前記ゲート絶縁層上に、第1の温度のシリサイド化反応で形成された第1シリサイド層のゲート電極と、
前記ゲート電極両側の前記シリコン基板に形成されたソース/ドレイン領域と、
前記ソース/ドレイン領域内に、前記第1の温度より高い第2の温度のシリサイド化反応で形成された第2シリサイド層のソース/ドレインシリサイド領域と、
を有する半導体装置。
前記シリコン基板上に形成されたゲート絶縁層と、
前記ゲート絶縁層上に、1種類のシリサイド層で形成されたゲート電極と、
前記ゲート電極両側の前記シリコン基板に形成されたソース/ドレイン領域と、
前記ソース/ドレイン領域内に、2種類のシリサイド層で形成されたソース/ドレインシリサイド領域と、
を有する半導体装置。
前記絶縁ゲート構造の側壁上に絶縁サイドウォールを形成する工程と、
前記絶縁サイドウォールを備えた絶縁ゲート構造両側の前記シリコン基板内に,ソース/ドレイン領域を形成する工程と,
前記ソースドレイン領域が露出した状態で、前記シリコン基板上に第1の金属層を形成し,第1の温度で第1のシリサイド化反応を行わせ,前記ソース/ドレイン領域に第1のシリサイド層を形成する工程と、
前記絶縁キャップ層を除去し,前記シリコン基板上に第2の金属層を形成し,前記第1の温度より低い第2の温度で第2のシリサイド化反応を行なわせ,前記絶縁ゲート構造のシリコン層をフルシリサイデーションすると共に、前記ソース/ドレイン領域の第1のシリサイド層の深さは実質的に増加させない工程と、
を含む半導体装置の製造方法。
前記ポリシリコン層の表面に第1の加速エネルギでp型不純物を高濃度にドープする工程と、
前記ポリシリコン層,ゲート絶縁層をパターニングし,ゲート電極を形成すると共に,その両側に基板シリコン表面を露出する工程と,
前記露出した基板シリコン表面に前記第1の加速エネルギより高い第2の加速エネルギでp型不純物を深くイオン注入する工程と、
シリコン層を、前記ポリシリコン層表面上には成長させず、前記基板シリコン表面上にのみ成長する工程と、
を含む半導体装置の製造方法。
前記絶縁キャップ層、前記ポリシリコン層,ゲート絶縁層をパターニングし,ゲート電極を形成すると共に,その両側に基板シリコン表面を露出する工程と,
前記露出した基板シリコン表面に不純物をイオン注入する工程と、
シリコン層を、前記基板シリコン表面上に成長する工程と、
前記絶縁キャップ層を除去する工程と、
前記ポリシリコン層表面及び前記基板シリコン表面からシリサイド化反応を行なう工程と、
を含む半導体装置の製造方法。
前記絶縁キャップ層をパターニングし,前記nチャネルMOSFET領域のゲート電極形状に残す工程と、
前記pチャネルMOSFET領域のポリシリコン層上にゲート電極形状のレジストパターンを形成し,前記レジストパターンと前記絶縁キャップ層をマスクとして、前記ポリシリコン層,ゲート絶縁層をパターニングし,ゲート電極を形成すると共に,その両側に基板シリコン表面を露出する工程と,
前記露出した基板シリコン表面およびpチャネルMOSFETのポリシリコンゲート電極表面からシリサイド化反応を行い,メタルリッチのシリサイド領域を形成する工程と、
前記シリサイド領域を覆って,絶縁層を形成する工程と、
前記絶縁層,前記絶縁キャップ層を貫通して,前記ゲート電極に達するコンタクト孔を形成する工程と、
前記コンタクト孔を埋め込んで,アルミニウム層を形成する工程と、
アニーリングを行い,前記nチャネルMOSFETのゲート電極をアルミニウムで置換する工程と、
を含む半導体装置の製造方法。
前記絶縁キャップ層をパターニングし,前記nチャネルMOSFET領域のゲート電極形状に残す工程と、
前記pチャネルMOSFET領域のポリシリコン層上にゲート電極形状のレジストパターンを形成し,前記レジストパターンと前記絶縁キャップ層をマスクとして、前記ポリシリコン層,ゲート絶縁層をパターニングし,ゲート電極を形成すると共に,その両側に基板シリコン表面を露出する工程と,
前記ゲート電極を埋め込むシリコン層を基板上に成長する工程と、
前記シリコン層を化学機械研磨し、前記nチャネルMOSFETの絶縁キャップ層は残し,前記pチャネルMOSFETのゲート電極を露出する工程と、
前記シリコン層表面およびpチャネルMOSFETのポリシリコンゲート電極表面からシリサイド化反応を行い,メタルリッチのシリサイド領域を形成する工程と、
前記シリサイド領域を覆って,絶縁層を形成する工程と、
前記絶縁層,前記絶縁キャップ層を貫通して,前記ゲート電極に達するコンタクト孔を形成する工程と、
前記コンタクト孔を埋め込んで,アルミニウム層を形成する工程と、
アニーリングを行い,前記nチャネルMOSFETのゲート電極をアルミニウムで置換する工程と、
を含む半導体装置の製造方法。
2 ゲート絶縁層
3 ポリシリコン層
4 イクステンション
5 絶縁キャップ層
6 絶縁サイドウォール
8 ソース/ドレイン領域
10 コバルト層
11 コバルトシリサイド領域
13 ニッケル層
14 コバルトニッケルシリサイド領域
22、24 ニッケル層
23 NiSi2層
25 ポリシリコン層
26 絶縁キャップ層
28 サイドウォール
29 ソース/ドレイン領域
30 ニッケル層
31 NiSi2領域
32 ニッケル層
33 NiSiゲート電極
35 ポリシリコン層
37 シリコン層
39 ニッケル層
40、41 NiSi領域
44 nウエル
45 pウエル
46、47 エクステンション
49、50 ソース/ドレインコンタクト領域
51 ニッケル層
52、53 (Niリッチな)ニッケルシリサイド領域
55 層間絶縁膜
57 Al層
59 置換Al領域
62 ニッケル層
63、64 (Niリッチな)ニッケルシリサイド領域
65 Al層
66 置換Al領域
Claims (5)
- pMOSFETとnMOSFETとを有する半導体装置であって、
前記pMOSFET及びnMOSFETのそれぞれは、
シリコン基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極両側の前記シリコン基板に形成されたソース/ドレイン領域と、
を有し、
前記pMOSFETの前記ゲート電極及びソース/ドレイン領域と、前記nMOSFETの前記ソース/ドレイン領域とは、金属リッチのシリサイドで形成され、
前記nMOSFETのゲート電極は、置換アルミニウムで形成された半導体装置。 - pMOSFETとnMOSFETとを有する半導体装置であって、
前記pMOSFET及びnMOSFETのそれぞれは、
シリコン基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極の側面に形成されたサイドウォールと、
前記ゲート電極両側に、前記サイドウォールの側面に接するように形成されたソース/ドレイン領域と、
を有し、
前記pMOSFETの前記ゲート電極及びソース/ドレイン領域と、前記nMOSFETの前記ソース/ドレイン領域とは、金属リッチのシリサイドで形成され、
前記nMOSFETのゲート電極は、置換アルミニウムで形成された半導体装置。 - 前記金属は、ニッケルである請求項1又は2記載の半導体装置。
- pチャネルMOSFET領域、nチャネルMOSFET領域を含むシリコン基板上にゲート絶縁膜,ポリシリコン層を積層する工程と、
前記nチャネルMOSFET領域の前記ポリシリコン層上に絶縁キャップ層を形成する工程と、
前記ゲート絶縁膜、ポリシリコン層、及び絶縁キャップ層をパターニングし、ゲート電極を形成すると共に、その両側にシリコン基板を露出する工程と、
前記露出したシリコン基板および前記pチャネルMOSFET領域の前記ゲート電極をシリサイド化する工程と、
前記絶縁キャップ層を除去し、前記nチャネルMOSFET領域の前記ゲート電極に接するようにアルミニウム層を形成する工程と、
熱処理を行い,前記nチャネルMOSFET領域の前記ゲート電極をアルミニウムで置換する工程と、
を含む半導体装置の製造方法。 - pチャネルMOSFET領域、nチャネルMOSFET領域を含むシリコン基板上にゲート絶縁膜,ポリシリコン層を積層する工程と、
前記nチャネルMOSFET領域の前記ポリシリコン層上に絶縁キャップ層を形成する工程と、
前記ゲート絶縁膜、ポリシリコン層,及び絶縁キャップ層をパターニングし,ゲート電極を形成すると共に,その両側にシリコン基板を露出する工程と,
前記pチャネルMOSFET領域の前記ゲート電極の表面と前記nチャネルMOSFET領域の前記絶縁キャップ層の表面が露出するように、シリコン基板上にシリコン層を形成する工程と、
前記シリコン層および前記pチャネルMOSFET領域の前記ゲート電極をシリサイド化する工程と、
前記絶縁キャップ層を除去し,前記nチャネルMOSFET領域のゲート電極に接するようにアルミニウム層を形成する工程と、
熱処理を行い,前記nチャネルMOSFET領域のゲート電極をアルミニウムで置換する工程と、
を含む半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006280187A JP4744413B2 (ja) | 2006-10-13 | 2006-10-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006280187A JP4744413B2 (ja) | 2006-10-13 | 2006-10-13 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003383293A Division JP4515077B2 (ja) | 2003-11-13 | 2003-11-13 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007053394A true JP2007053394A (ja) | 2007-03-01 |
JP4744413B2 JP4744413B2 (ja) | 2011-08-10 |
Family
ID=37917572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006280187A Expired - Fee Related JP4744413B2 (ja) | 2006-10-13 | 2006-10-13 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4744413B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009239172A (ja) * | 2008-03-28 | 2009-10-15 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2012204583A (ja) * | 2011-03-25 | 2012-10-22 | National Institute Of Advanced Industrial & Technology | トンネルトランジスタの製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11251595A (ja) * | 1997-12-23 | 1999-09-17 | Texas Instr Inc <Ti> | 置換ゲート構造を有するトランジスタの製造方法 |
-
2006
- 2006-10-13 JP JP2006280187A patent/JP4744413B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11251595A (ja) * | 1997-12-23 | 1999-09-17 | Texas Instr Inc <Ti> | 置換ゲート構造を有するトランジスタの製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009239172A (ja) * | 2008-03-28 | 2009-10-15 | Toshiba Corp | 半導体装置およびその製造方法 |
JP4635070B2 (ja) * | 2008-03-28 | 2011-02-16 | 株式会社東芝 | 半導体装置 |
JP2012204583A (ja) * | 2011-03-25 | 2012-10-22 | National Institute Of Advanced Industrial & Technology | トンネルトランジスタの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4744413B2 (ja) | 2011-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5672334B2 (ja) | 半導体装置の製造方法 | |
US7078285B1 (en) | SiGe nickel barrier structure employed in a CMOS device to prevent excess diffusion of nickel used in the silicide material | |
JP4313065B2 (ja) | シリコンゲルマニウムゲートを利用した半導体素子及びその製造方法 | |
US7229871B2 (en) | Integrated circuit containing polysilicon gate transistors and fully silicidized metal gate transistors | |
US7652336B2 (en) | Semiconductor devices and methods of manufacture thereof | |
JP2008235568A (ja) | 半導体装置およびその製造方法 | |
US20140147978A1 (en) | Strained Structure of a Semiconductor Device | |
KR20090019693A (ko) | 스트레인된 반도체 장치 및 이의 제조 방법 | |
US20080237867A1 (en) | Low contact resistance metal contact | |
JPWO2007026677A1 (ja) | 半導体装置の製造方法 | |
JP4515077B2 (ja) | 半導体装置の製造方法 | |
JP2007157744A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3998665B2 (ja) | 半導体装置およびその製造方法 | |
JP3874716B2 (ja) | 半導体装置の製造方法 | |
JP2006202860A (ja) | 半導体装置及びその製造方法 | |
JP2009117621A (ja) | 半導体装置及びその製造方法 | |
JP4744413B2 (ja) | 半導体装置の製造方法 | |
JP2008117842A (ja) | 半導体装置、およびその製造方法 | |
JP4983810B2 (ja) | 半導体装置の製造方法 | |
JP5194732B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2008124441A (ja) | 半導体装置の製造方法 | |
JP2006352127A (ja) | 複数の熱処理によって自己整列されたシリサイド膜を形成する方法 | |
JP2005243664A (ja) | 半導体装置およびその製造方法 | |
JP2008085306A (ja) | 半導体装置および半導体装置の製造方法 | |
WO2008072573A1 (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110426 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110510 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4744413 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |