JP2007053299A - Manufacturing method for semiconductor device - Google Patents

Manufacturing method for semiconductor device Download PDF

Info

Publication number
JP2007053299A
JP2007053299A JP2005238610A JP2005238610A JP2007053299A JP 2007053299 A JP2007053299 A JP 2007053299A JP 2005238610 A JP2005238610 A JP 2005238610A JP 2005238610 A JP2005238610 A JP 2005238610A JP 2007053299 A JP2007053299 A JP 2007053299A
Authority
JP
Japan
Prior art keywords
film
hafnium silicate
nitrogen
hfsion
silicate film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005238610A
Other languages
Japanese (ja)
Inventor
Susumu Hiyama
晋 檜山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005238610A priority Critical patent/JP2007053299A/en
Publication of JP2007053299A publication Critical patent/JP2007053299A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method for a semiconductor device improving a heat resistance property and a dielectric constant, inhibiting the generation of a leakage current, and having a nitrogen-added hafnium silicate film. <P>SOLUTION: In the manufacturing method for the semiconductor device, a first hafnium silicate film 21 in a film thickness of 6 nm or less is formed on a substrate 1. A first nitrogen-added hafnium silicate (HfSiON) film 21a is formed by the first nitriding treatment of the first hafnium silicate film 21. The first annealing treatment is conducted in the first nitrogen-added hafnium silicate film 21a. A second hafnium silicate film 22 in the film thickness of 6 nm or less is formed on the first nitrogen-added hafnium silicate film 21a. A second nitrogen-added hafnium silicate film 22a is formed by the second nitriding treatment of the second hafnium silicate film 22. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体装置の製造方法に関し、特に、窒素添加ハフニウムシリケート膜を有する半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device having a nitrogen-added hafnium silicate film.

近年、ゲート絶縁膜材料あるいはキャパシタ絶縁膜材料として、高誘電体材料であるハフニウムシリケート（Ｈｆシリケート）膜の開発が進められている（特許文献１参照）。キャパシタ絶縁膜では、各種アニールに対する耐熱性が要求され、Ｈｆシリケートを窒化することにより耐熱性を向上させている。Ｈｆシリケートに窒素を導入した窒素添加ハフニウムシリケート（ＨｆＳｉＯＮ）は、Ｈｆシリケートと比較して、耐熱性だけでなく誘電率も上昇する。   In recent years, a hafnium silicate (Hf silicate) film, which is a high dielectric material, has been developed as a gate insulating film material or a capacitor insulating film material (see Patent Document 1). The capacitor insulating film is required to have heat resistance against various annealing, and the heat resistance is improved by nitriding Hf silicate. Nitrogen-added hafnium silicate (HfSiON) in which nitrogen is introduced into Hf silicate increases not only heat resistance but also dielectric constant as compared with Hf silicate.

窒素添加ハフニウムシリケート（ＨｆＳｉＯＮ）膜中の窒素濃度が高ければ高いほど、耐熱性および誘電率を向上させることが可能となる。熱窒化処理では、処理温度が高ければ高いほど、高濃度に窒素を導入することが可能となる。
特開２００３−１５８２６２号公報 As the nitrogen concentration in the nitrogen-added hafnium silicate (HfSiON) film is higher, the heat resistance and the dielectric constant can be improved. In the thermal nitriding treatment, the higher the treatment temperature is, the more nitrogen can be introduced.
JP 2003-158262 A

しかしながら、熱窒化処理の処理温度を上げた場合には、ＨｆＳｉＯＮ膜のリーク電流が増加するという問題があった。これは、ＨｆＳｉＯＮ膜中のＮ―Ｏ結合が増加したためと考えられる。   However, when the temperature of the thermal nitriding process is raised, there is a problem that the leakage current of the HfSiON film increases. This is presumably because the N—O bond in the HfSiON film increased.

以上のように、リーク電流増加に繋がるＮ−Ｏ結合を増やすことなく、ＨｆＳｉＯＮ膜中の窒素濃度を増やして耐熱性および誘電率を向上させることが望まれている。   As described above, it is desired to improve the heat resistance and the dielectric constant by increasing the nitrogen concentration in the HfSiON film without increasing the number of N—O bonds that lead to an increase in leakage current.

本発明は上記の事情に鑑みてなされたものであり、その目的は、耐熱性および誘電率を向上させて、かつリーク電流の発生を抑制した窒素添加ハフニウムシリケート膜を有する半導体装置の製造方法を提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method for manufacturing a semiconductor device having a nitrogen-added hafnium silicate film that improves heat resistance and dielectric constant and suppresses generation of leakage current. It is to provide.

上記の目的を達成するため、本発明の半導体装置の製造方法は、基板上に６ｎｍ以下の膜厚の第１ハフニウムシリケート膜を形成する工程と、前記第１ハフニウムシリケート膜の第１窒化処理を行い、第１窒素添加ハフニウムシリケート膜を形成する工程と、前記第１窒素添加ハフニウムシリケート膜の第１アニール処理を行う工程と、前記第１窒素添加ハフニウムシリケート膜上に６ｎｍ以下の膜厚の第２ハフニウムシリケート膜を形成する工程と、前記第２ハフニウムシリケート膜の第２窒化処理を行い、第２窒素添加ハフニウムシリケート膜を形成する工程とを有する。   In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention includes a step of forming a first hafnium silicate film having a thickness of 6 nm or less on a substrate, and a first nitriding treatment of the first hafnium silicate film. Forming a first nitrogen-added hafnium silicate film; performing a first annealing treatment on the first nitrogen-added hafnium silicate film; and Forming a second hafnium silicate film; and performing a second nitriding treatment of the second hafnium silicate film to form a second nitrogen-added hafnium silicate film.

上記の本発明の半導体装置の製造方法では、窒素添加ハフニウムシリケート膜を形成する際に、６ｎｍ以下のハフニウムシリケート膜の形成、窒化処理、アニール処理を繰り返し行う。なお、２回目以降のアニール処理は省略可能である。
ハフニウムシリケート膜の窒化処理により、窒素添加ハフニウムシリケート膜が形成される。窒素添加ハフニウムシリケート膜の誘電率および耐熱性は、ハフニウムシリケート膜に比べて高くなる。
その後、窒素添加ハフニウムシリケート膜のアニール処理を行う。窒素添加ハフニウムシリケート膜の厚さを６ｎｍ以下にしているため、アニール処理により、膜中のＮ―Ｏ結合が効果的に低減される。 In the method for manufacturing a semiconductor device of the present invention, when forming a nitrogen-added hafnium silicate film, the formation of a hafnium silicate film of 6 nm or less, nitriding treatment, and annealing treatment are repeatedly performed. Note that the second and subsequent annealing treatments can be omitted.
A nitrogen-added hafnium silicate film is formed by nitriding the hafnium silicate film. The dielectric constant and heat resistance of the nitrogen-added hafnium silicate film are higher than those of the hafnium silicate film.
Thereafter, annealing treatment of the nitrogen-added hafnium silicate film is performed. Since the thickness of the nitrogen-added hafnium silicate film is 6 nm or less, the N—O bond in the film is effectively reduced by the annealing treatment.

本発明の半導体装置の製造方法によれば、耐熱性および誘電率を向上させて、かつリーク電流の発生を抑制した窒素添加ハフニウムシリケート膜を有する半導体装置を製造することができる。   According to the method for manufacturing a semiconductor device of the present invention, it is possible to manufacture a semiconductor device having a nitrogen-added hafnium silicate film with improved heat resistance and dielectric constant and suppressed generation of leakage current.

以下に、本発明の実施の形態について、図面を参照して説明する。   Embodiments of the present invention will be described below with reference to the drawings.

本発明者は、窒化処理した窒素添加ハフニウムシリケート（ＨｆＳｉＯＮ）膜をアニール処理することにより、ＨｆＳｉＯＮ膜中のＮ−Ｏ結合を低減することができることを見出した。さらに、本発明者は、このアニール処理によるＮ―Ｏ結合の低減効果は、ＨｆＳｉＯＮ膜の膜厚に依存することを見出した。まず、これについて説明する。   The present inventor has found that N—O bonds in the HfSiON film can be reduced by annealing the nitrided hafnium silicate (HfSiON) film that has been nitrided. Furthermore, the present inventor has found that the effect of reducing the N—O bond by this annealing treatment depends on the film thickness of the HfSiON film. First, this will be described.

図１は、ＨｆＳｉＯＮ膜のＮ１ｓスペクトルを示す図である。スペクトルＳ１は、アニール処理前のＨｆＳｉＯＮ膜のスペクトルである。スペクトルＳ２は、アニール処理後のＨｆＳｉＯＮ膜のスペクトルである。アニール処理は、窒素雰囲気下において１０００℃で行った。   FIG. 1 is a diagram showing an N1s spectrum of an HfSiON film. A spectrum S1 is a spectrum of the HfSiON film before the annealing treatment. A spectrum S2 is a spectrum of the HfSiON film after the annealing treatment. The annealing process was performed at 1000 ° C. in a nitrogen atmosphere.

スペクトルＳ１，Ｓ２において、ピークＰ１（結合エネルギー４０４ｅＶ程度）は、Ｎ−Ｏ結合に起因するものである。また、ピークＰ２（結合エネルギー３９７ｅＶ程度）は、Ｈｆ−Ｎ結合、Ｓｉ−Ｎ結合に起因するものである。このピークＰ１の強度が大きいと、リーク電流が大きくなることが確認されている。   In the spectra S1 and S2, the peak P1 (binding energy of about 404 eV) is due to N—O bonding. The peak P2 (binding energy of about 397 eV) is attributed to the Hf—N bond and Si—N bond. It has been confirmed that when the intensity of the peak P1 is large, the leakage current increases.

図１に示すように、ＨｆＳｉＯＮ膜にアニール処理を施すことにより、ＨｆＳｉＯＮ膜中のＮ−Ｏ結合を低減することができる。Ｎ−Ｏ結合を低減するためのアニール処理温度としては、７００℃以上が好ましい。また、窒化処理の温度よりも高い温度であることが好ましい。   As shown in FIG. 1, the N—O bond in the HfSiON film can be reduced by performing an annealing process on the HfSiON film. The annealing temperature for reducing N—O bonds is preferably 700 ° C. or higher. Further, the temperature is preferably higher than the nitriding temperature.

図２は、ＨｆＳｉＯＮ膜の膜厚と、アニール処理後のＮ−Ｏ結合の低減量との関係を示す図である。図２において、横軸はＨｆＳｉＯＮ膜の膜厚（ｎｍ）を示し、縦軸は膜中のＮのうちＮ―Ｏ結合の比率（％）を示す。   FIG. 2 is a diagram showing the relationship between the film thickness of the HfSiON film and the amount of reduction of N—O bonds after annealing. In FIG. 2, the horizontal axis represents the film thickness (nm) of the HfSiON film, and the vertical axis represents the N—O bond ratio (%) of N in the film.

Ｒ１は、アニール処理前のＨｆＳｉＯＮ膜の測定結果である。ＨｆＳｉＯＮ膜は、ハフニウムシリケート膜を８００℃の温度で、ＮＨ３を用いて熱窒化処理を行うことにより得た。Ｒ２は、アニール処理後のＨｆＳｉＯＮ膜の測定結果である。アニール処理は、１０００℃の温度で、窒素雰囲気下において行った。 R1 is a measurement result of the HfSiON film before annealing. The HfSiON film was obtained by subjecting the hafnium silicate film to thermal nitridation using NH 3 at a temperature of 800 ° C. R2 is the measurement result of the HfSiON film after annealing. The annealing process was performed at a temperature of 1000 ° C. in a nitrogen atmosphere.

図２に示すように、ＨｆＳｉＯＮ膜の膜厚が６ｎｍ以下の場合には、アニール処理を施すことにより、ＨｆＳｉＯＮ膜中のＮ−Ｏ結合が効果的に減少することがわかる。反対に、６ｎｍよりも厚いＨｆＳｉＯＮ膜に対してアニール処理を施しても、膜中のＮ−Ｏ結合をほとんど減少させることができなかった。   As shown in FIG. 2, it can be seen that when the film thickness of the HfSiON film is 6 nm or less, the N—O bond in the HfSiON film is effectively reduced by performing the annealing treatment. On the contrary, even when annealing was performed on the HfSiON film thicker than 6 nm, N—O bonds in the film could hardly be reduced.

（第１実施形態）
本発明は、上述した知見に基づきなされたもので、以下、本発明の詳細な実施形態について説明する。図３は、所望の膜厚のＨｆＳｉＯＮ膜を形成するフロー図である。 (First embodiment)
The present invention has been made on the basis of the above-described knowledge. Hereinafter, detailed embodiments of the present invention will be described. FIG. 3 is a flowchart for forming an HfSiON film having a desired film thickness.

本実施形態では、６ｎｍ以下のハフニウムシリケート膜の形成（ＳＴ１）、窒化処理（ＳＴ２）、アニール処理（ＳＴ３）を行い、所望の膜厚になるまで上記の工程を繰り返すことにより、Ｎ−Ｏ結合を抑制しつつ、窒素濃度の高いＨｆＳｉＯＮ膜を形成する。   In the present embodiment, formation of a hafnium silicate film of 6 nm or less (ST1), nitriding treatment (ST2), annealing treatment (ST3) is performed, and the above steps are repeated until a desired film thickness is obtained, whereby N—O bonding An HfSiON film having a high nitrogen concentration is formed while suppressing the above.

次に、第１実施形態に係る半導体装置の製造方法について、図４を参照して詳細に説明する。図４は、半導体装置の製造における工程断面図である。   Next, the method for manufacturing the semiconductor device according to the first embodiment will be described in detail with reference to FIG. FIG. 4 is a process cross-sectional view in the manufacture of a semiconductor device.

まず、図４（ａ）に示すように、シリコン等の半導体基板１上に、６ｎｍ以下の膜厚の第１ハフニウムシリケート（ＨｆＳｉＯｘ）膜２１を形成する。平坦な半導体基板１上に第１ハフニウムシリケート膜２１を形成しても、半導体基板１のトレンチに第１ハフニウムシリケート膜２１を形成してもよい。第１ハフニウムシリケート膜２１は、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法あるいはＡＬＤ（Atomic Layer Deposition）法により形成される。   First, as shown in FIG. 4A, a first hafnium silicate (HfSiOx) film 21 having a thickness of 6 nm or less is formed on a semiconductor substrate 1 such as silicon. The first hafnium silicate film 21 may be formed on the flat semiconductor substrate 1 or the first hafnium silicate film 21 may be formed in the trench of the semiconductor substrate 1. The first hafnium silicate film 21 is formed by MOCVD (Metal Organic Chemical Vapor Deposition) method or ALD (Atomic Layer Deposition) method.

次に、図４（ｂ）に示すように、第１ハフニウムシリケート膜２１に対して第１窒化処理を施して、第１ＨｆＳｉＯＮ膜（第１窒素添加ハフニウムシリケート膜）２１ａを得る。本実施形態では、第１窒化処理として熱窒化処理を用いる。熱窒化処理では、ＮＨ３ガス、ＮＯガスまたはＮ２Ｏガス雰囲気下において、アニール処理が行なわれる。本実施形態では、第１窒化処理の処理温度を高温にし、例えば８００℃〜９００℃とする。熱窒化処理の処理温度が高温であればそれだけ、膜中に窒素を多く導入できるが、同時にＮ−Ｏ結合も増える。 Next, as shown in FIG. 4B, a first nitriding process is performed on the first hafnium silicate film 21 to obtain a first HfSiON film (first nitrogen-added hafnium silicate film) 21a. In the present embodiment, thermal nitridation is used as the first nitridation. In the thermal nitridation process, an annealing process is performed in an atmosphere of NH 3 gas, NO gas, or N 2 O gas. In the present embodiment, the processing temperature of the first nitriding process is set to a high temperature, for example, 800 ° C. to 900 ° C. If the processing temperature of the thermal nitriding process is high, more nitrogen can be introduced into the film, but at the same time, N—O bonds increase.

次に、第１ＨｆＳｉＯＮ膜２１ａに対してアニール処理を施して、第１ＨｆＳｉＯＮ膜２１ａ中のＮ−Ｏ結合を減少させる。これにより、Ｎ−Ｏ結合が減少した第１ＨｆＳｉＯＮ膜２１ａが得られる。アニール処理は、例えば、窒素などの不活性ガス雰囲気下において、７００℃〜１１００℃の処理温度で行なわれる。また、アニール処理の処理温度は、第１窒化処理の処理温度よりも高温とする。例えば、アニール処理の処理温度は、１０００℃である。アニール処理の処理時間は、例えば３０秒である。   Next, the first HfSiON film 21a is annealed to reduce N—O bonds in the first HfSiON film 21a. As a result, the first HfSiON film 21a with reduced N—O bonds is obtained. The annealing treatment is performed at a treatment temperature of 700 ° C. to 1100 ° C., for example, in an inert gas atmosphere such as nitrogen. Also, the annealing temperature is higher than the first nitriding temperature. For example, the annealing temperature is 1000 ° C. The processing time of the annealing process is, for example, 30 seconds.

次に、図４（ｃ）に示すように、第１ＨｆＳｉＯＮ膜２１ａ上に、６ｎｍ以下の膜厚の第２ハフニウムシリケート膜２２を形成する。第２ハフニウムシリケート膜２２は、ＭＯＣＶＤ法あるいはＡＬＤ法により形成される。   Next, as shown in FIG. 4C, a second hafnium silicate film 22 having a thickness of 6 nm or less is formed on the first HfSiON film 21a. The second hafnium silicate film 22 is formed by the MOCVD method or the ALD method.

次に、図４（ｄ）に示すように、第２ハフニウムシリケート膜２２に対して第２窒化処理を施して、第２ＨｆＳｉＯＮ膜（第２窒素添加ハフニウムシリケート膜）２２ａを得る。本実施形態では、第２窒化処理として熱窒化処理を用いる。熱窒化処理では、ＮＨ３ガス、ＮＯガスまたはＮ２Ｏガス雰囲気下において、アニール処理が行なわれる。本実施形態では、第２窒化処理の処理温度を先の第１窒化処理の処理温度よりも低温にし、例えば８００℃以下とする。 Next, as shown in FIG. 4D, the second hafnium silicate film 22 is subjected to a second nitriding treatment to obtain a second HfSiON film (second nitrogen-added hafnium silicate film) 22a. In the present embodiment, thermal nitridation is used as the second nitridation. In the thermal nitridation process, an annealing process is performed in an atmosphere of NH 3 gas, NO gas, or N 2 O gas. In the present embodiment, the processing temperature of the second nitriding treatment is set lower than the processing temperature of the first nitriding treatment, for example, 800 ° C. or less.

ここで、第２窒化処理の処理温度を８００℃以下にするのは、第２窒化処理の処理温度が高いと、第１ＨｆＳｉＯＮ膜２１ａまで窒化されてしまう危険性があるからである。特に、第２窒化処理では、第１ＨｆＳｉＯＮ膜２１ａと半導体基板１の界面が窒化されやすい。第１ＨｆＳｉＯＮ膜２１ａと半導体基板１の界面が窒化されると、この部分に再びＮ−Ｏ結合が生じることとなる。この部分に生じたＮ―Ｏ結合は、後のアニール処理では減少させることが困難なため、第２窒化処理の処理温度は第１窒化処理に比べて低温にすることが望ましい。   Here, the reason why the processing temperature of the second nitriding process is set to 800 ° C. or less is that if the processing temperature of the second nitriding process is high, the first HfSiON film 21a may be nitrided. In particular, in the second nitriding treatment, the interface between the first HfSiON film 21a and the semiconductor substrate 1 is easily nitrided. When the interface between the first HfSiON film 21a and the semiconductor substrate 1 is nitrided, N—O bonds are generated again in this portion. Since it is difficult to reduce the N—O bond generated in this portion by a subsequent annealing process, it is desirable that the processing temperature of the second nitriding process be lower than that of the first nitriding process.

次に、第２ＨｆＳｉＯＮ膜２２ａに対して第２アニール処理を施して、第２ＨｆＳｉＯＮ膜２２ａ中のＮ−Ｏ結合を減少させる。これにより、Ｎ−Ｏ結合が減少した第２ＨｆＳｉＯＮ膜２２ａが得られる。ただし、低温の第２窒化処理で発生した新たなＮ−Ｏ結合がほとんどない場合には、第２アニール処理は行わなくてもよい。アニール処理を行う場合には、例えば、窒素などの不活性ガス雰囲気下において、７００℃以上の処理温度で行なわれる。また、アニール処理の処理温度は、第２窒化処理の処理温度よりも高温とする。例えば、アニール処理の処理温度は、１０００℃である。   Next, a second annealing process is performed on the second HfSiON film 22a to reduce N—O bonds in the second HfSiON film 22a. Thereby, the second HfSiON film 22a in which the N—O bond is reduced is obtained. However, when there is almost no new N—O bond generated in the low-temperature second nitriding treatment, the second annealing treatment may not be performed. When the annealing process is performed, for example, it is performed at a processing temperature of 700 ° C. or higher in an inert gas atmosphere such as nitrogen. Further, the annealing temperature is higher than the second nitriding temperature. For example, the annealing temperature is 1000 ° C.

以上のようにして、第１ＨｆＳｉＯＮ膜２１ａと第２ＨｆＳｉＯＮ膜２２ａからなるキャパシタ絶縁膜２が形成される。なお、１２ｎｍよりも厚いキャパシタ絶縁膜２を形成したい場合には、第２ＨｆＳｉＯＮ膜２２ａ上に、再びＳＴ１〜ＳＴ３（図３参照）の工程を繰り返せばよい。これにより、所望の膜厚のＨｆＳｉＯＮ膜からなるキャパシタ絶縁膜２が形成される。   As described above, the capacitor insulating film 2 including the first HfSiON film 21a and the second HfSiON film 22a is formed. If it is desired to form the capacitor insulating film 2 thicker than 12 nm, the steps ST1 to ST3 (see FIG. 3) may be repeated on the second HfSiON film 22a. Thereby, the capacitor insulating film 2 made of the HfSiON film having a desired thickness is formed.

図５は、上記のキャパシタ絶縁膜２をもつキャパシタを備えた半導体装置の断面図である。本実施形態では、トレンチ型キャパシタを備えた半導体装置の例について説明する。   FIG. 5 is a cross-sectional view of a semiconductor device including a capacitor having the capacitor insulating film 2 described above. In the present embodiment, an example of a semiconductor device provided with a trench capacitor will be described.

半導体基板１には、深いトレンチ１ａが形成されており、トレンチ１ａの上部には酸化シリコンからなる上部絶縁膜６が形成されている。   A deep trench 1a is formed in the semiconductor substrate 1, and an upper insulating film 6 made of silicon oxide is formed above the trench 1a.

上部絶縁膜６の下方のトレンチ１ａの残りの部分を囲むように、半導体基板１には第１電極３が形成されている。第１電極３は、トレンチ１ａに面した半導体基板１中に砒素などの導電性不純物を拡散して形成される。   A first electrode 3 is formed on the semiconductor substrate 1 so as to surround the remaining portion of the trench 1 a below the upper insulating film 6. The first electrode 3 is formed by diffusing conductive impurities such as arsenic in the semiconductor substrate 1 facing the trench 1a.

トレンチ１ａの内壁には、第１電極３に接するキャパシタ絶縁膜２が形成されている。キャパシタ絶縁膜２は、上記したＨｆＳｉＯＮ膜からなる。トレンチ１ａを埋め込むように、第２電極４が形成されている。第２電極４は、砒素などの導電性不純物を含有するポリシリコン層により形成される。   A capacitor insulating film 2 in contact with the first electrode 3 is formed on the inner wall of the trench 1a. The capacitor insulating film 2 is made of the above-described HfSiON film. A second electrode 4 is formed so as to fill trench 1a. The second electrode 4 is formed of a polysilicon layer containing a conductive impurity such as arsenic.

上記の第１電極３と、第２電極４と、第１電極３および第２電極４の間に挟まったキャパシタ絶縁膜２によりキャパシタ５が形成されている。キャパシタ５の第２電極４は、半導体基板１の表層に形成されたトランジスタ１０の第１拡散層１３と電気的に接続されている。   A capacitor 5 is formed by the first electrode 3, the second electrode 4, and the capacitor insulating film 2 sandwiched between the first electrode 3 and the second electrode 4. The second electrode 4 of the capacitor 5 is electrically connected to the first diffusion layer 13 of the transistor 10 formed on the surface layer of the semiconductor substrate 1.

半導体基板１の表層には、素子分離絶縁膜１２が形成されており、素子分離絶縁膜１２により区画された活性領域にトランジスタ１０が形成される。トランジスタ１０は、半導体基板１に形成された第１拡散層１３および第２拡散層１４と、半導体基板１上にゲート絶縁膜１５を介して形成されたゲート電極１６とを有する。   An element isolation insulating film 12 is formed on the surface layer of the semiconductor substrate 1, and the transistor 10 is formed in an active region partitioned by the element isolation insulating film 12. The transistor 10 includes a first diffusion layer 13 and a second diffusion layer 14 formed on the semiconductor substrate 1, and a gate electrode 16 formed on the semiconductor substrate 1 via a gate insulating film 15.

ゲート電極１６の周囲には、窒化シリコンや酸化シリコンからなる層間絶縁膜１７が形成されている。第２拡散層１４上には、例えばポリシリコンからなるコンタクト１８が形成されている。   An interlayer insulating film 17 made of silicon nitride or silicon oxide is formed around the gate electrode 16. On the second diffusion layer 14, a contact 18 made of, for example, polysilicon is formed.

上記のキャパシタ５では、ゲート電極１６に選択信号が供給されて、トランジスタ１０がオン状態となると、コンタクト１８を介して第２拡散層１４、第１拡散層１３、第２電極４へと電荷が流れ、またはその逆の向きに電荷が流れて、キャパシタ５へ電荷が蓄積される。   In the capacitor 5, when a selection signal is supplied to the gate electrode 16 and the transistor 10 is turned on, electric charges are transferred to the second diffusion layer 14, the first diffusion layer 13, and the second electrode 4 through the contact 18. The charge flows in the direction of flow or vice versa, and the charge is accumulated in the capacitor 5.

上記のキャパシタ５の製造方法について説明する。   A method for manufacturing the capacitor 5 will be described.

半導体基板１への素子分離絶縁膜１２およびトランジスタ１０の形成工程前に、上記のキャパシタ５が形成される。例えば、半導体基板１にトレンチ１ａを形成した後に、当該トレンチ１ａの内壁に不純物を拡散して第１電極３を形成し、トレンチ１ａの内壁を被覆するキャパシタ絶縁膜２を形成する。このキャパシタ絶縁膜２の形成工程については、上記した通りである。   The capacitor 5 is formed before the step of forming the element isolation insulating film 12 and the transistor 10 on the semiconductor substrate 1. For example, after forming the trench 1a in the semiconductor substrate 1, the impurity is diffused into the inner wall of the trench 1a to form the first electrode 3, and the capacitor insulating film 2 covering the inner wall of the trench 1a is formed. The process for forming the capacitor insulating film 2 is as described above.

キャパシタ絶縁膜２の形成後、トレンチ１ａを埋め込むように不純物を含有するポリシリコン層を堆積し、半導体基板１上に堆積した不要なポリシリコン層をＣＭＰ法により除去する。以上により、キャパシタ５が形成される。   After the capacitor insulating film 2 is formed, a polysilicon layer containing impurities is deposited so as to fill the trench 1a, and an unnecessary polysilicon layer deposited on the semiconductor substrate 1 is removed by CMP. Thus, the capacitor 5 is formed.

キャパシタ５の形成後、例えばＳＴＩ（Shallow Trench Isolation）からなる素子分離絶縁膜１２を形成し、キャパシタ５に接続するトランジスタ１０を形成することにより、キャパシタを備えた半導体装置が製造される。   After the capacitor 5 is formed, an element isolation insulating film 12 made of, for example, STI (Shallow Trench Isolation) is formed, and the transistor 10 connected to the capacitor 5 is formed, whereby a semiconductor device including the capacitor is manufactured.

以上説明したように、本実施形態に係る半導体装置の製造方法によれば、基板上に６ｎｍ以下の膜厚のハフニウムシリケート膜の形成、窒化処理およびアニール処理を繰り返し行うことにより、Ｎ−Ｏ結合を減少させつつ、高濃度に窒素を含むＨｆＳｉＯＮ膜を形成することができる。膜中のＮ−Ｏ結合を減少させることができるため、リーク電流の発生を抑制することができる。また、膜中に高濃度の窒素を含むことから、ＨｆＳｉＯＮ膜の誘電率および耐熱性を向上させることができる。   As described above, according to the manufacturing method of the semiconductor device according to the present embodiment, the formation of a hafnium silicate film having a thickness of 6 nm or less on the substrate, the nitriding treatment, and the annealing treatment are repeatedly performed, so that the N—O bond Thus, it is possible to form a HfSiON film containing nitrogen at a high concentration. Since N—O bonds in the film can be reduced, the generation of leakage current can be suppressed. In addition, since the film contains a high concentration of nitrogen, the dielectric constant and heat resistance of the HfSiON film can be improved.

従って、ＨｆＳｉＯＮ膜をキャパシタ絶縁膜２として用いた場合には、キャパシタ５の容量を増加させることができ、また電荷保持特性を向上させることができる。   Therefore, when the HfSiON film is used as the capacitor insulating film 2, the capacitance of the capacitor 5 can be increased and the charge retention characteristics can be improved.

（第２実施形態）
次に、第２実施形態に係る半導体装置の製造方法について、図６を参照して説明する。本実施形態では、第２窒化処理の際に、熱窒化処理ではなく、プラズマ窒化処理を用いる。 (Second Embodiment)
Next, a method for manufacturing a semiconductor device according to the second embodiment will be described with reference to FIG. In the present embodiment, plasma nitridation is used instead of thermal nitridation during the second nitridation.

まず、図６（ａ）に示すように、半導体基板１上に、６ｎｍ以下の膜厚の第１ハフニウムシリケート膜２１を形成する。平坦な半導体基板１上に第１ハフニウムシリケート膜２１を形成しても、半導体基板１のトレンチに第１ハフニウムシリケート膜２１を形成してもよい。第１ハフニウムシリケート膜２１は、ＭＯＣＶＤ法あるいはＡＬＤ法により形成される。   First, as shown in FIG. 6A, a first hafnium silicate film 21 having a thickness of 6 nm or less is formed on a semiconductor substrate 1. The first hafnium silicate film 21 may be formed on the flat semiconductor substrate 1 or the first hafnium silicate film 21 may be formed in the trench of the semiconductor substrate 1. The first hafnium silicate film 21 is formed by the MOCVD method or the ALD method.

次に、図６（ｂ）に示すように、第１ハフニウムシリケート膜２１に対して第１窒化処理を施して、第１ＨｆＳｉＯＮ膜（第１窒素添加ハフニウムシリケート膜）２１ａを得る。本実施形態では、第１窒化処理として熱窒化処理を用いる。熱窒化処理では、ＮＨ３ガス、ＮＯガスまたはＮ２Ｏガス雰囲気下において、アニール処理が行なわれる。本実施形態では、第１窒化処理の処理温度を高温にし、例えば８００℃〜９００℃とする。熱窒化処理の処理温度が高温であればそれだけ、膜中に窒素を多く導入できるが、同時にＮ−Ｏ結合も増える。 Next, as shown in FIG. 6B, the first hafnium silicate film 21 is subjected to a first nitriding treatment to obtain a first HfSiON film (first nitrogen-added hafnium silicate film) 21a. In the present embodiment, thermal nitridation is used as the first nitridation. In the thermal nitridation process, an annealing process is performed in an atmosphere of NH 3 gas, NO gas, or N 2 O gas. In the present embodiment, the processing temperature of the first nitriding process is set to a high temperature, for example, 800 ° C. to 900 ° C. If the processing temperature of the thermal nitriding process is high, more nitrogen can be introduced into the film, but at the same time, N—O bonds increase.

次に、第１ＨｆＳｉＯＮ膜２１ａに対してアニール処理を施して、第１ＨｆＳｉＯＮ膜２１ａ中のＮ−Ｏ結合を減少させる。これにより、Ｎ−Ｏ結合が減少した第１ＨｆＳｉＯＮ膜２１ａが得られる。アニール処理は、例えば、窒素などの不活性ガス雰囲気下において、７００℃〜１１００℃の処理温度で行なわれる。また、アニール処理の処理温度は、第１窒化処理の処理温度よりも高温とする。例えば、アニール処理の処理温度は、１０００℃である。アニール処理の処理時間は、例えば３０秒である。   Next, the first HfSiON film 21a is annealed to reduce N—O bonds in the first HfSiON film 21a. As a result, the first HfSiON film 21a with reduced N—O bonds is obtained. The annealing treatment is performed at a treatment temperature of 700 ° C. to 1100 ° C., for example, in an inert gas atmosphere such as nitrogen. Also, the annealing temperature is higher than the first nitriding temperature. For example, the annealing temperature is 1000 ° C. The processing time of the annealing process is, for example, 30 seconds.

次に、図６（ｃ）に示すように、第１ＨｆＳｉＯＮ膜２１ａ上に、６ｎｍ以下の膜厚の第２ハフニウムシリケート膜２２を形成する。第２ハフニウムシリケート膜２２は、ＭＯＣＶＤ法あるいはＡＬＤ法により形成される。   Next, as shown in FIG. 6C, a second hafnium silicate film 22 having a thickness of 6 nm or less is formed on the first HfSiON film 21a. The second hafnium silicate film 22 is formed by the MOCVD method or the ALD method.

次に、図６（ｄ）に示すように、第２ハフニウムシリケート膜２２に対して第２窒化処理を施して、第２ＨｆＳｉＯＮ膜（第２窒素添加ハフニウムシリケート膜）２２ｂを得る。本実施形態では、第２窒化処理としてプラズマ窒化処理を用いる。プラズマ窒化処理では、窒素（Ｎ２）ガスのプラズマ、あるいはＮＨ３ガスのプラズマを用いて、減圧下において窒化処理が行われる。例えばパワーを４００〜９００Ｗとし、圧力を５〜６０ｍＴｏｒｒとし、Ｎ２ガスの流量を１００〜６００ｓｃｃｍとする。 Next, as shown in FIG. 6D, the second hafnium silicate film 22 is subjected to a second nitriding treatment to obtain a second HfSiON film (second nitrogen-added hafnium silicate film) 22b. In the present embodiment, a plasma nitriding process is used as the second nitriding process. In the plasma nitriding treatment, nitriding treatment is performed under reduced pressure using nitrogen (N 2 ) gas plasma or NH 3 gas plasma. For example, the power is 400 to 900 W, the pressure is 5 to 60 mTorr, and the flow rate of N 2 gas is 100 to 600 sccm.

プラズマ窒化処理では、第２ハフニウムシリケート膜２２の表面のみが窒化される。また、均一に窒素が導入される熱窒化処理とは異なり、膜中の窒素の濃度プロファイルを制御することができる。このため、表面側に高濃度に窒素が導入され、第１ＨｆＳｉＯＮ膜２１ａとの界面側に低濃度に窒素が導入された第２ＨｆＳｉＯＮ膜２２ｂを形成することができる。   In the plasma nitriding process, only the surface of the second hafnium silicate film 22 is nitrided. Further, unlike the thermal nitridation treatment in which nitrogen is uniformly introduced, the concentration profile of nitrogen in the film can be controlled. Therefore, the second HfSiON film 22b in which nitrogen is introduced at a high concentration on the surface side and nitrogen is introduced at a low concentration on the interface side with the first HfSiON film 21a can be formed.

次に、第２ＨｆＳｉＯＮ膜２２ｂに対して第２アニール処理を施して、第２ＨｆＳｉＯＮ膜２２ｂ中のＮ−Ｏ結合を減少させる。これにより、Ｎ−Ｏ結合が減少した第２ＨｆＳｉＯＮ膜２２ｂが得られる。プラズマ処理を施した場合には、第２ＨｆＳｉＯＮ膜２２ｂの他の結合が切断される。このため、切断された結合を再形成するためにも、第２アニール処理を施すことが好ましい。アニール処理は、例えば、窒素などの不活性ガス雰囲気下において、７００℃以上の処理温度で行なわれる。例えば、アニール処理の処理温度は、１０００℃である。   Next, a second annealing process is performed on the second HfSiON film 22b to reduce N—O bonds in the second HfSiON film 22b. As a result, the second HfSiON film 22b in which the N—O bond is reduced is obtained. When the plasma treatment is performed, other bonds of the second HfSiON film 22b are cut. For this reason, it is preferable to perform the second annealing treatment in order to reform the broken bond. The annealing treatment is performed at a treatment temperature of 700 ° C. or higher in an inert gas atmosphere such as nitrogen, for example. For example, the annealing temperature is 1000 ° C.

以上のようにして、第１ＨｆＳｉＯＮ膜２１ａと第２ＨｆＳｉＯＮ膜２２ｂからなるキャパシタ絶縁膜２が形成される。なお、１２ｎｍよりも厚いキャパシタ絶縁膜２を形成したい場合には、第２ＨｆＳｉＯＮ膜２２ｂ上に、再びＳＴ１〜ＳＴ３（図３参照）の工程を繰り返せばよい。これにより、所望の膜厚のＨｆＳｉＯＮ膜からなるキャパシタ絶縁膜２が形成される。   As described above, the capacitor insulating film 2 including the first HfSiON film 21a and the second HfSiON film 22b is formed. If it is desired to form the capacitor insulating film 2 thicker than 12 nm, the steps ST1 to ST3 (see FIG. 3) may be repeated on the second HfSiON film 22b. Thereby, the capacitor insulating film 2 made of the HfSiON film having a desired thickness is formed.

第２実施形態では、第２窒化処理およびそれ以降の窒化処理において、プラズマ窒化処理を採用している。プラズマ窒化処理を用いることにより、表面側にのみ高濃度に窒素が導入された第２ＨｆＳｉＯＮ膜２２ｂを形成することができる。高濃度に窒素を導入することにより形成されたＮ−Ｏ結合については、後のアニール処理により減少させることができる。   In the second embodiment, plasma nitridation is employed in the second nitridation and subsequent nitridation. By using the plasma nitriding treatment, the second HfSiON film 22b into which nitrogen is introduced at a high concentration only on the surface side can be formed. The N—O bond formed by introducing nitrogen at a high concentration can be reduced by a subsequent annealing treatment.

従って、第２実施形態に係る半導体装置の製造方法によれば、Ｎ−Ｏ結合を減少させつつ、高濃度に窒素を含むＨｆＳｉＯＮ膜を形成することができる。   Therefore, according to the method for manufacturing the semiconductor device according to the second embodiment, it is possible to form the HfSiON film containing nitrogen at a high concentration while reducing N—O bonds.

（第３実施形態）
次に、第３実施形態に係る半導体装置の製造方法について、図７を参照して説明する。本実施形態では、第１および第２窒化処理の双方に、プラズマ窒化処理を用いる。 (Third embodiment)
Next, a method for manufacturing a semiconductor device according to the third embodiment will be described with reference to FIG. In this embodiment, a plasma nitriding process is used for both the first and second nitriding processes.

まず、図７（ａ）に示すように、半導体基板１上に、６ｎｍ以下の膜厚の第１ハフニウムシリケート膜２１を形成する。平坦な半導体基板１上に第１ハフニウムシリケート膜２１を形成しても、半導体基板１のトレンチに第１ハフニウムシリケート膜２１を形成してもよい。第１ハフニウムシリケート膜２１は、ＭＯＣＶＤ法あるいはＡＬＤ法により形成される。   First, as shown in FIG. 7A, a first hafnium silicate film 21 having a thickness of 6 nm or less is formed on a semiconductor substrate 1. The first hafnium silicate film 21 may be formed on the flat semiconductor substrate 1 or the first hafnium silicate film 21 may be formed in the trench of the semiconductor substrate 1. The first hafnium silicate film 21 is formed by the MOCVD method or the ALD method.

次に、図７（ｂ）に示すように、第１ハフニウムシリケート膜２１に対して第１窒化処理を施して、第１ＨｆＳｉＯＮ膜（第１窒素添加ハフニウムシリケート膜）２１ｂを得る。本実施形態では、第１窒化処理としてプラズマ窒化処理を用いる。プラズマ窒化処理では、窒素（Ｎ２）ガスのプラズマ、あるいはＮＨ３ガスのプラズマを用いて、減圧下において窒化処理が行われる。例えばパワーを４００〜９００Ｗとし、圧力を５〜６０ｍＴｏｒｒとし、Ｎ２ガスの流量を１００〜６００ｓｃｃｍとする。 Next, as shown in FIG. 7B, a first nitriding process is performed on the first hafnium silicate film 21 to obtain a first HfSiON film (first nitrogen-added hafnium silicate film) 21b. In the present embodiment, a plasma nitriding process is used as the first nitriding process. In the plasma nitriding treatment, nitriding treatment is performed under reduced pressure using nitrogen (N 2 ) gas plasma or NH 3 gas plasma. For example, the power is 400 to 900 W, the pressure is 5 to 60 mTorr, and the flow rate of N 2 gas is 100 to 600 sccm.

プラズマ窒化処理では、第１ハフニウムシリケート膜２１の表面のみが窒化される。また、プラズマ窒化処理では、膜中の窒素の濃度プロファイルを制御することができる。このため、表面側に高濃度に窒素が導入され、半導体基板１との界面側に低濃度に窒素が導入された第１ＨｆＳｉＯＮ膜２１ｂを形成することができる。   In the plasma nitriding process, only the surface of the first hafnium silicate film 21 is nitrided. In the plasma nitriding treatment, the concentration profile of nitrogen in the film can be controlled. Therefore, the first HfSiON film 21b in which nitrogen is introduced at a high concentration on the surface side and nitrogen is introduced at a low concentration on the interface side with the semiconductor substrate 1 can be formed.

次に、第１ＨｆＳｉＯＮ膜２１ｂに対してアニール処理を施して、第１ＨｆＳｉＯＮ膜２１ｂ中のＮ−Ｏ結合を減少させる。これにより、Ｎ−Ｏ結合が減少した第１ＨｆＳｉＯＮ膜２１ｂが得られる。アニール処理は、例えば、窒素などの不活性ガス雰囲気下において、７００℃〜１１００℃の処理温度で行なわれる。例えば、アニール処理の処理温度は、１０００℃である。アニール処理の処理時間は、例えば３０秒である。   Next, the first HfSiON film 21b is annealed to reduce N—O bonds in the first HfSiON film 21b. Thereby, the first HfSiON film 21b in which the N—O bond is reduced is obtained. The annealing treatment is performed at a treatment temperature of 700 ° C. to 1100 ° C., for example, in an inert gas atmosphere such as nitrogen. For example, the annealing temperature is 1000 ° C. The processing time of the annealing process is, for example, 30 seconds.

次に、図７（ｃ）に示すように、第１ＨｆＳｉＯＮ膜２１ｂ上に、６ｎｍ以下の膜厚の第２ハフニウムシリケート膜２２を形成する。第２ハフニウムシリケート膜２２は、ＭＯＣＶＤ法あるいはＡＬＤ法により形成される。   Next, as shown in FIG. 7C, a second hafnium silicate film 22 having a thickness of 6 nm or less is formed on the first HfSiON film 21b. The second hafnium silicate film 22 is formed by the MOCVD method or the ALD method.

次に、図７（ｄ）に示すように、第２ハフニウムシリケート膜２２に対して第２窒化処理を施して、第２ＨｆＳｉＯＮ膜（第２窒素添加ハフニウムシリケート膜）２２ｂを得る。本実施形態では、第２窒化処理としてプラズマ窒化処理を用いる。プラズマ窒化処理では、窒素（Ｎ２）ガスのプラズマ、あるいはＮＨ３ガスのプラズマを用いて、減圧下において窒化処理が行われる。例えばパワーを４００〜９００Ｗとし、圧力を５〜６０ｍＴｏｒｒとし、Ｎ２ガスの流量を１００〜６００ｓｃｃｍとする。 Next, as shown in FIG. 7D, the second hafnium silicate film 22 is subjected to a second nitriding treatment to obtain a second HfSiON film (second nitrogen-added hafnium silicate film) 22b. In the present embodiment, a plasma nitriding process is used as the second nitriding process. In the plasma nitriding treatment, nitriding treatment is performed under reduced pressure using nitrogen (N 2 ) gas plasma or NH 3 gas plasma. For example, the power is 400 to 900 W, the pressure is 5 to 60 mTorr, and the flow rate of N 2 gas is 100 to 600 sccm.

プラズマ窒化処理では、第２ハフニウムシリケート膜２２の表面のみが窒化される。また、均一に窒素が導入される熱窒化処理とは異なり、膜中の窒素の濃度プロファイルを制御することができる。このため、表面側に高濃度に窒素が導入され、第１ＨｆＳｉＯＮ膜２１ｂとの界面側に低濃度に窒素が導入された第２ＨｆＳｉＯＮ膜２２ｂを形成することができる。   In the plasma nitriding process, only the surface of the second hafnium silicate film 22 is nitrided. Further, unlike the thermal nitridation treatment in which nitrogen is uniformly introduced, the concentration profile of nitrogen in the film can be controlled. Therefore, the second HfSiON film 22b in which nitrogen is introduced at a high concentration on the surface side and nitrogen is introduced at a low concentration on the interface side with the first HfSiON film 21b can be formed.

次に、第２ＨｆＳｉＯＮ膜２２ｂに対して第２アニール処理を施して、第２ＨｆＳｉＯＮ膜２２ｂ中のＮ−Ｏ結合を減少させる。これにより、Ｎ−Ｏ結合が減少した第２ＨｆＳｉＯＮ膜２２ｂが得られる。プラズマ処理を施した場合には、第２ＨｆＳｉＯＮ膜２２ｂの他の結合が切断される。このため、切断された結合を再形成するためにも、第２アニール処理を施すことが好ましい。アニール処理は、例えば、窒素などの不活性ガス雰囲気下において、７００℃以上の処理温度で行なわれる。例えば、アニール処理の処理温度は、１０００℃である。   Next, a second annealing process is performed on the second HfSiON film 22b to reduce N—O bonds in the second HfSiON film 22b. As a result, the second HfSiON film 22b in which the N—O bond is reduced is obtained. When the plasma treatment is performed, other bonds of the second HfSiON film 22b are cut. For this reason, it is preferable to perform the second annealing treatment in order to reform the broken bond. The annealing treatment is performed at a treatment temperature of 700 ° C. or higher in an inert gas atmosphere such as nitrogen, for example. For example, the annealing temperature is 1000 ° C.

以上のようにして、第１ＨｆＳｉＯＮ膜２１ｂと第２ＨｆＳｉＯＮ膜２２ｂからなるキャパシタ絶縁膜２が形成される。なお、１２ｎｍよりも厚いキャパシタ絶縁膜２を形成したい場合には、第２ＨｆＳｉＯＮ膜２２ｂ上に、再びＳＴ１〜ＳＴ３（図３参照）の工程を繰り返せばよい。これにより、所望の膜厚のＨｆＳｉＯＮ膜からなるキャパシタ絶縁膜２が形成される。   As described above, the capacitor insulating film 2 including the first HfSiON film 21b and the second HfSiON film 22b is formed. If it is desired to form the capacitor insulating film 2 thicker than 12 nm, the steps ST1 to ST3 (see FIG. 3) may be repeated on the second HfSiON film 22b. Thereby, the capacitor insulating film 2 made of the HfSiON film having a desired thickness is formed.

第３実施形態では、第１および第２窒化処理において、プラズマ窒化処理を採用している。プラズマ窒化処理を用いることにより、表面側にのみ高濃度に窒素が導入された第１ＨｆＳｉＯＮ膜２１ｂおよび第２ＨｆＳｉＯＮ膜２２ｂを形成することができる。高濃度に窒素を導入することにより形成されたＮ−Ｏ結合については、後のアニール処理により減少させることができる。   In the third embodiment, a plasma nitriding process is employed in the first and second nitriding processes. By using the plasma nitriding treatment, the first HfSiON film 21b and the second HfSiON film 22b into which nitrogen is introduced at a high concentration only on the surface side can be formed. The N—O bond formed by introducing nitrogen at a high concentration can be reduced by a subsequent annealing treatment.

従って、第２実施形態に係る半導体装置の製造方法によれば、Ｎ−Ｏ結合を減少させつつ、高濃度に窒素を含むＨｆＳｉＯＮ膜を形成することができる。   Therefore, according to the method for manufacturing the semiconductor device according to the second embodiment, it is possible to form the HfSiON film containing nitrogen at a high concentration while reducing N—O bonds.

本発明は、上記の実施形態の説明に限定されない。
例えば、トレンチ型キャパシタの例について説明したが、本発明は種々の構造のトレンチ型キャパシタに適用可能である。また、キャパシタとしてはトレンチ型キャパシタに限定されず、本発明は種々のキャパシタの適用可能である。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。 The present invention is not limited to the description of the above embodiment.
For example, although an example of a trench capacitor has been described, the present invention is applicable to trench capacitors having various structures. Further, the capacitor is not limited to the trench type capacitor, and various capacitors can be applied to the present invention.
In addition, various modifications can be made without departing from the scope of the present invention.

ＨｆＳｉＯＮ膜のＮ１ｓスペクトルを示す図である。It is a figure which shows the N1s spectrum of a HfSiON film | membrane. ＨｆＳｉＯＮ膜の膜厚と、アニール処理後のＮ−Ｏ結合の低減量との関係を示す図である。It is a figure which shows the relationship between the film thickness of a HfSiON film | membrane, and the reduction amount of the N-O bond after annealing. 第１〜第３実施形態に係る半導体装置の製造におけるフロー図である。It is a flowchart in manufacture of the semiconductor device which concerns on 1st-3rd embodiment. 第１実施形態に係る半導体装置の製造における工程断面図である。It is process sectional drawing in manufacture of the semiconductor device which concerns on 1st Embodiment. キャパシタを備えた半導体装置の断面図である。It is sectional drawing of the semiconductor device provided with the capacitor. 第２実施形態に係る半導体装置の製造における工程断面図である。It is process sectional drawing in manufacture of the semiconductor device which concerns on 2nd Embodiment. 第３実施形態に係る半導体装置の製造における工程断面図である。It is process sectional drawing in manufacture of the semiconductor device which concerns on 3rd Embodiment.

符号の説明Explanation of symbols

１…半導体基板、１ａ…トレンチ、２…キャパシタ絶縁膜、３…第１電極、４…第２電極、５…キャパシタ、６…上部絶縁膜、１０…トランジスタ、１２…素子分離絶縁膜、１３…第１拡散層、１４…第２拡散層、１５…ゲート絶縁膜、１６…ゲート電極、１７…層間絶縁膜、１８…コンタクト、２１…第１ハフニウムシリケート膜、２１ａ，２１ｂ…第１ＨｆＳｉＯＮ膜、２２…第２ハフニウムシリケート膜、２２ａ，２２ｂ…第２ＨｆＳｉＯＮ膜
DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate, 1a ... Trench, 2 ... Capacitor insulating film, 3 ... 1st electrode, 4 ... 2nd electrode, 5 ... Capacitor, 6 ... Upper insulating film, 10 ... Transistor, 12 ... Element isolation insulating film, 13 ... 1st diffusion layer, 14 ... 2nd diffusion layer, 15 ... gate insulating film, 16 ... gate electrode, 17 ... interlayer insulating film, 18 ... contact, 21 ... first hafnium silicate film, 21a, 21b ... first HfSiON film, 22 ... second hafnium silicate film, 22a, 22b ... second HfSiON film

Claims (5)

基板上に６ｎｍ以下の膜厚の第１ハフニウムシリケート膜を形成する工程と、
前記第１ハフニウムシリケート膜の第１窒化処理を行い、第１窒素添加ハフニウムシリケート膜を形成する工程と、
前記第１窒素添加ハフニウムシリケート膜の第１アニール処理を行う工程と、
前記第１窒素添加ハフニウムシリケート膜上に６ｎｍ以下の膜厚の第２ハフニウムシリケート膜を形成する工程と、
前記第２ハフニウムシリケート膜の第２窒化処理を行い、第２窒素添加ハフニウムシリケート膜を形成する工程と
を有する半導体装置の製造方法。 Forming a first hafnium silicate film having a thickness of 6 nm or less on a substrate;
Performing a first nitriding treatment of the first hafnium silicate film to form a first nitrogen-added hafnium silicate film;
Performing a first annealing treatment of the first nitrogen-added hafnium silicate film;
Forming a second hafnium silicate film having a thickness of 6 nm or less on the first nitrogen-added hafnium silicate film;
Performing a second nitriding treatment on the second hafnium silicate film to form a second nitrogen-added hafnium silicate film. 前記第２窒素添加ハフニウムシリケート膜を形成する工程の後に、前記第２窒素添加ハフニウムシリケート膜の第２アニール処理を行う工程をさらに有する
請求項１記載の半導体装置の製造方法。 2. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of performing a second annealing treatment of the second nitrogen-added hafnium silicate film after the step of forming the second nitrogen-added hafnium silicate film. 前記第１窒化処理および前記第２窒化処理において、熱窒化処理あるいはプラズマ窒化処理を行う
請求項１記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 1, wherein thermal nitridation or plasma nitridation is performed in the first nitridation and the second nitridation. 前記第１窒化処理および前記第２窒化処理において熱窒化処理を行い、前記第２窒化処理の処理温度が、第１窒化処理の処理温度よりも低温である
請求項１記載の半導体装置の製造方法。 2. The method of manufacturing a semiconductor device according to claim 1, wherein thermal nitriding is performed in the first nitriding and the second nitriding, and a processing temperature of the second nitriding is lower than a processing temperature of the first nitriding. . 前記第１窒素添加ハフニウムシリケート膜と、前記第２窒素添加ハフニウムシリケート膜を含む絶縁膜をキャパシタ絶縁膜として用いる
請求項１記載の半導体装置の製造方法。
The method for manufacturing a semiconductor device according to claim 1, wherein the first nitrogen-added hafnium silicate film and the insulating film including the second nitrogen-added hafnium silicate film are used as a capacitor insulating film.
JP2005238610A 2005-08-19 2005-08-19 Manufacturing method for semiconductor device Pending JP2007053299A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005238610A JP2007053299A (en) 2005-08-19 2005-08-19 Manufacturing method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005238610A JP2007053299A (en) 2005-08-19 2005-08-19 Manufacturing method for semiconductor device

Publications (1)

Publication Number Publication Date
JP2007053299A true JP2007053299A (en) 2007-03-01

Family

ID=37917532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005238610A Pending JP2007053299A (en) 2005-08-19 2005-08-19 Manufacturing method for semiconductor device

Country Status (1)

Country Link
JP (1) JP2007053299A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008500741A (en) * 2004-05-21 2008-01-10 アプライド　マテリアルズ　インコーポレイテッド Stabilization of high dielectric constant dielectric materials

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008500741A (en) * 2004-05-21 2008-01-10 アプライド　マテリアルズ　インコーポレイテッド Stabilization of high dielectric constant dielectric materials

Similar Documents

Publication Publication Date Title
US8524589B2 (en) Plasma treatment of silicon nitride and silicon oxynitride
US6303481B2 (en) Method for forming a gate insulating film for semiconductor devices
JP5282419B2 (en) Semiconductor device and manufacturing method thereof
JP4554446B2 (en) Manufacturing method of semiconductor device
US8350335B2 (en) Semiconductor device including off-set spacers formed as a portion of the sidewall
JP4277268B2 (en) Method for manufacturing metal compound thin film, and method for manufacturing semiconductor device including the metal compound thin film
JP2007281181A (en) Process for fabricating semiconductor device
JP2008300779A (en) Semiconductor device and manufacturing method therefor
JP4855958B2 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
US20080280391A1 (en) Methods of manufacturing mos transistors with strained channel regions
JP4819566B2 (en) Semiconductor device and manufacturing method thereof
JP2015142034A (en) Method for manufacturing semiconductor device
KR100652426B1 (en) Capacitor of semiconductor device for preventing infiltration of dopants and method for fabricating the same
KR100729354B1 (en) Methods of manufacturing semiconductor device in order to improve the electrical characteristics of a dielectric
JP2007053392A (en) Method of manufacturing mis field effect transistor and method of manufacturing semiconductor memory device
US20120329285A1 (en) Gate dielectric layer forming method
JP2005260177A (en) Manufacturing method of semiconductor device
JP2003068701A (en) Method for reducing wet etching rate of silicon nitride
JP2005064032A (en) Semiconductor device and its manufacturing method
JP4461441B2 (en) Manufacturing method of semiconductor device
US20080128833A1 (en) High-Dielectric-Constant Film, Field-Effect Transistor and Semiconductor Integrated Circuit Device Using the Same, and Method for Producing High-Dielectric-Constant Film
US8501636B1 (en) Method for fabricating silicon dioxide layer
JP2007053299A (en) Manufacturing method for semiconductor device
KR20120089147A (en) Manufacturing method of semiconductor device
JP2007266552A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101026