JP2007053125A - スイッチング素子 - Google Patents

スイッチング素子 Download PDF

Info

Publication number
JP2007053125A
JP2007053125A JP2005235131A JP2005235131A JP2007053125A JP 2007053125 A JP2007053125 A JP 2007053125A JP 2005235131 A JP2005235131 A JP 2005235131A JP 2005235131 A JP2005235131 A JP 2005235131A JP 2007053125 A JP2007053125 A JP 2007053125A
Authority
JP
Japan
Prior art keywords
switching element
current
voltage
threshold
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005235131A
Other languages
English (en)
Other versions
JP4854233B2 (ja
Inventor
Akira Inoue
公 井上
Hiroyuki Akinaga
広幸 秋永
Shuichiro Yasuda
周一郎 保田
Hidenori Takagi
英典 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2005235131A priority Critical patent/JP4854233B2/ja
Priority to PCT/JP2006/315629 priority patent/WO2007020832A1/ja
Priority to US11/990,612 priority patent/US7863594B2/en
Priority to KR1020087006186A priority patent/KR100962221B1/ko
Publication of JP2007053125A publication Critical patent/JP2007053125A/ja
Application granted granted Critical
Publication of JP4854233B2 publication Critical patent/JP4854233B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】大きく異なる２つの安定した抵抗特性を可逆的かつ反復的に示す、高度集積化した不揮発性メモリへ適用可能なスイッチング素子の提供。
【解決手段】２つの電極間に、組成揺らぎを含む単一中心金属元素からなる金属酸化物薄膜が介在した可変抵抗素子を備え、該両電極間に、第１の閾値以上の電圧又は電流と、該第１の閾値の絶対値よりもその絶対値が小さい第２の閾値以下の電圧又は電流と、該第２の閾値の絶対値よりもその絶対値が小さい第３の閾値以下の電圧又は電流とを選択的に印加可能な制御回路と接続し、その絶対値が少なくとも第３の閾値以下の電位域又は電流域における電極間の抵抗特性を可逆的に1000〜10000倍変化せしめることを特徴とする、スイッチング素子。
【選択図】 図３

Description

本発明は、抵抗特性が大きく変化するスイッチング素子に関し、さらに詳しくは、印加電力の履歴を制御しうる回路に接続した、抵抗特性が大きく変化する金属酸化物層を用いたスイッチング素子に関する。
抵抗特性の変化を検出することにより情報の読み出しに利用する不揮発性記憶素子としては、結晶質と非晶質の間でその抵抗特性が大きく変化する性質を有する、ＤＶＤ−ＲＡＭといった相変化光ディスクと同じカルコゲナイド化合物を用いたＯＵＭ（Ovonic Unified Memory）が知られている。
一方、近年では、ＮｉＯ、Ｖ２Ｏ５、ＺｎＯ、Ｎｂ２Ｏ５、ＴｉＯ２、ＷＯ３またはＣｏＯの遷移金属酸化膜が、所定の電圧範囲で抵抗が急激に高く乃至低くなる性質を利用して、これらの遷移金属酸化膜をデータ貯蔵物質層として用いる不揮発性メモリ装置であって、該データ貯蔵物質層毎に設けられたトランジスタ等により各データ貯蔵物質層をアドレッシングして、所定の電圧の印加履歴を付与することにより該遷移金属酸化膜における抵抗特性を制御するとともに、該抵抗特性を検出することにより該データ貯蔵物質層に保持された情報を読み出す、技術が知られている。（特許文献１参照のこと。）
また、Ｐｒ０．７Ｃａ０．３ＭｎＯ３なる強誘電体材料をデータ記憶層に用いて、該強誘電体材料からなるデータ記憶層に印可する電圧を所定の大きさで正負に切り換えることによって、抵抗特性を１０〜１０００倍程度変化させ、かかる抵抗特性の検出を通してメモリとする技術が知られている。（非特許文献１参照のこと。）
一方、酸素雰囲気中にニッケル基板を曝すことにより形成されたニッケル酸化物薄膜における、１００〜２００Ωと１０〜２０Ωの間の抵抗特性についてのスイッチング現象は、ＮｉＯのマトリックス中に形成されるＮｉファイバーからなるフィラメントの形成と破断を仮定した場合の計算結果と概ね整合することが報告されている。（非特許文献２参照のこと。）
特開2004-363604号公報 アプライド フィジックス レターズ（Applied Physics Letters），Vol.76,No19(2000),pp.2749-2751 ソリッド−ステート エレクトロニクス(Solid-State Electronics)，Vol.7 (1964)，pp.785-797
ここで、OUM（Ovonic Unified Memory）は、高抵抗時と低抵抗時とで抵抗が１０００倍程度変化することから、読み出しの余裕度が十分取れるものの、結晶質−非晶質の変態を利用していることから、データの書き換えにおける速度を十分に高めることが難しく、しかも、大電流を要するという欠点を有している。
一方、特許文献１や非特許文献１に例示される技術は、直接的にメモリ層全体の抵抗値を検出するものであるので、メモリのセルサイズを小型化しても同様に作動し、かつ高速に作動するとの予想はできるものの、可逆的に大きく異なる抵抗特性を生じる原理が十分に明らかにされていないため、デバイスデザインの最適化を図ることができていない。
特に、特許文献１に例示される技術では、高抵抗時と低抵抗時の抵抗比が１０倍程度に留まっていることから、OUM（Ovonic Unified Memory）ほどの十分な読み取りの余裕度を得ることができず、商用の不揮発性メモリとしての安定した性能を得ることが困難な状態にある。
一方、非特許文献１に例示される技術では、高抵抗時と低抵抗時の抵抗比が１０〜１０００倍に亘り、所望の抵抗比に制御する技術が確立していないばかりか、複酸化物を抵抗体として利用するため、安定した組成制御が困難な上、製造コストを低廉化することが困難である。従って、不揮発性メモリといった実用用途への障壁は高いと予想される。
さらに、非特許文献２に例示されるものは、酸化膜の形成手法がＮｉ基板に対する表面からの酸素雰囲気による酸化であるため、酸化の均質性において不十分であり、金属質のＮｉファイバーが偏析しオーミックコンタクトしていることが疑われる。しかも、その点は、ｏｎ時の抵抗値が２〜３０μｍ厚で１００〜２００Ωと極端に低くかつ厚さに比例する傾向が見受けられることからも裏付けられる。
そして、非特許文献２に例示されるものは、伝導性のフィラメントの形成と破断という先駆的な知見を与えた文献ではあるが、非特許文献２の著者が自ら認めるように、かかる系のスイッチング現象における安定性に乏しく、多数回の反復使用が想定される実用用途への適用にはほど遠いものであると考えられる。
本発明は、かかる技術的課題を解決するためになされたものであって、以下の事項により特定される。
本発明（１）は、２つの電極間に、組成揺らぎを含む単一中心金属元素からなる金属酸化物薄膜が介在した可変抵抗素子を備え、該両電極間に、第１の閾値以上の電圧又は電流と、該第１の閾値の絶対値よりもその絶対値が小さい第２の閾値以下の電圧又は電流と、該第２の閾値の絶対値よりもその絶対値が小さい第３の閾値以下の電圧又は電流とを選択的に印加可能な制御回路と接続し、その絶対値が少なくとも第３の閾値以下の電位域又は電流域における電極間の抵抗特性を可逆的に1000〜10000倍変化せしめることを特徴とする、スイッチング素子である。
また、本発明（２）は、前記組成揺らぎを含む金属酸化物が、銅酸化物ＣｕＯ又は鉄酸化物Ｆｅ２Ｏ３の何れか一種であることを特徴とする本発明（１）のスイッチング素子である。
次に、本発明（３）は、前記組成揺らぎを含む金属酸化物が、酸素欠損型の銅酸化物ＣｕＯ１−ｘ（ここで、式中ｘは、０<ｘ<１（但し、ｘ＝１／２のときを除く。）の関係を満たすものに限る。）であることを特徴とする本発明（１）のスイッチング素子である。
本発明（４）は、前記組成揺らぎを含む金属酸化物が、酸素欠損型の鉄酸化物Ｆｅ２Ｏ３−ｙ（ここで、式中ｙは、０<ｙ<１(但し、ｙ＝１／３のときを除く。)の関係を満たすものに限る。）であることを特徴とする本発明（１）のスイッチング素子である。
本発明（５）は、前記組成揺らぎを含む金属酸化物が、酸素過剰型の銅酸化物Ｃｕ２−ｚＯ（ここで、式中ｚは、１<ｚ<２の関係を満たすものに限る。）であることを特徴とする本発明（１）のスイッチング素子である。
本発明（６）は、前記組成揺らぎを含む金属酸化物が、酸素過剰型の鉄酸化物Ｆｅ２−ｗＯ３（ここで、式中ｗは、０<ｗ<２(但し、ｗ＝１／２のときを除く。)の関係を満たすものに限る。）であることを特徴とする本発明（１）のスイッチング素子である。
さらに、本発明（７）は、前記可変抵抗素子を不揮発性メモリのデータ蓄積部に用いたことを特徴とする本発明（１）〜（６）の何れか１発明のスイッチング素子である。
すなわち、本発明は、金属質ファイバーからなる伝導性フィラメントではなく、金属酸化物結晶における局所的な組成揺らぎにより局所的に生じている荷電領域を繋いで導電パスを形成・破断することにより、２安定型の抵抗特性を実現し、印加電力履歴により制御可能としたものである。
高抵抗状態と低抵抗状態との間の抵抗値の比が１０００〜１００００倍とは、不揮発性メモリに適用した際の十分な読み取り余裕度を確保する上で必要とされる性能より規定されたものであるが、下限値の「１０００倍」という値は、通常の単一種中心元素からなる遷移金属酸化物では達成できない抵抗値の比であって、特に組成揺らぎの大きな中心金属元素を選択する又は通常の組成揺らぎを示す中心金属元素を選択した場合にあっては、積極的に金属酸化物中に組成揺らぎを導入していることを間接的に表現したものである。一方、上限値の「１００００倍」という値は、局所的な組成揺らぎの範囲を超えて金属質ファイバーが析出していない程度の組成揺らぎであることを間接的に表現したものである。
ここで、金属酸化物の組成としては、化学量論比の外、本発明（３）から本発明（６）のとおり、酸素欠損型乃至は酸素過剰型を採用することができ、電力の印加履歴によって、高抵抗状態と低抵抗状態との間の抵抗値の比が１０００〜１００００倍となるものを選択する。
なお、本発明（３）、本発明（４）及び本発明（６）の但し書きのｘ＝１／２、ｙ＝１／３及びｗ＝１／２とは、熱的に安定な化合物、乃至は超高圧条件下等の特殊な状況下において存在する可能性のある化合物を示し、かかる但し書きは、これらの安定的な化合物を本発明（３）、本発明（４）及び本発明（６）の金属酸化物から除外する趣旨である。
本発明では、単一種の中心金属元素からなる金属酸化物として、フィラメントの存在確率分布の観点から、中心金属元素の選択や酸素の含有比率を制御することによって、該金属酸化物中に組成揺らぎを生じせしめ、読み出し余裕度を持たせる上で十分でかつ金属質フィラメントを生成しない１０００〜１００００倍と大きくかつ可逆的な抵抗特性における変化を実現した。
さらに、本発明は、単一種の中心元素からなる金属酸化物結晶中に組成の揺らぎを積極的に導入したことにより、安定したセット・リセット電位を実現し、デバイスの誤作動の低減を実現するとともに、商用メモリとしての利用にも耐えうる十分な耐久性をも実現した。
以下に、本発明にかかるスイッチング素子の製造方法について説明する。まず、熱酸化膜付きのＳｉ基板上に、ＲＦマグネトロンスパッタリング法によって、Ｔｉ層、Ｐｔ層、Ｆｅ２Ｏ３又はＣｕＯの金属酸化物層、Ｐｔ層の順に堆積し、図１の（ａ）に示すとおり、Ｔｉ／Ｐｔ／金属酸化物層（具体的には、Ｆｅ２Ｏ３）／Ｐｔの積層構造を形成した。
ここで、Ｔｉ層は、電極としてのＰｔ層の基板への接着性を向上させるためのいわゆる糊の役割を果たすものであって、Ｔｉターゲットに対して、ＲＦ出力２００Ｗ、Ａｒガス圧０．５Ｐａ、基板温度３００°Ｃで成膜したものである。
また、Ｐｔ層の成膜は、ＲＦ出力１００Ｗ、Ａｒガス圧０．３Ｐａ、基板温度としては室温下で行った。一方、Ｆｅ２Ｏ３の成膜では、Ｆｅ２Ｏ３のターゲットを使用し、ＲＦ出力２００Ｗ、ガス圧０．６７Ｐａの４％のＡｒを含むＯ２ガス雰囲気下、基板温度３００°Ｃで行った。なお、酸化物層の組成に積極的に揺らぎを導入する際には、雰囲気中のＡｒとＯ２とのガスの混合比を制御して、Ｆｅ２Ｏ３−ｙ或いはＦｅ２−ｗＯ３中のｙ或いはｗの値を制御した。
上述の堆積条件で成膜した酸化物層（Ｆｅ２Ｏ３−ｙ）の組成を分析したところ、エネルギー分散型蛍光Ｘ線分析法によれば、ｙ＝０．５であり、Ｘ線光電子分光分析法によれば、ｙ＝０．６と見積もられた。また、酸化物層の厚さは、酸化物層としてＦｅ２Ｏ３層を選んだ場合には１００ｎｍに設定した。Ｐｔ層は何れも１００ｎｍとした。なお、これら各膜厚の測定には、ケーエルエー・テンコール社の触針式段差計を用いた。
次に、図１の（ｂ）のとおり、ｉ線縮小投影型露光装置を用いたフォトリソグラフィーとＡｒイオンミリングにより素子分離を行った。なお、Ａｒイオンミリングは印加電圧３００Ｖで行った。電極形状としては、円形を採用し、その直径は５０、１００、２００μｍの三種を用意した。その上部表面の様子（電極直径：１００μｍ）を写したものが図２である。
そして、図１の（ｃ）に示すとおり、サンドイッチ構造の前記積層構造のＰｔ表面に、プローバ装置を用いてタングステン製探針を接触させて電流電圧（Ｉ−Ｖ）特性を測定した。なお、これらの系におけるＩ−Ｖ特性の測定装置としては、アジレント社の半導体パラメータアナライザー４１５６Ｃを使用した。
Ｔｉ／Ｐｔ／Ｆｅ２Ｏ３／Ｐｔの積層構造を採用した場合の電圧−電流特性をまとめた結果を図３に示す。最初に印加する電圧を上昇させていくと、図３中の実線で表したように、１．６Ｖ付近で、電流量が急上昇し、装置のコンプライアンス設定に達する現象が観察された。以下、この最初にやや大きめの電力を印加して低抵抗状態にする操作を便宜的に「フォーミング」と呼ぶ。
その後、電圧を０Ｖに戻し再度電圧を上昇させていくと、今度は、図３中の波線で示すとおり、前回に比べ格段に大きな電流が流れる現象が観察された。しかし、先のコンプライアンス設定に到達した際の電圧よりかなり低い電圧（約０．３５Ｖ）で、電流量が激減する現象が観測された。
この図３にかかるＩ−Ｖ特性を、各印加電圧の掃引履歴毎に分解して別々に表示した図が図４である。まず、第１回の掃引履歴を図４の（ａ）に示す。すなわち、印加電圧の上昇に伴い、僅かではあるがほぼ直線的に電流量は上昇しつつ、６．５Ｖ付近で電流量が急上昇しコンプライアンス設定に到達した。
次に、再び印加電圧を掃引していくと、図４の（ｂ）のとおり、第１回目のスイープと異なり桁違いに大きな電流が流れ、５Ｖ付近で突如、電流量が激減する現象が観察された。その後、さらに０Ｖから印加電圧を掃引すると、図４の（ｃ）のとおり、桁違いに小さい電流が流れ、０．４５Ｖ付近で電流値が激減した。こうした低抵抗状態から高抵抗状態に変化させる印加履歴を施す操作を、以下便宜的に「リセット」と呼ぶ。
４回目の掃引では、前記リセットの電圧を超えて、１．７Ｖ付近まで、高抵抗状態が維持され、図４の（ｄ）のとおりそれを超えると急激に多量の電流が流れる低抵抗状態に至った。こうした高抵抗状態から低抵抗状態に変化させる印加履歴を施す操作を、以下便宜的に「セット」と呼ぶ。
さらに５回目の電圧掃引では、図４の（ｅ）のとおり、前記３回目のリセット電圧付近まで低抵抗状態が維持され、それを超えると高抵抗状態に変化することが観察された。また、６回目の電圧掃引でも、図４の（ｆ）のとおり、前記第４回目の印加電圧の掃引と同様な電圧で、高抵抗状態から低抵抗状態に変化することが観察された。
次に、同様な素子系について、その電極等のサンドイッチ部分の直径を、５０μｍ、１００μｍ、２００μｍの３種に変更したものについて、同様にそれぞれの電圧−電流特性の履歴をまとめたのが、図５である。ここで、丸印は５０μｍ、三角印は１００μｍ、四角印は２００μｍについてのデータを示す。
この図５の結果から明かなとおり、電極の断面積が４倍、１６倍に拡大しているにも拘わらず、高抵抗時の電流量は僅かしか変化していないことが観察される。かかる観察結果を踏まえると、金属酸化物層全面に亘って均等に電荷が移動するというよりも、十分に細い抵抗値の低い導電性パスができるというモデルを想定できる。但し、その抵抗値の絶対値からみて、金属質のフィラメントは生成していないと推定される。
一方、直径１００μｍのＴｉ／Ｐｔ／Ｆｅ２Ｏ３／Ｐｔの積層構造の系について、セット−リセットの電圧掃引を繰り返した場合の各回のスイッチング電圧値並びに電流値をまとめ図が、図６の（ａ）及び（ｂ）である。セット−リセットの良好な反復性が確認できた。
ここで、特徴的なのは、スイッチングする電圧値はセットもリセットも概ね一定であるのに対し、スイッチングする電流、特にセット電流の値は、掃引の都度変動する現象が観測されたことであろう。
かかる現象も、同等で十分に細い導電性パスが金属酸化物中に複数個形成され、各パスの両端に同じ印加電圧がかかり同じ電流が流れていると考えれば、限度を超える電力が印加された場合に同時に導電性パスが断絶することになり、略一定の電圧で低抵抗状態から高抵抗状態へスイッチングする現象を説明できよう。しかも、その際のトータルの電流量の変動は、形成されている導電性パスの本数が必ずしも一定しないと考えれば、十分合理的に理解できる。
一方、高抵抗状態から低抵抗状態へのスイッチングでは、計測レンジの違いもあって同様な傾向を見出すことができない。セット現象は、一種の絶縁破壊現象であることを考慮すると、その程度のバラツキが生じることはむしろ当然であって、その状態に至る直前のリセット履歴に依らないと考えられる。
（実施例１）
ここでまず、金属酸化物層にＣｕＯ１−ｘを採用した場合についても同様に計測してみた。この場合の素子構造としては、Ｔｉ／Ｐｔ／ＣｕＯ１−ｘの積層構造を採用した。なお、かかる場合の成膜条件は、ＣｕＯのターゲットを使用する外は、Ｆｅ２Ｏ３の成膜の場合と同じである。
但し、酸化物層にＣｕＯ１−ｘを採用した場合には、図７に示されるとおり、積層構造のＣｕＯ１−ｘ表面の直径は７０μｍとし、そのＣｕＯ１−ｘ層の厚さは７０ｎｍとした。そして、図８のとおり、電極構造としては、Ｐｔからなる上部電極層は設けずに、ＣｕＯ１−ｘ層の表面に直接プローバ装置のタングステン製探針を接触させることのより電流−電圧特性を測定した。なお、酸化物層の組成に積極的に揺らぎを導入する際には、雰囲気中のＡｒとＯ２とのガスの混合比を制御して、ＣｕＯ１−ｘ或いはＣｕ２−ｚＯ中のｘ或いはｚの値を制御した。
その結果を図９に示す。大口径素子の場合と同様に、図９の（ａ）に示すフォーミングを施した後に、図９の（ｂ）のとおり、０．８V付近でリセットが観測された。その後のセット−リセットをまとめたのが図９の（ｃ）である。その後の印加電圧の掃引に対し、安定して、３．８Ｖ付近でセット、０．８Ｖ付近でリセットを繰り返すという、良好な反復性を有する２値安定な抵抗特性を示した。
従って、プローバ装置のタングステン製探針（ルフト有限会社製同軸プローブＣＸ２２Ｃ）の先端直径は２４μm程度であることから、大規模集積化により、素子の大きさ（断面積）が相当小さくなったとしても、十分スイッチング素子として機能することが確認できた。
（実施例２）
次に、酸化物層の直径が１００μｍである、Ｔｉ／Ｐｔ／Ｆｅ２Ｏ３／Ｐｔの積層構造の系に対して、印可する電力として、印加電圧の掃引制御をする場合と、印加電流の掃引制御をする場合とについて、比較を試みた。
まず、第１回掃引として、図１０の（ａ）のとおり、印加電圧を制御してコンプライアンス設定に達する電圧まで掃引し０Ｖに復帰させるフォーミング処理を施した。続く第２回掃引でも印加電圧を制御したところ、図１０の（ｂ）のとおり、４．５Ｖ付近で高抵抗状態に変化しリセットし、その後１Ｖを超える範囲まで印加電圧を掃引しても同様に高抵抗状態が維持した。
その後の第３回の掃引では、印加電圧の制御に代えて印加電流の制御を行った。図１０の（ｃ）のとおり、０．０００８Ａ付近（対応電圧値１．８Ｖ付近）で高抵抗状態から低抵抗状態に変化しセットしたことが確認された。その後は電流値を０．００５Ａの範囲まで、かかる状態が維持した。
引き続き、第４回の掃引でも印加電流を制御したところ、図１０の（ｄ）のとおり、０．００５Ａ付近（対応電圧値：０．４３Ｖ）までその前の掃引時の高抵抗状態が維持されたが、その後、急激に低抵抗状態に変化しリセットを示し、０．０１Ａ以下の範囲でそのまま低抵抗状態が維持された。
次に、掃引方式を短時間（図中、「Short」時の積分時間は、６４０μｓ）の印加電流制御に切り換えたが、図１０の（ｅ）のとおり、電流値に若干の差異があることを除けば、第３回目掃引の印加電流制御の場合のＩ−Ｖ特性と同様な履歴を示した。
さらに、掃引方式を短時間（図中、「Short」時の積分時間は、６４０μｓ）の印加電圧制御に切り換えたところ、図１０の（ｆ）のとおり、０．４Ｖ付近で高抵抗状態に変化し、その後、１．２Ｖ付近までは少なくとも高抵抗状態が維持されることが観測された。
かかる図１０にかかる一連の抵抗特性の変化を俯瞰するに、掃引制御する対象が電圧であっても電流であっても、概ね同等であって、電圧制御と電流制御には良好な対称性が見受けられ、どちらの値によっても制御可能な系であることが確認できた。しかも、電力を連続的に印加しても、６４０μｓという短時間のみ印加してもほぼ同様の履歴を示すことからみて、必ずしも連続通電の必要性はなく、パルス信号によっても十分駆動可能である素子できることが確認できた。
以上のとおり、本発明は、電圧制御、電流制御の何れの場合にあっても、同様に、抵抗値が１０００倍〜１００００倍というレンジで制御可能に安定して変化する素子を提供するものであることから、スイッチング素子としての利用が可能である。
しかも、本発明は、十分に小さい断面積であっても、格段に異なる２つの抵抗特性が安定的かつ反復的に得られることから、高度に集積化した不揮発性メモリにおけるデータ貯蔵部を提供するものである。
本発明にかかる素子構造とその計測回路についての模式図 本発明にかかるスイッチング素子の上部表面写真 本発明にかかるスイッチング素子の電流−電圧特性の一例を示す図 図４にかかる電流−電圧特性を電力の掃引回毎に分解した図 本発明にかかる素子直径の電流−電圧特性に対する影響を示す図 本発明にかかるセット／リセットの電流及び電圧の推移を示した図 実施例１にかかるスイッチング素子の上部表面写真 実施例１にかかる素子構造とその計測回路についての模式図 実施例１にかかるスイッチング素子の電流−電圧特性を示す図 実施例２にかかるスイッチング素子の電流−電圧特性を電力の掃引回毎に分解した図
符号の説明
Ｉ 電流計
Ｖ 電圧計

Claims (7)

  1. ２つの電極間に、組成揺らぎを含む単一中心金属元素からなる金属酸化物薄膜が介在した可変抵抗素子を備え、該両電極間に、第１の閾値以上の電圧又は電流と、該第１の閾値の絶対値よりもその絶対値が小さい第２の閾値以下の電圧又は電流と、該第２の閾値の絶対値よりもその絶対値が小さい第３の閾値以下の電圧又は電流とを選択的に印加可能な制御回路と接続し、その絶対値が少なくとも第３の閾値以下の電位域又は電流域における電極間の抵抗特性を可逆的に1000〜10000倍変化せしめることを特徴とする、スイッチング素子。
  2. 前記組成揺らぎを含む金属酸化物が、銅酸化物ＣｕＯ又は鉄酸化物Ｆｅ２Ｏ３の何れか一種であることを特徴とする請求項１記載のスイッチング素子。
  3. 前記組成揺らぎを含む金属酸化物が、酸素欠損型の銅酸化物ＣｕＯ１−ｘ（ここで、式中ｘは、０<ｘ<１（但し、ｘ＝１／２の時を除く。）の関係を満たすものに限る。）であることを特徴とする請求項１記載のスイッチング素子。
  4. 前記組成揺らぎを含む金属酸化物が、酸素欠損型の鉄酸化物Ｆｅ２Ｏ３−ｙ（ここで、式中ｙは、０<ｙ<１(但し、ｙ＝１／３のときを除く。)の関係を満たすものに限る。）であることを特徴とする請求項１記載のスイッチング素子。
  5. 前記組成揺らぎを含む金属酸化物が、酸素過剰型の銅酸化物Ｃｕ２−ｚＯ（ここで、式中ｚは、１<ｚ<２の関係を満たすものに限る。）であることを特徴とする請求項１記載のスイッチング素子。
  6. 前記組成揺らぎを含む金属酸化物が、酸素過剰型の鉄酸化物Ｆｅ２−ｗＯ３（ここで、式中ｗは、０<ｗ<２(但し、ｗ＝１／２のときを除く。)の関係を満たすものに限る。）であることを特徴とする請求項１記載のスイッチング素子。
  7. 前記可変抵抗素子を不揮発性メモリのデータ蓄積部に用いたことを特徴とする請求項１〜６の何れか１項記載のスイッチング素子。
JP2005235131A 2005-08-15 2005-08-15 スイッチング素子 Expired - Fee Related JP4854233B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005235131A JP4854233B2 (ja) 2005-08-15 2005-08-15 スイッチング素子
PCT/JP2006/315629 WO2007020832A1 (ja) 2005-08-15 2006-08-08 スイッチング素子
US11/990,612 US7863594B2 (en) 2005-08-15 2006-08-08 Switching device
KR1020087006186A KR100962221B1 (ko) 2005-08-15 2006-08-08 스위칭 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005235131A JP4854233B2 (ja) 2005-08-15 2005-08-15 スイッチング素子

Publications (2)

Publication Number Publication Date
JP2007053125A true JP2007053125A (ja) 2007-03-01
JP4854233B2 JP4854233B2 (ja) 2012-01-18

Family

ID=37757494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005235131A Expired - Fee Related JP4854233B2 (ja) 2005-08-15 2005-08-15 スイッチング素子

Country Status (4)

Country Link
US (1) US7863594B2 (ja)
JP (1) JP4854233B2 (ja)
KR (1) KR100962221B1 (ja)
WO (1) WO2007020832A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008142919A1 (ja) * 2007-05-10 2008-11-27 Sharp Kabushiki Kaisha 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
WO2008149808A1 (ja) * 2007-06-07 2008-12-11 Nec Corporation スイッチ回路および半導体集積回路
WO2008149605A1 (ja) * 2007-06-04 2008-12-11 Nec Corporation 抵抗変化素子およびこれを備えた半導体装置
JP2010040957A (ja) * 2008-08-08 2010-02-18 Fujitsu Ltd 抵抗変化型素子および抵抗変化型素子製造方法
WO2010026634A1 (ja) * 2008-09-04 2010-03-11 株式会社 東芝 情報記録再生装置
CN101459220B (zh) * 2007-09-10 2013-01-23 三星电子株式会社 电阻存储器以及形成电阻存储器的方法
US8362456B2 (en) 2007-04-17 2013-01-29 Nec Corporation Resistance change element and semiconductor device including the same
JP5263160B2 (ja) * 2007-08-22 2013-08-14 富士通株式会社 抵抗変化型素子
KR20200006282A (ko) 2018-07-10 2020-01-20 주식회사 엘지화학 산화철의 제조방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5263856B2 (ja) * 2006-07-26 2013-08-14 独立行政法人産業技術総合研究所 スイッチング素子及びその製造方法
US8143092B2 (en) * 2008-03-10 2012-03-27 Pragati Kumar Methods for forming resistive switching memory elements by heating deposited layers
JP2009224403A (ja) * 2008-03-13 2009-10-01 Toshiba Corp 情報記録素子及びそれを備えた情報記録再生装置
JP2012510118A (ja) 2008-11-26 2012-04-26 カルガリー・サイエンティフィック・インコーポレイテッド アプリケーションプログラムの状態への遠隔アクセスを提供するための方法およびシステム
US8809829B2 (en) * 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
KR20110054088A (ko) * 2009-11-17 2011-05-25 삼성전자주식회사 비휘발성 메모리 소자
CN102428560B (zh) * 2010-03-19 2014-07-02 松下电器产业株式会社 非易失性存储元件、其制造方法、其设计辅助方法及非易失性存储装置
US8634235B2 (en) 2010-06-25 2014-01-21 Macronix International Co., Ltd. Phase change memory coding
US9741084B2 (en) * 2011-01-04 2017-08-22 Calgary Scientific Inc. Method and system for providing remote access to data for display on a mobile device
KR101463782B1 (ko) * 2011-04-06 2014-11-21 고려대학교 산학협력단 문턱전압 스위칭 물질을 이용한 비휘발성 메모리 소자 및 그 제조 방법
US8891293B2 (en) 2011-06-23 2014-11-18 Macronix International Co., Ltd. High-endurance phase change memory devices and methods for operating the same
WO2013024343A1 (en) 2011-08-15 2013-02-21 Calgary Scientific Inc. Non-invasive remote access to an application program
JP6322140B2 (ja) 2011-09-30 2018-05-09 カルガリー サイエンティフィック インコーポレイテッド 協働遠隔アプリケーションの共用および注釈のための双方向デジタル表層を含む非連結アプリケーション拡張
EP2783483B1 (en) 2011-11-23 2019-08-07 Calgary Scientific Inc. Methods and systems for collaborative remote application sharing and conferencing
US9099633B2 (en) 2012-03-26 2015-08-04 Adesto Technologies Corporation Solid electrolyte memory elements with electrode interface for improved performance
US9001550B2 (en) 2012-04-27 2015-04-07 Macronix International Co., Ltd. Blocking current leakage in a memory array
US8964448B2 (en) * 2012-08-09 2015-02-24 Micron Technology, Inc. Memory cells having a plurality of resistance variable materials
US8964442B2 (en) 2013-01-14 2015-02-24 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
CN105679840B (zh) * 2016-04-11 2018-07-13 南京大学 一种新型贴片式忆容器及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002537627A (ja) * 1999-02-17 2002-11-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報を保存するマイクロ電子デバイスとその方法
WO2006028117A1 (ja) * 2004-09-09 2006-03-16 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子とその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100773537B1 (ko) 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
JP5263856B2 (ja) * 2006-07-26 2013-08-14 独立行政法人産業技術総合研究所 スイッチング素子及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002537627A (ja) * 1999-02-17 2002-11-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報を保存するマイクロ電子デバイスとその方法
WO2006028117A1 (ja) * 2004-09-09 2006-03-16 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子とその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362456B2 (en) 2007-04-17 2013-01-29 Nec Corporation Resistance change element and semiconductor device including the same
JP2008306157A (ja) * 2007-05-10 2008-12-18 Sharp Corp 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
WO2008142919A1 (ja) * 2007-05-10 2008-11-27 Sharp Kabushiki Kaisha 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
WO2008149605A1 (ja) * 2007-06-04 2008-12-11 Nec Corporation 抵抗変化素子およびこれを備えた半導体装置
WO2008149808A1 (ja) * 2007-06-07 2008-12-11 Nec Corporation スイッチ回路および半導体集積回路
JP5402630B2 (ja) * 2007-06-07 2014-01-29 日本電気株式会社 スイッチ回路および半導体集積回路
JP5263160B2 (ja) * 2007-08-22 2013-08-14 富士通株式会社 抵抗変化型素子
CN101459220B (zh) * 2007-09-10 2013-01-23 三星电子株式会社 电阻存储器以及形成电阻存储器的方法
JP2010040957A (ja) * 2008-08-08 2010-02-18 Fujitsu Ltd 抵抗変化型素子および抵抗変化型素子製造方法
US8416606B2 (en) 2008-09-04 2013-04-09 Kabushiki Kaisha Toshiba Information recording and reproducing device
WO2010026634A1 (ja) * 2008-09-04 2010-03-11 株式会社 東芝 情報記録再生装置
JP5318107B2 (ja) * 2008-09-04 2013-10-16 株式会社東芝 情報記録再生装置
KR20200006282A (ko) 2018-07-10 2020-01-20 주식회사 엘지화학 산화철의 제조방법

Also Published As

Publication number Publication date
KR100962221B1 (ko) 2010-06-11
JP4854233B2 (ja) 2012-01-18
WO2007020832A1 (ja) 2007-02-22
US20100012911A1 (en) 2010-01-21
US7863594B2 (en) 2011-01-04
KR20080052590A (ko) 2008-06-11

Similar Documents

Publication Publication Date Title
JP4854233B2 (ja) スイッチング素子
US8441837B2 (en) Variable resistance nonvolatile memory device
TWI515726B (zh) 摻雜氮之氧化鎂內的電阻開關
Ielmini et al. Thermochemical resistive switching: materials, mechanisms, and scaling projections
US8525142B2 (en) Non-volatile variable resistance memory device and method of fabricating the same
US8054674B2 (en) Variable resistive element, manufacturing method for same, and non-volatile semiconductor memory device
US7796416B2 (en) Variable resistance element, its manufacturing method and semiconductor memory device comprising the same
US7777215B2 (en) Resistive memory structure with buffer layer
CN101106171B (zh) 包括可变电阻材料的非易失存储器
US8310857B2 (en) Method for manufacturing a resistive switching memory cell comprising a nickel oxide layer operable at low-power and memory cells obtained thereof
US8957399B2 (en) Nonvolatile memory element and nonvolatile memory device
JP2009135206A (ja) メモリセル
US20220085104A1 (en) Selection device and memory device using the same
JP5263856B2 (ja) スイッチング素子及びその製造方法
KR102464065B1 (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
JP7080178B2 (ja) 不揮発性記憶装置、及び駆動方法
Balakrishnan et al. A low power non-volatile memory element based on copper in deposited silicon oxide
Gogoi et al. A comparative study on the forming methods of chalcogenide memristors to optimize the resistive switching performance
Chang et al. Investigation on the abnormal resistive switching induced by ultraviolet light exposure based on HfOx film
Yoon et al. Analysis of copper ion filaments and retention of dual-layered devices for resistance random access memory applications
Goux et al. Self-limited filament formation and low-power resistive switching in CuxTe1-x/Al2O3/Si CBRAM cell
CN103022346B (zh) 电阻式存储器
CN101599531B (zh) 一种电阻型随机存储器的存储单元及其制备方法
Wang et al. Ultra-large resistance ratio of silver programmable metallization cell with stacked silicon oxide films
KR101781002B1 (ko) 저항 변화 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111025

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4854233

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees