JP2007049707A - データストリームを受信する方法、装置およびプログラム - Google Patents

Abstract

【課題】過度にメモリを必要とせず、かつ消費電力を低減する。
【解決手段】本発明の方法は、データストリームのパケットをインターフェイスモジュールによって受信するステップ（２０）と、インターフェイスモジュールから処理モジュールへ、データストリームをパケット単位で送信するステップ（４２、５０）とを含む。この方法はまた、インターフェイスモジュールによるデータの受信中は、現在のデータセクションについてのエラー訂正コードを増分的に計算するステップ（３２）と、セクション全体が受信されたときに、セクション有効性インジケータを送るように、増分的に計算されたエラー訂正コードをベリファイするステップ（４６）とをさらに含む。
【選択図】図４

Description

本発明は、複数のデータパケットにわたる複数のデータセクションを有し、エラー訂正コードがすべてのセクションに関連付けられて送信されるデータストリームの受信における処理に関する。

一般に、データストリームは、複数のデータパケットにわたる複数のセクション自体で送られてくる。例えば、番組特定情報（ＰＳＩ）およびシステム情報（ＳＩ）と呼ばれるサービスデータのストリームが、基本トランスポートストリームと呼ばれる複数のデータパケットにわたる、ＭＰＥＧ、ＤＶＢ−Ｔ、およびＤＶＢ−Ｈと呼ばれる、規準化されたデータ形式の場合が、これに該当する。

すべてのセクションは、伝送品位をベリファイするために、例えば巡回冗長コード（ＣＲＣ）またはチェックサム指定ＣＲＣなどのエラー訂正コードを持っている。このエラー訂正コードはエミッタで計算され、データセクションと共に送信される。受信中、受信されたデータセクションから新しいエラー訂正コードが計算され、データストリームと共に受信されたエラー訂正コードと比較される。あるいは、セクションは相補コードを持っている。相補コードは、それも含めてセクション全体のＣＲＣがゼロに等しくなるように、エミッタによって計算される。したがって、受信中は、受信されたセクションのＣＲＣが計算され、そのセクションが損なわれていないかどうかを判定するために、ゼロと比較される。

データストリームは、チューナで受信され、次いでインターフェイスモジュール、すなわち一般に復調器の一部であるインターフェイスチップＩＣを介して、処理モジュール、すなわちホストプロセッサへと送られる。

図１に示される第１の従来例では、トランスポートストリームＴＳは、４つのパケットＰ１〜Ｐ４にわたる４つのセクションＳ１〜Ｓ４を有し、このトランスポートストリームＴＳは、データパケットを受信されたとおりにプロセッサＰＲＯに直接送信するインターフェイスチップＩＣによって、チューナから受信される。したがって、まったく同じデータのストリームが、インターフェイスチップＩＣからプロセッサへＰＲＯと送信される。プロセッサＰＲＯは、セクションＳ１〜Ｓ４を再組み立てし、ＣＲＣを計算して、ベリファイされたＣＲＣと一緒にセクションＳ１〜Ｓ４のそれぞれを送る。

この従来例は、計算全体が上記の素子によって行われるので、プロセッサの計算に時間がかかる。

図２に示される第２の従来例では、４つのパケットＰ１〜Ｐ４にわたる４つのセクションＳ１〜Ｓ４を有する同じトランスポートストリームＴＳが、インターフェイスチップＩＣによって受信される。この従来例では、インターフェイスチップＩＣが全ての計算を行い、ベリファイされたＣＲＣを用いて再組み立てされた送信用のセクションを、ベリファイされたＣＲＣと一緒に、プロセッサＰＲＯに直接送る。

この従来例では、インターフェイスチップＩＣは、受信したデータパケットをバッファ化して、データセクションを再組み立てしたりＣＲＣを計算したりするのに、より多くのメモリ、コンポーネント、および電力を必要とする。

したがって、既存のこれらの従来例はどちらも高価で高消費電力の要素を必要とし、特に、ハンドヘルド型の装置においては不適切である。

本発明の目的は、複数のデータパケットにわたる複数のデータセクションを有するデータストリームを受信する、過度にメモリを必要とせず、かつ消費電力を低減する有効な方法および対応する装置を提供することによって、上記の問題を解決することである。

このような趣旨で、本発明は、請求項１に記載のデータストリームを受信する方法、および、請求項８に記載の対応する装置に関する。本発明はまた、請求項１３に記載のプログラムにも関する。

このインターフェイスモジュール内でエラー訂正コードを増分的に計算する結果、本発明は、小容量のメモリを使用し、かつインターフェイスモジュールと処理モジュールとの間での計算配分を可能にすることによって、データストリームを効果的に受信する。

本発明の他の特徴および利点は、添付の図面によって例示される以下の説明から明らかになるであろう。

図３Ａでは、本発明によるデータストリームの受信が示されている。このデータストリームは、例えばＭＰＥＧデータを含むＤＶＢ−ＨまたはＤＶＢ−Ｔストリームに対応し、トランスポートストリームとしてＴＳの参照番号が付されている。

図示されるＴＳの断片（フラグメント）は、Ｐ１、Ｐ２、Ｐ３、およびＰ４の参照符号が付された４つのデータパケットにわたって広がる、セクションＳ１、Ｓ２、Ｓ３、およびＳ４の参照符号が付された４つのセクションを有する。すべてのセクションＳ１〜Ｓ４は、ＣＲＣチェックサムに対応する、それぞれＣＲＣ１〜ＣＲＣ４と呼ばれるエラー訂正コードを有する。

このデータストリームＴＳは、本発明による装置２によって受信される。より正確には、このデータストリームは、符号４で参照されるインターフェイスモジュール、すなわち復調器の一部であるインターフェイスチップ（ＩＣ）によって受信される。次いで、データストリームは、符号６で参照される処理モジュールすなわちプロセッサ（ＰＲＯ）に送信される。

インターフェイスモジュール４は、以下でより詳細に説明するように、現在のデータセクションについて、その受信に伴ってエラー訂正コードを増分的に計算するようにされる。

記載される実施形態では、データセクションは、インターフェイスモジュール４によって処理モジュール６へ、ベリファイされたＣＲＣと共に送信される。より正確には、各セクションで、受信されたＣＲＣは、セクションが損なわれていないか否かを示すフラグに置き換えられ、このフラグは、増分的に計算されたＣＲＣをベリファイすることによって得られる。

したがって、ＣＲＣの計算は、一部がインターフェイスモジュール４で行われ、一部が処理モジュール６で行われる。これにより、小さいメモリサイズの使用が可能となり、プロセッサからも僅かな計算時間しか必要とされず、消費の低減が可能になる。

記載される実施形態では、インターフェイスモジュール４はさらに、受信したデータパケットを処理モジュール６へ送信する前に再パケット化するようにされる。

したがって、インターフェイスモジュール４は、１つのセクションのみからのデータを有しその最大サイズがデータパケットのサイズに対応するデータパケットのセグメントを、処理モジュール６へ送信する。

したがって、ＣＲＣのベリファイは、非常に少ない要素で、または余分な要素なしで、処理モジュール６の速度を低下させることなく、効率良く行われる。さらに、データの再パケット化により、処理モジュール６によるより高速な処理が可能となり、より良い電力供給管理も可能となる。

ここで、図３Ａ、３Ｂ、および４を参照して装置２の機能の詳細を説明する。

図３Ｂに示されるように、インターフェイスモジュール４は、バッファメモリ１０に接続された、符号８で参照される受信素子を有する。バッファメモリ１０は、そのメモリサイズが、本実施形態では１つのデータパケットのサイズに対応する。また、バッファメモリ１０は、処理モジュール６にデータを送信するようにされた送出素子１２にも接続されている。

インターフェイスモジュール４はまた、ＣＲＣ計算素子１４と、ＣＲＣベリファイ素子１６と、インターフェイスモジュール４の全ての素子に指令を発するコマンド素子１８とを有する。

この装置２は、まず、図４に示されるデータパケットＰ１を受信するステップ２０を行うようにされ、このデータパケットは、受信素子８によって受信され、記憶するステップ２２のためにバッファメモリ１０に送られる。

インターフェイスモジュール４によってデータパケットＰ１が受信されると、現在のデータセクションＳ１のエラー訂正コードを増分的に計算するステップ３０のために、データはＣＲＣ計算素子１４にも送られる。

ステップ３０はまず、ＣＲＣ計算素子１４で行われる、使用可能なデータを用いた部分的ＣＲＣコードを計算するサブステップ３２を有する。

サブステップ３２の後には、受信されたデータがそのセクションのデータの最後の組であるかどうかを判定するテスト３４が続く。

テスト３４が肯定的である場合は、セクション全体が受信されたことを意味し、この方法は、次いで、受信したデータセクションについて増分的に計算されたエラー訂正コードを送るサブステップ３６を有し、このコードは、現在のセクションからのデータの最後の組を受信した後に計算される部分的ＣＲＣである。

セクションの最後がまだ受信されておらず、したがってテスト３４は否定的である段階では、その後には、受信したデータの組がそのデータパケットのデータの最後の組であるか否かを判定するための、データパケットの最後を検出するテスト４０が続く。

テスト３４および４０は、データセクションまたはデータパケットのヘッダまたはフッタをそれぞれ形成する、データの所定のシーケンスを検出することによって行われる。

この段階では、パケットＰ１全体はまだ受信されていないので、テスト４０は否定的である。したがって、この方法は引き続き、データパケットＰ１からのデータの後続の組を受信するステップ２０に戻る。

データパケットＰ１のデータの最後の組を受信するまで同じ工程が繰り返される。各ループにおいて、ステップ２２は、受信したデータの組のバッファメモリ１０への記憶を可能にし、ステップ３２は、現在のセクションについてのＣＲＣの増分的計算を行う。

テスト４０が肯定的であるとき、それはデータパケット全体が受信されたことを意味し、その後にはバッファメモリ１０の内容を送出するステップ４２が続く。

この段階で、パケットＰ１全体が受信され、インターフェイスモジュール４から処理モジュール６へと送信される。バッファメモリ１０は、送出の後、ステップ４４で削除される。しかし、増分的に計算されたＣＲＣは、メモリ内に保持される。

この方法は引き続き、データパケットＰ２からデータの最初の組を受信しそれを記憶するために、ステップ２０に戻る。サブステップ３２が行われ、データセクションＳ１からのデータを依然として含むデータパケットＰ２の最初の組を用いて、部分的ＣＲＣが増分的に計算される。

テスト３４でセクションＳ１の最後が検出されると、この方法は次に、増分的に計算されたＣＲＣを送るサブステップ３６に続く。

その場合には、ＣＲＣを計算するステップ３０の後に、増分的に計算されたエラー訂正コードをベリファイするステップ４６が続く。このステップは、受信したエラー訂正コードＣＲＣ１との比較によって行われる。

このベリファイは、ＣＲＣ計算素子１４から送られた増分的に計算されたＣＲＣと、受信素子８から送られた、受信された現在のセクションのＣＲＣとが、ＣＲＣベリファイ素子１６に供給されることによって行われる。

本例では、このベリファイするステップ４６は、両方のＣＲＣが等しいかどうかという条件でデータセクションＳ１が損なわれていないか否かを示すために、有効性インジケータ（validity indicator）を送る。

ステップ４８で、バッファメモリ１０に記憶されている受信したエラー訂正コードＣＲＣ１に対応するデータの組は、コマンド素子１８に制御されて、このインジケータまたはフラグに置き換えられる。

さらに、この方法は、データセクションＳ１からのデータを有するデータパケットＰ２のセグメントを処理モジュール６へと送信するための、バッファメモリ１０の内容を送出するステップ５０を有する。この送信されるセグメントでは、受信したエラー訂正コードは有効性インジケータに置き換えられている。

無効なインジケータを持つデータセクションを受信すると、処理モジュール６は、そのデータセクションを訂正しようとすることもできるし、または捨てることもできる。

ステップ５０の後にはステップ５２が続き、そこではバッファメモリ１０および増分的に計算されたＣＲＣが消去される。

この方法は引き続き、データの後続の組を受信するためにステップ２０に戻る。その場合では、パケットＰ２はまだ全体が受信されておらず、この方法は引き続き、データセクションＳ２の一部である、データパケットＰ２の他の組の処理を続ける。

データセクションＳ２は全体的にデータパケットＰ２内に含まれており、したがって、データセクションＳ２は、そのデータの最後の組が受信されてテスト３４が肯定的である場合に送信される。上述のように、送信に先立って、受信されたＣＲＣはステップ４６で行われる比較の結果得られた有効性インジケータに置き換えられる。

次いで、図３Ａに示されるように、データパケットＰ２からの残りのデータは、データパケットＰ２の最後が検出されたときに、処理モジュール６へ送信される。データパケットＰ３のセグメントは、データセクションＳ３の最後が検出されたときに、ＣＲＣインジケータと共に送信され、データパケットＰ３からの残りのデータは、データパケットＰ３の最後が検出されたときに送信される。データセクションＳ４からの残りのデータは、セクションＳ４の最後が検出されたときに、対応する有効性インジケータと共に送信される。

記載する実施形態では、送信は、セクションの最後またはパケットの最後の検出がトリガとなってその都度行われ、したがって、送信されるデータパケットのセグメントは、１つのデータセクションのみからのデータを有し、それらのサイズは最大で１つのデータパケットのサイズと等しい。

もちろん、他の多くの実施形態が可能である。

実施形態によっては、データストリーム内で送信されるエラー訂正コードは、複数のセクションにわたって計算されるＣＲＣとすることも、または、エラー訂正コードを含めた１つのセクション全体のＣＲＣがゼロなどの所定の値と等しくなるように設定された相補コードとすることもできる。

その場合、増分的に計算されたＣＲＣのベリファイは、この所定の値との比較である。

他の実施形態では、インターフェイスモジュールが、増分的に計算されたエラー訂正コードと、受信したエラー訂正コードを含むデータセクション全体とを、処理モジュールに送り、処理モジュールがそれら２つのエラー訂正コードを比較するようにすることも可能である。送信されるエラー訂正コードが相補コードである場合は、増分的に計算されたエラー訂正コードのみが送信され、処理モジュールによってゼロと比較されるのが好都合である。

他の実施形態では、インターフェイスモジュールのバッファメモリは、１つのデータパケットのサイズよりも大きく、したがって、１つのデータセクションの最後の検出がトリガとなって送信される。

本発明の方法は、プロセッサで実行されたときに、そのプロセッサにデータストリームのデータパケットを受信させ、受信中は、データストリームをパケット単位で処理モジュールに送信する前に、現在のデータセクションについてエラー訂正コードを増分的に計算させる命令を有するコンピュータプログラムで実現することができる。

そのようなプロセッサのプログラムは、前述した実施形態のいずれかを実現するように適合させることができ、また、デジタルテレビ受信機、コンピュータ、ラップトップコンピュータ、ハンドヘルド型の装置等のあらゆる電子製品、およびそれらの内部部品にも適合させることができる。

第１の従来例によるトランスポートストリームの受信を表す図である。 第２の従来例によるトランスポートストリームの受信を表す図である。 本発明による装置でのトランスポートストリームの受信を表す図である。 図３Ａの装置の詳細図である。 本発明による方法のフローチャートである。

符号の説明

４ インターフェイスモジュール
６ 処理モジュール
８ 受信素子
１０ バッファメモリ
１２ 送出素子
１４ ＣＲＣ計算素子
１６ ＣＲＣベリファイ素子
１８ コマンド素子
Ｓ１〜Ｓ４ データセクション
Ｐ１〜Ｐ４ データパケット
ＴＳ トランスポートストリーム

Claims (14)

1. 複数のデータパケット（Ｐ１、Ｐ２、Ｐ３、Ｐ４）にわたる複数のデータセクション（Ｓ１、Ｓ２、Ｓ３、Ｓ４）を有し、エラー訂正コード（ＣＲＣ）がすべてのセクションに関連付けられて送信されるデータストリーム（ＴＳ）を受信する方法であって、
   前記データストリームのパケットをインターフェイスモジュール（４）によって受信するステップ（２０、２２）と、
   前記インターフェイスモジュールから処理モジュール（６）へ、前記データストリームをパケット単位で送信するステップ（４２、５０）と、
   を有し、
   前記インターフェイスモジュールによるデータの受信中は、現在のデータセクションについてエラー訂正コードを増分的に計算するステップ（３２）と、
   セクション全体が受信されたときに、セクション有効性インジケータを送るために、前記増分的に計算されたエラー訂正コードをベリファイするステップ（４６）と
   をさらに有することを特徴とする方法。
2. 前記ベリファイするステップ（４６）は、前記増分的に計算されたエラー訂正コードを所定の値と比較するステップを含む、請求項１に記載の方法。
3. 前記ベリファイするステップ（４６）は、前記増分的に計算されたエラー訂正コードを、受信したエラー訂正コードと比較するステップを含む、請求項１に記載の方法。
4. セクション全体が受信されたときに、前記増分的に計算されたエラー訂正コードは、前記インターフェイスモジュールによって、前記ベリファイを行う前記処理モジュールへ送信される、請求項１から３のいずれかに記載の方法。
5. 前記ベリファイは前記インターフェイスモジュールによって行われ、
   前記データセクションからの受信したエラー訂正コードを、前記処理モジュールへ送信する前に、前記有効性インジケータで置き換えるステップ（４８）をさらに有する、請求項１から３のいずれかに記載の方法。
6. 前記インターフェイスモジュールによって受信されたデータパケットを、前記処理モジュールへ送信する前に再パケット化するステップをさらに有する、請求項１から５のいずれかに記載の方法。
7. 前記再パケット化するステップは、１つのデータセクションのみからのデータを含むデータパケットのセグメントを送信する（４２、５０）ために、異なるセクションからのデータを含むデータパケットをセグメント化するステップを有する、請求項６に記載の方法。
8. 複数のデータパケット（Ｐ１、Ｐ２、Ｐ３、Ｐ４）にわたる複数のデータセクション（Ｓ１、Ｓ２、Ｓ３、Ｓ４）を有し、エラー訂正コード（ＣＲＣ）がすべてのセクションに関連付けられて送信されるデータストリーム（ＴＳ）を受信する装置（２）であって、
   前記データストリームのパケットを受信し、それらをパケット単位で送信するようにされたインターフェイスモジュール（４）と、
   前記インターフェイスモジュール（４）によって送信された前記パケットを処理するようにされた処理モジュール（６）と
   を有し、
   前記インターフェイスモジュールは、データの受信中に、現在のデータセクションについてエラー訂正コードを増分的に計算するようにされ、
   前記装置はさらに、セクション有効性インジケータを送るように、前記増分的に計算されたエラー訂正コードをベリファイするようにされることを特徴とする装置。
9. 前記インターフェイスモジュールは、前記増分的に計算されたエラー訂正コードを前記処理モジュールへ送信するようにされ、前記処理モジュール（６）は前記ベリファイを行うようにされる、請求項８に記載の装置。
10. 前記インターフェイスモジュール（４）は、前記ベリファイを行い、前記データセクションからの受信されたエラー訂正コードを前記有効性インジケータで置き換えるようにされる、請求項８に記載の装置。
11. 前記インターフェイスモジュール（４）はさらに、受信したデータパケットを前記処理モジュール（６）へ送信する前に再パケット化するようにされる、請求項８から１０のいずれかに記載の装置。
12. 前記インターフェイスモジュール（４）は、１つのデータセクションのみからのデータを含むデータパケットのセグメントを送るために、異なるセクションからのデータを含むデータパケットをセグメント化することによって、データパケットを再パケット化するようにされる、請求項１１に記載の装置。
13. プロセッサによって実行されるプログラムであって、
    前記プロセッサによって実行されたときに、
    複数のデータパケット（Ｐ１、Ｐ２、Ｐ３、Ｐ４）にわたる複数のデータセクション（Ｓ１、Ｓ２、Ｓ３、Ｓ４）を有し、エラー訂正コード（ＣＲＣ）がすべてのセクションに関連付けられて送信されるデータストリーム（ＴＳ）を受信する処理と、
    データの受信中、現在のデータセクションについてエラー訂正コード（ＣＲＣ）を増分的に計算する処理と、
    前記データストリームをパケット単位で処理モジュールに送る処理と、
    を実行する命令を有するプログラム。
14. 前記プロセッサによって実行されたときに、前記プロセッサに、前記増分的に計算されたエラー訂正コードを前記プロセッサにベリファイさせ、セクション有効インジケータを送らせる命令をさらに有する、請求項１３に記載のプログラム。

Images