JP2007049330A - Spectrum diffusion oscillation circuit - Google Patents

Spectrum diffusion oscillation circuit Download PDF

Info

Publication number
JP2007049330A
JP2007049330A JP2005230405A JP2005230405A JP2007049330A JP 2007049330 A JP2007049330 A JP 2007049330A JP 2005230405 A JP2005230405 A JP 2005230405A JP 2005230405 A JP2005230405 A JP 2005230405A JP 2007049330 A JP2007049330 A JP 2007049330A
Authority
JP
Japan
Prior art keywords
clock signal
frequency
oscillation circuit
filter
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005230405A
Other languages
Japanese (ja)
Inventor
Mikio Shigemori
三喜男 重盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005230405A priority Critical patent/JP2007049330A/en
Priority to US11/463,032 priority patent/US7541849B2/en
Publication of JP2007049330A publication Critical patent/JP2007049330A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To perform the spectrum diffusion of a clock signal without generating any jitter. <P>SOLUTION: A spectrum diffusion oscillation circuit 10 has a reference oscillator 12 for generating a generated reference clock signal, and a PLL circuit 14. In a variable frequency divider 28 of the PLL circuit 14, a frequency division ratio is changed periodically by a diffusion control unit 18, and the frequency of the clock signal outputted by a voltage-controlled oscillator 26 is divided and is inputted to a phase comparator 22. The phase comparator 22 obtains the phase difference between the reference clock signal outputted by the reference oscillator 12 and the clock signal outputted by the variable frequency divider 28, and outputs a phase difference signal. A loop filter 24 inputs a control voltage based on the phase difference signal outputted by the phase comparator 22 into the voltage-controlled oscillator 26. The voltage-controlled oscillator 26 outputs a clock signal at a frequency corresponding to the control voltage. The clock signal outputted by the voltage-controlled oscillator 26 passes through a band pass filter 16, is amplifier by an amplifier 20, and is outputted to the outside. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、基準クロック信号を所定の周波数帯域に拡散させて出力するスペクトラム拡散発振回路に関する。   The present invention relates to a spread spectrum oscillation circuit that spreads a reference clock signal in a predetermined frequency band and outputs the spread signal.

電気製品は、あらゆる方面において電子化されている。これに伴い、各電子機器から放射される電磁波の他の電子機器に与える影響、いわゆるＥＭＩ（Electro Magnetic Interference：電磁障害）が問題となっている。特に、電子機器間における動作の同期を図り、同期してデータの授受を行なうために必須の基準クロック信号は、最も高速であって機器から電磁波を放射しやすい。このため、基準クロック信号による電磁波の放射を抑制するために、種々の対策がとられている。その１つとして、スプレッドスペクトラム（スペクトラム拡散）方式がある。   Electrical products are digitized in all directions. Along with this, the influence of electromagnetic waves radiated from each electronic device on other electronic devices, so-called EMI (Electro Magnetic Interference), has become a problem. In particular, a reference clock signal essential for synchronizing operations between electronic devices and exchanging data in synchronism is the fastest and is likely to radiate electromagnetic waves from the devices. For this reason, various measures are taken in order to suppress the emission of electromagnetic waves by the reference clock signal. One of them is a spread spectrum (spread spectrum) method.

このスペクトラム拡散方式は、所定周波数の基準クロック信号を予め定めた周波数帯域に拡散して出力し、特定の周波数における電磁エネルギーの集中を避けて、放射電磁波のエネルギーのピークを低下させるようにしている。そして、スペクトラム拡散を行なうための発振回路は、通常、発振回路において所定周波数の基準クロック信号を生成し、ＰＬＬ（Phase Locked Loop）回路に設けた可変分周器の分周比を変えて、電圧制御発振器に与える制御電圧を時間的に変化させて基準クロック信号をスペクトラム拡散するようにしている（例えば、特許文献１）。
特開２００２−３０５４４６号公報 In this spread spectrum method, a reference clock signal having a predetermined frequency is spread and output in a predetermined frequency band, and concentration of electromagnetic energy at a specific frequency is avoided to reduce the energy peak of the radiated electromagnetic wave. . An oscillation circuit for performing spread spectrum generally generates a reference clock signal having a predetermined frequency in the oscillation circuit, changes the frequency division ratio of a variable frequency divider provided in a PLL (Phase Locked Loop) circuit, The control voltage applied to the controlled oscillator is temporally changed to spread the spectrum of the reference clock signal (for example, Patent Document 1).
JP 2002-305446 A

ＰＬＬ回路は、電圧制御発振器の出力周波数を分周して出力する分周器を備えている。このため、ＰＬＬ回路を用いて基準クロック信号をスペクトラム拡散させると、図４に示したように、分周器の出力する周波数の影響などにより、不要な周波数のスプリアスＡが発生する。なお、図４は、スペクトラム拡散させた周波数帯域の中心周波数より上側波帯を模式的に示しており、横軸が周波数、縦軸がゲインである。   The PLL circuit includes a frequency divider that divides and outputs the output frequency of the voltage controlled oscillator. For this reason, when the reference clock signal is spectrum-spread using a PLL circuit, spurious A having an unnecessary frequency is generated due to the influence of the frequency output from the frequency divider, as shown in FIG. FIG. 4 schematically shows the upper side band from the center frequency of the spectrum band subjected to spectrum spreading, where the horizontal axis represents frequency and the vertical axis represents gain.

このようなスプリアスは、クロック信号の高周波ジッタを生ずる。このため、ＣＤＲ（Clock Data Recovery）方式のシリアルインターフェースにおいては、高周波ジッタを低減しないとＣＤＲのＰＬＬ回路がクロック信号の変動に追従することができず、通信エラーを発生する。したがって、ＣＤＲシリアルインターフェースにおいては、高周波ジッタが多いＰＬＬ回路を用いたスペクトラム拡散発振回路を使用することができなかった。そして、ＣＤＲシリアルインターフェースを有する電子機器などにおいては、機器を電磁シールドなどして電磁波が外部に漏れないように工夫して、ＥＭＩに対処している。しかし、電磁シールドを設けることは、電子機器の小型化、高性能化を図る上で限界があり、適用できない場合もある。このため、クロック信号に高周波ジッタを生じずにスペクトラム拡散できるスペクトラム拡散発振回路の開発が強く望まれている。
本発明は、上記従来技術の欠点を解消するためになされたもので、ジッタを発生させることなくクロック信号をスペクトラム拡散させることができるようにすることを目的としている。 Such spurious causes high frequency jitter of the clock signal. For this reason, in a CDR (Clock Data Recovery) type serial interface, unless the high frequency jitter is reduced, the CDR PLL circuit cannot follow the fluctuation of the clock signal, and a communication error occurs. Therefore, in the CDR serial interface, a spread spectrum oscillation circuit using a PLL circuit with a lot of high frequency jitter cannot be used. In an electronic device having a CDR serial interface, EMI is dealt with by devising the device to prevent electromagnetic waves from leaking outside by electromagnetic shielding. However, providing an electromagnetic shield has limitations in reducing the size and performance of electronic devices, and may not be applicable. Therefore, development of a spread spectrum oscillation circuit that can spread spectrum without causing high frequency jitter in the clock signal is strongly desired.
The present invention has been made to solve the above-described disadvantages of the prior art, and has an object to enable spread spectrum of a clock signal without generating jitter.

上記の目的を達成するために、本発明に係るスペクトラム拡散発振回路は、発生させた基準クロック信号を、予め定めた周波数帯域に拡散させて出力するＰＬＬ回路を有するスペクトラム拡散発振回路において、前記ＰＬＬ回路を構成している電圧制御発振器の出力側に、拡散させた前記周波数帯域を通過させる帯域フィルタを設けたことを特徴としている。   In order to achieve the above object, a spread spectrum oscillation circuit according to the present invention is a spread spectrum oscillation circuit having a PLL circuit that outputs a generated reference clock signal by diffusing it in a predetermined frequency band. A band-pass filter that passes the diffused frequency band is provided on the output side of the voltage-controlled oscillator constituting the circuit.

このようになっている本発明は、拡散させた周波数帯域を通過させるフィルタを設けたことにより、拡散させた周波数帯域の外側に生ずるスプリアスを除去することができる。したがって、クロック信号のスプリアスに基づいた高周波ジッタをなくすことができ、スペクトラム拡散させたきれいなクロック信号を出力することができる。このため、ＣＤＲシリアルインターフェースを用いた電子機器などにおいて電磁シールドなどを必要とせず、電子機器の小型化を図ることができる。   In the present invention configured as described above, by providing a filter that allows the spread frequency band to pass therethrough, it is possible to remove spurious generated outside the spread frequency band. Therefore, high frequency jitter based on the spurious of the clock signal can be eliminated, and a clean clock signal with spread spectrum can be output. Therefore, an electronic device using a CDR serial interface does not require an electromagnetic shield or the like, and the electronic device can be downsized.

帯域フィルタは、弾性表面波フィルタであることが望ましい。弾性表面波フィルタは、通過帯域の外側の周波数を急速に減衰させるため、通過帯域外のスプリアスを確実に除去でき、良好なスペクトラム拡散させたクロック信号を得ることができる。しかも、弾性表面波フィルタは、通過帯域幅の広いフィルタを得られ、電子機器から放射される電磁波のエネルギーを容易に拡散させることができ、ＥＭＩを有効に防止することができる。帯域フィルタの出力側に増幅器を設けるとよい。抵抗やコンデンサなどの受動部品によって構成したＲＣフィルタや弾性表面波フィルタは、パッシブフィルタであるため、電圧制御発振器の出力したクロック信号が減衰する。そこで、帯域フィルタの出力側に増幅器を設けて高周波ジッタのないクロック信号を増幅して出力することにより、外部雑音などの影響を受けることのない、スペクトラム拡散させたクロック信号を出力することができる。   The bandpass filter is preferably a surface acoustic wave filter. Since the surface acoustic wave filter rapidly attenuates the frequency outside the pass band, it is possible to reliably remove spurious outside the pass band and obtain a good spread spectrum clock signal. In addition, the surface acoustic wave filter can obtain a filter with a wide pass bandwidth, can easily diffuse the energy of electromagnetic waves radiated from electronic devices, and can effectively prevent EMI. An amplifier may be provided on the output side of the bandpass filter. Since the RC filter and the surface acoustic wave filter configured by passive components such as resistors and capacitors are passive filters, the clock signal output from the voltage controlled oscillator is attenuated. Therefore, by providing an amplifier on the output side of the bandpass filter to amplify and output a clock signal without high frequency jitter, it is possible to output a spread spectrum clock signal that is not affected by external noise or the like. .

本発明に係るスペクトラム拡散発振回路の好ましい実施の形態を、添付図面に従って詳細に説明する。
図１は、本発明の実施の形態に係るスペクトラム拡散発振回路の概略構成ブロック図である。図１において、スペクトラム拡散発振回路１０は、基準発振器１２、ＰＬＬ回路１４、帯域フィルタ１６、拡散制御部１８、増幅器２０を有する。基準発振器１２は、図示しない水晶発振器などから構成してあって、所定周波数の基準クロック信号を生成してＰＬＬ回路１４に出力する。 A preferred embodiment of a spread spectrum oscillation circuit according to the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a schematic block diagram of a spread spectrum oscillation circuit according to an embodiment of the present invention. In FIG. 1, the spread spectrum oscillation circuit 10 includes a reference oscillator 12, a PLL circuit 14, a band filter 16, a spread control unit 18, and an amplifier 20. The reference oscillator 12 includes a crystal oscillator (not shown) and the like, generates a reference clock signal having a predetermined frequency, and outputs the reference clock signal to the PLL circuit 14.

ＰＬＬ回路１４は、基準発振器１２が出力したクロック信号が入力する位相比較器２２、位相比較器２２の出力側に設けたループフィルタ２４、ループフィルタ２４の出力側に設けた電圧制御発振器２６、電圧制御発振器２６が出力したクロック信号を分周して位相比較器２２に入力する可変分周器２８を備えている。位相比較器２２は、基準発振器１２が出力した基準クロック信号と、可変分周器２８が出力したクロック信号との位相を比較し、両者の位相差に対応した位相差信号を出力する。ループフィルタ２４は、位相比較器２２の出力した位相差信号の高周波成分を除去し、位相差信号に応じた制御電圧を電圧制御発振器２６に出力する。   The PLL circuit 14 includes a phase comparator 22 to which a clock signal output from the reference oscillator 12 is input, a loop filter 24 provided on the output side of the phase comparator 22, a voltage controlled oscillator 26 provided on the output side of the loop filter 24, a voltage A variable frequency divider 28 that divides the clock signal output from the controlled oscillator 26 and inputs the clock signal to the phase comparator 22 is provided. The phase comparator 22 compares the phases of the reference clock signal output from the reference oscillator 12 and the clock signal output from the variable frequency divider 28, and outputs a phase difference signal corresponding to the phase difference between the two. The loop filter 24 removes a high frequency component of the phase difference signal output from the phase comparator 22 and outputs a control voltage corresponding to the phase difference signal to the voltage controlled oscillator 26.

電圧制御発振器２６は、ループフィルタ２４の出力した制御電圧に対応した周波数のクロック信号を可変分周器２８と帯域フィルタ１６とに出力する。電圧制御発振器２６の出力信号が入力する可変分周器２８は、拡散制御部１８が接続してあり、拡散制御部１８によって分周比が設定されるようになっている。拡散制御部１８は、可変分周器２８の分周比を変えて、基準発振器１２の出力した周波数ｆ０の基準クロック信号を予め設定した周波数帯域にスペクトラム拡散する。すなわち、拡散制御部１８は、電圧制御発振器２６の出力するクロック信号の周波数が、例えば図２に示したように、基準周波数ｆ０を中心として、ｆＬとｆＨとの間を周期的に変化するように、可変分周器２８の分周比を時間的に変化させて制御する。なお、図２は、横軸が時間、縦軸が周波数である。 The voltage controlled oscillator 26 outputs a clock signal having a frequency corresponding to the control voltage output from the loop filter 24 to the variable frequency divider 28 and the band filter 16. The variable frequency divider 28 to which the output signal of the voltage controlled oscillator 26 is input is connected to the diffusion control unit 18, and the frequency division ratio is set by the diffusion control unit 18. Spreading the control unit 18, by changing the division ratio of the variable frequency divider 28, spread spectrum frequency band set in advance a reference clock signal output by the frequency f 0 of the reference oscillator 12. In other words, the diffusion control unit 18 periodically changes the frequency of the clock signal output from the voltage controlled oscillator 26 between f L and f H around the reference frequency f 0 as shown in FIG. Control is performed by changing the frequency division ratio of the variable frequency divider 28 with time so as to change. In FIG. 2, the horizontal axis represents time, and the vertical axis represents frequency.

帯域フィルタ１６は、実施形態の場合、弾性表面波（Surface Acoustic Wave：ＳＡＷ）フィルタによって形成してある。帯域フィルタ１６は、ＰＬＬ回路１４によってスペクトラム拡散させた周波数帯域を通過させるフィルタ特性を有している。そして、帯域フィルタ１６の出力側に接続した増幅器２０は、帯域フィルタ１６を通過した信号を増幅して出力する。なお、実施形態の場合、図１の２点鎖線に示したように、ＰＬＬ回路１４、拡散制御部１８、増幅器２０は、一体の集積回路３０として形成してある。   In the case of the embodiment, the band filter 16 is formed by a surface acoustic wave (SAW) filter. The band filter 16 has a filter characteristic that allows the frequency band spectrum-spread by the PLL circuit 14 to pass therethrough. The amplifier 20 connected to the output side of the band filter 16 amplifies and outputs the signal that has passed through the band filter 16. In the case of the embodiment, as indicated by a two-dot chain line in FIG. 1, the PLL circuit 14, the diffusion control unit 18, and the amplifier 20 are formed as an integrated circuit 30.

このようになっている実施形態のスペクトラム拡散発振回路１０の作用は、次のとおりである。基準発振器１２は、所定周波数の基準クロック信号をＰＬＬ回路１４に出力する。ＰＬＬ回路１４は、位相比較器２２に基準発振器１２の出力した基準クロック信号と、可変分周器２８の出力したクロック信号とが入力するようになっている。位相比較器２２は、基準発振器１２から入力した基準クロック信号と、可変分周器２８から入力したクロック信号との位相を比較し、両者の位相差に対応した位相差信号をループフィルタ２４に出力する。なお、ＰＬＬ回路１４は、位相比較器２２の入力側に分周器を設け、基準発信器１２が出力したクロック信号を分周して位相比較器２２に入力してもよい。   The operation of the spread spectrum oscillation circuit 10 of the embodiment configured as described above is as follows. The reference oscillator 12 outputs a reference clock signal having a predetermined frequency to the PLL circuit 14. In the PLL circuit 14, the reference clock signal output from the reference oscillator 12 and the clock signal output from the variable frequency divider 28 are input to the phase comparator 22. The phase comparator 22 compares the phases of the reference clock signal input from the reference oscillator 12 and the clock signal input from the variable frequency divider 28, and outputs a phase difference signal corresponding to the phase difference between the two to the loop filter 24. To do. The PLL circuit 14 may be provided with a frequency divider on the input side of the phase comparator 22 to divide the clock signal output from the reference oscillator 12 and input it to the phase comparator 22.

ループフィルタ２４は、入力した位相差信号の高周波成分を除去し、位相差信号に対応した直流の制御電圧を電圧制御発振器２６に与える。電圧制御発振器２６は、ループフィルタ２４の出力した制御電圧に応じた周波数のクロック信号を出力する。電圧制御発振器２６の出力したクロック信号は、帯域フィルタ１６と可変分周器２８とに入力する。   The loop filter 24 removes a high-frequency component from the input phase difference signal, and applies a DC control voltage corresponding to the phase difference signal to the voltage controlled oscillator 26. The voltage controlled oscillator 26 outputs a clock signal having a frequency corresponding to the control voltage output from the loop filter 24. The clock signal output from the voltage controlled oscillator 26 is input to the band filter 16 and the variable frequency divider 28.

可変分周器２８が接続してある拡散制御部１８は、可変分周器２８の分周比を制御する。すなわち、拡散制御部１８は、電圧制御発振器２６の出力するクロック信号の周波数を、図２に示したように周期的に変化させるための分周比を内部記憶部に記憶しており、記憶している分周比を時間の経過とともに順次読み出して可変分周器２８の分周比を設定する。可変分周器２８は、拡散制御部１８により設定される分周比に基づいて、電圧制御発振器２６が出力したクロック信号の周波数を分周して位相比較器２２に入力する。このため、位相比較器２２に入力する可変分周器２８からのクロック信号と、基準発振器１２から入力する基準クロック信号との位相差が時間軸に対して周期的に変化し、位相比較器２２の出力する位相差信号が周期的に変化する。したがって、電圧制御発振器２６に入力するループフィルタ２４からの制御電圧が周期的に変化し、電圧制御発振器２６の出力するクロック信号は、周波数が基準発振器１２の出力する基準クロック信号の周波数ｆ０を中心にして、ｆＬとｆＨとの間を周期的に変化し、クロック信号の周波数がｆＬとｆＨとの間で拡散される。 The diffusion controller 18 to which the variable frequency divider 28 is connected controls the frequency division ratio of the variable frequency divider 28. That is, the diffusion control unit 18 stores the frequency division ratio for periodically changing the frequency of the clock signal output from the voltage controlled oscillator 26 in the internal storage unit as shown in FIG. The frequency division ratios of the variable frequency divider 28 are set by sequentially reading the current frequency division ratios as time passes. The variable frequency divider 28 divides the frequency of the clock signal output from the voltage controlled oscillator 26 based on the frequency division ratio set by the diffusion control unit 18 and inputs the frequency to the phase comparator 22. For this reason, the phase difference between the clock signal from the variable frequency divider 28 input to the phase comparator 22 and the reference clock signal input from the reference oscillator 12 periodically changes with respect to the time axis, and the phase comparator 22 The phase difference signal output from the signal periodically changes. Therefore, the control voltage from the loop filter 24 input to the voltage controlled oscillator 26 changes periodically, and the clock signal output from the voltage controlled oscillator 26 has the frequency f 0 of the reference clock signal output from the reference oscillator 12. Focusing, between f L and f H periodically changes the frequency of the clock signal is spread between f L and f H.

電圧制御発振器２６の出力したクロック信号は、帯域フィルタ１６に入力する。帯域フィルタ１６は、ＰＬＬ回路１４が拡散させる周波数帯域を通過するように形成してあり、この周波数帯域の両側の周波数を減衰させるようになっている。このため、帯域フィルタ１６を通過した信号は、図３に示したように、破線で示したスプリアスＡが除去される。なお、図３は、周波数ｆ０を中心周波数とし、中心周波数ｆ０の高周波側の周波数特性を示した図であって、横軸が周波数、縦軸がゲインである。 The clock signal output from the voltage controlled oscillator 26 is input to the band filter 16. The band filter 16 is formed so as to pass the frequency band diffused by the PLL circuit 14, and attenuates the frequencies on both sides of this frequency band. Therefore, the spurious A indicated by the broken line is removed from the signal that has passed through the band filter 16 as shown in FIG. Incidentally, FIG. 3, a frequency f 0 as the center frequency, a graph showing the frequency characteristics of the high-frequency side of the center frequency f 0, the horizontal axis is frequency and the vertical axis is the gain.

したがって、帯域フィルタ１６を通過したクロック信号は、スプリアスＡの基づく高周波ジッタを含んでおらず、きれいなクロック信号となる。しかも、実施形態の場合、帯域フィルタ１６は、ＳＡＷフィルタによって構成してあるため、通過帯域の両側の周波数を急速に減衰させることができ、クロック信号のジッタの発生などを防ぐことができる。また、ＳＡＷフィルタは、中心周波数に対して、片側２％程度の通過帯域幅を有するフィルタとすることができ、広い周波数帯域にスペクトラム拡散を行なうことができる。   Therefore, the clock signal that has passed through the band filter 16 does not include high-frequency jitter based on the spurious A and becomes a clean clock signal. In addition, in the case of the embodiment, since the band filter 16 is constituted by a SAW filter, the frequencies on both sides of the pass band can be rapidly attenuated, and the occurrence of jitter of the clock signal can be prevented. Further, the SAW filter can be a filter having a pass bandwidth of about 2% on one side with respect to the center frequency, and can perform spectrum spread over a wide frequency band.

帯域フィルタ１６を通過した信号は、増幅器２０によって増幅されたのち、外部に出力される。したがって、電圧制御発振器２６の出力したクロック信号は、パッシブなＳＡＷフィルタからなる帯域フィルタ１６を通過して減衰しても、増幅器２０によって増幅されるため、雑音などの影響を受けることがないクロック信号を出力することができる。そして、実施形態のスペクトラム拡散発振回路１０は、高速ジッタを含まないクロック信号を出力できるため、ＣＤＲシリアルインターフェースなどを有する電子機器に適用することができる。   The signal that has passed through the band filter 16 is amplified by the amplifier 20 and then output to the outside. Therefore, the clock signal output from the voltage controlled oscillator 26 is amplified by the amplifier 20 even if it is attenuated by passing through the band-pass filter 16 composed of a passive SAW filter, so that it is not affected by noise or the like. Can be output. Since the spread spectrum oscillation circuit 10 of the embodiment can output a clock signal that does not include high-speed jitter, it can be applied to an electronic device having a CDR serial interface or the like.

なお、前記実施形態においては、帯域フィルタ１６がＳＡＷフィルタである場合について説明したが、帯域フィルタ１６はＲＣフィルタやアクティブフィルタであってもよい。また、前記実施形態においては、基準発振器１２の出力する周波数ｆ０を中心周波数として拡散させる場合について説明したが、周波数ｆ０を下限または上限の周波数とした周波数帯域に拡散させてもよい。 In the embodiment described above, the band filter 16 is a SAW filter. However, the band filter 16 may be an RC filter or an active filter. In the above embodiment, the case where the frequency f 0 output from the reference oscillator 12 is spread as the center frequency has been described. However, the frequency f 0 may be spread in the frequency band having the lower limit or the upper limit frequency.

実施の形態に係るスペクトラム拡散発振回路の概略構成ブロック図である。1 is a schematic block diagram of a spread spectrum oscillation circuit according to an embodiment. スペクトラム拡散の一例を示す説明図である。It is explanatory drawing which shows an example of spread spectrum. 実施の形態に係るスペクトラム拡散発振回路の作用を説明する図である。It is a figure explaining the effect | action of the spread spectrum oscillation circuit which concerns on embodiment. 従来のＰＬＬ回路を用いたスペクトラム拡散発振回路の周波数特性を示す図である。It is a figure which shows the frequency characteristic of the spread spectrum oscillation circuit using the conventional PLL circuit.

符号の説明Explanation of symbols

１０………スペクトラム拡散発振回路、１２………基準発振器、１４………ＰＬＬ回路、１６………帯域フィルタ、２０………増幅器、２２………位相比較器、２４………ループフィルタ、２６………電圧制御発振器、２８………可変分周器。
DESCRIPTION OF SYMBOLS 10 ......... Spread spectrum oscillation circuit, 12 ...... Reference oscillator, 14 ...... PLL circuit, 16 ...... Band filter, 20 ...... Amplifier, 22 ...... Phase comparator, 24 ...... Loop filter 26 ......... Voltage controlled oscillator, 28 ......... Variable frequency divider.

Claims (3)

発生させた基準クロック信号を、予め定めた周波数帯域に拡散させて出力するＰＬＬ回路を有するスペクトラム拡散発振回路において、
前記ＰＬＬ回路を構成している電圧制御発振器の出力側に、拡散させた前記周波数帯域を通過させる帯域フィルタを設けたことを特徴とするスペクトラム拡散発振回路。 In a spread spectrum oscillation circuit having a PLL circuit that spreads and outputs a generated reference clock signal to a predetermined frequency band,
A spread spectrum oscillation circuit characterized in that a band-pass filter for passing the spread frequency band is provided on the output side of the voltage controlled oscillator constituting the PLL circuit. 請求項１に記載のスペクトラム拡散発振回路において、
前記帯域フィルタは、弾性表面波フィルタであることを特徴とするスペクトラム拡散発振回路。 In the spread spectrum oscillation circuit according to claim 1,
The spread spectrum oscillation circuit, wherein the bandpass filter is a surface acoustic wave filter. 請求項１または２に記載のスペクトラム拡散発振回路において、
前記帯域フィルタの出力側に増幅器が設けてあることを特徴とするスペクトラム拡散発振回路。 In the spread spectrum oscillation circuit according to claim 1 or 2,
A spread spectrum oscillation circuit characterized in that an amplifier is provided on the output side of the bandpass filter.
JP2005230405A 2005-08-09 2005-08-09 Spectrum diffusion oscillation circuit Withdrawn JP2007049330A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005230405A JP2007049330A (en) 2005-08-09 2005-08-09 Spectrum diffusion oscillation circuit
US11/463,032 US7541849B2 (en) 2005-08-09 2006-08-08 Phase locked circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005230405A JP2007049330A (en) 2005-08-09 2005-08-09 Spectrum diffusion oscillation circuit

Publications (1)

Publication Number Publication Date
JP2007049330A true JP2007049330A (en) 2007-02-22

Family

ID=37851809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005230405A Withdrawn JP2007049330A (en) 2005-08-09 2005-08-09 Spectrum diffusion oscillation circuit

Country Status (1)

Country Link
JP (1) JP2007049330A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015082812A (en) * 2013-10-24 2015-04-27 日本電波工業株式会社 Oscillation device
JP2016139186A (en) * 2015-01-26 2016-08-04 株式会社ソシオネクスト Logic simulation method, logic simulation device, and program
DE112021000540T5 (en) 2020-01-14 2022-11-03 Rohm Co., Ltd. DEVICE FOR A SWITCHING POWER SUPPLY

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015082812A (en) * 2013-10-24 2015-04-27 日本電波工業株式会社 Oscillation device
JP2016139186A (en) * 2015-01-26 2016-08-04 株式会社ソシオネクスト Logic simulation method, logic simulation device, and program
US10262089B2 (en) 2015-01-26 2019-04-16 Socionext Inc. Logic simulation method, logic simulation apparatus and computer-readable storage medium storing logic simulation program
DE112021000540T5 (en) 2020-01-14 2022-11-03 Rohm Co., Ltd. DEVICE FOR A SWITCHING POWER SUPPLY

Similar Documents

Publication Publication Date Title
KR101255231B1 (en) Phase locked Oscillator using a comb generator
JP4213172B2 (en) PLL oscillator circuit
EP2600544B1 (en) Technique for crosstalk reduction
JP2007049330A (en) Spectrum diffusion oscillation circuit
US7541849B2 (en) Phase locked circuit
US9553570B1 (en) Crystal-less jitter attenuator
JP2006332964A (en) Circuit, control system, ic, transmission and reception device, control method and program
US20060279365A1 (en) Digital phase locked loop and method for correcting interference components in a phase locked loop
US11398827B1 (en) Phase-locked loop with phase noise cancellation
KR100738345B1 (en) Device for generating system clock and method thereof
KR101601023B1 (en) Spread spectrum clock generator with digital compensator and method for generating clock using the same
JP2013098607A (en) Atomic oscillator
JP2021136647A (en) Measurement device
JP2005151444A (en) Frequency synthesizer
JP2009016973A (en) Synthesizer
JP4743642B2 (en) Oscillation module
JP2006005523A (en) Method for reducing fractional spurious, fractional n-pll oscillator reducing generation of fractional spurious
CN113437965B (en) Spurious signal elimination circuit and method
JP6872387B2 (en) Composite filter
JP2007124626A (en) Phase synchronization circuit
CN212086163U (en) Clock crosstalk elimination circuit and electronic equipment
JP2002246900A (en) Clock signal circuit and electronic equipment mounted equipment mounted with the same circuit
JP6737632B2 (en) Frequency conversion device and frequency conversion method
JP3638124B2 (en) CLOCK SIGNAL CIRCUIT AND ELECTRONIC DEVICE-INSTALLED DEVICE MOUNTING THE CLOCK SIGNAL CIRCUIT
JP2015035676A (en) Phase-locked loop

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081104