JP2007049275A

JP2007049275A - Amplifier

Info

Publication number: JP2007049275A
Application number: JP2005229366A
Authority: JP
Inventors: Norio Yoshizumi; 紀雄吉住
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 2005-08-08
Filing date: 2005-08-08
Publication date: 2007-02-22

Abstract

<P>PROBLEM TO BE SOLVED: To provide a class B push-pull BTL amplifier capable of suppressing waveform distortion even when the amplifier carries out amplification operations on the basis of input signals with a phase difference. <P>SOLUTION: The amplifier includes: a correction signal generating section 1 that feed-forwards a correction signal Vfcm clipped from the input signal INF and whose amplitude is equal to and less than thresholds TH, TL to SEPP circuits OPA (+F), (-F); and a correction signal generating section 2 that feed-forwards a correction signal Vrcm clipped from the input signal INR and whose amplitude is equal to and less than thresholds TH, TL to SEPP circuits OPA (+R), (-R), when the amplitude of at least either of the input signals INF, INR is greater in excess of the thresholds TH, TL, the OPA (+F), (-F) apply a voltage [OUTF(+)-OUTF(-)] with no waveform distortion from output voltages OUTF(+), (-) subjected to level adjustment on the basis of the Vfcm to a load F to drive it, and the OPA (+R), (-R) apply a voltage [OUTR(+)-OUTR(-)] with no waveform distortion from output voltages OUTR(+), (-) subjected to level adjustment on the basis of the Vrcm to a load R to drive it. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、Ｂ級プッシュプル（Class B Push Pull)回路を有する高効率の増幅器に関する。 The present invention relates to a high-efficiency amplifier having a Class B Push Pull circuit.

従来、低電源電圧の下で高出力が得られ効率の良い増幅器として、ＢＴＬ（Balanced Transformer Less）型Ｂ級プッシュプル回路が知られており、乾電池等のバッテリーで動作するスピーカ駆動用電力増幅器等に用いられている。 Conventionally, a BTL (Balanced Transformer Less) class B push-pull circuit is known as an efficient amplifier that can obtain a high output under a low power supply voltage, and is a power amplifier for driving a speaker that operates on a battery such as a dry cell. It is used for.

このＢＴＬ型Ｂ級プッシュプル回路（以下「ＢＴＬ型ＰＰ回路」と称する）は、負荷に対してブリッジのように接続された２つのＳＥＰＰ（Single Ended Push Pull）回路を有し、両者のＳＥＰＰ回路が互いに逆位相で入力信号を増幅して負荷を駆動することにより、１つのＳＥＰＰ回路で負荷を駆動する場合に得られる最大出力電力Ｐomaxに較べて、ほぼ４倍の最大出力電力（４×Ｐomax）を得ることができ、高効率となっている。 This BTL class B push-pull circuit (hereinafter referred to as “BTL-type PP circuit”) has two SEPP (Single Ended Push Pull) circuits connected like a bridge to a load. Drive the load by amplifying the input signals in mutually opposite phases, so that the maximum output power (4 × Pomax) is approximately four times the maximum output power Pomax obtained when the load is driven by one SEPP circuit. ) And is highly efficient.

更に、近年、一般的なＢＴＬ型ＰＰ回路よりも消費電力の低減を図った「二次元的ブリッジパワー増幅器」と称される増幅器が提案されている（特許第３４５９１０９号公報、特許第３４５９１９２号公報）。 Furthermore, in recent years, amplifiers called “two-dimensional bridge power amplifiers” have been proposed which have reduced power consumption compared to general BTL type PP circuits (Japanese Patent Nos. 3259109 and 359192). ).

特許第３４５９１０９号公報に記載されている増幅器は、図１に示すように、４個のＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-F)，ＯＰＡ(+R)，ＯＰＡ(-R)と、スイッチＳＷC，ＳＷF，ＳＷRと、ウィンドウコンパレータＣＭＰと、差動フィードバック系統ＤＦＮ(+F)，ＤＦＮ(-F)，ＤＦＮ(-R)，ＤＦＮ(+R)とを有し、入力信号ＩＮF，ＩＮRを増幅して２つのスピーカＦ，Ｒを駆動すると共に、同一波形の入力信号ＩＮF，ＩＮRが同位相で入力される場合に最大効率が得られるようになっている。 As shown in FIG. 1, the amplifier described in Japanese Patent No. 3459109 includes four SEPP circuits OPA (+ F), OPA (−F), OPA (+ R), OPA (−R), Switches SWC, SWF, SWR, window comparator CMP, differential feedback systems DFN (+ F), DFN (-F), DFN (-R), DFN (+ R), and input signals INF, INR Is driven to drive the two speakers F and R, and the maximum efficiency is obtained when the input signals INF and INR having the same waveform are input in the same phase.

そして、入力信号ＩＮF，ＩＮRが共に閾値Ｖref(+)，Ｖref(-)の範囲内の小振幅となるときには、ウィンドウコンパレータＣＭＰの検出出力ＳＷcmdに従ってスイッチＳＷCがオン（導通）、スイッチＳＷFがオフ（遮断）となり、更にスイッチＳＷRが入力信号ＩＮRの入力を遮断するように切り替わる。これにより、図２（ａ）の等価回路にて示すように、ＳＥＰＰ回路ＯＰＡ(+F)とＳＥＰＰ回路ＯＰＡ(-R)との間に２つのスピーカＦ，Ｒが直列接続され、反転増幅器であるＳＥＰＰ回路ＯＰＡ(-F)が切り離されて増幅動作に寄与しなくなり、更に、非反転増幅器であるＳＥＰＰ回路ＯＰＡ(+R)がバッファアンプとして機能する。 When the input signals INF and INR both have small amplitudes within the ranges of the thresholds Vref (+) and Vref (−), the switch SWC is turned on (conductive) and the switch SWF is turned off according to the detection output SWcmd of the window comparator CMP ( Then, the switch SWR is switched so as to block the input of the input signal INR. As a result, as shown in the equivalent circuit of FIG. 2 (a), two speakers F and R are connected in series between the SEPP circuit OPA (+ F) and the SEPP circuit OPA (-R). A certain SEPP circuit OPA (-F) is disconnected and does not contribute to the amplification operation, and the SEPP circuit OPA (+ R) which is a non-inverting amplifier functions as a buffer amplifier.

図２（ａ）のように回路構成が切り替わると、非反転増幅器であるＳＥＰＰ回路ＯＰＡ(+F)と反転増幅器であるＳＥＰＰ回路ＯＰＡ(-R)が、入力信号ＩＮF，ＩＮRに基づいて、直列接続されたスピーカＦ，Ｒを駆動するＢＴＬ型ＰＰ回路として機能することとなる。また、バッファアンプとしてのＳＥＰＰ回路ＯＰＡ(+R)は、スピーカＦ，Ｒに流れる電流Ｉf，Ｉrに差が生じた場合に、その差電流（Ｉf−Ｉr）をシンク等（吸引等）してグランド側へ廃棄することで、不要な電流に起因するトラブルの発生を防止する。 When the circuit configuration is switched as shown in FIG. 2A, the SEPP circuit OPA (+ F) which is a non-inverting amplifier and the SEPP circuit OPA (-R) which is an inverting amplifier are connected in series based on the input signals INF and INR. It functions as a BTL type PP circuit that drives the connected speakers F and R. Further, the SEPP circuit OPA (+ R) as a buffer amplifier sinks the difference current (If−Ir) when the currents If and Ir flowing through the speakers F and R are different (suction etc.). Disposal to the ground side prevents troubles caused by unnecessary current.

このように、入力信号ＩＮF，ＩＮRが閾値Ｖref(+)，Ｖref(-)の範囲内の小振幅となっているときには、ＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-R)が、直列接続されたスピーカＦ，ＲをＢＴＬ駆動することから、高効率化が可能となっている。 Thus, when the input signals INF and INR have a small amplitude within the range of the threshold values Vref (+) and Vref (−), the SEPP circuits OPA (+ F) and OPA (−R) are connected in series. Further, since the speakers F and R are BTL driven, high efficiency can be achieved.

入力信号ＩＮF，ＩＮRの少なくとも一方が閾値Ｖref(+)，Ｖref(-)の範囲を超える大振幅となるときには、ウィンドウコンパレータＣＭＰがそれを検出し、検出出力ＳＷcmdに従ってスイッチＳＷCがオフ（遮断）、スイッチＳＷFがオン（導通）となり、更にスイッチＳＷRが入力信号ＩＮRを入力するように切り替わる。これにより、図２（ｂ）の等価回路にて示すように、ＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-F)が一方のＢＴＬ型ＰＰ回路となってスピーカＦを駆動し、ＳＥＰＰ回路ＯＰＡ(+R)，ＯＰＡ(-R)が他方のＢＴＬ型ＰＰ回路となってスピーカＲを駆動することとなり、消費電力の低減と高効率化が可能となる。 When at least one of the input signals INF and INR has a large amplitude exceeding the ranges of the threshold values Vref (+) and Vref (−), the window comparator CMP detects this, and the switch SWC is turned off (cut off) according to the detection output SWcmd. The switch SWF is turned on (conductive), and the switch SWR is switched to input the input signal INR. As a result, as shown in the equivalent circuit of FIG. 2B, the SEPP circuits OPA (+ F) and OPA (−F) become one BTL type PP circuit to drive the speaker F, and the SEPP circuit OPA ( + R) and OPA (-R) serve as the other BTL type PP circuit to drive the speaker R, thereby reducing power consumption and increasing efficiency.

更に、差動フィードバック系統ＤＦＮ(+F)，ＤＦＮ(-F)，ＤＦＮ(-R)，ＤＦＮ(+R)は、各スピーカＦ，Ｒの入力端子に生じる電圧ＯＵＴF(+)，ＯＵＴF(-)との差電圧〔ＯＵＴF(+)−ＯＵＴF(-)〕，〔ＯＵＴF(-)−ＯＵＴF(+)〕と、電圧ＯＵＴR(+)，ＯＵＴR(-)との差電圧〔ＯＵＴR(+)−ＯＵＴR(-)〕，〔ＯＵＴR(-)−ＯＵＴR(+)〕を検出し、各検出結果をＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-F)，ＯＰＡ(+R)，ＯＰＡ(-R)にフィードバックしている。 Further, the differential feedback systems DFN (+ F), DFN (−F), DFN (−R), and DFN (+ R) are voltages OUTF (+) and OUTF (−) generated at the input terminals of the speakers F and R, respectively. ) [OUTF (+) − OUTF (−)], [OUTF (−) − OUTF (+)] and the voltage difference between the voltages OUTR (+) and OUTR (−) [OUTR (+) − OUTR (-)], [OUTR (-)-OUTR (+)] are detected, and the respective detection results are detected as SEPP circuits OPA (+ F), OPA (-F), OPA (+ R), OPA (-R) Have feedback.

かかるフィードバックにより、図２（ａ）に示したＢＴＬ駆動の際に、直列接続されたスピーカＦ，Ｒの夫々の入力端子間に掛かる電圧〔ＯＵＴF(+)−ＯＵＴF(-)〕，〔ＯＵＴ(R+)−ＯＵＴR(-)〕をバイアス調整することを可能にし、また、図２（ｂ）に示したＢＴＬ駆動の際にも、スピーカＦの入力端子間に掛かる電圧〔ＯＵＴF(+)−ＯＵＴF(-)〕と、スピーカＲの入力端子間に掛かる電圧〔ＯＵＴ(R+)−ＯＵＴR(-)〕とをバイアス調整することを可能にしている。 With this feedback, the voltages [OUTF (+) − OUTF (−)], [OUT () applied between the input terminals of the speakers F and R connected in series during the BTL driving shown in FIG. R +) − OUTR (−)] can be adjusted, and the voltage [OUTF (+) − OUTF] applied between the input terminals of the speaker F also during the BTL driving shown in FIG. (−)] And the voltage [OUT (R +) − OUTR (−)] applied between the input terminals of the speaker R can be adjusted.

以上に説明したように、特許第３４５９１０９号公報に記載されている増幅器は、入力信号ＩＮF，ＩＮRが共に閾値Ｖref(+)，Ｖref(-)の範囲内の小振幅となるときには、図２（ａ）に示したように、スピーカＦ，Ｒを直列接続させてＢＴＬ駆動することで、高効率化を実現し、入力信号ＩＮF，ＩＮRの少なくとも一方が閾値Ｖref(+)，Ｖref(-)の範囲を超える大振幅となると、図２（ｂ）に示したように、スピーカＦ，Ｒを個別にＢＴＬ駆動することで消費電力の低減と高効率化を実現している。この結果、消費電力の低減が可能となっている。 As described above, the amplifier described in Japanese Patent No. 3459109 is shown in FIG. 2 when the input signals INF and INR both have a small amplitude within the range of the thresholds Vref (+) and Vref (−). As shown in a), the speakers F and R are connected in series and driven by BTL to achieve high efficiency, and at least one of the input signals INF and INR has the threshold values Vref (+) and Vref (-). When the amplitude exceeds the range, as shown in FIG. 2B, the speakers F and R are individually BTL-driven to reduce power consumption and increase efficiency. As a result, power consumption can be reduced.

次に、特許第３４５９１９２号公報に記載されている増幅器は、基本的には図１及び図２に示した増幅器と同様の構成を有しており、スイッチＳＷCがオフ又はオンに切り替わる際、スピーカＦ，Ｒに掛かる電圧にいわゆる波形歪みが生じることを防止すべくなされた改良型の増幅器となっている。 Next, the amplifier described in Japanese Patent No. 3459192 basically has the same configuration as the amplifier shown in FIGS. 1 and 2, and when the switch SWC is turned off or on, a speaker is used. This is an improved amplifier designed to prevent so-called waveform distortion from occurring in the voltages applied to F and R.

すなわち、特許第３４５９１９２号公報に記載されている増幅器は、図３（ａ）に模式的に示すように、４個のＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-F)，ＯＰＡ(+R)，ＯＰＡ(-R)と、スイッチＳＷC，ＳＷF，ＳＷRと、ウィンドウコンパレータＣＭＰとを有し、ウィンドウコンパレータＣＭＰによって検出される入力信号ＩＮF，ＩＮRの振幅変化に応じて、スピーカＦ，Ｒを個別に又は直列接続してＢＴＬ駆動するようになっている。 That is, the amplifier described in Japanese Patent No. 3459192 includes four SEPP circuits OPA (+ F), OPA (−F), OPA (+ R) as schematically shown in FIG. , OPA (-R), switches SWC, SWF, SWR, and a window comparator CMP, and the speakers F, R are individually connected in accordance with the amplitude changes of the input signals INF, INR detected by the window comparator CMP. Alternatively, BTL driving is performed by connecting in series.

更に、図３（ａ）に示すように、ＳＥＰＰ回路ＯＰＡ(+F)とスピーカＦとの間に接続されたホールド部ＨＬＤf及び差動演算器Ｇm1と、ＳＥＰＰ回路ＯＰＡ(-R)とスピーカＲとの間に接続されたホールド部ＨＬＤr及び差動演算器Ｇm２が設けられている。 Further, as shown in FIG. 3A, the hold unit HLDf and the differential operation unit Gm1 connected between the SEPP circuit OPA (+ F) and the speaker F, the SEPP circuit OPA (-R), and the speaker R And a hold unit HLDr and a differential arithmetic unit Gm2 connected to each other.

ここで、ホールド部ＨＬＤf，ＨＬＤrは、ウィンドウコンパレータＣＭＰの検出出力ＳＷcmdに従って、スピーカＦ，Ｒに掛かる共通モード電圧ＣＭ1，ＣＭ2をサンプルホールドする。 Here, the holding units HLDf and HLDr sample and hold the common mode voltages CM1 and CM2 applied to the speakers F and R according to the detection output SWcmd of the window comparator CMP.

そして、入力信号ＩＮF，ＩＮRが閾値Ｖref(+)，Ｖref(-)の範囲を超える大振幅となり、スイッチＳＷCがオフ（遮断）、スイッチＳＷFがオン（導通）となることでスピーカＦ，Ｒが個別にＢＴＬ駆動されるときには、ホールド部ＨＬＤfが短絡状態となり、差動演算器Ｇm1がスピーカＦに掛かる共通モード電圧ＣＭ1の差分電圧を演算してＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-F)にフィードバックする。 When the input signals INF and INR have large amplitudes exceeding the ranges of the threshold values Vref (+) and Vref (−), the switch SWC is turned off (cut off) and the switch SWF is turned on (conductive), so that the speakers F and R are turned on. When the BTL drive is performed individually, the hold unit HLDf is short-circuited, and the differential calculator Gm1 calculates the differential voltage of the common mode voltage CM1 applied to the speaker F to calculate the SEPP circuits OPA (+ F), OPA (-F). To give feedback.

また、スピーカＦ，Ｒが個別にＢＴＬ駆動されている状態から直列接続されてＢＴＬ駆動される状態へと切り替わる時点（入力信号ＩＮF，ＩＮRが閾値Ｖref(+)，Ｖref(-)に対して大振幅から小振幅へと変化する時点）で、ホールド部ＨＬＤfがスピーカＦに掛かる共通モード電圧ＣＭ1をホールド電圧Ｖcm1Bとしてサンプルホールドし、その後スピーカＦ，Ｒが直列接続されてＢＴＬ駆動されている間、差動演算器Ｇm1がホールド電圧Ｖcm1BとスピーカＦに掛かる共通モード電圧ＣＭ1との差分電圧を演算してＳＥＰＰ回路ＯＰＡ(+F)にフィードバックする。 In addition, when the speakers F and R are individually switched from the BTL driven state to the serially connected BTL driven state (the input signals INF and INR are larger than the threshold values Vref (+) and Vref (−)). While the hold unit HLDf samples and holds the common mode voltage CM1 applied to the speaker F as the hold voltage Vcm1B at the time when the amplitude changes from the amplitude to the small amplitude), the speakers F and R are connected in series and are then BTL-driven. The differential arithmetic unit Gm1 calculates a differential voltage between the hold voltage Vcm1B and the common mode voltage CM1 applied to the speaker F, and feeds it back to the SEPP circuit OPA (+ F).

一方、ホールド部ＨＬＤrと差動演算器Ｇm2も、ホールド部ＨＬＤfと差動演算器Ｇm1と同様の動作をするようになっている。 On the other hand, the hold unit HLDr and the differential arithmetic unit Gm2 operate in the same manner as the hold unit HLDf and the differential arithmetic unit Gm1.

つまり、入力信号ＩＮF，ＩＮRが閾値Ｖref(+)，Ｖref(-)の範囲を超える大振幅となり、スイッチＳＷCがオフ（遮断）、スイッチＳＷFがオン（導通）となることでスピーカＦ，Ｒが個別にＢＴＬ駆動されるときには、ホールド部ＨＬＤrが短絡状態となり、差動演算器Ｇm2がスピーカＲに掛かる共通モード電圧ＣＭ2の差分電圧を演算してＳＥＰＰ回路ＯＰＡ(+R)，ＯＰＡ(-R)にフィードバックする。 That is, the input signals INF and INR have large amplitudes exceeding the ranges of the threshold values Vref (+) and Vref (−), the switch SWC is turned off (cut off), and the switch SWF is turned on (conducted). When the BTL drive is performed individually, the hold unit HLDr is short-circuited, and the differential calculator Gm2 calculates the differential voltage of the common mode voltage CM2 applied to the speaker R to calculate the SEPP circuits OPA (+ R), OPA (-R). To give feedback.

また、スピーカＦ，Ｒが個別にＢＴＬ駆動されている状態から直列接続されてＢＴＬ駆動される状態へと切り替わる時点（入力信号ＩＮF，ＩＮRが閾値Ｖref(+)，Ｖref(-)に対して大振幅から小振幅へと変化する時点）で、ホールド部ＨＬＤrがスピーカＲに掛かる共通モード電圧ＣＭ2をホールド電圧Ｖcm2Bとしてサンプルホールドし、その後スピーカＦ，Ｒが直列接続されてＢＴＬ駆動されている間、差動演算器Ｇm2がホールド電圧Ｖcm2BとスピーカＲに掛かる共通モード電圧ＣＭ2との差分電圧を演算してＳＥＰＰ回路ＯＰＡ(-R)にフィードバックする。 In addition, when the speakers F and R are individually switched from the BTL driven state to the serially connected BTL driven state (the input signals INF and INR are larger than the threshold values Vref (+) and Vref (−)). At the time when the amplitude changes from small amplitude to small amplitude), the hold unit HLDe samples and holds the common mode voltage CM2 applied to the speaker R as the hold voltage Vcm2B, and then the speakers F and R are connected in series and BTL driven. The differential calculator Gm2 calculates a differential voltage between the hold voltage Vcm2B and the common mode voltage CM2 applied to the speaker R, and feeds it back to the SEPP circuit OPA (-R).

このように、特許第３４５９１９２号公報に記載されている増幅器は、上述の特許第３４５９１０９号公報に記載されている増幅器と同様に、入力信号ＩＮF，ＩＮRの振幅変化に応じて、スピーカＦ，Ｒを個別に又は直列接続してＢＴＬ駆動することによって消費電力の低減と高効率化を実現し、更に、ホールド部ＨＬＤf，ＨＬＤrと差動演算器Ｇm1，Ｇm2で、共通モード電圧ＣＭ1，ＣＭ2とホールド電圧Ｖcm1B，Ｖcm2Bとの差分をＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-F)，ＯＰＡ(+R)，ＯＰＡ(-R)に対してフィードバックすることにより、スピーカＦ，Ｒの各入力端子間に掛かる電圧〔ＯＵＴ(F+)−ＯＵＴ(F-)〕，〔ＯＵＴ(R+)−ＯＵＴ(R-〕をバイアス調整し、いわゆる波形歪みを低減するようにしている。 As described above, the amplifier described in Japanese Patent No. 3459192 is similar to the amplifier described in Japanese Patent No. 3459109, and the speakers F and R correspond to the amplitude changes of the input signals INF and INR. The BTL drive is performed individually or in series to reduce the power consumption and increase the efficiency. Further, the hold units HLDf and HLDr and the differential arithmetic units Gm1 and Gm2 hold the common mode voltages CM1 and CM2 together. The difference between the voltages Vcm1B and Vcm2B is fed back to the SEPP circuits OPA (+ F), OPA (-F), OPA (+ R), and OPA (-R), thereby connecting the input terminals of the speakers F and R The voltages [OUT (F +) − OUT (F−)] and [OUT (R +) − OUT (R−)] applied to the signal are bias-adjusted to reduce so-called waveform distortion.

特許第３４５９１０９号公報（特許掲載公報）Japanese Patent No. 3459109 (Patent Publication) 特許第３４５９１９２号公報（特許掲載公報）Japanese Patent No. 3459192 (Patent Publication)

ところで、上述したように４個のＳＥＰＰ回路（Ｂ級プッシプル回路）を備えてＢＴＬ駆動を行う従来の増幅器は、同一波形の入力信号ＩＮF，ＩＮRが同位相で入力された場合に最大の効率を得ることができ、更に、負荷Ｆ，Ｒの各入力端子間に掛かる電圧〔ＯＵＴ(F+)−ＯＵＴ(F-)〕，〔ＯＵＴ(R+)−ＯＵＴ(R-〕に生じる波形歪みを低減することとしている。 By the way, as described above, a conventional amplifier that includes four SEPP circuits (class B push-pull circuit) and performs BTL driving has the highest efficiency when input signals INF and INR having the same waveform are input in the same phase. Furthermore, the waveform distortion generated in the voltages [OUT (F +) − OUT (F−)] and [OUT (R +) − OUT (R−)] applied between the input terminals of the loads F and R can be reduced. I am going to do that.

ところが、不可避的又は必要性の有無にかかわらず、同一波形であっても互いに位相がズレている入力信号ＩＮF，ＩＮRが入力されると、その波形歪み低減効果が得られなくなり、負荷Ｆ，Ｒの各入力端子間に掛かる電圧〔ＯＵＴ(F+)−ＯＵＴ(F-)〕，〔ＯＵＴ(R+)−ＯＵＴ(R-〕に波形歪みが増加して、雑音源となるという問題があった。 However, regardless of whether it is unavoidable or necessary, if input signals INF and INR that are out of phase with each other even if they are the same waveform, the effect of reducing the waveform distortion cannot be obtained, and the loads F and R There is a problem that the waveform distortion increases in the voltages [OUT (F +) − OUT (F−)] and [OUT (R +) − OUT (R−)] applied between the respective input terminals, resulting in a noise source.

より具体的に述べれば、波形歪みに対する改善がなされている特許第３４５９１９２号公報に記載の増幅器（図３参照）の場合、図３（ｂ）に示すように、閾値Ｖref(+)，Ｖref(-)を超える大振幅の入力信号ＩＮF，ＩＮRに位相ズレがあると、負荷Ｆに掛かる電圧ＯＵＴF(+)，ＯＵＴF(-)に大きな変化が発生するため、負荷Ｆの入力端子間に掛かる電圧〔ＯＵＴ(F+)−ＯＵＴ(F-)〕に波形歪みが増加して雑音源となる。また、図３（ｃ）に示すように、負荷Ｒに掛かる電圧ＯＵＴR(+)，ＯＵＴR(-)にも大きな変化が発生し、負荷Ｒの入力端子間に掛かる電圧〔ＯＵＴ(F+)−ＯＵＴ(F-)〕にも波形歪みが増加して雑音源となる。 More specifically, in the case of the amplifier (see FIG. 3) described in Japanese Patent No. 3459192, which has been improved with respect to waveform distortion, as shown in FIG. 3B, threshold values Vref (+), Vref ( If there is a phase shift in the input signals INF and INR with large amplitude exceeding-), a large change occurs in the voltages OUTF (+) and OUTF (-) applied to the load F, so that the voltage applied between the input terminals of the load F Waveform distortion increases in [OUT (F +) − OUT (F−)] and becomes a noise source. Also, as shown in FIG. 3C, a large change occurs in the voltages OUTR (+) and OUTR (−) applied to the load R, and the voltage [OUT (F +) − OUT applied between the input terminals of the load R is also increased. (F-)] also increases the waveform distortion and becomes a noise source.

本発明はこのような従来の問題に鑑みてなされたものであり、Ｂ級プッシプル回路によって負荷をＢＴＬ駆動する増幅器であって、位相差を有する入力信号に基づいて増幅動作する場合でも波形歪みを抑制することが可能な増幅器を提供することを目的とする。 The present invention has been made in view of such a conventional problem, and is an amplifier that performs BTL driving of a load by a class B push-pull circuit, and a waveform distortion is caused even when an amplification operation is performed based on an input signal having a phase difference. An object is to provide an amplifier capable of being suppressed.

請求項１に記載の発明は、第１の入力信号を増幅して第１の負荷を駆動する第１の非反転増幅器及び反転増幅器で形成された第１のＢＴＬ型プッシュプル回路と、第２の入力信号を増幅して第２の負荷を駆動する第２の非反転増幅器及び反転増幅器で形成された第２のＢＴＬ型プッシュプル回路と、前記第１，第２の入力信号が共に所定の閾値の範囲内となる小振幅のときには、前記第１，第２の負荷を直列接続させて前記第１の非反転増幅器と第２の反転増幅器とにより駆動させ、前記第１，第２の入力信号の少なくとも一方が前記閾値を超える大振幅のときには、前記第１の負荷と第２の負荷との接続を遮断して前記第１，第２のＢＴＬ型プッシュプル回路により駆動させる切替え手段と、を有する増幅器であって、前記第１，第２の入力信号の少なくとも一方が前記所定の閾値を超える大振幅のとき、前記閾値を限度に前記第１の入力信号から切り出した第１の補正信号を前記第１の非反転増幅器及び反転増幅器にフィードフォワードして前記第１の入力信号との差動増幅を行わせる第１の補正信号生成手段と、前記第１，第２の入力信号の少なくとも一方が前記所定の閾値を超える大振幅のとき、前記閾値を限度に前記第２の入力信号から切り出した第２の補正信号を前記第２の非反転増幅器及び反転増幅器にフィードフォワードして前記第２の入力信号との差動増幅を行わせる第２の補正信号生成手段と、を具備することを特徴とする。 According to the first aspect of the present invention, a first BTL type push-pull circuit formed of a first non-inverting amplifier and an inverting amplifier for amplifying a first input signal and driving a first load, A second BTL type push-pull circuit formed of a second non-inverting amplifier and an inverting amplifier for amplifying the input signal to drive the second load, and the first and second input signals are both predetermined. When the amplitude is within a threshold range, the first and second loads are connected in series and driven by the first non-inverting amplifier and the second inverting amplifier, and the first and second inputs are connected. When at least one of the signals has a large amplitude exceeding the threshold value, switching means for disconnecting the connection between the first load and the second load and driving the first and second BTL type push-pull circuits; An amplifier having the first and second inputs. When at least one of the signals has a large amplitude exceeding the predetermined threshold, the first correction signal cut out from the first input signal with the threshold as a limit is fed forward to the first non-inverting amplifier and the inverting amplifier. First correction signal generating means for performing differential amplification with the first input signal, and when at least one of the first and second input signals has a large amplitude exceeding the predetermined threshold, the threshold value A second correction signal cut out from the second input signal with a limit of 2 is fed forward to the second non-inverting amplifier and the inverting amplifier to perform differential amplification with the second input signal. Correction signal generating means.

本発明の好適な実施形態について図４を参照して説明する。図４（ａ）は、本実施形態の増幅器の構成を表したブロック図である。 A preferred embodiment of the present invention will be described with reference to FIG. FIG. 4A is a block diagram showing the configuration of the amplifier of this embodiment.

図４（ａ）において、この増幅器は、非反転増幅器であるＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(+R)と、反転増幅器であるＳＥＰＰ回路ＯＰＡ(-F)，ＯＰＡ(-R)と、第１，第２の補正信号生成部１，２と、レベル判断部３と、ＳＥＰＰ回路ＯＰＡ(-F)，ＯＰＡ(+R)の出力端子間に接続された切替え部ＳＷCとを有し、ＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-F)の出力端子間とＳＥＰＰ回路ＯＰＡ(+R)，ＯＰＡ(-R)の出力端子間に接続されるスピーカ等の負荷Ｆ，Ｒを、入力信号ＩＮF，ＩＮRに基づいて駆動する。 In FIG. 4A, this amplifier includes SEPP circuits OPA (+ F) and OPA (+ R) that are non-inverting amplifiers, SEPP circuits OPA (−F) and OPA (−R) that are inverting amplifiers, First and second correction signal generation units 1 and 2, a level determination unit 3, and a switching unit SWC connected between the output terminals of the SEPP circuits OPA (−F) and OPA (+ R), Loads F and R such as speakers connected between the output terminals of the SEPP circuits OPA (+ F) and OPA (-F) and between the output terminals of the SEPP circuits OPA (+ R) and OPA (-R) are input signals. Drive based on INF and INR.

更に、図示していないが、ＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-F)，ＯＰＡ(+R)，ＯＰＡ(-R)には、負荷Ｆ，Ｒを駆動する際の動作点（直流負荷線と交流負荷線との交点電圧）を設定するためのバイアス回路が設けられており、各々のバイアス回路によって無信号時（入力信号ＩＮF，ＩＮRが入力されないとき）における出力電圧ＯＵＴF(+)，ＯＵＴF(-)，ＯＵＴR(+)，ＯＵＴR(-)が電源電圧Ｖccの２分の１となるように構成されている。 Further, although not shown in the drawing, the SEPP circuits OPA (+ F), OPA (-F), OPA (+ R), and OPA (-R) have operating points (DC loads) when driving the loads F and R. Bias circuit for setting the intersection voltage of the line and the AC load line), and the output voltage OUTF (+) when no signal is input (when the input signals INF and INR are not input) by each bias circuit. OUTF (−), OUTR (+), and OUTR (−) are configured to be one half of the power supply voltage Vcc.

レベル判断部３は、入力信号ＩＮF，ＩＮRの振幅が所定の閾値ＴＨ，ＴＬの範囲内にあるか否か判断し、その判断結果を示す切替制御信号ＳＷcmdによってＳＥＰＰ回路ＯＰＡ(-F)，ＯＰＡ(+R)と切替え部ＳＷCと補正信号生成部１，２を制御する。 The level determination unit 3 determines whether or not the amplitudes of the input signals INF and INR are within the predetermined threshold values TH and TL, and the SEPP circuits OPA (-F) and OPA according to the switching control signal SWcmd indicating the determination result. (+ R), the switching unit SWC, and the correction signal generation units 1 and 2 are controlled.

すなわち、次式（１）で表されるように、入力される入力信号ＩＮF，ＩＮRの動作点電圧Ｖbiasを中心として、閾値ＴＨが正極側の所定電圧、閾値ＴＬが負極側の所定電圧に決められている。そして、入力信号ＩＮF，ＩＮRが共に閾値ＴＨ，ＴＬの範囲内となる小振幅のときには、第１の判断結果を示す例えば論理“Ｌ”となる切替制御信号ＳＷcmdを出力し、また、入力信号ＩＮF，ＩＮRの少なくとも一方が閾値ＴＨ，ＴＬの範囲を超える大振幅となるときには、第２の判断結果を示す例えば論理“Ｈ”となる切替制御信号ＳＷcmdを出力する。 That is, as expressed by the following equation (1), the threshold TH is determined to be a predetermined voltage on the positive side and the threshold TL is determined to be a predetermined voltage on the negative side around the operating point voltage Vbias of the input signals INF and INR inputted. It has been. When the input signals INF and INR both have a small amplitude within the range of the thresholds TH and TL, a switching control signal SWcmd that is, for example, logic “L” indicating the first determination result is output, and the input signal INF , INR, when the amplitude exceeds a range of the thresholds TH, TL, a switching control signal SWcmd that is, for example, logic “H” indicating the second determination result is output.

切替え部ＳＷCは、切替制御信号ＳＷcmdが第１の判断結果を示している期間（以下「第１期間」と称する）τ1においてオン（導通）の状態、第２の判断結果を示している期間（以下「第２期間」と称する）τ2においてオフ（遮断）の状態に切り替わる。 The switching unit SWC is in an ON (conducting) state during the period (hereinafter referred to as “first period”) τ1 when the switching control signal SWcmd indicates the first determination result, and the period (second period) indicating the second determination result ( In the following, referred to as “second period”) τ 2, the state is switched to the off (cut-off) state.

そして、第１期間τ1において切替え部ＳＷCがオン（導通）となると、図４（ｂ）に示すように、負荷Ｆ，Ｒを直列接続させ、ＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-R)により負荷Ｆ，Ｒを駆動するＢＴＬ型ＰＰ回路を生じさせる。一方、第２期間において切替え部ＳＷCがオフ（遮断）となると、図４（ｃ）に示すように、負荷Ｆ，Ｒを電気的に切り離し、ＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-F)により負荷Ｆを駆動するＢＴＬ型ＰＰ回路と、ＳＥＰＰ回路ＯＰＡ(+R)，ＯＰＡ(-R)により負荷Ｒを駆動するＢＴＬ型ＰＰ回路とを生じさせる。 Then, when the switching unit SWC is turned on (conductive) in the first period τ1, the loads F and R are connected in series as shown in FIG. 4B, and the SEPP circuits OPA (+ F) and OPA (−R) are connected. Thus, a BTL type PP circuit for driving the loads F and R is generated. On the other hand, when the switching unit SWC is turned off (cut off) in the second period, as shown in FIG. 4C, the loads F and R are electrically disconnected, and the SEPP circuits OPA (+ F) and OPA (−F) Thus, a BTL type PP circuit that drives the load F and a BTL type PP circuit that drives the load R by the SEPP circuits OPA (+ R) and OPA (−R) are generated.

ＳＥＰＰ回路ＯＰＡ(-F)は、第１期間τ1において、ＳＥＰＰ回路ＯＰＡ(-F)は負荷Ｆ，Ｒ側から見たときのインピーダンスが極めて高くなり、図４（ｂ）に示したように、実質的に取り除かれたのと等価となって、増幅動作に寄与しなくなる。一方、第２期間τ2において、ＳＥＰＰ回路ＯＰＡ(-F)は、反転増幅器としての本来の機能を発揮し、図４（ｂ）に示すように、ＳＥＰＰ回路ＯＰＡ(+F)と共に負荷Ｆを駆動する。 In the first period τ1, the SEPP circuit OPA (-F) has an extremely high impedance when viewed from the load F, R side, as shown in FIG. It becomes substantially equivalent to being removed and does not contribute to the amplification operation. On the other hand, in the second period τ2, the SEPP circuit OPA (−F) performs its original function as an inverting amplifier, and drives the load F together with the SEPP circuit OPA (+ F) as shown in FIG. To do.

ＳＥＰＰ回路ＯＰＡ(+R)は、第１期間τ1では、図４（ｂ）に示すように、バッファアンプとしての機能を発揮し、負荷Ｆ，Ｒに流れる電流Ｉf，Ｉrに差が生じた場合に、その差電流（Ｉf−Ｉr）をグランド側へ廃棄することで、不要な電流に起因するトラブルの発生を防止する。一方、第２期間τ2において、ＳＥＰＰ回路ＯＰＡ(+R)は、非反転増幅器としての本来の機能を発揮し、図４（ｃ）に示すように、ＳＥＰＰ回路ＯＰＡ(-R)と共に負荷Ｒを駆動する。 In the first period τ1, the SEPP circuit OPA (+ R) functions as a buffer amplifier as shown in FIG. 4B, and there is a difference between the currents If and Ir flowing through the loads F and R. In addition, by discarding the difference current (If−Ir) to the ground side, troubles caused by unnecessary current can be prevented. On the other hand, in the second period τ2, the SEPP circuit OPA (+ R) exhibits its original function as a non-inverting amplifier, and as shown in FIG. 4C, the load R is applied together with the SEPP circuit OPA (−R). To drive.

第１の補正信号生成部１は、入力信号ＩＮF，ＩＮRが共に閾値ＴＨ，ＴＬの範囲内の小振幅となる第１期間τ1では、補正信号Ｖfcmのレベルを上述の動作点電圧Ｖbiasと同じレベルにして出力する（別言すれば、実質的に補正信号Ｖfcmのレベルを０にする）。 The first correction signal generation unit 1 sets the level of the correction signal Vfcm to the same level as the operating point voltage Vbias in the first period τ1 in which the input signals INF and INR both have a small amplitude within the range of the thresholds TH and TL. (In other words, the level of the correction signal Vfcm is substantially reduced to 0).

更に、第１の補正信号生成部１は、入力信号ＩＮF，ＩＮRの少なくとも一方が閾値ＴＨ，ＴＬを超える大振幅となる第２期間τ2において、閾値ＴＨを上限値、閾値ＴＬを下限値として、閾値ＴＨ，ＴＬの範囲内の入力信号ＩＮFを切り出し、更にその切り出した信号成分ＩＮFFを所定の倍率αでレベル調整することで、補正信号Ｖfcmを生成して出力する。 Further, the first correction signal generator 1 sets the threshold value TH as the upper limit value and the threshold value TL as the lower limit value in the second period τ2 in which at least one of the input signals INF and INR has a large amplitude exceeding the threshold values TH and TL. The input signal INF within the range of the thresholds TH and TL is cut out, and the level of the cut out signal component INFF is adjusted by a predetermined magnification α to generate and output the correction signal Vfcm.

すなわち、第１の補正信号生成部１は、切替制御信号ＳＷcmdによって第２期間τ2が示されている間、次式（２-ａ）で表されるように入力信号ＩＮFの振幅が動作点電圧Ｖbiasと閾値ＴＨの範囲内となるときには、入力信号ＩＮFをα倍することで補正信号Ｖfcmを生成し、次式（２-ｂ）で表されるように入力信号ＩＮFの振幅が閾値ＴＨを超える大振幅となるときには、閾値ＴＨと等しいレベルに切り出した信号成分ＩＮFFをα倍することで補正信号Ｖfcmを生成し、次式（２-ｃ）で表されるように入力信号ＩＮFの振幅が動作点電圧Ｖbiasと閾値ＴＬの範囲内となるときには、入力信号ＩＮFをα倍することで補正信号Ｖfcmを生成し、次式（２-ｄ）で表されるように入力信号ＩＮFの振幅が閾値ＴＬを超える大振幅となるときには、閾値ＴＬと等しいレベルに切り出した信号成分ＩＮFFをα倍することで補正信号Ｖfcmを生成する。そして、第２期間τ2の開始から終了時点までの間、補正信号Ｖfcmを生成して出力する。 That is, the first correction signal generator 1 determines that the amplitude of the input signal INF is the operating point voltage as expressed by the following equation (2-a) while the second period τ2 is indicated by the switching control signal SWcmd. When it is within the range of Vbias and threshold TH, the input signal INF is multiplied by α to generate a correction signal Vfcm, and the amplitude of the input signal INF exceeds the threshold TH as represented by the following equation (2-b). When the amplitude becomes large, the correction signal Vfcm is generated by multiplying the signal component INFF cut out to a level equal to the threshold TH by α, and the amplitude of the input signal INF operates as represented by the following equation (2-c). When the point voltage Vbias falls within the range of the threshold TL, the correction signal Vfcm is generated by multiplying the input signal INF by α, and the amplitude of the input signal INF is expressed by the threshold TL as expressed by the following equation (2-d). When the amplitude exceeds the threshold level, the level is equal to the threshold value TL. The signal component INFF cut to generate the correction signal Vfcm by multiplying alpha. Then, the correction signal Vfcm is generated and output from the start to the end of the second period τ2.

なお、倍率αは、予め可変調整しておくようになっており、一例として、０．５に調整されるようになっている。 The magnification α is variably adjusted in advance, and is adjusted to 0.5 as an example.

このように、第１期間τ1において、第１の補正信号生成部１から実質的にレベル０となる補正信号Ｖfcmが出力されると、図４（ｂ）に示したように、負荷Ｆ，Ｒを駆動することとなったＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-R)のうちのＳＥＰＰ回路ＯＰＡ(+F)が、その補正信号Ｖfcm（レベル０）と入力信号ＩＮFとの差分演算をして増幅することによって、出力電圧ＯＵＴF(+)を出力することとなる。 In this way, when the correction signal Vfcm that is substantially level 0 is output from the first correction signal generation unit 1 in the first period τ1, as shown in FIG. 4B, the loads F and R The SEPP circuit OPA (+ F) out of the SEPP circuits OPA (+ F) and OPA (−R) that drive the signal calculates the difference between the correction signal Vfcm (level 0) and the input signal INF. As a result, the output voltage OUTF (+) is output.

また、第２期間τ2において、第１の補正信号生成部１からα×ＩＮFFで表されるレベルの補正信号Ｖfcmが出力されると、図４（ｃ）に示したように、負荷Ｆを駆動することとなったＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-F)が、その補正信号Ｖfcm（レベルα×ＩＮFF）と入力信号ＩＮFとの差分演算をして増幅することによって、出力電圧ＯＵＴF(+)，ＯＵＴF(-)を出力することとなる。 Further, when the correction signal Vfcm having a level represented by α × INFF is output from the first correction signal generation unit 1 in the second period τ2, the load F is driven as shown in FIG. The SEPP circuits OPA (+ F) and OPA (−F) that have been to perform the difference operation between the correction signal Vfcm (level α × INFF) and the input signal INF and amplify the output voltage OUTF ( +) And OUTF (-) are output.

次に、第２の補正信号生成部２は、第１の補正信号生成部１と同様の処理を行うことによって、補正信号Ｖrcmを出力する。ただし、第２の補正信号生成部２では、補正信号Ｖfcmとは逆極性の補正信号Ｖrcmを生成して出力する
すなわち、第２の補正信号生成部２は、入力信号ＩＮF，ＩＮRが共に閾値ＴＨ，ＴＬの範囲内の小振幅となる第１期間τ1では、補正信号Ｖrcmのレベルを上述の動作点電圧Ｖbiasと同じレベルにして出力する（別言すれば、実質的に補正信号Ｖrcmのレベルを０にする）。 Next, the second correction signal generation unit 2 outputs the correction signal Vrcm by performing the same process as the first correction signal generation unit 1. However, the second correction signal generation unit 2 generates and outputs a correction signal Vrcm having a polarity opposite to that of the correction signal Vfcm. That is, the second correction signal generation unit 2 has both the input signals INF and INR both having a threshold value TH. , TL, a first amplitude τ1 having a small amplitude is output with the level of the correction signal Vrcm set to the same level as the operating point voltage Vbias (in other words, the level of the correction signal Vrcm is substantially set). 0).

更に、第２の補正信号生成部２は、入力信号ＩＮF，ＩＮRの少なくとも一方が閾値ＴＨ，ＴＬを超える大振幅となる第２期間τ2において、閾値ＴＨを上限値、閾値ＴＬを下限値として、閾値ＴＨ，ＴＬの範囲内の入力信号ＩＮRを切り出し、更にその切り出した信号成分ＩＮRRを所定の倍率−αでレベル調整することで、補正信号Ｖrcmを生成して出力する。 Further, the second correction signal generator 2 sets the threshold value TH as the upper limit value and the threshold value TL as the lower limit value in the second period τ2 in which at least one of the input signals INF and INR has a large amplitude exceeding the threshold values TH and TL. By cutting out the input signal INR within the range of the thresholds TH and TL, and further adjusting the level of the cut out signal component INRR at a predetermined magnification -α, the correction signal Vrcm is generated and output.

すなわち、第２の補正信号生成部２は、切替制御信号ＳＷcmdによって第２期間τ2が示されている間、次式（３-ａ）で表されるように入力信号ＩＮRの振幅が動作点電圧Ｖbiasと閾値ＴＨの範囲内となるときには、入力信号ＩＮRを−α倍することで補正信号Ｖrcmを生成し、次式（３-ｂ）で表されるように入力信号ＩＮRの振幅が閾値ＴＨを超える大振幅となるときには、閾値ＴＨと等しいレベルに切り出した信号成分ＩＮRRを−α倍することで補正信号Ｖrcmを生成し、次式（３-ｃ）で表されるように入力信号ＩＮRの振幅が動作点電圧Ｖbiasと閾値ＴＬの範囲内となるときには、入力信号ＩＮRを−α倍することで補正信号Ｖrcmを生成し、次式（３-ｄ）で表されるように入力信号ＩＮRの振幅が閾値ＴＬを超える大振幅となるときには、閾値ＴＬと等しいレベルに切り出した信号成分ＩＮRRを−α倍することで補正信号Ｖrcmを生成する。そして、第２期間τ2の開始から終了時点までの間、補正信号Ｖrcmを生成して出力する。 That is, the second correction signal generator 2 determines that the amplitude of the input signal INR is the operating point voltage as represented by the following equation (3-a) while the second period τ2 is indicated by the switching control signal SWcmd. When it falls within the range between Vbias and threshold TH, the correction signal Vrcm is generated by multiplying the input signal INR by -α, and the amplitude of the input signal INR is equal to the threshold TH as expressed by the following equation (3-b). When the large amplitude exceeds, the correction signal Vrcm is generated by multiplying the signal component INRR cut out to a level equal to the threshold value TH by -α, and the amplitude of the input signal INR is expressed by the following equation (3-c). Is within the range of the operating point voltage Vbias and the threshold value TL, the input signal INR is multiplied by -α to generate the correction signal Vrcm, and the amplitude of the input signal INR is expressed by the following equation (3-d). Is larger than the threshold value TL, it is equal to the threshold value TL. Generating a correction signal Vrcm by multiplying -α signal components INRR cut level. Then, the correction signal Vrcm is generated and output from the start to the end point of the second period τ2.

このように、第１期間τ1において、第２の補正信号生成部２から実質的にレベル０となる補正信号Ｖrcmが出力されると、図４（ｂ）に示したように、負荷Ｆ，Ｒを駆動することとなったＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-R)のうちのＳＥＰＰ回路ＯＰＡ(-R)が、その補正信号Ｖrcm（レベル０）と入力信号ＩＮRとの差分演算をして増幅することによって、出力電圧ＯＵＴR(-)を出力することとなる。 In this way, when the correction signal Vrcm that is substantially at level 0 is output from the second correction signal generation unit 2 in the first period τ1, as shown in FIG. 4B, the loads F, R The SEPP circuit OPA (-R) out of the SEPP circuits OPA (+ F) and OPA (-R) that drive the signal calculates the difference between the correction signal Vrcm (level 0) and the input signal INR. As a result, the output voltage OUTR (-) is output.

また、第２期間τ2において、第２の補正信号生成部２から−α×ＩＮRRで表されるレベルの補正信号Ｖrcmが出力されると、図４（ｃ）に示したように、負荷Ｒを駆動することとなったＳＥＰＰ回路ＯＰＡ(+R)，ＯＰＡ(-R)が、その補正信号Ｖrcm（レベル−α×ＩＮRR）と入力信号ＩＮRとの差分演算をして増幅することによって、出力電圧ＯＵＴR(+)，ＯＵＴR(-)を出力することとなる。 In addition, when the correction signal Vrcm having a level represented by −α × INRR is output from the second correction signal generation unit 2 in the second period τ2, as shown in FIG. The SEPP circuits OPA (+ R) and OPA (−R) that are to be driven perform the differential operation between the correction signal Vrcm (level −α × INRR) and the input signal INR to amplify the output voltage. OUTR (+) and OUTR (-) are output.

次に、本実施形態の増幅器の動作について、図５乃至図８を参照して説明する。図５と図６は、同一波形で小振幅の入力信号ＩＮF，ＩＮRが同位相で入力された場合と、位相ズレをもって入力された場合の動作について説明するための波形図、図７と図８は、同一波形で大振幅の入力信号ＩＮF，ＩＮRが同位相で入力された場合と、位相ズレをもって入力された場合の動作について説明するための波形図である。 Next, the operation of the amplifier of this embodiment will be described with reference to FIGS. 5 and 6 are waveform diagrams for explaining the operation when the input signals INF and INR having the same waveform and the small amplitude are input in the same phase and when they are input with a phase shift, FIGS. 7 and 8. These are waveform diagrams for explaining the operation when input signals INF and INR having the same waveform and large amplitude are input in the same phase and when they are input with a phase shift.

まず、図５(a)(g)に示すように、同位相の入力信号ＩＮF，ＩＮRが閾値ＴＨ，ＴＬの範囲内の小振幅のときには、図５(f)(l)に示すように第１期間τ1だけを示す例えば論理“Ｌ”となる切替制御信号ＳＷcmdがレベル判断部部３から出力される。これにより、図４(b)に示したように、ＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-R)によって負荷Ｆ，ＲをＢＴＬ駆動するようになり、更に図５(e)(k)に示すように、補正信号生成部１，２で生成される補正信号Ｖfcm，Ｖrcmのレベルが実質的に０となる。この結果、ＳＥＰＰ回路ＯＰＡ(+F)からは、入力信号ＩＮFと同位相の出力電圧ＯＵＴF(+)が出力され、ＳＥＰＰ回路ＯＰＡ(-R)からは、入力信号ＩＮRと逆位相の出力電圧ＯＵＴR(-)が出力され、負荷Ｆ，Ｒの接続点の電圧ＯＵＴF(-)，ＯＵＴR(+)すなわち共通モード電圧は、図５(c)(i)に示すように、一定電圧（Ｖcc／２）に維持される。そして、図５(d)(j)に示すように、負荷Ｆの入力端子間に波形歪みの無い電圧〔ＯＵＴF(+)−ＯＵＴF(-)〕が掛かり、負荷Ｒの入力端子間にも波形歪みの無い電圧〔ＯＵＴR(+)−ＯＵＴR(-)〕が掛かることとなって、いわゆる波形歪みを生じない出力電圧で負荷Ｆ，Ｒを駆動する。 First, as shown in FIGS. 5 (a) and 5 (g), when the in-phase input signals INF and INR have a small amplitude within the range of the thresholds TH and TL, as shown in FIGS. For example, a switching control signal SWcmd having a logic “L” indicating only one period τ 1 is output from the level determination unit 3. As a result, as shown in FIG. 4B, the loads F and R are BTL driven by the SEPP circuits OPA (+ F) and OPA (−R). As shown, the levels of the correction signals Vfcm and Vrcm generated by the correction signal generators 1 and 2 are substantially zero. As a result, the SEPP circuit OPA (+ F) outputs an output voltage OUTF (+) having the same phase as the input signal INF, and the SEPP circuit OPA (-R) outputs an output voltage OUTR having a phase opposite to that of the input signal INR. (−) Is output, and the voltages OUTF (−) and OUTR (+) at the connection points of the loads F and R, that is, the common mode voltage, are constant voltages (Vcc / 2) as shown in FIGS. ) Is maintained. 5 (d) (j), a voltage [OUTF (+) − OUTF (−)] without waveform distortion is applied between the input terminals of the load F, and the waveform is also applied between the input terminals of the load R. A voltage [OUTR (+) − OUTR (−)] without distortion is applied, and the loads F and R are driven with an output voltage that does not cause waveform distortion.

このように、同位相の入力信号ＩＮF，ＩＮRが閾値ＴＨ，ＴＬの範囲内の小振幅となって継続しているときには、入力信号ＩＮF，ＩＮRの振幅変化に従って負荷Ｆ，Ｒを駆動することができる。 As described above, when the input signals INF and INR having the same phase continue with a small amplitude within the range of the thresholds TH and TL, the loads F and R can be driven in accordance with the amplitude change of the input signals INF and INR. it can.

次に、図６(a)(g)に示すように、入力信号ＩＮF，ＩＮRが閾値ＴＨ，ＴＬの範囲内の小振幅であって互いに位相がずれているときには、図６(f)(l)に示すように第１期間τ1だけを示す例えば論理“Ｌ”となる切替制御信号ＳＷcmdがレベル判断部部３から出力される。これにより、図４(b)に示したように、ＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-R)によって負荷Ｆ，ＲをＢＴＬ駆動するようになり、更に図６(e)(k)に示すように、補正信号生成部１，２で生成される補正信号Ｖfcm，Ｖrcmのレベルが実質的に０となる。この結果、ＳＥＰＰ回路ＯＰＡ(+F)からは、入力信号ＩＮFと同位相の出力電圧ＯＵＴF(+)が出力され、ＳＥＰＰ回路ＯＰＡ(-R)からは、入力信号ＩＮRと逆位相の出力電圧ＯＵＴR(-)が出力され、負荷Ｆ，Ｒの接続点の電圧ＯＵＴF(-)，ＯＵＴR(+)すなわち共通モード電圧は、図６(c)(i)に示すように、一定電圧（Ｖcc／２）に維持される。そして、図６(d)(j)に示すように、負荷Ｆの入力端子間に波形歪みの無い電圧〔ＯＵＴF(+)−ＯＵＴF(-)〕が掛かり、負荷Ｒの入力端子間にも波形歪みの無い電圧〔ＯＵＴR(+)−ＯＵＴR(-)〕が掛かることとなって、負荷Ｆ，Ｒを駆動する。 Next, as shown in FIGS. 6 (a) and 6 (g), when the input signals INF and INR have a small amplitude within the range of the thresholds TH and TL and are out of phase with each other, FIG. 6 (f) (l ), For example, a switching control signal SWcmd having a logic “L” indicating only the first period τ1 is output from the level determination unit 3. As a result, as shown in FIG. 4 (b), the loads F and R are BTL driven by the SEPP circuits OPA (+ F) and OPA (-R), and further shown in FIGS. 6 (e) and (k). As shown, the levels of the correction signals Vfcm and Vrcm generated by the correction signal generators 1 and 2 are substantially zero. As a result, the SEPP circuit OPA (+ F) outputs an output voltage OUTF (+) having the same phase as the input signal INF, and the SEPP circuit OPA (-R) outputs an output voltage OUTR having a phase opposite to that of the input signal INR. (−) Is output, and the voltages OUTF (−) and OUTR (+) at the connection points of the loads F and R, that is, the common mode voltage are constant voltages (Vcc / 2) as shown in FIGS. ) Is maintained. 6 (d) (j), a voltage [OUTF (+) − OUTF (−)] without waveform distortion is applied between the input terminals of the load F, and the waveform is also applied between the input terminals of the load R. A voltage [OUTR (+) − OUTR (−)] without distortion is applied to drive the loads F and R.

このように、入力信号ＩＮF，ＩＮRが閾値ＴＨ，ＴＬの範囲内の小振幅となっているときには、互いに位相ズレを有していても、入力信号ＩＮF，ＩＮRの振幅変化に従って、いわゆる波形歪みを生じない出力電圧で負荷Ｆ，Ｒを駆動することができる。 Thus, when the input signals INF and INR have a small amplitude within the range of the thresholds TH and TL, so-called waveform distortion is caused in accordance with the amplitude change of the input signals INF and INR even if they have a phase shift. The loads F and R can be driven with an output voltage that does not occur.

次に、図７(a)(g)に示すように、入力信号ＩＮF，ＩＮRが閾値ＴＨ，ＴＬの範囲を超える大振幅であって同位相で入力する場合には、図７(f)(l)に示すように、切替制御信号ＳＷcmdは、入力信号ＩＮF，ＩＮRが閾値ＴＨ，ＴＬの範囲内となっているときには第１期間τ1を示す例えば論理“Ｌ”、閾値ＴＨ，ＴＬの範囲を超えるときには第２期間τ2を示す例えば論理“Ｈ”となって変化する。 Next, as shown in FIGS. 7 (a) and 7 (g), when the input signals INF and INR have a large amplitude exceeding the ranges of the thresholds TH and TL and are input in the same phase, FIG. As shown in (l), the switching control signal SWcmd indicates, for example, a logic “L” indicating the first period τ1 and the ranges of the thresholds TH and TL when the input signals INF and INR are within the ranges of the thresholds TH and TL. When it exceeds, it changes to, for example, logic “H” indicating the second period τ2.

そして、第１期間τ1のときには、図４(b)に示したように、ＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-R)が負荷Ｆ，ＲをＢＴＬ駆動し、第２期間τ2のときには、図４(c)に示したように、ＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-F)が負荷ＦをＢＴＬ駆動し、且つＳＥＰＰ回路ＯＰＡ(+R)，ＯＰＡ(-R)が負荷ＲをＢＴＬ駆動するようになる。 In the first period τ1, as shown in FIG. 4B, the SEPP circuits OPA (+ F) and OPA (−R) drive the loads F and R by BTL, and in the second period τ2, As shown in FIG. 4C, the SEPP circuits OPA (+ F) and OPA (−F) drive the load F by BTL, and the SEPP circuits OPA (+ R) and OPA (−R) control the load R. BTL driving is started.

更に、第１期間τ1のときには、図４(b)に示した補正信号生成部１，２で生成される補正信号Ｖfcm，Ｖrcmが共に、図７(a)(h)に示すように実質的に０となるため、ＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-R)の出力電圧ＯＵＴF(+)，ＯＵＴR(-)が共に、図７(a)(h)に示すように入力信号ＩＮF，ＩＮRの振幅の変化に従って変化する。 Further, during the first period τ1, both the correction signals Vfcm and Vrcm generated by the correction signal generators 1 and 2 shown in FIG. 4B are substantially as shown in FIGS. 7A and 7H. Therefore, the output voltages OUTF (+) and OUTR (−) of the SEPP circuits OPA (+ F) and OPA (−R) are both input signals INF, It changes according to the change of the amplitude of INR.

一方、第２期間τ2のときには、図４(c)に示した補正信号生成部１，２で生成される補正信号Ｖfcm，Ｖrcmが、図７(e)(h)に示すように矩形波状に変化することとなり、その結果、図７(b)(c)(h)(i)に示すように、ＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-F)からは、補正信号Ｖfcmと入力信号ＩＮFとの差分電圧を増幅した出力電圧ＯＵＴF(+)，ＯＵＴF(-)が出力され、ＳＥＰＰ回路ＯＰＡ(+R)，ＯＰＡ(-R)からは、補正信号Ｖrcmと入力信号ＩＮRとの差分電圧を増幅した出力電圧ＯＵＴR(+)，ＯＵＴR(-)が出力されることとなる。 On the other hand, during the second period τ2, the correction signals Vfcm and Vrcm generated by the correction signal generators 1 and 2 shown in FIG. 4C are in a rectangular wave shape as shown in FIGS. As a result, as shown in FIGS. 7 (b) (c) (h) (i), the correction signal Vfcm and the input signal INF are output from the SEPP circuits OPA (+ F) and OPA (−F). The output voltages OUTF (+) and OUTF (−) obtained by amplifying the difference voltage between the correction signal Vrcm and the input signal INR are output from the SEPP circuits OPA (+ R) and OPA (−R). The amplified output voltages OUTR (+) and OUTR (−) are output.

こうして、夫々の出力電圧ＯＵＴF(+)，ＯＵＴF(-)，ＯＵＴR(+)，ＯＵＴR(-)が補正信号Ｖfcm，Ｖrcmによってレベル補正されることとなると、図７(d)に示すように、第２期間τ2において負荷Ｆの入力端子間に掛かる電圧〔ＯＵＴF(+)−ＯＵＴF(-)〕には波形歪みが発生せず、且つ図７(j)に示すように、第２期間τ2において負荷Ｒの入力端子間に掛かる電圧〔ＯＵＴR(+)−ＯＵＴR(-)〕にも波形歪みが発生しなくなり、更に、第１期間τ1と第２期間τ2との切り替わり時点においても、各々の電圧〔ＯＵＴF(+)−ＯＵＴF(-)〕，〔ＯＵＴR(+)−ＯＵＴR(-)〕には波形歪みが発生しない。 Thus, when the respective output voltages OUTF (+), OUTF (−), OUTR (+), OUTR (−) are level-corrected by the correction signals Vfcm and Vrcm, as shown in FIG. No waveform distortion occurs in the voltage [OUTF (+) − OUTF (−)] applied between the input terminals of the load F in the second period τ2, and in the second period τ2, as shown in FIG. Waveform distortion does not occur in the voltage [OUTR (+) − OUTR (−)] applied between the input terminals of the load R, and each voltage is also changed at the time of switching between the first period τ1 and the second period τ2. No waveform distortion occurs in [OUTF (+) − OUTF (−)] and [OUTR (+) − OUTR (−)].

このように、入力信号ＩＮF，ＩＮRが閾値ＴＨ，ＴＬの範囲を超える大振幅であって同位相で入力するときには、補正信号生成部１，２で生成される補正信号Ｖfcm，ＶrcmがＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-F)，ＯＰＡ(+R)，ＯＰＡ(-R)にフィードフォワードされることで、負荷Ｆ，Ｒの各入力端子間に掛かる電圧〔ＯＵＴF(+)−ＯＵＴF(-)〕，〔ＯＵＴR(+)−ＯＵＴR(-)〕に波形歪みを生じさせないようにすることが可能となっている。 As described above, when the input signals INF and INR have a large amplitude exceeding the ranges of the threshold values TH and TL and are input in the same phase, the correction signals Vfcm and Vrcm generated by the correction signal generators 1 and 2 are converted into the SEPP circuit OPA. By feeding forward to (+ F), OPA (-F), OPA (+ R), OPA (-R), the voltage [OUTF (+)-OUTF ( −)], [OUTR (+) − OUTR (−)] can be prevented from causing waveform distortion.

次に、図８(a)(g)に示すように、入力信号ＩＮF，ＩＮRが閾値ＴＨ，ＴＬの範囲を超える大振幅であって互いに位相ズレを有している場合には、図８(f)(l)に示すように、切替制御信号ＳＷcmdは、入力信号ＩＮF，ＩＮRが共に閾値ＴＨ，ＴＬの範囲内となっているときには第１期間τ1を示す例えば論理“Ｌ”となり、入力信号ＩＮF，ＩＮRの少なくとも一方が閾値ＴＨ，ＴＬを超える大振幅となるときには第２期間τ2を示す例えば論理“Ｈ”となる。 Next, as shown in FIGS. 8 (a) and 8 (g), when the input signals INF and INR have large amplitudes exceeding the ranges of the thresholds TH and TL and have a phase shift, FIG. f) As shown in (l), the switching control signal SWcmd becomes, for example, logic “L” indicating the first period τ1 when the input signals INF and INR are both within the threshold values TH and TL. When at least one of INF and INR has a large amplitude exceeding the thresholds TH and TL, for example, logic “H” indicating the second period τ 2 is obtained.

更に、第１期間τ1では、図４(b)に示した補正信号生成部１，２の補正信号Ｖfcm，Ｖrcmが実質的に０となるため、ＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-R)からは、図８(b)(h)に示すように、入力信号ＩＮF，ＩＮRに従って変化する出力電圧ＯＵＴF(+)，ＯＵＴR(-)が出力され、第２期間τ2では、図４(c)に示した補正信号生成部１，２から出力される補正信号Ｖfcm，Ｖrcmによってレベル調整された出力電圧ＯＵＴF(+)，ＯＵＴF(-)，ＯＵＴR(+)，ＯＵＴR(-)が、図８(b)(c)に示すように、ＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-F)，ＯＰＡ(+R)，ＯＰＡ(-R)から出力される。 Further, in the first period τ1, since the correction signals Vfcm and Vrcm of the correction signal generators 1 and 2 shown in FIG. 4B are substantially 0, the SEPP circuits OPA (+ F) and OPA (−R ), As shown in FIGS. 8B and 8H, output voltages OUTF (+) and OUTR (−) that change in accordance with the input signals INF and INR are output. In the second period τ2, FIG. 8 are output voltages OUTF (+), OUTF (−), OUTR (+), OUTR (−) whose levels are adjusted by the correction signals Vfcm and Vrcm output from the correction signal generators 1 and 2 shown in FIG. (b) As shown in (c), they are output from the SEPP circuits OPA (+ F), OPA (-F), OPA (+ R), and OPA (-R).

ここで、図(a)(e)(f)に示すように、入力信号ＩＮF，ＩＮRに位相ズレが生じているために、同位相のときと較べて第２期間τ2が時間的に長くなると、補正信号生成部１が、その長くなった第２期間τ2内において、入力信号ＩＮFのみを切り出して補正信号Ｖfcmを生成し、更に、図(g)(k)(l)に示すように、補正信号生成部２が、その長くなった第２期間τ2内において、入力信号ＩＮRのみを切り出して補正信号Ｖrcmを生成する。したがって、補正信号Ｖfcmには入力信号ＩＮRの信号成分が含まれず、補正信号Ｖrcmには入力信号ＩＮFの信号成分が含まれなくなる。 Here, as shown in FIGS. 4A, 4E, and 5F, when the second period τ2 becomes longer than that in the same phase because the input signals INF and INR have a phase shift. Then, the correction signal generator 1 cuts out only the input signal INF to generate the correction signal Vfcm within the lengthened second period τ2, and further, as shown in FIGS. The correction signal generation unit 2 cuts out only the input signal INR and generates the correction signal Vrcm within the lengthened second period τ2. Therefore, the correction signal Vfcm does not include the signal component of the input signal INR, and the correction signal Vrcm does not include the signal component of the input signal INF.

そして、第２期間τ2では、図４(c)に示したように、ＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-F)が、入力信号ＩＮRの信号成分を含まない補正信号Ｖfcmと入力信号ＩＮFとの差分電圧を増幅することで、図８(b)(c)に示すようにレベル調整を施した出力電圧ＯＵＴF(+)，ＯＵＴF(-)を出力し、更に、ＳＥＰＰ回路ＯＰＡ(+R)，ＯＰＡ(-R)が、入力信号ＩＮFの信号成分を含まない補正信号Ｖrcmと入力信号ＩＮRとの差分電圧を増幅することで、図８(h)(i)に示すようにレベル調整を施した出力電圧ＯＵＴR(+)，ＯＵＴR(-)を出力する。 In the second period τ2, as shown in FIG. 4 (c), the SEPP circuits OPA (+ F) and OPA (−F) do not include the signal component of the input signal INR and the input signal INF. Are output to output voltages OUTF (+) and OUTF (−) that have been subjected to level adjustment as shown in FIGS. 8B and 8C. Further, the SEPP circuit OPA (+ R ), OPA (-R) amplifies the differential voltage between the correction signal Vrcm and the input signal INR that do not include the signal component of the input signal INF, thereby adjusting the level as shown in FIG. 8 (h) (i). The applied output voltages OUTR (+) and OUTR (-) are output.

このように、位相ズレを有する入力信号ＩＮF，ＩＮRによって第２期間τ2が長くなった場合でも、その第２期間τ2の全時間幅において、補正信号Ｖfcm，ＶrcmがＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-F)，ＯＰＡ(+R)，ＯＰＡ(-R)にフィードフォワードされ、更に補正信号Ｖfcmには入力信号ＩＮRの信号成分が含まれず、補正信号Ｖrcmには入力信号ＩＮFの信号成分が含まれないため、負荷Ｆ，Ｒの夫々の入力端子間に掛かる電圧〔ＯＵＴF(+)−ＯＵＴF(-)〕，〔ＯＵＴR(+)−ＯＵＴR(-)〕に波形歪みが生じない。 As described above, even when the second period τ2 becomes longer due to the input signals INF and INR having phase shifts, the correction signals Vfcm and Vrcm are applied to the SEPP circuit OPA (+ F), the entire time width of the second period τ2. The signal is fed forward to OPA (-F), OPA (+ R), OPA (-R), and the correction signal Vfcm does not include the signal component of the input signal INR, and the correction signal Vrcm includes the signal component of the input signal INF. Since it is not included, waveform distortion does not occur in the voltages [OUTF (+) − OUTF (−)] and [OUTR (+) − OUTR (−)] applied between the input terminals of the loads F and R.

以上説明したように、本実施形態の増幅器によれば、位相ズレを有し閾値ＴＨ，ＴＬの範囲を超える大振幅の入力信号ＩＮF，ＩＮRが入力された場合に、第２期間τ2において、図４(c)に示したＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-F)に入力される入力信号ＩＮFから切り出した補正信号Ｖfcmに基づいてＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-F)をフィードフォワードすることで、その出力電圧ＯＵＴF(+)，ＯＵＴF(-)のレベル調整を行い、更に、ＳＥＰＰ回路ＯＰＡ(+R)，ＯＰＡ(-R)に入力される入力信号ＩＮRから切り出した補正信号Ｖrcmに基づいてＳＥＰＰ回路ＯＰＡ(+R)，ＯＰＡ(-R)をフィードフォワードすることで、その出力電圧ＯＵＴR(+)，ＯＵＴR(-)のレベル調整を行うので、負荷Ｆ，Ｒの夫々の入力端子間に掛かる電圧〔ＯＵＴF(+)−ＯＵＴF(-)〕，〔ＯＵＴR(+)−ＯＵＴR(-)〕に波形歪みを生じさせないようにすることができる。 As described above, according to the amplifier of the present embodiment, when the large amplitude input signals INF and INR having a phase shift and exceeding the ranges of the thresholds TH and TL are input in the second period τ2, Based on the correction signal Vfcm cut out from the input signal INF input to the SEPP circuits OPA (+ F) and OPA (−F) shown in FIG. 4 (c), the SEPP circuits OPA (+ F) and OPA (−F) are By adjusting the level of the output voltages OUTF (+) and OUTF (−) by feed-forwarding, correction is further cut out from the input signal INR input to the SEPP circuits OPA (+ R) and OPA (−R). By feeding forward the SEPP circuits OPA (+ R) and OPA (−R) based on the signal Vrcm, the levels of the output voltages OUTR (+) and OUTR (−) are adjusted, so that the loads F and R respectively. [OUTF (+)-OUTF (-)], [OU R (+) - OUTR (-)] to be able to prevent causing waveform distortion.

更に、閾値ＴＨ，ＴＬを基準として入力信号ＩＮF，ＩＮRの振幅の大小を判断し、小振幅のとき（第１期間τ1）には、ＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-R)が、直列接続された負荷Ｆ，ＲをＢＴＬ駆動することで高効率化を実現し、大振幅のとき（第２期間τ2）には、ＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-F)が負荷ＦをＢＴＬ駆動すると共に、ＳＥＰＰ回路ＯＰＡ(+R)，ＯＰＡ(-R)が負荷ＲをＢＴＬ駆動することで消費電力の低減と高効率化を実現することができる。 Further, the amplitudes of the input signals INF and INR are determined with reference to the thresholds TH and TL. When the amplitude is small (first period τ1), the SEPP circuits OPA (+ F) and OPA (−R) High efficiency is realized by BTL driving the loads F and R connected in series. When the amplitude is large (second period τ2), the SEPP circuits OPA (+ F) and OPA (−F) are connected to the load F. , And the SEPP circuits OPA (+ R) and OPA (−R) drive the load R with BTL, thereby reducing power consumption and increasing efficiency.

次に、より具体的な実施例について図９のブロック図を参照して説明する。
図９において、この増幅器は、図４(a)に示した増幅器と同様に、ＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-F)，ＯＰＡ(+R)，ＯＰＡ(-R)と、アナログスイッチで形成された切替え部ＳＷCと、制御部５を有して構成されている。 Next, a more specific embodiment will be described with reference to the block diagram of FIG.
In FIG. 9, this amplifier includes a SEPP circuit OPA (+ F), OPA (-F), OPA (+ R), OPA (-R), an analog switch, as in the amplifier shown in FIG. And a switching unit SWC formed by the control unit 5 and the control unit 5.

ここで、制御部５は、図４(a)に示した増幅器と対比して説明すると、ウィンドウコンパレータ３ａ，３ｂと論理和回路（ＯＲゲート）３ｃによって形成されたレベル判定部３と、リミッタ回路１ｘと非反転増幅器１ｙによって形成された第１の補正信号生成部１と、リミッタ回路２ｘと反転増幅器２ｙによって形成された第２の補正信号生成部２と、所定電圧の閾値ＴＨ，ＴＬを発生する参照電圧源４とを有して構成されている。 Here, the control unit 5 will be described in comparison with the amplifier shown in FIG. 4A. The level determination unit 3 formed by the window comparators 3a and 3b and the OR circuit (OR gate) 3c, and the limiter circuit Generates a first correction signal generation unit 1 formed by 1x and a non-inverting amplifier 1y, a second correction signal generation unit 2 formed by a limiter circuit 2x and an inverting amplifier 2y, and thresholds TH and TL of predetermined voltages And a reference voltage source 4 to be configured.

参照電圧源４は、外部からの操作によって閾値ＴＨ，ＴＬを調整することが可能な定圧回路で形成されており、閾値ＴＨ，ＴＬを適宜調整することで、本実施例の増幅器の消費電力を調整することが可能である。 The reference voltage source 4 is formed of a constant pressure circuit capable of adjusting the thresholds TH and TL by an external operation. By appropriately adjusting the thresholds TH and TL, the power consumption of the amplifier of this embodiment can be reduced. It is possible to adjust.

ウィンドウコンパレータ３ａは、参照電圧源４からの閾値ＴＨ，ＴＬと入力信号ＩＮFとを比較し、入力信号ＩＮFが閾値ＴＨ，ＴＬの範囲内の小振幅となると論理“Ｌ”、入力信号ＩＮFが閾値ＴＨ，ＴＬの範囲を超える大振幅となると論理“Ｈ”となる検出信号Ｓａを出力する。 The window comparator 3a compares the threshold values TH and TL from the reference voltage source 4 with the input signal INF. When the input signal INF has a small amplitude within the range of the threshold values TH and TL, the logic “L” and the input signal INF are the threshold values. When the amplitude exceeds the range of TH and TL, a detection signal Sa that is logic “H” is output.

ウィンドウコンパレータ３ｂは、参照電圧源４からの閾値ＴＨ，ＴＬと入力信号ＩＮRとを比較し、入力信号ＩＮＲが閾値ＴＨ，ＴＬの範囲内の小振幅となると論理“Ｌ”、入力信号ＩＮRが閾値ＴＨ，ＴＬの範囲を超える大振幅となると論理“Ｈ”となる検出信号Ｓｂを出力する。 The window comparator 3b compares the threshold values TH and TL from the reference voltage source 4 with the input signal INR, and when the input signal INR has a small amplitude within the range of the threshold values TH and TL, the logic "L" and the input signal INR are the threshold values. When the amplitude exceeds the range of TH and TL, a detection signal Sb that is logic “H” is output.

論理和回路３ｃは、検出信号Ｓａ，Ｓｂを論理和演算することで、入力信号ＩＮF，ＩＮRが共に閾値ＴＨ，ＴＬの範囲内となる小振幅となったときには論理“Ｌ”となって第１期間τ1を示す切替制御信号ＳＷcmdを出力し、入力信号ＩＮF，ＩＮRの少なくとも一方が閾値ＴＨ，ＴＬの範囲を超える大振幅となるときには論理“Ｈ”となって第２期間τ2を示す切替制御信号ＳＷcmdを出力する。 The logical sum circuit 3c performs a logical sum operation on the detection signals Sa and Sb so that when the input signals INF and INR both have a small amplitude that falls within the range of the threshold values TH and TL, the logical sum is "L". When the switching control signal SWcmd indicating the period τ1 is output and at least one of the input signals INF and INR has a large amplitude exceeding the range of the thresholds TH and TL, the switching control signal becomes the logic “H” and indicates the second period τ2. Outputs SWcmd.

そして、切替制御信号ＳＷcmdが論理“Ｌ”となると、図４(b)の場合と同様に、アナログスイッチＳＷCがオンとなって、負荷であるスピーカＦ，Ｒを直列接続させると共に、ＳＥＰＰ回路ＯＰＡ(-F)がハイインピーダンスの状態となって実質的に取り除かれ、更にＳＥＰＰ回路ＯＰＡ(+R)がバッファアンプとして機能し、ＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-R)が、直列接続されたスピーカＩＮF，ＩＮRをＢＴＬ駆動する。 When the switching control signal SWcmd becomes logic “L”, as in the case of FIG. 4B, the analog switch SWC is turned on, and the speakers F and R as loads are connected in series and the SEPP circuit OPA. (-F) becomes a high impedance state and is substantially removed, and the SEPP circuit OPA (+ R) functions as a buffer amplifier, and the SEPP circuits OPA (+ F) and OPA (-R) are connected in series. The speakers INF and INR that have been subjected to BTL drive.

また、切替制御信号ＳＷcmdが論理“Ｈ”となると、図４(c)の場合と同様に、アナログスイッチＳＷCがオフとなってスピーカＦ，Ｒを電気的に分離し、更にＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-F)がスピーカＦをＢＴＬ駆動し、ＳＥＰＰ回路ＯＰＡ(+R)，ＯＰＡ(-R)がスピーカＲをＢＴＬ駆動する。 When the switching control signal SWcmd becomes logic “H”, as in the case of FIG. 4C, the analog switch SWC is turned off to electrically separate the speakers F and R, and the SEPP circuit OPA (+ F) and OPA (-F) drive the speaker F in BTL, and the SEPP circuits OPA (+ R) and OPA (-R) drive the speaker R in BTL.

リミッタ回路１ｘは、論理和回路３ｃからの切替制御信号ＳＷcmdが論理“Ｈ”となると、それによって指定される第２期間τ2において、入力信号ＩＮFに対して閾値ＴＨ，ＴＬによるリミッタをかけることで、入力信号ＩＮFから切り出した信号成分ＩＮFFを出力する。また、リミッタ回路１ｘは、論理和回路３ｃからの切替制御信号ＳＷcmdが第１期間τ1を示す論理“Ｌ”となると、入力信号ＩＮFの動作点電圧Ｖbiasと等しいレベル（実質的に０）の電圧を信号成分ＩＮFFとして出力する。 When the switching control signal SWcmd from the OR circuit 3c becomes logic “H”, the limiter circuit 1x applies a limiter based on the thresholds TH and TL to the input signal INF in the second period τ2 specified by the limiter circuit 1x. The signal component INFF cut out from the input signal INF is output. Further, when the switching control signal SWcmd from the OR circuit 3c becomes the logic “L” indicating the first period τ1, the limiter circuit 1x has a voltage level (substantially 0) equal to the operating point voltage Vbias of the input signal INF. Is output as a signal component INFF.

非反転増幅器１ｙは、外部操作によって増幅率αを可変調整することが可能な可変増幅器で形成されており、調整された増幅率αで信号成分ＩＮFFを非反転増幅することにより、補正信号Ｖfcmを生成して出力する。ここで、増幅率αを調整すると、実施形態で説明したように、スピーカＦ，Ｒの夫々の入力端子間に掛かる電圧〔ＯＵＴF(+)−ＯＵＴF(-)〕，〔ＯＵＴR(+)−ＯＵＴR(-)〕に波形歪みが生じないように調整することが可能である。例えば、共通モード電圧を電源電圧の２分の１に決めて最大効率が得られるようにスピーカＦ，ＲをＢＴＬ駆動する場合には、増幅率αを０．５とすることが望ましい。 The non-inverting amplifier 1y is formed of a variable amplifier capable of variably adjusting the amplification factor α by an external operation. The correction signal Vfcm is obtained by non-inverting amplification of the signal component INFF with the adjusted amplification factor α. Generate and output. Here, when the amplification factor α is adjusted, as described in the embodiment, the voltages [OUTF (+) − OUTF (−)] and [OUTR (+) − OUTR) applied between the input terminals of the speakers F and R, respectively. It is possible to adjust so that waveform distortion does not occur in (-)]. For example, when the speakers F and R are BTL driven so that the maximum efficiency can be obtained by setting the common mode voltage to one half of the power supply voltage, the amplification factor α is preferably set to 0.5.

そして、非反転増幅器１ｙの出力端子と、ＳＥＰＰ回路ＯＰＡ(+F)の反転入力端子と、ＳＥＰＰ回路ＯＰＡ(-F)の非反転入力端子とが接続されており、ＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-F)に対して補正信号Ｖfcmがフィードフォワードによって供給されるようになっている。 The output terminal of the non-inverting amplifier 1y, the inverting input terminal of the SEPP circuit OPA (+ F), and the non-inverting input terminal of the SEPP circuit OPA (-F) are connected, and the SEPP circuit OPA (+ F). , OPA (-F), the correction signal Vfcm is supplied by feedforward.

リミッタ回路２ｘは、論理和回路３ｃからの切替制御信号ＳＷcmdが第２期間τ2を示す論理“Ｈ”となると、入力信号ＩＮRに対して閾値ＴＨ，ＴＬによるリミッタをかけることで、入力信号ＩＮRから切り出した信号成分ＩＮRRを出力する。また、リミッタ回路２ｘは、切替制御信号ＳＷcmdが第１期間τ1を示す論理“Ｌ”となると、入力信号ＩＮRの動作点電圧Ｖbiasと等しいレベル（実質的に０）の電圧を信号成分ＩＮRRとして出力する。 When the switching control signal SWcmd from the OR circuit 3c becomes a logic “H” indicating the second period τ2, the limiter circuit 2x applies a limiter based on the thresholds TH and TL on the input signal INR to The cut out signal component INRR is output. Further, the limiter circuit 2x outputs a voltage having a level (substantially 0) equal to the operating point voltage Vbias of the input signal INR as the signal component INRR when the switching control signal SWcmd becomes logic "L" indicating the first period τ1. To do.

反転増幅器２ｙは、外部操作によって増幅率−αを可変調整することが可能な可変増幅器で形成されており、調整された増幅率−αで信号成分ＩＮRRを反転増幅することにより、補正信号Ｖrcmを生成して出力する。ここで、増幅率−αを調整すると、前述したように、スピーカＦ，Ｒの夫々の入力端子間に掛かる電圧〔ＯＵＴF(+)−ＯＵＴF(-)〕，〔ＯＵＴR(+)−ＯＵＴR(-)〕に波形歪みが生じないように調整することが可能であり、共通モード電圧を電源電圧の２分の１に決めて最大効率が得られるようにスピーカＦ，ＲをＢＴＬ駆動する場合には、増幅率−αを−０．５とすることが望ましい。すなわち、非反転増幅器１ｙの増幅率αと反転増幅器２ｙの増幅率−αとの両者の絶対値を共に０．５とすることが望ましい。 The inverting amplifier 2y is formed of a variable amplifier capable of variably adjusting the gain -α by an external operation. By inverting and amplifying the signal component INRR with the adjusted gain -α, the correction signal Vrcm is obtained. Generate and output. Here, when the amplification factor −α is adjusted, as described above, the voltages [OUTF (+) − OUTF (−)] and [OUTR (+) − OUTR (−) applied between the input terminals of the speakers F and R, respectively. )] Can be adjusted so as not to cause waveform distortion. When the speakers F and R are driven in BTL so that the maximum efficiency can be obtained by setting the common mode voltage to one half of the power supply voltage. The amplification factor −α is preferably set to −0.5. That is, it is desirable that both of the absolute values of the amplification factor α of the non-inverting amplifier 1y and the amplification factor −α of the inverting amplifier 2y be 0.5.

そして、非反転増幅器２ｙの出力端子と、ＳＥＰＰ回路ＯＰＡ(+R)の反転入力端子と、ＳＥＰＰ回路ＯＰＡ(-R)の非反転入力端子とが接続されており、ＳＥＰＰ回路ＯＰＡ(+R)，ＯＰＡ(-R)に対して補正信号Ｖrcmがフィードフォワードによって供給されるようになっている。 The output terminal of the non-inverting amplifier 2y, the inverting input terminal of the SEPP circuit OPA (+ R), and the non-inverting input terminal of the SEPP circuit OPA (-R) are connected, and the SEPP circuit OPA (+ R). , OPA (-R) is supplied with a correction signal Vrcm by feedforward.

次に、かかる構成を有する本実施例の増幅器の動作について、図４、図５ないし図８を参照して説明する。
図５、図６に示したように、入力信号ＩＮF，ＩＮRが共に閾値ＴＨ，ＴＬの範囲内となる小振幅のときには、位相ズレの有無にかかわらず、論理和回路３ｃから、第１期間τ1を示す論理“Ｌ”となる切替え制御信号ＳＷcmdが出力される。これにより、アナログスイッチＳＷCがオン（導通）となり、図４(b)に示したのと同様に、ＢＴＬ型ＰＰ回路となったＳＥＰＰ回路ＯＰＡ(+F)，(-R)が、直列接続されたスピーカＦ，Ｒを駆動する。更に、増幅器１ｙ，２ｙから出力される補正信号Ｖfcm，Ｖrcmが実質的にレベル０となるため、ＳＥＰＰ回路ＯＰＡ(+F)，(-R)は、入力信号ＩＮF，ＩＮRの振幅の変化に従って増幅動作を行い、いわゆる波形歪みの無い電圧〔ＯＵＴF(+)−ＯＵＴF(-)〕，〔ＯＵＴR(+)−ＯＵＴR(-)〕スピーカＦ，Ｒに印加して駆動する。 Next, the operation of the amplifier of this embodiment having such a configuration will be described with reference to FIGS. 4 and 5 to 8. FIG.
As shown in FIGS. 5 and 6, when both the input signals INF and INR have a small amplitude within the range of the thresholds TH and TL, the OR circuit 3c outputs the first period τ1 regardless of the presence or absence of the phase shift. A switching control signal SWcmd having a logic “L” indicating that is output. As a result, the analog switch SWC is turned on (conductive), and the SEPP circuits OPA (+ F), (−R), which are BTL type PP circuits, are connected in series, as shown in FIG. 4B. The speakers F and R are driven. Further, since the correction signals Vfcm and Vrcm output from the amplifiers 1y and 2y substantially become level 0, the SEPP circuits OPA (+ F) and (-R) are amplified according to the change in the amplitude of the input signals INF and INR. The operation is performed, and the voltage [OUTF (+) − OUTF (−)], [OUTR (+) − OUTR (−)] without so-called waveform distortion is applied to and driven by the speakers F and R.

次に、図６、図７に示したように、入力信号ＩＮF，ＩＮRの何れか一方が閾値ＴＨ，ＴＬの範囲を超える大振幅となる場合には、位相ズレの有無にかかわらず、論理和回路３ｃから、第２期間τ2を示す論理“Ｈ”となる切替え制御信号ＳＷcmdが出力される。つまり、切替え制御信号ＳＷcmdは、入力信号ＩＮF，ＩＮRの振幅が共に未だ閾値ＴＨ，ＴＬの範囲内となっているときには、第１期間τ1を示す論理“Ｌ”となり、入力信号ＩＮF，ＩＮRの何れか一方が閾値ＴＨ，ＴＬの範囲を超える大振幅となると、位相ズレの有無にかかわらず、第２期間τ2を示す論理“Ｈ”となる。 Next, as shown in FIGS. 6 and 7, when either one of the input signals INF and INR has a large amplitude exceeding the range of the thresholds TH and TL, the logical sum is obtained regardless of whether or not there is a phase shift. From the circuit 3c, a switching control signal SWcmd that is a logic “H” indicating the second period τ2 is output. That is, when the amplitudes of the input signals INF and INR are still within the threshold values TH and TL, the switching control signal SWcmd becomes logic “L” indicating the first period τ1, and any of the input signals INF and INR. If either of them has a large amplitude exceeding the ranges of the thresholds TH and TL, the logic “H” indicating the second period τ 2 is obtained regardless of whether or not there is a phase shift.

これにより、第１期間τ1では、アナログスイッチＳＷCがオン（導通）となって、図４(b)に示したのと同様に、ＢＴＬ型ＰＰ回路となったＳＥＰＰ回路ＯＰＡ(+F)，(-R)が、直列接続されたスピーカＦ，Ｒを駆動し、第２期間τ2では、アナログスイッチＳＷCがオフ（遮断）となって、図４(c)に示したのと同様に、ＳＥＰＰ回路ＯＰＡ(+F)，(-F)が第１のＢＴＬ型ＰＰ回路となって負荷Ｆを駆動し、ＳＥＰＰ回路ＯＰＡ(+R)，(-R)が第２のＢＴＬ型ＰＰ回路となって負荷Ｒを駆動する。 As a result, in the first period τ1, the analog switch SWC is turned on (conductive), and as shown in FIG. 4B, the SEPP circuit OPA (+ F), ( -R) drives the speakers F and R connected in series, and in the second period τ2, the analog switch SWC is turned off (shut off), and as shown in FIG. 4C, the SEPP circuit OPA (+ F), (−F) becomes the first BTL type PP circuit to drive the load F, and the SEPP circuit OPA (+ R), (−R) becomes the second BTL type PP circuit. The load R is driven.

ここで、第２の期間τ2では、リミッタ回路１ｘによって第１の入力信号ＩＮFから切り出された信号成分ＩＮFFを増幅器１ｙが所定増幅率αで増幅することによって、補正信号Ｖfcmを出力し、同じくリミッタ回路２ｘによって第２の入力信号ＩＮRから切り出された信号成分ＩＮRRを増幅器２ｙが所定増幅率−αで反転増幅することによって、補正信号Ｖrcmを出力する。この結果、第２期間τ2では、第１のＢＴＬ型ＰＰ回路となったＳＥＰＰ回路ＯＰＡ(+F)，(-F)が、フィードフォーワードされる補正信号Ｖfcmと入力信号ＩＮFとを差分演算して増幅することによって、レベル調整を施した波形歪みの生じない電圧〔ＯＵＴF(+)−ＯＵＴF(-)〕をスピーカＦに印加して駆動する。更に、第２のＢＴＬ型ＰＰ回路となったＳＥＰＰ回路ＯＰＡ(+R)，(-R)も同様に、フィードフォーワードされる補正信号Ｖrcmと入力信号ＩＮRとを差分演算して増幅することにより、レベル調整を施した波形歪みの生じない電圧〔ＯＵＴR(+)−ＯＵＴR(-)〕をスピーカＲに印加して駆動する。 Here, in the second period τ2, the amplifier 1y amplifies the signal component INFF cut out from the first input signal INF by the limiter circuit 1x with a predetermined amplification factor α, thereby outputting the correction signal Vfcm. The amplifier 2y inverts and amplifies the signal component INRR extracted from the second input signal INR by the circuit 2x at a predetermined amplification factor -α, thereby outputting the correction signal Vrcm. As a result, in the second period τ2, the SEPP circuit OPA (+ F), (−F), which is the first BTL type PP circuit, calculates the difference between the feed-forwarded correction signal Vfcm and the input signal INF. As a result, the voltage [OUTF (+) − OUTF (−)] that does not cause waveform distortion after the level adjustment is applied to the speaker F and driven. Further, the SEPP circuit OPA (+ R), (−R), which has become the second BTL type PP circuit, similarly calculates the difference between the feed-forwarded correction signal Vrcm and the input signal INR and amplifies it. Then, the level-adjusted voltage [OUTR (+) − OUTR (−)] that does not cause waveform distortion is applied to the speaker R for driving.

更に、第１期間τ1から第２期間τ2へと切り替わる時点と、第２期間τ2から第１期間τ1へと切り替わる時点においても、夫々のＳＥＰＰ回路ＯＰＡ(+F)，(-F)，ＯＰＡ(+R)，(-R)が、補正信号Ｖfcm，Ｖrcmと入力信号ＩＮF，ＩＮRとの差分演算を行って上述のレベル調整を施すことで、繋がりの良い（波形歪みの無い）電圧〔ＯＵＴF(+)−ＯＵＴF(-)〕，〔ＯＵＴR(+)−ＯＵＴR(-)〕をスピーカＦ，Ｒに印加して駆動する。 Furthermore, the SEPP circuits OPA (+ F), (−F), and OPA (OPA () at the time of switching from the first period τ1 to the second period τ2 and at the time of switching from the second period τ2 to the first period τ1. + R) and (-R) perform a difference calculation between the correction signals Vfcm and Vrcm and the input signals INF and INR to perform the above-described level adjustment, thereby providing a voltage (OUTF ( +) − OUTF (−)] and [OUTR (+) − OUTR (−)] are applied to the speakers F and R for driving.

このように、本実施例の増幅器においても、位相ズレを有し閾値ＴＨ，ＴＬの範囲を超える大振幅の入力信号ＩＮF，ＩＮRが入力された場合に、補正信号Ｖfcm，ＶrcmをＳＥＰＰ回路ＯＰＡ(+F)，ＯＰＡ(-F)，ＯＰＡ(+F)，ＯＰＡ(-F)にフィードフォワードすることで、その出力電圧ＯＵＴF(+)，ＯＵＴF(-)，ＯＵＴR(+)，ＯＵＴR(-)をレベル調整させるので、負荷Ｆ，Ｒの夫々の入力端子間に掛かる電圧〔ＯＵＴF(+)−ＯＵＴF(-)〕，〔ＯＵＴR(+)−ＯＵＴR(-)〕に波形歪みを生じさせないようにすることができる。 As described above, also in the amplifier of this embodiment, when the large amplitude input signals INF and INR having a phase shift and exceeding the ranges of the threshold values TH and TL are input, the correction signals Vfcm and Vrcm are supplied to the SEPP circuit OPA ( + F), OPA (-F), OPA (+ F), and OPA (-F) are fed forward to output voltages OUTF (+), OUTF (-), OUTR (+), OUTR (-) Therefore, waveform distortion is not generated in the voltages [OUTF (+) − OUTF (−)] and [OUTR (+) − OUTR (−)] applied between the input terminals of the loads F and R. can do.

従来のＢＴＬ型ＰＰ回路を備えた増幅器の構成を表したブロック図である。It is a block diagram showing the structure of the amplifier provided with the conventional BTL type PP circuit. 図１に示した従来の増幅器の動作を説明するためのブロック図である。It is a block diagram for demonstrating operation | movement of the conventional amplifier shown in FIG. 従来の他のＢＴＬ型ＰＰ回路を備えた増幅器の構成と動作を説明するための図である。It is a figure for demonstrating the structure and operation | movement of an amplifier provided with the other conventional BTL type PP circuit. 好適な実施形態に係る増幅器の構成及び動作を説明するためのブロック図である。It is a block diagram for demonstrating the structure and operation | movement of the amplifier which concern on suitable embodiment. 図４に示した増幅器に小振幅の入力信号が同位相で入力された場合の動作を説明するための波形図である。FIG. 5 is a waveform diagram for explaining the operation when a small-amplitude input signal is input in the same phase to the amplifier shown in FIG. 4. 図４に示した増幅器に小振幅の入力信号が位相ズレを有して入力された場合の動作を説明するための波形図である。FIG. 5 is a waveform diagram for explaining an operation when a small-amplitude input signal is input to the amplifier shown in FIG. 4 with a phase shift. 図４に示した増幅器に大振幅の入力信号が同位相で入力された場合の動作を説明するための波形図である。FIG. 5 is a waveform diagram for explaining the operation when a large-amplitude input signal is input in the same phase to the amplifier shown in FIG. 4. 図４に示した増幅器に大振幅の入力信号が位相ズレを有して入力された場合の動作を説明するための波形図である。FIG. 5 is a waveform diagram for explaining the operation when a large-amplitude input signal is input to the amplifier shown in FIG. 4 with a phase shift. 実施例に係る増幅器の構成を表したブロック図である。It is a block diagram showing the structure of the amplifier which concerns on an Example.

符号の説明Explanation of symbols

ＯＰＡ(+F)…ＳＥＰＰ回路（非反転増幅器）
ＯＰＡ(-F)…ＳＥＰＰ回路（反転増幅器）
ＯＰＡ(-R)…ＳＥＰＰ回路（反転増幅器）
ＯＰＡ(+R)…ＳＥＰＰ回路（非反転増幅器）
ＳＷC…切替え部
Ｆ，Ｒ…負荷
１…第１の補正信号生成部
２…第２の補正信号生成部
１ｘ，２ｘ…リミッタ回路
１ｙ，２ｙ…増幅器
３…レベル判断部
３ａ，３ｂ…ウィンドウコンパレータ
３ｃ…論理和回路
４…参照電圧電源
OPA (+ F) ... SEPP circuit (non-inverting amplifier)
OPA (-F) ... SEPP circuit (inverting amplifier)
OPA (-R) ... SEPP circuit (inverting amplifier)
OPA (+ R) ... SEPP circuit (non-inverting amplifier)
SWC: switching unit F, R: load 1 ... first correction signal generation unit 2 ... second correction signal generation unit 1x, 2x ... limiter circuit 1y, 2y ... amplifier 3 ... level determination unit 3a, 3b ... window comparator 3c … OR circuit 4… Reference voltage power supply

Claims

第１の入力信号を増幅して第１の負荷を駆動する第１の非反転増幅器及び反転増幅器で形成された第１のＢＴＬ型プッシュプル回路と、第２の入力信号を増幅して第２の負荷を駆動する第２の非反転増幅器及び反転増幅器で形成された第２のＢＴＬ型プッシュプル回路と、前記第１，第２の入力信号が共に所定の閾値の範囲内となる小振幅のときには、前記第１，第２の負荷を直列接続させて前記第１の非反転増幅器と第２の反転増幅器とにより駆動させ、前記第１，第２の入力信号の少なくとも一方が前記閾値を超える大振幅のときには、前記第１の負荷と第２の負荷との接続を遮断して前記第１，第２のＢＴＬ型プッシュプル回路により駆動させる切替え手段と、を有する増幅器であって、
前記第１，第２の入力信号の少なくとも一方が前記所定の閾値を超える大振幅のとき、前記閾値を限度に前記第１の入力信号から切り出した第１の補正信号を前記第１の非反転増幅器及び反転増幅器にフィードフォワードして前記第１の入力信号との差動増幅を行わせる第１の補正信号生成手段と、
前記第１，第２の入力信号の少なくとも一方が前記所定の閾値を超える大振幅のとき、前記閾値を限度に前記第２の入力信号から切り出した第２の補正信号を前記第２の非反転増幅器及び反転増幅器にフィードフォワードして前記第２の入力信号との差動増幅を行わせる第２の補正信号生成手段と、
を具備することを特徴とする増幅器。 A first BTL type push-pull circuit formed of a first non-inverting amplifier and an inverting amplifier that amplifies the first input signal to drive the first load, and a second input signal is amplified to a second A second BTL type push-pull circuit formed of a second non-inverting amplifier and an inverting amplifier for driving the load of the first and second input signals, and a small amplitude at which the first and second input signals are both within a predetermined threshold range. Sometimes, the first and second loads are connected in series and driven by the first non-inverting amplifier and the second inverting amplifier, and at least one of the first and second input signals exceeds the threshold value. A switching means for cutting off the connection between the first load and the second load and driving by the first and second BTL type push-pull circuits when the amplitude is large;
When at least one of the first and second input signals has a large amplitude exceeding the predetermined threshold, the first non-inverted first correction signal cut out from the first input signal with the threshold as a limit First correction signal generating means that feeds forward to an amplifier and an inverting amplifier to perform differential amplification with the first input signal;
When at least one of the first and second input signals has a large amplitude exceeding the predetermined threshold, the second non-inverted second correction signal cut out from the second input signal with the threshold as a limit A second correction signal generating means for feeding forward to the amplifier and the inverting amplifier to perform differential amplification with the second input signal;
An amplifier comprising:

前記第１，第２の補正信号生成手段は、前記第１，第２の補正信号を増幅し、増幅率を調整することが可能な増幅器を有することを特徴とする請求項１に記載の増幅器。 2. The amplifier according to claim 1, wherein the first and second correction signal generation units include an amplifier capable of amplifying the first and second correction signals and adjusting an amplification factor. .

前記第１，第２の補正信号生成手段は、前記閾値を限度として前記第１，第２の入力信号を切り出すリッミタ回路を有することを特徴とする請求項１又は２に記載の増幅器。 3. The amplifier according to claim 1, wherein the first and second correction signal generation units include a limiter circuit that cuts out the first and second input signals with the threshold value as a limit.

前記閾値を設定すると共に調整可能な参照電圧源を有することを特徴とする請求項１ないし３の何れか１項に記載の増幅器。 The amplifier according to claim 1, further comprising a reference voltage source that is adjustable while setting the threshold value.

前記第１，第２の入力信号と前記閾値とを比較し、比較結果に基づいて前記切替え手段の切替え制御と、第１，第２の補正信号生成手段における前記補正信号の生成制御を行うレベル判断手段を有することを特徴とする請求項１ないし４の何れか１項に記載の増幅器。 A level at which the first and second input signals are compared with the threshold, and the switching control of the switching means and the correction signal generation control in the first and second correction signal generating means are performed based on the comparison result. The amplifier according to claim 1, further comprising a determination unit.

レベル判断手段は、前記第１の入力信号と前記閾値とを比較する第１のウィンドウコンパレータと、前記第２の入力信号と前記閾値とを比較する第２のウィンドウコンパレータと、前記第１，第２のウィンドウコンパレータの出力を論理和演算する論理和回路とを有し、前記論理和回路の出力に基づいて前記切替え手段と第１，第２の補正信号生成手段を制御することを特徴とする請求項５に記載の増幅器。 The level determining means includes a first window comparator that compares the first input signal and the threshold, a second window comparator that compares the second input signal and the threshold, and the first and first A logical sum circuit that performs a logical sum operation on the outputs of the two window comparators, and controls the switching means and the first and second correction signal generating means based on the output of the logical sum circuit. The amplifier according to claim 5.