JP2007049275A - Amplifier - Google Patents
Amplifier Download PDFInfo
- Publication number
- JP2007049275A JP2007049275A JP2005229366A JP2005229366A JP2007049275A JP 2007049275 A JP2007049275 A JP 2007049275A JP 2005229366 A JP2005229366 A JP 2005229366A JP 2005229366 A JP2005229366 A JP 2005229366A JP 2007049275 A JP2007049275 A JP 2007049275A
- Authority
- JP
- Japan
- Prior art keywords
- opa
- amplifier
- correction signal
- input
- inr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
本発明は、B級プッシュプル(Class B Push Pull)回路を有する高効率の増幅器に関する。 The present invention relates to a high-efficiency amplifier having a Class B Push Pull circuit.
従来、低電源電圧の下で高出力が得られ効率の良い増幅器として、BTL(Balanced Transformer Less)型B級プッシュプル回路が知られており、乾電池等のバッテリーで動作するスピーカ駆動用電力増幅器等に用いられている。 Conventionally, a BTL (Balanced Transformer Less) class B push-pull circuit is known as an efficient amplifier that can obtain a high output under a low power supply voltage, and is a power amplifier for driving a speaker that operates on a battery such as a dry cell. It is used for.
このBTL型B級プッシュプル回路(以下「BTL型PP回路」と称する)は、負荷に対してブリッジのように接続された2つのSEPP(Single Ended Push Pull)回路を有し、両者のSEPP回路が互いに逆位相で入力信号を増幅して負荷を駆動することにより、1つのSEPP回路で負荷を駆動する場合に得られる最大出力電力Pomaxに較べて、ほぼ4倍の最大出力電力(4×Pomax)を得ることができ、高効率となっている。 This BTL class B push-pull circuit (hereinafter referred to as “BTL-type PP circuit”) has two SEPP (Single Ended Push Pull) circuits connected like a bridge to a load. Drive the load by amplifying the input signals in mutually opposite phases, so that the maximum output power (4 × Pomax) is approximately four times the maximum output power Pomax obtained when the load is driven by one SEPP circuit. ) And is highly efficient.
更に、近年、一般的なBTL型PP回路よりも消費電力の低減を図った「二次元的ブリッジパワー増幅器」と称される増幅器が提案されている(特許第3459109号公報、特許第3459192号公報)。 Furthermore, in recent years, amplifiers called “two-dimensional bridge power amplifiers” have been proposed which have reduced power consumption compared to general BTL type PP circuits (Japanese Patent Nos. 3259109 and 359192). ).
特許第3459109号公報に記載されている増幅器は、図1に示すように、4個のSEPP回路OPA(+F),OPA(-F),OPA(+R),OPA(-R)と、スイッチSWC,SWF,SWRと、ウィンドウコンパレータCMPと、差動フィードバック系統DFN(+F),DFN(-F),DFN(-R),DFN(+R)とを有し、入力信号INF,INRを増幅して2つのスピーカF,Rを駆動すると共に、同一波形の入力信号INF,INRが同位相で入力される場合に最大効率が得られるようになっている。 As shown in FIG. 1, the amplifier described in Japanese Patent No. 3459109 includes four SEPP circuits OPA (+ F), OPA (−F), OPA (+ R), OPA (−R), Switches SWC, SWF, SWR, window comparator CMP, differential feedback systems DFN (+ F), DFN (-F), DFN (-R), DFN (+ R), and input signals INF, INR Is driven to drive the two speakers F and R, and the maximum efficiency is obtained when the input signals INF and INR having the same waveform are input in the same phase.
そして、入力信号INF,INRが共に閾値Vref(+),Vref(-)の範囲内の小振幅となるときには、ウィンドウコンパレータCMPの検出出力SWcmdに従ってスイッチSWCがオン(導通)、スイッチSWFがオフ(遮断)となり、更にスイッチSWRが入力信号INRの入力を遮断するように切り替わる。これにより、図2(a)の等価回路にて示すように、SEPP回路OPA(+F)とSEPP回路OPA(-R)との間に2つのスピーカF,Rが直列接続され、反転増幅器であるSEPP回路OPA(-F)が切り離されて増幅動作に寄与しなくなり、更に、非反転増幅器であるSEPP回路OPA(+R)がバッファアンプとして機能する。 When the input signals INF and INR both have small amplitudes within the ranges of the thresholds Vref (+) and Vref (−), the switch SWC is turned on (conductive) and the switch SWF is turned off according to the detection output SWcmd of the window comparator CMP ( Then, the switch SWR is switched so as to block the input of the input signal INR. As a result, as shown in the equivalent circuit of FIG. 2 (a), two speakers F and R are connected in series between the SEPP circuit OPA (+ F) and the SEPP circuit OPA (-R). A certain SEPP circuit OPA (-F) is disconnected and does not contribute to the amplification operation, and the SEPP circuit OPA (+ R) which is a non-inverting amplifier functions as a buffer amplifier.
図2(a)のように回路構成が切り替わると、非反転増幅器であるSEPP回路OPA(+F)と反転増幅器であるSEPP回路OPA(-R)が、入力信号INF,INRに基づいて、直列接続されたスピーカF,Rを駆動するBTL型PP回路として機能することとなる。また、バッファアンプとしてのSEPP回路OPA(+R)は、スピーカF,Rに流れる電流If,Irに差が生じた場合に、その差電流(If−Ir)をシンク等(吸引等)してグランド側へ廃棄することで、不要な電流に起因するトラブルの発生を防止する。 When the circuit configuration is switched as shown in FIG. 2A, the SEPP circuit OPA (+ F) which is a non-inverting amplifier and the SEPP circuit OPA (-R) which is an inverting amplifier are connected in series based on the input signals INF and INR. It functions as a BTL type PP circuit that drives the connected speakers F and R. Further, the SEPP circuit OPA (+ R) as a buffer amplifier sinks the difference current (If−Ir) when the currents If and Ir flowing through the speakers F and R are different (suction etc.). Disposal to the ground side prevents troubles caused by unnecessary current.
このように、入力信号INF,INRが閾値Vref(+),Vref(-)の範囲内の小振幅となっているときには、SEPP回路OPA(+F),OPA(-R)が、直列接続されたスピーカF,RをBTL駆動することから、高効率化が可能となっている。 Thus, when the input signals INF and INR have a small amplitude within the range of the threshold values Vref (+) and Vref (−), the SEPP circuits OPA (+ F) and OPA (−R) are connected in series. Further, since the speakers F and R are BTL driven, high efficiency can be achieved.
入力信号INF,INRの少なくとも一方が閾値Vref(+),Vref(-)の範囲を超える大振幅となるときには、ウィンドウコンパレータCMPがそれを検出し、検出出力SWcmdに従ってスイッチSWCがオフ(遮断)、スイッチSWFがオン(導通)となり、更にスイッチSWRが入力信号INRを入力するように切り替わる。これにより、図2(b)の等価回路にて示すように、SEPP回路OPA(+F),OPA(-F)が一方のBTL型PP回路となってスピーカFを駆動し、SEPP回路OPA(+R),OPA(-R)が他方のBTL型PP回路となってスピーカRを駆動することとなり、消費電力の低減と高効率化が可能となる。 When at least one of the input signals INF and INR has a large amplitude exceeding the ranges of the threshold values Vref (+) and Vref (−), the window comparator CMP detects this, and the switch SWC is turned off (cut off) according to the detection output SWcmd. The switch SWF is turned on (conductive), and the switch SWR is switched to input the input signal INR. As a result, as shown in the equivalent circuit of FIG. 2B, the SEPP circuits OPA (+ F) and OPA (−F) become one BTL type PP circuit to drive the speaker F, and the SEPP circuit OPA ( + R) and OPA (-R) serve as the other BTL type PP circuit to drive the speaker R, thereby reducing power consumption and increasing efficiency.
更に、差動フィードバック系統DFN(+F),DFN(-F),DFN(-R),DFN(+R)は、各スピーカF,Rの入力端子に生じる電圧OUTF(+),OUTF(-)との差電圧〔OUTF(+)−OUTF(-)〕,〔OUTF(-)−OUTF(+)〕と、電圧OUTR(+),OUTR(-)との差電圧〔OUTR(+)−OUTR(-)〕,〔OUTR(-)−OUTR(+)〕を検出し、各検出結果をSEPP回路OPA(+F),OPA(-F),OPA(+R),OPA(-R)にフィードバックしている。 Further, the differential feedback systems DFN (+ F), DFN (−F), DFN (−R), and DFN (+ R) are voltages OUTF (+) and OUTF (−) generated at the input terminals of the speakers F and R, respectively. ) [OUTF (+) − OUTF (−)], [OUTF (−) − OUTF (+)] and the voltage difference between the voltages OUTR (+) and OUTR (−) [OUTR (+) − OUTR (-)], [OUTR (-)-OUTR (+)] are detected, and the respective detection results are detected as SEPP circuits OPA (+ F), OPA (-F), OPA (+ R), OPA (-R) Have feedback.
かかるフィードバックにより、図2(a)に示したBTL駆動の際に、直列接続されたスピーカF,Rの夫々の入力端子間に掛かる電圧〔OUTF(+)−OUTF(-)〕,〔OUT(R+)−OUTR(-)〕をバイアス調整することを可能にし、また、図2(b)に示したBTL駆動の際にも、スピーカFの入力端子間に掛かる電圧〔OUTF(+)−OUTF(-)〕と、スピーカRの入力端子間に掛かる電圧〔OUT(R+)−OUTR(-)〕とをバイアス調整することを可能にしている。 With this feedback, the voltages [OUTF (+) − OUTF (−)], [OUT () applied between the input terminals of the speakers F and R connected in series during the BTL driving shown in FIG. R +) − OUTR (−)] can be adjusted, and the voltage [OUTF (+) − OUTF] applied between the input terminals of the speaker F also during the BTL driving shown in FIG. (−)] And the voltage [OUT (R +) − OUTR (−)] applied between the input terminals of the speaker R can be adjusted.
以上に説明したように、特許第3459109号公報に記載されている増幅器は、入力信号INF,INRが共に閾値Vref(+),Vref(-)の範囲内の小振幅となるときには、図2(a)に示したように、スピーカF,Rを直列接続させてBTL駆動することで、高効率化を実現し、入力信号INF,INRの少なくとも一方が閾値Vref(+),Vref(-)の範囲を超える大振幅となると、図2(b)に示したように、スピーカF,Rを個別にBTL駆動することで消費電力の低減と高効率化を実現している。この結果、消費電力の低減が可能となっている。 As described above, the amplifier described in Japanese Patent No. 3459109 is shown in FIG. 2 when the input signals INF and INR both have a small amplitude within the range of the thresholds Vref (+) and Vref (−). As shown in a), the speakers F and R are connected in series and driven by BTL to achieve high efficiency, and at least one of the input signals INF and INR has the threshold values Vref (+) and Vref (-). When the amplitude exceeds the range, as shown in FIG. 2B, the speakers F and R are individually BTL-driven to reduce power consumption and increase efficiency. As a result, power consumption can be reduced.
次に、特許第3459192号公報に記載されている増幅器は、基本的には図1及び図2に示した増幅器と同様の構成を有しており、スイッチSWCがオフ又はオンに切り替わる際、スピーカF,Rに掛かる電圧にいわゆる波形歪みが生じることを防止すべくなされた改良型の増幅器となっている。 Next, the amplifier described in Japanese Patent No. 3459192 basically has the same configuration as the amplifier shown in FIGS. 1 and 2, and when the switch SWC is turned off or on, a speaker is used. This is an improved amplifier designed to prevent so-called waveform distortion from occurring in the voltages applied to F and R.
すなわち、特許第3459192号公報に記載されている増幅器は、図3(a)に模式的に示すように、4個のSEPP回路OPA(+F),OPA(-F),OPA(+R),OPA(-R)と、スイッチSWC,SWF,SWRと、ウィンドウコンパレータCMPとを有し、ウィンドウコンパレータCMPによって検出される入力信号INF,INRの振幅変化に応じて、スピーカF,Rを個別に又は直列接続してBTL駆動するようになっている。 That is, the amplifier described in Japanese Patent No. 3459192 includes four SEPP circuits OPA (+ F), OPA (−F), OPA (+ R) as schematically shown in FIG. , OPA (-R), switches SWC, SWF, SWR, and a window comparator CMP, and the speakers F, R are individually connected in accordance with the amplitude changes of the input signals INF, INR detected by the window comparator CMP. Alternatively, BTL driving is performed by connecting in series.
更に、図3(a)に示すように、SEPP回路OPA(+F)とスピーカFとの間に接続されたホールド部HLDf及び差動演算器Gm1と、SEPP回路OPA(-R)とスピーカRとの間に接続されたホールド部HLDr及び差動演算器Gm2が設けられている。 Further, as shown in FIG. 3A, the hold unit HLDf and the differential operation unit Gm1 connected between the SEPP circuit OPA (+ F) and the speaker F, the SEPP circuit OPA (-R), and the speaker R And a hold unit HLDr and a differential arithmetic unit Gm2 connected to each other.
ここで、ホールド部HLDf,HLDrは、ウィンドウコンパレータCMPの検出出力SWcmdに従って、スピーカF,Rに掛かる共通モード電圧CM1,CM2をサンプルホールドする。 Here, the holding units HLDf and HLDr sample and hold the common mode voltages CM1 and CM2 applied to the speakers F and R according to the detection output SWcmd of the window comparator CMP.
そして、入力信号INF,INRが閾値Vref(+),Vref(-)の範囲を超える大振幅となり、スイッチSWCがオフ(遮断)、スイッチSWFがオン(導通)となることでスピーカF,Rが個別にBTL駆動されるときには、ホールド部HLDfが短絡状態となり、差動演算器Gm1がスピーカFに掛かる共通モード電圧CM1の差分電圧を演算してSEPP回路OPA(+F),OPA(-F)にフィードバックする。 When the input signals INF and INR have large amplitudes exceeding the ranges of the threshold values Vref (+) and Vref (−), the switch SWC is turned off (cut off) and the switch SWF is turned on (conductive), so that the speakers F and R are turned on. When the BTL drive is performed individually, the hold unit HLDf is short-circuited, and the differential calculator Gm1 calculates the differential voltage of the common mode voltage CM1 applied to the speaker F to calculate the SEPP circuits OPA (+ F), OPA (-F). To give feedback.
また、スピーカF,Rが個別にBTL駆動されている状態から直列接続されてBTL駆動される状態へと切り替わる時点(入力信号INF,INRが閾値Vref(+),Vref(-)に対して大振幅から小振幅へと変化する時点)で、ホールド部HLDfがスピーカFに掛かる共通モード電圧CM1をホールド電圧Vcm1Bとしてサンプルホールドし、その後スピーカF,Rが直列接続されてBTL駆動されている間、差動演算器Gm1がホールド電圧Vcm1BとスピーカFに掛かる共通モード電圧CM1との差分電圧を演算してSEPP回路OPA(+F)にフィードバックする。 In addition, when the speakers F and R are individually switched from the BTL driven state to the serially connected BTL driven state (the input signals INF and INR are larger than the threshold values Vref (+) and Vref (−)). While the hold unit HLDf samples and holds the common mode voltage CM1 applied to the speaker F as the hold voltage Vcm1B at the time when the amplitude changes from the amplitude to the small amplitude), the speakers F and R are connected in series and are then BTL-driven. The differential arithmetic unit Gm1 calculates a differential voltage between the hold voltage Vcm1B and the common mode voltage CM1 applied to the speaker F, and feeds it back to the SEPP circuit OPA (+ F).
一方、ホールド部HLDrと差動演算器Gm2も、ホールド部HLDfと差動演算器Gm1と同様の動作をするようになっている。 On the other hand, the hold unit HLDr and the differential arithmetic unit Gm2 operate in the same manner as the hold unit HLDf and the differential arithmetic unit Gm1.
つまり、入力信号INF,INRが閾値Vref(+),Vref(-)の範囲を超える大振幅となり、スイッチSWCがオフ(遮断)、スイッチSWFがオン(導通)となることでスピーカF,Rが個別にBTL駆動されるときには、ホールド部HLDrが短絡状態となり、差動演算器Gm2がスピーカRに掛かる共通モード電圧CM2の差分電圧を演算してSEPP回路OPA(+R),OPA(-R)にフィードバックする。 That is, the input signals INF and INR have large amplitudes exceeding the ranges of the threshold values Vref (+) and Vref (−), the switch SWC is turned off (cut off), and the switch SWF is turned on (conducted). When the BTL drive is performed individually, the hold unit HLDr is short-circuited, and the differential calculator Gm2 calculates the differential voltage of the common mode voltage CM2 applied to the speaker R to calculate the SEPP circuits OPA (+ R), OPA (-R). To give feedback.
また、スピーカF,Rが個別にBTL駆動されている状態から直列接続されてBTL駆動される状態へと切り替わる時点(入力信号INF,INRが閾値Vref(+),Vref(-)に対して大振幅から小振幅へと変化する時点)で、ホールド部HLDrがスピーカRに掛かる共通モード電圧CM2をホールド電圧Vcm2Bとしてサンプルホールドし、その後スピーカF,Rが直列接続されてBTL駆動されている間、差動演算器Gm2がホールド電圧Vcm2BとスピーカRに掛かる共通モード電圧CM2との差分電圧を演算してSEPP回路OPA(-R)にフィードバックする。 In addition, when the speakers F and R are individually switched from the BTL driven state to the serially connected BTL driven state (the input signals INF and INR are larger than the threshold values Vref (+) and Vref (−)). At the time when the amplitude changes from small amplitude to small amplitude), the hold unit HLDe samples and holds the common mode voltage CM2 applied to the speaker R as the hold voltage Vcm2B, and then the speakers F and R are connected in series and BTL driven. The differential calculator Gm2 calculates a differential voltage between the hold voltage Vcm2B and the common mode voltage CM2 applied to the speaker R, and feeds it back to the SEPP circuit OPA (-R).
このように、特許第3459192号公報に記載されている増幅器は、上述の特許第3459109号公報に記載されている増幅器と同様に、入力信号INF,INRの振幅変化に応じて、スピーカF,Rを個別に又は直列接続してBTL駆動することによって消費電力の低減と高効率化を実現し、更に、ホールド部HLDf,HLDrと差動演算器Gm1,Gm2で、共通モード電圧CM1,CM2とホールド電圧Vcm1B,Vcm2Bとの差分をSEPP回路OPA(+F),OPA(-F),OPA(+R),OPA(-R)に対してフィードバックすることにより、スピーカF,Rの各入力端子間に掛かる電圧〔OUT(F+)−OUT(F-)〕,〔OUT(R+)−OUT(R-〕をバイアス調整し、いわゆる波形歪みを低減するようにしている。 As described above, the amplifier described in Japanese Patent No. 3459192 is similar to the amplifier described in Japanese Patent No. 3459109, and the speakers F and R correspond to the amplitude changes of the input signals INF and INR. The BTL drive is performed individually or in series to reduce the power consumption and increase the efficiency. Further, the hold units HLDf and HLDr and the differential arithmetic units Gm1 and Gm2 hold the common mode voltages CM1 and CM2 together. The difference between the voltages Vcm1B and Vcm2B is fed back to the SEPP circuits OPA (+ F), OPA (-F), OPA (+ R), and OPA (-R), thereby connecting the input terminals of the speakers F and R The voltages [OUT (F +) − OUT (F−)] and [OUT (R +) − OUT (R−)] applied to the signal are bias-adjusted to reduce so-called waveform distortion.
ところで、上述したように4個のSEPP回路(B級プッシプル回路)を備えてBTL駆動を行う従来の増幅器は、同一波形の入力信号INF,INRが同位相で入力された場合に最大の効率を得ることができ、更に、負荷F,Rの各入力端子間に掛かる電圧〔OUT(F+)−OUT(F-)〕,〔OUT(R+)−OUT(R-〕に生じる波形歪みを低減することとしている。 By the way, as described above, a conventional amplifier that includes four SEPP circuits (class B push-pull circuit) and performs BTL driving has the highest efficiency when input signals INF and INR having the same waveform are input in the same phase. Furthermore, the waveform distortion generated in the voltages [OUT (F +) − OUT (F−)] and [OUT (R +) − OUT (R−)] applied between the input terminals of the loads F and R can be reduced. I am going to do that.
ところが、不可避的又は必要性の有無にかかわらず、同一波形であっても互いに位相がズレている入力信号INF,INRが入力されると、その波形歪み低減効果が得られなくなり、負荷F,Rの各入力端子間に掛かる電圧〔OUT(F+)−OUT(F-)〕,〔OUT(R+)−OUT(R-〕に波形歪みが増加して、雑音源となるという問題があった。 However, regardless of whether it is unavoidable or necessary, if input signals INF and INR that are out of phase with each other even if they are the same waveform, the effect of reducing the waveform distortion cannot be obtained, and the loads F and R There is a problem that the waveform distortion increases in the voltages [OUT (F +) − OUT (F−)] and [OUT (R +) − OUT (R−)] applied between the respective input terminals, resulting in a noise source.
より具体的に述べれば、波形歪みに対する改善がなされている特許第3459192号公報に記載の増幅器(図3参照)の場合、図3(b)に示すように、閾値Vref(+),Vref(-)を超える大振幅の入力信号INF,INRに位相ズレがあると、負荷Fに掛かる電圧OUTF(+),OUTF(-)に大きな変化が発生するため、負荷Fの入力端子間に掛かる電圧〔OUT(F+)−OUT(F-)〕に波形歪みが増加して雑音源となる。また、図3(c)に示すように、負荷Rに掛かる電圧OUTR(+),OUTR(-)にも大きな変化が発生し、負荷Rの入力端子間に掛かる電圧〔OUT(F+)−OUT(F-)〕にも波形歪みが増加して雑音源となる。 More specifically, in the case of the amplifier (see FIG. 3) described in Japanese Patent No. 3459192, which has been improved with respect to waveform distortion, as shown in FIG. 3B, threshold values Vref (+), Vref ( If there is a phase shift in the input signals INF and INR with large amplitude exceeding-), a large change occurs in the voltages OUTF (+) and OUTF (-) applied to the load F, so that the voltage applied between the input terminals of the load F Waveform distortion increases in [OUT (F +) − OUT (F−)] and becomes a noise source. Also, as shown in FIG. 3C, a large change occurs in the voltages OUTR (+) and OUTR (−) applied to the load R, and the voltage [OUT (F +) − OUT applied between the input terminals of the load R is also increased. (F-)] also increases the waveform distortion and becomes a noise source.
本発明はこのような従来の問題に鑑みてなされたものであり、B級プッシプル回路によって負荷をBTL駆動する増幅器であって、位相差を有する入力信号に基づいて増幅動作する場合でも波形歪みを抑制することが可能な増幅器を提供することを目的とする。 The present invention has been made in view of such a conventional problem, and is an amplifier that performs BTL driving of a load by a class B push-pull circuit, and a waveform distortion is caused even when an amplification operation is performed based on an input signal having a phase difference. An object is to provide an amplifier capable of being suppressed.
請求項1に記載の発明は、第1の入力信号を増幅して第1の負荷を駆動する第1の非反転増幅器及び反転増幅器で形成された第1のBTL型プッシュプル回路と、第2の入力信号を増幅して第2の負荷を駆動する第2の非反転増幅器及び反転増幅器で形成された第2のBTL型プッシュプル回路と、前記第1,第2の入力信号が共に所定の閾値の範囲内となる小振幅のときには、前記第1,第2の負荷を直列接続させて前記第1の非反転増幅器と第2の反転増幅器とにより駆動させ、前記第1,第2の入力信号の少なくとも一方が前記閾値を超える大振幅のときには、前記第1の負荷と第2の負荷との接続を遮断して前記第1,第2のBTL型プッシュプル回路により駆動させる切替え手段と、を有する増幅器であって、前記第1,第2の入力信号の少なくとも一方が前記所定の閾値を超える大振幅のとき、前記閾値を限度に前記第1の入力信号から切り出した第1の補正信号を前記第1の非反転増幅器及び反転増幅器にフィードフォワードして前記第1の入力信号との差動増幅を行わせる第1の補正信号生成手段と、前記第1,第2の入力信号の少なくとも一方が前記所定の閾値を超える大振幅のとき、前記閾値を限度に前記第2の入力信号から切り出した第2の補正信号を前記第2の非反転増幅器及び反転増幅器にフィードフォワードして前記第2の入力信号との差動増幅を行わせる第2の補正信号生成手段と、を具備することを特徴とする。 According to the first aspect of the present invention, a first BTL type push-pull circuit formed of a first non-inverting amplifier and an inverting amplifier for amplifying a first input signal and driving a first load, A second BTL type push-pull circuit formed of a second non-inverting amplifier and an inverting amplifier for amplifying the input signal to drive the second load, and the first and second input signals are both predetermined. When the amplitude is within a threshold range, the first and second loads are connected in series and driven by the first non-inverting amplifier and the second inverting amplifier, and the first and second inputs are connected. When at least one of the signals has a large amplitude exceeding the threshold value, switching means for disconnecting the connection between the first load and the second load and driving the first and second BTL type push-pull circuits; An amplifier having the first and second inputs. When at least one of the signals has a large amplitude exceeding the predetermined threshold, the first correction signal cut out from the first input signal with the threshold as a limit is fed forward to the first non-inverting amplifier and the inverting amplifier. First correction signal generating means for performing differential amplification with the first input signal, and when at least one of the first and second input signals has a large amplitude exceeding the predetermined threshold, the threshold value A second correction signal cut out from the second input signal with a limit of 2 is fed forward to the second non-inverting amplifier and the inverting amplifier to perform differential amplification with the second input signal. Correction signal generating means.
本発明の好適な実施形態について図4を参照して説明する。図4(a)は、本実施形態の増幅器の構成を表したブロック図である。 A preferred embodiment of the present invention will be described with reference to FIG. FIG. 4A is a block diagram showing the configuration of the amplifier of this embodiment.
図4(a)において、この増幅器は、非反転増幅器であるSEPP回路OPA(+F),OPA(+R)と、反転増幅器であるSEPP回路OPA(-F),OPA(-R)と、第1,第2の補正信号生成部1,2と、レベル判断部3と、SEPP回路OPA(-F),OPA(+R)の出力端子間に接続された切替え部SWCとを有し、SEPP回路OPA(+F),OPA(-F)の出力端子間とSEPP回路OPA(+R),OPA(-R)の出力端子間に接続されるスピーカ等の負荷F,Rを、入力信号INF,INRに基づいて駆動する。
In FIG. 4A, this amplifier includes SEPP circuits OPA (+ F) and OPA (+ R) that are non-inverting amplifiers, SEPP circuits OPA (−F) and OPA (−R) that are inverting amplifiers, First and second correction
更に、図示していないが、SEPP回路OPA(+F),OPA(-F),OPA(+R),OPA(-R)には、負荷F,Rを駆動する際の動作点(直流負荷線と交流負荷線との交点電圧)を設定するためのバイアス回路が設けられており、各々のバイアス回路によって無信号時(入力信号INF,INRが入力されないとき)における出力電圧OUTF(+),OUTF(-),OUTR(+),OUTR(-)が電源電圧Vccの2分の1となるように構成されている。 Further, although not shown in the drawing, the SEPP circuits OPA (+ F), OPA (-F), OPA (+ R), and OPA (-R) have operating points (DC loads) when driving the loads F and R. Bias circuit for setting the intersection voltage of the line and the AC load line), and the output voltage OUTF (+) when no signal is input (when the input signals INF and INR are not input) by each bias circuit. OUTF (−), OUTR (+), and OUTR (−) are configured to be one half of the power supply voltage Vcc.
レベル判断部3は、入力信号INF,INRの振幅が所定の閾値TH,TLの範囲内にあるか否か判断し、その判断結果を示す切替制御信号SWcmdによってSEPP回路OPA(-F),OPA(+R)と切替え部SWCと補正信号生成部1,2を制御する。
The level determination unit 3 determines whether or not the amplitudes of the input signals INF and INR are within the predetermined threshold values TH and TL, and the SEPP circuits OPA (-F) and OPA according to the switching control signal SWcmd indicating the determination result. (+ R), the switching unit SWC, and the correction
すなわち、次式(1)で表されるように、入力される入力信号INF,INRの動作点電圧Vbiasを中心として、閾値THが正極側の所定電圧、閾値TLが負極側の所定電圧に決められている。そして、入力信号INF,INRが共に閾値TH,TLの範囲内となる小振幅のときには、第1の判断結果を示す例えば論理“L”となる切替制御信号SWcmdを出力し、また、入力信号INF,INRの少なくとも一方が閾値TH,TLの範囲を超える大振幅となるときには、第2の判断結果を示す例えば論理“H”となる切替制御信号SWcmdを出力する。 That is, as expressed by the following equation (1), the threshold TH is determined to be a predetermined voltage on the positive side and the threshold TL is determined to be a predetermined voltage on the negative side around the operating point voltage Vbias of the input signals INF and INR inputted. It has been. When the input signals INF and INR both have a small amplitude within the range of the thresholds TH and TL, a switching control signal SWcmd that is, for example, logic “L” indicating the first determination result is output, and the input signal INF , INR, when the amplitude exceeds a range of the thresholds TH, TL, a switching control signal SWcmd that is, for example, logic “H” indicating the second determination result is output.
切替え部SWCは、切替制御信号SWcmdが第1の判断結果を示している期間(以下「第1期間」と称する)τ1においてオン(導通)の状態、第2の判断結果を示している期間(以下「第2期間」と称する)τ2においてオフ(遮断)の状態に切り替わる。
The switching unit SWC is in an ON (conducting) state during the period (hereinafter referred to as “first period”) τ1 when the switching control signal SWcmd indicates the first determination result, and the period (second period) indicating the second determination result ( In the following, referred to as “second period”)
そして、第1期間τ1において切替え部SWCがオン(導通)となると、図4(b)に示すように、負荷F,Rを直列接続させ、SEPP回路OPA(+F),OPA(-R)により負荷F,Rを駆動するBTL型PP回路を生じさせる。一方、第2期間において切替え部SWCがオフ(遮断)となると、図4(c)に示すように、負荷F,Rを電気的に切り離し、SEPP回路OPA(+F),OPA(-F)により負荷Fを駆動するBTL型PP回路と、SEPP回路OPA(+R),OPA(-R)により負荷Rを駆動するBTL型PP回路とを生じさせる。 Then, when the switching unit SWC is turned on (conductive) in the first period τ1, the loads F and R are connected in series as shown in FIG. 4B, and the SEPP circuits OPA (+ F) and OPA (−R) are connected. Thus, a BTL type PP circuit for driving the loads F and R is generated. On the other hand, when the switching unit SWC is turned off (cut off) in the second period, as shown in FIG. 4C, the loads F and R are electrically disconnected, and the SEPP circuits OPA (+ F) and OPA (−F) Thus, a BTL type PP circuit that drives the load F and a BTL type PP circuit that drives the load R by the SEPP circuits OPA (+ R) and OPA (−R) are generated.
SEPP回路OPA(-F)は、第1期間τ1において、SEPP回路OPA(-F)は負荷F,R側から見たときのインピーダンスが極めて高くなり、図4(b)に示したように、実質的に取り除かれたのと等価となって、増幅動作に寄与しなくなる。一方、第2期間τ2において、SEPP回路OPA(-F)は、反転増幅器としての本来の機能を発揮し、図4(b)に示すように、SEPP回路OPA(+F)と共に負荷Fを駆動する。 In the first period τ1, the SEPP circuit OPA (-F) has an extremely high impedance when viewed from the load F, R side, as shown in FIG. It becomes substantially equivalent to being removed and does not contribute to the amplification operation. On the other hand, in the second period τ2, the SEPP circuit OPA (−F) performs its original function as an inverting amplifier, and drives the load F together with the SEPP circuit OPA (+ F) as shown in FIG. To do.
SEPP回路OPA(+R)は、第1期間τ1では、図4(b)に示すように、バッファアンプとしての機能を発揮し、負荷F,Rに流れる電流If,Irに差が生じた場合に、その差電流(If−Ir)をグランド側へ廃棄することで、不要な電流に起因するトラブルの発生を防止する。一方、第2期間τ2において、SEPP回路OPA(+R)は、非反転増幅器としての本来の機能を発揮し、図4(c)に示すように、SEPP回路OPA(-R)と共に負荷Rを駆動する。 In the first period τ1, the SEPP circuit OPA (+ R) functions as a buffer amplifier as shown in FIG. 4B, and there is a difference between the currents If and Ir flowing through the loads F and R. In addition, by discarding the difference current (If−Ir) to the ground side, troubles caused by unnecessary current can be prevented. On the other hand, in the second period τ2, the SEPP circuit OPA (+ R) exhibits its original function as a non-inverting amplifier, and as shown in FIG. 4C, the load R is applied together with the SEPP circuit OPA (−R). To drive.
第1の補正信号生成部1は、入力信号INF,INRが共に閾値TH,TLの範囲内の小振幅となる第1期間τ1では、補正信号Vfcmのレベルを上述の動作点電圧Vbiasと同じレベルにして出力する(別言すれば、実質的に補正信号Vfcmのレベルを0にする)。
The first correction
更に、第1の補正信号生成部1は、入力信号INF,INRの少なくとも一方が閾値TH,TLを超える大振幅となる第2期間τ2において、閾値THを上限値、閾値TLを下限値として、閾値TH,TLの範囲内の入力信号INFを切り出し、更にその切り出した信号成分INFFを所定の倍率αでレベル調整することで、補正信号Vfcmを生成して出力する。
Further, the first
すなわち、第1の補正信号生成部1は、切替制御信号SWcmdによって第2期間τ2が示されている間、次式(2-a)で表されるように入力信号INFの振幅が動作点電圧Vbiasと閾値THの範囲内となるときには、入力信号INFをα倍することで補正信号Vfcmを生成し、次式(2-b)で表されるように入力信号INFの振幅が閾値THを超える大振幅となるときには、閾値THと等しいレベルに切り出した信号成分INFFをα倍することで補正信号Vfcmを生成し、次式(2-c)で表されるように入力信号INFの振幅が動作点電圧Vbiasと閾値TLの範囲内となるときには、入力信号INFをα倍することで補正信号Vfcmを生成し、次式(2-d)で表されるように入力信号INFの振幅が閾値TLを超える大振幅となるときには、閾値TLと等しいレベルに切り出した信号成分INFFをα倍することで補正信号Vfcmを生成する。そして、第2期間τ2の開始から終了時点までの間、補正信号Vfcmを生成して出力する。
That is, the first
なお、倍率αは、予め可変調整しておくようになっており、一例として、0.5に調整されるようになっている。 The magnification α is variably adjusted in advance, and is adjusted to 0.5 as an example.
このように、第1期間τ1において、第1の補正信号生成部1から実質的にレベル0となる補正信号Vfcmが出力されると、図4(b)に示したように、負荷F,Rを駆動することとなったSEPP回路OPA(+F),OPA(-R)のうちのSEPP回路OPA(+F)が、その補正信号Vfcm(レベル0)と入力信号INFとの差分演算をして増幅することによって、出力電圧OUTF(+)を出力することとなる。
In this way, when the correction signal Vfcm that is substantially level 0 is output from the first correction
また、第2期間τ2において、第1の補正信号生成部1からα×INFFで表されるレベルの補正信号Vfcmが出力されると、図4(c)に示したように、負荷Fを駆動することとなったSEPP回路OPA(+F),OPA(-F)が、その補正信号Vfcm(レベルα×INFF)と入力信号INFとの差分演算をして増幅することによって、出力電圧OUTF(+),OUTF(-)を出力することとなる。
Further, when the correction signal Vfcm having a level represented by α × INFF is output from the first correction
次に、第2の補正信号生成部2は、第1の補正信号生成部1と同様の処理を行うことによって、補正信号Vrcmを出力する。ただし、第2の補正信号生成部2では、補正信号Vfcmとは逆極性の補正信号Vrcmを生成して出力する
すなわち、第2の補正信号生成部2は、入力信号INF,INRが共に閾値TH,TLの範囲内の小振幅となる第1期間τ1では、補正信号Vrcmのレベルを上述の動作点電圧Vbiasと同じレベルにして出力する(別言すれば、実質的に補正信号Vrcmのレベルを0にする)。
Next, the second correction
更に、第2の補正信号生成部2は、入力信号INF,INRの少なくとも一方が閾値TH,TLを超える大振幅となる第2期間τ2において、閾値THを上限値、閾値TLを下限値として、閾値TH,TLの範囲内の入力信号INRを切り出し、更にその切り出した信号成分INRRを所定の倍率−αでレベル調整することで、補正信号Vrcmを生成して出力する。
Further, the second
すなわち、第2の補正信号生成部2は、切替制御信号SWcmdによって第2期間τ2が示されている間、次式(3-a)で表されるように入力信号INRの振幅が動作点電圧Vbiasと閾値THの範囲内となるときには、入力信号INRを−α倍することで補正信号Vrcmを生成し、次式(3-b)で表されるように入力信号INRの振幅が閾値THを超える大振幅となるときには、閾値THと等しいレベルに切り出した信号成分INRRを−α倍することで補正信号Vrcmを生成し、次式(3-c)で表されるように入力信号INRの振幅が動作点電圧Vbiasと閾値TLの範囲内となるときには、入力信号INRを−α倍することで補正信号Vrcmを生成し、次式(3-d)で表されるように入力信号INRの振幅が閾値TLを超える大振幅となるときには、閾値TLと等しいレベルに切り出した信号成分INRRを−α倍することで補正信号Vrcmを生成する。そして、第2期間τ2の開始から終了時点までの間、補正信号Vrcmを生成して出力する。
That is, the second
このように、第1期間τ1において、第2の補正信号生成部2から実質的にレベル0となる補正信号Vrcmが出力されると、図4(b)に示したように、負荷F,Rを駆動することとなったSEPP回路OPA(+F),OPA(-R)のうちのSEPP回路OPA(-R)が、その補正信号Vrcm(レベル0)と入力信号INRとの差分演算をして増幅することによって、出力電圧OUTR(-)を出力することとなる。
In this way, when the correction signal Vrcm that is substantially at
また、第2期間τ2において、第2の補正信号生成部2から−α×INRRで表されるレベルの補正信号Vrcmが出力されると、図4(c)に示したように、負荷Rを駆動することとなったSEPP回路OPA(+R),OPA(-R)が、その補正信号Vrcm(レベル−α×INRR)と入力信号INRとの差分演算をして増幅することによって、出力電圧OUTR(+),OUTR(-)を出力することとなる。
In addition, when the correction signal Vrcm having a level represented by −α × INRR is output from the second correction
次に、本実施形態の増幅器の動作について、図5乃至図8を参照して説明する。図5と図6は、同一波形で小振幅の入力信号INF,INRが同位相で入力された場合と、位相ズレをもって入力された場合の動作について説明するための波形図、図7と図8は、同一波形で大振幅の入力信号INF,INRが同位相で入力された場合と、位相ズレをもって入力された場合の動作について説明するための波形図である。 Next, the operation of the amplifier of this embodiment will be described with reference to FIGS. 5 and 6 are waveform diagrams for explaining the operation when the input signals INF and INR having the same waveform and the small amplitude are input in the same phase and when they are input with a phase shift, FIGS. 7 and 8. These are waveform diagrams for explaining the operation when input signals INF and INR having the same waveform and large amplitude are input in the same phase and when they are input with a phase shift.
まず、図5(a)(g)に示すように、同位相の入力信号INF,INRが閾値TH,TLの範囲内の小振幅のときには、図5(f)(l)に示すように第1期間τ1だけを示す例えば論理“L”となる切替制御信号SWcmdがレベル判断部部3から出力される。これにより、図4(b)に示したように、SEPP回路OPA(+F),OPA(-R)によって負荷F,RをBTL駆動するようになり、更に図5(e)(k)に示すように、補正信号生成部1,2で生成される補正信号Vfcm,Vrcmのレベルが実質的に0となる。この結果、SEPP回路OPA(+F)からは、入力信号INFと同位相の出力電圧OUTF(+)が出力され、SEPP回路OPA(-R)からは、入力信号INRと逆位相の出力電圧OUTR(-)が出力され、負荷F,Rの接続点の電圧OUTF(-),OUTR(+)すなわち共通モード電圧は、図5(c)(i)に示すように、一定電圧(Vcc/2)に維持される。そして、図5(d)(j)に示すように、負荷Fの入力端子間に波形歪みの無い電圧〔OUTF(+)−OUTF(-)〕が掛かり、負荷Rの入力端子間にも波形歪みの無い電圧〔OUTR(+)−OUTR(-)〕が掛かることとなって、いわゆる波形歪みを生じない出力電圧で負荷F,Rを駆動する。
First, as shown in FIGS. 5 (a) and 5 (g), when the in-phase input signals INF and INR have a small amplitude within the range of the thresholds TH and TL, as shown in FIGS. For example, a switching control signal SWcmd having a logic “L” indicating only one
このように、同位相の入力信号INF,INRが閾値TH,TLの範囲内の小振幅となって継続しているときには、入力信号INF,INRの振幅変化に従って負荷F,Rを駆動することができる。 As described above, when the input signals INF and INR having the same phase continue with a small amplitude within the range of the thresholds TH and TL, the loads F and R can be driven in accordance with the amplitude change of the input signals INF and INR. it can.
次に、図6(a)(g)に示すように、入力信号INF,INRが閾値TH,TLの範囲内の小振幅であって互いに位相がずれているときには、図6(f)(l)に示すように第1期間τ1だけを示す例えば論理“L”となる切替制御信号SWcmdがレベル判断部部3から出力される。これにより、図4(b)に示したように、SEPP回路OPA(+F),OPA(-R)によって負荷F,RをBTL駆動するようになり、更に図6(e)(k)に示すように、補正信号生成部1,2で生成される補正信号Vfcm,Vrcmのレベルが実質的に0となる。この結果、SEPP回路OPA(+F)からは、入力信号INFと同位相の出力電圧OUTF(+)が出力され、SEPP回路OPA(-R)からは、入力信号INRと逆位相の出力電圧OUTR(-)が出力され、負荷F,Rの接続点の電圧OUTF(-),OUTR(+)すなわち共通モード電圧は、図6(c)(i)に示すように、一定電圧(Vcc/2)に維持される。そして、図6(d)(j)に示すように、負荷Fの入力端子間に波形歪みの無い電圧〔OUTF(+)−OUTF(-)〕が掛かり、負荷Rの入力端子間にも波形歪みの無い電圧〔OUTR(+)−OUTR(-)〕が掛かることとなって、負荷F,Rを駆動する。
Next, as shown in FIGS. 6 (a) and 6 (g), when the input signals INF and INR have a small amplitude within the range of the thresholds TH and TL and are out of phase with each other, FIG. 6 (f) (l ), For example, a switching control signal SWcmd having a logic “L” indicating only the first period τ1 is output from the level determination unit 3. As a result, as shown in FIG. 4 (b), the loads F and R are BTL driven by the SEPP circuits OPA (+ F) and OPA (-R), and further shown in FIGS. 6 (e) and (k). As shown, the levels of the correction signals Vfcm and Vrcm generated by the
このように、入力信号INF,INRが閾値TH,TLの範囲内の小振幅となっているときには、互いに位相ズレを有していても、入力信号INF,INRの振幅変化に従って、いわゆる波形歪みを生じない出力電圧で負荷F,Rを駆動することができる。 Thus, when the input signals INF and INR have a small amplitude within the range of the thresholds TH and TL, so-called waveform distortion is caused in accordance with the amplitude change of the input signals INF and INR even if they have a phase shift. The loads F and R can be driven with an output voltage that does not occur.
次に、図7(a)(g)に示すように、入力信号INF,INRが閾値TH,TLの範囲を超える大振幅であって同位相で入力する場合には、図7(f)(l)に示すように、切替制御信号SWcmdは、入力信号INF,INRが閾値TH,TLの範囲内となっているときには第1期間τ1を示す例えば論理“L”、閾値TH,TLの範囲を超えるときには第2期間τ2を示す例えば論理“H”となって変化する。 Next, as shown in FIGS. 7 (a) and 7 (g), when the input signals INF and INR have a large amplitude exceeding the ranges of the thresholds TH and TL and are input in the same phase, FIG. As shown in (l), the switching control signal SWcmd indicates, for example, a logic “L” indicating the first period τ1 and the ranges of the thresholds TH and TL when the input signals INF and INR are within the ranges of the thresholds TH and TL. When it exceeds, it changes to, for example, logic “H” indicating the second period τ2.
そして、第1期間τ1のときには、図4(b)に示したように、SEPP回路OPA(+F),OPA(-R)が負荷F,RをBTL駆動し、第2期間τ2のときには、図4(c)に示したように、SEPP回路OPA(+F),OPA(-F)が負荷FをBTL駆動し、且つSEPP回路OPA(+R),OPA(-R)が負荷RをBTL駆動するようになる。 In the first period τ1, as shown in FIG. 4B, the SEPP circuits OPA (+ F) and OPA (−R) drive the loads F and R by BTL, and in the second period τ2, As shown in FIG. 4C, the SEPP circuits OPA (+ F) and OPA (−F) drive the load F by BTL, and the SEPP circuits OPA (+ R) and OPA (−R) control the load R. BTL driving is started.
更に、第1期間τ1のときには、図4(b)に示した補正信号生成部1,2で生成される補正信号Vfcm,Vrcmが共に、図7(a)(h)に示すように実質的に0となるため、SEPP回路OPA(+F),OPA(-R)の出力電圧OUTF(+),OUTR(-)が共に、図7(a)(h)に示すように入力信号INF,INRの振幅の変化に従って変化する。
Further, during the first period τ1, both the correction signals Vfcm and Vrcm generated by the
一方、第2期間τ2のときには、図4(c)に示した補正信号生成部1,2で生成される補正信号Vfcm,Vrcmが、図7(e)(h)に示すように矩形波状に変化することとなり、その結果、図7(b)(c)(h)(i)に示すように、SEPP回路OPA(+F),OPA(-F)からは、補正信号Vfcmと入力信号INFとの差分電圧を増幅した出力電圧OUTF(+),OUTF(-)が出力され、SEPP回路OPA(+R),OPA(-R)からは、補正信号Vrcmと入力信号INRとの差分電圧を増幅した出力電圧OUTR(+),OUTR(-)が出力されることとなる。
On the other hand, during the second period τ2, the correction signals Vfcm and Vrcm generated by the
こうして、夫々の出力電圧OUTF(+),OUTF(-),OUTR(+),OUTR(-)が補正信号Vfcm,Vrcmによってレベル補正されることとなると、図7(d)に示すように、第2期間τ2において負荷Fの入力端子間に掛かる電圧〔OUTF(+)−OUTF(-)〕には波形歪みが発生せず、且つ図7(j)に示すように、第2期間τ2において負荷Rの入力端子間に掛かる電圧〔OUTR(+)−OUTR(-)〕にも波形歪みが発生しなくなり、更に、第1期間τ1と第2期間τ2との切り替わり時点においても、各々の電圧〔OUTF(+)−OUTF(-)〕,〔OUTR(+)−OUTR(-)〕には波形歪みが発生しない。 Thus, when the respective output voltages OUTF (+), OUTF (−), OUTR (+), OUTR (−) are level-corrected by the correction signals Vfcm and Vrcm, as shown in FIG. No waveform distortion occurs in the voltage [OUTF (+) − OUTF (−)] applied between the input terminals of the load F in the second period τ2, and in the second period τ2, as shown in FIG. Waveform distortion does not occur in the voltage [OUTR (+) − OUTR (−)] applied between the input terminals of the load R, and each voltage is also changed at the time of switching between the first period τ1 and the second period τ2. No waveform distortion occurs in [OUTF (+) − OUTF (−)] and [OUTR (+) − OUTR (−)].
このように、入力信号INF,INRが閾値TH,TLの範囲を超える大振幅であって同位相で入力するときには、補正信号生成部1,2で生成される補正信号Vfcm,VrcmがSEPP回路OPA(+F),OPA(-F),OPA(+R),OPA(-R)にフィードフォワードされることで、負荷F,Rの各入力端子間に掛かる電圧〔OUTF(+)−OUTF(-)〕,〔OUTR(+)−OUTR(-)〕に波形歪みを生じさせないようにすることが可能となっている。
As described above, when the input signals INF and INR have a large amplitude exceeding the ranges of the threshold values TH and TL and are input in the same phase, the correction signals Vfcm and Vrcm generated by the
次に、図8(a)(g)に示すように、入力信号INF,INRが閾値TH,TLの範囲を超える大振幅であって互いに位相ズレを有している場合には、図8(f)(l)に示すように、切替制御信号SWcmdは、入力信号INF,INRが共に閾値TH,TLの範囲内となっているときには第1期間τ1を示す例えば論理“L”となり、入力信号INF,INRの少なくとも一方が閾値TH,TLを超える大振幅となるときには第2期間τ2を示す例えば論理“H”となる。
Next, as shown in FIGS. 8 (a) and 8 (g), when the input signals INF and INR have large amplitudes exceeding the ranges of the thresholds TH and TL and have a phase shift, FIG. f) As shown in (l), the switching control signal SWcmd becomes, for example, logic “L” indicating the first period τ1 when the input signals INF and INR are both within the threshold values TH and TL. When at least one of INF and INR has a large amplitude exceeding the thresholds TH and TL, for example, logic “H” indicating the
そして、第1期間τ1のときには、図4(b)に示したように、SEPP回路OPA(+F),OPA(-R)が負荷F,RをBTL駆動し、第2期間τ2のときには、図4(c)に示したように、SEPP回路OPA(+F),OPA(-F)が負荷FをBTL駆動し、且つSEPP回路OPA(+R),OPA(-R)が負荷RをBTL駆動するようになる。 In the first period τ1, as shown in FIG. 4B, the SEPP circuits OPA (+ F) and OPA (−R) drive the loads F and R by BTL, and in the second period τ2, As shown in FIG. 4C, the SEPP circuits OPA (+ F) and OPA (−F) drive the load F by BTL, and the SEPP circuits OPA (+ R) and OPA (−R) control the load R. BTL driving is started.
更に、第1期間τ1では、図4(b)に示した補正信号生成部1,2の補正信号Vfcm,Vrcmが実質的に0となるため、SEPP回路OPA(+F),OPA(-R)からは、図8(b)(h)に示すように、入力信号INF,INRに従って変化する出力電圧OUTF(+),OUTR(-)が出力され、第2期間τ2では、図4(c)に示した補正信号生成部1,2から出力される補正信号Vfcm,Vrcmによってレベル調整された出力電圧OUTF(+),OUTF(-),OUTR(+),OUTR(-)が、図8(b)(c)に示すように、SEPP回路OPA(+F),OPA(-F),OPA(+R),OPA(-R)から出力される。
Further, in the first period τ1, since the correction signals Vfcm and Vrcm of the
ここで、図(a)(e)(f)に示すように、入力信号INF,INRに位相ズレが生じているために、同位相のときと較べて第2期間τ2が時間的に長くなると、補正信号生成部1が、その長くなった第2期間τ2内において、入力信号INFのみを切り出して補正信号Vfcmを生成し、更に、図(g)(k)(l)に示すように、補正信号生成部2が、その長くなった第2期間τ2内において、入力信号INRのみを切り出して補正信号Vrcmを生成する。したがって、補正信号Vfcmには入力信号INRの信号成分が含まれず、補正信号Vrcmには入力信号INFの信号成分が含まれなくなる。
Here, as shown in FIGS. 4A, 4E, and 5F, when the second period τ2 becomes longer than that in the same phase because the input signals INF and INR have a phase shift. Then, the
そして、第2期間τ2では、図4(c)に示したように、SEPP回路OPA(+F),OPA(-F)が、入力信号INRの信号成分を含まない補正信号Vfcmと入力信号INFとの差分電圧を増幅することで、図8(b)(c)に示すようにレベル調整を施した出力電圧OUTF(+),OUTF(-)を出力し、更に、SEPP回路OPA(+R),OPA(-R)が、入力信号INFの信号成分を含まない補正信号Vrcmと入力信号INRとの差分電圧を増幅することで、図8(h)(i)に示すようにレベル調整を施した出力電圧OUTR(+),OUTR(-)を出力する。 In the second period τ2, as shown in FIG. 4 (c), the SEPP circuits OPA (+ F) and OPA (−F) do not include the signal component of the input signal INR and the input signal INF. Are output to output voltages OUTF (+) and OUTF (−) that have been subjected to level adjustment as shown in FIGS. 8B and 8C. Further, the SEPP circuit OPA (+ R ), OPA (-R) amplifies the differential voltage between the correction signal Vrcm and the input signal INR that do not include the signal component of the input signal INF, thereby adjusting the level as shown in FIG. 8 (h) (i). The applied output voltages OUTR (+) and OUTR (-) are output.
このように、位相ズレを有する入力信号INF,INRによって第2期間τ2が長くなった場合でも、その第2期間τ2の全時間幅において、補正信号Vfcm,VrcmがSEPP回路OPA(+F),OPA(-F),OPA(+R),OPA(-R)にフィードフォワードされ、更に補正信号Vfcmには入力信号INRの信号成分が含まれず、補正信号Vrcmには入力信号INFの信号成分が含まれないため、負荷F,Rの夫々の入力端子間に掛かる電圧〔OUTF(+)−OUTF(-)〕,〔OUTR(+)−OUTR(-)〕に波形歪みが生じない。 As described above, even when the second period τ2 becomes longer due to the input signals INF and INR having phase shifts, the correction signals Vfcm and Vrcm are applied to the SEPP circuit OPA (+ F), the entire time width of the second period τ2. The signal is fed forward to OPA (-F), OPA (+ R), OPA (-R), and the correction signal Vfcm does not include the signal component of the input signal INR, and the correction signal Vrcm includes the signal component of the input signal INF. Since it is not included, waveform distortion does not occur in the voltages [OUTF (+) − OUTF (−)] and [OUTR (+) − OUTR (−)] applied between the input terminals of the loads F and R.
以上説明したように、本実施形態の増幅器によれば、位相ズレを有し閾値TH,TLの範囲を超える大振幅の入力信号INF,INRが入力された場合に、第2期間τ2において、図4(c)に示したSEPP回路OPA(+F),OPA(-F)に入力される入力信号INFから切り出した補正信号Vfcmに基づいてSEPP回路OPA(+F),OPA(-F)をフィードフォワードすることで、その出力電圧OUTF(+),OUTF(-)のレベル調整を行い、更に、SEPP回路OPA(+R),OPA(-R)に入力される入力信号INRから切り出した補正信号Vrcmに基づいてSEPP回路OPA(+R),OPA(-R)をフィードフォワードすることで、その出力電圧OUTR(+),OUTR(-)のレベル調整を行うので、負荷F,Rの夫々の入力端子間に掛かる電圧〔OUTF(+)−OUTF(-)〕,〔OUTR(+)−OUTR(-)〕に波形歪みを生じさせないようにすることができる。 As described above, according to the amplifier of the present embodiment, when the large amplitude input signals INF and INR having a phase shift and exceeding the ranges of the thresholds TH and TL are input in the second period τ2, Based on the correction signal Vfcm cut out from the input signal INF input to the SEPP circuits OPA (+ F) and OPA (−F) shown in FIG. 4 (c), the SEPP circuits OPA (+ F) and OPA (−F) are By adjusting the level of the output voltages OUTF (+) and OUTF (−) by feed-forwarding, correction is further cut out from the input signal INR input to the SEPP circuits OPA (+ R) and OPA (−R). By feeding forward the SEPP circuits OPA (+ R) and OPA (−R) based on the signal Vrcm, the levels of the output voltages OUTR (+) and OUTR (−) are adjusted, so that the loads F and R respectively. [OUTF (+)-OUTF (-)], [OU R (+) - OUTR (-)] to be able to prevent causing waveform distortion.
更に、閾値TH,TLを基準として入力信号INF,INRの振幅の大小を判断し、小振幅のとき(第1期間τ1)には、SEPP回路OPA(+F),OPA(-R)が、直列接続された負荷F,RをBTL駆動することで高効率化を実現し、大振幅のとき(第2期間τ2)には、SEPP回路OPA(+F),OPA(-F)が負荷FをBTL駆動すると共に、SEPP回路OPA(+R),OPA(-R)が負荷RをBTL駆動することで消費電力の低減と高効率化を実現することができる。 Further, the amplitudes of the input signals INF and INR are determined with reference to the thresholds TH and TL. When the amplitude is small (first period τ1), the SEPP circuits OPA (+ F) and OPA (−R) High efficiency is realized by BTL driving the loads F and R connected in series. When the amplitude is large (second period τ2), the SEPP circuits OPA (+ F) and OPA (−F) are connected to the load F. , And the SEPP circuits OPA (+ R) and OPA (−R) drive the load R with BTL, thereby reducing power consumption and increasing efficiency.
次に、より具体的な実施例について図9のブロック図を参照して説明する。
図9において、この増幅器は、図4(a)に示した増幅器と同様に、SEPP回路OPA(+F),OPA(-F),OPA(+R),OPA(-R)と、アナログスイッチで形成された切替え部SWCと、制御部5を有して構成されている。
Next, a more specific embodiment will be described with reference to the block diagram of FIG.
In FIG. 9, this amplifier includes a SEPP circuit OPA (+ F), OPA (-F), OPA (+ R), OPA (-R), an analog switch, as in the amplifier shown in FIG. And a switching unit SWC formed by the
ここで、制御部5は、図4(a)に示した増幅器と対比して説明すると、ウィンドウコンパレータ3a,3bと論理和回路(ORゲート)3cによって形成されたレベル判定部3と、リミッタ回路1xと非反転増幅器1yによって形成された第1の補正信号生成部1と、リミッタ回路2xと反転増幅器2yによって形成された第2の補正信号生成部2と、所定電圧の閾値TH,TLを発生する参照電圧源4とを有して構成されている。
Here, the
参照電圧源4は、外部からの操作によって閾値TH,TLを調整することが可能な定圧回路で形成されており、閾値TH,TLを適宜調整することで、本実施例の増幅器の消費電力を調整することが可能である。
The
ウィンドウコンパレータ3aは、参照電圧源4からの閾値TH,TLと入力信号INFとを比較し、入力信号INFが閾値TH,TLの範囲内の小振幅となると論理“L”、入力信号INFが閾値TH,TLの範囲を超える大振幅となると論理“H”となる検出信号Saを出力する。
The
ウィンドウコンパレータ3bは、参照電圧源4からの閾値TH,TLと入力信号INRとを比較し、入力信号INRが閾値TH,TLの範囲内の小振幅となると論理“L”、入力信号INRが閾値TH,TLの範囲を超える大振幅となると論理“H”となる検出信号Sbを出力する。
The
論理和回路3cは、検出信号Sa,Sbを論理和演算することで、入力信号INF,INRが共に閾値TH,TLの範囲内となる小振幅となったときには論理“L”となって第1期間τ1を示す切替制御信号SWcmdを出力し、入力信号INF,INRの少なくとも一方が閾値TH,TLの範囲を超える大振幅となるときには論理“H”となって第2期間τ2を示す切替制御信号SWcmdを出力する。 The logical sum circuit 3c performs a logical sum operation on the detection signals Sa and Sb so that when the input signals INF and INR both have a small amplitude that falls within the range of the threshold values TH and TL, the logical sum is "L". When the switching control signal SWcmd indicating the period τ1 is output and at least one of the input signals INF and INR has a large amplitude exceeding the range of the thresholds TH and TL, the switching control signal becomes the logic “H” and indicates the second period τ2. Outputs SWcmd.
そして、切替制御信号SWcmdが論理“L”となると、図4(b)の場合と同様に、アナログスイッチSWCがオンとなって、負荷であるスピーカF,Rを直列接続させると共に、SEPP回路OPA(-F)がハイインピーダンスの状態となって実質的に取り除かれ、更にSEPP回路OPA(+R)がバッファアンプとして機能し、SEPP回路OPA(+F),OPA(-R)が、直列接続されたスピーカINF,INRをBTL駆動する。 When the switching control signal SWcmd becomes logic “L”, as in the case of FIG. 4B, the analog switch SWC is turned on, and the speakers F and R as loads are connected in series and the SEPP circuit OPA. (-F) becomes a high impedance state and is substantially removed, and the SEPP circuit OPA (+ R) functions as a buffer amplifier, and the SEPP circuits OPA (+ F) and OPA (-R) are connected in series. The speakers INF and INR that have been subjected to BTL drive.
また、切替制御信号SWcmdが論理“H”となると、図4(c)の場合と同様に、アナログスイッチSWCがオフとなってスピーカF,Rを電気的に分離し、更にSEPP回路OPA(+F),OPA(-F)がスピーカFをBTL駆動し、SEPP回路OPA(+R),OPA(-R)がスピーカRをBTL駆動する。 When the switching control signal SWcmd becomes logic “H”, as in the case of FIG. 4C, the analog switch SWC is turned off to electrically separate the speakers F and R, and the SEPP circuit OPA (+ F) and OPA (-F) drive the speaker F in BTL, and the SEPP circuits OPA (+ R) and OPA (-R) drive the speaker R in BTL.
リミッタ回路1xは、論理和回路3cからの切替制御信号SWcmdが論理“H”となると、それによって指定される第2期間τ2において、入力信号INFに対して閾値TH,TLによるリミッタをかけることで、入力信号INFから切り出した信号成分INFFを出力する。また、リミッタ回路1xは、論理和回路3cからの切替制御信号SWcmdが第1期間τ1を示す論理“L”となると、入力信号INFの動作点電圧Vbiasと等しいレベル(実質的に0)の電圧を信号成分INFFとして出力する。
When the switching control signal SWcmd from the OR circuit 3c becomes logic “H”, the
非反転増幅器1yは、外部操作によって増幅率αを可変調整することが可能な可変増幅器で形成されており、調整された増幅率αで信号成分INFFを非反転増幅することにより、補正信号Vfcmを生成して出力する。ここで、増幅率αを調整すると、実施形態で説明したように、スピーカF,Rの夫々の入力端子間に掛かる電圧〔OUTF(+)−OUTF(-)〕,〔OUTR(+)−OUTR(-)〕に波形歪みが生じないように調整することが可能である。例えば、共通モード電圧を電源電圧の2分の1に決めて最大効率が得られるようにスピーカF,RをBTL駆動する場合には、増幅率αを0.5とすることが望ましい。 The non-inverting amplifier 1y is formed of a variable amplifier capable of variably adjusting the amplification factor α by an external operation. The correction signal Vfcm is obtained by non-inverting amplification of the signal component INFF with the adjusted amplification factor α. Generate and output. Here, when the amplification factor α is adjusted, as described in the embodiment, the voltages [OUTF (+) − OUTF (−)] and [OUTR (+) − OUTR) applied between the input terminals of the speakers F and R, respectively. It is possible to adjust so that waveform distortion does not occur in (-)]. For example, when the speakers F and R are BTL driven so that the maximum efficiency can be obtained by setting the common mode voltage to one half of the power supply voltage, the amplification factor α is preferably set to 0.5.
そして、非反転増幅器1yの出力端子と、SEPP回路OPA(+F)の反転入力端子と、SEPP回路OPA(-F)の非反転入力端子とが接続されており、SEPP回路OPA(+F),OPA(-F)に対して補正信号Vfcmがフィードフォワードによって供給されるようになっている。 The output terminal of the non-inverting amplifier 1y, the inverting input terminal of the SEPP circuit OPA (+ F), and the non-inverting input terminal of the SEPP circuit OPA (-F) are connected, and the SEPP circuit OPA (+ F). , OPA (-F), the correction signal Vfcm is supplied by feedforward.
リミッタ回路2xは、論理和回路3cからの切替制御信号SWcmdが第2期間τ2を示す論理“H”となると、入力信号INRに対して閾値TH,TLによるリミッタをかけることで、入力信号INRから切り出した信号成分INRRを出力する。また、リミッタ回路2xは、切替制御信号SWcmdが第1期間τ1を示す論理“L”となると、入力信号INRの動作点電圧Vbiasと等しいレベル(実質的に0)の電圧を信号成分INRRとして出力する。
When the switching control signal SWcmd from the OR circuit 3c becomes a logic “H” indicating the second period τ2, the
反転増幅器2yは、外部操作によって増幅率−αを可変調整することが可能な可変増幅器で形成されており、調整された増幅率−αで信号成分INRRを反転増幅することにより、補正信号Vrcmを生成して出力する。ここで、増幅率−αを調整すると、前述したように、スピーカF,Rの夫々の入力端子間に掛かる電圧〔OUTF(+)−OUTF(-)〕,〔OUTR(+)−OUTR(-)〕に波形歪みが生じないように調整することが可能であり、共通モード電圧を電源電圧の2分の1に決めて最大効率が得られるようにスピーカF,RをBTL駆動する場合には、増幅率−αを−0.5とすることが望ましい。すなわち、非反転増幅器1yの増幅率αと反転増幅器2yの増幅率−αとの両者の絶対値を共に0.5とすることが望ましい。 The inverting amplifier 2y is formed of a variable amplifier capable of variably adjusting the gain -α by an external operation. By inverting and amplifying the signal component INRR with the adjusted gain -α, the correction signal Vrcm is obtained. Generate and output. Here, when the amplification factor −α is adjusted, as described above, the voltages [OUTF (+) − OUTF (−)] and [OUTR (+) − OUTR (−) applied between the input terminals of the speakers F and R, respectively. )] Can be adjusted so as not to cause waveform distortion. When the speakers F and R are driven in BTL so that the maximum efficiency can be obtained by setting the common mode voltage to one half of the power supply voltage. The amplification factor −α is preferably set to −0.5. That is, it is desirable that both of the absolute values of the amplification factor α of the non-inverting amplifier 1y and the amplification factor −α of the inverting amplifier 2y be 0.5.
そして、非反転増幅器2yの出力端子と、SEPP回路OPA(+R)の反転入力端子と、SEPP回路OPA(-R)の非反転入力端子とが接続されており、SEPP回路OPA(+R),OPA(-R)に対して補正信号Vrcmがフィードフォワードによって供給されるようになっている。 The output terminal of the non-inverting amplifier 2y, the inverting input terminal of the SEPP circuit OPA (+ R), and the non-inverting input terminal of the SEPP circuit OPA (-R) are connected, and the SEPP circuit OPA (+ R). , OPA (-R) is supplied with a correction signal Vrcm by feedforward.
次に、かかる構成を有する本実施例の増幅器の動作について、図4、図5ないし図8を参照して説明する。
図5、図6に示したように、入力信号INF,INRが共に閾値TH,TLの範囲内となる小振幅のときには、位相ズレの有無にかかわらず、論理和回路3cから、第1期間τ1を示す論理“L”となる切替え制御信号SWcmdが出力される。これにより、アナログスイッチSWCがオン(導通)となり、図4(b)に示したのと同様に、BTL型PP回路となったSEPP回路OPA(+F),(-R)が、直列接続されたスピーカF,Rを駆動する。更に、増幅器1y,2yから出力される補正信号Vfcm,Vrcmが実質的にレベル0となるため、SEPP回路OPA(+F),(-R)は、入力信号INF,INRの振幅の変化に従って増幅動作を行い、いわゆる波形歪みの無い電圧〔OUTF(+)−OUTF(-)〕,〔OUTR(+)−OUTR(-)〕スピーカF,Rに印加して駆動する。
Next, the operation of the amplifier of this embodiment having such a configuration will be described with reference to FIGS. 4 and 5 to 8. FIG.
As shown in FIGS. 5 and 6, when both the input signals INF and INR have a small amplitude within the range of the thresholds TH and TL, the OR circuit 3c outputs the first period τ1 regardless of the presence or absence of the phase shift. A switching control signal SWcmd having a logic “L” indicating that is output. As a result, the analog switch SWC is turned on (conductive), and the SEPP circuits OPA (+ F), (−R), which are BTL type PP circuits, are connected in series, as shown in FIG. 4B. The speakers F and R are driven. Further, since the correction signals Vfcm and Vrcm output from the amplifiers 1y and 2y substantially become
次に、図6、図7に示したように、入力信号INF,INRの何れか一方が閾値TH,TLの範囲を超える大振幅となる場合には、位相ズレの有無にかかわらず、論理和回路3cから、第2期間τ2を示す論理“H”となる切替え制御信号SWcmdが出力される。つまり、切替え制御信号SWcmdは、入力信号INF,INRの振幅が共に未だ閾値TH,TLの範囲内となっているときには、第1期間τ1を示す論理“L”となり、入力信号INF,INRの何れか一方が閾値TH,TLの範囲を超える大振幅となると、位相ズレの有無にかかわらず、第2期間τ2を示す論理“H”となる。
Next, as shown in FIGS. 6 and 7, when either one of the input signals INF and INR has a large amplitude exceeding the range of the thresholds TH and TL, the logical sum is obtained regardless of whether or not there is a phase shift. From the circuit 3c, a switching control signal SWcmd that is a logic “H” indicating the second period τ2 is output. That is, when the amplitudes of the input signals INF and INR are still within the threshold values TH and TL, the switching control signal SWcmd becomes logic “L” indicating the first period τ1, and any of the input signals INF and INR. If either of them has a large amplitude exceeding the ranges of the thresholds TH and TL, the logic “H” indicating the
これにより、第1期間τ1では、アナログスイッチSWCがオン(導通)となって、図4(b)に示したのと同様に、BTL型PP回路となったSEPP回路OPA(+F),(-R)が、直列接続されたスピーカF,Rを駆動し、第2期間τ2では、アナログスイッチSWCがオフ(遮断)となって、図4(c)に示したのと同様に、SEPP回路OPA(+F),(-F)が第1のBTL型PP回路となって負荷Fを駆動し、SEPP回路OPA(+R),(-R)が第2のBTL型PP回路となって負荷Rを駆動する。 As a result, in the first period τ1, the analog switch SWC is turned on (conductive), and as shown in FIG. 4B, the SEPP circuit OPA (+ F), ( -R) drives the speakers F and R connected in series, and in the second period τ2, the analog switch SWC is turned off (shut off), and as shown in FIG. 4C, the SEPP circuit OPA (+ F), (−F) becomes the first BTL type PP circuit to drive the load F, and the SEPP circuit OPA (+ R), (−R) becomes the second BTL type PP circuit. The load R is driven.
ここで、第2の期間τ2では、リミッタ回路1xによって第1の入力信号INFから切り出された信号成分INFFを増幅器1yが所定増幅率αで増幅することによって、補正信号Vfcmを出力し、同じくリミッタ回路2xによって第2の入力信号INRから切り出された信号成分INRRを増幅器2yが所定増幅率−αで反転増幅することによって、補正信号Vrcmを出力する。この結果、第2期間τ2では、第1のBTL型PP回路となったSEPP回路OPA(+F),(-F)が、フィードフォーワードされる補正信号Vfcmと入力信号INFとを差分演算して増幅することによって、レベル調整を施した波形歪みの生じない電圧〔OUTF(+)−OUTF(-)〕をスピーカFに印加して駆動する。更に、第2のBTL型PP回路となったSEPP回路OPA(+R),(-R)も同様に、フィードフォーワードされる補正信号Vrcmと入力信号INRとを差分演算して増幅することにより、レベル調整を施した波形歪みの生じない電圧〔OUTR(+)−OUTR(-)〕をスピーカRに印加して駆動する。
Here, in the second period τ2, the amplifier 1y amplifies the signal component INFF cut out from the first input signal INF by the
更に、第1期間τ1から第2期間τ2へと切り替わる時点と、第2期間τ2から第1期間τ1へと切り替わる時点においても、夫々のSEPP回路OPA(+F),(-F),OPA(+R),(-R)が、補正信号Vfcm,Vrcmと入力信号INF,INRとの差分演算を行って上述のレベル調整を施すことで、繋がりの良い(波形歪みの無い)電圧〔OUTF(+)−OUTF(-)〕,〔OUTR(+)−OUTR(-)〕をスピーカF,Rに印加して駆動する。 Furthermore, the SEPP circuits OPA (+ F), (−F), and OPA (OPA () at the time of switching from the first period τ1 to the second period τ2 and at the time of switching from the second period τ2 to the first period τ1. + R) and (-R) perform a difference calculation between the correction signals Vfcm and Vrcm and the input signals INF and INR to perform the above-described level adjustment, thereby providing a voltage (OUTF ( +) − OUTF (−)] and [OUTR (+) − OUTR (−)] are applied to the speakers F and R for driving.
このように、本実施例の増幅器においても、位相ズレを有し閾値TH,TLの範囲を超える大振幅の入力信号INF,INRが入力された場合に、補正信号Vfcm,VrcmをSEPP回路OPA(+F),OPA(-F),OPA(+F),OPA(-F)にフィードフォワードすることで、その出力電圧OUTF(+),OUTF(-),OUTR(+),OUTR(-)をレベル調整させるので、負荷F,Rの夫々の入力端子間に掛かる電圧〔OUTF(+)−OUTF(-)〕,〔OUTR(+)−OUTR(-)〕に波形歪みを生じさせないようにすることができる。 As described above, also in the amplifier of this embodiment, when the large amplitude input signals INF and INR having a phase shift and exceeding the ranges of the threshold values TH and TL are input, the correction signals Vfcm and Vrcm are supplied to the SEPP circuit OPA ( + F), OPA (-F), OPA (+ F), and OPA (-F) are fed forward to output voltages OUTF (+), OUTF (-), OUTR (+), OUTR (-) Therefore, waveform distortion is not generated in the voltages [OUTF (+) − OUTF (−)] and [OUTR (+) − OUTR (−)] applied between the input terminals of the loads F and R. can do.
更に、閾値TH,TLを基準として入力信号INF,INRの振幅の大小を判断し、小振幅のとき(第1期間τ1)には、SEPP回路OPA(+F),OPA(-R)が、直列接続された負荷F,RをBTL駆動することで高効率化を実現し、大振幅のとき(第2期間τ2)には、SEPP回路OPA(+F),OPA(-F)が負荷FをBTL駆動すると共に、SEPP回路OPA(+R),OPA(-R)が負荷RをBTL駆動することで消費電力の低減と高効率化を実現することができる。 Further, the amplitudes of the input signals INF and INR are determined with reference to the thresholds TH and TL. When the amplitude is small (first period τ1), the SEPP circuits OPA (+ F) and OPA (−R) High efficiency is realized by BTL driving the loads F and R connected in series. When the amplitude is large (second period τ2), the SEPP circuits OPA (+ F) and OPA (−F) are connected to the load F. , And the SEPP circuits OPA (+ R) and OPA (−R) drive the load R with BTL, thereby reducing power consumption and increasing efficiency.
OPA(+F)…SEPP回路(非反転増幅器)
OPA(-F)…SEPP回路(反転増幅器)
OPA(-R)…SEPP回路(反転増幅器)
OPA(+R)…SEPP回路(非反転増幅器)
SWC…切替え部
F,R…負荷
1…第1の補正信号生成部
2…第2の補正信号生成部
1x,2x…リミッタ回路
1y,2y…増幅器
3…レベル判断部
3a,3b…ウィンドウコンパレータ
3c…論理和回路
4…参照電圧電源
OPA (+ F) ... SEPP circuit (non-inverting amplifier)
OPA (-F) ... SEPP circuit (inverting amplifier)
OPA (-R) ... SEPP circuit (inverting amplifier)
OPA (+ R) ... SEPP circuit (non-inverting amplifier)
SWC: switching unit F, R: load 1 ... first correction
Claims (6)
前記第1,第2の入力信号の少なくとも一方が前記所定の閾値を超える大振幅のとき、前記閾値を限度に前記第1の入力信号から切り出した第1の補正信号を前記第1の非反転増幅器及び反転増幅器にフィードフォワードして前記第1の入力信号との差動増幅を行わせる第1の補正信号生成手段と、
前記第1,第2の入力信号の少なくとも一方が前記所定の閾値を超える大振幅のとき、前記閾値を限度に前記第2の入力信号から切り出した第2の補正信号を前記第2の非反転増幅器及び反転増幅器にフィードフォワードして前記第2の入力信号との差動増幅を行わせる第2の補正信号生成手段と、
を具備することを特徴とする増幅器。 A first BTL type push-pull circuit formed of a first non-inverting amplifier and an inverting amplifier that amplifies the first input signal to drive the first load, and a second input signal is amplified to a second A second BTL type push-pull circuit formed of a second non-inverting amplifier and an inverting amplifier for driving the load of the first and second input signals, and a small amplitude at which the first and second input signals are both within a predetermined threshold range. Sometimes, the first and second loads are connected in series and driven by the first non-inverting amplifier and the second inverting amplifier, and at least one of the first and second input signals exceeds the threshold value. A switching means for cutting off the connection between the first load and the second load and driving by the first and second BTL type push-pull circuits when the amplitude is large;
When at least one of the first and second input signals has a large amplitude exceeding the predetermined threshold, the first non-inverted first correction signal cut out from the first input signal with the threshold as a limit First correction signal generating means that feeds forward to an amplifier and an inverting amplifier to perform differential amplification with the first input signal;
When at least one of the first and second input signals has a large amplitude exceeding the predetermined threshold, the second non-inverted second correction signal cut out from the second input signal with the threshold as a limit A second correction signal generating means for feeding forward to the amplifier and the inverting amplifier to perform differential amplification with the second input signal;
An amplifier comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005229366A JP2007049275A (en) | 2005-08-08 | 2005-08-08 | Amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005229366A JP2007049275A (en) | 2005-08-08 | 2005-08-08 | Amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007049275A true JP2007049275A (en) | 2007-02-22 |
Family
ID=37851763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005229366A Pending JP2007049275A (en) | 2005-08-08 | 2005-08-08 | Amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007049275A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016174206A (en) * | 2015-03-16 | 2016-09-29 | 株式会社東芝 | Power amplifier |
US11171617B2 (en) | 2018-11-21 | 2021-11-09 | Kabushiki Kaisha Toshiba | Power amplifying device and audio equipment |
-
2005
- 2005-08-08 JP JP2005229366A patent/JP2007049275A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016174206A (en) * | 2015-03-16 | 2016-09-29 | 株式会社東芝 | Power amplifier |
US11171617B2 (en) | 2018-11-21 | 2021-11-09 | Kabushiki Kaisha Toshiba | Power amplifying device and audio equipment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9955257B2 (en) | Class-D audio amplifier | |
US7852156B1 (en) | Class-D power amplifier having distortion-suppressing function | |
US20070058711A1 (en) | Recovery from clipping events in a class d amplifier | |
US7733178B1 (en) | High efficiency audio amplifier | |
US8072266B1 (en) | Class G amplifier with improved supply rail transition control | |
EP2613437A3 (en) | Multi-stage fully differential amplifier with controlled common mode voltage | |
US8362832B2 (en) | Half-bridge three-level PWM amplifier and audio processing apparatus including the same | |
CN113179089B (en) | Audio power amplifier circuit, power limiting method thereof and electronic equipment | |
US20130293299A1 (en) | Voltage variable type digital audio amplifying device for noise compensation and method thereof | |
US9866187B2 (en) | High efficiency class D amplifier with reduced generation of EMI | |
JPWO2004010575A1 (en) | Power amplifier device | |
US10312872B2 (en) | Managing a shoot-through condition in a component containing a push-pull output stage | |
JP2007049275A (en) | Amplifier | |
CN103929137A (en) | Circuit and method for continuously adjusting power of D-class power amplifier | |
JP4792855B2 (en) | Signal amplification apparatus and signal amplification method | |
JP2013524665A (en) | Differential amplifier with rail-to-rail input voltage range | |
JP7204440B2 (en) | power amplifier | |
US20160094188A1 (en) | Power amplifying apparatus and power amplifying method | |
US10367458B2 (en) | Signal amplifier | |
JP2008154117A (en) | Class-d amplifier | |
JP2005109590A (en) | Switching amplifier circuit and class d amplifier for audio apparatus | |
EP3091659B1 (en) | High efficiency class d amplifier with reduced generation of emi | |
JP2011172065A (en) | Level conversion circuit | |
CN104143963B (en) | Dual bridge amplifier configuration | |
TW200718003A (en) | Cascaded variable gain amplifier system and variable gain amplifier |