JP2007048991A - 電子デバイス - Google Patents
電子デバイス Download PDFInfo
- Publication number
- JP2007048991A JP2007048991A JP2005232794A JP2005232794A JP2007048991A JP 2007048991 A JP2007048991 A JP 2007048991A JP 2005232794 A JP2005232794 A JP 2005232794A JP 2005232794 A JP2005232794 A JP 2005232794A JP 2007048991 A JP2007048991 A JP 2007048991A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- heat transfer
- transfer member
- chip
- columnar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】個別に冷却機能を調整可能で信頼性の高い電子デバイスを提供する。
【解決手段】電子デバイスAは、電気素子が形成されたチップ11と、はんだ層13と、ダイパッド12と、リード15と、ボンディングワイヤ16と、絶縁板17と、熱伝達部材14とを備えている。伝達部材14は、円板部14aと、円板部14aの裏面から下方に延びる複数の柱状部材14bとからなる。柱状部材14bの下端面は、冷却管30に接触しており、電気素子内で発生した熱を外部に放出して、電気素子の温度上昇を抑制するように構成されている。
【選択図】 図1
【解決手段】電子デバイスAは、電気素子が形成されたチップ11と、はんだ層13と、ダイパッド12と、リード15と、ボンディングワイヤ16と、絶縁板17と、熱伝達部材14とを備えている。伝達部材14は、円板部14aと、円板部14aの裏面から下方に延びる複数の柱状部材14bとからなる。柱状部材14bの下端面は、冷却管30に接触しており、電気素子内で発生した熱を外部に放出して、電気素子の温度上昇を抑制するように構成されている。
【選択図】 図1
Description
本発明は、トランジスタ等の電気素子が形成されたチップを効率よく冷却させるための実装構造を有する電子デバイスに関する。
一般に、トランジスタなどの半導体素子が形成された半導体チップは、図11に示すような構造によって実装されている。同図に示すように、半導体チップ101はダイパッド102の上に接着剤103により固着されており、半導体チップ101のパッド電極(図示せず)は、ボンディングワイヤ106(金属細線)により、リード105に接続されている。リード105は、半導体チップ101と外部部材との間で、制御信号や電源電圧,接地電圧を授受するための信号配線である。また、ダイパッド102とリード105とは、典型的には1枚の導電板(たとえば銅合金板)を打ち抜き加工やエッチング加工して、形成されたものである。そして、半導体チップ101, ダイパッド102,接着剤103,リード105の一部(インナーリード),ボンディングワイヤ106は、たとえばエポキシ等の樹脂108により、封止されている。このような構造によって、半導体チップ101への異物や湿気,水分などの侵入を防いでいる。
ところで、大電力用のパワーデバイスなど、大電流や高周波電流が流れる半導体素子は、発熱量が大きいことから、熱放出のために図11に示す実装構造とは異なる構造についての提案もなされている。
たとえば特許文献1には、半導体チップの両面を封止樹脂から露出させて、放熱フィンを半導体チップの両面に取り付けた構造が開示されている。特許文献2には、半導体チップを搭載しているダイパッドの裏面を封止樹脂から露出させて裏面に放熱フィンを取り付けた構造が開示されている。特許文献3には、半導体モジュールにおいて、複数の半導体チップを搭載している窒化アルミニウム基板に、開口を有するフィン付き銅ベースを直接取り付けた構造が開示されている。
しかしながら、上記特許文献1,2の構造では、半導体チップを冷却する能力に限界があり、パワーデバイスに必要な放熱性を確保することが困難である。
一方、特許文献3の半導体モジュールでは、水冷方式を採用しているために冷却能力は大きいが、大がかりな構造となり、しかも、半導体モジュール内の各種の半導体チップを画一的に冷却するために、必ずしも各半導体チップ個別に適した冷却機能を果たすことができないという不具合があった。
本発明の目的は、気密性を保持しつつ、各チップに設けられている電気素子の種類に応じた適正な冷却を行うための電子デバイスを提供することにある。
本願請求項1記載の電子デバイスは、電気素子が形成されたチップと、前記チップに熱伝達可能に設けられた熱伝達部材と、前記チップと、前記熱伝達部材の一部とを封止する封止部材とを備えており、前記熱伝達部材には、チップに近接する部分から延びて、先端部が前記封止部材から露出している1又は2以上の柱状部材が設けられている。
本願請求項2記載の電子デバイスは、請求項1記載の電子デバイスにおいて、前記熱伝達部材に、柱状部材の基端部が連結される平板部を設けたものである。
本願請求項3記載の電子デバイスは、請求項1記載の電子デバイスにおいて、前記熱伝達部材に、柱状部材の先端部が連結される平板部を設けたものである。
本願請求項4記載の電子デバイスは、請求項1記載の電子デバイスにおいて、前記熱伝達部材の柱状部材の先端部を、他の部分よりも広いパッド状に形成したものである。
本願請求項5記載の電子デバイスは、請求項1記載の電子デバイスにおいて、前記熱伝達部材に、柱状部材の先端部が連結されるフィン部を設けたものである。
本願請求項6記載の電子デバイスは、請求項1〜5のいずれかに記載の電子デバイスにおいて、前記熱伝達部材に、柱状部材の中間部が連結される平板部を設けたものである。
本願請求項7記載の電子デバイスは、請求項1記載の電子デバイスにおいて、前記チップの電気素子を縦型半導体素子を含むものとし、前記チップの裏面に前記縦型半導体素子の裏面電極を設け、前記熱伝達部材を前記縦型半導体素子の裏面電極に導通可能としたものである。
本願請求項8記載の電子デバイスは、請求項1〜7のいずれかに記載の電子デバイスにおいて、前記熱伝達部材の一部を水冷したものである。
本願請求項9記載の電子デバイスは、請求項1〜8のいずれかに記載の電子デバイスにおいて、前記チップの前記熱伝達部材に近接する面に対向する面に熱伝達可能に配置され、前記封止部材の表面に向かって延びる柱状部材を有する副熱伝達部材をさらに設けたものである。
本願請求項10記載の電子デバイスは、電気素子が形成されたチップと、上記チップに熱伝達可能に設けられた熱伝達部材と、前記チップと、前記熱伝達部材の少なくとも一部とを封止する封止部材とを備えており、前記熱伝達部材には、チップに近接する部分から延びて、先端部が前記封止部材の端面との距離が所定値以下の位置にある1又は2以上の柱状部材が設けられている。
本願請求項11記載の電子デバイスは、請求項10記載の電子デバイスにおいて、前記熱伝達部材に、柱状部材の基端部が連結される平板部を設けたものである。
本願請求項12記載の電子デバイスは、請求項10記載の電子デバイスにおいて、前記熱伝達部材に、柱状部材の先端部が連結される平板部を設けたものである。
本願請求項13記載の電子デバイスは、請求項10記載の電子デバイスにおいて、前記熱伝達部材の柱状部材の先端部を、他の部分よりも広いパッド状に形成したものである。
本願請求項14記載の電子デバイスは、請求項10〜13のいずれかに記載の電子デバイスにおいて、前記熱伝達部材に、柱状部材の中間部が連結される平板部を設けたものである。
本願請求項15記載の電子デバイスは、請求項10〜14のいずれかに記載の電子デバイスにおいて、前記熱伝達部材の先端部を、封止部材を挟んで水冷したものである。
本願請求項1記載の電子デバイスによると、熱伝達部材の柱状部材の面積や個数の調整によって、放熱性を電子デバイス個別に調整することが可能である。したがって、たとえばモジュール内に配置された場合であっても、モジュール内の各種電子デバイスを一律に冷却するのではなく、電子デバイス個別の冷却を行うことができる。たとえば、シリコン基板に形成されたデバイスと、SiC基板,GaN基板に形成されたデバイスなど、動作効率のよい温度条件が異なる場合にも、冷却機能をチップ内に配置される電気素子の種類に応じて、個々に最適範囲に調整することができる。しかも、ダイパッドの上下に封止部材が存在していることにより、高い信頼性が得られる。
本願請求項2記載の電子デバイスによると、チップに近接する大面積の平坦部から柱状部材に熱伝達が行われるので、冷却機能が向上する。
本願請求項3記載の電子デバイスによると、柱状部材の先端部において、大面積の平坦部で熱交換が行われるので、冷却機能が向上する。
本願請求項4記載の電子デバイスによると、柱状部材の先端部において、パッド状に形成された広い領域で熱交換が行われるので、冷却機能が向上する。
本願請求項5記載の電子デバイスによると、柱状部材の先端部において、広い表面積を有するフィン部で熱交換が行われるので、冷却機能が向上する。
本願請求項6記載の電子デバイスによると、柱状部材の中間部において平板部にモールド時の収縮力が作用するので、たとえば柱状部材の基端部における接着剤が不要になるなど、工程の簡素化を図ることができる。
本願請求項7記載の電子デバイスによると、縦型半導体素子の裏面電極と外部機器とが熱伝達部材を経て導通可能になるので、大面積の柱状部材を利用して大量の電流を縦型半導体素子に供給することが可能になる。
本願請求項8記載の電子デバイスによると、熱伝達部材の一部が水冷されていることにより、冷却機能が向上する。
本願請求項9記載の電子デバイスによると、熱伝達部材及び副熱伝達部材により、チップの両面が効率よく冷却されるので、冷却機能が向上する。
本願請求項10記載の電子デバイスによると、請求項1の電子デバイスとほぼ同等の冷却機能を確保しつつ、水分,湿気,異物の侵入を防止することができ、よって、高い信頼性が得られる。
本願請求項11記載の電子デバイスによると、チップに近接する大面積の平坦部から柱状部材に熱伝達が行われるので、冷却機能が向上する。
本願請求項12記載の電子デバイスによると、柱状部材の先端部において、大面積の平坦部で熱交換が行われるので、冷却機能が向上する。
本願請求項13記載の電子デバイスによると、柱状部材の先端部において、パッド状に形成された広い領域で熱交換が行われるので、冷却機能が向上する。
本願請求項14記載の電子デバイスによると、柱状部材の中間部において平板部にモールド時の収縮力が作用するので、たとえば柱状部材の基端部における接着剤が不要になるなど、工程の簡素化を図ることができる。
本願請求項15記載の電子デバイスによると、熱伝達部材の一部が比熱の大きい水によって冷却されていることにより、冷却機能が向上する。
以下、本発明の実施の形態について、図面を参照しながら説明する。
(実施の形態1)
図1(a),(b)は、実施の形態1における電子デバイスAの構造を示す縦断面図、及びIb-Ib 線断面における横断面図である。図1(a),(b)に示すように、本実施の形態の電子デバイスAは、パワーデバイスなどの電気素子が形成されたチップ11と、はんだ層13を介してチップ11が搭載されたダイパッド12と、チップ11内の電気素子と外部部材との間で、制御信号や電源電圧,接地電圧を授受するためのリード15と、リード15とチップ11のボンディングパッド(後述)又はダイパッド12とを接続するボンディングワイヤ16(金属細線)と、ダイパッド12の裏面に絶縁板17を挟んで接着剤により取り付けられた熱伝達部材14とを備えている。熱伝達部材14は、ダイパッド12とほど同じ大きさの円板部14aと、円板部14aの裏面から下方に延びる複数の柱状部材14b(本実施形態では、ロッド状部材)とからなる。
図1(a),(b)は、実施の形態1における電子デバイスAの構造を示す縦断面図、及びIb-Ib 線断面における横断面図である。図1(a),(b)に示すように、本実施の形態の電子デバイスAは、パワーデバイスなどの電気素子が形成されたチップ11と、はんだ層13を介してチップ11が搭載されたダイパッド12と、チップ11内の電気素子と外部部材との間で、制御信号や電源電圧,接地電圧を授受するためのリード15と、リード15とチップ11のボンディングパッド(後述)又はダイパッド12とを接続するボンディングワイヤ16(金属細線)と、ダイパッド12の裏面に絶縁板17を挟んで接着剤により取り付けられた熱伝達部材14とを備えている。熱伝達部材14は、ダイパッド12とほど同じ大きさの円板部14aと、円板部14aの裏面から下方に延びる複数の柱状部材14b(本実施形態では、ロッド状部材)とからなる。
本実施の形態においては、ダイパッド12とリード15とは、銅合金板を打ち抜き又はエッチング加工して形成されたものであり、熱伝達部材14は、銅合金をダイキャストして一体的に形成されたものである。そして、チップ11,ダイパッド12,熱伝達部材14のうち柱状部材14bの下面を除く部分,はんだ層13,リード15の一部(インナーリード),ボンディングワイヤ16は、たとえばトランスファモールド工程を行ない、エポキシ樹脂等の樹脂18により、封止されている。
熱伝達部材14の柱状部材14bの下端面は、水冷式の冷却管30に接触しており、電気素子内で発生した熱を外部に放出して、電気素子の温度上昇を抑制するように構成されている。冷却管30との接触部には、グリスやはんだを用いてもよい。
図1(a)には、熱伝達部材14の柱状部材14bの下端面が樹脂18の裏面とほぼ同一平面上に位置している状態が示されているが、柱状部材14bの下端部が樹脂18の裏面から外方に突出していてもよい。
図2(a),(b)は、それぞれ順に、本実施の形態におけるチップ11の平面図、及び要部の縦断面図である。図2(b)において層間絶縁膜や配線層の図示は省略されている。
図2(a)に示すように、本実施の形態における電子デバイスAにおいて、シリコン基板51を用いて形成されたチップ11には、電気素子として、縦型MOSFET部60(縦型パワー素子)と、制御回路部61内のPMOSFET及びNMOSFETとが形成されている。そして、チップ11の上面上には、制御回路部61のボンディングパッド64と、縦型MOSFET部60のソース電極パッド62とが設けられている。
図2(b)に示すように、制御回路部61には、横型MOSFETである,pMOSFET及びnMOSFETが形成されており、各MOSFETのソース電極66,ゲート引き出し電極67,ドレイン電極68が上記各ボンディングパッド64に個別につながっている。また、各MOSFETは、シリコン基板51の表面領域において互いに離間して形成された1対のソース・ドレイン拡散層56と、ソース・ドレイン拡散層56間に位置し、シリコン基板51上に形成されたゲート酸化膜71と、ゲート酸化膜71の上に形成されたポリシリコンゲート72とを備えている。シリコン基板51内には、裏面側から順に、n+ 領域52と、n領域53と、n領域53に囲まれるpウエル54とが形成されており、pMOSFETのソース・ドレイン拡散層56はpウエル54に囲まれている。また、pウエル54に囲まれるnウエル領域55が形成されていて、nMOSFETのソース・ドレイン拡散層56はnウエル55に囲まれている。そして、各MOSFETの動作時には、電流はポリシリコンゲート72下方の基板領域(チャネル領域)を経てソース・ドレイン拡散層56同士の間を流れることになる。
縦型MOSFET部60は、シリコン基板51内においては、n+ 領域52はドレイン領域とし、n領域53はドリフト層として機能し、pウエル54の表面領域がチャネル領域として機能する。さらに、縦型MOSFET部60には、n+ 型のソース領域58と、ソース電極70と、ゲート引き出し電極75と、基板裏面側に形成されたドレイン電極73とが設けられている。ゲート絶縁膜71と及びポリシリコンゲート72は、制御回路部61のMOSFETと共通のポリシリコンによって形成されている。縦型MOSFET部60の1つのセルは、n+ 領域52,n領域53,及びpウエル54におけるゲート絶縁膜71下方の領域を経て、ソース領域58に電流が流れる縦型MOSFET構造となっている。縦型MOSFET部60は、多数のセルが並列に接続されて、大電力のON・オフを制御するパワースイッチングデバイスでもある。
なお、チップ11内にショットキーダイオードが設けられているタイプもあり、その場合には、n領域59上にショットキー電極が設けられている。
そして、電子デバイスAのボンディングワイヤ16は、図2(a)に示すボンディングパッド64,62やダイパッド12(図1参照)に接続されている。
図3(a),(b)は、それぞれ順に、電子デバイスが配置される電子モジュール40の一例を示す平面図、およびその一部を拡大した平面図である。なお、同図において、配線構造の図示は省略されている。
図3(a)に示すように、電子モジュールは、銅合金製の枠体40内に各種電子デバイス41を配置して構成される。電子モジュールの電子デバイスに供給される電力の3相電流成分に対応して、3つの領域42a,42b,42cに分かれている。そして、各領域42a,42b,42cには、それぞれ合計6つの電子デバイス71が並列的に配置されていて、図3(b)に示すように、各電子デバイスには、制御回路,縦型MOSFET,及びショットキーダイオードが設けられている。そして、枠体40の下方には、冷却水が流れる冷却管が設けられており、図1(a)に示すように、柱状部材14bの下端が水冷式の冷却管30に接触する構造となっている。水冷方式に代えて空冷方式であってもよい。
本実施形態の電子デバイスAによると、モジュール内に多数の電子デバイスを配置して共通の冷却管30で冷却する場合にも、機能的には電子デバイス個別に水冷することが可能な構造(又は空冷方式)となっている。特許文献3のような構造の場合には、パワー半導体モジュール内の各種デバイスを一律に冷却することしかできず、デバイス個別の冷却を行うことができない。パワー半導体モジュール内には、本実施の形態のようなシリコン基板を用いた電気素子だけでなく、SiC基板,GaN基板などの基板を用いた電気素子も配置されることがあるが、シリコン基板を用いたトランジスタと、SiC基板を用いたトランジスタとでは、効率のよい動作温度が異なる。たとえば、シリコン基板を用いたトランジスタでは、室温程度の温度が動作効率もよく、高温では故障を生じやすい。ところが、SiC基板,GaN基板などを用いたトランジスタでは、室温よりも高い温度状態にある方が動作効率が高いことがわかっている。したがって、特許文献3の方式では、かえって冷却しすぎてSiCデバイスなどの効率が低下するおそれがある。反面、冷却液の温度や種類によって冷却機能を低下させると、シリコン基板を用いたデバイスの温度が高すぎて故障を生じるおそれがある。
それに対して、本発明の電子デバイスでは、熱伝達部材14の柱状部材14bの太さや本数の調整によって、チップ内に配置される電気素子の種類に応じて冷却機能(放熱性)を電気素子の種類に応じ、個々に最適範囲に調整することができる。
しかも、ダイパッド12及び熱伝達部材材14の平板部14aの下方及び上方には樹脂18が存在しているので、特許文献1〜3のごとくチップの片面又は両面が封止樹脂から露出している構造とは異なり、チップ11を樹脂18により強固に保持することができ、水分・湿気や異物の侵入を防ぐことができる。つまり、高い信頼性を発揮することができる。
(実施の形態1の第1変形例)
図4は、実施の形態1の第1変形例における電子デバイスBの構造を示す縦断面図である。同図に示すように、本変形例における電子デバイスBの構造は、図1に示す電子デバイスAの構造とほとんど同じであるので、同じ部材については同じ符号を付して説明を省略し、異なる点のみ説明する。本変形例では、実施の形態1の電子デバイスAとは異なり、熱伝達部材14の柱状部材14bの下端部が樹脂18から露出せずに、樹脂18内に埋められている。そして、柱状部材14bの下端面と樹脂18の表面との間隔は、10μm程度である。
図4は、実施の形態1の第1変形例における電子デバイスBの構造を示す縦断面図である。同図に示すように、本変形例における電子デバイスBの構造は、図1に示す電子デバイスAの構造とほとんど同じであるので、同じ部材については同じ符号を付して説明を省略し、異なる点のみ説明する。本変形例では、実施の形態1の電子デバイスAとは異なり、熱伝達部材14の柱状部材14bの下端部が樹脂18から露出せずに、樹脂18内に埋められている。そして、柱状部材14bの下端面と樹脂18の表面との間隔は、10μm程度である。
このように、柱状部材14bの下端部が樹脂18内に埋もれている場合にも、柱状部材14bの下端面が電子デバイスBの下方に設けられる水冷板に非常に近いので、必要な冷却機能は得られうる。柱状部材14bと樹脂18の表面との間隔は、エポキシ樹脂などの熱伝達特性を考慮すると、1mm以下であることが好ましい。そして、この変形例の電子デバイスBのように、柱状部材14bの下端部が露出していない場合には、実施の形態1の電子デバイスに比べ、柱状部材14aと樹脂18との界面を伝わって湿気・水分や異物が侵入することが無くなるので、実施の形態1の構造よりも高い信頼性を得ることができる。
(実施の形態1の第2変形例)
図5は、実施の形態1の第2変形例における電子デバイスCの構造を示す縦断面図である。同図に示すように、本変形例における電子デバイスCの構造は、図1に示す電子デバイスAの構造とほとんど同じであるので、同じ部材については同じ符号を付して説明を省略し、異なる点のみ説明する。本変形例では、実施の形態1の電子デバイスAとは異なり、熱伝達部材14の平板部14aが上端ではなく、柱状部材14bの中間部位に設けられている。そして、柱状部材14bの上端面とダイパッド12下方の絶縁板17とは、接着剤を介さずに、樹脂18のトランスファモールド時の収縮による締め付け力を利用して接触状態を保持する構造となっている。すなわち、本変形例の電子デバイスCのトランスファモールド工程では、ダイキャビティの底部に熱伝達部材を設置した状態でチップを搭載したリードフレームを熱伝達部材の上方に設置して、樹脂18を流し込むことになる。
図5は、実施の形態1の第2変形例における電子デバイスCの構造を示す縦断面図である。同図に示すように、本変形例における電子デバイスCの構造は、図1に示す電子デバイスAの構造とほとんど同じであるので、同じ部材については同じ符号を付して説明を省略し、異なる点のみ説明する。本変形例では、実施の形態1の電子デバイスAとは異なり、熱伝達部材14の平板部14aが上端ではなく、柱状部材14bの中間部位に設けられている。そして、柱状部材14bの上端面とダイパッド12下方の絶縁板17とは、接着剤を介さずに、樹脂18のトランスファモールド時の収縮による締め付け力を利用して接触状態を保持する構造となっている。すなわち、本変形例の電子デバイスCのトランスファモールド工程では、ダイキャビティの底部に熱伝達部材を設置した状態でチップを搭載したリードフレームを熱伝達部材の上方に設置して、樹脂18を流し込むことになる。
この変形例においても、柱状部材14bを介して電気素子の発熱を放出する冷却機能が得られる。そして、柱状部材14bと絶縁板17との間に接着剤が不要なことで、熱伝達率が向上する。また、接着工程が1つ減少することで、工程の簡素化を図ることができる。
(実施の形態1の第3変形例)
図6は、実施の形態1の第3変形例における電子デバイスDの構造を示す縦断面図である。同図に示すように、本変形例における電子デバイスDの構造は、図1に示す電子デバイスAの構造とほとんど同じであるので、同じ部材については同じ符号を付して説明を省略し、異なる点のみ説明する。本変形例では、実施の形態1の電子デバイスAとは異なり、ダイパッド12と熱伝達部材14の平板部14aとがはんだ等によって接合され、導通可能に接触している。そして、柱状部材14bの下端部が、縦型MOSFET部60のドレイン電極72につながる外部端子として機能する。柱状部材14bの下端部は、冷却管30とは絶縁体32を介在させて設けられた電極板31に接続されている。したがって、本変形例では、ダイパッド12に接続されるボンディングワイヤ16は存在せず、すべてのボンディングワイヤ16がチップ11のボンディングパッド64,62(図2(a)参照)に接続されている。
図6は、実施の形態1の第3変形例における電子デバイスDの構造を示す縦断面図である。同図に示すように、本変形例における電子デバイスDの構造は、図1に示す電子デバイスAの構造とほとんど同じであるので、同じ部材については同じ符号を付して説明を省略し、異なる点のみ説明する。本変形例では、実施の形態1の電子デバイスAとは異なり、ダイパッド12と熱伝達部材14の平板部14aとがはんだ等によって接合され、導通可能に接触している。そして、柱状部材14bの下端部が、縦型MOSFET部60のドレイン電極72につながる外部端子として機能する。柱状部材14bの下端部は、冷却管30とは絶縁体32を介在させて設けられた電極板31に接続されている。したがって、本変形例では、ダイパッド12に接続されるボンディングワイヤ16は存在せず、すべてのボンディングワイヤ16がチップ11のボンディングパッド64,62(図2(a)参照)に接続されている。
本変形例の構造により、熱伝達部材14が縦型MOSFET部60のドレイン電極72と導通可能になっているので、ドレイン電極72につながるボンディングワイヤが不要になり、電気的接続構造が単純化される。しかも、柱状部材14bはボンディングワイヤに比べると断面積が大きく、本数も任意に設定できるので、冷却機能を維持しつつ、大電流を流すのに適した構造が得られることになる。
(実施の形態2)
図7は、実施の形態2における電子デバイスEの構造を示す縦断面図である。本実施の形態においては、図1に示す電子デバイスAと同じ部材については同じ符号を付して説明を省略し、異なる点のみ説明する。本実施の形態では、実施の形態1の電子デバイスAとは異なり、熱伝達部材14の平板部14aは、柱状部材14bの最下部に設けられていて、平板部14aの下面全体が樹脂18から露出している。そして、絶縁板17には、柱状部材14の数と同数の凹部が形成されており、各柱状部材14bの上端部が絶縁板17の凹部に嵌合した状態となっている。その他の構造は、図1に示すとおりである。
図7は、実施の形態2における電子デバイスEの構造を示す縦断面図である。本実施の形態においては、図1に示す電子デバイスAと同じ部材については同じ符号を付して説明を省略し、異なる点のみ説明する。本実施の形態では、実施の形態1の電子デバイスAとは異なり、熱伝達部材14の平板部14aは、柱状部材14bの最下部に設けられていて、平板部14aの下面全体が樹脂18から露出している。そして、絶縁板17には、柱状部材14の数と同数の凹部が形成されており、各柱状部材14bの上端部が絶縁板17の凹部に嵌合した状態となっている。その他の構造は、図1に示すとおりである。
本実施の形態の電子デバイスEによると、実施の形態1に比べ、熱伝達部材14の平板部14aが最下部に設けられているので、水冷板との接触面積が広くなり、冷却機能が向上する。
また、本実施の形態においても、上記実施の形態1における第1変形例〜第3変形例の構造を採用することができる。
(実施の形態3)
図8は、実施の形態3における電子デバイスFの構造を示す縦断面図である。本実施の形態においては、図1に示す電子デバイスAと同じ部材については同じ符号を付して説明を省略し、異なる点のみ説明する。本実施の形態では、実施の形態1の電子デバイスAとは異なり、熱伝達部材14の平板部14aが存在せず、各柱状部材14bの最下部に柱状部材14bよりも大面積のパッド部14cが設けられていて、パッド部14cの下面全体が樹脂18から露出している。また、実施の形態2と同様に、絶縁板17には、柱状部材14の数と同数の凹部が形成されており、各柱状部材14bの上端部が絶縁板17の凹部に嵌合した状態となっている。その他の構造は、図1に示すとおりである。
図8は、実施の形態3における電子デバイスFの構造を示す縦断面図である。本実施の形態においては、図1に示す電子デバイスAと同じ部材については同じ符号を付して説明を省略し、異なる点のみ説明する。本実施の形態では、実施の形態1の電子デバイスAとは異なり、熱伝達部材14の平板部14aが存在せず、各柱状部材14bの最下部に柱状部材14bよりも大面積のパッド部14cが設けられていて、パッド部14cの下面全体が樹脂18から露出している。また、実施の形態2と同様に、絶縁板17には、柱状部材14の数と同数の凹部が形成されており、各柱状部材14bの上端部が絶縁板17の凹部に嵌合した状態となっている。その他の構造は、図1に示すとおりである。
本実施の形態の電子デバイスFによると、実施の形態1に比べ、熱伝達部材14の柱状部材14bの最下部にパッド部14cが設けられているので、水冷板との接触面積が広くなり、冷却機能が向上する。
また、本実施の形態においても、上記実施の形態1における第1変形例〜第3変形例の構造を採用することができる。
(実施の形態4)
図9は、実施の形態4における電子デバイスGの構造を示す縦断面図である。本実施の形態においては、図1に示す電子デバイスAと同じ部材については同じ符号を付して説明を省略し、異なる点のみ説明する。本実施の形態では、実施の形態1の電子デバイスAとは異なり、熱伝達部材14の平板部14aに代えて、柱状部材14bの最下部にフィン部14dが設けられていて、フィン部14dの大部分が樹脂18から露出している。また、実施の形態2と同様に、絶縁板17には、柱状部材14の数と同数の凹部が形成されており、各柱状部材14bの上端部が絶縁板17の凹部に嵌合した状態となっている。フィン部14dは、冷却管30の壁面と嵌合している。その他の構造は、図1に示すとおりである。
図9は、実施の形態4における電子デバイスGの構造を示す縦断面図である。本実施の形態においては、図1に示す電子デバイスAと同じ部材については同じ符号を付して説明を省略し、異なる点のみ説明する。本実施の形態では、実施の形態1の電子デバイスAとは異なり、熱伝達部材14の平板部14aに代えて、柱状部材14bの最下部にフィン部14dが設けられていて、フィン部14dの大部分が樹脂18から露出している。また、実施の形態2と同様に、絶縁板17には、柱状部材14の数と同数の凹部が形成されており、各柱状部材14bの上端部が絶縁板17の凹部に嵌合した状態となっている。フィン部14dは、冷却管30の壁面と嵌合している。その他の構造は、図1に示すとおりである。
本実施の形態の電子デバイスEによると、実施の形態1に比べ、熱伝達部材14の最下部にフィン部14dが設けられているので、実施の形態2よりもさらに冷却管30との接触面積が広くなり、冷却機能が向上する。特に、本実施の形態の構造は、空冷方式にも適した構造である。
また、本実施形態においても、上記実施の形態1における第1変形例〜第3変形例の構造を採用することができる。
(実施の形態5)
図10は、実施の形態5における電子デバイスHの構造を示す縦断面図である。本実施の形態においては、図1に示す電子デバイスAと同じ部材については同じ符号を付して説明を省略し、異なる点のみ説明する。本実施の形態では、実施の形態1の変形例3と同様に、ダイパッド12と熱伝達部材14の平板部14aとが半田等によって接合され、導通可能に接触している。そして、柱状部材14bの下端部が、縦型MOSFET部60のドレイン電極72につながる外部端子として機能する。柱状部材14bの下端部は、冷却管30とは絶縁体32を介在させて設けられた電極板31に接続されている。
図10は、実施の形態5における電子デバイスHの構造を示す縦断面図である。本実施の形態においては、図1に示す電子デバイスAと同じ部材については同じ符号を付して説明を省略し、異なる点のみ説明する。本実施の形態では、実施の形態1の変形例3と同様に、ダイパッド12と熱伝達部材14の平板部14aとが半田等によって接合され、導通可能に接触している。そして、柱状部材14bの下端部が、縦型MOSFET部60のドレイン電極72につながる外部端子として機能する。柱状部材14bの下端部は、冷却管30とは絶縁体32を介在させて設けられた電極板31に接続されている。
上記に加えて、本実施の形態では、チップ11の上面に副熱伝達部材19が取り付けられている。副熱伝達部材19は、チップ11の縦型MOSFET部60のボンディングパッド62(図2(a)参照)に接触する平板部19aと平板部19aから上方に延びる複数の柱状部材19bとを有している。熱伝達部材14における電気的接続構造及び冷却構造と同様に、柱状部材19bの先端面は樹脂18から露出して、冷却管とは絶縁体を介して設けられた電極板に接続されている(図示せず)。
したがって、本実施の形態では、ダイパッド12に接続されるボンディングワイヤ16や縦型MOSFET部60のボンディングパッド62に接続されるボンディングワイヤは存在せず、すべてのボンディングワイヤ16がチップ11の制御回路部61のボンディングパッド64(図2(a)参照)に接続されている。
本実施の形態の構造により、熱伝達部材14及び副熱伝達部材19が縦型MOSFET部60のドレイン電極72,ソース電極70とそれぞれ導通可能になっているので、ドレイン電極72,ソース電極70につながるボンディングワイヤが不要になり、電気的接続構造が単純化される。しかも、柱状部材14b,19bはボンディングワイヤに比べると断面積が大きく、本数も任意に設定できるので、冷却機能を維持しつつ大電流を流すのに適した構造が得られることになる。
なお、副熱伝達部材19として、実施の形態2〜4(図7,図8,図9参照)に示すような熱伝達機能だけを発揮する構造を採用してもよく、副熱伝達部材19が必ずしも縦型MOSFET部60のボンディングパッド62に導通可能になっていなくてもよい。その場合にも、副熱伝達部材19を設けたことにより、冷却機能の向上という効果を発揮することができる。
なお、本実施の形態に設けられているダイパッドやリードは、必ずしも存在している必要はない。まず、制御回路部61のボンディングパッド64に副熱伝達部材19の柱状部材19bが接続されていれば、リードは不要となる。その場合には平板部が絶縁体材料によって構成されているか、柱状部材と制御回路につながる柱状部材と平板部との間に絶縁体が介在している。また、ダイパッドが存在していなくても、言い換えるとリードフレームを用いなくても、ダイキャビティの底部に熱伝達部材,チップ,副熱伝達部材を重ねた状態でトランスファモールドを行うことにより、電子デバイスの動作に必要な電力や信号が供給される構造が実現する。
さらに、チップの上面側のみに熱伝達部材(本実施形態における副熱伝達部材)が取り付けられていてもよい。その場合にも、チップで発生する熱を外方に放出する効果が得られるからである。
(その他の構造)
上記各実施形態および変形例では、熱伝達部材とリードフレームとは個別に形成したが、リードフレームと熱伝達部材とをダイキャストにより一体成形することも可能である。
上記各実施形態および変形例では、熱伝達部材とリードフレームとは個別に形成したが、リードフレームと熱伝達部材とをダイキャストにより一体成形することも可能である。
上記実施形態及び各変形例では、柱状部材としてロッド状部材を設けたが、本発明における柱状部材はこれに限定されるものではなく、板状部材であってもよい。また、ロッド状部材の場合でも、断面が円形である必要はなく、楕円形,多角形など任意の各種形状であってもよい。
上記実施形態及び各変形例では、樹脂を用いたトランスファモールドによりチップ等を封止しているが、樹脂封止に代えてガラスを用いたり、トランスファモールドに代えて樹脂やガラスを用いたポッティングによる封止構造を採用する、などの封止方法も可能である。
上記各実施形態においては、パワー半導体素子として縦型MOSFETを設けたが、横型MOSFETなどの横型半導体素子を設けたものについても、適用することができる。
本発明の電子デバイスにおいて、チップ内に配置される電気素子には、IGBT,ダイオード,サイリスタなどのいわゆる能動素子や、抵抗素子、容量素子(コンデンサ),誘導素子(インダクタ)等の受動素子が含まれる。
なお、上記各実施形態及び変形例では、チップ11の裏面には必ず熱伝達部材14が設けられている構造を示したが、本発明の構造は、かかる形態に限定されるものではなく、熱伝達部材がチップの上面にだけ設けられていてもよい。
上記開示された本発明の各実施の形態,変形例及びその他の構造は、あくまで例示であって、本発明の範囲はこれらの記載の範囲に限定されるものではない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内でのすべての変更を含むものである。
本発明の電子バイスは、IGBT,ダイオード,サイリスタ,抵抗素子、容量素子(コンデンサ),誘導素子(インダクタ)等を搭載した各種機器に利用することができ、特に電子モジュールの要素として利用することができる。
11 チップ、12 ダイパッド、13 はんだ層、14 熱伝達部材、14a 平板部、14b 柱状部材、14c パッド部、14d フィン部、15 リード、16 ボンディングワイヤ、17 絶縁板、18 樹脂、19 副熱伝達部材、19a 平板部、19b 柱状部材、51 シリコン基板,52 n+ 領域、53 n領域、54 pウエル、55 nウエル、56 ソース・ドレイン拡散層、58ソース領域、 60 縦型MOSFET部、61 制御回路部、62 ボンディングパッド、64 ボンディングパッド、66 ソース電極、67 ゲート引き出し電極、68 ドレイン電極、70 ソース電極、71 ゲート絶縁膜、72 ポリシリコンゲート、73 ドレイン電極、75 ゲート引き出し電極
Claims (15)
- 電気素子が形成されたチップと、
前記チップに熱伝達可能に設けられた熱伝達部材と、
前記チップと、前記熱伝達部材の一部とを封止する封止部材とを備え、
前記熱伝達部材には、チップに近接する部分から延びて、先端部が前記封止部材から露出している1又は2以上の柱状部材が設けられている,電子デバイス。 - 前記熱伝達部材は、柱状部材の基端部が連結される平板部を有している,請求項1記載の電子デバイス。
- 前記熱伝達部材は、柱状部材の先端部が連結される平板部を有している,請求項1記載の電子デバイス。
- 前記熱伝達部材の柱状部材の先端部は、他の部分よりも広いパッド状に形成されている,請求項1記載の電子デバイス。
- 前記熱伝達部材は、柱状部材の先端部が連結されるフィン部を有している,請求項1記載の電子デバイス。
- 前記熱伝達部材は、柱状部材の中間部が連結される平板部を有している,請求項1〜5のいずれかに記載の電子デバイス。
- 前記チップの電気素子は、縦型半導体素子を含んでおり、
前記チップの裏面には前記縦型半導体素子の裏面電極が設けられており、
前記熱伝達部材は、前記縦型半導体素子の裏面電極に導通可能である,請求項1記載の電子デバイス。 - 前記熱伝達部材の一部は水冷されている,請求項1〜7のいずれかに記載の電子デバイス。
- 前記チップの前記熱伝達部材に近接する面に対向する面に熱伝達可能に配置され、前記封止部材の表面に向かって延びる柱状部材を有する副熱伝達部材をさらに備えている,請求項1〜8のいずれかに記載の電子デバイス。
- 電気素子が形成されたチップと、
上記チップに熱伝達可能に設けられた熱伝達部材と、
前記チップと、前記熱伝達部材の少なくとも一部とを封止する封止部材とを備え、
前記熱伝達部材には、チップに近接する部分から延びて、先端部が前記封止部材の端面との距離が所定値以下の位置にある1又は2以上の柱状部材が設けられている,電子デバイス。 - 前記熱伝達部材は、柱状部材の基端部が連結される平板部を有している,請求項10記載の電子デバイス。
- 前記熱伝達部材は、柱状部材の先端部が連結される平板部を有している,請求項10記載の電子デバイス。
- 前記熱伝達部材の柱状部材の先端部は、他の部分よりも広いパッド状に形成されている,請求項10記載の電子デバイス。
- 前記熱伝達部材は、柱状部材の中間部が連結される平板部を有している,請求項10〜13のいずれかに記載の電子デバイス。
- 前記熱伝達部材の先端部は、封止部材を挟んで水冷されている,請求項10〜14のいずれかに記載の電子デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005232794A JP2007048991A (ja) | 2005-08-11 | 2005-08-11 | 電子デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005232794A JP2007048991A (ja) | 2005-08-11 | 2005-08-11 | 電子デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007048991A true JP2007048991A (ja) | 2007-02-22 |
Family
ID=37851564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005232794A Pending JP2007048991A (ja) | 2005-08-11 | 2005-08-11 | 電子デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007048991A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013030597A (ja) * | 2011-07-28 | 2013-02-07 | Sumitomo Bakelite Co Ltd | 発熱デバイス |
-
2005
- 2005-08-11 JP JP2005232794A patent/JP2007048991A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013030597A (ja) * | 2011-07-28 | 2013-02-07 | Sumitomo Bakelite Co Ltd | 発熱デバイス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3868777B2 (ja) | 半導体装置 | |
EP3107120B1 (en) | Power semiconductor module | |
JP4902560B2 (ja) | パワー半導体モジュール | |
JP4594237B2 (ja) | 半導体装置 | |
JP2009135444A (ja) | パワー半導体デバイスのためのパッケージ | |
JP2005302951A (ja) | 電力用半導体装置パッケージ | |
US8907473B2 (en) | Semiconductor device having a diamond substrate heat spreader | |
US20130207256A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2009111154A (ja) | 電力半導体モジュール | |
JP2007184501A (ja) | 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法 | |
US9385107B2 (en) | Multichip device including a substrate | |
US20150271948A1 (en) | Semiconductor Device | |
JP2007329163A (ja) | 電子デバイス | |
US9786516B2 (en) | Power device having reduced thickness | |
JP2009164288A (ja) | 半導体素子及び半導体装置 | |
JP4375299B2 (ja) | パワー半導体装置 | |
US11532534B2 (en) | Semiconductor module | |
JP2007288044A (ja) | 半導体装置 | |
JP2007048991A (ja) | 電子デバイス | |
JP2006294729A (ja) | 半導体装置 | |
US20230317685A1 (en) | Packaged electronic device comprising a plurality of power transistors | |
CN113410185B (zh) | 功率半导体器件封装结构及其制造方法 | |
US8860192B2 (en) | Power device having high switching speed | |
JP7294403B2 (ja) | 半導体装置 | |
US20240243097A1 (en) | Power module package structure |