JP2007043305A - High efficiency amplifier - Google Patents

High efficiency amplifier Download PDF

Info

Publication number
JP2007043305A
JP2007043305A JP2005222990A JP2005222990A JP2007043305A JP 2007043305 A JP2007043305 A JP 2007043305A JP 2005222990 A JP2005222990 A JP 2005222990A JP 2005222990 A JP2005222990 A JP 2005222990A JP 2007043305 A JP2007043305 A JP 2007043305A
Authority
JP
Japan
Prior art keywords
phase line
amplifier
electrical length
length
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005222990A
Other languages
Japanese (ja)
Inventor
Kenichi Horiguchi
健一 堀口
Satoru Ishizaka
哲 石坂
Kazuhisa Yamauchi
和久 山内
Masatoshi Nakayama
正敏 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005222990A priority Critical patent/JP2007043305A/en
Publication of JP2007043305A publication Critical patent/JP2007043305A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To realize high efficiency without causing a composite loss when output signals from both paths are combined. <P>SOLUTION: A high efficiency amplifier includes: an input distribution circuit 2 for distributing an input signal to two paths; a carrier amplifier 3 and an impedance conversion line 4 with an electric length of 90°, which are connected to one of the paths; a phase line 21 and a peak amplifier 6 connected to the other path; and a 90° phase line connected to an output composite point 11 of both the paths. The electric length ϕ of the phase line 21 is set so that the sum of the electric length θ<SB>CA</SB>of the carrier amplifier 3 and the electric length of 90° of the impedance conversion line 4 is equal to the sum of the electric length ϕ of the phase line 21 and the electric length θ<SB>PA</SB>of the peak amplifier 6. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

この発明は放送用及び通信用に使用される高効率増幅器に関するものである。   The present invention relates to a high efficiency amplifier used for broadcasting and communication.

放送用及び通信用のＲＦ増幅器は、ＲＦ信号を高い効率で線形に増幅することが望まれている。しかしながら、一般に増幅器では効率を高くすることと線形性を高くすることは両立しない。増幅器の効率は入力信号の電力レベルの増加と共に高くなり、増幅器が飽和を迎えた辺りで最大効率を迎える特性を示す。近年、放送及び移動体通信等で使用されるＰＡＰＲ（Peak to Average Power Ratio）の大きい変調波を入力信号として使用した場合には、飽和点近くの動作点では増幅器の飽和による信号波形のクリッピングが発生するため線形性は大きく劣化する。   Broadcasting and communication RF amplifiers are desired to amplify RF signals linearly with high efficiency. However, in general, in an amplifier, increasing efficiency and increasing linearity are not compatible. The efficiency of the amplifier increases as the power level of the input signal increases, and exhibits a characteristic that the maximum efficiency is reached when the amplifier reaches saturation. In recent years, when a modulated wave having a large PAPR (Peak to Average Power Ratio) used in broadcasting and mobile communications is used as an input signal, clipping of the signal waveform due to amplifier saturation occurs at an operating point near the saturation point. As a result, the linearity is greatly degraded.

このため、一般に放送用及び通信用のＲＦ増幅器では飽和点から出力バックオフを大きくとった動作レベルにおいて使用され、飽和点からの出力バックオフを大きくとった動作レベルでの高効率化が重要となる。これに対し、飽和点からの出力バックオフを大きくとった動作レベルで効率を高める有力な手法としてドハティ増幅器が報告されている。   For this reason, in general, RF amplifiers for broadcasting and communication are used at an operation level with a large output back-off from the saturation point, and it is important to improve efficiency at an operation level with a large output back-off from the saturation point. Become. On the other hand, a Doherty amplifier has been reported as an effective method for increasing the efficiency at an operation level in which the output back-off from the saturation point is greatly increased.

例えば、図３は特許文献１に示された従来の高効率増幅器としてのドハティ増幅器の構成と各部の電気長、入力信号のレベルが小さい場合の各部から見たインピーダンスを示す図である。図３に示すドハティ増幅器は、入力端子１、入力分配回路２、Ａ級又はＡＢ級にバイアスされたキャリア増幅器３、９０°位相線路４、９０°位相線路５、Ｂ級又はＣ級にバイアスされたピーク増幅器６、９０°位相線路（インピーダンス変換回路）７及び出力端子８を備えている。また、図３には入力分配回路２により分配された経路の出力合成点１１が図示されている。   For example, FIG. 3 is a diagram showing a configuration of a Doherty amplifier as a conventional high-efficiency amplifier shown in Patent Document 1, an electrical length of each part, and an impedance viewed from each part when the level of an input signal is small. The Doherty amplifier shown in FIG. 3 is biased to input terminal 1, input distribution circuit 2, carrier amplifier 3 biased to class A or class AB, 90 ° phase line 4, 90 ° phase line 5, class B or class C. A peak amplifier 6, a 90 ° phase line (impedance conversion circuit) 7, and an output terminal 8. FIG. 3 also shows the output combining point 11 of the path distributed by the input distribution circuit 2.

図３において、入力信号のレベルが小さい場合には、Ｂ級又はＣ級にバイアスされたピーク増幅器６はオフ状態、即ちＲＦ信号を増幅しない状態となり、キャリア増幅器３からのＲＦ信号のみが出力端子８から出力される。このとき、出力合成点１１から出力端子８側の９０°位相線路７を見た負荷インピーダンスをＲ／２（Ｒはドハティ増幅器の負荷抵抗）とし、９０°位相線路（インピーダンス変換線路）４の特性インピーダンスをＲとすると、ピーク増幅器６の出力インピーダンスは理想的には無限大（ｏｐｅｎ）であるため、９０°位相線路４によるインピーダンス変換作用により、キャリア増幅器３から出力側を見た負荷インピーダンスは２Ｒとなる。   In FIG. 3, when the level of the input signal is small, the peak amplifier 6 biased to class B or class C is turned off, that is, the RF signal is not amplified, and only the RF signal from the carrier amplifier 3 is output. 8 is output. At this time, the load impedance of the 90 ° phase line 7 on the output terminal 8 side from the output synthesis point 11 is R / 2 (R is the load resistance of the Doherty amplifier), and the characteristics of the 90 ° phase line (impedance conversion line) 4 If the impedance is R, the output impedance of the peak amplifier 6 is ideally infinite (open), so that the load impedance viewed from the carrier amplifier 3 by the impedance conversion action by the 90 ° phase line 4 is 2R. It becomes.

図４は上記特許文献１に示された従来の高効率増幅器としてのドハティ増幅器の構成と各部の電気長、入力信号のレベルが大きい場合の各部から見たインピーダンスを示す図である。図４において、入力信号のレベルが大きい場合には、Ｂ級又はＣ級にバイアスされたピーク増幅器６はオン状態、即ちＲＦ信号を増幅する状態となるため、出力合成点１１ではキャリア増幅器３及びピーク増幅器６からのＲＦ信号が合成されて出力される。このとき、キャリア増幅器３及びピーク増幅器６から出力側を見た負荷インピーダンスは共にＲとなる。   FIG. 4 is a diagram showing the configuration of the Doherty amplifier as the conventional high-efficiency amplifier shown in Patent Document 1, the electrical length of each part, and the impedance seen from each part when the level of the input signal is large. In FIG. 4, when the level of the input signal is large, the peak amplifier 6 biased to class B or class C is in an on state, that is, a state in which the RF signal is amplified. The RF signal from the peak amplifier 6 is synthesized and output. At this time, the load impedance when the output side is viewed from the carrier amplifier 3 and the peak amplifier 6 is R.

ここで、予め高効率増幅器では、キャリア増幅器３の負荷インピーダンスが２Ｒのときに、キャリア増幅器３では飽和電力は小さいが効率が高くなるように設計し、キャリア増幅器３の負荷インピーダンスがＲのときに、キャリア増幅器３及びピーク増幅器６では飽和電力が大きくなるように設計しておくと、入力信号のレベルが小さい場合には、キャリア増幅器３が高効率動作し、入力信号のレベルが大きい場合には、キャリア増幅器３及びピーク増幅器６は飽和電力が大きくなるように動作する。   Here, in the high efficiency amplifier, when the load impedance of the carrier amplifier 3 is 2R, the carrier amplifier 3 is designed so that the saturation power is small but the efficiency is high, and when the load impedance of the carrier amplifier 3 is R If the carrier amplifier 3 and the peak amplifier 6 are designed so that the saturation power is large, when the level of the input signal is small, the carrier amplifier 3 operates with high efficiency and when the level of the input signal is large. The carrier amplifier 3 and the peak amplifier 6 operate so as to increase the saturation power.

従来の高効率増幅器としてのドハティ増幅器では、以上２つの作用により、即ち、入力信号のレベルに応じてピーク増幅器３の出力がキャリア増幅器６の出力に合成されるという作用、及び入力信号のレベルに応じてキャリア増幅器３及びピーク増幅器６から出力側を見た負荷インピーダンスが変化するという作用により、飽和からの出力バックオフが大きい状態において、高効率な動作を実現することが可能となる。   In the Doherty amplifier as a conventional high-efficiency amplifier, the output of the peak amplifier 3 is combined with the output of the carrier amplifier 6 according to the above two actions, that is, according to the level of the input signal, and the input signal level. Accordingly, the load impedance of the carrier amplifier 3 and the peak amplifier 6 as viewed from the output side changes, so that highly efficient operation can be realized in a state where the output back-off from saturation is large.

特許第２９４５８３３号公報（段落００１８〜００２１、図２、図３）Japanese Patent No. 2945833 (paragraphs 0018 to 0021, FIGS. 2 and 3)

従来の高効率増幅器は以上のように構成され、キャリア増幅器３の出力側と、ピーク増幅器６の入力側の２箇所にそれぞれ９０°位相線路４，５を使用している。この場合、キャリア増幅器３の電気長θCAとピーク増幅器６の電気長θPAが同一のときには、入力分配回路２からキャリア増幅器３を経て出力合成点１１に至る経路の各電気長の合計と、入力分配回路２からピーク増幅器６を経て出力合成点１１に至る経路の各電気長の合計とが一致するため、両経路の出力信号が合成する際に損失は発生しない。しかしながら、実際にはキャリア増幅器３の電気長θCAとピーク増幅器６の電気長θPAが異なる。このため、入力分配回路２からキャリア増幅器３を経て出力合成点１１に至る経路の各電気長の合計と、入力分配回路２からピーク増幅器６を経て出力合成点１１に至る経路の各電気長の合計とが異なり、両経路の出力信号が合成する際に合成損失が発生し、高効率増幅器の効率が低下してしまうという課題があった。 The conventional high-efficiency amplifier is configured as described above, and uses 90 ° phase lines 4 and 5 at two locations on the output side of the carrier amplifier 3 and on the input side of the peak amplifier 6, respectively. In this case, when the electrical length θ CA of the carrier amplifier 3 and the electrical length θ PA of the peak amplifier 6 are the same, the total of the respective electrical lengths of the path from the input distribution circuit 2 through the carrier amplifier 3 to the output combining point 11; Since the total electrical lengths of the paths from the input distribution circuit 2 through the peak amplifier 6 to the output combining point 11 coincide with each other, no loss occurs when the output signals of both paths are combined. However, actually, the electrical length θ CA of the carrier amplifier 3 and the electrical length θ PA of the peak amplifier 6 are different. Therefore, the total of the electrical lengths of the paths from the input distribution circuit 2 through the carrier amplifier 3 to the output synthesis point 11 and the electrical lengths of the paths from the input distribution circuit 2 through the peak amplifier 6 to the output synthesis point 11 Unlike the total, there is a problem in that when the output signals of both paths are combined, a combining loss occurs and the efficiency of the high-efficiency amplifier decreases.

この発明は上記のような課題を解決するためになされたもので、両経路の出力信号が合成する際に合成損失が発生せず、高効率を実現することができる高効率増幅器を得ることを目的とする。   The present invention has been made to solve the above-described problems. It is an object of the present invention to obtain a high-efficiency amplifier capable of realizing high efficiency without generating a combination loss when the output signals of both paths are combined. Objective.

この発明に係る高効率増幅器は、入力信号を第１及び第２の経路に分配する入力分配回路と、上記第１の経路に接続されたキャリア増幅器及び９０°の電気長を有するインピーダンス変換線路と、上記第２の経路に接続された位相線路及びピーク増幅器と、上記第１及び第２の経路の出力合成点に接続されたインピーダンス変換回路とを備え、上記位相線路の電気長は、上記キャリア増幅器の電気長及び上記インピーダンス変換線路の電気長の和と、上記位相線路の電気長及び上記ピーク増幅器の電気長の和が一致するように設定されるものである。   A high efficiency amplifier according to the present invention includes an input distribution circuit that distributes an input signal to first and second paths, a carrier amplifier connected to the first path, and an impedance conversion line having an electrical length of 90 °. A phase line and a peak amplifier connected to the second path, and an impedance conversion circuit connected to an output combining point of the first and second paths, wherein the electrical length of the phase line is the carrier The sum of the electrical length of the amplifier and the electrical length of the impedance conversion line is set so that the sum of the electrical length of the phase line and the electrical length of the peak amplifier matches.

この発明により、入力信号のレベルが大きい場合に、両経路の出力信号が合成する際に合成損失が発生せず、高効率を実現することができるという効果が得られる。   According to the present invention, when the level of the input signal is large, there is an effect that high efficiency can be realized without generating a combining loss when the output signals of both paths are combined.

実施の形態１．
図１はこの発明の実施の形態１による高効率増幅器の構成と各部の電気長を示す図である。図１に示す高効率増幅器は、入力端子１、入力分配回路２、Ａ級又はＡＢ級にバイアスされたキャリア増幅器３、９０°の電気長を有する９０°位相線路（インピーダンス変換線路）４、位相線路２１、Ｂ級又はＣ級にバイアスされたピーク増幅器６、９０°の電気長を有する９０°位相線路（インピーダンス変換回路）７及び出力端子８を備えており、従来の図３及び図４に示す９０°位相線路５を位相線路２１に置き換えたものである。また、図１には入力分配回路２により分配された経路の出力合成点１１が図示されている。 Embodiment 1 FIG.
FIG. 1 is a diagram showing the configuration of the high efficiency amplifier according to Embodiment 1 of the present invention and the electrical length of each part. The high efficiency amplifier shown in FIG. 1 includes an input terminal 1, an input distribution circuit 2, a carrier amplifier 3 biased to class A or class AB, a 90 ° phase line (impedance conversion line) 4 having an electrical length of 90 °, a phase Line 21, peak amplifier 6 biased in class B or class C, 90 ° phase line (impedance conversion circuit) 7 having an electrical length of 90 °, and output terminal 8 are provided. The 90 ° phase line 5 shown is replaced with a phase line 21. Further, FIG. 1 shows an output combining point 11 of a path distributed by the input distribution circuit 2.

位相線路２１は次の式（１）で定義される電気長φを有する線路である。
φ＋θPA＝９０＋θCA＋３６０・ｎ ［ｄｅｇ］ （ｎは整数） （１）
ここで、θCAはキャリア増幅器３の電気長であり、θPAはピーク増幅器６の電気長である。
即ち、位相線路２１の電気長φは、キャリア増幅器３の電気長θCA及び９０°位相線路（インピーダンス変換線路）４の電気長９０［ｄｅｇ］の和と、位相線路２１の電気長φ及びピーク増幅器６の電気長θPAの和が一致するように設定される。 The phase line 21 is a line having an electrical length φ defined by the following equation (1).
φ + θ PA = 90 + θ CA + 360 · n [deg] (n is an integer) (1)
Here, θ CA is the electrical length of the carrier amplifier 3, and θ PA is the electrical length of the peak amplifier 6.
That is, the electrical length φ of the phase line 21 is the sum of the electrical length θ CA of the carrier amplifier 3 and the electrical length 90 [deg] of the 90 ° phase line (impedance conversion line) 4, and the electrical length φ and the peak of the phase line 21. It is set so that the sum of the electrical length θ PA of the amplifier 6 matches.

上記式（１）において、キャリア増幅器３の電気長θCAがピーク増幅器６の電気長θPAより長い場合に、位相線路２１の電気長φは、次の式（２）で示され、９０°より長く設定される。
φ＞９０ ［ｄｅｇ］ （θCA＞θPA） （２）
一方、上記式（１）において、キャリア増幅器３の電気長θCAがピーク増幅器６の電気長θPAより短い場合に、位相線路２１の電気長φは、次の式（３）で示され、９０°より短く設定される。
φ＜９０ ［ｄｅｇ］ （θCA＜θPA） （３） In the above formula (1), when the electrical length θ CA of the carrier amplifier 3 is longer than the electrical length θ PA of the peak amplifier 6, the electrical length φ of the phase line 21 is expressed by the following formula (2): 90 ° It is set longer.
φ> 90 [deg] (θ CA > θ PA ) (2)
On the other hand, in the above equation (1), when the electric length θ CA of the carrier amplifier 3 is shorter than the electric length θ PA of the peak amplifier 6, the electric length φ of the phase line 21 is expressed by the following equation (3): It is set shorter than 90 °.
φ <90 [deg] (θ CA <θ PA ) (3)

次に動作について説明する。
入力信号のレベルが小さい場合には、Ｂ級又はＣ級にバイアスされたピーク増幅器６はオフ状態、即ちＲＦ信号を増幅しない状態となり、キャリア増幅器３からのＲＦ信号のみが出力端子８から出力される。このとき、出力合成点１１から出力端子８側の９０°位相線路７を見た負荷インピーダンスをＲ／２とし、９０°位相線路（インピーダンス変換線路）４のインピーダンスをＲとすると、ピーク増幅器６の出力インピーダンスは理想的には無限大（ｏｐｅｎ）であるため、９０°位相線路４によるインピーダンス変換作用により、キャリア増幅器３から出力側を見た負荷インピーダンスは２Ｒとなる。 Next, the operation will be described.
When the level of the input signal is small, the peak amplifier 6 biased to class B or class C is turned off, that is, the RF signal is not amplified, and only the RF signal from the carrier amplifier 3 is output from the output terminal 8. The At this time, when the load impedance of the 90 ° phase line 7 on the output terminal 8 side from the output synthesis point 11 is R / 2 and the impedance of the 90 ° phase line (impedance conversion line) 4 is R, the peak amplifier 6 Since the output impedance is ideally infinite (open), the load impedance when the output side is viewed from the carrier amplifier 3 is 2R due to the impedance conversion action by the 90 ° phase line 4.

入力信号のレベルが大きい場合には、Ｂ級又はＣ級にバイアスされたピーク増幅器６はオン状態、即ちＲＦ信号を増幅する状態となるため、出力合成点１１ではキャリア増幅器３及びピーク増幅器６からの出力信号が合成されて出力される。このとき、キャリア増幅器３及びピーク増幅器６から出力側を見た負荷インピーダンスは共にＲとなる。   When the level of the input signal is large, the peak amplifier 6 biased to class B or class C is in an on state, that is, a state in which the RF signal is amplified. Therefore, at the output synthesis point 11, from the carrier amplifier 3 and the peak amplifier 6 Output signals are synthesized and output. At this time, the load impedance when the output side is viewed from the carrier amplifier 3 and the peak amplifier 6 is R.

ここで、予め高効率増幅器では、キャリア増幅器３の負荷インピーダンスが２Ｒのときに、キャリア増幅器３では飽和電力は小さいが効率が高くなるように設計し、キャリア増幅器３の負荷インピーダンスがＲのときに、キャリア増幅器３及びピーク増幅器６では飽和電力が大きくなるように設計しておくと、入力信号のレベルが小さい場合には、キャリア増幅器３が高効率動作し、入力信号のレベルが大きい場合には、キャリア増幅器３及びピーク増幅器６は飽和電力が大きくなるように動作する。   Here, in the high efficiency amplifier, when the load impedance of the carrier amplifier 3 is 2R, the carrier amplifier 3 is designed so that the saturation power is small but the efficiency is high, and when the load impedance of the carrier amplifier 3 is R If the carrier amplifier 3 and the peak amplifier 6 are designed so that the saturation power is large, when the level of the input signal is small, the carrier amplifier 3 operates with high efficiency and when the level of the input signal is large. The carrier amplifier 3 and the peak amplifier 6 operate so as to increase the saturation power.

この高効率増幅器では、以上２つの作用により、即ち、入力信号のレベルに応じてピーク増幅器６の出力がキャリア増幅器３の出力に合成されるという作用、及び入力信号のレベルに応じてキャリア増幅器３及びピーク増幅器６から出力側を見た負荷インピーダンスが変化するという作用により、この実施の形態１では、飽和からの出力バックオフが大きい状態において高効率な動作を実現することが可能となる。   In this high efficiency amplifier, the output of the peak amplifier 6 is combined with the output of the carrier amplifier 3 according to the above two actions, that is, according to the level of the input signal, and the carrier amplifier 3 according to the level of the input signal. In the first embodiment, a high-efficiency operation can be realized in a state where the output back-off from saturation is large due to the effect that the load impedance when the output side is viewed from the peak amplifier 6 is changed.

また、この実施の形態１では、位相線路２１の電気長φは、キャリア増幅器３の電気長θCA及び９０°位相線路４の電気長９０°の和と、位相線路２１の電気長φ及びピーク増幅器６の電気長θPAの和が一致するように設定されることにより、入力信号のレベルが大きい場合に、両経路の出力信号が合成する際に合成損失が発生しない。 In the first embodiment, the electrical length φ of the phase line 21 is the sum of the electrical length θ CA of the carrier amplifier 3 and the electrical length 90 ° of the 90 ° phase line 4, and the electrical length φ and the peak of the phase line 21. By setting the sum of the electrical lengths θ PA of the amplifiers 6 to coincide with each other, no combined loss occurs when the output signals of both paths are combined when the level of the input signal is large.

以上のように、この実施の形態１によれば、位相線路２１の電気長φは、キャリア増幅器３の電気長θCA及び９０°位相線路４の電気長９０°の和と、位相線路２１の電気長φ及びピーク増幅器６の電気長θPAの和が一致するように設定されることにより、入力信号のレベルが大きい場合に、両経路の出力信号が合成する際に合成損失が発生せず、高効率を実現することができるという効果が得られる。 As described above, according to the first embodiment, the electrical length φ of the phase line 21 is the sum of the electrical length θ CA of the carrier amplifier 3 and the electrical length of 90 ° of the 90 ° phase line 4 and the electrical length of the phase line 21. By setting the sum of the electrical length φ and the electrical length θ PA of the peak amplifier 6 to coincide, when the input signal level is large, no synthesis loss occurs when the output signals of both paths are synthesized. The effect that high efficiency is realizable is acquired.

実施の形態２．
図２はこの発明の実施の形態２による高効率増幅器の構成と各部の電気長を示す図である。図２に示す高効率増幅器は、入力端子１、入力分配回路２、位相線路（第１の位相線路）３１、Ａ級又はＡＢ級にバイアスされたキャリア増幅器３、位相線路（第３の位相線路、インピーダンス変換線路）３３、位相線路（第２の位相線路）３２、Ｂ級又はＣ級にバイアスされたピーク増幅器６、位相線路（第４の位相線路）３４、９０°位相線路（インピーダンス変換回路）７及び出力端子８を備えている。 Embodiment 2. FIG.
FIG. 2 is a diagram showing the configuration of the high efficiency amplifier according to Embodiment 2 of the present invention and the electrical length of each part. The high efficiency amplifier shown in FIG. 2 includes an input terminal 1, an input distribution circuit 2, a phase line (first phase line) 31, a carrier amplifier 3 biased to class A or class AB, and a phase line (third phase line). , Impedance conversion line) 33, phase line (second phase line) 32, peak amplifier 6 biased to class B or class C, phase line (fourth phase line) 34, 90 ° phase line (impedance conversion circuit) ) 7 and an output terminal 8.

上記実施の形態１の図１では、入力分配回路２とキャリア増幅器３が直結され、ピーク増幅器６と出力合成点１１が直結されているが、この実施の形態２では、実装上の線路を考慮して、位相線路３１及び位相線路３４を追加し、図１の９０°位相線路４を位相線路３３に置き換え、図１の位相線路２１を位相線路３２に置き換えている。   In FIG. 1 of the first embodiment, the input distribution circuit 2 and the carrier amplifier 3 are directly connected, and the peak amplifier 6 and the output combining point 11 are directly connected. However, in this second embodiment, the line on the mounting is considered. Then, the phase line 31 and the phase line 34 are added, the 90 ° phase line 4 in FIG. 1 is replaced with the phase line 33, and the phase line 21 in FIG. 1 is replaced with the phase line 32.

位相線路３１，３２，３３，３４は、それぞれ次の式（４）で定義される電気長φ1，φ2，φ3，φ4を有する線路である。
φ2＋φ4＋θPA＝φ1＋φ3＋θCA＋３６０・ｎ ［ｄｅｇ］（ｎは整数） （４）
ここで、φ1，φ2，φ3，φ4はそれぞれ位相線路３１，３２，３３，３４の電気長、θCAはキャリア増幅器３の電気長、θPAはピーク増幅器６の電気長である。 The phase lines 31, 32, 33, and 34 are lines having electrical lengths φ 1 , φ 2 , φ 3 , and φ 4 defined by the following equation (4), respectively.
φ 2 + φ 4 + θ PA = φ 1 + φ 3 + θ CA + 360 · n [deg] (n is an integer) (4)
Here, φ 1 , φ 2 , φ 3 and φ 4 are the electrical lengths of the phase lines 31, 32, 33 and 34, θ CA is the electrical length of the carrier amplifier 3, and θ PA is the electrical length of the peak amplifier 6. .

ここで、位相線路３３の電気長φ3は、入力信号のレベルが小さい場合に、キャリア増幅器３から出力側を見た負荷インピーダンスが最大となるように設定され、位相線路３４の電気長φ4は、入力信号のレベルが小さい場合に、出力合成点１１から位相線路３４を見たインピーダンスが無限大（ｏｐｅｎ）に最も近くなるように設定される。そして、上記式（４）に示すように、位相線路３１，３２の電気長φ1，φ2は、位相線路３１の電気長φ1、キャリア増幅器３の電気長θCA及び位相線路３３の電気長φ3の和と、位相線路３２の電気長φ2、ピーク増幅器６の電気長θPA及び位相線路３４の電気長φ4との和が一致するように設定される。 Here, the electrical length phi 3 of the phase line 33, when the level of the input signal is small, the load impedance viewed output side from the carrier amplifier 3 is set to be the maximum, the electrical length of the phase line 34 phi 4 Is set so that the impedance when the phase line 34 is viewed from the output combining point 11 is closest to infinity when the level of the input signal is small. Then, as shown in the equation (4), the electrical length phi 1 of the phase line 31 and 32, phi 2, the electrical length phi 1 of the phase line 31, electric electrical length theta CA and phase line 33 of the carrier amplifier 3 The sum of the length φ 3 , the electrical length φ 2 of the phase line 32, the electrical length θ PA of the peak amplifier 6, and the electrical length φ 4 of the phase line 34 are set to coincide.

上記式（４）において、キャリア増幅器３の電気長θCAがピーク増幅器６の電気長θPAより長い場合には、位相線路３１，３２，３３，３４の電気長φ1，φ2，φ3，φ4の関係は次の式（５）で示され、位相線路３２の電気長φ2と位相線路３４の電気長φ4との和は、位相線路３１の電気長φ1と位相線路３３の電気長φ3との和より長く設定される。
φ2＋φ4＞φ1＋φ3 ［ｄｅｇ］ （θCA＞θPA） （５） In the above equation (4), when the electrical length θ CA of the carrier amplifier 3 is longer than the electrical length θ PA of the peak amplifier 6, the electrical lengths φ 1 , φ 2 , φ 3 of the phase lines 31, 32, 33, 34. , Φ 4 is expressed by the following equation (5), and the sum of the electrical length φ 2 of the phase line 32 and the electrical length φ 4 of the phase line 34 is the electrical length φ 1 of the phase line 31 and the phase line 33. It is set than the sum of the electrical length phi 3 of long.
φ 2 + φ 4 > φ 1 + φ 3 [deg] (θ CA > θ PA ) (5)

一方、キャリア増幅器３の電気長θCAがピーク増幅器６の電気長θPAより短い場合には、位相線路３１，３２，３３，３４の電気長φ1，φ2，φ3，φ4の関係は次の式（６）で示され、位相線路３２の電気長φ2と位相線路３４の電気長φ4との和は、位相線路３１の電気長φ1と位相線路３３の電気長φ3との和より短く設定される。
φ2＋φ4＜φ1＋φ3 ［ｄｅｇ］ （θCA＜θPA） （６） On the other hand, when the electrical length θ CA of the carrier amplifier 3 is shorter than the electrical length θ PA of the peak amplifier 6, the relationship between the electrical lengths φ 1 , φ 2 , φ 3 , φ 4 of the phase lines 31, 32, 33, 34. Is expressed by the following equation (6), and the sum of the electrical length φ 2 of the phase line 32 and the electrical length φ 4 of the phase line 34 is the electrical length φ 1 of the phase line 31 and the electrical length φ 3 of the phase line 33. Shorter than the sum of
φ 2 + φ 4 <φ 1 + φ 3 [deg] (θ CA <θ PA ) (6)

次に動作について説明する。
入力信号のレベルが小さい場合には、Ｂ級又はＣ級にバイアスされたピーク増幅器６はオフ状態、即ちＲＦ信号を増幅しない状態となり、キャリア増幅器３からのＲＦ信号のみが出力端子８から出力される。このとき、出力合成点１１から出力端子８側の９０°位相線路７を見た負荷インピーダンスをＲ／２とし、位相線路３３のインピーダンスをＲとすると、出力合成点１１から位相線路３４を見たインピーダンスがほぼ無限大（ｏｐｅｎ）であるため、位相線路３３によるインピーダンス変換作用により、キャリア増幅器３から出力側を見た負荷インピーダンスは２Ｒとなる。 Next, the operation will be described.
When the level of the input signal is small, the peak amplifier 6 biased to class B or class C is turned off, that is, the RF signal is not amplified, and only the RF signal from the carrier amplifier 3 is output from the output terminal 8. The At this time, when the load impedance when the 90 ° phase line 7 on the output terminal 8 side is viewed from the output synthesis point 11 is R / 2 and the impedance of the phase line 33 is R, the phase line 34 is viewed from the output synthesis point 11. Since the impedance is almost infinite (open), the load impedance when the output side is viewed from the carrier amplifier 3 is 2R due to the impedance conversion action by the phase line 33.

入力信号のレベルが大きい場合には、Ｂ級又はＣ級にバイアスされたピーク増幅器６はオン状態、即ちＲＦ信号を増幅する状態となるため、出力合成点１１ではキャリア増幅器３及びピーク増幅器６からのＲＦ信号が合成されて出力される。このとき、キャリア増幅器３及びピーク増幅器６から出力側を見た負荷インピーダンスは共にＲとなる。   When the level of the input signal is large, the peak amplifier 6 biased to class B or class C is in an on state, that is, a state in which the RF signal is amplified. Therefore, at the output synthesis point 11, from the carrier amplifier 3 and the peak amplifier 6 Are synthesized and output. At this time, the load impedance when the output side is viewed from the carrier amplifier 3 and the peak amplifier 6 is R.

ここで、予め高効率増幅器では、負荷インピーダンスが２Ｒのときに、キャリア増幅器３では飽和電力は小さいが効率が高くなるように設計し、負荷インピーダンスがＲのときに、キャリア増幅器３及びピーク増幅器６では飽和電力が大きくなるように設計しておくと、入力信号のレベルが小さい場合には、キャリア増幅器３が高効率動作し、入力信号のレベルが大きい場合には、キャリア増幅器３及びピーク増幅器６は飽和電力が大きくなるように動作する。   Here, in the high-efficiency amplifier, when the load impedance is 2R, the carrier amplifier 3 is designed so that the saturation power is small but the efficiency is high, and when the load impedance is R, the carrier amplifier 3 and the peak amplifier 6 are designed. If the saturation power is designed to be large, the carrier amplifier 3 operates with high efficiency when the level of the input signal is small, and the carrier amplifier 3 and the peak amplifier 6 when the level of the input signal is large. Operates so as to increase the saturation power.

この実施の形態２では、以上２つの作用により、即ち、入力信号のレベルに応じてピーク増幅器６の出力がキャリア増幅器３の出力に合成されるという作用、及び入力信号のレベルに応じてキャリア増幅器３及びピーク増幅器６から出力側を見た負荷インピーダンスが変化するという作用により、この実施の形態２では、飽和からの出力バックオフが大きい状態において高効率な動作を実現することが可能となる。   In the second embodiment, the above two actions, that is, the action that the output of the peak amplifier 6 is combined with the output of the carrier amplifier 3 according to the level of the input signal, and the carrier amplifier according to the level of the input signal. In the second embodiment, a high-efficiency operation can be realized in a state where the output back-off from saturation is large due to the effect that the load impedance as viewed from the output side of 3 and the peak amplifier 6 changes.

また、この実施の形態２では、位相線路３３の電気長φ3は、入力信号のレベルが小さい場合に、キャリア増幅器３から出力側を見た負荷インピーダンスが最大となるように設定され、位相線路３４の電気長φ4は、入力信号のレベルが小さい場合に、出力合成点１１から位相線路３４を見たインピーダンスが無限大（ｏｐｅｎ）に最も近くなるように設定され、位相線路３１，３２の電気長φ1，φ2は、位相線路３１の電気長φ1、キャリア増幅器３の電気長θCA及び位相線路３３の電気長φ3の和と、位相線路３２の電気長φ2、ピーク増幅器６の電気長θPA及び位相線路３４の電気長φ4との和が一致するように設定されることにより、入力信号のレベルが大きい場合に、両経路の出力信号が合成する際に合成損失が発生しない。 In the second embodiment, the electrical length φ 3 of the phase line 33 is set so that the load impedance when the output side is viewed from the carrier amplifier 3 is maximized when the level of the input signal is small. The electrical length φ 4 of 34 is set so that the impedance when the phase line 34 is viewed from the output combining point 11 is closest to infinity when the level of the input signal is small. The electrical lengths φ 1 and φ 2 are the sum of the electrical length φ 1 of the phase line 31, the electrical length θ CA of the carrier amplifier 3 and the electrical length φ 3 of the phase line 33, the electrical length φ 2 of the phase line 32, and the peak amplifier. 6 is set so that the sum of the electrical length θ PA of 6 and the electrical length φ 4 of the phase line 34 coincide with each other, so that when the input signal level is large, the combined loss occurs when the output signals of both paths are combined. Does not occur.

以上のように、この実施の形態２によれば、位相線路３３の電気長φ3が、入力信号のレベルが小さい場合に、キャリア増幅器３から出力側を見た負荷インピーダンスが最大となるように設定され、位相線路３４の電気長φ4が、入力信号のレベルが小さい場合に、出力合成点１１から位相線路３４を見たインピーダンスが無限大に最も近くなるように設定され、位相線路３１，３２の電気長φ1，φ2が、位相線路３１の電気長φ1、キャリア増幅器３の電気長θCA及び位相線路３３の電気長φ3の和と、位相線路３２の電気長φ2、ピーク増幅器６の電気長θPA及び位相線路３４の電気長φ4との和が一致するように設定されることにより、入力信号のレベルが大きい場合に、両経路の出力信号が合成する際に合成損失が発生せず、高効率を実現することができるという効果が得られる。 As described above, according to the second embodiment, when the electrical length φ 3 of the phase line 33 is low in the level of the input signal, the load impedance viewed from the carrier amplifier 3 when viewed from the output side is maximized. The electrical length φ 4 of the phase line 34 is set such that when the level of the input signal is small, the impedance when the phase line 34 is viewed from the output synthesis point 11 is closest to infinity. The electrical length φ 1 , φ 2 of the phase line 31 is the sum of the electrical length φ 1 of the phase line 31, the electrical length θ CA of the carrier amplifier 3 and the electrical length φ 3 of the phase line 33, and the electrical length φ 2 of the phase line 32, By setting the sum of the electrical length θ PA of the peak amplifier 6 and the electrical length φ 4 of the phase line 34 to coincide with each other, the output signals of both paths are combined when the level of the input signal is large. Achieves high efficiency with no composite loss There is an advantage that it is possible.

この発明の実施の形態１による高効率増幅器の構成と各部の電気長を示す図である。It is a figure which shows the structure of the high efficiency amplifier by Embodiment 1 of this invention, and the electrical length of each part. この発明の実施の形態２による高効率増幅器の構成と各部の電気長を示す図である。It is a figure which shows the structure of the high efficiency amplifier by Embodiment 2 of this invention, and the electrical length of each part. 従来の高効率増幅器の構成と各部の電気長、入力信号のレベルが小さい場合の各部から見たインピーダンスを示す図である。It is a figure which shows the impedance seen from each part when the structure of the conventional high efficiency amplifier, the electrical length of each part, and the level of an input signal are small. 従来の高効率増幅器の構成と各部の電気長、入力信号のレベルが大きい場合の各部から見たインピーダンスを示す図である。It is a figure which shows the impedance seen from each part when the structure of the conventional high efficiency amplifier, the electrical length of each part, and the level of an input signal are large.

符号の説明Explanation of symbols

１ 入力端子、２ 入力分配回路、３ キャリア増幅器、４ ９０°位相線路、５ ９０°位相線路、６ ピーク増幅器、７ ９０°位相線路、８ 出力端子、１１ 出力合成点、２１ 位相線路、３１，３２，３３，３４ 位相線路。
1 input terminal, 2 input distribution circuit, 3 carrier amplifier, 4 90 ° phase line, 5 90 ° phase line, 6 peak amplifier, 7 90 ° phase line, 8 output terminal, 11 output synthesis point, 21 phase line, 31, 32, 33, 34 Phase line.

Claims (6)

入力信号を第１及び第２の経路に分配する入力分配回路と、
上記第１の経路に接続されたキャリア増幅器及び９０°の電気長を有するインピーダンス変換線路と、
上記第２の経路に接続された位相線路及びピーク増幅器と、
上記第１及び第２の経路の出力合成点に接続されたインピーダンス変換回路とを備え、
上記位相線路の電気長は、上記キャリア増幅器の電気長及び上記インピーダンス変換線路の電気長の和と、上記位相線路の電気長及び上記ピーク増幅器の電気長の和が一致するように設定されることを特徴とする高効率増幅器。 An input distribution circuit for distributing the input signal to the first and second paths;
A carrier amplifier connected to the first path and an impedance conversion line having an electrical length of 90 °;
A phase line and a peak amplifier connected to the second path;
An impedance conversion circuit connected to the output synthesis point of the first and second paths,
The electrical length of the phase line is set so that the sum of the electrical length of the carrier amplifier and the electrical length of the impedance conversion line matches the sum of the electrical length of the phase line and the electrical length of the peak amplifier. High-efficiency amplifier characterized by 上記キャリア増幅器の電気長が上記ピーク増幅器の電気長より長い場合に、上記位相線路の電気長が９０°の電気長より長く設定されることを特徴とする請求項１記載の高効率増幅器。   2. The high efficiency amplifier according to claim 1, wherein when the electric length of the carrier amplifier is longer than the electric length of the peak amplifier, the electric length of the phase line is set longer than an electric length of 90 [deg.]. 上記キャリア増幅器の電気長が上記ピーク増幅器の電気長より短い場合に、上記位相線路の電気長が９０°の電気長より短く設定されることを特徴とする請求項１記載の高効率増幅器。   2. The high efficiency amplifier according to claim 1, wherein when the electric length of the carrier amplifier is shorter than the electric length of the peak amplifier, the electric length of the phase line is set shorter than an electric length of 90 [deg.]. 入力信号を第１及び第２の経路に分配する入力分配回路と、
上記第１の経路に接続された第１の位相線路、キャリア増幅器及び第３の位相線路によるインピーダンス変換線路と、
上記第２の経路に接続された第２の位相線路、ピーク増幅器及び第４の位相線路と、
上記第１及び第２の経路の出力合成点に接続されたインピーダンス変換回路とを備え、
上記第３の位相線路によるインピーダンス変換線路の電気長は、上記入力信号のレベルが小さい場合に、上記キャリア増幅器から出力側を見たインピーダンスが最大となるように設定され、上記第４の位相線路の電気長は、上記入力信号のレベルが小さい場合に、上記出力合成点から上記第４の位相線路を見たインピーダンスが無限大に近くなるように設定され、
上記第１及び第２の位相線路の電気長は、上記第１の位相線路の電気長、上記キャリア増幅器の電気長及び上記インピーダンス変換線路の電気長の和と、上記第２の位相線路の電気長、上記ピーク増幅器の電気長及び上記第４の位相線路の電気長の和が一致するように設定されることを特徴とする請求項１記載の高効率増幅器。 An input distribution circuit for distributing the input signal to the first and second paths;
An impedance conversion line including a first phase line, a carrier amplifier, and a third phase line connected to the first path;
A second phase line, a peak amplifier and a fourth phase line connected to the second path;
An impedance conversion circuit connected to the output synthesis point of the first and second paths,
The electrical length of the impedance conversion line by the third phase line is set so that the impedance when the output side is viewed from the carrier amplifier is maximized when the level of the input signal is small, and the fourth phase line The electrical length is set so that the impedance when the fourth phase line is viewed from the output synthesis point is close to infinity when the level of the input signal is small,
The electrical lengths of the first and second phase lines are the sum of the electrical length of the first phase line, the electrical length of the carrier amplifier and the electrical length of the impedance conversion line, and the electrical length of the second phase line. 2. The high efficiency amplifier according to claim 1, wherein the length, the electrical length of the peak amplifier, and the sum of the electrical lengths of the fourth phase line are set to coincide with each other. 上記キャリア増幅器の電気長が上記ピーク増幅器の電気長より長い場合に、上記第２の位相線路の電気長と上記第４の位相線路の電気長との和が、上記第１の位相線路の電気長と上記第３の位相線路の電気長との和より長く設定されることを特徴とする請求項４記載の高効率増幅器。   When the electrical length of the carrier amplifier is longer than the electrical length of the peak amplifier, the sum of the electrical length of the second phase line and the electrical length of the fourth phase line is the electrical length of the first phase line. 5. The high efficiency amplifier according to claim 4, wherein the amplifier is set to be longer than the sum of the length and the electrical length of the third phase line. 上記キャリア増幅器の電気長が上記ピーク増幅器の電気長より短い場合に、上記第２の位相線路の電気長と上記第４の位相線路の電気長との和が、上記第１の位相線路の電気長と上記第３の位相線路の電気長との和より短く設定されることを特徴とする請求項４記載の高効率増幅器。
When the electrical length of the carrier amplifier is shorter than the electrical length of the peak amplifier, the sum of the electrical length of the second phase line and the electrical length of the fourth phase line is the electrical length of the first phase line. 5. The high efficiency amplifier according to claim 4, wherein the high efficiency amplifier is set shorter than a sum of a length and an electrical length of the third phase line.
JP2005222990A 2005-08-01 2005-08-01 High efficiency amplifier Pending JP2007043305A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005222990A JP2007043305A (en) 2005-08-01 2005-08-01 High efficiency amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005222990A JP2007043305A (en) 2005-08-01 2005-08-01 High efficiency amplifier

Publications (1)

Publication Number Publication Date
JP2007043305A true JP2007043305A (en) 2007-02-15

Family

ID=37800904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005222990A Pending JP2007043305A (en) 2005-08-01 2005-08-01 High efficiency amplifier

Country Status (1)

Country Link
JP (1) JP2007043305A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10911003B2 (en) 2017-01-24 2021-02-02 Mitsubishi Electric Corporation Doherty amplifier
WO2021064892A1 (en) * 2019-10-02 2021-04-08 三菱電機株式会社 Doherty amplifier
JPWO2021220338A1 (en) * 2020-04-27 2021-11-04

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004173231A (en) * 2002-11-18 2004-06-17 Pohang Eng College Signal amplifier using doherty amplifier
JP2005516524A (en) * 2002-02-01 2005-06-02 ワビックス・コ・エルティディ Power amplifier for portable terminal
JP2007006164A (en) * 2005-06-24 2007-01-11 Hitachi Kokusai Electric Inc Amplifier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005516524A (en) * 2002-02-01 2005-06-02 ワビックス・コ・エルティディ Power amplifier for portable terminal
JP2004173231A (en) * 2002-11-18 2004-06-17 Pohang Eng College Signal amplifier using doherty amplifier
JP2007006164A (en) * 2005-06-24 2007-01-11 Hitachi Kokusai Electric Inc Amplifier

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10911003B2 (en) 2017-01-24 2021-02-02 Mitsubishi Electric Corporation Doherty amplifier
WO2021064892A1 (en) * 2019-10-02 2021-04-08 三菱電機株式会社 Doherty amplifier
JPWO2021064892A1 (en) * 2019-10-02 2021-04-08
JPWO2021220338A1 (en) * 2020-04-27 2021-11-04
WO2021220338A1 (en) * 2020-04-27 2021-11-04 三菱電機株式会社 Doherty amplifier
JP7258236B2 (en) 2020-04-27 2023-04-14 三菱電機株式会社 doherty amplifier

Similar Documents

Publication Publication Date Title
US8305141B2 (en) Distributed Doherty power amplifier
JP4700470B2 (en) amplifier
US8564367B2 (en) Power amplifier
KR100957895B1 (en) Highly efficient amplifier
JP5905459B2 (en) High frequency power amplifier with Doherty extension
US8400216B2 (en) 3-way Doherty power amplifier using driving amplifier
WO2010118645A1 (en) Final three-way power synthesizing amplifier circuit for mobile communication base station system power amplifier
US8098092B2 (en) Power amplifier
JP2015019275A (en) Amplification device and transmission device
JP2004222151A (en) Doherty amplifier
JP2009055515A (en) Amplifier
WO2015093021A1 (en) Transmission device and transmission method
JP2007043305A (en) High efficiency amplifier
JP5678768B2 (en) Amplifier
WO2005029695A1 (en) Amplifier
JP5754362B2 (en) amplifier
JP5921482B2 (en) Doherty amplifier
JPWO2008035396A1 (en) Power amplifier
JP6834094B2 (en) Doherty amplifier
JP2002368716A (en) Ofdm high efficiency power amplifier
JP2011182312A (en) Amplifier
JP2010034954A (en) Radio transmitter
JP5965618B2 (en) Power amplifier
JP2011114492A (en) High frequency amplifier
JP2005086447A (en) Power combining amplifier

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071004

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080609

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110329