JP2007040959A - 光電式エンコーダおよび電子機器 - Google Patents

Abstract

【課題】移動体に設けられた光オン部（例えばスリット）のピッチにかかわらず、光オン部の移動周波数よりも高い周波数の出力信号を得ることができる光電式エンコーダを提供すること。
【解決手段】この発明の光電式エンコーダは、発光素子と、この発光素子からの光が到達しうる領域に、一方向Ｄに並べて配置された受光素子１１ａ，１１ｂ，…とを備える。一方向Ｄに沿って、光が受光素子に対して入射する状態、入射しない状態をつくる光オン部および光オフ部を交互に有する移動体４０が所定の移動周波数で通過するとき、各受光素子１１ａ，１１ｂ，…の出力は、その受光素子に対して発光素子からの光が入射し又は入射しないのに応じた値をとる。論理演算部は、受光素子１１ａ，１１ｂ，…の出力が表す論理値同士を演算して、移動周波数と異なる周波数をもつ出力信号を作成する。
【選択図】図１

Description

この発明は光電式エンコーダに関する。より詳しくは、この発明は、例えばスリットが複数形成された移動体を用いる光透過型および光反射型の光電式エンコーダに関する。

また、この発明はそのような光電式エンコーダを備えた電子機器に関する。電子機器とは、例えば、複写機、プリンタなどの印刷機器や、ロボットなどのＦＡ（ファクトリ・オートメイション）機器を広く含む。

この種の光電式エンコーダとしては、図１２Ａに示すように、発光部１０１と受光部１０２とを相対向させて配置し、それらの発光部１０１と受光部１０２との間を、スリットが複数形成された移動体１０３を通過させて出力を得る光透過型のものと、図１２Ｂに示すように、発光部２０１と受光部２０２とを並べて配置し、それらの発光部２０１と受光部２０２とに対向する位置を、スリットが複数形成された移動体２０３を通過させて出力を得る光反射型のものとが知られている。

光透過型の光電式エンコーダとしては、相対向させて配置された発光素子と受光素子との間に、図１１の上段に模式的に示すような、移動方向に一定ピッチＰで複数のスリットＸ１，Ｘ２，…を有しかつスリット幅が１／２ピッチ（つまり、Ｐ／２）であるような移動体４０を通過させるものが多い。光透過型では、スリットＸ１，Ｘ２，…は受光素子に対して光を入射させる部分（これを「光オン部」と呼ぶ。）に相当し、スリットＸ１，Ｘ２，…の間の板材（移動体の材料）からなる部分Ｙ１，Ｙ２，…は受光素子に対して光を入射させない部分（これを「光オフ部」と呼ぶ。）に相当する。

例えば特許文献１（特許第３２５６１０９号公報）に記載のものは、図１１の中段に示すように、移動体４０のスリットＸ１，Ｘ２，…の配列方向に沿って、それぞれスリット幅に対して幅が半分（つまり、Ｐ／４）であるような４つのフォトダイオードＰＤ１，ＰＤ２，ＰＤ３，ＰＤ４を隙間無く並べて配置して、フォトダイオードＰＤ１，ＰＤ２，ＰＤ３，ＰＤ４が出力する４つの信号（順にＡ＋，Ｂ−，Ａ−，Ｂ＋とする。）を読み取っている。この４つの信号においてＡ＋とＡ−、Ｂ＋とＢ−をそれぞれ比較器で比較して、互いに９０°位相の異なる二つの出力信号を得ている。

また、特許文献２（特開２００１−９９６８４号公報）に記載のものは、図１１の下段に示すように、移動体４０のスリットＸ１，Ｘ２，…の配列方向に沿って、それぞれスリット幅に対して幅が同一（つまり、Ｐ／２）であるような４つのフォトダイオード１３ａ，１３ｂ，１３ｃ，１３ｄを３／４ピッチ（つまり、３Ｐ／４）で配置して、フォトダイオード１３ａ，１３ｂ，１３ｃ，１３ｄが出力する４つの信号（順にＡ＋，Ｂ＋，Ａ−，Ｂ−とする。）を読み取っている。この４つの信号においてＡ＋とＡ−、Ｂ＋とＢ−をそれぞれ比較器で比較して、互いに９０°位相の異なる二つの出力信号を得ている。
特許第３２５６１０９号公報 特開２００１−９９６８４号公報

上述の従来例ではともに、出力信号の周波数は、移動体４０のスリットＸ１，Ｘ２，…が或るフォトダイオードに対応する位置を通過する周波数（これを「移動周波数」と呼ぶ。）と同一になっている。このため、従来は、微小な周波数変動を読み取ることができず、使用時における分解能向上に限界があった。

ここで、分解能向上のために、移動体のスリットのピッチを小さくすることによって受光素子の出力の周波数を高くすることが考えられる。しかし、スリットのピッチを小さくするのに伴ってスリット幅を狭くしていくと、入力光量が確保できず、ＳＮ比（信号対ノイズ比）の低下につながる。また、或るスリットを通した光が入射している受光素子に対して隣のスリットを通した光が回り込む不具合（クロストーク）も考えられる。各信号間のオフセットが大きくなり、特性が悪化する。

このような事情は、光透過型の光電式エンコーダに限られず、光反射型の光電式エンコーダでも同様である。ただし、光反射型では、光透過型とは逆に、スリットが受光素子に対して光を入射させない光オフ部に相当し、スリット間の板材からなる部分（光を反射する部分）が受光素子に対して光を入射させる光オン部に相当する。

そこで、この発明の課題は、移動体に設けられた光オン部（例えば光透過型ではスリット）のピッチにかかわらず、光オン部の移動周波数よりも高い周波数の出力信号を得ることができる光電式エンコーダを提供することにある。

また、この発明の課題はそのような光電式エンコーダを備えた電子機器を提供することにある。

上記課題を解決するため、この発明の光電式エンコーダは、
発光素子と、
上記発光素子からの光が到達し得る領域に、一方向に並べて配置された複数の受光素子と
を備え、
上記各受光素子に対応する所定の位置を上記一方向に沿って、上記光が上記受光素子に対して入射する状態、入射しない状態をつくる光オン部および光オフ部を交互に有する移動体が所定の移動周波数で通過するとき、上記各受光素子の出力は、その受光素子に対して上記発光素子からの光が入射し又は入射しないのに応じた値をとり、
上記受光素子の出力から得られる論理値同士を演算して、上記移動周波数と異なる周波数をもつ出力信号を作成する論理演算部を備えたことを特徴とする。

ここで「移動周波数」とは、単位時間内に、或る受光素子に対応する位置を上記移動体の光オン部が通過する回数を意味する。なお、移動体に複数の光オン部が設けられている場合は、移動周波数のカウントにあたっては、個々の光オン部を区別せず、いずれの光オン部が通過しても１回とカウントするものとする。

この発明の光電式エンコーダでは、上記各受光素子に対応する所定の位置を、それらの受光素子が並ぶ一方向に沿って、移動体の光オン部と光オフ部とが所定の移動周波数で交互に通過する。上記光オン部、光オフ部は、上記位置を通過するとき、それぞれ上記発光素子からの光が上記受光素子に対して入射する状態、入射しない状態をつくる。複数の受光素子に対応する位置を上記移動体の光オン部と光オフ部が順次通過するのに伴って、上記複数の受光素子の出力値は順次変化する。そして、論理演算部が、上記受光素子の出力が表す論理値同士を演算して、上記移動周波数と異なる周波数をもつ出力信号を作成する。特に、上記論理演算部が移動周波数より高い周波数をもつ出力信号を作成すれば、分解能を向上でき、移動体の移動速度や移動方向等の移動情報をより精密に得ることができる。しかも、このことは、移動体に設けられた光オン部のピッチにかかわらず、光オン部のピッチを維持したままでも可能であるから、ＳＮ比の低下やクロストークの問題を引き起こすことがない。また、上記移動周波数が比較的高い場合に、上記論理演算部が移動周波数より低い周波数をもつ出力信号を作成すれば、波形つぶれを防ぐことも可能である。

なお、上記各受光素子の出力の実際の波形は、矩形波というよりもむしろ、光の回り込みの影響のせいで正弦波に近くなることがある。そこで、上記各受光素子の出力をＡＤ（アナログ−デジタル）変換してデジタルの論理値とするＡＤ変換部を備えるのが望ましい。そのようにした場合、上記各受光素子の出力は矩形波になり、確実にデジタルの論理値を表すものとなる。さらに、上記ＡＤ変換を行う前に、上記各受光素子の出力を増幅するのが望ましい。

一実施形態の光電式エンコーダでは、上記論理演算部が作成する出力信号の周波数は上記移動周波数の整数倍であることを特徴とする。

この光電式エンコーダ出力を受ける後段にはＡＳＩＣ（Application Specific Integrated Circuit ; 特定用途用の集積回路）が設けられることが想定される。この一実施形態の光電式エンコーダでは、上記論理演算部が作成する出力信号の周波数は上記移動周波数の整数倍であるから、そのようなＡＳＩＣの動作を考慮すると、制御が円滑にできるため有益である。

一実施形態の光電式エンコーダでは、上記論理演算部が作成する出力信号のデューティ比は上記各受光素子の出力のデューティ比と異なることを特徴とする。

ここで、「デューティ比」とは、高レベル期間と低レベル期間とを繰り返す周期的信号において、高レベル期間と周期との比（＝高レベル期間／周期）を意味する。

この一実施形態の光電式エンコーダでは、この光電式エンコーダの後段に設けられるＩＣ（集積回路）のオン時間を短くして消費電流を小さくすることや、上記移動周波数が比較的高い場合に波形つぶれを防ぐことができ、有益である。

一実施形態の光電式エンコーダでは、上記移動体の光オン部と光オフ部とは上記一方向に関して同じ寸法をもつことを特徴とする。

この一実施形態の光電式エンコーダでは、上記移動体の光オン部と光オフ部とは上記一方向に関して同じ寸法をもつ。したがって、上記受光素子は、上記一方向に関して、上記光オン部に対応する領域（これを「光オン部対応領域」と呼ぶ。）と上記光オフ部に対応する領域（これを「光オフ部対応領域」と呼ぶ。）とにそれぞれ、同じ数だけ容易に配置される。そのようにした場合、上記光オン部対応領域に配置された受光素子の出力と上記光オフ部対応領域に配置された受光素子の出力との間の差分をとることによって、背景ノイズを除去することができる。したがって、上記移動体の光オン部と光オフ部の通過を精度良く検出することができる。

一実施形態の光電式エンコーダでは、上記論理演算部は上記受光素子の出力が表す論理値同士の排他的論理和をとることを特徴とする。

この一実施形態の光電式エンコーダでは、上記論理演算部は上記受光素子の出力が表す論理値同士の排他的論理和をとる。排他的論理和は、論理１である入力の数が奇数、偶数、奇数、…と切り替わることで、出力が論理１、論理０、論理１、…と変化する。したがって、上記移動周波数よりも高い周波数の出力信号を容易に作成することができる。

一実施形態の光電式エンコーダでは、上記論理演算部は上記受光素子の出力が表す論理値同士の排他的論理和（ＥＸＯＲ）を複数回とることを特徴とする。

この一実施形態の光電式エンコーダでは、上記論理演算部は上記受光素子の出力が表す論理値同士の排他的論理和を複数回とるので、上記移動周波数よりも高い周波数の出力信号を容易に作成することができる。しかも、排他的論理和を１回だけとる場合に比して、上記出力信号の周波数を高くするとともに、信号数を減らすことができ、有益である。

一実施形態の光電式エンコーダでは、上記論理演算部は上記受光素子の出力が表す論理値同士の排他的論理和（ＥＸＯＲ）をとり、さらに論理積（ＡＮＤ）または否定論理積（ＮＡＮＤ）をとることを特徴とする。

この一実施形態の光電式エンコーダでは、上記論理演算部は上記受光素子の出力が表す論理値同士の排他的論理和をとり、さらに論理積または否定論理積とをとるので、上記移動周波数よりも高い周波数の出力信号を容易に作成することができる。しかも、排他的論理和を複数回重ねてゆく場合に比して、論理演算が簡易になる。したがって、上記論理演算部を構成する素子数を減らすことができる。

なお、上記論理積または否定論理積を複数回とっても良い。

一実施形態の光電式エンコーダでは、上記論理演算部は上記受光素子の出力が表す論理値同士の排他的論理和をとって３／４のデューティ比をもつ複数の信号を生成し、それらの信号同士の論理積もしくは否定論理積をとって１／２のデューティ比をもつ信号を得ることを特徴とする。

この一実施形態の光電式エンコーダでは、論理演算の或る段階で論理積または否定論理積を用いるので、排他的論理和を複数回重ねてゆく場合に比して、論理演算が簡易になる。したがって、上記論理演算部を構成する素子数を減らすことができる。

一実施形態の光電式エンコーダでは、上記論理演算部は統合インジェクション論理（ＩＩＬ；integrated injection logic）素子を含み、この統合インジェクション論理素子を用いて上記演算を行うことを特徴とする。

一実施形態の光電式エンコーダでは、上記論理演算部の構成要素として統合インジェクション論理（ＩＩＬ；integrated injection logic）素子を含むので、上記論理演算部をバイポーラＩＣで容易に構成することができる。したがって、上記受光素子と上記論理演算部とを一体に作製するのが容易になる。

一実施形態の光電式エンコーダでは、上記受光素子は、上記一方向に関して、上記移動体の光オン部に対応する光オン部対応領域内に複数配置されていることを特徴とする。

この一実施形態の光電式エンコーダでは、上記光オン部対応領域内に複数配置された受光素子が、互いに異なる位相をもつ信号を出力する。したがって、論理演算部が、上記受光素子の出力が表す論理値同士を演算、例えば排他的論理和（ＥＸＯＲ）をとることにより、上記移動周波数よりも高い周波数の出力信号を容易に作成することができる。

一実施形態の光電式エンコーダでは、上記光オン部対応領域内に複数配置された受光素子は、上記一方向に関して、同一の寸法をもち、一定ピッチで配置されていることを特徴とする。

この一実施形態の光電式エンコーダでは、上記光オン部対応領域内に複数配置された受光素子が、互いに異なる位相で、かつ同じパルス幅の信号を出力する。これにより、上記論理演算部は、上記移動周波数よりも高く、しかも一定したデューティ比をもつ出力信号を作成することができる。

なお、既述のように、上記各受光素子の出力をＡＤ（アナログ−デジタル）変換してデジタルの論理値とするＡＤ変換部を備えるのが望ましい。そのようにした場合、上記各受光素子の出力は矩形波になり、確実にデジタルの論理値を表すものとなる。さらに、上記ＡＤ変換を行う前に、上記各受光素子の出力を増幅するのが望ましい。

一実施形態の光電式エンコーダでは、上記一方向に関して互いに隣り合う受光素子の光電流取り出し口は、上記一方向に対して実質的に垂直な方向に関して、上記複数の受光素子が作る列の互いに反対側に配置されていることを特徴とする。

移動周波数より高い周波数を得るためには、上記一方向に関して、上記各受光素子の寸法を小さくして、より高分解能にすることが望ましい。しかしながら、単に各受光素子の寸法を小さくしてゆくと、各受光素子が出力する光電流の取り出し口（光電流取り出し口）のために所要の面積を確保できず、配置が困難となる。そこで、この一実施形態の光電式エンコーダでは、上記一方向に関して互いに隣り合う受光素子の光電流取り出し口は、上記一方向に対して実質的に垂直な方向に関して、上記複数の受光素子が作る列の互いに反対側に配置されている。これにより、上記各受光素子の寸法を小さくする場合であっても、各受光素子の光電流取り出し口のために所要の面積を確保でき、配置が可能となる。

一実施形態の光電式エンコーダでは、
上記受光素子は、上記一方向に関して、同一の寸法をもち、かつ、共通の一定ピッチで上記光オン部に対応する光オン部対応領域と上記光オフ部に対応する光オフ部対応領域とに複数ずつ配置され、
上記光オン部対応領域に配置された受光素子と上記光オフ部対応領域に配置された受光素子とを上記一方向に関する配置順に１対１に対応させて、上記１対１に対応させた受光素子対の出力間の差分をとる比較部を備え、
上記論理演算部は、この比較部が差分をとって得られた差分信号が表す論理値に対して演算を行うことを特徴とする。

この一実施形態の光電式エンコーダでは、比較部が、上記光オン部対応領域に配置された受光素子と上記光オフ部対応領域に配置された受光素子とを上記一方向に関する配置順に１対１に対応させて、上記１対１に対応させた受光素子対の出力間の差分をとる。つまり、上記移動周波数に関して１８０°だけ位相がずれた出力間の差分をとる。これにより、背景ノイズを精度良く除去することができる。したがって、上記移動体の光オン部と光オフ部の通過を精度良く検出することができる。しかも、上記受光素子は、上記一方向に関して、同一の寸法をもち、かつ、共通の一定ピッチで上記光オン部対応領域と上記光オフ部対応領域とに配置されている。したがって、上記複数の受光素子対から得られた差分信号の群は、上記複数の受光素子対の配置順（つまり、それらの対をなす受光素子の上記光オン部対応領域、上記光オフ部対応領域における配置順）に依存した互いに異なる位相で、かつ同じパルス幅をもつものとなる。したがって、論理演算部が、上記差分信号が表す論理値同士を演算、例えば排他的論理和（ＥＸＯＲ）をとることにより、上記移動周波数よりも高く、しかも一定したデューティ比をもつ出力信号を作成することができる。

一実施形態の光電式エンコーダでは、上記論理演算部に対する入力の波形を、立ち上がりおよび立ち下がりが急峻になるように整形する波形整形部を備えたことを特徴とする。

上記移動体の移動周波数が低く設定された場合、上記受光素子の出力の波形変動が緩やかになり、上記論理回路部に対する入力の波形の立ち上がり、立ち下がりも緩やかになる。このため、上記論理回路部に対する入力の立ち上がり中または立ち下がり中にノイズ等の影響を受けて、上記論理回路部に対する入力が論理演算のための閾値を横切って変動し、論理回路部の出力信号にチャタリング現象（高低が短時間で激しく入れ替わって不安定となる現象）が起きるおそれがある。そこで、この一実施形態の光電式エンコーダでは、波形整形部が、上記論理演算部に対する入力の波形を、立ち上がりおよび立ち下がりが急峻になるように整形する。これにより、上記論理回路部に対する入力がノイズ等の影響を受けにくくなって、チャタリング現象が起きるのを抑制できる。

一実施形態の光電式エンコーダでは、
上記比較部が出力した上記差分信号の波形を、立ち上がりおよび立ち下がりが急峻になるように整形する波形整形部を備え、
この波形整形部の出力が上記論理演算部に入力されることを特徴とする。

この一実施形態の光電式エンコーダでは、上記論理回路部に対する入力がノイズ等の影響を受けにくくなって、チャタリング現象が起きるのを抑制できる。

一実施形態の光電式エンコーダでは、上記比較部は上記各受光素子対にそれぞれ対応する対数増幅器を含み、上記各対数増幅器は対応する受光素子対の出力間の差分を対数増幅することを特徴とする。

この一実施形態の光電式エンコーダでは、上記比較部の各対数増幅器は対応する受光素子対の出力間の差分を対数増幅する。したがって、各受光素子に入射する光が微少であっても、ＳＮ比（信号対ノイズ比）が確保でき、有益である。

一実施形態の光電式エンコーダでは、
上記比較部は上記受光素子対にそれぞれ対応する増幅器を含み、
上記各増幅器に電流を供給する同一の供給電流回路を備えたことを特徴とする。

この一実施形態の光電式エンコーダでは、上記比較部の各増幅器に同一の供給電流回路が電流を供給する。したがって、上記各増幅器の増幅率を同一に揃えることが容易にできる。したがって、出力信号の精度が高まる。

一実施形態の光電式エンコーダでは、
上記比較部は上記受光素子対にそれぞれ対応する増幅器を含み、
上記複数の増幅器は、上記複数の受光素子が作る列に沿って、上記一方向に並べて配置され、
上記一方向に関して、上記複数の受光素子がつくる列の中心位置と上記複数の増幅器がつくる列の中心位置とが一致していることを特徴とする。

この一実施形態の光電式エンコーダでは、上記一方向に関して、上記複数の受光素子がつくる列の中心位置と上記複数の増幅器がつくる列の中心位置とが一致している。したがって、上記複数の受光素子から上記複数の増幅器までの各配線の長さを比較的良く揃えることができる。したがって、各配線の長さの相違に起因する信号遅延のばらつきなどを抑制できる。この結果、出力信号の精度が高まる。

一実施形態の光電式エンコーダでは、
上記比較部は上記受光素子対にそれぞれ対応する増幅器を含み、
上記複数の受光素子が配置されている同一の半導体チップ上で、上記複数の増幅器は、その半導体チップの中央部に配置されていることを特徴とする。

この一実施形態の光電式エンコーダでは、上記複数の受光素子が配置されている同一の半導体チップ上で、上記複数の増幅器は、その半導体チップの中央部に配置されている。つまり、上記複数の増幅器は、その半導体チップの中央部に集められている。これにより、それらの増幅器の間では、製造プロセス上のばらつきや、応力等によるばらつきが抑えられる。

また、そのように上記複数の増幅器が半導体チップの中央部に配置されている場合、上記論理回路部、上記論理回路部の出力を増幅する出力回路部、および上記出力回路部の出力を上記半導体チップの外部へ取り出すための出力端子を上記半導体チップの周辺部（つまり、複数の増幅器を取り囲む周辺部）に配置するのが望ましい。そのようにした場合、上記論理回路部から出力回路部を介して上記出力端子までが近接した配置となるので、上記論理回路部から上記出力端子までの配線抵抗を小さくすることができる。

一実施形態の光電式エンコーダでは、
上記比較部は上記受光素子対にそれぞれ対応する増幅器を含み、
上記複数の増幅器のうち、出力した差分信号の表す論理値が上記論理回路部によって互いに演算される増幅器同士が、互いに隣り合って配置されていることを特徴とする。

この一実施形態の光電式エンコーダでは、上記複数の増幅器のうち、出力した差分信号の表す論理値が上記論理回路部によって互いに演算される増幅器同士が、互いに隣り合って配置されている。これにより、それらの増幅器の出力を上記論理回路部まで導く配線が簡素になる。したがって、上記増幅器が出力する差分信号の間の相互影響や配線抵抗のばらつき等が抑えられる。

一実施形態の光電式エンコーダでは、上記比較部は、上記各受光素子対のうち上記光オフ部対応領域に配置された受光素子の出力をそれぞれ基準入力とすることを特徴とする。

ここで、「基準入力」とは、二つの入力のうちマイナス入力となるものを指す。例えば、二つの入力Ａ、Ａ′の差分を（Ａ−Ａ′）とするとき、Ａ′を指す。

この一実施形態の光電式エンコーダでは、上記比較部は、上記各受光素子対のうち上記光オフ部対応領域に配置された受光素子の出力をそれぞれ基準入力（つまり、マイナス入力）とする。したがって、上記複数の受光素子対から得られた差分信号の群は、上記移動周波数に関して位相ずれ１８０°の範囲内で、それらの受光素子対の配置順に一定角度ずつ異なる位相で、かつ同じパルス幅をもつものとなる。したがって、論理演算部が、上記差分信号が表す論理値同士を演算、例えば排他的論理和（ＥＸＯＲ）をとることにより、上記移動周波数よりも高く、しかも一定したデューティ比（高レベル期間と低レベル期間とを繰り返す周期的信号において、高レベル期間／周期を意味する。）をもつ出力信号を精度良く作成することができる。

一実施形態の光電式エンコーダでは、上記論理演算部は、上記移動体の光オン部に対応する光オン部対応領域内に複数配置された受光素子から得られた信号を、その複数の受光素子の配置順に基づいて複数群に分けて演算を行って、互いに異なる位相をもつ複数の出力信号を得ることを特徴とする。

この一実施形態の光電式エンコーダでは、上記論理演算部は、上記複数の受光素子から得られた信号を、その複数の受光素子の配置順に基づいて複数群に分けて演算を行って、互いに異なる位相をもつ複数の出力信号を得る。この結果、上記移動周波数よりも高く、しかも互いに異なる位相をもつ複数の出力信号を得ることができる。

なお、上記論理演算部は、上記複数の受光素子対から得られた差分信号を、その複数の受光素子対の配置順に基づいて複数群に分けて演算を行って、互いに異なる位相をもつ複数の出力信号を得るのが望ましい。

一実施形態の光電式エンコーダでは、上記論理演算部は、上記光オン部対応領域内に複数配置された受光素子から得られた信号を、上記複数の受光素子の上記一方向に関する配置順にしたがって周期的に複数の群に分けることを特徴とする。

この一実施形態の光電式エンコーダでは、上記移動周波数よりも高く、しかも互いに一定角度ずつ異なる位相をもつ複数の出力信号が得られる。得られた複数の出力信号は、発光素子に依存する光量ばらつきの影響を受けにくくなる。

一実施形態の光電式エンコーダでは、上記論理演算部は、上記光オン部対応領域内に複数配置された受光素子から得られた信号を、２つの群に分けることを特徴とする。

この一実施形態の光電式エンコーダでは、上記移動周波数よりも高く、しかも互いに９０°だけ異なる位相をもつ２つの出力信号が得られる。得られた２つの出力信号は、発光素子に依存する光量ばらつきの影響を受けにくくなる。

なお、上記論理演算部は、上記複数の受光素子対から得られた差分信号を、上記複数の受光素子対の上記一方向に関する配置順にしたがって交互に２つの群に分けるのが望ましい。

一実施形態の光電式エンコーダでは、上記光オン部対応領域内に複数配置された受光素子は、上記一方向に関して一定ピッチで配置され、かつ上記光オン部対応領域を上記ピッチで等間隔に分割した線上に上記各受光素子の各端が対応して配置されていることを特徴とする。

この一実施形態の光電式エンコーダでは、上記光オン部対応領域内に複数配置された受光素子が、互いに異なる位相で、かつ同じパルス幅の信号を出力する。これにより、上記論理演算部は、上記移動周波数よりも高く、しかも一定したデューティ比をもつ出力信号を作成することができる。しかも、上記光オン部対応領域を上記ピッチで等間隔に分割した線上に上記各受光素子の各端が対応して配置されているので、上記一方向に関して各分割された領域内で上記各受光素子の寸法を最大にできる。したがって、上記各受光素子の受光面を広げて高感度化できる。

一実施形態の光電式エンコーダでは、上記受光素子は、上記一方向に関して、上記移動体の光オン部に対応する光オン部対応領域内にｋ個（ｋは２以上の自然数とする。）配置されていることを特徴とする。

この一実施形態の光電式エンコーダでは、上記光オン部対応領域内にｋ個配置された受光素子が、互いに異なる位相をもつｋ個の信号を出力する。したがって、論理演算部が、上記受光素子の出力が表す論理値同士を演算、例えば排他的論理和（ＥＸＯＲ）をとることにより、上記移動周波数よりもｋ倍高い周波数の出力信号を作成することができる。

一実施形態の光電式エンコーダでは、上記ｋは３以上であり、上記論理演算部は、上記受光素子の出力が表す論理値を、上記一方向に関して上記受光素子が隣り合う順で追加して上記排他的論理和をとることを特徴とする。

一般に、３つ以上の論理値がある場合においてそれらの排他的論理和をとるとき、まず２つの論理値を選んで演算を行ない、その演算結果に対してもう１つの論理値を追加して演算を行ない、これを繰り返していく。光電式エンコーダにおいては発光素子に依存する光量ばらつき、アセンブリばらつき等様々なばらつき条件があるため、演算順序を規則的に行うことで精度が上がる。ここで、この一実施形態の光電式エンコーダでは、上記受光素子の出力が表す論理値を、上記一方向に関して上記受光素子が隣り合う順で順次追加して上記排他的論理和をとる。したがって、得られた出力信号は、発光素子に依存する光量ばらつきの影響等を受けにくくなる。

一実施形態の光電式エンコーダでは、上記ｋは３以上であり、上記論理演算部は、上記受光素子の出力が表す論理値を、上記光オン部対応領域内で上記一方向に関して両端部に配置された受光素子から交互に中央部に配置された受光素子へ向かう順で追加して上記排他的論理和をとることを特徴とする。

この一実施形態の光電式エンコーダでも同様に、得られた出力信号は、発光素子に依存する光量ばらつきの影響等を受けにくくなる。

一実施形態の光電式エンコーダでは、上記論理演算部は、上記移動体の光オン部に対応する光オン部対応領域内に複数配置された受光素子から得られた信号を、互いに９０°だけ異なる位相をもつ２つの群に分けて、上記互いに９０°だけ異なる位相をもつ信号同士の排他的論理和をとることを特徴とする。

この一実施形態の光電式エンコーダでは、上記論理演算部は、上記移動体の光オン部に対応する光オン部対応領域内に複数配置された受光素子から得られた信号を、互いに９０°だけ異なる位相をもつ２つの群に分けて、上記互いに９０°だけ異なる位相をもつ信号同士の排他的論理和をとる。したがって、排他的論理和を１回だけとれば、上記移動周波数の２倍の周波数をもつ出力信号が得られ、有益である。

一実施形態の光電式エンコーダでは、上記論理演算部が作成する出力信号を、上記論理演算部に入力される信号に対して遅延させる遅延部を備えたことを特徴とする。

上記論理演算部が作成した出力信号を半導体チップの外部へ取り出す場合、出力信号を低インピーダンスにするために電流量を増やすことがある。このような場合、出力信号の高低が入れ替わる時に電圧変動が大きくなる。このため、そのような電圧変動が上記論理演算部の入力に還って、誤動作を引き起こすおそれがある。そこで、この一実施形態の光電式エンコーダでは、上記論理演算部が作成する出力信号を、上記論理演算部に入力される信号に対して遅延させる遅延部を備える。これにより、そのような誤動作が防止される。

一実施形態の光電式エンコーダでは、
上記論理演算部が作成した出力信号を増幅するトランジスタを含む出力回路部を備え、
上記トランジスタのベース電流は電源電圧依存電流になっていることを特徴とする。

この一実施形態の光電式エンコーダでは、上記出力回路部りトランジスタのベース電流は電源電圧依存電流になっている。例えば、そのトランジスタがｎｐｎトランジスタであれば、ベース電流を電源電圧依存型にすると、電流を引き抜く能力が向上する。したがって、静電気等の外乱によって電荷がたまった場合でも、出力回路部、ひいては光電式エンコーダの誤動作が抑制される。

この発明の電子機器は、上記発明の光電式エンコーダを備える。

この発明の電子機器では、上記光電式エンコーダが上記移動体の光オン部と光オフ部の通過を精度良く検出する。したがって、その検出結果を用いて、適切な動作をすることができる。

別の局面では、この発明の光電式エンコーダは、
発光素子と、
上記発光素子からの光が到達し得る領域に、一方向に並べて配置された複数の受光素子と、
上記各受光素子に対応する所定の位置を上記一方向に沿って所定の移動周波数で交互に通過するとともに、それぞれ上記位置を通過するとき上記光が上記受光素子に対して入射する状態、入射しない状態をつくる光オン部および光オフ部を有する移動体と
を備え、
上記各受光素子の出力は、その受光素子に対して上記発光素子からの光が入射し又は入射しないのに応じた値をとり、
上記受光素子の出力が表す論理値同士を演算して、上記移動周波数と異なる周波数をもつ出力信号を作成する論理演算部を備えたことを特徴とする。

さらに、この光電式エンコーダを光透過型に限定した局面では、次のように定められる。すなわち、この発明の光透過型の光電式エンコーダは、
発光素子と、
上記発光素子に対向し、かつ一方向に並べて配置された複数の受光素子と、
上記発光素子と各受光素子との間を、上記一方向に沿って所定の移動周波数で交互に通過する光透過部と光遮断部とを有する移動体と
を備え、
上記各受光素子の出力は、その受光素子に対して上記発光素子からの光を上記移動体の光透過部が透過または光遮断部が遮断するのに応じた値をとり、
上記受光素子の出力が表す論理値同士を演算して、上記移動周波数よりも高い周波数をもつ出力信号を作成する論理演算部を備えたことを特徴とする。

この発明の光透過型の光電式エンコーダでは、上記発光素子と各受光素子との間を、それらの受光素子が並ぶ一方向に沿って、移動体の光透過部と光遮断部とが所定の移動周波数で交互に通過する。複数の受光素子に対応する位置を上記移動体の光透過部と光遮断部が順次通過するのに伴って、上記複数の受光素子の出力値は順次変化する。そして、論理演算部が、上記受光素子の出力が表す論理値同士を演算して、上記移動周波数よりも高い周波数をもつ出力信号を作成する。したがって、分解能を向上でき、移動体の移動速度や移動方向等の移動情報をより精密に得ることができる。しかも、このことは、移動体に設けられた光透過部のピッチにかかわらず、光透過部のピッチを維持したままでも可能であるから、ＳＮ比の低下やクロストークの問題を引き起こすことがない。

以下、この発明を図示の実施の形態により詳細に説明する。

図１０は一実施形態の光透過型の光電式エンコーダの検出部の断面を示している。この光電式エンコーダでは、略中央に溝１４７を有するケース１４５内の一方の側（図１０において上側）に発光部１４２が収容され、他方の側（図１０において下側）に受光部１４４が収容されている。これにより、発光部１４２と受光部１４４とが対向している。発光部１４２は、リードフレーム１４８のヘッダ部１４８ａに発光素子としての半導体発光チップ１４１を搭載し、それを透明樹脂１５２で封じて構成されている。受光部１４４は、リードフレーム１４９のヘッダ部１４９ａに複数の受光素子を含む半導体受光チップ１０を搭載し、それを透明樹脂１５４で封じて構成されている。半導体発光チップ１４１と半導体受光チップ１０とを結ぶ光軸１５０上における発光部１４２の前には、発光部１４２の照射光を平行化するためのコリメーティングレンズ１４６が配置されている。溝１４７内には、光オン部としての複数のスリット（集合的に符号Ｘで表す。）が設けられた円板状の移動体４０が挿入されている。

動作時には、この移動体４０は、光軸１５０に平行な図示しない中心軸の周りに一定速度で回転される。リードフレーム１４８を通して発光チップ１４１に通電がなされ、発光チップ１４１が発光し、コリメーティングレンズ１４６を介して光軸１５０に沿って光が出射される。受光チップ１０は、移動体４０のスリットＸを通して入射した光を光電変換して、入射光量に応じた信号を出力する。受光チップ１０の出力は、後述するような比較部と論理演算部によって処理される。

なお、以下の例では、受光チップ１０は複数の受光素子に分割されているものとする（それらは、１チップ内の複数の受光領域であっても良い。）。

図１中の上段には、移動体４０のスリットＸ１，Ｘ２，…が設けられた部分を、板面に対して垂直に見たところを模式的に示している。スリットＸ１，Ｘ２，…の間の板材が存在する部分は、受光チップ１０に光を入射させない光オフ部Ｙ１，Ｙ２，…を構成している。また、図１中の下段には、受光チップ１０（分割された受光素子を符号１１ａ，１１ｂ，…で表す。）を模式的に示している。なお、図１では、移動体４０の回転方向Ｄは近似的に直線として表されている（以下の図において同様。）。移動体４０は、回転方向Ｄに沿って、スリットＸ１，Ｘ２，…と光オフ部Ｙ１，Ｙ２，…とを一定ピッチＰで交互に有している。スリットＸ１，Ｘ２，…と光オフ部Ｙ１，Ｙ２，…とは回転方向Ｄに関して同じ１／２ピッチ（つまり、Ｐ／２）の寸法をもっている。これにより、回転方向Ｄに関して、スリットＸ１に対応する領域（これを「スリット対応領域」と呼ぶ。）２０と光オフ部Ｙ１に対応する領域（これを「光オフ部対応領域」と呼ぶ。）２１とにそれぞれ、同じ数だけ容易に受光素子を配置できる。

図１の例では、受光素子１１ａ，１１ｂ，…は、回転方向Ｄに沿って、スリット対応領域２０に一定ピッチで複数並べて配置されている。各受光素子１１ａ，１１ｂ，…は、回転方向Ｄに沿って、同じ寸法をもっている。

動作時に、移動体４０が上述のように一定速度で回転されると、回転方向Ｄに沿って、スリットＸ１，Ｘ２，…と光オフ部Ｙ１，Ｙ２，…とは、各受光素子１１ａ，１１ｂ，…に対して一定の移動周波数（これをｆとする。）で交互に通過する状態になる。なお、移動周波数ｆのカウントにあたっては、個々のスリットＸ１，Ｘ２，…を区別せず、いずれのスリットＸ１，Ｘ２，…が通過しても１回とカウントするものとする。

このとき、図２に示すように、各受光素子１１ａ，１１ｂ，…の出力Ａ１＋，Ａ２＋，…は、その受光素子に対して発光チップ４１からの光を移動体４０のスリットＸ１，Ｘ２，…が透過するのに応じた高レベル値または光オフ部Ｙ１，Ｙ２，…が遮断するのに応じた低レベル値をとる。そして、各出力Ａ１＋，Ａ２＋，…は、それぞれ移動周波数ｆと同じ一定の周波数で、かつ互いに異なる位相で変化する。この発明は、これらの複数の出力Ａ１＋，Ａ２＋，…が表す論理値（高レベルを論理１、低レベルを論理０とする。）同士を演算して、移動周波数ｆよりも高い周波数をもつ出力信号を得ようとするものである。例えば、図１３に示すように、受光素子によって同一周波数（移動周波数ｆ）で順次位相の異なる８つの信号Ａ１，Ｂ１，Ａ２，Ｂ２，…，Ａ４，Ｂ４が得られたとする。これらの信号を図１４に示すように２つずつ、この例では、（Ａ１，Ａ３）（Ｂ１，Ｂ３）（Ａ２，Ａ４）（Ｂ２，Ｂ４）というように組み合わせてそれぞれ排他的論理和（ＥＸＯＲ）をとる。これにより、それぞれ２倍の周波数２ｆをもち４５°ずつ順次位相の異なる４つの信号Ａ１１，Ｂ１１，Ａ１２，Ｂ１２を得ることができる。このように、排他的論理和（ＥＸＯＲ）をとることにより、移動周波数ｆよりも高い周波数の出力信号を容易に作成することができる。なお、図１３、図１４中の各信号のデューティ比は、いずれも１／２（つまり、高レベル期間：低レベル期間＝１：１）である。

図３は、回転方向Ｄに関して、スリット対応領域２０と光オフ部対応領域２１とにそれぞれ、同じ数だけ受光素子を配置した例を示している。このようにした場合、スリット対応領域２０に配置された受光素子１１ａ，１１ｂ，…の出力Ａ１＋，Ａ２＋，…と、光オフ部対応領域２１に配置された受光素子１２ａ，１２ｂ，…の出力Ａ１−，Ａ２−，…との間の差分をとることによって、背景ノイズを除去することができる。したがって、移動体４０のスリットＸ１，Ｘ２，…と光オフ部Ｙ１，Ｙ２，…の通過を精度良く検出することができる。

図４は、図１および図３に関して説明した受光素子の配置の規則性（一定ピッチ、同一寸法）を備えた上、より具体的に、スリット対応領域２０に４個の受光素子１１ａ，１１ｂ，１１ｃ，１１ｄを配置するとともに、光オフ部対応領域２１に同数の４個の受光素子１２ａ，１２ｂ，１２ｃ，１２ｄを配置した例を示している。受光素子１１ａ，１１ｂ，１１ｃ，１１ｄはそれぞれ信号Ａ１＋，Ａ２＋，Ａ３＋，Ａ４＋を出力し、受光素子１２ａ，１２ｂ，１２ｃ，１２ｄはそれぞれ信号Ａ１−，Ａ２−，Ａ３−，Ａ４−を出力する。図５中に示すように、スリット対応領域２０内に複数配置された受光素子１１ａ，１１ｂ，１１ｃ，１１ｄの出力Ａ１＋，Ａ２＋，Ａ３＋，Ａ４＋は、それぞれ一定の移動周波数ｆで、しかも互いに一定角度ずつ異なる位相で順次変化する。同様に、光オフ部対応領域２１内に配置された受光素子１２ａ，１２ｂ，１２ｃ，１２ｄの出力Ａ１−，Ａ２−，Ａ３−，Ａ４−は、それぞれ一定の移動周波数ｆで、しかも互いに一定角度ずつ異なる位相で順次変化する。出力Ａ１＋，Ａ２＋，Ａ３＋，Ａ４＋と出力Ａ１−，Ａ２−，Ａ３−，Ａ４−とは、それぞれ位相が互いに１８０°だけ異なっている。つまり、位相が反転している。

また、図６は、これらの受光素子の出力を処理する比較部４５と、図示しないデジタル変換回路を通して比較部４５の出力を受ける論理演算部４６とを示している。

比較部４５は、４個の比較器４１，４２，４３，４４を含んでいる。比較器４１は受光素子対１１ａ，１２ａの出力Ａ１＋，Ａ１−間の差分をとり、比較器４２は受光素子対１１ｂ，１２ｂの出力Ａ２＋，Ａ２−間の差分をとり、比較器４３は受光素子対１１ｃ，１２ｃの出力Ａ３＋，Ａ３−間の差分をとり、また、比較器４４は受光素子対１１ｄ，１２ｄの出力Ａ４＋，Ａ４−間の差分をとるようになっている。すなわち、この例では、スリット対応領域２０に配置された受光素子１１ａ，１１ｂ，１１ｃ，１１ｄと光オフ部対応領域２１に配置された受光素子１２ａ，１２ｂ，１２ｃ，１２ｄとを回転方向Ｄに関する配置順に１対１に対応させている。また、−符号をもつ出力Ａ１−，Ａ２−，Ａ３−，Ａ４−が基準入力となっている。つまり、出力Ａ１＋，Ａ２＋，Ａ３＋，Ａ４＋からそれぞれ出力Ａ１−，Ａ２−，Ａ３−，Ａ４−が差し引かれる。比較器４１，４２，４３，４４がこのように差分をとることによって、背景ノイズを除去することができる。したがって、移動体４０のスリットＸ１，Ｘ２，…と光オフ部Ｙ１，Ｙ２，…の通過を精度良く検出することができる。

論理演算部４６は、比較器４１，４２，４３，４４の出力が表す論理値同士の排他的論理和（ＥＸＯＲ）をとる排他的論理和回路からなっている。排他的論理和は、論理１である入力の数が奇数、偶数、奇数、…と切り替わることで、出力が論理１、論理０、論理１、…と変化する。したがって、移動周波数ｆよりも高い周波数の出力信号Ａを容易に作成することができる。この４入力の例では、移動周波数ｆよりも４倍高い周波数４ｆをもつ出力信号Ａを作成することができる。しかも、受光素子の配置の規則性（一定ピッチ、同一寸法）に基づいて、出力信号Ａは、一定したデューティ比をもつものとなる。

また、図７は、図１および図３に関して説明した受光素子の配置の規則性（一定ピッチ、同一寸法）を備えた上、より具体的に、スリット対応領域２０に８個の受光素子１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１ｆ，１１ｇ，１１ｈを配置するとともに、光オフ部対応領域２１に同数の８個の受光素子１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ，１２ｆ，１２ｇ，１２ｈを配置した例を示している。受光素子１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１ｆ，１１ｇ，１１ｈはそれぞれ信号Ａ１＋，Ｂ１−，Ａ２＋，Ｂ２−，Ａ３＋，Ｂ３−，Ａ４＋，Ｂ４−を出力し、受光素子１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ，１２ｆ，１２ｇ，１２ｈは信号Ａ１−，Ｂ１＋，Ａ２−，Ｂ２＋，Ａ３−，Ｂ３＋，Ａ４−，Ｂ４＋を出力する。

この例では、図６中に示した比較部４５によって、受光素子対１１ａ，１２ａの出力Ａ１＋，Ａ１−間の差分、受光素子対１１ｃ，１２ｃの出力Ａ２＋，Ａ２−間の差分、受光素子対１１ｅ，１２ｅの出力Ａ３＋，Ａ３−間の差分、また、受光素子対１１ｇ，１２ｇの出力Ａ４＋，Ａ４−間の差分がとられる。そして、図６中に示した論理演算部４６によって、４つの比較器４１，４２，４３，４４の出力が表す論理値同士の排他的論理和（ＥＸＯＲ）がとられる。これにより、移動周波数ｆよりも４倍高い周波数４ｆをもつ出力信号Ａが作成される。

また、図６中に示した比較部４５と同じ構成の比較部によって、受光素子対１２ｂ，１１ｂの出力Ｂ１＋，Ｂ１−間の差分、受光素子対１２ｄ，１１ｄの出力Ｂ２＋，Ｂ２−間の差分、受光素子対１２ｆ，１１ｆの出力Ｂ３＋，Ｂ３−間の差分、また、受光素子対１２ｈ，１１ｈの出力Ｂ４＋，Ｂ４−間の差分がとられる。そして、図６中に示した論理演算部４６と同じ構成の論理演算部によって、上記比較部（４つの比較器）の出力が表す論理値同士の排他的論理和（ＥＸＯＲ）がとられる。これにより、移動周波数ｆよりも４倍高い周波数４ｆをもつ出力信号Ｂが作成される。

図８の中段には図１の中段に示した従来例の受光素子（フォトダイオード）の配置を示し、それと対比して図８の下段には図７に示した受光素子の配置を示している。その従来例では、図９中に示すように、出力信号Ａ０，Ｂ０は、それぞれ移動周波数ｆと同じ周波数ｆをもち、互いに９０°だけ位相が異なるものであった。これに対して、図８の下段に示す受光素子の配置（図７に示した配置）で、受光素子の出力に対して上述の処理を加えた場合、出力信号Ａ，Ｂは、それぞれ移動周波数ｆよりも４倍高い周波数４ｆをもち、互いに９０°だけ位相が異なるものとなる。

これにより、分解能を向上でき、移動体４０の移動速度や移動方向等の移動情報をより精密に得ることができる。しかも、このことは、移動体４０に設けられたスリットＸ１，Ｘ２，…のピッチにかかわらず、スリットＸ１，Ｘ２，…のピッチを維持したままでも可能であるから、ＳＮ比の低下やクロストークの問題を引き起こすことがない。

なお、一般に、３つ以上の論理値がある場合においてそれらの排他的論理和をとるとき、まず２つの論理値を選んで演算を行ない、その演算結果に対してもう１つの論理値を追加して演算を行ない、これを繰り返していく。光電式エンコーダにおいては発光チップ４１に依存する光量ばらつき、アセンブリばらつき等様々なばらつき条件があるため、演算順序を規則的に行うことで精度が上がる。

ここで、論理演算部４６は、受光素子１１ａ，１１ｂ，…の出力が表す論理値を、回転方向Ｄに関して受光素子１１ａ，１１ｂ，…が隣り合う順で順次追加して排他的論理和をとるのが望ましい。これにより、得られた出力信号は、発光チップ４１に依存する光量ばらつきの影響等を受けにくくなる。

また、論理演算部４６は、受光素子１１ａ，１１ｂ，…の出力が表す論理値を、スリット対応領域２０内で回転方向Ｄに関して両端部に配置された受光素子１１ａ，１１ｂ，…から交互に中央部に配置された受光素子１１ａ，１１ｂ，…へ向かう順で追加して排他的論理和をとっても良い。この場合も、得られた出力信号は、発光チップ４１に依存する光量ばらつきの影響等を受けにくくなる。

次に、論理演算を複数回行う場合について説明する。

例えば、まず図１５の左半分に示すように、受光素子によって得られた同一周波数（移動周波数ｆ）で順次位相の異なる８つの信号Ａ１，Ｂ１，Ａ２，Ｂ２，…，Ａ４，Ｂ４信号を２つずつ、この例では（Ａ１，Ａ３）（Ｂ１，Ｂ３）（Ａ２，Ａ４）（Ｂ２，Ｂ４）というように組み合わせてそれぞれ排他的論理和（ＥＸＯＲ）をとる。これにより、図１４を用いて説明したのと同様に、それぞれ２倍の周波数をもち４５°ずつ順次位相の異なる４つの信号Ａ１１，Ｂ１１，Ａ１２，Ｂ１２を得る。続いて、図１５の右半分に示すように、これらの信号を２つずつ、この例では（Ａ１１，Ａ１２）（Ｂ１１，Ｂ１２）というように組み合わせてそれぞれ排他的論理和（ＥＸＯＲ）をとる。これにより、元の移動周波数ｆに対してそれぞれ４倍の周波数４ｆをもち互いに９０°だけ位相の異なる２つの信号Ａ２１，Ｂ２１を得る。このように、排他的論理和を２回とることにより、出力信号の周波数を高くするとともに、信号数を減らすことができる。さらに、図１６に示すように、これらの信号Ａ２１，Ｂ２１同士の排他的論理和（ＥＸＯＲ）をとって、元の移動周波数ｆに対してそれぞれ８倍の周波数８ｆをもつ信号Ａ３１を作成することもできる。なお、図１５、図１６中の各信号のデューティ比は、いずれも１／２（つまり、高レベル期間：低レベル期間＝１：１）である。

このように、互いに９０°だけ異なる位相をもつ信号同士の排他的論理和（ＥＸＯＲ）を複数回とることによって、元の移動周波数の２倍の周波数をもつ信号を得ることができる。そして、そのような演算を複数回重ねてとることによって、元の移動周波数の整数倍、より詳しくは２^ｍ倍（ただし、ｍは自然数である。）の周波数をもつ信号を得ることができる。

また、例えば図１７に示すように、それぞれ２倍の周波数をもち４５°ずつ順次位相の異なる４つの信号Ａ１１，Ｂ１１，Ａ１２，Ｂ１２を得た後、先の例とは異なり、（Ａ１１，Ｂ１１）（Ａ１２，Ｂ１２）というように組み合わせてそれぞれ排他的論理和（ＥＸＯＲ）をとっても良い。これにより、元の移動周波数ｆに対してそれぞれ２倍の周波数２ｆをもち互いに９０°だけ位相の異なる２つの信号Ａ２２，Ｂ２２を得る。なお、これらの信号Ａ２２，Ｂ２２のデューティ比は、いずれも３／４（つまり、高レベル期間：低レベル期間＝３：１）である。さらに、これらの信号Ａ２２，Ｂ２２同士の論理積（ＡＮＤ）または否定論理積（ＮＡＮＤ）をとれば、元の移動周波数ｆに対してそれぞれ８倍の周波数８ｆをもつ信号Ａ３１を作成することができる。

また、例えば図１８に示すように、受光素子によって得られた同一周波数（移動周波数ｆ）で順次位相の異なる８つの信号Ａ１，Ｂ１，Ａ２，Ｂ２，…，Ａ４，Ｂ４信号を２つずつ、この例では（Ａ１，Ａ２）（Ａ３，Ａ４）（Ｂ１，Ｂ２）（Ｂ３，Ｂ４）というように組み合わせてそれぞれ排他的論理和（ＥＸＯＲ）をとっても良い。これにより、それぞれ移動周波数ｆと同じ周波数をもち位相の異なる４つの信号Ａ１３，Ａ１４，Ｂ１３，Ｂ１４が得られる。つまり、信号（Ａ１３，Ａ１４）間、（Ｂ１３，Ｂ１４）間ではそれぞれ位相が９０°だけ異なり、信号（Ａ１３，Ｂ１３）間では位相が６７．５°だけ異なる。なお、これらの信号Ａ１３，Ａ１４，Ｂ１３，Ｂ１４のデューティ比は、いずれも３／４（つまり、高レベル期間：低レベル期間＝３：１）である。次に、これらの信号を２つずつ、この例では（Ａ１３，Ａ１４）（Ｂ１３，Ｂ１４）というように組み合わせてそれぞれ論理積（ＡＮＤ）または否定論理積（ＮＡＮＤ）をとる。これにより、元の移動周波数ｆに対してそれぞれ４倍の周波数４ｆをもち互いに９０°だけ位相の異なる２つの信号Ａ２１，Ｂ２１が得られる。さらに、図１９の右半分に示すように、これらの信号Ａ２１，Ｂ２１同士の排他的論理和（ＥＸＯＲ）をとって、元の移動周波数ｆに対してそれぞれ８倍の周波数８ｆをもつ信号Ａ３１を作成することもできる。

このように、論理演算の或る段階で論理積（ＡＮＤ）または否定論理積（ＮＡＮＤ）を用いることで、排他的論理和を複数回重ねてゆく場合に比して、論理演算が簡易になる。したがって、論理演算部を構成する素子数を減らすことができる。これにより、この光電式エンコーダの後段に設けられるＩＣ（集積回路）において、信号処理が容易になり、有益である。

この光電式エンコーダでは、論理演算部の構成要素として、例えば図２０に示すような等価回路を持つ統合インジェクション論理素子（以下「ＩＩＬ素子」という。）を用いるのが望ましい。そのようにした場合、上記論理演算部をバイポーラＩＣで容易に構成することができる。したがって、上記受光素子と上記論理演算部とを一体に作製するのが容易になる。また、ＩＩＬ素子は１素子がＮＡＮＤ（否定論理積）回路を構成するため、ＩＩＬ素子を用いると、論理演算部の構成が簡素化される。

例えば図１８に示した論理演算は、論理演算部の構成要素としてＩＩＬ素子を用いると、図２１に示すような回路（論理演算部）で実現される。この図２１に示す論理演算部は、受光素子によって得られた信号Ａ１，Ｂ１，Ａ２，Ｂ２，…，Ａ４，Ｂ４信号を増幅する増幅部（ＡＭＰ）５０と、排他的論理和をとる排他的論理和部（ＥＸＯＲ）６０と、否定論理積をとる否定論理積回路（ＮＡＮＤ）７０，７１を備えている。増幅部（ＡＭＰ）５０は各信号毎に増幅回路５１，５２，…，５８を備え、排他的論理和部（ＥＸＯＲ）６０は２つの信号（Ａ１，Ａ２）（Ａ３，Ａ４）（Ｂ１，Ｂ２）（Ｂ３，Ｂ４）毎に排他的論理和回路６１，６２，６３，６４を備えている。各排他的論理和回路６１，６２，６３，６４には２個ずつ否定論理積回路（ＮＡＮＤ）が含まれている。図２１中のＮＡＮＤ回路は、それぞれ１個のＩＩＬ素子で構成されるので、論理演算部の構成が簡素化される。

図２３は、図１４に示した論理演算を行う場合の光電式エンコーダの概略ブロック構成を例示している。

この光電式エンコーダは、半導体チップとしての同一の半導体基板８０上に一体に形成された受光部８１と、電流増幅部８２と、ダイオード部８３と、比較部としての差動増幅部８４と、ＡＤ変換部８５と、論理回路部８６と、出力回路部８７と、定電流回路８８と、定電圧回路８９とを備えている。受光部８１は８対の受光素子ＰＤＡ１＋〜ＰＤＢ４−（実空間では、図７中の受光素子１１ａ，１１ｂ，…，１２ｈと同じ順序で回転方向Ｄに沿って配列されている。）を含んでいる。電流増幅部８２は各受光素子に対応する電流増幅器を含み、各電流増幅器は対応する受光素子の出力をアナログ状態のまま増幅する。ダイオード部８３はそれらの各電流増幅器に対応するダイオードを含み、それらの各ダイオードは対応する電流増幅器の出力を電圧に変換する。差動増幅部８４はそれぞれそれらのダイオード対（したがって、各受光素子対）に対応する差動増幅器５１，５２，…，５８を含み、各差動増幅器５１，５２，…，５８は対応するダイオード対の出力間の差分を対数圧縮して増幅する。つまり、ダイオード対と差動増幅器とでそれぞれ対数増幅器が構成されている。したがって、各受光素子に入射する光が微少であっても、ＳＮ比（信号対ノイズ比）が確保できる。ＡＤ変換部８５は各差動増幅器５１，５２，…，５８に対応するＡＤ変換器ＡＤＣ１，ＡＤＣ２，…，ＡＤＣ８を含み、各ＡＤ変換器ＡＤＣ１，ＡＤＣ２，…，ＡＤＣ８は対応する差動増幅器５１，５２，…，５８の出力をＡＤ変換してデジタル論理値を出力する。論理回路部８６は、それらの差動増幅器の各対（５１，５３）（５２，５４）（５５，５７）（５６，５８）、したがってＡＤ変換器の各対（ＡＤＣ１，ＡＤＣ３）（ＡＤＣ２，ＡＤＣ４）（ＡＤＣ５，ＡＤＣ７）（ＡＤＣ６，ＡＤＣ８）に対応する排他的論理和回路ＥＸＯＲ１，ＥＸＯＲ２，ＥＸＯＲ＃，ＥＸＯＲ４を含む。そして、各排他的論理和回路ＥＸＯＲ１，ＥＸＯＲ２，ＥＸＯＲ＃，ＥＸＯＲ４は対応する差動増幅器の各対（５１，５３）（５２，５４）（５５，５７）（５６，５８）、したがってＡＤ変換器の各対（ＡＤＣ１，ＡＤＣ３）（ＡＤＣ２，ＡＤＣ４）（ＡＤＣ５，ＡＤＣ７）（ＡＤＣ６，ＡＤＣ８）間で出力の排他的論理和をとる。出力回路部８７は各排他的論理和回路ＥＸＯＲ１，ＥＸＯＲ２，ＥＸＯＲ＃，ＥＸＯＲ４に対応する２トランジスタからなる増幅回路ＯＣ１，ＯＣ２，ＯＣ３，ＯＣ４を含み、各増幅回路ＯＣ１，ＯＣ２，ＯＣ３，ＯＣ４は対応する排他的論理和回路（ＥＸＯＲ）の出力を増幅してそれぞれ出力端子ＶＯＡ１，ＶＯＡ２，ＶＯＢ１，ＶＯＢ２に出力する。なお、ＶＣＣは電源電圧が供給される端子、ＧＮＤは接地される端子をそれぞれ表している。定電流回路８８、定電圧回路８９は、それぞれこの光電式エンコーダの各部へ一定の電流、一定の電圧を供給する。

図２２は従来の光電式エンコーダの概略構成を例示している。この光電式エンコーダは、同一の半導体基板１８０上に一体に形成された受光部１８１と、電流増幅部１８２と、ダイオード部１８３と、比較部としての差動増幅部１８４と、ＡＤ変換部１８５と、出力回路部１８７と、定電圧回路１８９とを備えている。図２３中の構成要素と対応する構成要素には、それぞれ１００ずつ大きい符号が付されている（個々の説明を省略する）。この図２２と図２３とを対比すれば分かるように、図２３に示す光電式エンコーダでは、取り扱う信号数が多くなっている。したがって、回路に整合性が必要とされる。例えば、図２３中に示す各差動増幅器５１，５２，…，５８が図２４に示す回路９１で構成されるものとする。各差動増幅器５１，５２，…，５８では、電流供給源９０（図２３中の定電流回路８８に含まれる。）から電流が供給されるようになっている。このような場合に、各差動増幅器５１，５２，…，５８の電流供給源９０を図２５に示すような同一の供給電流回路で構成して、この供給電流回路から各差動増幅器５１，５２，…，５８（図２５中ではＡＭＰ１，ＡＭＰ２，ＡＭＰ３，…と表す。）へ電流を供給することが望ましい。これにより、各差動増幅器５１，５２，…，５８間で電流整合性を持たせることができ、各差動増幅器５１，５２，…，５８の増幅率を同一に揃えることが容易にできる。この結果、出力信号の精度を高めることができる。

また、受光素子ＰＤＡ１＋〜ＰＤＢ４−の出力電流は数百ｎＡと微小であるため、半導体基板８０上での受光素子ＰＤＡ１＋〜ＰＤＢ４−から差動増幅器５１，５２，…，５８までのレイアウトが重要である。例えば、図２６に示すように、実空間では、受光素子ＰＤＡ１＋〜ＰＤＢ４−（つまり、受光素子１１ａ，１１ｂ，…，１２ｈ）がつくる列９８に沿って差動増幅器５１，５２，…，５８がつくる列９９ａ，９９ｂが配置され、受光素子がつくる列９８の中心位置９８ｃと差動増幅器がつくる列９９ａ，９９ｂの中心位置９９ｃとが一致しているのが望ましい。つまり、それらの中心位置９８ｃ，９９ｃ同士を結ぶ直線（半導体基板８０上でＤ方向に対して垂直な直線）に関して、受光素子がつくる列９８と差動増幅器がつくる列９９ａ，９９ｂとが対称に配置されているのが望ましい。このようなレイアウトによれば、複数の受光素子１１ａ，１１ｂ，…，１２ｈから複数の差動増幅器５１，５２，…，５８までの各配線９７の長さを比較的良く揃えることができる。したがって、各配線９７の長さの相違に起因する信号遅延のばらつきなどを抑制できる。この結果、出力信号の精度を高めることができる。また、図２６のレイアウトでは、排他的論理和がとられる差動増幅器の各対（５１，５３）（５２，５４）（５５，５７）（５６，５８）がそれぞれＤ方向に関して隣同士に配置されているので、差動増幅器の各対（５１，５３）（５２，５４）（５５，５７）（５６，５８）から排他的論理和回路ＥＸＯＲ１，ＥＸＯＲ２，ＥＸＯＲ＃，ＥＸＯＲ４までの配線の長さの相違に起因する信号遅延のばらつきなどを抑制できる。したがって、出力信号の精度をさらに高めることができる。

また、図２７は、受光素子１１ａ，１１ｂ，…，１２ｈの配置（図７におけるのと同じ配置）をさらに詳しく示している。この図２７に示すように、Ｄ方向に関して、受光素子１１ａ，１１ｂ，…，１２ｈの各端は、光オン部対応領域２０、光オフ部対応領域２１をそれぞれ等間隔に８分割した線Ｖ，Ｖ，…上に対応して配置されている。したがって、Ｄ方向に関して各分割された領域内で各受光素子１１ａ，１１ｂ，…，１２ｈの寸法を最大にできる。したがって、受光素子１１ａ，１１ｂ，…，１２ｈの受光面を広げて高感度化できる。

図２８は、受光素子１１ａ，１１ｂ，…，１２ｈが出力する光電流の取り出し口（これを「光電流取り出し口」と呼ぶ。）Ｔ１，Ｔ２，Ｔ３，Ｔ４，…の具体的な配置を示している（簡単のため、左端部の４つの受光素子１１ａ，１１ｂ，１１ｃ，１１ｄに関する部分のみを示している。）。

移動周波数より高い周波数を得るためには、Ｄ方向に関して、各受光素子１１ａ，１１ｂ，…，１２ｈの寸法を小さくして、より高分解能にすることが望ましい。しかしながら、単に各受光素子の寸法を小さくしてゆくと、各受光素子の光電流取り出し口のために所要の面積を確保できず、配置が困難となる。そこで、この例では、図２８中に示すように、Ｄ方向に関して互いに隣り合う受光素子の光電流取り出し口Ｔ１，Ｔ２，Ｔ３，Ｔ４，…は、Ｄ方向に対して垂直な方向に関して、複数の受光素子１１ａ，１１ｂ，…，１２ｈが作る列９８の互いに反対側に配置されている。詳しくは、左端から奇数番目の受光素子１１ａ，１１ｃ，…の光電流取り出し口Ｔ１，Ｔ３，…は列９８の上側（図２８において）に設けられる一方、左端から偶数番目の受光素子１１ｂ，１１ｄ，…の光電流取り出し口Ｔ２，Ｔ４，…は列９８の下側（図２８において）に設けられている。これにより、図２８中に示すようにＤ方向に関して各受光素子１１ａ，１１ｂ，…，１２ｈの寸法を小さくする場合であっても、各受光素子の光電流取り出し口Ｔ１，Ｔ２，Ｔ３，Ｔ４，…のために所要の面積を確保でき、配置が可能となる。

図２９は、図２３における論理演算部８６の直前に、ＡＤ変換部８５に代えて波形整形部７９を設けたブロック構成を例示している。なお、この図２９中の波形発生部７８は、図２３中に示した受光部８１、電流増幅部８２、ダイオード部８３、及び比較部としての差動増幅部８４を包括的に示している。

上記移動体４０の移動周波数ｆが低く設定された場合、受光素子ＰＤＡ１＋〜ＰＤＢ４−（つまり、受光素子１１ａ，１１ｂ，…，１２ｈ）の出力の波形変動が緩やかになり、図３１Ａ中に示すように論理回路部８６に対する入力Ｆ３，Ｆ４の波形の立ち上がり、立ち下がりも緩やかになる。このため、論理回路部８６に対する入力の立ち上がり中または立ち下がり中にノイズ等の影響を受けて、論理回路部８６に対する入力Ｆ３，Ｆ４が論理演算のための閾値を横切って変動し、論理回路部８６の出力信号Ｆ２にチャタリング現象（高低が短時間で激しく入れ替わって不安定となる現象）Ｊが起きるおそれがある。その場合、出力回路部８７の出力Ｆ１も変動する。そこで、図２９の例では、波形整形部７９が、図３１Ｂ中に示すように論理演算部８６に対する入力Ｃ３，Ｃ４（この例ではＣ４）の波形を、立ち上がりおよび立ち下がりが急峻になるように整形する。これにより、差動増幅部８４の出力波形Ｃ２の立ち上がりおよび立ち下がりが急峻になる（なお、図３１Ｂは図３１Ａに比して横方向（時間軸方向）に拡大されている。）。この結果、上記論理回路部８６に対する入力がノイズ等の影響を受けにくくなって、チャタリング現象が起きるのを抑制できる。その場合、論理演算部８６の出力Ｃ２の遷移が安定するとともに出力回路部８７の出力Ｃ１の遷移も安定する。

具体的には、この波形整形部７９は、図３０Ａ中に示す回路例７９Ａ（破線で囲まれた範囲）のように、電源Ｖｃｃと接地ＧＮＤとの間に直列に介挿された定電流源７９１とｎｐｎトランジスタ７９２とからなっている。ｎｐｎトランジスタ７９２は、差動増幅部８４の出力（ｎｐｎトランジスタ８４４のコレクタ電位）をベースに受けて増幅し、コレクタに出力する。

なお、図３０Ｂ中に示す回路例７９Ｂのように、ｎｐｎトランジスタ７９２のエミッタを、差動増幅部８４におけるｎｐｎトランジスタ８４４のエミッタとＧＮＤ側の抵抗８５５との間に接続しても良い。このようにした場合、ｎｐｎトランジスタ７９２のオン時にこのｎｐｎトランジスタ７９２のエミッタ電位を引き上げることができ、したがって誤動作を防止できる。

図３２は、実空間で、半導体チップとしての半導体基板８０がリードフレーム１４９のヘッダ部１４９ａに搭載された実装例を示している。リードフレーム１４９は、ヘッダ部１４９ａと一体に連なって導通している接地用のリードピン１４９ｂと、電源電圧が供給されるリードピン１４９ｃと、信号出力用の４本のリードピン１４９ｄ，１４９ｅ，１４９ｆ，１４９ｇとを含んでいる。

この例では、半導体基板８０の表面で、一辺（図３２では下辺）８０ａに沿って受光素子１１ａ，１１ｂ，…，１２ｈがつくる列９８が配置されている。また、左辺８０ｂに沿って電源端子ＶＣＣ、接地端子ＧＮＤが配置されている。上辺８０ｃに沿って出力端子ＶＯＡ１，ＶＯＡ２が配置され、右辺８０ｄに沿って出力端子ＶＯＢ１，ＶＯＢ２が配置されている。各リードピン１４９ｂ，１４９ｃ，１４９ｄ，１４９ｅ，１４９ｆ，１４９ｇは、それぞれＡｕワイヤ１８９ｂ，１８９ｃ，１８９ｄ，１８９ｅ，１８９ｆ，１８９ｇによって対応する端子（ボンディングパッド）ＧＮＤ，ＶＣＣ，ＶＯＡ１，ＶＯＡ２，ＶＯＢ１，ＶＯＢ２に接続されている。

また、この例では、図２６中に示したレイアウトとは若干異なり、差動増幅部８４をなす差動増幅器５１，５２，…，５８は、半導体基板８０の表面の中央部に集められて配置されている。これにより、それらの増幅器の間では、製造プロセス上のばらつきや、応力等によるばらつきを抑えることができる。

一方、この例では、図２６中に示したレイアウトと同様に、差動増幅器５１，５２，…，５８のうち、出力した差分信号の表す論理値の排他的論理和がとられる差動増幅器の各対（５１，５３）（５２，５４）（５５，５７）（５６，５８）がそれぞれ隣同士に配置されている。したがって、図３２では図示を省略されているが、図２３中に示した論理回路部８６や出力回路部８７の構成要素を、差動増幅部８４を取り囲むように配置することによって、差動増幅器の各対（５１，５３）（５２，５４）（５５，５７）（５６，５８）から排他的論理和回路ＥＸＯＲ１，ＥＸＯＲ２，ＥＸＯＲ＃，ＥＸＯＲ４までの配線が簡素になり、差分信号の間の相互影響や配線抵抗のばらつき等が抑えられる。それとともに、それらの配線の長さの相違に起因する信号遅延のばらつきなどを抑制できる。したがって、出力信号の精度をさらに高めることができる。また、論理回路部８６から出力回路部８７を介して出力端子ＶＯＡ１，ＶＯＡ２，ＶＯＢ１，ＶＯＢ２までが近接した配置となるので、論理回路部８６から出力端子ＶＯＡ１，ＶＯＡ２，ＶＯＢ１，ＶＯＢ２までの配線抵抗を小さくすることができる。

図３３は、実空間で、半導体チップとしての図３２中に示したのと同じ半導体基板８０が、別のリードフレーム１６９のヘッダ部１６９ａに搭載された実装例を示している。この実装例は、半導体基板８０から４つの出力信号ではなく、２つの出力信号のみを取り出すものである。

リードフレーム１６９は、ヘッダ部１６９ａと一体に連なって導通している接地用のリードピン１６９ｂと、電源電圧が供給されるリードピン１６９ｃと、信号出力用の２本のリードピン１６９ｄ，１６９ｅとを含んでいる。各リードピン１６９ｂ，１６９ｃ，１６９ｄ，１６９ｅは、それぞれＡｕワイヤ１９９ｂ，１９９ｃ，１９９ｄ，１９９ｅによって対応する端子（ボンディングパッド）ＧＮＤ，ＶＣＣ，ＶＯＢ１，ＶＯＢ２に接続されている。

半導体基板８０の表面上のレイアウト、特に半導体基板８０の周辺部に沿って各端子ＧＮＤ，ＶＣＣ，ＶＯＢ１，ＶＯＢ２が配置されているお蔭で、同じ半導体基板８０を用いながら、このようにタイプの異なる製品を作製することができる。

なお、論理回路部８６が作成する出力信号を半導体基板８０の外部へ取り出す場合、出力信号を低インピーダンスにするために電流量を増やすことがある。このような場合、出力信号の高低が入れ替わる時に電圧変動が大きくなる。このため、そのような電圧変動が論理回路部８６の入力に還って、誤動作を引き起こすおそれがある。そのような場合、論理回路部８６が作成する出力信号を、論理回路部８６に入力される信号に対して遅延させる遅延部を設けるのが望ましい。これにより、そのような誤動作が防止される。このような遅延部は、公知のものであり、容量等（図示せず）を導入することによって構成される。ただし、使用する周波数にあわせ容量値を調整する必要がある。

また、図２３中の例では、出力回路部８７をなす増幅回路ＯＣ１，ＯＣ２，ＯＣ３，ＯＣ４のトランジスタにはベース電流として定電流が供給されているが、これに限られるものではない。例えば図３４に示す増幅回路ＯＣは、排他的論理和回路からの信号をベースに受けて増幅する前段ｎｐｎトランジスタ８７１と、そのトランジスタ８７１の出力をベースに受けて増幅する後段ｎｐｎトランジスタ８７２とを備えている。この後段ｎｐｎトランジスタ８７２のベースは抵抗８７３を介して電源Ｖｃｃに接続されている。つまり、トランジスタ８７２のベース電流は電源電圧依存電流になっている。このようにベース電流を電源電圧依存型にすると、電流を引き抜く能力が向上する。したがって、静電気等の外乱によって電荷がたまった場合でも、出力回路部８７、ひいてはこの光電式エンコーダの誤動作が抑制される。

上述の光電式エンコーダを備えた電子機器では、光電式エンコーダが移動体４０のスリットＸ１，Ｘ２，…と光オフ部Ｙ１，Ｙ２，…の通過を精度良く検出する。したがって、その検出結果を用いて、適切な動作をすることができる。

なお、この実施形態では光透過型の光電式エンコーダに関して説明したが、当然ながら、それに限られるものではない。この発明は、光反射型の光電式エンコーダに関しても、同様に適用される。ただし、既述のように、光反射型では、光透過型とは逆に、移動体のスリットが受光素子に対して光を入射させない光オフ部に相当し、スリット間の板材からなる部分（光を反射する部分）が受光素子に対して光を入射させる光オン部に相当する。

この発明の一実施形態の光電式エンコーダにおける移動体と受光素子の配置を模式的に示す図である。 図１中の受光素子の出力と、その出力が表す論理値同士を演算して得られる出力信号を示す図である。 スリット対応領域および光オフ部対応領域に受光素子を配置した状態を模式的に示す図である。 スリット対応領域および光オフ部対応領域に４個ずつ受光素子を配置した状態を模式的に示す図である。 図４中の受光素子の出力を示す図である。 一実施形態の光電式エンコーダが備える比較部と論理回路部の構成を示す図である。 スリット対応領域および光オフ部対応領域に８個ずつ受光素子を配置し、それらの受光素子を移動体の回転方向に沿った配置順に交互に２つの群に分けた状態を示す図である。 移動体に対する、従来例における受光素子の配置と、一実施形態における受光素子の配置とを対比して模式的に示す図である。 図８に示した従来例における受光素子の出力と、一実施形態における受光素子の出力とを対比して示す図である。 一実施形態の光電式エンコーダの検出部の構成を示す図である。 従来例の光電式エンコーダにおける移動体と受光素子の配置を模式的に示す図である。 光透過型の光電式エンコーダにおける移動体、発光部、受光部の空間的配置を模式的に示す図である。 光反射型の光電式エンコーダにおける移動体、発光部、受光部の空間的配置を模式的に示す図である。 図７中の８個ずつ受光素子の出力から得られる信号の波形を模式的に示す図である。 図１３中の各信号を用いて行う論理演算を模式的に説明する図である。 図１３中の各信号を用いて行う論理演算を模式的に説明する図である。 図１３中の各信号を用いて行う論理演算を模式的に説明する図である。 図１３中の各信号を用いて行う論理演算を模式的に説明する図である。 図１３中の各信号を用いて行う論理演算を模式的に説明する図である。 図１３中の各信号を用いて行う論理演算を模式的に説明する図である。 １つのＩＩＬ素子の等価回路を模式的に示す図である。 図１８に示す論理演算を実行するように、ＩＩＬ素子を用いて構成した論理演算部の回路構成を示すブロック図である。 従来例の光電式エンコーダのブロック構成を示す図である。 図１８に示す論理演算を実行するように適合された、本発明の一実施形態の光電式エンコーダのブロック構成を示す図である。 図２３における差動増幅器の回路構成を示すブロック図である。 上記各差動増幅器の電流供給源を、同一の供給電流回路で構成した例を示す図である。 上記一実施形態の光電式エンコーダにおける半導体基板上での受光素子と差動増幅器のレイアウトを模式的に示す図である。 上記一実施形態の光電式エンコーダにおける移動体のスリット、光オフ部と受光素子との配置を模式的に示す図である。 上記受光素子の光電流取り出し口の具体的な配置を示す図である。 上記論理演算部の直前に波形整形部を設けたブロック構成を例示する図である。 上記波形整形部を構成する回路例を示す図である。 上記波形整形部を構成する別の回路例を示す図である。 上記波形整形部を設けない場合の各部の信号波形を示す図である。 上記波形整形部を設けた場合の各部の信号波形を示す図である。 半導体基板がリードフレームのヘッダ部に搭載された実装例を示す図であ 図３２中に示したのと同じ半導体基板が、別のリードフレームのヘッダ部に搭載された実装例を示す図である。 出力回路部をなす増幅回路のトランジスタのベース電流を電源電圧依存型にした構成例を示す図である。

符号の説明

１０ 半導体受光チップ
１１ａ，１１ｂ，…，１２ａ，１２ｂ，… 受光素子
２０ スリット対応領域
２１ 光オフ部対応領域
４０ 移動体
８０ 半導体基板
Ｘ１，Ｘ２，… スリット
Ｙ１，Ｙ２，… 光オフ部

Claims (32)

1. 発光素子と、
   上記発光素子からの光が到達し得る領域に、一方向に並べて配置された複数の受光素子と
   を備え、
   上記各受光素子に対応する所定の位置を上記一方向に沿って、上記光が上記受光素子に対して入射する状態、入射しない状態をつくる光オン部および光オフ部を交互に有する移動体が所定の移動周波数で通過するとき、上記各受光素子の出力は、その受光素子に対して上記発光素子からの光が入射し又は入射しないのに応じた値をとり、
   上記受光素子の出力から得られる論理値同士を演算して、上記移動周波数と異なる周波数をもつ出力信号を作成する論理演算部を備えたことを特徴とする光電式エンコーダ。
2. 請求項１に記載の光電式エンコーダにおいて、
   上記論理演算部が作成する出力信号の周波数は上記移動周波数の整数倍であることを特徴とする光電式エンコーダ。
3. 請求項１に記載の光電式エンコーダにおいて、
   上記論理演算部が作成する出力信号のデューティ比は上記各受光素子の出力のデューティ比と異なることを特徴とする光電式エンコーダ。
4. 請求項１に記載の光電式エンコーダにおいて、
   上記移動体の光オン部と光オフ部とは上記一方向に関して同じ寸法をもつことを特徴とする光電式エンコーダ。
5. 請求項１に記載の光電式エンコーダにおいて、
   上記論理演算部は上記受光素子の出力が表す論理値同士の排他的論理和をとることを特徴とする光電式エンコーダ。
6. 請求項１に記載の光電式エンコーダにおいて、
   上記論理演算部は上記受光素子の出力が表す論理値同士の排他的論理和を複数回とることを特徴とする光電式エンコーダ。
7. 請求項１に記載の光電式エンコーダにおいて、
   上記論理演算部は上記受光素子の出力が表す論理値同士の排他的論理和をとり、さらに論理積または否定論理積をとることを特徴とする光電式エンコーダ。
8. 請求項７に記載の光電式エンコーダにおいて、
   上記論理演算部は上記受光素子の出力が表す論理値同士の排他的論理和をとって３／４のデューティ比をもつ複数の信号を生成し、それらの信号同士の論理積もしくは否定論理積をとって１／２のデューティ比をもつ信号を得ることを特徴とする光電式エンコーダ。
9. 請求項１に記載の光電式エンコーダにおいて、
   上記論理演算部は統合インジェクション論理素子を含み、この統合インジェクション論理素子を用いて上記演算を行うことを特徴とする光電式エンコーダ。
10. 請求項１に記載の光電式エンコーダにおいて、
    上記受光素子は、上記一方向に関して、上記移動体の光オン部に対応する光オン部対応領域内に複数配置されていることを特徴とする光電式エンコーダ。
11. 請求項１０に記載の光電式エンコーダにおいて、
    上記光オン部対応領域内に複数配置された受光素子は、上記一方向に関して、同一の寸法をもち、一定ピッチで配置されていることを特徴とする光電式エンコーダ。
12. 請求項１０に記載の光電式エンコーダにおいて、
    上記一方向に関して互いに隣り合う受光素子の光電流取り出し口は、上記一方向に対して実質的に垂直な方向に関して互いに反対向きに配置されていることを特徴とする光電式エンコーダ。
13. 請求項１に記載の光電式エンコーダにおいて、
    上記受光素子は、上記一方向に関して、同一の寸法をもち、かつ、共通の一定ピッチで上記光オン部に対応する光オン部対応領域と上記光オフ部に対応する光オフ部対応領域とに複数ずつ配置され、
    上記光オン部対応領域に配置された受光素子と上記光オフ部対応領域に配置された受光素子とを上記一方向に関する配置順に１対１に対応させて、上記１対１に対応させた受光素子対の出力間の差分をとる比較部を備え、
    上記論理演算部は、この比較部が差分をとって得られた差分信号が表す論理値に対して演算を行うことを特徴とする光電式エンコーダ。
14. 請求項１に記載の光電式エンコーダにおいて、
    上記論理演算部に対する入力の波形を、立ち上がりおよび立ち下がりが急峻になるように整形する波形整形部を備えたことを特徴とする光電式エンコーダ。
15. 請求項１３に記載の光電式エンコーダにおいて、
    上記比較部が出力した上記差分信号の波形を、立ち上がりおよび立ち下がりが急峻になるように整形する波形整形部を備え、
    この波形整形部の出力が上記論理演算部に入力されることを特徴とする光電式エンコーダ。
16. 請求項１３に記載の光電式エンコーダにおいて、
    上記比較部は上記各受光素子対にそれぞれ対応する対数増幅器を含み、
    上記各対数増幅器は対応する受光素子対の出力間の差分を対数増幅することを特徴とする光電式エンコーダ。
17. 請求項１３に記載の光電式エンコーダにおいて、
    上記比較部は上記受光素子対にそれぞれ対応する増幅器を含み、
    上記各増幅器に電流を供給する同一の供給電流回路を備えたことを特徴とする光電式エンコーダ。
18. 請求項１３に記載の光電式エンコーダにおいて、
    上記比較部は上記受光素子対にそれぞれ対応する増幅器を含み、
    上記複数の増幅器は、上記複数の受光素子が作る列に沿って、上記一方向に並べて配置され、
    上記一方向に関して、上記複数の受光素子がつくる列の中心位置と上記複数の増幅器がつくる列の中心位置とが一致していることを特徴とする光電式エンコーダ。
19. 請求項１３に記載の光電式エンコーダにおいて、
    上記比較部は上記受光素子対にそれぞれ対応する増幅器を含み、
    上記複数の受光素子が配置されている同一の半導体基板上で、上記複数の増幅器は、その半導体基板の中央部に配置されていることを特徴とする光電式エンコーダ。
20. 請求項１３に記載の光電式エンコーダにおいて、
    上記比較部は上記受光素子対にそれぞれ対応する増幅器を含み、
    上記複数の増幅器のうち、出力した差分信号の表す論理値が上記論理回路部によって互いに演算される増幅器同士が、互いに隣り合って配置されていることを特徴とする光電式エンコーダ。
21. 請求項１３に記載の光電式エンコーダにおいて、
    上記比較部は、上記各受光素子対のうち上記光オフ部対応領域に配置された受光素子の出力をそれぞれ基準入力とすることを特徴とする光電式エンコーダ。
22. 請求項１に記載の光電式エンコーダにおいて、
    上記論理演算部は、上記移動体の光オン部に対応する光オン部対応領域内に複数配置された受光素子から得られた信号を、その複数の受光素子の配置順に基づいて複数群に分けて演算を行って、互いに異なる位相をもつ複数の出力信号を得ることを特徴とする光電式エンコーダ。
23. 請求項２２に記載の光電式エンコーダにおいて、
    上記論理演算部は、上記光オン部対応領域内に複数配置された受光素子から得られた信号を、上記複数の受光素子の上記一方向に関する配置順にしたがって周期的に複数の群に分けることを特徴とする光電式エンコーダ。
24. 請求項２３に記載の光電式エンコーダにおいて、
    上記論理演算部は、上記光オン部対応領域内に複数配置された受光素子から得られた信号を、２つの群に分けることを特徴とする光電式エンコーダ。
25. 請求項１に記載の光電式エンコーダにおいて、
    上記光オン部対応領域内に複数配置された受光素子は、上記一方向に関して一定ピッチで配置され、かつ上記光オン部対応領域を上記ピッチで等間隔に分割した線上に上記各受光素子の各端が対応して配置されていることを特徴とする光電式エンコーダ。
26. 請求項２５に記載の光電式エンコーダにおいて、
    上記受光素子は、上記一方向に関して、上記移動体の光オン部に対応する光オン部対応領域内にｋ個（ｋは２以上の自然数とする。）配置されていることを特徴とする光電式エンコーダ。
27. 請求項２６に記載の光電式エンコーダにおいて、
    上記ｋは３以上であり、上記論理演算部は、上記受光素子の出力が表す論理値を、上記一方向に関して上記受光素子が隣り合う順で追加して上記排他的論理和をとることを特徴とする光電式エンコーダ。
28. 請求項２６に記載の光電式エンコーダにおいて、
    上記ｋは３以上であり、上記論理演算部は、上記受光素子の出力が表す論理値を、上記光オン部対応領域内で上記一方向に関して両端部に配置された受光素子から交互に中央部に配置された受光素子へ向かう順で追加して上記排他的論理和をとることを特徴とする光電式エンコーダ。
29. 請求項１に記載の光電式エンコーダにおいて、
    上記論理演算部は、上記移動体の光オン部に対応する光オン部対応領域内に複数配置された受光素子から得られた信号を、互いに９０°だけ異なる位相をもつ２つの群に分けて、上記互いに９０°だけ異なる位相をもつ信号同士の排他的論理和をとることを特徴とする光電式エンコーダ。
30. 請求項１に記載の光電式エンコーダにおいて、
    上記論理演算部が作成する出力信号を、上記論理演算部に入力される信号に対して遅延させる遅延部を備えたことを特徴とする光電式エンコーダ。
31. 請求項１に記載の光電式エンコーダにおいて、
    上記論理演算部が作成した出力信号を増幅するトランジスタを含む出力部を備え、
    上記トランジスタのベース電流は電源電圧依存電流になっていることを特徴とする光電式エンコーダ。
32. 請求項１に記載の光電式エンコーダを備えた電子機器。
    

Images