JP2007036861A - 固体撮像素子の駆動装置及び駆動方法 - Google Patents

Abstract

【課題】固体撮像素子から出力される画像の画質（色再現性）を向上させる。
【解決手段】情報電荷を蓄積するためのビットが複数並べられた固体撮像素子に対して、情報電荷の転送時において、転送対象となる情報電荷を蓄積しているビットに対応付けられた転送電極をオフ状態とすると共に、それらのビットと隣り合う転送方向の後側のビットの少なくとも１つに対応付けられた転送電極をオン状態より低い電位とすることによって上記課題を解決することができる。
【選択図】図５

Description

本発明は、撮像した画像信号の転送速度及び再現性を向上させた固体撮像素子の駆動装置及び駆動方法に関する。

近年、ＣＣＤ固体撮像素子等の固体撮像素子が組み込まれたデジタルスチルカメラやビデオカメラ等の撮像装置が広く用いられている。固体撮像素子としては、例えば、フレーム転送型のＣＣＤ固体撮像素子がある。

図６は、フレーム転送方式のＣＣＤ固体撮像素子２の構成図である。ＣＣＤ固体撮像素子２は、図６に示すように、撮像部２ｉ、蓄積部２ｓ、水平転送部２ｈ及び出力部２ｄを含んで構成される。撮像部２ｉは、垂直方向に互いに平行に配置された複数の垂直シフトレジスタを備える。各垂直シフトレジスタの各ビットは受光画素を構成し、撮像時には外部から入射される光の強度に対応して情報電荷を生成する。撮像部２ｉに設けられた転送電極に電圧を印加することによって情報電荷をポテンシャル井戸に蓄積する。転送時には、転送電極に印加される垂直クロックパルスを受けて、各画素に蓄積された情報電荷を蓄積部２ｓに向けて転送する。蓄積部２ｓは、撮像部２ｉの各垂直シフトレジスタと連続するように互いに平行に配置された複数の垂直シフトレジスタを備える。蓄積部２ｓは、転送電極に印加される垂直クロックパルスを受けて、撮像部２ｉから転送されてくる情報電荷を蓄積及び垂直方向へ転送する。水平転送部２ｈは、蓄積部２ｓの各垂直シフトレジスタの出力側に配置され、蓄積部２ｓの各垂直シフトレジスタの出力が各ビットに結合された水平シフトレジスタを備える。水平転送部２ｈは、水平クロックパルスを受けて、蓄積部２ｓから転送される情報電荷を出力部２ｄへ順次転送する。出力部２ｄは、水平転送部２ｈの出力側に配置され、情報電荷を蓄積して電圧に変換する容量を備える。出力部２ｄは、水平転送部２ｈから転送される情報電荷を容量に蓄積し、その電荷量に応じた電圧に変換して出力信号として出力する。この出力信号の電圧値が画像信号となる。

カラー画像の撮像を目的とするＣＣＤ固体撮像装置では、図７に示すように、撮像部２ｉの各受光画素に対応付けて赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタがモザイク状に配置される。各受光画素には、それぞれ赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタのいずれかを通って光が入射し、それぞれの透過波長領域の光の強度に応じた情報電荷が生成される。

このようなカラー撮像用の固体撮像装置において高速転送を可能とするために、特許文献１には、水平転送部の水平シフトレジスタの各ビットを蓄積部の垂直シフトレジスタの奇数列及び偶数列の組み合わせ毎に対応付けて配置し、水平転送期間毎に垂直シフトレジスタの奇数列と偶数列から交互に情報電荷が転送されるように制御を行うことによって水平転送期間を従来の１／２にした固体撮像装置が開示されている。

図８及び図９に、特許文献１に記載の固体撮像装置における水平転送時における蓄積部２ｓと水平転送部２ｈとの接合部分での情報電荷の動き及びポテンシャル井戸の変化を示す。図８は、蓄積部２ｓと水平転送部２ｈとの接合部分における情報電荷の平面方向の動きを示している。図９は、最上部に水平転送部２ｈの転送電極の配置を図示し、図９（ａ）〜図９（ｄ）に水平転送部２ｈの転送電極の配置に対応付けて水平転送方向にそったポテンシャル井戸の変化及び情報電荷（異なる色に対する情報電荷はハッチングの違いで示している）の動きを示している。図９（ａ）〜図９（ｄ）において、横軸は各水平転送電極に対応する位置を示し、縦軸は上方向が負電位、下方向が正電位であるポテンシャルを示す。なお、図８及び図９では、説明を分かり易くするために蓄積部２ｓと水平転送部２ｈとの接合部の出力部２ｄに近い一部を図示している。

ここでは、赤（Ｒ）と緑（Ｇ）とに対応する情報電荷がそれぞれ蓄積部２ｓの奇数列及び偶数列の垂直シフトレジスタの最終段まで転送されている場合について説明する。まず、図８（ａ）及び図９（ａ）に示すように、蓄積部２ｓの垂直シフトレジスタの奇数列から赤（Ｒ）の情報電荷を水平転送部２ｈに転送する。次に、図８（ｂ）及び図９（ｂ）に示すように、水平転送部２ｈの転送電極に印加する水平クロックパルスを制御することによって、情報電荷を水平転送方向に順に転送して赤（Ｒ）に対応する複数の画素の情報電荷を加算する。ここでは、６ｎ＋３，６ｎ＋５列目（ｎは０又は自然数）の赤（Ｒ）の情報電荷を６ｎ＋１列目の赤（Ｒ）の情報電荷に加算している。次に、図８（ｃ）及び図９（ｃ）に示すように、加算合成された情報電荷を垂直シフトレジスタの奇数列に接続された水平シフトレジスタのビットに保持させた状態で、蓄積部２ｓの垂直シフトレジスタの偶数列から情報電荷を水平転送部２ｈに転送する。さらに、図８（ｄ）及び図９（ｄ）に示すように、水平転送部２ｈの転送電極に印加する水平クロックパルスを制御することによって、情報電荷を水平転送方向に順に転送して緑（Ｇ）に対応する複数の画素の情報電荷を加算する。ここでは、６ｎ＋４，６ｎ＋６列目（ｎは０又は自然数）の緑（Ｇ）の情報電荷を６ｎ＋２列目の緑（Ｇ）の情報電荷に加算している。このようにして同一色毎に加算された情報電荷を水平転送して出力部２ｄへ転送する。

このようにして、複数の画素に対する情報電荷の混合を行うことによって画像信号の強度を強め、暗い被写体を撮像した場合においても露光不足となることなく十分なレベルの画像信号を得ることができる。さらに、水平転送される画素数を低減し、高速な水平転送を実現することができる。

特開平１０−２２４８０９号公報

ところが、図１０（ａ）に示すように加算合成された赤（Ｒ）の情報電荷を水平シフトレジスタに保持したまま、蓄積部２ｓの垂直シフトレジスタから新たに転送されてきた緑（Ｇ）の情報電荷を水平転送して加算合成しようとすると、転送電極間のカップリング容量の影響のため、図１０（ｂ）に示すように、転送対象となる緑（Ｇ）の情報電荷が保持されているポテンシャル井戸５０の変化につられて既に加算合成された赤（Ｒ）の情報電荷を保持しているポテンシャル井戸５２まで浅くなってしまい、ポテンシャル井戸５２に保持されていた赤（Ｒ）の情報電荷が隣接するポテンシャル井戸５４に漏れ出してしまう現象が発生する。これによって、赤（Ｒ）の情報電荷とポテンシャル井戸５４に保持されている緑（Ｇ）の情報電荷とが加算されてしまう。このような、情報電荷の不要な混合は、固体撮像素子によって取得される画像の画質（再現性）を低下させる原因となる。

本発明は、上記従来技術の問題を鑑み、撮像した画像信号の高速転送を可能としつつ、画像の画質（再現性）を向上させた固体撮像素子の駆動装置及び駆動方法を提供することを目的とする。

本発明は、情報電荷を蓄積するためのビットが複数並べられ、互いに隣り合う２つのビットのうち転送方向の前側のビットに対応付けられた転送電極をオン状態とし、転送方向の後側のビットに対応付けられた転送電極をオン状態より低い電位であるオフ状態とすることによって、転送方向の後側のビットに蓄積されている情報電荷を転送方向の前側のビットへと転送する固体撮像素子、を制御する駆動装置及び駆動方法であって、情報電荷の転送時において、転送対象となる情報電荷を蓄積しているビットに対応付けられた転送電極をオフ状態とすると共に、それらのビットと隣り合う転送方向の後側のビットの少なくとも１つに対応付けられた転送電極をオン状態より低い電位とすることを特徴とする。

このとき、転送対象となる情報電荷を蓄積しているビットと隣り合う転送方向の後側のビットの少なくとも１つを情報電荷を蓄積しているビットのポテンシャル井戸をそのビットをオフ状態としたときの深さに保つように制御を行うことが好適である。

より具体的には、転送対象となる情報電荷を蓄積しているビットに対応付けられた転送電極をオフ状態とすると共に、それらのビットと隣り合う転送方向の後側のビットのうち情報電荷を蓄積しているビットに対応付けられた転送電極をオン状態より低い電位とする。例えば、転送対象となる情報電荷を蓄積しているビットに対応付けられた転送電極をオフ状態とすると共に、それらのビットと隣り合う転送方向の後側のビットのうち情報電荷を蓄積しているビットに対応付けられた転送電極をオフ状態とする。

このように、転送対象となる情報電荷を蓄積しているビットの後側に位置し、それらのビットと隣り合うビットに対応付けられた転送電極をオン状態より低い電位とする。これによって、転送対象となる情報電荷を蓄積しているビットに対応付けられた転送電極に印加された電位の影響によってそれらのビットと隣り合うビットのポテンシャル井戸が浅くなることを防ぐことができ、不必要な情報電荷の混合を低減することができる。

本発明は、複数のビットに蓄積されている情報電荷を加算合成して転送させる固体撮像素子の駆動装置及び駆動方法に適用することができる。例えば、カラー画像を取得するための固体撮像素子において、高速転送のために複数のビットに蓄積されている情報電荷を加算合成して転送させる際に、転送対象となる第１の色に対応する情報電荷を蓄積しているビットに対応付けられた転送電極をオフ状態とすると共に、それらのビットと隣り合う転送方向の後側のビットのうち第１の色とは異なる色に対応する情報電荷を蓄積しているビットに対応付けられた転送電極をオン状態より低い電位とする。

具体的には、ｎ個のビットに蓄積されている情報電荷を加算合成して転送する場合、連続して配置されているｎ個のビットに対応付けられている転送電極を組として、各組の転送電極に印加するクロックパルスを互いに独立に制御可能とすることが好適である。また、ｍ個（ｍは２以上の自然数）の異なる色に対応する情報電荷を蓄積するビットが１つずつ繰り返し配置されている場合、ｎ個（ｎは２以上の自然数）のビットに蓄積されている情報電荷を加算合成して転送する場合、連続して配置されているｍ×ｎ個のビットに対応付けられている転送電極を組として、各組の転送電極に印加するクロックパルスを互いに独立に制御可能とすることが好適である。

これによって、情報電荷が隣接するビットのポテンシャル井戸に漏れ出してしまうことを防ぐことができ、異なる色の情報電荷の混合による画像の色再現性の劣化を低減させることができる。

本発明によれば、固体撮像素子から出力される画像の画質（色再現性）を向上させることができる。

本実施の形態における固体撮像装置は、図１に示すように、ＣＣＤ固体撮像素子４及び駆動装置６を含んで構成される。フレーム転送方式のＣＣＤ固体撮像素子４は、図６と同様に、撮像部４ｉ、蓄積部４ｓ、水平転送部４ｈ及び出力部４ｄを備える。駆動装置６は、フレームクロックパルス発生部６ｆ、垂直クロックパルス発生部６ｖ、補助クロックパルス発生部６ｕ、水平クロックパルス発生部６ｈ、リセットクロックパルス発生部６ｒ及びサンプリングクロックパルス発生部６ｓを含んで構成される。ＣＣＤ固体撮像素子４は、駆動装置６から各種のクロックパルスを受けることによって制御される。

撮像部４ｉは、垂直方向に互いに平行に配置された複数の垂直シフトレジスタを備える。各垂直シフトレジスタの各ビットは受光画素を構成し、撮像時には外部から入射される光の強度に対応して生成される情報電荷を蓄積する。本実施の形態における撮像部４ｉには、図７に示したように、各受光画素に対応付けて赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタがモザイク状に配置されている。

図２は、本実施の形態におけるＣＣＤ固体撮像素子４の蓄積部４ｓ及び水平転送部４ｈとの接続部の構成を示す平面図である。

蓄積部４ｓは互いに平行に延伸された垂直シフトレジスタを複数含んで構成される。垂直シフトレジスタは以下のように形成される。Ｎ型半導体基板内にＰ型拡散層であるＰウェル（ＰＷ）が形成され、その上にＮ型拡散層であるＮウェルが形成される。また、垂直シフトレジスタの延伸方向に沿ってＰ型の不純物が添加された分離領域１０が所定の間隔をもって互いに平行に設けられる。Ｎウェルは、隣接する分離領域１０によって電気的に区画される。分離領域１０に挟まれた領域が情報電荷の転送経路であるチャネル領域１２となる。分離領域１０は、隣接するチャネル領域の間にポテンシャル障壁を形成し、各チャネル領域１２を電気的に分離する。さらに、半導体基板の表面上には絶縁膜が成膜される。この絶縁膜上にチャネル領域１２の延伸方向に交差するようにポリシリコン膜からなる複数の転送電極１４が互いに平行に配置される。本実施の形態では、３相の垂直クロックパルスφ_ｖ１〜φ_ｖ３による垂直転送方式を採用しており、垂直転送方向に沿って隣接する３つの転送電極１４−１，１４−２，１４−３の組が１つの受光画素に対応する。但し、本発明の適用範囲は３相の転送方式に限定されるものではなく、２相又は４相等の異なる相の転送方式にも適用することができる。なお、撮像部４ｉの垂直シフトレジスタも同様に構成することができ、蓄積部４ｓの各垂直シフトレジスタと連続するように配設される。

蓄積部４ｓと水平転送部４ｈとの接続領域には２層構造を有する補助転送電極１６が形成される。補助転送電極１６−１は、チャネル領域１２上において転送電極１４−１〜１４−３に連続するように互いに平行に配置される。補助転送電極１６−２は，奇数列で補助転送電極１６−１に近づき、偶数列で補助転送電極１６−４に近づくように蛇行して配置される。補助転送電極１６−３は、補助転送電極１６−２とは逆に、奇数列で補助転送電極１６−４に近づき、偶数列で補助転送電極１６−１に近づくように蛇行して、分離領域１０上において補助転送電極１６−２と交差するように配置される。補助転送電極１６−４は、補助転送電極１６−２及び１６−３よりもさらに出力側に配置される。補助転送電極１６−４は、奇数列で補助転送電極１６−３に近接し、偶数列で補助転送電極１６−２に近接するように配置される。補助転送電極１６−１〜１６−４に対して４相の補助クロックパルスφ_ｕ１〜φ_ｕ４をそれぞれ印加することによって、蓄積部４ｓから水平転送部４ｈへ情報電荷を転送する過程において偶数列のチャネル領域１２で１画素分の情報電荷を一時的に蓄積しておくことができる。なお、補助転送電極１６は４相制御されるものに限定されるものではなく、偶数列の情報電荷を奇数列に対して１画素分だけ遅延して水平転送部２ｈへ垂直転送できるものであれば良い。

水平転送部４ｈは、蓄積部４ｓの垂直シフトレジスタから出力される情報電荷を受けて転送する水平シフトレジスタを含んで構成される。本実施の形態における水平転送部４ｈは、２相駆動型の水平シフトレジスタから構成される。ただし、本発明の適用範囲は２相駆動型の水平シフトレジスタに限定されるものではなく、他の駆動型の水平シフトレジスタにも適用することができる。

水平シフトレジスタは、チャネル領域２２及び水平転送電極２４から構成される。水平シフトレジスタは以下のように形成される。Ｎ型半導体基板内にＰ型拡散層であるＰウェル（ＰＷ）が形成され、その上にＮ型拡散層であるＮウェルが形成される。また、水平シフトレジスタの延伸方向に沿ってＰ型の不純物が添加された水平分離領域２６が形成される。Ｎウェルは、分離領域１０と水平分離領域２６とによって電気的に区画され、分離領域１０と水平分離領域２６とに挟まれた領域が情報電荷の転送経路であるチャネル領域２２となる。チャネル領域２２は、蓄積部４ｓの垂直シフトレジスタから延伸された分離領域１０と蓄積部４ｓと対向して設けられたＰ型拡散層である水平分離領域２６とにより垂直シフトレジスタの延伸方向に対して交差する方向に区画される。垂直シフトレジスタのチャネル領域１２と水平シフトレジスタのチャネル領域２２は延伸された分離領域１０の間隙を介して接続される。チャネル領域２２は、水平シフトレジスタにおける情報電荷の転送経路となる。

２相駆動型の水平シフトレジスタでは、チャネル領域２２のＮウェルにおける偶数番の水平転送電極２４−２，２４−４，２４−６，２４−８，２４−１０，２４−１２下の半導体基板の表面にはＰ型の不純物が添加される。これによって、水平転送電極２４−１〜２４−１２を同電位としたときにもチャネル領域２２の水平転送電極２４−２，２４−４，２４−６，２４−８，２４−１０，２４−１２下にチャネル領域２２の延伸方向に沿って所定の間隔でポテンシャル障壁が形成される。

水平転送電極２４は、垂直シフトレジスタに直交する方向に向けて延伸されたチャネル領域２２上に形成される。水平シフトレジスタの出力部４ｄに隣接する奇数列の垂直シフトレジスタから順に垂直シフトレジスタ毎に２本の水平転送電極２４が配置される。本実施の形態では、１２本の水平転送電極２４−１〜２４−１２を組として、水平シフトレジスタの転送方向に沿って順に配置する。ここで、垂直シフトレジスタのチャネル領域１２の延長上に配置される水平転送電極２４−１，２４−３，２４−５，２４−７，２４−９，２４−１１は、チャネル領域１２と水平分離領域２６とに跨るように、絶縁膜を介してチャネル領域２２上に配置される。水平転送電極２４−２，２４−４，２４−６，２４−８，２４−１０，２４−１２は、分離領域１０と水平分離領域２６とに跨るように、絶縁膜を介して一部が隣接する水平転送電極２４−１，２４−３，２４−５，２４−７，２４−９，２４−１１上に重なるようにしてチャネル領域２２上に配置される。本実施の形態では、水平転送方向に沿って連続する６つの垂直シフトレジスタに対応する１２本の水平転送電極２４−１〜２４−１２を組として水平転送方向に繰り返し配置される。また、水平転送電極２４−１〜２４−１２に対して水平クロックパルスφ_ｈ１〜φ_ｈ６が印加される。このとき、隣り合う水平転送電極２４−１と水平転送電極２４−２の組、水平転送電極２４−３と水平転送電極２４−４の組・・・毎に互いに独立に制御可能な水平クロックパルスφ_ｈ１〜φ_ｈ６がそれぞれ印加される。

次に、駆動装置６の各構成部について説明する。フレームクロックパルス発生部６ｆは、外部から供給されるフレームシフトタイミング信号ＦＴに対応して３相のフレームクロックパルスφ_ｆを発生させて撮像部４ｉの垂直シフトレジスタの転送電極へ供給する。このフレームクロックパルスφ_ｆにより、撮像部４ｉの各受光画素に蓄積された情報電荷が垂直走査期間毎に蓄積部４ｓへ転送される。垂直クロックパルス発生部６ｖは、垂直同期信号ＶＴ及び水平同期信号ＨＴに対応して３相の垂直クロックパルスφ_ｖを発生させ、蓄積部４ｓの垂直シフトレジスタの転送電極へ供給する。本実施の形態では、撮像部４ｉ及び蓄積部４ｓでは連続して配置された３本の転送電極１４−１〜１４−３が１つの水平ラインに対応する。そこで、フレームクロックパルスφ_ｆ及び垂直クロックパルスφ_ｖとして互いに異なる位相で変化する３相のクロックパルスを転送電極１４−１〜１４−３にそれぞれ印加することによって、１水平ライン毎に情報電荷を垂直転送することができる。水平クロックパルス発生部６ｈは、水平同期信号ＨＴに対応して、水平クロックパルスφ_ｈを発生させ、水平転送部４ｈの水平転送電極２４へ供給する。ここで、水平クロックパルス発生部６ｈは、水平シフトレジスタにおいてｎビット（画素）分の情報電荷を加算合成して転送する場合には、連続するｎ個の垂直シフトレジスタに結合される水平転送電極２４に対して互いに独立に制御可能な水平クロックパルスφ_ｈを生成できるものとする。特に、ｍ個（ｍは２以上の自然数）の異なる色に対応する情報電荷を蓄積するビット（画素）が転送方向に１つずつ繰り返し配置されている場合、ｎ個（ｎは２以上の自然数）のビットに蓄積されている情報電荷を加算合成して転送する場合、連続して配置されているｍ×ｎ個のビットに対応付けられている転送電極を組として、各組の転送電極に印加するクロックパルスを互いに独立に制御可能とすることが好適である。本実施の形態では、２色の異なる色に対応する情報電荷を蓄積するビット（画素）が転送方向に交互に配置されており３ビット（画素）分の情報電荷を加算合成するので、６個の垂直シフトレジスタに結合される１２本の水平転送電極２４−１〜２４−１２に対して互いに独立に制御可能な６相の水平クロックパルスφ_ｈを生成可能としている。補助クロックパルス発生部６ｕは、水平同期信号ＨＴに対応して、垂直クロックパルスφ_ｖの１ビット分の転送周期の１／２の周期を有する４相の補助クロックパルスφ_ｕを発生させ、補助転送電極１６へ供給する。この補助クロックパルスφ_ｕによって、蓄積部４ｓの垂直シフトレジスタを転送される情報電荷が奇数列と偶数列とで交互に水平転送部４ｈへ転送されることとなる。垂直クロックパルスφ_ｖ、水平クロックパルスφ_ｈ及び補助クロックパルスφ_ｕによる制御については後述する。

図３及び図４に、本実施の形態における固体撮像装置を用いて画像の解像度を低下させて高速転送を行う際の各クロックパルスのタイミングチャートを示す。図３には、水平同期信号ＨＴ、垂直クロックパルスφ_ｖ、補助クロックパルスφ_ｕ及び水平クロックパルスφ_ｈの関係を示す。図４には、水平転送時における水平クロックパルスφ_ｈの変化の様子を示す。なお、垂直クロックパルスφ_ｖは３相、補助クロックパルスφ_ｕは４相であるが、図３では代表クロックのみを示している。

垂直クロックパルスφ_ｖは、水平同期信号ＨＴに対応する周期で転送電極１４−１〜１４−３に印加される。垂直クロックパルスφ_ｖは、それぞれ互いに異なる位相で変化する３相のパルスφ_ｖ１〜φ_ｖ３から構成される。これによって、垂直シフトレジスタのチャネル領域１２に沿って情報電荷を１水平転送期間に１行分ずつ転送する。補助クロックパルスφ_ｕは、水平同期信号ＨＴの１／２の周期に対応して補助転送電極１６−１〜１６−４に印加される。補助転送電極１６−１〜１６−４は、上述の通り、偶数列の垂直シフトレジスタの出力端においてのみ有効に作用するので、偶数列の垂直シフトレジスタのチャネル領域１２では１水平転送期間に２画素分ずつ転送されるようにポテンシャル状態が制御される。このとき、転送電極１４−１〜１４−３から補助転送電極１６−１〜１６−４へは、垂直クロックパルスφ_ｖによって１水平転送期間に１画素分の情報電荷のみ転送されるので、奇数列の垂直シフトレジスタと偶数列の垂直シフトレジスタでは水平転送期間の約１／２の周期だけずれたタイミングで１画素の情報電荷が水平シフトレジスタへ転送されることとなる。

水平クロックパルスφ_ｈは、垂直クロックパルスφ_ｖ及び補助クロックパルスφ_ｕに対応して生成され、水平転送電極２４−１〜２４−１２に水平転送周期よりも短い周期で印加される。本実施の形態では、水平クロックパルスφ_ｈは、電荷合成クロックパルスφ_ｈａ，φ_ｈｂと電荷転送クロックパルスφ_ｈｃとの組み合わせで構成される。これにより、１水平ラインに含まれる同一の波長領域（同一色）に対応する複数のビット（画素）の情報電荷が水平シフトレジスタにおいて加算合成されて出力部４ｄに向けて転送される。

図５に水平クロックパルスφ_ｈが印加されたときの水平シフトレジスタに形成されるポテンシャル井戸の状態を示す。図５において、横軸は各水平転送電極２４−１〜２４−１２に対応する位置を示し、縦軸は上方向が負電位、下方向が正電位であるポテンシャルを示す。

本実施の形態では、水平転送電極２４−１〜２４−１２に印加される水平クロックパルスφ_ｈ１〜φ_ｈ６を独立に制御することによって同一色に対応する情報電荷を３ビット（画素）分だけ加算合成する。ここでは、赤（Ｒ）と緑（Ｇ）とに対応する情報電荷がそれぞれ蓄積部２ｓの奇数列及び偶数列の垂直シフトレジスタの最終段まで転送されているものとする。

時刻Ｔ_１では、水平転送電極２４−１〜２４−１２に印加される水平クロックパルスφ_ｈ１〜φ_ｈ６がハイレベルとされ、垂直シフトレジスタの奇数列から転送された赤（Ｒ）の情報電荷が水平転送電極２４−１，２４−５，２４−９下に形成されたポテンシャル井戸６０にそれぞれ蓄積される。

時刻Ｔ_２では、水平転送電極２４−５，２４−６，２４−９，２４−１０に印加された水平クロックパルスφ_ｈ３，φ_ｈ５がローレベルに変更され、水平転送電極２４−５，２４−９下のポテンシャル井戸６０に保持されていた赤（Ｒ）の情報電荷が水平転送電極２４−３，２４−７下のポテンシャル井戸６４に転送される。以降、さらに転送を繰り返し、時刻Ｔ_３では、時刻Ｔ_１において水平転送電極２４−５，２４−９下のポテンシャル井戸６０に保持されていた赤（Ｒ）の情報電荷が水平転送電極２４−１下のポテンシャル井戸６０に保持されている赤（Ｒ）の情報電荷と加算合成される。このとき、水平転送電極２４−１〜２４−１２に印加される水平クロックパルスφ_ｈ１〜φ_ｈ６はハイレベルに戻される。

時刻Ｔ_４では、水平転送電極２４−１〜２４−１２に印加される水平クロックパルスφ_ｈ１〜φ_ｈ６がハイレベルに維持され、垂直シフトレジスタの偶数列から転送された緑（Ｇ）の情報電荷が水平転送電極２４−３，２４−７，２４−１１下に形成されたポテンシャル井戸６６にそれぞれ蓄積される。このとき、水平転送電極２４−１下のポテンシャル井戸６０には既に加算合成された赤（Ｒ）の情報電荷が保持される。

時刻Ｔ_５では、水平転送電極２４−１，２４−２，２４−７，２４−８，２４−１１，２４−１２に印加された水平クロックパルスφ_ｈ１，φ_ｈ２，φ_ｈ４，φ_ｈ６がローレベルに変更され、水平転送電極２４−７，２４−１１下のポテンシャル井戸６６に保持されていた緑（Ｇ）の情報電荷がそれぞれ水平転送電極２４−５，２４−９下のポテンシャル井戸６８に転送される。

このとき、情報電荷の転送元となるビット（画素）に対応する水平転送電極２４−７，２４−８，２４−１１，２４−１２の後側に位置するビット（画素）に対応する水平転送電極２４−９，２４−１０，２４−１，２４−２にそれぞれ印加される水平クロックパルスφ_ｈ５，φ_ｈ１のうち少なくとも１つを同時にローレベルに変更する。ここでは、１組となる水平転送電極２４−１〜２４−１２の最終段のビットに対応する水平転送電極２４−１０，２４−１１に隣接する次の組の最初段のビットに対応する水平転送電極２４−１，２４−２に印加される水平クロックパルスφ_ｈ１をローレベルに変更する。これによって、転送対象となる緑（Ｇ）の情報電荷が保持されているポテンシャル井戸６８の変化に伴って既に加算合成された赤（Ｒ）の情報電荷を保持しているポテンシャル井戸６０が浅くなってしまうことを防ぐことができる。したがって、ポテンシャル井戸６０に保持されている赤（Ｒ）の情報電荷が隣接するポテンシャル井戸６６に漏れ出してしまうことを防ぐことができる。

以降、さらに転送を繰り返し、時刻Ｔ₆では、時刻Ｔ_４において水平転送電極２４−７，２４−１１下のポテンシャル井戸６６に保持されていた緑（Ｇ）の情報電荷が水平転送電極２４−３下のポテンシャル井戸６６に保持されている緑（Ｇ）の情報電荷と加算合成される。このとき、水平転送電極２４−１下のポテンシャル井戸６０に保持されていた赤（Ｒ）の情報電荷も水平転送電極２４−９下のポテンシャル井戸７０へ順次転送する。なお、水平シフトレジスタの出力端にある水平転送電極２４−１下に形成されたポテンシャル井戸６０に蓄積されていた情報電荷は出力部４ｄに転送される。

このようにして１水平ライン分の情報電荷を３ビット（画素）ずつ加算合成した後、水平転送電極２４−１〜２４−１２のうち３ビット分の電極を一組として、一組の電極に対してそれぞれ位相が異なる３相の水平クロックパルスφ_ｈを印加することによって情報電荷を水平転送する。すなわち、図４の水平クロックパルスφ_ｈｃの期間に示すように、本実施の形態では、水平転送電極２４−１〜２４−６と水平転送電極２４−７〜２４−１２をそれぞれ組として、それぞれの組に対して３相の水平クロックパルスφ_ｈ１〜φ_ｈ１２を印加することによって加算合成された情報電荷を水平転送する。これにより、ポテンシャル井戸６６，７０に蓄積されている情報電荷が水平転送方向に沿って出力部４ｄへ向けて順次転送される。

１水平ライン分の水平転送が終了すると、図３に示すように、次の水平ラインに対する垂直転送に移行する。図７のようにカラーフィルタが配置されている場合には、赤（Ｒ）及び緑（Ｇ）の波長領域に対応する情報電荷に代わって緑（Ｇ）及び青（Ｂ）の波長領域に対応する情報電荷が交互に転送されることとなる。

以上のように、本実施の形態では同一色の波長領域に対応する複数のビット（画素）分の情報電荷を水平転送方向に加算合成したうえで水平転送を行う。これによって、実質的な転送段数を少なくすることができ、クロックパルスの基本周波数を高めることなく水平転送時における情報電荷の転送時間を従来より短縮することができる。従って、低解像度の画像を取得する際に高速で画像を取得することができる。

また、情報電荷を転送する際に、情報電荷の転送元となるビット（画素）に対応する水平転送電極の後側に位置するビット（画素）に対応する水平転送電極に印加される水平クロックパルスのうち少なくとも１つを同時にオン状態よりも低い電位に変更することによって、転送対象となる情報電荷が保持されているビット（画素）のポテンシャル井戸の変化に伴って隣接するビット（画素）のポテンシャル井戸が浅くなってしまうことを防ぐことができる。これによって、情報電荷が隣接するポテンシャル井戸に漏れ出してしまうことを防ぐことができ、出力される画像信号の再現性（色再現性）が劣化してしまうことを防ぐことができる。

本実施の形態では、後側に位置する２ビットに対応する水平転送電極に印加される水平クロックパルスを同時にオン状態よりも低い電位に変更している。これは、電極２４−１２と電極２４−１のカップリング容量が存在することにより、φ_ｈ８の電位変化に伴い、ポテンシャル井戸６０が浅くなるのを防ぐためにφ_ｈ１とφ_ｈ８とを同時にオン状態よりも低い電位にしている。さらに、電極２４−２と電極２４−３のカップリング容量が存在することにより、φ_ｈ１の変化の際に電極２４−２の電位障壁が十分には高くならないことを防止するためφ_ｈ２をφ_ｈ８，φ_ｈ１と同時にオン状態よりも低い電位にしている。もちろん、φ_ｈ１のみをφ_ｈ８と同時に変化させても本発明の効果はある。

なお、水平シフトレジスタにおける情報電荷の加算合成はこれに限定されるものではなく、１水平ラインに含まれる異色の波長領域に対応する情報電荷が混合しないように加算合成するものであれば良い。例えば、本実施の形態のように１水平ラインに含まれる情報電荷が垂直シフトレジスタの奇数列と偶数列において異なる色に対応する場合には、奇数列の情報電荷と偶数列の情報電荷とを別々に加算合成するものであれば良い。

なお、情報電荷を加算合成することなく高解像度の画像信号として出力したい場合には、従来と同様に、１ビット（画素）分の情報電荷毎に水平転送されるように水平シフトレジスタを４相の水平クロックパルスφ_ｈによって制御すれば良い。

また、水平クロックパルスφ_ｈを１６相独立に制御可能とし、連続する８つの垂直シフトレジスタに結合される１６本の水平転送電極２４をこの水平クロックパルスφ_ｈによって制御することによって、４ビット（画素）分の情報電荷を加算合成した上で水平転送することも可能である。但し、独立に制御する水平クロックパルスφ_ｈの相数を増加させるためには、水平クロックパルス発生部６ｈの回路構成が複雑化及び大型化し、ＣＣＤ固体撮像素子４のチップに設けられるピン数も増加させる必要があるのでこれらとの兼ね合いによって水平クロックパルスφ_ｈの相数を決定することが必要である。

また、本実施の形態では２相駆動のシフトレジスタを例に説明を行ったが、３相駆動や４相駆動のシフトレジスタに対して本発明を適用することも可能である。この場合、情報電荷を転送する際に、情報電荷の転送元となるビット（画素）に対応する水平転送電極の後側に位置するビット（画素）に対応する水平転送電極に対してポテンシャル井戸の深さが変化しないようにオン状態よりも低い電位の水平クロックパルスを印加すればよい。

いずれの場合も、情報電荷を転送する際に、情報電荷の転送元となるビット（画素）に対応する水平転送電極の後側に位置するビット（画素）に対応する水平転送電極に印加される水平クロックパルスのうち少なくとも１つを同時にオン状態よりも低い電位に変更することによって、転送対象となる情報電荷が保持されているビット（画素）のポテンシャル井戸の変化に伴って隣接するビット（画素）のポテンシャル井戸が浅くなってしまうことを防ぐことができる。

本発明の実施の形態における固体撮像装置の構成を示す図である。 本発明の実施の形態における固体撮像素子の要部構成の拡大図である。 本発明の実施の形態における固体撮像素子を制御するクロックパルスのタイミングチャートである。 本発明の実施の形態における固体撮像素子を制御するクロックパルスのタイミングチャートである。 本発明の実施の形態における水平転送部のポテンシャルの変化を示す図である。 従来の固体撮像素子の構成を示す図である。 従来の固体撮像素子のカラーフィルタの配列を示す図である。 従来の固体撮像素子における水平シフトレジスタにおける情報電荷の加算合成時の情報電荷の動きを示す説明図である。 従来の固体撮像素子における水平シフトレジスタにおける情報電荷の加算合成時のポテンシャル及び情報電荷の動きを示す説明図である。 従来の固体撮像素子における情報電荷の加算合成時の問題点を説明する図である。

符号の説明

２ 固体撮像素子、２ｉ 撮像部、２ｓ 蓄積部、２ｈ 水平転送部、２ｄ 出力部、４ 固体撮像素子、４ｉ 撮像部、４ｓ 蓄積部、４ｈ 水平転送部、４ｄ 出力部、６ 駆動装置、６ｖ 垂直クロックパルス発生部、６ｆ フレームクロックパルス発生部、６ｕ 補助クロックパルス発生部、６ｈ 水平クロックパルス発生部、６ｓ サンプリングクロックパルス発生部、６ｒ リセットクロックパルス発生部、１０ 分離領域、１２ チャネル領域、１４ 転送電極、１６ 補助転送電極、２２ チャネル領域、２４ 水平転送電極、２６ 水平分離領域、５０〜７０ ポテンシャル井戸。

Claims (8)

1. 情報電荷を蓄積するためのビットが複数並べられ、
   互いに隣り合う２つのビットのうち転送方向の前側のビットに対応付けられた転送電極をオン状態とし、転送方向の後側のビットに対応付けられた転送電極をオン状態より低い電位であるオフ状態とすることによって、転送方向の後側のビットに蓄積されている情報電荷を転送方向の前側のビットへと転送する固体撮像素子、を制御する駆動装置であって、
   情報電荷の転送時において、
   転送対象となる情報電荷を蓄積しているビットに対応付けられた転送電極をオフ状態とすると共に、それらのビットと隣り合う転送方向の後側のビットの少なくとも１つに対応付けられた転送電極をオン状態より低い電位とすることを特徴とする駆動装置。
2. 請求項１に記載の駆動装置において、
   転送対象となる情報電荷を蓄積しているビットと隣り合う転送方向の後側のビットの少なくとも１つを情報電荷を蓄積しているビットのポテンシャル井戸をそのビットをオフ状態としたときの深さに保つことを特徴とする駆動装置。
3. 請求項１又は２に記載の駆動装置において、
   転送対象となる情報電荷を蓄積しているビットに対応付けられた転送電極をオフ状態とすると共に、それらのビットと隣り合う転送方向の後側のビットのうち情報電荷を蓄積しているビットに対応付けられた転送電極をオン状態より低い電位とすることを特徴とする駆動装置。
4. 請求項１〜３のいずれか１つに記載の駆動装置において、
   複数のビットに蓄積されている情報電荷を加算合成して転送させる特徴とする駆動装置。
5. 情報電荷を蓄積するためのビットが複数並べられ、
   互いに隣り合う２つのビットのうち転送方向の前側のビットに対応付けられた転送電極をオン状態とし、転送方向の後側のビットに対応付けられた転送電極をオン状態より低いオフ状態とすることによって、転送方向の後側のビットに蓄積されている情報電荷を転送方向の前側のビットへと転送する固体撮像素子、を制御する駆動方法であって、
   情報電荷の転送時において、
   転送対象となる情報電荷を蓄積しているビットに対応付けられた転送電極をオフ状態とすると共に、それらのビットと隣り合う転送方向の後側のビットの少なくとも１つに対応付けられた転送電極をオン状態より低い電位とすることを特徴とする駆動方法。
6. 請求項５に記載の駆動方法において、
   転送対象となる情報電荷を蓄積しているビットと隣り合う転送方向の後側のビットの少なくとも１つを情報電荷を蓄積しているビットのポテンシャル井戸をそのビットをオフ状態としたときの深さに保つことを特徴とする駆動方法。
7. 請求項５又は６に記載の駆動方法において、
   転送対象となる情報電荷を蓄積しているビットに対応付けられた転送電極をオフ状態とすると共に、それらのビットと隣り合う転送方向の後側のビットのうち情報電荷を蓄積しているビットに対応付けられた転送電極をオン状態より低い電位とすることを特徴とする駆動方法。
8. 請求項５〜７のいずれか１つに記載の駆動方法において、
   複数のビットに蓄積されている情報電荷を加算合成して転送させる特徴とする駆動方法。

Images